CN112382319B - 一种自参考存储结构和存算一体电路 - Google Patents
一种自参考存储结构和存算一体电路 Download PDFInfo
- Publication number
- CN112382319B CN112382319B CN202011077197.0A CN202011077197A CN112382319B CN 112382319 B CN112382319 B CN 112382319B CN 202011077197 A CN202011077197 A CN 202011077197A CN 112382319 B CN112382319 B CN 112382319B
- Authority
- CN
- China
- Prior art keywords
- transistor
- magnetic tunnel
- tunnel junction
- voltage
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004364 calculation method Methods 0.000 title abstract description 4
- 230000005291 magnetic effect Effects 0.000 claims abstract description 145
- 230000015654 memory Effects 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 17
- 230000005294 ferromagnetic effect Effects 0.000 claims description 41
- 230000005415 magnetization Effects 0.000 claims description 31
- 230000008878 coupling Effects 0.000 claims description 20
- 238000010168 coupling process Methods 0.000 claims description 20
- 238000005859 coupling reaction Methods 0.000 claims description 20
- 230000000694 effects Effects 0.000 claims description 16
- 230000009471 action Effects 0.000 claims description 10
- 229910005900 GeTe Inorganic materials 0.000 claims description 8
- 230000000295 complement effect Effects 0.000 claims description 5
- 230000006870 function Effects 0.000 claims description 5
- 230000005641 tunneling Effects 0.000 claims description 5
- 229910003321 CoFe Inorganic materials 0.000 claims description 4
- 229910019236 CoFeB Inorganic materials 0.000 claims description 4
- 229910015372 FeAl Inorganic materials 0.000 claims description 4
- 230000006698 induction Effects 0.000 claims description 4
- 239000000696 magnetic material Substances 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 11
- 238000013500 data storage Methods 0.000 abstract description 3
- 102100035420 DnaJ homolog subfamily C member 1 Human genes 0.000 description 23
- 101000804122 Homo sapiens DnaJ homolog subfamily C member 1 Proteins 0.000 description 23
- 238000010586 diagram Methods 0.000 description 12
- 230000008901 benefit Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000001105 regulatory effect Effects 0.000 description 5
- 230000003993 interaction Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000007306 turnover Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000001808 coupling effect Effects 0.000 description 2
- 239000003302 ferromagnetic material Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1655—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1693—Timing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/065—Differential amplifiers of latching type
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
本发明涉及存储器技术领域，尤其涉及一种自参考存储结构及存算一体电路，该自参考存储结构，包括：三个晶体管，包括：第一晶体管、第二晶体管、第三晶体管；两个磁隧道结，包括：第一磁隧道结、第二磁隧道结；所述第一磁隧道结串联于所述第一晶体管与所述第二晶体管之间；所述第二磁隧道结串联于所述第二晶体管与所述第三晶体管之间；在开启第一晶体管、第二晶体管、第三晶体管时，实现一位二进制信息的写入；在实现数据存储时，只需要施加单向电流即可实现一位二进制的写入，且器件在写入过程中延时低、功耗小，数据读取裕度高。
Description
技术领域
本发明涉及存储器技术领域，尤其涉及一种自参考存储结构和存算一体电路。
背景技术
磁性随机存储器(MRAM)的核心存储单元为磁隧道结，对该磁隧道结的磁化翻转需要添加外加磁场，且磁隧道结隧穿磁电阻比较低，因此，现有的存储器不仅不利于电路集成，而且，写入过程造成器件功耗较大，读取裕度低。
因此，如何获得低功耗低时延以及高读取裕度的存储器是目前亟待解决的技术问题。
发明内容
鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的自参考存储结构和存算一体电路。
一方面，本发明提供了一种自参考存储结构，包括：
三个晶体管，包括：第一晶体管、第二晶体管、第三晶体管；
两个磁隧道结，包括：第一磁隧道结、第二磁隧道结；
所述第一磁隧道结串联于所述第一晶体管与所述第二晶体管之间；
所述第二磁隧道结串联于所述第二晶体管与所述第三晶体管之间；
在所述第一晶体管、第二晶体管、第三晶体管导通时，实现一位二进制信息的写入。
进一步地，所述第一磁隧道结和所述第二磁隧道结均包括：
由下至上的自旋轨道耦合层、铁磁自由层、隧穿层、铁磁参考层、顶电极；
其中，所述铁磁自由层与所述铁磁参考层均为如下任意一种垂直各项异性的磁性材料：
CoFeB、Co2FeAl、CO、CoFe、Fe3GeTe2和Ni3GeTe2。
进一步地，还包括：
字线、第一位线、第二位线、读写控制线、源极线；
所述第一晶体管的第一栅极和第三晶体管的第三栅极均连接所述字线，所述第二晶体管的第二栅极与所述读写控制线连接；
所述第一磁隧道结的第一顶电极与所述第二磁隧道结的第二顶电极均与所述源极线连接；
所述第一晶体管的第一漏极连接所述第一位线，所述第三晶体管的第三漏极连接所述第二位线。
进一步地，在通过所述字线对所述第一磁隧道结和所述第二磁隧道结的所述自旋轨道耦合层注入电流时，以控制所述铁磁自由层的类场力矩和类阻尼力矩之比满足第一预设条件，实现无外加辅助磁场作用下的确定性磁化翻转，以使所述第一磁隧道结和所述第二磁隧道结阻态发生确定性切换。
进一步地，在通过对所述自旋轨道耦合层与所述铁磁自由层之间的反对称交换作用系数进行调整，以使得所述反对称交换作用系数满足0.2～0.3mJ/m2；且
通过所述字线对所述第一磁隧道结和所述第二磁隧道结的所述自旋轨道耦合层注入电流时，以控制所述铁磁自由层的类场力矩和类阻尼力矩之比满足第二预设条件时，实现无外加辅助磁场作用下的确定性磁化翻转，以使所述第一磁隧道结和所述第二磁隧道结的阻态发生确定性切换。
进一步地，在执行写操作之前，进行初始化，包括：
开启所述第一晶体管和所述第三晶体管，关闭所述第二晶体管以及所述源极线，通过对所述字线施加栅压，注入初始化电流，使得所述第一磁隧道结和所述第二磁隧道结均产生自旋转移矩效应，以使第一磁隧道结形成第一阻态，第二磁隧道结形成第二阻态，且所述第一阻态与所述第二阻态为相反阻态。
进一步地，在执行写操作时，包括：
开启所述第一晶体管、所述第二晶体管、所述第三晶体管，控制所述读写控制线处于高电平，使得所述第一磁隧道结和所述第二磁隧道结均产生自旋轨道力矩的作用，使得所述第一磁隧道结形成第二阻态，所述第二磁隧道结形成第一阻态；
在所述字线上施加高电平，注入写电流脉冲，使得所述第一磁隧道结和所述第二磁隧道结实现快速翻转，即数据的写入。
另一方面，本发明还提供了一种存算一体电路，包括：
存储单元、非对称灵敏放大器以及电压产生电路；
所述存储单元包括多个并联的自参考存储结构，所述存储单元在电流的作用下，产生感应电压和参考电压的电压差；
所述非对称灵敏放大器包括两个尺寸不同的晶体管；
所述电压产生电路连接于所述存储单元与所述非对称灵敏放大器之间，用于将所述感应电压与所述参考电压的电压差输入所述非对称灵敏放大器中，以实现高读取裕度的数据读取以及逻辑运算功能。
进一步地
在执行数据读操作时，包括：
所述电源产生电路施加电源电压，使得所述存储单元输出所述电压差，所述电压差输入所述非对称灵敏放大器，基于所述非对称灵敏放大器中的所述两个尺寸不同的晶体管的放电速率的差异，使得所述非对称灵敏放大器的两个反向输出端产生互补输出的结果，实现读数据。
进一步地，
在执行逻辑运算时，包括：
通过导通所述存储单元中的任意两个自参考存储结构，基于所述任意两个自参考存储结构的存储状态，以及所述非对称灵敏放大器中的两个尺寸不同的晶体管，使得所述非对称灵敏放大器输出逻辑运算结果。
本发明实施例中的一个或多个技术方案，至少具有如下技术效果或优点：
本发明提供的一种自参考存储结构，包括：三个晶体管，包括：第一晶体管、第二晶体管、第三晶体管；两个磁隧道结，包括：第一磁隧道结、第二磁隧道结；所述第一磁隧道结串联于所述第一晶体管与所述第二晶体管之间；所述第二磁隧道结串联于所述第二晶体管与所述第三晶体管之间；在开启第一晶体管、第二晶体管、第三晶体管时，实现一位二进制信息的写入，在实现数据存储时，只需要施加单向电流即可实现一位二进制的写入，器件在数据写入过程中延时低、功耗小，且读取裕度高，从而实现高精度可靠读取。
本发明提供的存算一体电路，包括：存储单元、非对称灵敏放大器以及电压产生电路，该存储单元包括多个并联的自参考存储结构，所述存储单元在电压产生电路的作用下，产生感应电压与参考电压的电压差，该非对称灵敏放大器包括两个尺寸不同的晶体管。该电压产生电路的两个支路分别产生电流，通过两个磁隧道结，以实现高读取裕度的电压差，读数据产生的电压差输入非对称灵敏放大器中，实现逻辑运算功能。该架构采用自参考存储结构，将该存储单元输出的电压差拉大，实现了高读取裕度，增加了读取可靠性以及运算性能。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考图形表示相同的部件。在附图中：
图1示出了本发明实施例中的自参考存储结构的示意图；
图2示出了本发明实施例中的磁隧道结的结构示意图；
图3a示出了本发明实施例中单独调控类场力矩和类阻尼力矩之比时，材料磁化随时间变化的示意图；
图3b示出了本发明实施例中在调控铁磁自由层与自旋轨道耦合层之间的反对称交换作用强度时，同时调控类场力矩和类阻尼力矩之比时，材料磁化随时间变化的示意图；
图4示出了本发明实施例中自参考存储结构的版图设计结构示意图；
图5示出了本发明实施例中在对自参考存储结构通入电流脉冲时，铁磁自由层磁化翻转特性示意图；
图6示出了本发明实施例中存算一体电路的示意图；
图7a、图7b示出了采用传统2T1M与本发明中采用自参考存储结构的读取结果对比示意图；
图7c示出了本发明实施例中对比不同TMR情况下，电路读取延时、功耗以及读取裕度的对比示意图；
图8示出了本发明实施例中非对称灵敏放大器的内部结构示意图；
图9示出了本发明实施例中将实现不同逻辑操作调换的转换电路示意图；
图10a、图10b示出了本发明实施例中模拟工艺波动情况下读取电压分布情况；
图11示出了本发明实施例中存储器阵列结构与外围电路配置形成的电路示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
实施例一
本发明实施例提供了一种自参考存储结构，如图1所示，包括：三个晶体管，包括：第一晶体管T1、第二晶体管T2、第三晶体管T3；两个磁隧道结，包括：第一磁隧道结MTJ0、第二磁隧道结MTJ1；第一磁隧道结MTJ0串联于第一晶体管T1与第二晶体管T2之间；字线WL；第二磁隧道MTJ1结串联于第二晶体管T2与第三晶体管T3之间；第一晶体管T1的第一栅极与第三晶体管T3的第三栅极均连接字线WL；在开启第一晶体管T1、第二晶体管T2、第三晶体管T3时，实现一位二进制信息的写入。
其中，如图2所示，该第一磁隧道结MTJ0和第二磁隧道结MTJ1均包括：
由下至上的自旋轨道耦合层(SOC Layer)201、铁磁自由层(FL)202、隧穿层203、铁磁参考层(RL)204、顶电极205；其中，铁磁自由层202与所述铁磁参考层204均为如下任意一种垂直各项异性的磁性材料：
CoFeB、Co2FeAl、CO、CoFe、Fe3GeTe2和Ni3GeTe2。
该铁磁自由层202与铁磁参考层204具有垂直于面内的易磁化方向。进而有利于器件尺寸的微缩以及快速磁化翻转。
如图1所示，该自参考存储结构还包括：字线WL、第一位线BL1、第二位线BL2、读写控制线R/W Ctrl、源极线Source Line。
第一晶体管T1的第一栅极和第三晶体管T3的第三栅极均连接字线WL，该第二晶体管T2的第二栅极与该读写控制线R/W Ctrl连接；该第一磁隧道结 MTJ0的第一顶电极与第二磁隧道结MJT1的第二顶电极均与该源极线Source Line连接；该第一晶体管T1的第一漏极连接第一位线BL1，第三晶体管T3的第三漏极连接第二位线BL2。
该第一磁隧道结MTJ0串联于第一晶体管T1与第二晶体管T2之间，第二磁隧道结MTJ1串联于第二晶体管T2与第三晶体管T3之间，具体为：
该第一磁隧道结MTJ0的自旋轨道耦合层(SOC Layer)201的一端连接第一晶体管T1的源极，另一端与第二晶体管T2的漏极(或源极)连接，第二磁隧道结MTJ1的自旋轨道耦合层(SOC Layer)201的一端连接第三晶体管T3 的源极，另一端连接第二晶体管T2的源极(或漏极)连接。
在对该第一磁隧道结MTJ0和第二磁隧道结MTJ1通入电流，以实现无外加辅助磁场作用下确定性磁化翻转时，具体采用如下两种方式实现。
在一种实施方式中，在对该字线WL施加电流脉冲时，由于该第一磁隧道结MTJ0和第二磁隧道结MTJ1中的自旋轨道耦合层201具有自旋轨道耦合效应，在注入电流时，会对该铁磁自由层202产生自旋轨道力矩的作用，使得该铁磁自由层202的类场力矩和类阻尼力矩之比发生变化，而在该类场力矩与类阻尼力矩之比(λFL/λDL)满足第一预设条件时，能够实现无外加磁场辅助下的确定性磁化翻转，以使第一磁隧道结和第二磁隧道结的阻态发生确定性切换。
该第一预设条件为，λFL/λDL≥2。
具体如图3a所示，在对该字线WL施加密度J＝1.2×1012A/cm2，脉宽为0.5ns的开关电流脉冲时，通过调控铁磁自由层202的类场力矩和类阻尼力矩之比(λFL/λDL)的变化，得到材料磁化mz随时间变化的图像，对于本发明所采用的垂直各项异性的铁磁材料，CoFeB、Co2FeAl、CO、CoFe、Fe3GeTe2和 Ni3GeTe2中的任意一种，在λFL/λDL＜2时，材料磁化mz，位于初始磁化方向一侧震荡，未能完成确定性翻转；当λFL/λDL≥2，该磁化方向mz由初始方向穿过平面位置，在该电流脉冲的下降沿，逐步驰豫到与初始位置相反的状态，进而实现了无外加磁场下的快速翻转，进而实现了通过调控λFL/λDL的比值控制数据的写入。
上述的磁化翻转是指磁隧道结中的铁磁自由层与铁磁参考层的磁化方向平行或者反平行。
在另一种实施方式中，如图3b所示，首先，通过对两个磁隧道结中的自旋轨道耦合层201与铁磁自由层202之间的反对称交换作用(Dzyaloshinskii- Moriya相互作用)系数进行调整，同时，对铁磁自由层202的类场力矩和类阻尼力矩之比(λFL/λDL)进行调整，两者共同作用实现无外加磁场下的快速翻转。
其中，使得DM相互作用系数满足0.2～0.3mJ/m2；且通过字线WL对第一磁隧道结MTJ0和第二磁隧道结MTJ1的自旋轨道耦合层201注入电流，在类场力矩和类阻尼力矩之比满足第二预设条件时，实现无外加辅助磁场作用下的确定性磁化翻转，以使第一磁隧道结和第二磁隧道结的阻态发生确定性切换。
具体地，通过该字线WL施加密度J＝1.2×1012A/cm2，脉宽为0.5ns的开关电流脉冲时，同时，调制DM相互作用系数D＝0.2mJ/m2，由此可以得到，无外加磁场下的快速翻转时所需的λFL/λDL比值为0.02、0.1和0.14。该方案中所需的λFL/λDL比值相较于图3a中的方案(λFL/λDL≥2)大大降低。更加方便调控。因此，上述该第二预设条件为λFL/λDL＝0.02，λFL/λD＝0.1，λFL/λDL＝0.14。
其中，对自旋轨道耦合层与所述铁磁自由层之间的反对称交换作用系数进行调整，具体是通过调节该自旋轨道耦合层的厚度，或者该自旋轨道耦合层与该铁磁自由层之间的应力分布、粗糙度或界面电子能带结构来实现。
在对字线置高电平，存储单元通入电流时，通过上述任意一种实现确定性磁化翻转的方式，使得第一磁隧道结和第二磁隧道结形成不同的阻态，实现一位二进制信息的写入。
其中，在磁隧道结的铁磁自由层与铁磁参考层的磁化方向平行时，该磁隧道结形成低阻态，代表二进制信息“0”，在磁隧道结的铁磁自由层与铁磁参考层的磁化方向反平行时，该磁隧道结形成的高阻态，代表二进制信息“1”。
在首次数据写入之前，存储单元需要进行初始化，包括：开启该第一晶体管T1和第三晶体管T3，关闭该第二晶体管T2以及源极线，通过对该字线WL 施加栅压，以对该第一磁隧道结MTJ0和第二磁隧道结MTJ1通入电流，使得该第一磁隧道结MTJ0与该第二磁隧道结MTJ1，均在初始化电流产生的自旋转移矩效应(STT)作用下，使第一磁隧道结形成第一阻态、第二磁隧道结形成第二阻态，且第一阻态与第二阻态为相反阻态。
具体地，该初始化过程中，通过对该字线WL外加栅压，开启该第一晶体管T1和第三晶体管T3，此时，读写控制线(R/W Ctrl)处于低电平，源极线 SL和第二晶体管T2均关断，第一晶体管T1的第一漏极连接的第一位线BL1 处于高电平，第三晶体管T3的第三漏极连接的第二位线BL2处于低电平。电流流经该第一磁隧道结MTJ0和第二磁隧道结MTJ1，进而产生自旋转移矩效应(STT)，使得第一磁隧道结MTJ0和第二磁隧道结MTJ1形成相反阻态，即 MTJ0为“1”，MTJ1为“0”；或者MTJ0为“0”，MTJ1为“1”，其取决于铁磁参考层磁化方向。
在执行数据写入时，控制该读写控制线R/W Ctrl以及字线处于高电平，开启第一晶体管T1、第二晶体管T2、第三晶体管T3，使得第一磁隧道结MTJ0 和第二磁隧道结MTJ1均产生自旋轨道力矩(SOT)的作用，使得第一磁隧道结MTJ0形成第二阻态，第二磁隧道结MTJ1形成第一阻态。
具体地，在该读写控制线(R/W Ctrl)处于高电平时，该第二晶体管T2导通，当电流流过该较小电阻(即阻态为“0”的磁隧道结)对应的磁隧道结的自旋轨道耦合层201时，在自旋轨道耦合效应(STT)下产生自旋流，因此对铁磁自由层的铁磁材料产生力矩作用，在铁磁自由层202的类场力矩和类阻尼力矩之比(λFL/λDL)满足预设条件(第一预设条件，或者第二预设条件)时，使得该第一磁隧道结MTJ0和第二磁隧道结MTJ1中的铁磁自由层的磁化方向mz同时翻转为与初始化的阻态的相反阻态，此时，实现数据写入。
如图4所示，为该自参考存储结构的设计版图。
如图5所示，为字线WL上施加高电平，在写电流脉冲作用下，该磁隧道结中实现磁化翻转的图示。
具体地，字线WL置于高电平，在磁隧道结的自旋轨道耦合层中施加上升沿时间极短(10ps)的电流脉冲，从而实现无外辅助加磁场作用下的磁化翻转。在磁化方向mz翻转之后再次注入该电流脉冲，会重复翻转过程，此过程实现了反向的磁化翻转过程，进而使得磁化翻转可调控。
由于，在电流脉冲注入时则会导致磁化方向mz的快速翻转，且翻转效果对电流的脉冲的宽度不敏感，因此，无需长时间保持电流，使得器件功耗减小。因此，在实现数据写入过程中实现快速磁化翻转的过程，使得器件的响应速度大大提高，实现了低时延、低功耗的特点。
本发明实施例中的一个或多个技术方案，至少具有如下技术效果或优点：
本发明提供的一种自参考存储结构，包括：三个晶体管，包括：第一晶体管、第二晶体管、第三晶体管；两个磁隧道结，包括：第一磁隧道结、第二磁隧道结；所述第一磁隧道结串联于所述第一晶体管与所述第二晶体管之间；所述第二磁隧道结串联于所述第二晶体管与所述第三晶体管之间，在开启第一晶体管、第二晶体管、第三晶体管时，实现一位二进制信息的写入，在实现数据存储时，只需要施加单向电流即可实现一位二进制的写入，器件在数据写入过程中时延低，功耗较小，且读取裕度高，从而实现高精度可靠读取。
实施例二
本发明实施例提供了一种存算一体电路，如图6所示，包括：存储单元601、非对称灵敏放大器602以及电压产生电路603。
存储单元601包括多个并联的自参考存储结构，存储单元在电流的作用下，产生感应电压与参考电压的电压差。
该非对称灵敏放大器602包括两个尺寸不同的晶体管。
该电压产生电路603连接于存储单元601与非对称灵敏放大器602之间，用于将所述感应电压与所述参考电压的电压差输入该非对称灵敏放大器602中，以实现高读取裕度的数据读取以及逻辑运算功能。
以选通一组自参考存储结构为例，进行读取数据。
在执行数据读操作时，该电压产生电路603施加电源电压，使得存储单元 601产生感应电压与参考电压的电压差，该电压差输入该非对称灵敏放大器602，基于非对称灵敏放大器中的两个尺寸不同的晶体管的放电速率的差异，非对称灵敏放大器602的两个反向输出端产生互补输出的结果，实现读数据。
具体地，通过对该电压产生电路603的电源端施加Vdd，由于所选取的一组自参考存储结构中第一磁隧道结MTJ0的电阻和第二磁隧道结MTJ1的电阻之间存在电阻差，因此，流经该第一磁隧道结MTJ0的电阻和第二磁隧道结 MTJ1的电阻的电流不同，因此，第一磁隧道结MTJ0的电阻和第二磁隧道结MTJ1的电阻所对应的路径的电流差转化为电压差，则有：
VL＝Vdd-Vclamp/Rmtj×Rload
VR＝Vdd-(Vclamp/Rap+Vclamp/Rp)/2×Rload
Vclamp是为该第一磁隧道结MTJ0的电阻所在的感应路径和第二磁隧道结 MTJ1所在的参考路径上施加的钳位电压，用于确保这两个路径上具有相同的压降。VL为感应电压，VR为参考电压。
Rp为铁磁自由层和铁磁参考层磁化方向平行时的电阻，Rap为铁磁自由层和铁磁参考层磁化方向反平行时的电阻。
通过对Vaccess以及字线WL的控制，用于选择任意一组自参考存储结构。
该非对称灵敏放大器PCSA的两个反相输出端在初始阶段被预充电至Vdd，将读使能信号拉高后，经过上述第一磁隧道结MTJ0和第二磁隧道结MTJ1所产生的栅控电压，开启晶体管进行放电，该放电速率的差异将产生互补输出的结果，即通过Vout和/Vout输出，实现了读操作。
将现有技术中采用的2T1R结构与本发明中采用的3T2MTJ结构的读取结果进行比较，如图7a、图7b所示，其中，虚线表示读取结果为“1”，实线表示读取结果为“0”。通过在300ps时，将Vaccess置于高电平，将字线WL也置于高电平，使得输出的感应电压与参考电压作为该非对称灵敏放大器602的两个晶体管的栅极电压，用以控制这两个晶体管(T1’和T2’)的放电速率，由此，第一磁隧道结MTJ0所在的支路与第二磁隧道结MTJ1所在的支路的电压差值为读取裕度，由图7b所示，与图7a的相比，本发明中具有更大的读取裕度(如虚线框内所示)，因此，本发明的技术方案具有更高的读取可靠性。
如图7c所示，通过对比不同隧穿磁电阻比即TMR下，电路读取延(Latency) 时、功耗(Power Consumption)以及读取裕度(Sensing Margin)，可以看出， TMR的大小与电路延迟成反比，TMR的大小与功耗也成反比，TMR的大小与读取裕度呈正比，因此，TMR越大，延迟越低、功耗越低，读取裕度也越大，更利于实际应用。
其中，在TMR达到250％时，对应的延迟为120ps快于在TMR为50％时，对应的延迟287ps。
如图8所示，将非对称灵敏放大器PCSA中的内部结构进行展示，并选通任意两组自参考存储结构(A，A’和B，B’)。该非对称灵敏放大器PCSA包括不同尺寸的晶体管T1’和T2’，其中，晶体管T1’的沟道长度L1＝60nm，沟道宽度W1＝120nm，晶体管T2’的沟道长度L2＝60nm，沟道宽度W2＝180nm。
在对同列任意两个自参考存储结构进行选择，同时，对字线WL1和WL2 进行选通，使得所选通的两个自参考存储结构存在四种存储状态，即“00”、“11”、“01”、“10”，对应三种电压输出状态VO，即，“VO”＝V00、(V01、V10)、 V11。
基于对两个自参考存储结构存在的四种存储状态进行读取，基于读取结果以及该非对称灵敏放大器PCSA的原理，实现逻辑运算。
在实现AND运算时：
若感应电压VL作为晶体管T1’的栅压，参考电压VR作为晶体管T2’的栅压。
在“VO”＝V00时，感应电压VL小于参考电压VR，因此，驱动晶体管T1’的放电速度小于晶体管T2’的放电速度，Vout输出“0”。
在“VO”＝V11时，感应电压VL大于参考电压VR，驱动晶体管T1’的放电速度大于晶体管T2’的放电速度，Vout输出“1”。
在“VO”＝V01或V10时，感应电压VL等于参考电压VR，而由于晶体管T1’的沟道宽度小于晶体管T2’的沟道宽度，因此，晶体管T1’的放电速度小于晶体管T2’的放电速度，Vout输出“0”。从而实现AND运算，则对应的/Vout则实现 NAND运算。
在实现OR运算时：
若感应电压作为晶体管T2’的栅压，参考电压作为晶体管T1’的栅压。
在“VO”＝V00时，感应电压VL小于参考电压VR，因此，驱动晶体管T2’的放电速度小于晶体管T1’的放电速度，Vout输出“0”。
在“VO”＝V11时，感应电压VL大于参考电压VR，驱动晶体管T2’的放电速度大于晶体管T1’的放电速度，Vout输出“1”。
在“VO”＝V01或V10时，感应电压VL等于参考电压VR，而由于晶体管T2’的沟道宽度大于晶体管T1’的沟道宽度，因此，晶体管T2’的放电速度大于晶体管T1’的放电速度，Vout输出“1”。从而实现OR运算，则对应的/Vout则实现NOR 运算。
在输入晶体管T1’的感应电压VL大于输入晶体管T2’的参考电压VR时，晶体管T1’对应的导通电流越大，因此，对应的放电速率越快。
具体地，在实现感应电压VL与参考电压VR输入该非对称灵敏放大器中时，针对在AND运算和OR运算，需要将感应电压VL和参考电压VR方向调换，具体通过图9所示的转换电路，在感应电压和参考电压的输出端与非对称灵敏放大器之间设置该转换电路，在实现OR或AND运算时开启对应的晶体管，实现对非对称灵敏放大器T1’以及T2’控制栅压的互换。
如图10a、图10b所示，为模拟工艺波动情况下读取的电压分布情况。其中，图10a对应一种存储结果对应的感应电压VL1与参考电压VR1，图10b对应另一种存储结果对应的感应电压VL2与参考电压VR2，通过改变工艺参数，模拟得到对应的感应电压(VL1、VL2)和参考电压(VR1、VR2)的值，根据该模拟结果，由图10a可以看出，感应电压VL1和参考电压VR1各自对应的支路的读取结果没有重叠，因此，保证了在工艺波动的情况下，数据读取的准确性。
如图11所示，该存算一体电路能够应用在大型阵列应用中，包括多个横向存储单元、多个列向存储单元、列译码单元(RD)、行译码单元(CD)、读写控制单元(R/D Ctrl)、源极线驱动单元(SL Driver)和非对称灵敏放大器 (PCSA)。
其中，多个横向存储单元、多个列向存储单元可以在XY方向上扩展，列译码单元(RD)、行译码单元(CD)用于控制存储单元的选通。
读写控制单元(R/D Ctrl)、源极线驱动单元(SL Driver)控制存储单元的读写。
非对称灵敏放大器(PCSA)和转换单元组合用于实现存储单元阵列的读取与存内运算。该存内运算基于存储单元、电压产生电路以及非对称灵敏放大器。
本发明实施例中的一个或多个技术方案，至少具有如下技术效果或优点：
本发明提供的存算一体电路，包括：存储单元、非对称灵敏放大器以及电压产生电路，该存储单元包括多个并联的自参考存储结构，所述存储单元在电流的作用下，产生电压差，该非对称灵敏放大器包括两个尺寸不同的晶体管，该电压产生电路连接于存储单元与非对称灵敏放大器之间，用于将电压差输入非对称灵敏放大器中，以实现高读取裕度的读数据以及逻辑运算功能，采用构造的自参考存储结构，将该存储单元输出的电压差拉大，实现了高读取裕度，增加了读取以及运算性能。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (8)
1.一种自参考存储结构，其特征在于，包括：
三个晶体管，包括：第一晶体管、第二晶体管、第三晶体管；
两个磁隧道结，包括：第一磁隧道结、第二磁隧道结；
所述第一磁隧道结串联于所述第一晶体管与所述第二晶体管之间；
所述第二磁隧道结串联于所述第二晶体管与所述第三晶体管之间；
在控制所述第一晶体管、第二晶体管、第三晶体管导通时，实现一位二进制信息的写入；
还包括：字线、第一位线、第二位线、读写控制线、源极线；
所述第一晶体管的第一栅极和第三晶体管的第三栅极均连接所述字线，所述第二晶体管的第二栅极与所述读写控制线连接；
所述第一磁隧道结的第一顶电极与所述第二磁隧道结的第二顶电极均与所述源极线连接；
所述第一晶体管的第一漏极连接所述第一位线，所述第三晶体管的第三漏极连接所述第二位线；
在执行写操作之前，进行初始化，包括：
开启所述第一晶体管和所述第三晶体管，关闭所述第二晶体管以及所述源极线，通过对所述字线施加栅压，使得所述第一磁隧道结和所述第二磁隧道结均产生自旋转移矩效应，以使第一磁隧道结形成第一阻态，第二磁隧道结形成第二阻态，且所述第一阻态与所述第二阻态为相反阻态。
2.如权利要求1所述的自参考存储结构，其特征在于，所述第一磁隧道结和所述第二磁隧道结均包括：
由下至上的自旋轨道耦合层、铁磁自由层、隧穿层、铁磁参考层、顶电极；
其中，所述铁磁自由层与所述铁磁参考层均为如下任意一种垂直各项异性的磁性材料：
CoFeB、Co2FeAl、CO、CoFe、Fe3GeTe2和Ni3GeTe2。
3.如权利要求2所述的自参考存储结构，其特征在于，在通过所述字线对所述第一磁隧道结和所述第二磁隧道结的所述自旋轨道耦合层注入电流时，以控制所述铁磁自由层的类场力矩和类阻尼力矩之比，满足第一预设条件，实现无外辅助加磁场作用下的确定性磁化翻转，使所述第一磁隧道结和所述第二磁隧道结的阻态发生确定性切换。
4.如权利要求2所述的自参考存储结构，其特征在于，在通过对所述自旋轨道耦合层与所述铁磁自由层之间的反对称交换作用系数进行调整，以使得反对称交换作用系数满足0.2～0.3mJ/m2；且
通过所述字线对所述第一磁隧道结和所述第二磁隧道结的所述自旋轨道耦合层注入电流时，以控制所述铁磁自由层的类场力矩和类阻尼力矩之比满足第二预设条件时，实现无外加辅助磁场作用下的确定性磁化翻转，使所述第一磁隧道结和所述第二磁隧道结的阻态发生确定性切换。
5.如权利要求1所述的自参考存储结构，其特征在于，在执行写操作时，包括：
开启所述第一晶体管、所述第二晶体管、所述第三晶体管，控制所述读写控制线处于高电平，使得所述第一磁隧道结和所述第二磁隧道结，均产生自旋轨道力矩的作用，使得所述第一磁隧道结形成第二阻态，所述第二磁隧道结形成第一阻态；
在所述字线上施加高电平，注入写电流脉冲，使得所述第一磁隧道结和所述第二磁隧道结实现快速翻转，即数据的写入。
6.一种存算一体电路，其特征在于，包括：
存储单元、非对称灵敏放大器以及电压产生电路；
所述存储单元包括多个并联的如权利要求1-5中任一项所述的自参考存储结构，所述存储单元在电流的作用下，产生感应电压与参考电压的电压差；
所述非对称灵敏放大器包括两个尺寸不同的晶体管；
所述电压产生电路连接于所述存储单元与所述非对称灵敏放大器之间，用于将所述感应电压与所述参考电压的电压差输入所述非对称灵敏放大器中，以实现高裕度的数据读取以及逻辑运算功能。
7.如权利要求6所述的存算一体电路，其特征在于，
在执行数据读操作时，包括：
所述电压产生电路施加电源电压，使得所述存储单元输出所述电压差，所述电压差输入所述非对称灵敏放大器，基于所述非对称灵敏放大器中所述两个尺寸不同的晶体管放电速率的差异，使得所述非对称灵敏放大器的两个反向输出端产生互补输出的结果，实现读数据。
8.如权利要求6所述的存算一体电路，其特征在于，
在执行逻辑运算时，包括：
通过导通所述存储单元中的任意两个自参考存储结构，基于所述任意两个自参考存储结构的存储状态，以及所述非对称灵敏放大器中的两个尺寸不同的晶体管，使得所述非对称灵敏放大器输出逻辑运算结果。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011077197.0A CN112382319B (zh) | 2020-10-10 | 2020-10-10 | 一种自参考存储结构和存算一体电路 |
| PCT/CN2021/070110 WO2022073311A1 (zh) | 2020-10-10 | 2021-01-04 | 一种自参考存储结构和存算一体电路 |
| US18/247,446 US20240005974A1 (en) | 2020-10-10 | 2021-01-04 | Self-reference storage structure and storage and calculation integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011077197.0A CN112382319B (zh) | 2020-10-10 | 2020-10-10 | 一种自参考存储结构和存算一体电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112382319A CN112382319A (zh) | 2021-02-19 |
| CN112382319B true CN112382319B (zh) | 2023-01-17 |
Family
ID=74581184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011077197.0A Active CN112382319B (zh) | 2020-10-10 | 2020-10-10 | 一种自参考存储结构和存算一体电路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20240005974A1 (zh) |
| CN (1) | CN112382319B (zh) |
| WO (1) | WO2022073311A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113095496B (zh) * | 2021-04-25 | 2022-07-15 | 山东大学 | 一种提高存算一体阵列计算精度的电路和方法 |
| WO2023060475A1 (zh) * | 2021-10-13 | 2023-04-20 | 中国科学院微电子研究所 | 自旋电子器件、存储单元、存储阵列和读写电路 |
| CN117677202A (zh) * | 2022-08-22 | 2024-03-08 | 长鑫存储技术有限公司 | 磁性存储结构、磁性存储阵列结构及其控制方法及存储器 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106251896B (zh) * | 2016-07-11 | 2018-10-23 | 北京航空航天大学 | 基于自旋霍尔效应磁隧道结的非易失性锁存单元 |
| CN106229004B (zh) * | 2016-07-11 | 2018-08-28 | 北京航空航天大学 | 一种光写入的非易失性磁存储器 |
| KR101825318B1 (ko) * | 2017-01-03 | 2018-02-05 | 고려대학교 산학협력단 | 스핀필터 구조체를 포함하는 자기 터널 접합 소자 |
| KR101856906B1 (ko) * | 2017-08-31 | 2018-05-10 | 연세대학교 산학협력단 | 스핀-궤도 토크 자기 소자 |
| US10290340B1 (en) * | 2018-03-29 | 2019-05-14 | Qualcomm Technologies, Incorporated | Offset-canceling (OC) write operation sensing circuits for sensing switching in a magneto-resistive random access memory (MRAM) bit cell in an MRAM for a write operation |
| CN110660420B (zh) * | 2018-06-28 | 2022-06-24 | 中电海康集团有限公司 | Mram存储单元 |
| CN110427170B (zh) * | 2019-07-05 | 2021-05-25 | 北京航空航天大学 | 一种基于自旋轨道矩的全加器 |
| CN111724840B (zh) * | 2020-04-29 | 2022-05-17 | 福州大学 | 基于磁隧道结的电路及基于磁隧道结的器件 |
-
2020
- 2020-10-10 CN CN202011077197.0A patent/CN112382319B/zh active Active
-
2021
- 2021-01-04 WO PCT/CN2021/070110 patent/WO2022073311A1/zh active Application Filing
- 2021-01-04 US US18/247,446 patent/US20240005974A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20240005974A1 (en) | 2024-01-04 |
| CN112382319A (zh) | 2021-02-19 |
| WO2022073311A1 (zh) | 2022-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Kawahara et al. | 2 Mb SPRAM (SPin-transfer torque RAM) with bit-by-bit bi-directional current write and parallelizing-direction current read | |
| CN112382319B (zh) | 一种自参考存储结构和存算一体电路 | |
| JP3920564B2 (ja) | 磁気ランダムアクセスメモリ | |
| US11790968B2 (en) | Spintronic device, SOT-MRAM storage cell, storage array and in-memory computing circuit | |
| KR100520865B1 (ko) | 2방향의 데이터 기입 자계에 의해 데이터 기입을 실행하는박막 자성체 기억 장치 | |
| US7859881B2 (en) | Magnetic memory device and write/read method of the same | |
| KR100530715B1 (ko) | 비휘발성 자기 메모리 셀 및 디바이스 | |
| US7154772B2 (en) | MRAM architecture with electrically isolated read and write circuitry | |
| US20040160811A1 (en) | Magnetic random access memory and reading method | |
| JP2004103174A (ja) | 半導体記憶装置 | |
| KR100839266B1 (ko) | 메모리 및 선택된 메모리 셀의 상태를 판독하는 방법 | |
| KR100943112B1 (ko) | 토글 메모리를 기록하는 회로 및 방법 | |
| JP2002216468A (ja) | 半導体記憶装置 | |
| US7280388B2 (en) | MRAM with a write driver and method therefor | |
| Zhao et al. | Racetrack memory based reconfigurable computing | |
| JP2013196717A (ja) | 半導体記憶装置およびその駆動方法 | |
| Deng | Design and development of low-power and reliable logic circuits based on spin-transfer torque magnetic tunnel junctions | |
| JP2016167333A (ja) | 疑似ページモードのメモリアーキテクチャおよび方法 | |
| JP4262969B2 (ja) | 薄膜磁性体記憶装置 | |
| US7206223B1 (en) | MRAM memory with residual write field reset | |
| JP7155154B2 (ja) | 半導体回路および半導体回路システム | |
| KR102523714B1 (ko) | 메모리 장치 | |
| US10446213B1 (en) | Bitline control in differential magnetic memory | |
| JP4322048B2 (ja) | 半導体記憶装置 | |
| JP2007122838A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |