CN110427170B - 一种基于自旋轨道矩的全加器 - Google Patents

一种基于自旋轨道矩的全加器 Download PDF

Info

Publication number
CN110427170B
CN110427170B CN201910603199.XA CN201910603199A CN110427170B CN 110427170 B CN110427170 B CN 110427170B CN 201910603199 A CN201910603199 A CN 201910603199A CN 110427170 B CN110427170 B CN 110427170B
Authority
CN
China
Prior art keywords
carry
tunnel junction
magnetic tunnel
orbit torque
spin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910603199.XA
Other languages
English (en)
Other versions
CN110427170A (zh
Inventor
周浩昌
刘桐汐
王昭昊
吴比
赵巍胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beihang University
Original Assignee
Beihang University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beihang University filed Critical Beihang University
Priority to CN201910603199.XA priority Critical patent/CN110427170B/zh
Publication of CN110427170A publication Critical patent/CN110427170A/zh
Application granted granted Critical
Publication of CN110427170B publication Critical patent/CN110427170B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/501—Half or full adders, i.e. basic adder cells for one denomination
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明公开一种基于自旋轨道矩的全加器，由自旋轨道矩磁隧道结与CMOS晶体管等组成的一种级联结构，每级包含加法运算模块、进位运算模块、数据存储模块和时序控制模块。该全加器的操作方法包括：第一次加法运算：对每比特的加数和被加数进行本位的加法运算，并将本位的运算结果以非易失形式存储于磁隧道结中；第一次进位运算：通过进位电路进行第一次进位信号计算，得到本级运算的进位结果；第二次加法运算：处理低位进位对本级加法运算的结果的影响；第二次进位运算：通过第一次进位运算中的进位电路处理低位进位对本级的进位结果的影响；将进位信号传递到下一级全加器进行之前步骤的重复操作。本发明具有静态功耗低、无数据搬移过程的优点。

Description

一种基于自旋轨道矩的全加器
【技术领域】
本发明涉及一种基于自旋轨道矩的全加器，属于集成电路设计领域。
【背景技术】
全加器是组合逻辑电路中的基本功能模块，也是中央处理器(CPU)中处理加法运算的核心。根据一位全加器的功能，可得全加器的逻辑表达式如下：
Figure BDA0002119964600000011
C0＝XY+Ci(X+Y)
其中X、Y和Ci分别表示加法器的输入信号，X和Y分别表示加数和被加数，Ci是低位进位输入信号，C0是本级输出进位，S是本位和。
传统的全加器采用互补金属-氧化物-半导体(Complementary Metal-Oxide-Semiconductor,CMOS)工艺设计，其存在一些缺点：首先，CMOS晶体管的漏电流随着工艺尺寸的减小而增大，导致静态功耗日益加剧，其次CMOS全加器基于冯诺依曼架构而设计，数据搬移的功耗大，所需带宽大。
新兴的非易失性存储技术能够使存储数据掉电不丢失，可以解决上述静态功耗问题。而且，基于非易失性存储器的“存内计算”(Computing-in-memory)架构有望解决传统冯诺依曼架构的带宽瓶颈。在众多的非易失性存储器中，基于磁隧道结(Magnetic TunnelJunction,MTJ)的磁性随机存取存储器(Magnetic Random Access Memory,MRAM)因其具有高读写速度、良好的工艺兼容性、无限制写入次数等优势而被证明是最具潜力的非易失性存储器，基于MTJ的逻辑电路也因其功耗低而被广泛应用。虽然自旋转移矩(Spin transfertorque,STT)是目前MTJ所采用的最普遍的数据写入方式，但它存在难以克服的速度和势垒可靠性瓶颈。
近期，自旋轨道矩(Spin orbit torque,SOT)被提出作为一种新型的MTJ写入方式。为产生自旋轨道矩，可在MTJ的铁磁存储层下方增加一层具有强自旋轨道耦合效应的薄膜材料，流经该层薄膜材料的电流可通过自旋霍尔效应(Spin Hall effect)或拉什巴效应(Rashba effect)产生自旋轨道矩以实现相邻铁磁存储层的磁化翻转，进而完成MTJ的数据写入，实验表明，与当前普遍采用的自旋转移矩写入方式相比，自旋轨道矩技术能够实现更快的速度与更低的功耗。此外，自旋轨道矩磁隧道结(SOT-MTJ)的读写路径分离，便于对读取性能与写入性能分别优化，为“存内计算”架构的设计提供新的思路。
【发明内容】
针对上述背景中提到的当前CMOS全加器静态功耗高、数据搬移开销大等问题，本发明提供一种基于自旋轨道矩的全加器。
本发明的技术方案是，一种基于自旋轨道矩的全加器，其基本结构是由自旋轨道矩磁隧道结、CMOS晶体管与电源等部件组成的一种级联结构，每级中包含加法运算模块、进位运算模块、数据存储模块和时序控制模块。每级全加器的核心结构为自旋轨道矩磁隧道结，用以实现加法运算模块、进位运算模块与数据存储模块的功能，CMOS晶体管的漏极或源级分别连接在自旋轨道矩磁隧道结的三个端口(即第一电极、第二电极及第三电极)，通过控制CMOS晶体管的栅极电压或电源电压来实现时序控制模块的功能。所述自旋轨道矩磁隧道结由强自旋轨道耦合材料层与磁隧道结构成。在强自旋轨道耦合材料层的两端镀有第二电极和第三电极。在磁隧道结顶端镀有第一电极。
所述磁隧道结由第一铁磁金属、氧化物、第二铁磁金属、合成反铁磁层构成。
所述强自旋轨道耦合材料具体为重金属、反铁磁材料或拓扑绝缘体材料。其中，所述的重金属包括铂Pt、钽Ta或钨W；所述的反铁磁材料包括化合物铱锰IrMn或铂锰PtMn；所述的拓扑绝缘体材料包括化合物铋硒BiSe或铋锑BiSb；上述化合物中各个元素的配比含量为任意值。
所述铁磁金属是指混合金属材料钴铁CoFe、钴铁硼CoFeB或镍铁NiFe中的一种，这些混合金属材料中各个元素的配比含量可以不同。
所述氧化物是指氧化镁MgO或氧化铝Al2O3中的一种，用于产生隧穿磁阻效应。
所述合成反铁磁层，是指如下混合层中的一种：由钽Ta/钴铂多层膜[Co/Pt]n/钌Ru/钴铂多层膜[Co/Pt]m构成的混合层，或者由钽Ta/钴钯多层膜[Co/Pd]n/钌Ru/钴钯多层膜[Co/Pd]m构成的混合层，或者由钌Ru/钴铁CoFe/铂锰PtMn构成的混合层，或者由钌Ru/钴铁硼CoFeB/铂锰PtMn构成的混合层，或者由钌Ru/钴铁CoFe/铱锰IrMn构成的混合层，或者由钌Ru/钴铁硼CoFeB/铱锰IrMn构成的混合层；即Ta/[Co/Pt]n/Ru/[Co/Pt]m，或Ta/[Co/Pd]n/Ru/[Co/Pd]m，或Ru/CoFe/PtMn，或Ru/CoFeB/PtMn，或Ru/CoFe/IrMn，或Ru/CoFeB/IrMn，其中混合金属材料或化合物中各个元素的配比含量可以不同，层数m和n的值可以不同。
所述第一电极、第二电极和第三电极均可为钽Ta、铝Al或铜Cu中的一种。
所述第一铁磁层与第二铁磁层均具有垂直磁各向异性。
所述磁隧道结具有两种电阻状态，其电阻状态取决于第一铁磁金属层与第二铁磁金属层的磁化方向，第一铁磁金属层磁化方向不变，也称固定层，第二铁磁金属层磁化方向可呈现为与第一铁磁金属层磁化方向相同或者反向，也称自由层，二者同向时为低电阻状态，反向时为高电阻状态，可以存储二进制信息，两种阻态可以相互转化。
为实现磁隧道结的数据写入(即阻态转换)，需要在强自旋轨道耦合材料层输入电流，电流沿着第二电极与第三电极所形成的路径流动，诱导自旋轨道矩以驱动磁隧道结的阻态转换。通过采用特定的制备工艺，该器件所产生的自旋轨道矩中的类场矩(Field-liketorque)所占比例较高，使得：当强自旋轨道耦合材料层所流经的电流密度的大小超过某一阈值时，不论电流采用何种方向，第二铁磁层的磁化方向一定会被翻转至与原来状态相反的方向，从而使磁隧道结的阻态被翻转。
本发明一种基于自旋轨道矩的全加器的操作方法，以二比特为例(定义加数和被加数分别为A、B，低位进位为C)，其操作方法包括以下步骤：
S1、第一次加法运算：在第一个时钟里，对每比特的加数和被加数A、B进行本位的加法运算，此运算通过可以实现异或功能的逻辑电路实现，并将本位的运算结果以非易失的形式存储于磁隧道结中。
其中，加数A的逻辑值‘0’或‘1’通过加在nMOS晶体管栅极的电压的‘低’或‘高’来表示，被加数B的逻辑值‘0’或‘1’通过磁隧道结中的低阻态或高阻态来表示，本位运算的输出结果即为下一时刻该磁隧道结中的阻态，并存储于该磁隧道结中。
S2、第一次进位运算：在第二个时钟里，进行第一次进位信号计算，得到本级的运算的进位结果。
磁隧道结的状态为步骤S1中存储的本位加法运算结果(不考虑低位进位)，以低阻态表示逻辑‘0’，高阻态表示逻辑‘1’。通过控制信号实现：若加数A为逻辑‘0’，则进位电路不会开启(仅考虑本位运算，无论被加数B为逻辑‘0’还是逻辑‘1’，此时都不会出现进位)，只有当加数A为逻辑‘1’时，进位电路才会开启。
进位电路的进位原理为：当进位电路开启且步骤S1中运算结果为逻辑‘0’时，进位输出为高电平。这一过程实现了只有当本位的加数和被加数A、B均为逻辑‘1’时，才会有进位产生。
S3、第二次加法运算：在第三个时钟里，处理低位进位对本级加法运算的结果的影响。
仍通过步骤S1中进行第一次加法运算的自旋轨道矩磁隧道结实现。实现过程类似步骤S1，把加数A的输入信号换为低位进位C即可。通过步骤S3之后，进行加法运算结果的自旋轨道矩磁隧道结实现了对最终加法运算输出结果S的计算与存储。
S4、第二次进位运算：在第四个时钟中，仍通过步骤S2中的进位电路处理低位进位对本级的进位结果的影响。
通过控制信号，使得：若低位进位C为逻辑‘0’，则进位电路不会开启，只有当低位进位C为逻辑‘1’时，进位电路才会开启。进位电路的进位原理为：当进位电路开启且步骤S3中运算结果为逻辑‘0’时，进位输出为高电平。这一过程实现了：仅当低位进位为‘1’且第二次加法运算结果为‘0’时，进位信号产生。
S5、将进位信号传递到下一级全加器进行步骤S1～S4的重复操作。
上述步骤S1-S5操作结束后可以得到第二级全加器的进位信号。以此类推可以得到多级全加器的实现过程。
基于上述技术方案可知，本发明的一种基于自旋轨道矩的全加器，相较于现有技术其优势是：
(1)相较于传统采用CMOS工艺设计的全加器，本发明利用非易失性存储，解决了静态功耗问题；
(2)相较于传统采用CMOS工艺设计的全加器，本发明实现存内计算，避免了数据搬移过程。
【附图说明】
图1A为自旋轨道矩磁隧道结器件的结构示意图。
图1B为自旋轨道矩磁隧道结器件的电路符号图。
图2为本发明所采用的自旋轨道矩磁隧道结的数据写入方法示意图。
图3为本发明一种基于自旋轨道矩的全加器基本结构示意图。
图4为本发明提出的一种基于自旋轨道矩的全加器操作方法示意图。
图5为本发明提出的一种基于自旋轨道矩的两级全加器的第一实施例。
图6为第一实施例的一种具体情况的波形分析图。
图7为本发明提出的一种基于自旋轨道矩的两级全加器的第二实施例。
图8为第二实施例的一种具体情况的波形分析图。
其中，图中参数定义为：
11：第一铁磁层；
12：氧化物；
13：第二铁磁层；
14：强自旋轨道耦合材料层；
15：SHE电流；
16：STT电流；
31：加法运算模块；
32：进位运算模块；
33：数据存储模块；
34：时序控制模块；
P：合成反铁磁层；
T1-T3：依次为第一、第二和第三电极；
I：从第一电极流向第三电极的电流值；
IC1：当沿第一电极与第三电极之间的路径施加电流时，为完成数据写入操作所需的临界电流值；
IC2：当沿第三电极与第一电极之间的路径施加电流时，为完成数据写入操作所需的临界电流值；
R：磁隧道结的电阻值；
RH：磁隧道结处于高电阻态时的电阻值；
RL：磁隧道结处于低电阻态时的电阻值；
A1，A2：加数；
B1，B2：被加数；
C1，C2：进位信号；
V1，V2，V3，V4，Vcc：控制信号；
Vdd：供电电源电压。
【具体实施方式】
参照附图，进一步说明本发明的实质性特点。在此公开了详细的示例性实施例，其特定的结构细节和功能细节仅是表示描述示例实施例的目的，因此，可以以许多可选择的形式来实施本发明，且本发明不应该被理解为仅仅局限于在此提出的示例实施例，而是应该覆盖落入本发明范围内的所有变化、等价物和可替换物。另外，将不会详细描述或将省略本发明的众所周知的元件，器件与子电路，以免混淆本发明的实施例的相关细节。
图1A为自旋轨道矩磁隧道结器件的结构示意图；图1B为器件的电路符号图。
如图1A所示，自旋轨道矩磁隧道结器件包括强自旋轨道耦合材料层14和磁隧道结两部分。在强自旋轨道耦合材料层14的两侧镀有第二电极T2和第三电极T3，在磁隧道结的上方镀有第一电极T1，磁隧道结从上到下由四层构成，依次为：合成反铁磁层P、第一铁磁层11、氧化物12、第二铁磁层13。
所述强自旋轨道耦合材料具体为重金属、反铁磁材料或拓扑绝缘体材料。其中，所述的重金属包括铂Pt、钽Ta或钨W；所述的反铁磁材料包括化合物铱锰IrMn或铂锰PtMn；所述的拓扑绝缘体材料包括化合物铋硒BiSe或铋锑BiSb；上述化合物中各个元素的配比含量为任意值。
所述铁磁金属是指混合金属材料钴铁CoFe、钴铁硼CoFeB或镍铁NiFe中的一种，这些混合金属材料中各个元素的配比含量可以不同。
所述氧化物12是指氧化镁MgO或氧化铝Al2O3中的一种，用于产生隧穿磁阻效应。
所述合成反铁磁层P，是指如下混合层中的一种：由钽Ta/钴铂多层膜[Co/Pt]n/钌Ru/钴铂多层膜[Co/Pt]m构成的混合层，或者由钽Ta/钴钯多层膜[Co/Pd]n/钌Ru/钴钯多层膜[Co/Pd]m构成的混合层，或者由钌Ru/钴铁CoFe/铂锰PtMn构成的混合层，或者由钌Ru/钴铁硼CoFeB/铂锰PtMn构成的混合层，或者由钌Ru/钴铁CoFe/铱锰IrMn构成的混合层，或者由钌Ru/钴铁硼CoFeB/铱锰IrMn构成的混合层；即Ta/[Co/Pt]n/Ru/[Co/Pt]m，或Ta/[Co/Pd]n/Ru/[Co/Pd]m，或Ru/CoFe/PtMn，或Ru/CoFeB/PtMn，或Ru/CoFe/IrMn，或Ru/CoFeB/IrMn，其中混合金属材料或化合物中各个元素的配比含量可以不同，层数m和n的值可以不同。
所述第一电极T1、第二电极T2和第三电极T3均可为钽Ta、铝Al或铜Cu中的一种。
所述第一铁磁层11与第二铁磁层13均具有垂直磁各向异性。
所述磁隧道结具有两种电阻状态，其电阻状态取决于第一铁磁金属层与第二铁磁金属层的磁化方向，第一铁磁金属层磁化方向不变，也称固定层，第二铁磁金属层磁化方向可呈现为与第一铁磁金属层磁化方向相同或者反向，也称自由层，二者同向时为低电阻状态，反向时为高电阻状态，可以存储二进制信息，两种阻态可以相互转化。
为实现磁隧道结的数据写入(即阻态转换)，需要在强自旋轨道耦合材料层14输入电流，电流沿着第二电极T2与第三电极T3所形成的路径流动，诱导自旋轨道矩以驱动磁隧道结的阻态转换。通过采用已有特定的制备工艺，该器件所产生的自旋轨道矩中的类场矩(Field-like torque)所占比例较高，使得：当强自旋轨道耦合材料层14所流经的电流密度的大小超过某一阈值时，不论电流采用何种方向，第二铁磁层13的磁化方向一定会被翻转至与原来状态相反的方向，从而使磁隧道结的阻态被翻转。
图2为本发明所采用的自旋轨道矩磁隧道结的数据写入方法示意图。
磁隧道结初始处于低电阻状态，沿第一电极T1与第三电极T3之间的路径施加电流。t1-t2时间段，输入正向电流，且电流值超过为完成数据写入操作所需的临界电流值IC1，磁隧道结由低电阻状态变为高电阻状态；t3-t4时间段，输入正向电流，且电流值超过临界电流值IC1，磁隧道结由高电阻状态变为低电阻状态；t5-t6时间段，输入反向电流，且电流值超过临界电流值IC2，磁隧道结由低电阻状态变为高电阻状态；t7-t8时间段，输入反向电流，且电流值超过临界电流值IC2，磁隧道结由高电阻状态变为低电阻状态。即无论施加电流方向正反和磁隧道结电阻值高低，只要施加电流的大小超过为完成数据写入操作所需的临界电流值，磁隧道结就会实现阻态转换。
图3为本发明一种基于自旋轨道矩的全加器基本结构示意图。
本发明的基本结构是由自旋轨道矩磁隧道结、CMOS晶体管与电源等部件组成的一种级联结构，每级中包含加法运算模块31、进位运算模块32、数据存储模块33和时序控制模块34。每级全加器的核心结构为自旋轨道矩磁隧道结，用以实现加法运算模块31、进位运算模块32与数据存储模块33的功能，CMOS晶体管的漏极或源级分别连接在自旋轨道矩磁隧道结的三个端口，通过控制CMOS晶体管的栅极电压或电源电压来实现时序控制模块34的功能。
图4为本发明提出的一种基于自旋轨道矩的两级全加器操作方法示意图。图5为本发明提出的一种基于自旋轨道矩的两级全加器的第一实施例。其具体操作步骤如下：
S1、第一次加法运算：在第一个时钟里，对每比特的数据加数A1、被加数B1进行本位的加法运算，此运算通过可以实现异或功能的逻辑电路实现，并将本位的运算结果存储于SOT-MTJ1中。
加数A1的‘0’或‘1’通过加在nMOS晶体管栅极的电压的‘低’或‘高’来表示，被加数B1的‘0’或‘1’通过SOT-MTJ1中的低阻态或高阻态来表示，本位运算的输出结果即为下一时刻SOT-MTJ1中的阻态，并存储于SOT-MTJ1中，记为B1’。
S2、第一次进位运算：在第二个时钟里，进行第一次进位信号计算，将通过MTJ的电流作为第一次输出的进位信号。
SOT-MTJ1的状态为步骤S1中存储的本位加法运算结果(不考虑低位进位)，以低阻态表示逻辑‘0’，高阻态表示逻辑‘1’。V1代表加数A1逻辑的电压的延迟一个时钟后的状态，即：若加数A1为逻辑‘0’，则进位电路不会开启(仅考虑本位运算，无论B1’为逻辑‘0’还是逻辑‘1’，此时都不会出现进位)，只有当加数A1为逻辑‘1’时，进位电路才会开启。
进位电路的进位原理为：当进位电路开启后，SOT-MTJ1电阻状态不同会对应不同的输出电流。当SOT-MTJ1状态为低阻态，即B1’为‘0’时，输出电流为高电平。这一过程实现了只有当本位的加数A1，被加数B1均为逻辑‘1’时，才会有进位产生。
S3、第二次加法运算：在第三个时钟里，处理低位进位对本级加法运算的结果的影响。
将控制信号V2置于高电平，使低位进位C1通过，对每比特的数据C1、B1’进行本位的加法运算，此运算通过可以实现异或功能的逻辑电路实现，并将本位的运算结果存储于SOT-MTJ1中。
S4、第二次进位运算：在第四个时钟中，仍通过步骤S2中的进位电路处理低位进位对本级的进位结果的影响。
此时使V1为低位进位C1逻辑的电压的延迟一个时钟后的状态，即：若C1为逻辑‘0’，则进位电路不会开启，只有当C1为逻辑‘1’时，进位电路才会开启。
进位电路的进位原理为：当进位电路开启后，SOT-MTJ1电阻状态不同会对应不同的输出电流。当SOT-MTJ1状态为低阻态，即B1’为‘0’时，输出电流为高电平。这一过程实现了第二次进位运算，实现了低位进位为‘1’，第二次加法运算结果为‘1’时，进位信号的产生。
S5、将进位信号传递到下一级全加器进行步骤S1～S4的重复操作，可以实现两级全加器。以此类推可以实现多级全加器。
图6为第一实施例的一种具体情况的波形分析图。
初始状态为加数A1为高电平，SOT-MTJ1为低阻态，低位进位C1为高电平。在S1步骤中进行第一次加法运算，运算结果存储在SOT-MTJ1中。在步骤S2中进行第一次进位运算，V1此时为加数A1的延时信号，为高电平，进位电路开启，被加数B1状态为‘1’，进位信号C2为‘0’。在步骤S3中进行第二次加法运算，控制信号V2为高电平，在SOT-MTJ1中进行被加数B1与低位进位C1的加法运算，运算结果存储在SOT-MTJ1中。在步骤S4中进行第二次进位运算，V1此时为低位进位C1的延时信号，为高电平，进位电路开启，被加数B1状态为‘0’，进位信号C2为‘1’。在步骤S5中将进位信号传递到下一级全加器，重复上述过程。
图7为一种图基于自旋轨道矩的两级全加器的第二实施例。其具体操作步骤如下：
S1、第一次加法运算：在第一个时钟里，对每比特的数据加数A1、被加数B1进行本位的加法运算，此运算通过可以实现异或功能的逻辑电路实现，并将本位的运算结果存储于自旋轨道矩磁隧道结中。
加数A1的‘0’或‘1’通过加在nMOS晶体管栅极的电压的‘低’或‘高’来表示，被加数B1的‘0’或‘1’通过SOT-MTJ1中的低阻态或高阻态来表示，本位运算的输出结果即为下一时刻该自旋轨道矩磁隧道结中的阻态，并存储于该自旋轨道矩磁隧道结中。
S2、第一次进位运算：在第二个时钟里，通过使加在nMOS晶体管栅极的电压V1为零控制步骤S1中电路短路，设计进位电路，对本级的运算得到的进位结果进行存储。
进位电路通过两个自旋轨道矩磁隧道结级联实现：第一级自旋轨道矩磁隧道结为步骤S1中存储本位加法运算结果(不考虑低位进位)的自旋轨道矩磁隧道结，即图7中的SOT-MTJ1，第二级自旋轨道矩磁隧道结预设为高阻态，存储进位输出结果，即图7中的SOT-MTJ2。第二级自旋轨道矩磁隧道结以高阻态表示逻辑‘0’，低阻态表示逻辑‘1’，在进位电路中，第一级自旋轨道矩磁隧道结通过STT电流16进行写入，第二级自旋轨道矩磁隧道结通过SHE电流15写入。将电路中nMOS(用作开关)的栅极V3输入加数A1延迟一个时钟后的状态，即：若加数A1为逻辑‘0’，则进位电路不会开启(仅考虑本位运算，无论被加数B1为逻辑‘0’还是逻辑‘1’，此时都不会出现进位)，只有当加数A1为逻辑‘1’时，进位电路才会开启。
进位电路的进位原理为：当进位电路开启后，通过设计加在进位电路两端的电压Vcc，第二级自旋轨道矩磁隧道结仅在第一级自旋轨道矩磁隧道结为低阻态时才会被写入，当第一级自旋轨道矩磁隧道结为高阻态时，由于电路中的SHE电流15过小，第二级自旋轨道矩磁隧道结不会被写入，即没有进位。
这一过程实现了只有当本位的加数A1，被加数B1均为逻辑‘1’时，才会有进位产生。
S3、第二次加法运算：在第三个时钟里，处理低位进位对本级加法运算的结果的影响。
通过两个自旋轨道矩磁隧道结级联实现：第一级自旋轨道矩磁隧道结为存储低位进位的自旋轨道矩磁隧道结，即图7中的SOT-MTJ0，第二级自旋轨道矩磁隧道结为存储步骤S1中加法运算结果的自旋轨道矩磁隧道结，即为图7中的SOT-MTJ1。第一级自旋轨道矩磁隧道结通过STT电流16进行写入，第二级自旋轨道矩磁隧道结通过SHE电流15写入。与步骤S2中一致，第一级自旋轨道矩磁隧道结用高阻态表示逻辑‘0’，低阻态表示逻辑‘1’，利用与步骤S2中相同的原理，只有第一级自旋轨道矩磁隧道结为低阻态时(即低位进位为‘1’)第二级自旋轨道矩磁隧道结才会被写入(由逻辑‘1’变为逻辑‘0’，或由逻辑‘0’变为逻辑‘1’)。
通过步骤S3之后，原本存储本位加法运算结果的自旋轨道矩磁隧道结实现了对最终加法运算输出结果S的计算与存储。
S4、第二次进位运算：在第四个时钟中，仍通过步骤S2中的进位电路处理低位进位对本级的进位结果的影响。
在第四个时钟中，通过读取电路读取存储低位进位的自旋轨道矩磁隧道结中的阻态(若为低阻态则读取结果为低电压，若为高阻态则为高电压)并将此电压信号经过反向器加到步骤S2中进位电路的nMOS的栅极V3上，只有当V3为低电压时(即低位进位为‘1’)，nMOS晶体管才会开启，该进位电路才会工作。工作原理与步骤S2相同。步骤S4之后，得到最终的本级进位结果并存储于SOT-MTJ2中。此结果表明：只要低位进位C1、本级的加数A1、被加数B1，三个逻辑数中有大于等于两个为‘1’，即可导致存储本级进位结果的SOT-MTJ被写入，此SOT-MTJ中存储进位‘1’。
S5、将进位信号传递到下一级全加器进行S1～S4的重复操作，可以实现两级全加器。以此类推可以实现多级全加器。
图8为第二施例的一种具体情况的波形分析图。
初始状态为加数A1为高电平，SOT-MTJ1为低阻态，低位进位C1为高电平。在S1步骤中进行第一次加法运算，运算结果存储在SOT-MTJ1中。在步骤S2中进行第一次进位运算，V1由高电平变为低电平，将加法电路短路，V3为A1的延时信号，为高电平，进位电路开启，B1状态为‘1’，进位信号C2为‘0’，结果存储于SOT-MTJ2中。在步骤S3中进行第二次加法运算，V1为高电平，开启加法电路。在SOT-MTJ1中进行B1与C1的加法运算，运算结果存储在SOT-MTJ1中。在步骤S4中进行第二次进位运算，V1由高电平变为低电平，将加法电路短路，V3为C1的延时信号，为高电平，进位电路开启，B1状态为‘0’，进位信号C2为‘1’，结果存储于SOT-MTJ2中。在步骤S5中将进位信号传递到下一级全加器，重复上述过程。
应当理解，以上所述给出的具体电路仅为本发明的两种较佳具体实施例，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思做出诸多修改和变化。因此，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种基于自旋轨道矩的全加器，其特征在于：该全加器是由自旋轨道矩磁隧道结、CMOS晶体管与电源组成的一种级联结构，每级中包含加法运算模块、进位运算模块、数据存储模块和时序控制模块；每级全加器的核心结构为自旋轨道矩磁隧道结，用以实现加法运算模块、进位运算模块与数据存储模块的功能，CMOS晶体管的漏极或源级分别连接在自旋轨道矩磁隧道结的三个端口，通过控制CMOS晶体管的栅极电压或电源电压来实现时序控制模块的功能；所述自旋轨道矩磁隧道结由强自旋轨道耦合材料层与磁隧道结构成，在强自旋轨道耦合材料层的两端镀有第二电极和第三电极，在磁隧道结顶端镀有第一电极。
2.根据权利要求1所述的一种基于自旋轨道矩的全加器，其特征在于：所述强自旋轨道耦合材料层具体为重金属、反铁磁材料或拓扑绝缘体材料；其中，所述的重金属包括铂Pt、钽Ta或钨W；所述的反铁磁材料包括化合物铱锰IrMn或铂锰PtMn；所述的拓扑绝缘体材料包括化合物铋硒BiSe或铋锑BiSb。
3.根据权利要求1所述的一种基于自旋轨道矩的全加器，其特征在于：所述磁隧道结由第一铁磁金属、氧化物、第二铁磁金属和合成反铁磁层组成。
4.根据权利要求1所述的一种基于自旋轨道矩的全加器，其特征在于：所述磁隧道结具有两种电阻状态，其电阻状态取决于第一铁磁金属层与第二铁磁金属层的磁化方向，第一铁磁金属层磁化方向不变，也称固定层，第二铁磁金属层磁化方向可呈现为与第一铁磁金属层磁化方向相同或者反向，也称自由层，二者同向时为低电阻状态，反向时为高电阻状态，可以存储二进制信息，两种阻态可以相互转化。
5.一种如权利要求1所述的全加器的操作方法，其特征在于：该方法包括以下步骤：
S1、第一次加法运算：在第一个时钟里，对每比特的加数和被加数进行本位的加法运算，此运算通过可以实现异或功能的逻辑电路实现，并将本位的运算结果以非易失的形式存储于磁隧道结中；
S2、第一次进位运算：在第二个时钟里，进行第一次进位信号计算，得到本级的运算的进位结果；
S3、第二次加法运算：在第三个时钟里，处理低位进位对本级加法运算的结果的影响；
S4、第二次进位运算：在第四个时钟中，仍通过步骤S2中的进位电路处理低位进位对本级的进位结果的影响；
S5、将进位信号传递到下一级全加器进行步骤S1～S4的重复操作。
6.根据权利要求5所述的操作方法，其特征在于：所述步骤S1中，加数的逻辑值‘0’或‘1’通过加在nMOS晶体管栅极的电压的‘低’或‘高’来表示，被加数的逻辑值‘0’或‘1’通过磁隧道结中的低阻态或高阻态来表示，本位运算的输出结果即为下一时刻该磁隧道结中的阻态，并存储于该磁隧道结中。
7.根据权利要求5所述的操作方法，其特征在于：所述步骤S2中，磁隧道结的状态为步骤S1中存储的本位加法运算结果，以低阻态表示逻辑‘0’，高阻态表示逻辑‘1’；通过控制信号实现：若加数为逻辑‘0’，则进位电路不会开启，只有当加数为逻辑‘1’时，进位电路才会开启。
CN201910603199.XA 2019-07-05 2019-07-05 一种基于自旋轨道矩的全加器 Active CN110427170B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910603199.XA CN110427170B (zh) 2019-07-05 2019-07-05 一种基于自旋轨道矩的全加器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910603199.XA CN110427170B (zh) 2019-07-05 2019-07-05 一种基于自旋轨道矩的全加器

Publications (2)

Publication Number Publication Date
CN110427170A CN110427170A (zh) 2019-11-08
CN110427170B true CN110427170B (zh) 2021-05-25

Family

ID=68408990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910603199.XA Active CN110427170B (zh) 2019-07-05 2019-07-05 一种基于自旋轨道矩的全加器

Country Status (1)

Country Link
CN (1) CN110427170B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111341363B (zh) * 2020-02-19 2021-11-23 中山大学 基于stt-mtj的存算一体系统、芯片及控制方法
CN112382319B (zh) * 2020-10-10 2023-01-17 中国科学院微电子研究所 一种自参考存储结构和存算一体电路
CN113450847B (zh) * 2020-10-19 2023-02-17 北京航空航天大学 基于磁性存储器的逻辑计算单元、方法及全加器
CN112951290B (zh) * 2020-12-17 2023-03-21 北京航空航天大学 一种基于非易失性随机存储器的内存计算电路及装置
CN113451505B (zh) * 2021-02-25 2023-07-07 北京航空航天大学 磁性随机存储单元、存储器及设备
CN113782078B (zh) * 2021-09-18 2023-10-10 北京航空航天大学 一种基于磁隧道结的数据处理方法及装置
US12073192B2 (en) 2022-08-31 2024-08-27 Zhejiang Lab Full adder circuit and multi-bit full adder
CN115113846B (zh) * 2022-08-31 2022-12-06 之江实验室 一种全加器电路和多位全加器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940799B1 (en) * 1999-10-21 2005-09-06 Samsung Electronics Co., Ltd. Method for generating a signal for detecting the direction of movement of a laser spot, and apparatus therefor
CN108538328A (zh) * 2018-03-07 2018-09-14 北京航空航天大学 一种磁性存储器的数据写入方法
CN109065705A (zh) * 2018-07-09 2018-12-21 北京航空航天大学 一种磁性隧道结
CN109256160A (zh) * 2018-09-13 2019-01-22 北京航空航天大学 一种自旋轨道矩磁存储器读取方法
CN109637569A (zh) * 2018-11-23 2019-04-16 北京航空航天大学 一种磁性存储单元及其数据写入方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940799B1 (en) * 1999-10-21 2005-09-06 Samsung Electronics Co., Ltd. Method for generating a signal for detecting the direction of movement of a laser spot, and apparatus therefor
CN108538328A (zh) * 2018-03-07 2018-09-14 北京航空航天大学 一种磁性存储器的数据写入方法
CN109065705A (zh) * 2018-07-09 2018-12-21 北京航空航天大学 一种磁性隧道结
CN109256160A (zh) * 2018-09-13 2019-01-22 北京航空航天大学 一种自旋轨道矩磁存储器读取方法
CN109637569A (zh) * 2018-11-23 2019-04-16 北京航空航天大学 一种磁性存储单元及其数据写入方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Role of Micromagnetic States on Spin-Orbit Torque-Switching Schemes;jie Zhang, Chirag Garg etc.;《Nano Letters》;20181231;第18卷(第7期);全文 *
STT-MRAM存储器的研究进展;赵巍胜;《中国科学：物理学，力学，天文学》;20161231;第46卷(第10期);全文 *
自旋轨道矩调控的垂直磁各向异性四态存储器结构;盛宇，张楠等;《物理学报》;20181231;第67卷(第11期);全文 *

Also Published As

Publication number Publication date
CN110427170A (zh) 2019-11-08

Similar Documents

Publication Publication Date Title
CN110427170B (zh) 一种基于自旋轨道矩的全加器
Kawahara et al. Spin-transfer torque RAM technology: Review and prospect
TWI451410B (zh) Recording method of magnetic memory element
US20050128835A1 (en) Semiconductor device which is low in power and high in speed and is highly integrated
US8218349B2 (en) Non-volatile logic devices using magnetic tunnel junctions
JP4435207B2 (ja) 磁気ランダムアクセスメモリ
CN109166962B (zh) 一种互补型磁性存储单元
CN111986717A (zh) 无外磁场定向自旋翻转的sot-mram及阵列
Patil et al. Spintronic logic gates for spintronic data using magnetic tunnel junctions
Gupta et al. Robust high speed ternary magnetic content addressable memory
US8400066B1 (en) Magnetic logic circuits and systems incorporating same
CN112767980B (zh) 自旋轨道矩磁随机存储单元、阵列及汉明距离计算方法
Hanyu et al. Spintronics-based nonvolatile logic-in-memory architecture towards an ultra-low-power and highly reliable VLSI computing paradigm
CN104795489A (zh) 一种新型的四端磁存储器件
US9842635B2 (en) Spin transistor memory
Barla et al. Design and analysis of LIM hybrid MTJ/CMOS logic gates
JP5365813B2 (ja) 不揮発ロジック回路
US7746686B2 (en) Partitioned random access and read only memory
CN113474839B (zh) 使用磁约瑟夫森结器件作为π反相器
US9503085B1 (en) Exclusive-OR gate using magneto-electric tunnel junctions
JP6261041B2 (ja) 不揮発性連想メモリセル及び不揮発性連想メモリ
US10586578B2 (en) Storage device, information processing apparatus, and storage device control method
US20170093398A1 (en) Configurable exclusive-or / exclusive-nor gate using magneto-electric tunnel junctions
JP5231029B2 (ja) 磁気論理素子
Barla et al. Design and evaluation of a self write-terminated hybrid MTJ/CMOS full adder based on LIM structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant