JP5231029B2 - 磁気論理素子 - Google Patents
磁気論理素子 Download PDFInfo
- Publication number
- JP5231029B2 JP5231029B2 JP2008011440A JP2008011440A JP5231029B2 JP 5231029 B2 JP5231029 B2 JP 5231029B2 JP 2008011440 A JP2008011440 A JP 2008011440A JP 2008011440 A JP2008011440 A JP 2008011440A JP 5231029 B2 JP5231029 B2 JP 5231029B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetization
- tunnel barrier
- layer
- magnetization fixed
- double tunnel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Logic Circuits (AREA)
Description
(プロセッサとメモリの混載集積回路への応用)
図1は、本発明のプロセッサとメモリの混載集積回路10の平面構造を示す図である。図中点線で囲まれた部分11が演算器、同様に点線で囲まれた部分12が制御回路で、図の上、下を横に貫くのがそれぞれアドレスバス13、データバス14である。これら2つのバス13,14は演算器、制御回路と接続され、更に、アドレスレジスタ15、データレジスタ16を介し、メインメモリ17と接続される。なお、図1では説明の都合上プロセッサ部を簡略化し、搭載する素子の代表として、以下に説明するNOT素子のみを示した。
図3は、本発明の磁気論理素子であるインバータ素子、NOTゲート30の平面構造を示す図である。258は入力端子、26は出力端子、251は電源端子である。242,243,244,245、及び246は、それぞれ磁化固定層、トンネルバリア、磁化自由層、トンネルバリア、及び磁化固定層である。また、252,253,254,255、及び256は、それぞれ磁化固定層、トンネルバリア、磁化自由層、トンネルバリア、及び磁化固定層である。このとき、それぞれの磁化自由層244,254が出力端子に接続される。図3では、磁化固定層の磁化の向きを黒矢印で、磁化自由層の磁化の向きを白矢印で示してある。このとき、4つある磁化固定層のうち、1つの磁化固定層256の磁化の向きが他に対し逆向きあることが重要である。
図4は、図3において説明したインバータ素子を組み合わせた、NANDゲート40の平面構造を示す図である。401,402は入力端子、403は出力端子、404は電源端子である。411,412,413,414、及び415は、それぞれ磁化固定層、トンネルバリア、磁化自由層、トンネルバリア、及び磁化固定層である。他の二重トンネル接合も同様の構成であるが、磁化固定層の磁化の向きが重要である。
図5は、図3において説明したインバータ素子を組み合わせた、NORゲート50の平面構造を示す図である。501,502は入力端子、503は出力端子、504は電源端子である。511,512,513,514、及び515は、それぞれ磁化固定層、トンネルバリア、磁化自由層、トンネルバリア、及び磁化固定層である。他の二重トンネル接合も同様の構成であるが、磁化固定層の磁化の向きが重要である。
11 演算器
12 制御回路
13 アドレスバス
14 データバス
15 アドレスレジスタ
16 データレジスタ
17 メインメモリ
23 ビット線
24 NOTゲート
25 データバス
26 出力端子
30 NOTゲート
40 NANDゲート
50 NORゲート
171 行アドレスデコーダ
172 列アドレスデコーダ
175 メモリセル
176 MOS−FET
221,222,241,247,251,257,258 電極
223,242,246,252,256 磁化固定層
224,243,245,253,255 トンネルバリア
225,244,254 磁化自由層
226 ワード線
251 電源端子
258 入力端子
401,402 入力端子
403 出力端子
404 電源端子
411,415,421,425,431,435,441,445 磁化固定層
412,414,422,424,432,434,442,444 トンネルバリア
413,423,433,443 磁化自由層
501,502 入力端子
503 出力端子
504 電源端子
511,515,521,525,531,535,541,545 磁化固定層
512,514,522,524,532,534,542,544 トンネルバリア
513,523,533,543 磁化自由層
Claims (3)
- 第1磁化固定層、第1絶縁層、磁化自由層、第2絶縁層、及び第2磁化固定層を積層してなる二重トンネル障壁素子を複数組み合わせて構成されたインバータ素子、NAND素子及びNOR素子を含み、
前記インバータ素子は、第1及び第2の二重トンネル障壁素子と、信号入力端子と、信号出力端子と、電源端子と、グランドとを有し、
前記第1及び第2の二重トンネル障壁素子は並列に配置され、
前記第1及び第2の二重トンネル障壁素子の第1磁化固定層が前記信号入力端子と接続され、
前記第1の二重トンネル障壁素子の第2磁化固定層が前記電源端子に接続され、
前記第2の二重トンネル障壁素子の第2磁化固定層が前記グランドに接続され、
前記第1及び第2の二重トンネル障壁素子の磁化自由層が前記信号出力端子に接続され、
前記第1の二重トンネル障壁素子の第1磁化固定層の磁化の向きが他の磁化固定層の磁化の向きに対して反転しており、
電流誘起磁化反転機構により動作することを特徴とする論理回路。 - 第1磁化固定層、第1絶縁層、磁化自由層、第2絶縁層、及び第2磁化固定層を積層してなる二重トンネル障壁素子を複数組み合わせて構成されたインバータ素子、NAND素子及びNOR素子を含み、
前記NAND素子は、第1、第2、第3及び第4の二重トンネル障壁素子と、第1及び第2の信号入力端子と、信号出力端子と、電源端子と、グランドとを有し、
前記第1、第2の二重トンネル障壁素子の第1磁化固定層がそれぞれ前記第1、第2の信号入力端子に接続され、
前記第3、第4の二重トンネル障壁素子の第1磁化固定層がそれぞれ前記第1、第2の入力端子に接続され、
前記第1、第2の二重トンネル障壁素子の磁化自由層が互いに接続され、
前記第2の二重トンネル障壁素子の第2磁化固定層と前記第3、第4の二重トンネル障壁素子の磁化自由層が前記信号出力端子に接続され、
前記第3、第4の二重トンネル障壁素子の第2磁化固定層が前記電源端子に接続され、
前記第1の二重トンネル障壁素子の第2磁化固定層が前記グランドに接続され、
前記第3、第4の二重トンネル障壁素子の第1磁化固定層の磁化の向きが他の磁化固定層の磁化の向きに対して反転しており、
電流誘起磁化反転機構により動作することを特徴とする論理回路。 - 第1磁化固定層、第1絶縁層、磁化自由層、第2絶縁層、及び第2磁化固定層を積層してなる二重トンネル障壁素子を複数組み合わせて構成されたインバータ素子、NAND素子及びNOR素子を含み、
前記NOR素子は、第1、第2、第3及び第4の二重トンネル障壁素子と、第1及び第2の信号入力端子と、信号出力端子と、電源端子と、グランドとを有し、
前記第1、第2の二重トンネル障壁素子の第1磁化固定層がそれぞれ前記第1、第2の信号入力端子に接続され、
前記第3、第4の二重トンネル障壁素子の第1磁化固定層がそれぞれ前記第1、第2の入力端子に接続され、
前記第1、第2の二重トンネル障壁素子の磁化自由層と前記第3の二重トンネル障壁素子の第2磁化固定相が前記信号出力端子に接続され、
前記第3、第4の二重トンネル障壁素子の磁化自由層が互いに接続され、
前記第1、第2の二重トンネル障壁素子の第2磁化固定層が前記グランドに接続され、
前記第4の二重トンネル障壁素子の第2磁化固定層が前記電源端子に接続され、
前記第3、第4の二重トンネル障壁素子の第1磁化固定層の磁化の向きが他の磁化固定層の磁化の向きに対して反転しており、
電流誘起磁化反転機構により動作することを特徴とする論理回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008011440A JP5231029B2 (ja) | 2008-01-22 | 2008-01-22 | 磁気論理素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008011440A JP5231029B2 (ja) | 2008-01-22 | 2008-01-22 | 磁気論理素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009177306A JP2009177306A (ja) | 2009-08-06 |
JP5231029B2 true JP5231029B2 (ja) | 2013-07-10 |
Family
ID=41031980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008011440A Expired - Fee Related JP5231029B2 (ja) | 2008-01-22 | 2008-01-22 | 磁気論理素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5231029B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8400066B1 (en) | 2010-08-01 | 2013-03-19 | Lawrence T. Pileggi | Magnetic logic circuits and systems incorporating same |
US8207757B1 (en) | 2011-02-07 | 2012-06-26 | GlobalFoundries, Inc. | Nonvolatile CMOS-compatible logic circuits and related operating methods |
US9105831B2 (en) * | 2011-06-16 | 2015-08-11 | Nec Corporation | Nonvolatile magnetic element and nonvolatile magnetic device |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3837846B2 (ja) * | 1997-07-02 | 2006-10-25 | ソニー株式会社 | 半導体装置の製造方法 |
JP3512701B2 (ja) * | 2000-03-10 | 2004-03-31 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2002299725A (ja) * | 2001-03-30 | 2002-10-11 | Matsushita Electric Ind Co Ltd | 磁気抵抗デバイス |
JP3785153B2 (ja) * | 2002-03-29 | 2006-06-14 | 株式会社東芝 | 磁性体論理素子及び磁性体論理素子アレイ |
JP4631090B2 (ja) * | 2004-02-19 | 2011-02-16 | 株式会社 東北テクノアーチ | 磁気抵抗効果素子を用いたロジックインメモリ回路 |
JP4932275B2 (ja) * | 2005-02-23 | 2012-05-16 | 株式会社日立製作所 | 磁気抵抗効果素子 |
WO2006100835A1 (ja) * | 2005-03-24 | 2006-09-28 | Japan Science And Technology Agency | 論理回路および単電子スピントランジスタ |
-
2008
- 2008-01-22 JP JP2008011440A patent/JP5231029B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009177306A (ja) | 2009-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Kawahara et al. | Spin-transfer torque RAM technology: Review and prospect | |
US9230627B2 (en) | High density low power GSHE-STT MRAM | |
US9251883B2 (en) | Single phase GSHE-MTJ non-volatile flip-flop | |
JP6195974B2 (ja) | 高安定スピントロニクスメモリ | |
US8144509B2 (en) | Write operation for spin transfer torque magnetoresistive random access memory with reduced bit cell size | |
US8063460B2 (en) | Spin torque magnetic integrated circuits and devices therefor | |
WO2016159017A1 (ja) | 磁気抵抗効果素子、磁気メモリ装置、製造方法、動作方法、及び集積回路 | |
EP3053197B1 (en) | Spintronic logic element | |
US7759750B2 (en) | Magnetic memory cell and random access memory | |
WO2010095589A1 (ja) | 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ | |
JP2017510016A (ja) | 3フェーズgshe−mtj不揮発性フリップフロップ | |
US8446757B2 (en) | Spin-torque transfer magneto-resistive memory architecture | |
JPWO2009031677A1 (ja) | 半導体装置 | |
WO2020166722A1 (ja) | スピントロニクス素子及び磁気メモリ装置 | |
JP2007258460A (ja) | 磁気メモリセル、磁気ランダムアクセスメモリ、半導体装置及び半導体装置の製造方法 | |
JP2004297049A (ja) | 磁気ランダムアクセスメモリ | |
WO2012173279A1 (ja) | 不揮発磁性素子及び不揮発磁気装置 | |
US10522739B2 (en) | Perpendicular magnetic memory with reduced switching current | |
US9368208B1 (en) | Non-volatile latch using magneto-electric and ferro-electric tunnel junctions | |
JPWO2010087389A1 (ja) | 磁気メモリ素子、磁気メモリ | |
WO2011037143A1 (ja) | 磁気メモリ | |
US20130258750A1 (en) | Dual-cell mtj structure with individual access and logical combination ability | |
JP5231029B2 (ja) | 磁気論理素子 | |
JP2007123455A (ja) | 半導体記憶装置 | |
US7505306B2 (en) | Magnetic memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130321 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160329 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5231029 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |