JP4303932B2 - バイポーラ接合トランジスターを用いたマグネチックｒａｍの動作方法 - Google Patents
バイポーラ接合トランジスターを用いたマグネチックｒａｍの動作方法 Download PDFInfo
- Publication number
- JP4303932B2 JP4303932B2 JP2002271355A JP2002271355A JP4303932B2 JP 4303932 B2 JP4303932 B2 JP 4303932B2 JP 2002271355 A JP2002271355 A JP 2002271355A JP 2002271355 A JP2002271355 A JP 2002271355A JP 4303932 B2 JP4303932 B2 JP 4303932B2
- Authority
- JP
- Japan
- Prior art keywords
- bipolar junction
- junction transistor
- collector
- emitter
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
Description
【０００１】
【発明の属する技術分野】
本発明は、バイポーラ接合トランジスターを用いたマグネチックＲＡＭの動作方法に関するもので、特に、ＳＲＡＭより早い速度、ＤＲＡＭのような集積度、また、フラッシュメモリのような不揮発性メモリの特性を有するマグネチックＲＡＭ（magnetic RAM以下、ＭＲＡＭと称する）のライティング方法に関する。
【０００２】
【従来の技術】
近年、半導体メモリ製造会社らは次世代記憶素子の一つで強磁性体物質を用いるＭＲＡＭを開発している。
【０００３】
前記ＭＲＡＭは強磁性薄膜を多層に形成して各薄膜の磁化方向による電流変化を感知することで情報をリーディング(reading)し、ライティング(writing)できる記憶素子であって、磁性薄膜固有の特性によって高速、低電力及び高集積化を可能にするのみならず、フラッシュメモリのように不揮発性メモリ動作が可能な素子である。
【０００４】
前記ＭＲＡＭでは、スピンが電子の伝達現象に莫大な影響を及ぼすことから巨大磁気抵抗（giant magnetoresistive、以下、ＧＭＲと称する）現象やスピン偏極磁気透過現象を用いてメモリ素子を実現する方法がある。
前記ＧＭＲ現象を用いたＭＲＡＭは、非磁性層を間に置いた二つの磁性層でスピン方向が同じ場合より違う場合の抵抗が大きく異なる現象を用いてＧＭＲ磁気メモリ素子を実現するものである。
【０００５】
前記スピン偏極磁気透過現象を用いたＭＲＡＭは、絶縁層を介在させた二つの磁性層でスピン方向が同じ場合の方が、違う場合より電流透過が遙かに優れることを用いて磁気透過接合メモリ素子を実現するものである。
【０００６】
しかしながら、前記ＭＲＡＭに対する研究は現在初期段階であって、主に多層磁性薄膜の形成に集中されていて単位セル構造及び周辺感知回路などに対する研究は未だ十分ではない。
【０００７】
図１は従来の技術によるバイポーラ接合トランジスターを用いたマグネチックＲＡＭを示した断面図である。
図１を参照すると、前記マグネチックＲＡＭはバイポーラ接合トランジスターのベースに用いられる半導体基板１１１と、前記半導体基板１１１の活性領域に不純物インプラント工程で形成されるエミッタ１１３ａ及びコレクタ１１３ｂと、前記エミッタ１１３ａとコレクタ１１３ｂの間の活性領域に前記エミッタ１１３ａとコレクタ１１３ｂと一定距離離隔されて設けられるＭＴＪセル１２１及びワードライン１２３の積層構造と、前記コレクタ１１３ｂに接続されるビットライン１３５と前記エミッタ１１３ａに接続される基準電圧線１２７からなる。ここで、前記ＭＴＪセル１２１やワードライン１２３の下部にゲート酸化膜が形成されない。
【０００８】
このとき前記エミッタ／コレクタ１１３ａ、１１３ｂはマスクを用いたインプラント工程で形成したものである。
又、前記ＭＴＪセル１２１は固定強磁性層１１５、トンネル障壁層１１７及び自由強磁性層１１９の積層構造からなる。ここで前記自由強磁性層１１９を前記固定強磁性層１１５に対して同一方向、反対方向又は任意の角度で磁化方向を設定することでメモリ素子の一つのセル内で“０”や“１”と共に三つ以上の多重データ記録状態を有するようにできる。
また、前記ビットライン１３５は、連結線１２９とコンタクトプラグ１３３を介して前記コレクタ１１３ｂに接続される。
【０００９】
前記図１を参照して前記マグネチックＲＡＭの形成方法を説明する。
まず、半導体基板１１１の活性領域のうち、エミッタとコレクタに予定された領域を露出させるマスク層（図示せず）を形成し、前記半導体基板１１１に不純物をインプラントしてエミッタ１１３ａとコレクタ１１３ｂを形成した後、前記マスク層を除去する。
また、全体表面上部にＭＴＪセルを形成するために、固定強磁性層１１５、トンネル障壁層１１７及び自由強磁性層１１９の積層構造を形成する。
【００１０】
次に、ＭＴＪセルマスク（図示せず）を用いたフォトエッチング工程で固定強磁性層１１５、トンネル障壁層１１７及び自由強磁性層１１９の積層構造をパタニングして島形態のＭＴＪセル１２１を形成する。
【００１１】
次に、全体表面上部にワードライン用導電層を形成し、ワードラインマスク（図示せず）を用いたフォトエッチング工程で前記ワードライン用導電層をパタニングしてワードライン１２３を形成することで、ＭＴＪセル１２１及びワードライン１２３が積層された構造を形成する。ここで前記ワードライン１２３の上側にマスク絶縁膜を形成して絶縁特性を向上させることもある。
【００１２】
このとき、前記ＭＴＪセル１２１及びワードライン１２３の積層構造は、前記エミッタ１１３ａ、コレクタ１１３ｂの間の活性領域に各々一定距離離隔されて形成される。その後、全体表面上部を平坦化させる第１層間絶縁膜１２５を形成する。この時、第１層間絶縁膜１２５は前記ワードライン１２３の上側が露出されるように平坦化されたものである。
【００１３】
また、前記第１層間絶縁膜１２５を介して、前記エミッタ１１３ａとコレクタ１１３ｂに各々接続される連結線１２９と基準電圧線１２７を形成する。
その後、全体表面上部に第２層間絶縁膜１３１を形成して平坦化エッチングして上部表面を平坦化させる。
又、前記第２層間絶縁膜１３１を介して前記連結線１２９に接続されるビットラインコンタクトプラグ１３３を形成する。
【００１４】
この時、前記ビットラインコンタクトプラグ１３３はビットラインコンタクトマスク（図示せず）を用いたフォトエッチング工程で前記第２層間絶縁膜１３１をエッチングして前記連結線１２９を露出させ前記連結線１２９に接続されるビットラインコンタクトプラグ用導電層を蒸着し前記第２層間絶縁膜１３１が露出されるように平坦化エッチングして形成する。
【００１５】
その後、前記ビットラインコンタクトプラグ１３３に接続されるビットライン１３５を形成する。
このとき前記ビットライン１３５は前記ビットラインコンタクトプラグ１３３に接続されるビットライン用導電層を形成し、これをパタニングして形成する。
【００１６】
前記図１を参照してマグネチックＲＡＭの動作を説明する。
まず、データの記憶（write）動作は、トランジスターと無関係にワードライン１２３とビットライン１３５に電流を流すことで行われる。
前記ワードライン１２３に電流を流すと、ＭＴＪセル１２１内部の固定強磁性層１１５、自由強磁性層１１９の間に形成されるトンネル障壁層１１７の抵抗成分によってトランジスター側に電流が流れずワードライン１２３にだけ電流が流れることになる。
【００１７】
前記ビットライン１３５に流す電流もやはりバイポーラ接合トランジスターのコレクタからベース又はエミッタに流れないのでビットライン自体へだけ流れる。
上下方向から見て垂直又は任意の角度を有して交差する前記ワードライン１２３とビットライン１３５における電流量及び電流の方向調節により、ＭＴＪセルの自由強磁性層１１９の磁化方向を所望の方向に設定できるようにしてデータ記憶動作を可能にする。
【００１８】
記憶動作の実施後、前記ＭＴＪの自由強磁性層１１９の磁化方向は、固定強磁性層１１５の磁化方向に対して、同一方向、反対方向又は任意の角度を成す方向に設定される。
前記自由強磁性層１１９と固定強磁性層１１５が成す角度によってＭＴＪ抵抗値が異なり、これを用いてデータ記憶を行う。
【００１９】
データの読みとり動作はビットライン１３５とワードライン１２３に電圧を印加する。このとき電流は流さない。
前記ワードライン１２３に印加された電圧によって電流がＭＴＪセル１２１を介して流れると、ＭＴＪセル１２１の抵抗による電圧降下が発生してトランジスターの入力端子、即ち、ベースの半導体基板１１１にかかる電圧がＭＴＪセル１２１の抵抗値によって変化される。
【００２０】
したがって、入力端子にかかる電圧と電流が異なると出力端子のコレクタ１１３ｂに現す信号が異なることになり、これをトランジスターの出力端子に連結されたビットライン１３５でセンシングして記憶された情報を読みとることができる。
【００２１】
【発明が解決しようとする課題】
前記のように従来技術によるバイポーラ接合トランジスターを用いたマグネチックＲＡＭの動作方法は、ワードラインとビットラインに流れる電流によって発生された磁気場によってＭＴＪ自由強磁性層の磁化方向が反転される方式で行われるので、要求される磁気場の勢いを得るためにＭＴＪセル１２１から距離上遠く離れたビットライン１３５に大きな電流を流すことから、多くの電流量が要求されるという問題があった。
【００２２】
本発明は、上記従来技術の問題点を解決するためのもので、より小さい電流量で効率的な記憶動作を行えるバイポーラ接合トランジスターを用いたマグネチックＲＡＭの動作方法を提供することが目的である。
【００２３】
【課題を解決するための手段】
本発明は、上記従来技術の問題点を解決するため、隣接した位置で励起されるＭＪＴのエミッタからコレクタに流れる電流を用いて磁気場を発生させることで、より小さい電流量で効率的な記憶動作を行えるバイポーラ接合トランジスターを用いたマグネチックＲＡＭの動作方法を提供する。
上記目的を達成するための本発明の請求項１によるバイポーラ接合トランジスターを用いたマグネチックＲＡＭの動作方法は、
バイポーラ接合トランジスターのベースの半導体基板と、
前記半導体基板の一側及び他側に互いに離隔されて備えられるバイポーラ接合トランジスターのエミッタ及びコレクタと、
前記エミッタとコレクタ間の半導体基板上に形成されているＭＴＪセルと、
前記ＭＴＪセル上部に備えられるワードラインと、
前記コレクタに接続されるビットラインと、
前記エミッタに接続される基準電圧線を含むバイポーラ接合トランジスターを用いたマグネチックＲＡＭの動作方法において、
前記エミッタからコレクタへ電流を流し、前記電流によって形成された磁気場で前記ＭＴＪセルの自由強磁性層の磁化方向及び磁化角度を変化させてデータを記憶させることを特徴とする。
【００２４】
本発明の原理はエミッタからコレクタに流れる電流を用いて自由強磁性層の磁化方向を調節することから、少ない電流で素子の記憶及び読みとり動作を行うことができるものである。
【００２５】
【発明の実施の形態】
以下、添付の図面を参照して本発明を更に詳細に説明する。
【００２６】
図２は本発明によるバイポーラ接合トランジスターを用いたマグネチックＲＡＭの動作方法を示す断面図である。
まず、図２は従来技術の図１の形成工程で同じ構造を有するＭＲＡＭを形成したものを示し、この図２により本発明によるマグネチックＲＡＭの動作方法を説明する。
前記図２を参照してマグネチックＲＡＭの動作を説明する。
まず、データライト動作は、前記バイポーラ接合トランジスターのエミッタ２１３ａに電流を流し、それによりエミッタ２１３ａから、半導体基板２１１のベースを介してコレクタ２１３ｂに多くの電流を流すことで行える。
前記コレクタ２１３ｂに電流を流して磁気場を起こし、これを調節してＭＴＪセル２２１内部の自由強磁性層２１９の磁化方向を所望の方向に設定できるようにすることでデータを記憶させる。
【００２７】
ライト動作を行った後、前記ＭＴＪセル２２１の自由強磁性層２１９の磁化方向は、固定強磁性層２１５の磁化方向に対して同一方向、反対方向又は任意の角度を成す方向に設定される。
前記自由強磁性層２１９と固定強磁性層２１５とが成す角度によってＭＴＪ抵抗値が異なり、これを用いてデータ記憶動作を行う。
【００２８】
なお、データの読みとり動作は、ビットライン２３５とワードライン２２３に電圧を印加する。
前記ワードライン２２３に印加された電圧によって電流がＭＴＪセル２２１を介して流れると、ＭＴＪセル２２１の抵抗により電圧降下が発生してトランジスターの入力端子、即ち、ベースの半導体基板２１１にかかる電圧がＭＴＪセル２２１の抵抗値によって変化される。
入力端子にかかる電圧と電流が異なると出力端子のコレクタ２１３ｂに表す信号が異なることになり、これをトランジスターの出力端子に連結されたビットライン２３５でセンシングして記憶された情報をリーディングする。
【００２９】
なお、図２で、各符号について、２３３はコンタクトプラグ、２２９は連結線、２２５は第１層間絶縁膜、２１７はトンネル障壁層、２３１は第２層間絶縁膜、２２７は基準電圧線である。
【００３０】
以上本発明の好適な一実施形態に対して説明したが、前記実施形態のものに
限定されるわけではなく、本発明の技術思想に基づいて種々の変形又は変更が可能である。
【００３１】
【発明の効果】
以上説明したように、本発明によるバイポーラ接合トランジスターを用いたマグネチックＲＡＭの動作方法は、ＭＴＪセルをバイポーラ接合トランジスターの入力端子に形成し、バイポーラ接合トランジスターのエミッタからベースを介してコレクタに電流を流し、該電流によってＭＴＪセルの自由強磁性層の磁化方向及び磁化方向を調節することでライト動作を行うことから、小さい電流でも前記自由強磁性層の磁化方向を調節できて素子の特性及び信頼性を向上できる効果を奏する。
【図面の簡単な説明】
【図１】従来技術の実施態様によるバイポーラ接合トランジスターを用いたマグネチックＲＡＭの動作方法を説明するための断面図である。
【図２】本発明の実施態様によるバイポーラ接合トランジスターを用いたマグネチックＲＡＭの動作方法を説明するための断面図である。
【符号の説明】
１１１、２１１ 半導体基板
１２３、２２３ ワードライン
１２７、２２７ 基準電圧線
１２９、２２９ 連結線、下部リード線
１２５、２２５ 第１層間絶縁膜
１３１、２３１ 第２層間絶縁膜
１１７、２１７ トンネル障壁層
１１９、２１９ 自由強磁性層
１３５、２３５ ビットライン、上部リード層
１２１、２２１ ＭＴＪセル
１３３、２３３ コンタクトプラグ
１１３ａ、２１３ａ エミッタ
１１３ｂ、２１３ｂ コレクタ
【発明の属する技術分野】
本発明は、バイポーラ接合トランジスターを用いたマグネチックＲＡＭの動作方法に関するもので、特に、ＳＲＡＭより早い速度、ＤＲＡＭのような集積度、また、フラッシュメモリのような不揮発性メモリの特性を有するマグネチックＲＡＭ（magnetic RAM以下、ＭＲＡＭと称する）のライティング方法に関する。
【０００２】
【従来の技術】
近年、半導体メモリ製造会社らは次世代記憶素子の一つで強磁性体物質を用いるＭＲＡＭを開発している。
【０００３】
前記ＭＲＡＭは強磁性薄膜を多層に形成して各薄膜の磁化方向による電流変化を感知することで情報をリーディング(reading)し、ライティング(writing)できる記憶素子であって、磁性薄膜固有の特性によって高速、低電力及び高集積化を可能にするのみならず、フラッシュメモリのように不揮発性メモリ動作が可能な素子である。
【０００４】
前記ＭＲＡＭでは、スピンが電子の伝達現象に莫大な影響を及ぼすことから巨大磁気抵抗（giant magnetoresistive、以下、ＧＭＲと称する）現象やスピン偏極磁気透過現象を用いてメモリ素子を実現する方法がある。
前記ＧＭＲ現象を用いたＭＲＡＭは、非磁性層を間に置いた二つの磁性層でスピン方向が同じ場合より違う場合の抵抗が大きく異なる現象を用いてＧＭＲ磁気メモリ素子を実現するものである。
【０００５】
前記スピン偏極磁気透過現象を用いたＭＲＡＭは、絶縁層を介在させた二つの磁性層でスピン方向が同じ場合の方が、違う場合より電流透過が遙かに優れることを用いて磁気透過接合メモリ素子を実現するものである。
【０００６】
しかしながら、前記ＭＲＡＭに対する研究は現在初期段階であって、主に多層磁性薄膜の形成に集中されていて単位セル構造及び周辺感知回路などに対する研究は未だ十分ではない。
【０００７】
図１は従来の技術によるバイポーラ接合トランジスターを用いたマグネチックＲＡＭを示した断面図である。
図１を参照すると、前記マグネチックＲＡＭはバイポーラ接合トランジスターのベースに用いられる半導体基板１１１と、前記半導体基板１１１の活性領域に不純物インプラント工程で形成されるエミッタ１１３ａ及びコレクタ１１３ｂと、前記エミッタ１１３ａとコレクタ１１３ｂの間の活性領域に前記エミッタ１１３ａとコレクタ１１３ｂと一定距離離隔されて設けられるＭＴＪセル１２１及びワードライン１２３の積層構造と、前記コレクタ１１３ｂに接続されるビットライン１３５と前記エミッタ１１３ａに接続される基準電圧線１２７からなる。ここで、前記ＭＴＪセル１２１やワードライン１２３の下部にゲート酸化膜が形成されない。
【０００８】
このとき前記エミッタ／コレクタ１１３ａ、１１３ｂはマスクを用いたインプラント工程で形成したものである。
又、前記ＭＴＪセル１２１は固定強磁性層１１５、トンネル障壁層１１７及び自由強磁性層１１９の積層構造からなる。ここで前記自由強磁性層１１９を前記固定強磁性層１１５に対して同一方向、反対方向又は任意の角度で磁化方向を設定することでメモリ素子の一つのセル内で“０”や“１”と共に三つ以上の多重データ記録状態を有するようにできる。
また、前記ビットライン１３５は、連結線１２９とコンタクトプラグ１３３を介して前記コレクタ１１３ｂに接続される。
【０００９】
前記図１を参照して前記マグネチックＲＡＭの形成方法を説明する。
まず、半導体基板１１１の活性領域のうち、エミッタとコレクタに予定された領域を露出させるマスク層（図示せず）を形成し、前記半導体基板１１１に不純物をインプラントしてエミッタ１１３ａとコレクタ１１３ｂを形成した後、前記マスク層を除去する。
また、全体表面上部にＭＴＪセルを形成するために、固定強磁性層１１５、トンネル障壁層１１７及び自由強磁性層１１９の積層構造を形成する。
【００１０】
次に、ＭＴＪセルマスク（図示せず）を用いたフォトエッチング工程で固定強磁性層１１５、トンネル障壁層１１７及び自由強磁性層１１９の積層構造をパタニングして島形態のＭＴＪセル１２１を形成する。
【００１１】
次に、全体表面上部にワードライン用導電層を形成し、ワードラインマスク（図示せず）を用いたフォトエッチング工程で前記ワードライン用導電層をパタニングしてワードライン１２３を形成することで、ＭＴＪセル１２１及びワードライン１２３が積層された構造を形成する。ここで前記ワードライン１２３の上側にマスク絶縁膜を形成して絶縁特性を向上させることもある。
【００１２】
このとき、前記ＭＴＪセル１２１及びワードライン１２３の積層構造は、前記エミッタ１１３ａ、コレクタ１１３ｂの間の活性領域に各々一定距離離隔されて形成される。その後、全体表面上部を平坦化させる第１層間絶縁膜１２５を形成する。この時、第１層間絶縁膜１２５は前記ワードライン１２３の上側が露出されるように平坦化されたものである。
【００１３】
また、前記第１層間絶縁膜１２５を介して、前記エミッタ１１３ａとコレクタ１１３ｂに各々接続される連結線１２９と基準電圧線１２７を形成する。
その後、全体表面上部に第２層間絶縁膜１３１を形成して平坦化エッチングして上部表面を平坦化させる。
又、前記第２層間絶縁膜１３１を介して前記連結線１２９に接続されるビットラインコンタクトプラグ１３３を形成する。
【００１４】
この時、前記ビットラインコンタクトプラグ１３３はビットラインコンタクトマスク（図示せず）を用いたフォトエッチング工程で前記第２層間絶縁膜１３１をエッチングして前記連結線１２９を露出させ前記連結線１２９に接続されるビットラインコンタクトプラグ用導電層を蒸着し前記第２層間絶縁膜１３１が露出されるように平坦化エッチングして形成する。
【００１５】
その後、前記ビットラインコンタクトプラグ１３３に接続されるビットライン１３５を形成する。
このとき前記ビットライン１３５は前記ビットラインコンタクトプラグ１３３に接続されるビットライン用導電層を形成し、これをパタニングして形成する。
【００１６】
前記図１を参照してマグネチックＲＡＭの動作を説明する。
まず、データの記憶（write）動作は、トランジスターと無関係にワードライン１２３とビットライン１３５に電流を流すことで行われる。
前記ワードライン１２３に電流を流すと、ＭＴＪセル１２１内部の固定強磁性層１１５、自由強磁性層１１９の間に形成されるトンネル障壁層１１７の抵抗成分によってトランジスター側に電流が流れずワードライン１２３にだけ電流が流れることになる。
【００１７】
前記ビットライン１３５に流す電流もやはりバイポーラ接合トランジスターのコレクタからベース又はエミッタに流れないのでビットライン自体へだけ流れる。
上下方向から見て垂直又は任意の角度を有して交差する前記ワードライン１２３とビットライン１３５における電流量及び電流の方向調節により、ＭＴＪセルの自由強磁性層１１９の磁化方向を所望の方向に設定できるようにしてデータ記憶動作を可能にする。
【００１８】
記憶動作の実施後、前記ＭＴＪの自由強磁性層１１９の磁化方向は、固定強磁性層１１５の磁化方向に対して、同一方向、反対方向又は任意の角度を成す方向に設定される。
前記自由強磁性層１１９と固定強磁性層１１５が成す角度によってＭＴＪ抵抗値が異なり、これを用いてデータ記憶を行う。
【００１９】
データの読みとり動作はビットライン１３５とワードライン１２３に電圧を印加する。このとき電流は流さない。
前記ワードライン１２３に印加された電圧によって電流がＭＴＪセル１２１を介して流れると、ＭＴＪセル１２１の抵抗による電圧降下が発生してトランジスターの入力端子、即ち、ベースの半導体基板１１１にかかる電圧がＭＴＪセル１２１の抵抗値によって変化される。
【００２０】
したがって、入力端子にかかる電圧と電流が異なると出力端子のコレクタ１１３ｂに現す信号が異なることになり、これをトランジスターの出力端子に連結されたビットライン１３５でセンシングして記憶された情報を読みとることができる。
【００２１】
【発明が解決しようとする課題】
前記のように従来技術によるバイポーラ接合トランジスターを用いたマグネチックＲＡＭの動作方法は、ワードラインとビットラインに流れる電流によって発生された磁気場によってＭＴＪ自由強磁性層の磁化方向が反転される方式で行われるので、要求される磁気場の勢いを得るためにＭＴＪセル１２１から距離上遠く離れたビットライン１３５に大きな電流を流すことから、多くの電流量が要求されるという問題があった。
【００２２】
本発明は、上記従来技術の問題点を解決するためのもので、より小さい電流量で効率的な記憶動作を行えるバイポーラ接合トランジスターを用いたマグネチックＲＡＭの動作方法を提供することが目的である。
【００２３】
【課題を解決するための手段】
本発明は、上記従来技術の問題点を解決するため、隣接した位置で励起されるＭＪＴのエミッタからコレクタに流れる電流を用いて磁気場を発生させることで、より小さい電流量で効率的な記憶動作を行えるバイポーラ接合トランジスターを用いたマグネチックＲＡＭの動作方法を提供する。
上記目的を達成するための本発明の請求項１によるバイポーラ接合トランジスターを用いたマグネチックＲＡＭの動作方法は、
バイポーラ接合トランジスターのベースの半導体基板と、
前記半導体基板の一側及び他側に互いに離隔されて備えられるバイポーラ接合トランジスターのエミッタ及びコレクタと、
前記エミッタとコレクタ間の半導体基板上に形成されているＭＴＪセルと、
前記ＭＴＪセル上部に備えられるワードラインと、
前記コレクタに接続されるビットラインと、
前記エミッタに接続される基準電圧線を含むバイポーラ接合トランジスターを用いたマグネチックＲＡＭの動作方法において、
前記エミッタからコレクタへ電流を流し、前記電流によって形成された磁気場で前記ＭＴＪセルの自由強磁性層の磁化方向及び磁化角度を変化させてデータを記憶させることを特徴とする。
【００２４】
本発明の原理はエミッタからコレクタに流れる電流を用いて自由強磁性層の磁化方向を調節することから、少ない電流で素子の記憶及び読みとり動作を行うことができるものである。
【００２５】
【発明の実施の形態】
以下、添付の図面を参照して本発明を更に詳細に説明する。
【００２６】
図２は本発明によるバイポーラ接合トランジスターを用いたマグネチックＲＡＭの動作方法を示す断面図である。
まず、図２は従来技術の図１の形成工程で同じ構造を有するＭＲＡＭを形成したものを示し、この図２により本発明によるマグネチックＲＡＭの動作方法を説明する。
前記図２を参照してマグネチックＲＡＭの動作を説明する。
まず、データライト動作は、前記バイポーラ接合トランジスターのエミッタ２１３ａに電流を流し、それによりエミッタ２１３ａから、半導体基板２１１のベースを介してコレクタ２１３ｂに多くの電流を流すことで行える。
前記コレクタ２１３ｂに電流を流して磁気場を起こし、これを調節してＭＴＪセル２２１内部の自由強磁性層２１９の磁化方向を所望の方向に設定できるようにすることでデータを記憶させる。
【００２７】
ライト動作を行った後、前記ＭＴＪセル２２１の自由強磁性層２１９の磁化方向は、固定強磁性層２１５の磁化方向に対して同一方向、反対方向又は任意の角度を成す方向に設定される。
前記自由強磁性層２１９と固定強磁性層２１５とが成す角度によってＭＴＪ抵抗値が異なり、これを用いてデータ記憶動作を行う。
【００２８】
なお、データの読みとり動作は、ビットライン２３５とワードライン２２３に電圧を印加する。
前記ワードライン２２３に印加された電圧によって電流がＭＴＪセル２２１を介して流れると、ＭＴＪセル２２１の抵抗により電圧降下が発生してトランジスターの入力端子、即ち、ベースの半導体基板２１１にかかる電圧がＭＴＪセル２２１の抵抗値によって変化される。
入力端子にかかる電圧と電流が異なると出力端子のコレクタ２１３ｂに表す信号が異なることになり、これをトランジスターの出力端子に連結されたビットライン２３５でセンシングして記憶された情報をリーディングする。
【００２９】
なお、図２で、各符号について、２３３はコンタクトプラグ、２２９は連結線、２２５は第１層間絶縁膜、２１７はトンネル障壁層、２３１は第２層間絶縁膜、２２７は基準電圧線である。
【００３０】
以上本発明の好適な一実施形態に対して説明したが、前記実施形態のものに
限定されるわけではなく、本発明の技術思想に基づいて種々の変形又は変更が可能である。
【００３１】
【発明の効果】
以上説明したように、本発明によるバイポーラ接合トランジスターを用いたマグネチックＲＡＭの動作方法は、ＭＴＪセルをバイポーラ接合トランジスターの入力端子に形成し、バイポーラ接合トランジスターのエミッタからベースを介してコレクタに電流を流し、該電流によってＭＴＪセルの自由強磁性層の磁化方向及び磁化方向を調節することでライト動作を行うことから、小さい電流でも前記自由強磁性層の磁化方向を調節できて素子の特性及び信頼性を向上できる効果を奏する。
【図面の簡単な説明】
【図１】従来技術の実施態様によるバイポーラ接合トランジスターを用いたマグネチックＲＡＭの動作方法を説明するための断面図である。
【図２】本発明の実施態様によるバイポーラ接合トランジスターを用いたマグネチックＲＡＭの動作方法を説明するための断面図である。
【符号の説明】
１１１、２１１ 半導体基板
１２３、２２３ ワードライン
１２７、２２７ 基準電圧線
１２９、２２９ 連結線、下部リード線
１２５、２２５ 第１層間絶縁膜
１３１、２３１ 第２層間絶縁膜
１１７、２１７ トンネル障壁層
１１９、２１９ 自由強磁性層
１３５、２３５ ビットライン、上部リード層
１２１、２２１ ＭＴＪセル
１３３、２３３ コンタクトプラグ
１１３ａ、２１３ａ エミッタ
１１３ｂ、２１３ｂ コレクタ
Claims (1)
- バイポーラ接合トランジスターのベースの半導体基板と、
前記半導体基板の一側及び他側に互いに離隔されて備えられるバイポーラ接合トランジスターのエミッタ及びコレクタと、
前記エミッタとコレクタ間の半導体基板上に形成されているＭＴＪセルと、
前記ＭＴＪセル上部に備えられるワードラインと、
前記コレクタに接続されるビットラインと、
前記エミッタに接続される基準電圧線を含むバイポーラ接合トランジスターを用いたマグネチックＲＡＭの動作方法において、
前記エミッタからコレクタへ電流を流し、前記電流によって形成された磁気場で前記ＭＴＪセルの自由強磁性層の磁化方向及び磁化角度を変化させてデータを記憶させることを特徴とするバイポーラ接合トランジスターを用いたマグネチックＲＡＭの動作方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0084900A KR100422945B1 (ko) | 2001-12-26 | 2001-12-26 | 바이폴라 접합 트랜지스터를 이용한 마그네틱 램의 기억방법 |
| KR2001-84900 | 2001-12-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003197879A JP2003197879A (ja) | 2003-07-11 |
| JP4303932B2 true JP4303932B2 (ja) | 2009-07-29 |
Family
ID=36648927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002271355A Expired - Fee Related JP4303932B2 (ja) | 2001-12-26 | 2002-09-18 | バイポーラ接合トランジスターを用いたマグネチックｒａｍの動作方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6768670B2 (ja) |
| JP (1) | JP4303932B2 (ja) |
| KR (1) | KR100422945B1 (ja) |
| TW (1) | TWI236016B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100492797B1 (ko) * | 2002-10-23 | 2005-06-07 | 주식회사 하이닉스반도체 | 자기저항 램 및 그 제조 방법 |
| KR100492798B1 (ko) * | 2002-10-31 | 2005-06-07 | 주식회사 하이닉스반도체 | 자기저항 램 |
| KR100493161B1 (ko) * | 2002-11-07 | 2005-06-02 | 삼성전자주식회사 | Ｍｒａｍ과 그 제조 및 구동방법 |
| JP2005109236A (ja) * | 2003-09-30 | 2005-04-21 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| US6940747B1 (en) * | 2004-05-26 | 2005-09-06 | Hewlett-Packard Development Company, L.P. | Magnetic memory device |
| US7042036B2 (en) * | 2004-08-05 | 2006-05-09 | The University Of Chicago | Magnetic memory using single domain switching by direct current |
| US7557562B2 (en) * | 2004-09-17 | 2009-07-07 | Nve Corporation | Inverted magnetic isolator |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5798963A (en) * | 1995-03-31 | 1998-08-25 | Hyundai Electronics Industries Co., Ltd. | Integrated circuit static write--read and erase semiconductor memory |
| US5565695A (en) * | 1995-04-21 | 1996-10-15 | Johnson; Mark B. | Magnetic spin transistor hybrid circuit element |
| KR100802262B1 (ko) * | 2001-06-30 | 2008-02-11 | 주식회사 하이닉스반도체 | 자기저항램과 그의 셀 및 셀 어레이 |
| KR100513369B1 (ko) * | 2001-12-07 | 2005-09-07 | 주식회사 하이닉스반도체 | 자기저항 램 |
| KR100516691B1 (ko) * | 2001-12-07 | 2005-09-22 | 주식회사 하이닉스반도체 | 자기저항 램 |
-
2001
- 2001-12-26 KR KR10-2001-0084900A patent/KR100422945B1/ko not_active IP Right Cessation
-
2002
- 2002-09-18 JP JP2002271355A patent/JP4303932B2/ja not_active Expired - Fee Related
- 2002-12-11 US US10/316,662 patent/US6768670B2/en not_active Expired - Lifetime
- 2002-12-20 TW TW091136877A patent/TWI236016B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030054686A (ko) | 2003-07-02 |
| US20030117836A1 (en) | 2003-06-26 |
| TWI236016B (en) | 2005-07-11 |
| US6768670B2 (en) | 2004-07-27 |
| JP2003197879A (ja) | 2003-07-11 |
| TW200411659A (en) | 2004-07-01 |
| KR100422945B1 (ko) | 2004-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4074129B2 (ja) | マグネチックラム及びその形成方法 | |
| US6914806B2 (en) | Magnetic memory device | |
| US6909129B2 (en) | Magnetic random access memory | |
| JP4074127B2 (ja) | マグネチックラム及びその形成方法 | |
| JP4298196B2 (ja) | マグネチックラム | |
| US20020140016A1 (en) | Magnetic random access memory having a transistor of vertical structure and the method thereof | |
| US6750540B2 (en) | Magnetic random access memory using schottky diode | |
| KR101154468B1 (ko) | 고체 메모리 장치와 고체 메모리 셀의 배열 방법 | |
| KR100520175B1 (ko) | 반도체소자의 제조방법 | |
| JP2004266254A (ja) | 磁気抵抗性ラム及びその製造方法 | |
| JP2003133533A (ja) | マグネチックｒａｍ | |
| KR100434958B1 (ko) | 마그네틱 램 | |
| JP4303932B2 (ja) | バイポーラ接合トランジスターを用いたマグネチックｒａｍの動作方法 | |
| KR20050001022A (ko) | 자기저항 램 | |
| JP2002246569A (ja) | メモリ素子及びその製造方法 | |
| KR100399439B1 (ko) | 마그네틱 램(Ｍａｇｎｅｔｉｃ ＲＡＭ) 셀 및 그의 제조방법 | |
| US6849466B2 (en) | Method for manufacturing MTJ cell of magnetic random access memory | |
| CN115207023A (zh) | 磁性存储阵列结构及存储器 | |
| CN117677202A (zh) | 磁性存储结构、磁性存储阵列结构及其控制方法及存储器 | |
| TW202105713A (zh) | 磁性記憶體結構 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090421 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090427 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |