KR20030054686A

KR20030054686A - 바이폴라 접합 트랜지스터를 이용한 마그네틱 램의 기억방법

Info

Publication number: KR20030054686A
Application number: KR1020010084900A
Authority: KR
Inventors: 김창석; 강희복; 경희; 장인우
Original assignee: 주식회사 하이닉스반도체
Priority date: 2001-12-26
Filing date: 2001-12-26
Publication date: 2003-07-02
Also published as: US6768670B2; JP2003197879A; KR100422945B1; US20030117836A1; JP4303932B2; TW200411659A; TWI236016B

Abstract

본 발명은 바이폴라 접합 트랜지스터를 이용하는 마그네틱 램의 기억방법에 관한 것으로, 바이폴라 접합 트랜지스터의 베이스 역할을 하는 반도체기판과, 상기 반도체기판의 활성영역에 구비되는 바이폴라 접합 트랜지스터의 에미터 및 콜렉터와, 상기 에미터와 콜렉터 사이로 일정거리 이격된 활성영역에 구비되는 MTJ 셀과, 상기 MTJ 셀 상부에 구비되는 워드라인과, 상기 콜렉터에 접속되는 비트라인과, 상기 에미터에 접속되는 기준전압선을 포함하는 바이폴라 접합 트랜지스터를 이용한 마그네틱 램의 기억 방법에 있어서, 상기 에미터에서 콜렉터로 전류를 흘리고, 상기 전류로 인하여 형성된 자기장으로 상기 MTJ 셀의 자유강자성층의 자화방향이 변화되도록 하여 데이터를 기억함으로써 종래기술에서 MTJ 셀과 비트라인의 거리보다 짧은 거리에서 자화방향을 변화시킬 수 있으므로 사용되는 전류를 감소시킬 수 있어 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 기술이다.

Description

바이폴라 접합 트랜지스터를 이용한 마그네틱 램의 기억 방법{A method for writing of a magnetic random access memory using bipolar junction transistor}

본 발명은 바이폴라 접합 트랜지스터를 이용한 마그네틱 램의 기억 ( writing ) 방법에 관한 것으로, 특히 SRAM 보다 빠른 속도, DRAM 과 같은 집적도 그리고 플레쉬 메모리 ( flash memory ) 와 같은 비휘발성 메모리의 특성을 갖는 마그네틱 램 ( magnetic RAM, 이하에서 MRAM 이라 함 ) 의 라이팅 방법에 관한 것이다.

대부분의 반도체 메모리 제조 업체들은 차세대 기억소자의 하나로 강자성체 물질을 이용하는 MRAM 을 개발하고 있다.

상기 MRAM 은 강자성 박막을 다층으로 형성하여 각 박막의 자화방향에 따른 전류 변화를 감지함으로써 정보를 읽고 쓸 수 있는 기억소자로서, 자성 박막 고유의 특성에 의해 고속, 저전력 및 고집적화를 가능하게 할뿐만 아니라, 플레쉬 메모리와 같이 비 휘발성 메모리 동작이 가능한 소자이다.

상기 MRAM 은 스핀이 전자의 전달 현상에 지대한 영향을 미치기 때문에 생기는 거대자기저항 ( giant magnetoresistive, GMR ) 현상이나 스핀 편극 자기투과 현상을 이용해 메모리 소자를 구현하는 방법이 있다.

상기 거대자기 저항(GMR) 현상을 이용한 MRAM 은, 비자성층을 사이에 둔 두 자성층에서 스핀방향이 같은 경우보다 다른 경우의 저항이 크게 다른 현상을 이용해 GMR 자기 메모리 소자를 구현하는 것이다.

상기 스핀 편극 자기 투과 현상을 이용한 MRAM 은, 절연층을 사이에 둔 두 자성층에서 스핀 방향이 같은 경우가 다른 경우보다 전류 투과가 훨씬 잘 일어난다는 현상을 이용하여 자기 투과접합 메모리 소자를 구현하는 것이다.

그러나, 상기 MRAM 에 대한 연구는 현재 초기 단계에 있으며, 주로 다층 자성 박막의 형성에 집중되어 있고, 단위 셀 구조 및 주변 감지 회로 등에 대한 연구는 아직 미비한 실정이다.

도 1 은 종래기술에 따른 바이폴라 접합 트랜지스터를 이용한 마그네틱 램을 도시한 단면도이다.

도 1 을 참조하면, 상기 마그네틱 램은 바이폴라 접합 트랜지스터의 베이스 ( base ) 로 사용되는 반도체기판(111)과, 상기 반도체기판(111)의 활성영역에 불순물 임플란트 공정으로 구비되는 에미터(113a) 및 콜렉터(113b)와, 상기 에미터(113a)와 콜렉터(113b) 사이의 활성영역에 상기 에미터(113a)와 콜렉터(113b)와 일정거리 이격되어 구비되는 MTJ 셀(121) 및 워드라인(123)의 적층구조와, 상기 콜렉터(113b)에 접속되는 비트라인(135)과 상기 에미터(113a)에 접속되는 기준전압선(127)으로 구성된다. 여기서, 상기 MTJ 셀(121)이나 워드라인(123)의 하부에 게이트산화막(도시안됨)이 형성되지 않는다.

이때, 상기 에미터/콜렉터(113a,213b)는 마스크를 이용한 임플란트 공정으로 형성된 것이다.

그리고, 상기 MTJ 셀(121)은 자유 강자성층(115), 터널장벽층(117) 및 고정 강자성층(119)의 적층구조로 구비된다. 여기서, 상기 자유강자성층(115)을 상기 고정강자성층(119)에 대하여 같은 방향, 반대 방향 또는 임의의 각도로 자화방향을 설정함으로써 메모리 소자의 한 셀 내에서 "0" 이나 "1" 와 함께 3개 이상의 다중데이터 기록 상태를 가질 수 있도록 할 수 있다.

그리고, 상기 비트라인(135)은 연결선(129)과 콘택플러그(133)로 상기 콜렉터(113b)에 접속된다.

상기 도 1 을 참조하여 상기 마그네틱 램의 형성방법을 설명하면 다음과 같다.

먼저, 반도체기판(111)의 활성영역 중에서 에미터와 콜렉터로 예정된 영역을 노출시키는 마스크층(도시안됨)을 형성하고 상기 반도체기판(111)에 불순물을 임플란트하여 에미터(113a)와 콜렉터(113b)를 형성한 다음, 상기 마스크층을 제거한다.

그리고, 전체표면상부에 MTJ 셀을 형성할 수 있는 고정 강자성층(115), 터널장벽층(117) 및 자유 강자성층(119)의 적층구조를 형성한다.

그리고, MTJ 셀 마스크(도시안됨)를 이용한 사진식각공정으로 고정강자성층(115), 터널장벽층(117) 및 자유강자성층(119)의 적층구조를 패터닝하여 섬형태 ( island type ) 의 MTJ 셀(121)을 형성한다.

전체표면상부에 워드라인용 도전층을 형성하고 워드라인 마스크(도시안됨)를 이용한 사진식각(photolithography)공정으로 상기 워드라인용 도전층을 패터닝하여 워드라인(123)을 형성함으로써 MTJ 셀(121) 및 워드라인(123)이 적층된 구조를 형성한다. 여기서, 상기 워드라인(123)은 상측에 마스크절연막이 형성되어 절연특성이 향상된 것이다.

이때, 상기 MTJ 셀(121) 및 워드라인(123)의 적층구조는, 상기 에미터(113b)와 콜렉터(113a) 사이의 활성영역에 각각 일정거리 이격되어 형성된다.

그 다음, 전체표면상부를 평탄화시키는 제1층간절연막(125)을 형성한다. 이때, 상기 제1층간절연막(125)은 상기 워드라인(123)이 상측이 노출되도록 평탄화된 것이다.

그리고, 상기 제1층간절연막(125)을 통하여 상기 에미터(113a)와 콜렉터(113b)에 각각 접속되는 연결선(129)과 기준전압선(127)을 형성한다.

그 다음, 전체표면상부에 제2층간절연막(131)을 형성하여 평탄화식각하여 상부 표면을 평탄화시킨다.

그리고, 상기 제2층간절연막(131)을 통하여 상기 연결선(129)에 접속되는 비트라인 콘택플러그(133)을 형성한다.

이때, 상기 비트라인 콘택플러그(133)는 비트라인 콘택마스크(도시안됨)를 이용한 사진식각공정으로 상기 제2층간절연막(131)을 식각하여 상기 연결선(129)을 노출시키고 상기 연결선(129)에 접속되는 비트라인 콘택플러그용 도전층을 증착하고 상기 제2층간절연막(131)이 노출되도록 평탄화식각하여 형성한다.

그 다음, 상기 비트라인 콘택플러그(133)에 접속되는 비트라인(135)을 형성한다.

이때, 상기 비트라인(135)은 상기 비트라인 콘택플러그(133)에 접속되는 비트라인용 도전층을 형성하고 이를 패터닝하여 형성한다.

( 여기서, 평면 구조를 볼 때 MTJ 셀은 사각구조를 가지며 워드라인은 라인 형태의 구조를 가져 워드라인이 상측에 형성(본 발명)되는 경우 한꺼번에 패터닝하기 어려운 것으로 사료됩니다. ),

상기 도 1 을 참조하여 마그네틱 램의 동작을 설명하면 다음과 같다.

먼저, 데이터의 기억(write) 동작은, 트랜지스터와 관계없이 워드라인(123)과 비트라인(135)에 전류를 흘림으로써 실행된다.

상기 워드라인(123)에 전류를 흘리게 되면, MTJ 셀(121) 내부의 고정강자성층(115)과 자유강자성층(119) 사이에 형성되는 터널장벽층(117)의 저항 성분에 의해 트랜지스터 쪽으로 전류가 흐르지 못하고 워드라인(123)으로만 전류가 흐르게 된다.

상기 비트라인(135)으로 흘리는 전류 역시 바이폴라 접합 트랜지스터의 콜렉터에서 베이스 또는 에미터로 흐르지 못하므로 비트라인 자체로만 흐른다.

수직 또는 임의의 각도를 가지고 교차하게 되는 상기 워드라인(123)과 비트라인(135)에서의 전류량 및 전류의 방향 조절은, MTJ 셀의 자유강자성층(119)의 자화 방향을 원하는 방향으로 설정할 수 있도록 하여 데이터 기억을 위한 동작을 가능하게 된다.

기억 동작의 실시한 후 상기 MTJ 의 자유강자성층(119)의 자화방향은, 고정강자성층(115)의 자화 방향에 대해 같은 방향, 반대 방향 또는 임의의 각도를 이루는 방향으로 설정된다.

상기 자유강자성층(119)과 고정강자성층(115)이 이루는 각도에 따라 MTJ 저항값이 달라지는 현상이 나타나는데, 이를 이용하여 데이터 기억을 수행한다.

데이터의 읽기 동작은, 비트라인과 워드라인에 전압을 인가한다. 이때, 전류는 흘리지 않는다.

상기 워드라인에 인가된 전압에 의해 전류가 MTJ 셀(121)을 통하여 흐르면, MTJ 셀의 저항에 의한 전압 강하를 형성하여 트랜지스터의 입력 단자, 즉 베이스인 반도체기판(111)에 걸리는 전압을 MTJ 셀의 저항값에 따라 변화시킬 수 있게 된다.

입력단자에 걸리는 전압과 전류가 달라지게 되면 출력단자인 콜렉터(113b), 또는 출력단자를 에미터(113b)로 쓴다면 에미터에 나타나는 신호가 달라지게 되고, 이를 트랜지스터의 출력단자에 연결된 비트라인에서 센싱하여 기억된 정보를 읽어낼 수 있다.

상기한 바와같이 종래기술에 따른 바이폴라 접합 트랜지스터를 이용한 마그네틱 램의 기억 방법은, 워드라인과 비트라인에 흐르는 전류에 의해 발생된 자기장에 의해 MTJ 자유강자성층의 자화방향이 반전되는 방식으로 실시되므로, 요구되는 자기장의 세기를 얻기 위하여 MTJ에서 거리상 멀리 떨어진 비트라인에 전류를 흘려야 필요한 자기장 세기를 얻을 수 있어, 많은 전류량을 필요로 하는 문제점이 있다.

본 발명은 상기한 바와 같은 종래기술의 문제점을 해소하기 위하여, 인접한 위치에서 여기되는 BJT의 에미터에서 콜렉터로 흐르는 전류를 이용하여 자기장을 발생시키므로 보다 작은 전류량으로 효율적인 기억 동작을 실시할 수 있는 바이폴라 접합 트랜지스터를 이용한 마그네틱 램의 기억 방법을 제공하는데 그 목적이 있다.

도 1 은 종래기술의 실시예에 따른 바이폴라 접합 트랜지스터를 이용한 마그네틱 램의 기억 방법을 도시한 단면도.

도 2 은 본 발명의 실시예에 따른 바이폴라 접합 트랜지스터를 이용한 마그네틱 램의 기억 방법을 도시한 단면도.

〈도면의 주요주분에 대한 부호의 설명〉

111,211 : 반도체기판

123,223 : 게이트전극, 워드라인

127,227 : 기준전압선129,229 : 연결선, 하부리드층

125,225 : 제1층간절연막131,231 : 제2층간절연막

117,217 : 터널 장벽층119,219 : 자유 강자성층

135,235 : 비트라인, 상부리드층 121,221 : MTJ 셀

133,233 : 콘택플러그113a,213a : 에미터(emmitter)

113b,213b : 콜렉터 (collector)

상기 목적 달성을 위해 본 발명에 따라 바이폴라 접합 트랜지스터를 이용한 마그네틱 램의 기억 방법은,

바이폴라 접합 트랜지스터의 베이스 역할을 하는 반도체기판과,

상기 반도체기판의 활성영역에 구비되는 바이폴라 접합 트랜지스터의 에미터 및 콜렉터와,

상기 에미터와 콜렉터 사이로 일정거리 이격된 활성영역에 구비되는 MTJ 셀과,

상기 MTJ 셀 상부에 구비되는 워드라인과,

상기 콜렉터에 접속되는 비트라인과,

상기 에미터에 접속되는 기준전압선을 포함하는 바이폴라 접합 트랜지스터를 이용한 마그네틱 램의 기억 방법에 있어서,

상기 에미터에서 콜렉터로 전류를 흘리고, 상기 전류로 인하여 형성된 자기장으로 상기 MTJ 셀의 자유강자성층의 자화방향을 변화시켜 데이터를 기억시키는 것을 특징으로 한다.

본 발명의 원리는 에미터에서 콜렉터로 흐르는 전류를 이용하여 자유강자성층의 자화방향을 조절함으로써 적은 전류로 소자의 기억 및 읽기 동작을 실시할 수 있도록 하는 것이다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.

도 2 는 본 발명에 따른 바이폴라 접합 트랜지스터를 이용한 마그네틱 램의 기억 방법을 도시한 단면도이다.

먼저, 상기 도 2 는 종래기술 도 1 의 형성 공정으로 같은 구조를 갖는 MRAM 를 형성한 것에 본 발명에 따른 마그네틱 램의 기억방법을 도시한 것이다.

상기 도 2 을 참조하여 마그네틱 램의 동작을 설명하면 다음과 같다.

먼저, 데이터의 기억(write) 동작은, 상기 바이폴라 접합 트랜지스터의 에미터(213a)에서 반도체기판(211)인 베이스를 통하여 콜렉터(213b)로 많은 전류를 흘림으로써 실행된다.

상기 콜렉터(213b)로 전류를 흘려 자기장을 일으키고 이를 조절하여 MTJ 셀(221) 내부의 자유강자성층(219)의 자화방향을 원하는 방향으로 설정할 수 있도록 함으로써 데이터 기억을 위한 동작을 가능하게 된다.

기억 동작의 실시한 후 상기 MTJ 의 자유강자성층(219)의 자화방향은, 고정강자성층(215)의 자화 방향에 대해 같은 방향, 반대 방향 또는 임의의 각도를 이루는 방향으로 설정된다.

상기 자유강자성층(219)과 고정강자성층(215)이 이루는 각도에 따라 MTJ 저항값이 달라지는 현상이 나타나는데, 이를 이용하여 데이터 기억을 수행한다.

한편, 데이터의 읽기 동작은, 비트라인과 워드라인에 전압을 인가한다. 이때, 전류는 흘리지 않는다.

상기 워드라인에 인가된 전압에 의해 전류가 MTJ 셀(221)을 통하여 흐르면, MTJ 셀의 저항에 의한 전압 강하를 형성하여 트랜지스터의 입력 단자, 즉 베이스인 반도체기판(211)에 걸리는 전압을 MTJ 셀의 저항값에 따라 변화시킬 수 있게 된다.

입력단자에 걸리는 전압과 전류가 달라지게 되면 출력단자인 콜렉터(213b),또는 출력단자를 에미터(213b)로 쓴다면 에미터에 나타나는 신호가 달라지게 되고, 이를 트랜지스터의 출력단자에 연결된 비트라인에서 센싱하여 기억된 정보를 읽어낼 수 있다.

이상에서 설명한 바와 같이 본 발명에 따른 바이폴라 접합 트랜지스터를 이용한 마그네틱 램의 기억 방법은, MTJ 셀을 바이폴라 접합 트랜지스터의 입력단자로 형성하고, 바이폴라 접합 트랜지스터의 에미터에서 베이스를 통해 콜렉터로 전류를 흘려, 이 전류에 의해 MTJ 셀의 자유강자성층의 자화방향 및 자화방향을 조절함으로써 기억 동작을 실시하되, 작은 전류로도 상기 자유강자성층의 자화방향을 조절 할 수 있어 소자의 특성 및 신뢰성을 향상시키는 효과를 제공한다.

Claims

바이폴라 접합 트랜지스터의 베이스인 반도체기판과,

상기 반도체기판의 활성영역에 구비되는 바이폴라 접합 트랜지스터의 에미터 및 콜렉터와,

상기 에미터와 콜렉터 사이로 일정거리 이격된 활성영역에 구비되는 MTJ 셀과,

상기 MTJ 셀 상부에 구비되는 워드라인과,

상기 콜렉터에 접속되는 비트라인과,

상기 에미터에 접속되는 기준전압선을 포함하는 바이폴라 접합 트랜지스터를 이용한 마그네틱 램의 기억 방법에 있어서,

상기 에미터에서 콜렉터로 전류를 흘리고, 상기 전류로 인하여 형성된 자기장으로 상기 MTJ 셀의 자유강자성층의 자화방향 및 자화각도를 변화시켜 데이터를 기억시키는 것을 특징으로 하는 바이폴라 접합 트랜지스터를 이용한 마그네틱 램의 기억 방법.