CN103354952B - 具有改善的尺寸的磁随机存取存储器集成 - Google Patents

具有改善的尺寸的磁随机存取存储器集成 Download PDF

Info

Publication number
CN103354952B
CN103354952B CN201180066320.1A CN201180066320A CN103354952B CN 103354952 B CN103354952 B CN 103354952B CN 201180066320 A CN201180066320 A CN 201180066320A CN 103354952 B CN103354952 B CN 103354952B
Authority
CN
China
Prior art keywords
conductive material
dielectric layer
layer
junction
magnetic tunnel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180066320.1A
Other languages
English (en)
Other versions
CN103354952A (zh
Inventor
K·纳盖尔
K·史密斯
M·霍森
S·阿加瓦尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Everspin Technologies Inc
Original Assignee
Everspin Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Everspin Technologies Inc filed Critical Everspin Technologies Inc
Publication of CN103354952A publication Critical patent/CN103354952A/zh
Application granted granted Critical
Publication of CN103354952B publication Critical patent/CN103354952B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

用于在数字线与磁性设备的一侧之间进行连接的导电通孔位于每个磁性设备下方并与该磁性设备对准。其他接触部可以使用相同的工艺步骤而满足相同的设计规则。在导电通孔上形成的电极被抛光，以避免起源于导电通孔的阶梯物或者接缝经由各种沉积层而向上传播。该集成方法使得能够将MRAM设备的尺寸改善到至少45纳米节点，单元封装因子接近6F2，并且位线和下层存储器元件之间材料的厚度均匀。

Description

具有改善的尺寸的磁随机存取存储器集成
本申请要求2010年12月17日提交的美国临时申请No.61/424,359的权益。
技术领域
本文描述的示例性实施例一般涉及磁电子信息设备，更特别地涉及磁随机存取存储器。
背景技术
磁电子设备和自旋电子设备（spin electronic device,spintronicdevice）是利用主要由电子自旋引起的效应的设备的同义术语。磁电子设备被用于大量的信息设备，以提供非易失性的、可靠的、耐辐射的以及高密度的数据存储和检索。大量的磁电子信息设备包含但不限于磁阻随机存取存储器（MRAM）、磁传感器、和用于盘驱动器的读/写头。
典型地，MRAM包含磁阻存储器元件的阵列。每个磁阻存储器元件典型具有包含被各种非磁性层分开的多个磁性层的结构诸如磁隧道结（MTJ），并且展现出依赖于设备的磁状态的电阻。信息作为磁性层中的磁化矢量方向被存储。一个磁性层中的磁化矢量被磁性固定或者钉扎（pinned），而另一个磁性层的磁化方向可以在分别称作“平行”和“反平行”状态的相同和相反方向之间自由切换。对应于平行和反平行磁状态，磁存储器元件分别具有低和高电阻状态。从而，电阻的检测允许磁阻存储器元件诸如MTJ设备提供存储在磁存储器元件中的信息。有两种完全不同的方法用于对自由层进行编程：场切换和自旋转矩切换。在场切换的MRAM中，与MTJ位相邻的载流线被用于产生作用于自由层的磁场。在自旋转矩MRAM中，用经由MTJ自身的电流脉冲来完成切换。由自旋偏振的隧穿电流携带的自旋角动量使自由层反转，而最终状态（平行或者反平行）由电流脉冲的极性来确定。存储器元件由从载流导体创建的磁场编程。典型地，两个载流导体，即“数字线”（digit line）和“位线”（bit line）被布置为交叉点矩阵以提供用于对存储器元件编程的磁场。因为数字线通常形成在存储器元件之下以便存储器元件可以磁耦接至数字线，所以使用标准CMOS处理，将存储器元件耦接至晶体管的互连堆叠典型地被形成为从存储器元件偏移。
互连堆叠是利用多个通孔和金属化层形成的。将互连堆叠电耦接至存储器元件的通孔经常被称为MVia。用于在MRAM设备中形成MVia的现今的方法经常产生不期望的结果和挑战。例如，MVia位置与互连堆叠相邻，并且通过数字线焊盘（landing pad）与其连接，数字线焊盘典型地与形成数字线的同时被形成。
对于改善MRAM阵列中MTJ元件的尺寸或者密度的努力一直在进行。然而，这样的努力已包含了使用多个加掩模和蚀刻步骤的方法，所述多个加掩模和蚀刻步骤消耗MRAM设备中的有价值的有效面积（real estate）。因为MRAM设备可以包含数百万个MTJ元件，所以在形成每个MTJ元件时这样使用有效面积会导致MRAM设备的密度显著减小。
从而，希望提供用于制造磁随机存取存储器的工艺，该工艺提供改善的尺寸以及数字线与上层的存储器元件之间的材料的均匀厚度。此外，根据以下的结合附图以及上述技术领域和背景技术的具体实施方式和添附的权利要求，示例性实施例的其他希望的特征和特性会变得清晰。
发明内容
描述用于制造具有导电通孔的磁阻存储器元件的方法和结构，所述导电通孔用于在数字线与磁阻存储器元件的一侧之间进行连接，所述导电通孔位于每个磁阻存储器元件的下方并且与其对准。磁阻存储器元件的阵列上的其他接触部可以使用相同的工艺步骤来满足相同的设计规则。
依据第一示例性实施例，其是一种制造磁性元件的方法，该方法包括：在第一电介质材料中形成第一通孔；在第一通孔中形成第一导电材料，其中，第一导电材料与第一电介质层创建阶梯物，阶梯物具有幅度；减小阶梯物的幅度；以及在第一通孔之上形成磁隧道结，该磁隧道结与第一通孔对准。
第二示例性实施例包含制造磁性元件的方法，该方法包括：蚀刻穿过第一电介质层的通孔；在第一通孔中形成第一导电材料；在第一导电材料和第一电介质层上形成第一电极，该第一电极具有与第一导电材料和第一电介质层相反的第一表面；对第一表面进行抛光；以及在第一表面上形成磁隧道结，该磁隧道结与第一导电材料对准并且与第一导电材料电接触。
第三示例性实施例包含制造磁性元件的方法，该方法包括：蚀刻穿过第一电介质层的第一通孔；在第一通孔中形成第一导电材料；蚀刻第一导电材料的一部分；在留在第一通孔中的第一导电材料之上形成第二导电材料；在第二导电材料之上形成第一电极；以及在第一电极之上形成磁隧道结。
附图说明
下面将结合附图描述本发明，其中，同样的附图标记表示同样的要素，并且
图1-4是依据第一示例性实施例制造的磁阻存储器元件的截面；
图5是依据用于制造图1-4的磁阻存储器元件的示例性工艺的流程图；
图6是依据第二示例性实施例的包含接触通孔的磁阻存储器元件的阵列的截面；
图7是依据用于制造图6的磁阻存储器阵列的示例性工艺的流程图；
图8是依据第三示例性实施例制造的磁阻存储器元件的截面；
图9-12是依据第四示例性实施例制造的磁阻存储器元件的截面；
图13是依据用于制造图9-12的磁阻存储器元件的示例性工艺的流程图；
图14-17是用于填充图1-4、6、8和9-12的磁阻存储器元件中的通孔的示例性工艺的截面；以及
图18是依据用于填充图14-17的通孔的示例性工艺的流程图。
具体实施方式
下面的详细描述本质上仅仅是说明性的，并不意图限制主题或者申请的实施例、以及这些实施例的用途。本文以示例性方式描述的任何实施方式不一定被解释为比其他实施方式优选或者有利。此外，不意图受之前的技术领域、背景技术、发明内容、或者下面的具体实施方式中呈现的任何明示或暗示的理论的限制。
一般而言，描述用于制造磁阻存储器元件例如磁隧道结（MTJ）设备的方法和结构。用于在数字线与磁性设备的一侧之间进行连接的导电通孔位于每个磁性设备下方，并且与每个磁性设备对准。其他接触部可以使用相同的工艺步骤，满足相同的设计规则。该集成方法使得能够将MRAM设备的尺寸改善到至少45纳米节点，以及使单元封装因子（cell packing factor）接近6F2。在不实施轴上通孔的情况下，单元封装因子必须大于20F2。
在进行此描述的过程中，根据示出各种示例性实施例的不同的图，使用同样的附图标记标识同样的要素。
为了图示的简洁和清楚，附图描绘各种实施例的一般结构和/或构造方式。公知特征和技术的描述和细节可能被省略，以避免不必要地模糊其他特征。图中的要素不一定是成比例画出的：一些特征的尺寸可以相对于其他要素被夸大，以帮助改善对示例实施例的理解。
列举术语诸如“第一”、“第二”、“第三”等可以用于在类似的要素之间进行区分，而并不一定用于描述特定的空间或者时间次序。被如此使用的这些术语在适当的境况下是可互换的。本文描述的发明的实施例例如能够以不同于本文图示或者以其他方式描述的顺序的顺序被使用。
如本文所使用的，术语“包括”、“包含”或者其任何其他变型旨在覆盖开放式的包含关系，从而包括一列要素的工艺、方法、物品或装置可以不仅包含这些要素，而是可以包含未明确列出的或者这种工艺、方法、物品或装置所固有的其他要素。在“示例”而非“理想”的意义上使用术语“示例性”。
为了简洁，本领域技术人员已知的常规技术、结构和原理可能不在本文中进行描述，所述常规技术、结构和原理例如包括标准磁随机存取存储器（MRAM）工艺技术、磁的基础原理以及存储器设备的基本操作原理。
在MRAM阵列架构的制造过程中，每个随后的层被顺序地沉积或者以其他方式形成，并且每个MTJ设备可以通过使用半导体工业中已知的任何技术，通过选择性沉积、光刻处理、蚀刻等而被限定。典型地，MTJ的层由薄膜沉积技术形成，所述薄膜沉积技术诸如是包含磁控溅射和离子束沉积的物理气相沉积、或者热蒸镀法。
磁阻是材料的取决于其磁状态而改变其电阻值的性质。典型地，对于具有被导电或者隧穿间隔体分开的两个铁磁性层的结构而言，当第二磁性层的磁化反平行于第一磁性层的磁化时电阻最高，而在它们平行时电阻最低。
图1-4示出用于制造包含磁位102（磁隧道结）的磁阻存储器设备100的工艺。在实践中，MRAM架构或者阵列会包含很多MRAM设备100，它们典型地被组织为列和行的矩阵。在形成每个磁阻存储器设备时，在电介质层106中蚀刻通孔104，并且，导电材料108被沉积在通孔104内。电介质材料106以及此后提到的任何其他电介质材料可以由任何适当的电介质材料例如二氧化硅形成。导电材料108可以使用公知的CMOS工艺诸如大马士革处理或者减性图案（subtractive pattern）处理（诸如蚀刻）来制造，并且优选包括钽（Ta）、钨（W）或者钌（Ru），但是可以包括任何适当的导电材料，诸如铝（Al）、铝合金、铜（Cu）和铜合金，而且可以包含阻挡材料，诸如例如钽（Ta）、氮化钽（TaN）、钛（Ti）、氮化钛（TiN）、或者钨钛（TiW）。导电材料108可以电耦接至在接下来的实施例中更详细地描述的半导体基板中形成的晶体管。
然而，导电材料108在通孔104中的沉积可能创建“阶梯物”（stepfunction）110，阶梯物110是电介质材料106的表面112与导电材料108的表面114的水平（具有幅度的尺寸）的差异。导电材料108的表面114可以在电介质材料106的表面112之上或者之下。此外，导电材料的沉积可能垂直地在导电材料108内创建“接缝”116或者开口。阶梯物和接缝这两者都创建不平坦的表面，在接下来在通孔104上方形成附加的层期间，所述不平坦的表面向上传播。
依据示例性实施例，电极122被沉积在电介质层106和包含导电材料108的通孔上，一般填充在阶梯物110和接缝116中（图2）。要注意的是，“缺陷”124传播至电极122的顶面126。为了消除这些缺陷的这种向上传播，对顶面124执行抛光或者平滑化，以产生平滑的表面128（图3）。
参考图4，磁位102被形成在通孔104中的导电材料108之上。磁位102包含形成在固定层134与自由层136之间的隧道势垒132。隧道势垒132可以是电介质，典型地是氧化物，诸如MgO或者AlOx。固定层134和自由层136的位置可以颠倒。另一个电极138被沉积在自由层136上。金属接触层140可选地被沉积在电极138上，用于与金属层（未示出）接触。虽然示出了三层磁位102，但对于本发明可以使用各种其他类型的磁位，包含例如自旋转矩、双隧道势垒、双自旋滤波器和场切换设备。
第一和第二电极122、138由能够导电的任何适当材料形成。例如，电极122、138可以由元素Al、Cu、Ta、TaNx、Ti中的至少一种元素或者其组合形成。本领域的技术人员已知的各种铁磁性层134、136，包括电极122、138中的铁磁性层，可以包含具有如上所述的所期望的铁磁性质的任何适当材料。
在实践中，MRAM设备100可以采用替代性的和/或附加的要素，并且，在图4中描绘的要素中的一个或更多个要素可以作为复合结构或者子要素的组合而被实现。图4所示的层的特定布置仅仅代表本发明的一个适当实施例。
通孔104被置于磁位102之下，用于将底部电极122直接或者间接耦接至晶体管源极或者漏极（未示出）。通孔104在磁位102之下，并且与磁位102对准，从而消除在通孔被置于磁位旁边的情况下的附加传导线；由此改善尺寸和单元封装（cell packing）（密度）。
为了清楚的目的，附图中没有示出一些常用的层，包含各种保护盖层、种子层和下层基板（可以是常规半导体基板或者任何其他适当结构）。对于示出的示例性实施例，底部电极122是铁磁偏振片，而顶部电极138可以是非铁磁材料或者铁磁偏振片。作为替换方案，可以仅顶部电极138是铁磁偏振片。一般而言，铁磁偏振片会包含在业内公知的，与隧道势垒132相邻的钉扎层、钉扎磁性层、耦接间隔体层和固定磁性层（图4中均未示出）。
参考图5，在通孔104之上形成磁位102的步骤包括：形成502电介质层106，以及蚀刻504穿过电介质层106的通孔104。导电材料108被形成506在通孔104中，电极122被形成508在导电材料108和电介质层106上，并且具有与导电材料108和电介质层106相反的表面126。执行对表面126的抛光510，并且在表面上形成512磁位102。因此，磁位102与通孔104内的导电材料108对准，并且与通孔104内的导电材料108电接触。
参考图6，磁阻设备100的阵列被形成在电介质层602和金属线604之间。尽管仅示出一个磁阻设备100，但磁阻设备100的数量可以高达千兆位范围。通孔104内的导电材料108被形成在包含传导电极607、608和栅极609的晶体管606上方。更具体而言，导电材料108与传导电极608接触。包含传导电极617、618和栅极619的另一个晶体管616形成在电介质层602中。为了提供从晶体管616（具体为如图所示的传导电极618）到金属线604的连接，在电介质层106中形成接触部622（在与通孔104（图1）相同的工艺步骤期间），并且导电材料624被沉积在其中。然后在接触部622上方形成导电通孔628，用以耦接至金属线604。该架构使得能够将磁位定位于第一金属层下方。利用该选择，可以设计位单元（bitcell）以避免使用下至每个位单元中的下层晶体管的附加连接，从而能将位单元缩减至6F2的单元因子（cell factor）。
用于形成磁阻存储器设备的该阵列的工艺包含如下步骤（图7）：蚀刻702穿过第一电介质层的多个通孔104、622，并且在通孔104、622中形成704导电材料108、624。对于每个磁阻存储器设备100，第一接触部被形成706在第一通孔中的第一导电材料108上，第二接触部622被形成706在第二导电材料上。第一电极被形成708在导电材料108上，并且具有与导电材料108相反的表面。该表面被抛光710，并且在该表面上形成712磁位，其中，磁位与通孔104中的导电材料108对准，并且与通孔104中的导电材料108电接触。在形成用于磁阻存储器设备100的导电材料108时，在电介质材料106中形成706附加的接触部624，但是该附加的接触部624相对于磁阻存储器设备100移位。然后在接触部622上方形成714导电通孔628，用以耦接至金属线604。典型地，金属层604被形成在第三导电材料628和磁位102这两者之上。
作为替换方案，参考图8，图4的磁阻存储器元件100可以被形成在金属线604（图6）上方，所述金属线604可以是任何金属层。
除了上述工艺步骤及其优点以外，还可以执行化学机械抛光（CMP）工艺，以允许更薄的上部电极。参考图9，电介质材料的抛光停止层902被沉积在磁位102和电介质层106之上。电介质层904被沉积在抛光停止层902之上。执行抛光、优选CMP，以移除磁位102上方的电介质层（图10）。蚀刻停止层906被沉积在抛光停止层902和电介质层904之上，而电介质层908被沉积在蚀刻停止层906之上（图11）。执行蚀刻来移除磁位上方的电介质层908，并且执行另一蚀刻来移除磁位102之上的蚀刻停止层904和抛光停止层902。然后在开口内形成金属912，该金属912被形成在磁位102上方，并且与磁位102接触（图12）。
图13是CMP工艺的步骤的流程图，其包含在第一电介质层106和磁位102之上形成1302CMP停止层902。第二电介质层904被沉积1304在CMP停止层902之上。执行抛光1306来移除第二电介质层904直至CMP停止层902。蚀刻停止层906被沉积1308在CMP停止层902上，并且第三电介质层908被形成1310在蚀刻停止层906之上。然后蚀刻1312穿过第三电介质层908、蚀刻停止层906和CMP停止层902的开口912，以露出磁位102。导电材料912被形成1314在开口912内的磁位102上。
可以通过借助可原位（in-situ）（在相同的腔室内或者在相同的平台上而不破坏真空）执行的沉积-蚀刻-沉积工艺来填充通孔104，对用于制造磁阻存储器设备100的工艺做出进一步附加的改善。图14-17是示出在图18的流程图中所示的工艺的截面图。第一金属1402被沉积1802在通孔104中。执行蚀刻1804以移除第一金属1402的第一部分，而留下通孔104内的第二部分1502。第二金属1602被形成1806在包含通孔104内部的第二部分1502之上（图16）。电极122（参见图2-4）被沉积1608在第二金属1602之上，导致通孔104的更平滑的“填充”。然后可以如上所讨论的那样执行电极的抛光。可选地，在抛光之后更多的电极122材料可以被沉积在电极122之上。
尽管所描述的本文公开的示例性实施例针对各种半导体存储器和用于制造半导体存储器的方法，但是本发明不一定限于示例性实施例，示例性实施例示出本发明的创造性方面，这些创造性方面适用于多种多样的半导体工艺和/或设备。因而，以上公开的特定实施例仅是说明性的，并不应被视为对本发明的限制，这是因为本发明可以以得益于本文教导的本领域技术人员容易想到的不同但是等同的方式被修改并付诸实践。例如，存储器结构中自由层和钉扎层的相对位置可以颠倒，从而钉扎层位于顶部而自由层位于下方。并且，自由层和钉扎层也可以用与所公开的材料不同的材料形成。此外，所描述的层的厚度可以偏离公开的厚度值。从而，前述描述不意图将本发明限制为记载的特定形式，相反，旨在覆盖可以被包含在由添附的权利要求限定的发明的精神和范围内的这些替代方式、修改和等同方式，从而本领域技术人员应该理解，他们可以做出各种改变、替换和更改，而不脱离发明的最宽泛形式的精神和范围。
以上已关于具体实施例描述了益处、其他优点和问题的解决方案。然而，益处、优点、问题的解决方案、以及可以导致发生任何益处、优点或解决方案或者使任何益处、优点或解决方案变得更显著的任何要素不应被解释为任何或者所有权利要求的关键的、必须的、或者必要的特征或者要素。
虽然在前述具体实施方式中已呈现了至少一个示例性实施例，但应理解存在大量的变型。还应该理解的是，一个或多个示例性实施例仅是示例，不意图以任何方式限制本发明的范围、适用性、或者配置。相反，前述具体实施方式将给本领域技术人员提供用于实施本发明的示例性实施例的方便的路线图，应该理解的是可以对示例性实施例中描述的元件的功能和布置做出各种改变，而不脱离如记载于添附的权利要求中的发明的范围。

Claims (20)

1.一种制造磁性元件的方法，该方法包括：
在第一电介质层中形成通孔；
在通孔中形成第一导电材料，其中，第一导电材料与第一电介质层创建阶梯物，该阶梯物具有幅度；
减小阶梯物的幅度，其中，减小的步骤包括：
蚀刻第一导电材料，其中，在蚀刻第一导电材料之后，第一导电材料的一部分留在通孔中和第一电介质层上，以及
在蚀刻第一导电材料之后，在留在通孔中和第一电介质层上的第一导电材料之上形成第二导电材料；
其中，形成第一导电材料、蚀刻第一导电材料以及形成第二导电材料的步骤是被原位执行的；
在第二导电材料上和第一导电材料以及第一电介质层之上形成导电材料的第一导电电极；以及
在第一导电电极上和通孔之上形成与通孔对准的磁隧道结。
2.如权利要求1所述的方法，还包括：
在第一导电电极上形成磁隧道结之前，通过化学机械抛光对第一导电电极进行抛光。
3.如权利要求2所述的方法，还包括：
在抛光的步骤之后和在第一导电电极上形成磁隧道结之前，在第一导电电极上形成更多的导电材料。
4.如权利要求1所述的方法，还包括：
在第一电介质层和磁隧道结之上形成化学机械抛光停止层；
在化学机械抛光停止层之上形成第二电介质层；
进行抛光，直至化学机械抛光停止层；
在化学机械抛光停止层之上形成蚀刻停止层；
在蚀刻停止层之上形成第三电介质层；
在磁隧道结上方，在第三电介质层、蚀刻停止层、和化学机械抛光停止层中蚀刻开口，所述开口被蚀刻至磁隧道结；以及
在所述开口内并且在磁隧道结上形成导电材料。
5.如权利要求1所述的方法，其中，第一导电材料包括钨、钽、氮化钽和钌中之一。
6.一种制造磁性元件的方法，该方法包括：
蚀刻出穿过第一电介质层的通孔；
在通孔中和在第一电介质层上形成第一导电材料；
在第一导电材料之上形成第二导电材料之前，对第一导电材料部分地进行蚀刻；
在留在通孔中的第一导电材料之上和在留在第一电介质层上的第一导电材料之上形成第二导电材料；
在第二导电材料上形成第一导电电极，所述第一导电电极具有与第一导电材料和第一电介质层相反的第一表面；
对第一表面进行抛光；以及
在第一表面上形成磁隧道结，所述磁隧道结与第一导电材料对准并且与第一导电材料电接触。
7.如权利要求6所述的方法，还包括：
在第一电介质层和磁隧道结之上形成化学机械抛光停止层；
在化学机械抛光停止层之上形成第二电介质层；
进行抛光，直至化学机械抛光停止层；
在化学机械抛光停止层之上形成蚀刻停止层；
在蚀刻停止层之上形成第三电介质层；
在磁隧道结上方，在第三电介质层、蚀刻停止层、和化学机械抛光停止层中蚀刻开口，所述开口被蚀刻至磁隧道结；以及
在开口内并且在磁隧道结上形成第三导电材料。
8.如权利要求6所述的方法，还包括：
在第一电介质层中形成第三导电材料；
在第三导电材料之上形成第四导电材料；以及
在第四导电材料和磁隧道结中的每一个之上形成至少一条金属线中的一条。
9.如权利要求8所述的方法，其中，形成第一导电材料和形成第三导电材料包括形成钨。
10.如权利要求6所述的方法，其中，第一导电材料包括钨、钽和氮化钽中之一。
11.如权利要求6所述的方法，其中，所述磁隧道结是形成阵列的多个磁隧道结中的一个。
12.如权利要求6所述的方法，其中，形成第一导电材料、部分地蚀刻第一导电材料以及形成第二导电材料的步骤是被原位执行的。
13.一种制造磁性元件的方法，包括：
蚀刻出穿过第一电介质层的第一通孔；
在第一通孔中和在第一电介质层上形成第一导电材料；
蚀刻第一导电材料，其中，在蚀刻第一导电材料之后，第一导电材料的一部分留在第一通孔中和第一电介质层上；
在蚀刻第一导电材料之后，在留在第一通孔中和第一电介质层上的第一导电材料的所述一部分之上形成第二导电材料；
在第一导电材料和第一电介质层之上的第二导电材料上形成第一导电电极；以及
在第一导电电极上形成磁隧道结。
14.权利要求13所述的方法，还包括：
通过化学机械抛光对第一导电电极进行抛光。
15.如权利要求13所述的方法，其中，形成第一导电材料、蚀刻第一导电材料、以及形成第二导电材料是被原位执行的。
16.如权利要求13所述的方法，还包括：
在第一电介质层和磁隧道结之上形成化学机械抛光停止层；
在化学机械抛光停止层之上形成第二电介质层；
进行抛光，直至化学机械抛光停止层；
在化学机械抛光停止层之上形成蚀刻停止层；
在蚀刻停止层之上形成第三电介质层；
在磁隧道结之上，在第三电介质层、蚀刻停止层、和化学机械抛光停止层中蚀刻开口，所述开口被蚀刻至磁隧道结；以及
在开口内并且在磁隧道结上形成第三导电材料。
17.如权利要求13所述的方法，还包括：
在第一电介质层中蚀刻第二通孔；
在第一电介质层中形成第三导电材料；
在第三导电材料之上形成第四导电材料；以及
在第四导电材料和磁隧道结中的每一个之上形成至少一条金属线中的一条。
18.如权利要求13所述的方法，其中，第一导电材料包括钨和钌中之一。
19.如权利要求13所述的方法，其中，第一导电材料包括钽或者氮化钽。
20.如权利要求13所述的方法，其中，第一导电电极材料包括钽或者氮化钽。
CN201180066320.1A 2010-12-17 2011-12-16 具有改善的尺寸的磁随机存取存储器集成 Active CN103354952B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201061424359P 2010-12-17 2010-12-17
US61/424,359 2010-12-17
PCT/US2011/065573 WO2012083212A2 (en) 2010-12-17 2011-12-16 Magnetic random access memory integration having improved scaling

Publications (2)

Publication Number Publication Date
CN103354952A CN103354952A (zh) 2013-10-16
CN103354952B true CN103354952B (zh) 2016-09-28

Family

ID=46234903

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180066320.1A Active CN103354952B (zh) 2010-12-17 2011-12-16 具有改善的尺寸的磁随机存取存储器集成

Country Status (4)

Country Link
US (6) US9054297B2 (zh)
EP (2) EP2652791B1 (zh)
CN (1) CN103354952B (zh)
WO (1) WO2012083212A2 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2652791B1 (en) 2010-12-17 2017-03-01 Everspin Technologies, Inc. Magnetic random access memory integration having improved scaling
US20160027998A1 (en) * 2014-07-24 2016-01-28 Everspin Technologies, Inc. Via formed underlying a mangetoresistive device and method of manufacture
US9437811B2 (en) * 2014-12-05 2016-09-06 Shanghai Ciyu Information Technologies Co., Ltd. Method for making a magnetic random access memory element with small dimension and high quality
US10454021B2 (en) * 2016-01-29 2019-10-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same
US9972771B2 (en) * 2016-03-24 2018-05-15 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM devices and methods of forming the same
US9780301B1 (en) * 2016-04-15 2017-10-03 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing mixed-dimension and void-free MRAM structure
KR102572127B1 (ko) 2016-06-01 2023-08-30 삼성전자주식회사 반도체 메모리 장치
EP3613088A1 (en) * 2017-04-21 2020-02-26 Everspin Technologies, Inc. Methods for integrating magnetoresistive devices
CN109087993A (zh) * 2017-06-13 2018-12-25 上海磁宇信息科技有限公司 一种制作磁性随机存储器顶电极孔的方法
CN111697132A (zh) * 2019-03-12 2020-09-22 中电海康集团有限公司 Mram器件的平坦化方法
CN111816764B (zh) * 2019-04-11 2024-05-28 上海磁宇信息科技有限公司 一种制备磁性隧道结单元阵列的方法
CN112186098B (zh) * 2019-07-02 2023-04-07 中电海康集团有限公司 基于自旋轨道矩的磁性存储器件及sot-mram存储单元
WO2022095033A1 (zh) * 2020-11-09 2022-05-12 华为技术有限公司 自旋轨道矩磁存储器及其制作方法、存储设备
CN112289925B (zh) * 2020-11-12 2023-08-29 上海华虹宏力半导体制造有限公司 磁传感器的制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165803A (en) * 1999-05-17 2000-12-26 Motorola, Inc. Magnetic random access memory and fabricating method thereof
CN1505837A (zh) * 2000-08-28 2004-06-16 Ħ��������˾ 高密度mram单元阵列
CN1921004A (zh) * 2005-08-25 2007-02-28 三星电子株式会社 磁性存储器件及其制造方法
US7223612B2 (en) * 2004-07-26 2007-05-29 Infineon Technologies Ag Alignment of MTJ stack to conductive lines in the absence of topography
US7399646B2 (en) * 2005-08-23 2008-07-15 International Business Machines Corporation Magnetic devices and techniques for formation thereof
US7706175B2 (en) * 2006-09-29 2010-04-27 Kabushiki Kaisha Toshiba Magnetic random access memory and method of manufacturing the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911156B2 (en) 2003-04-16 2005-06-28 Freescale Semiconductor, Inc. Methods for fabricating MRAM device structures
US6929957B2 (en) * 2003-09-12 2005-08-16 Headway Technologies, Inc. Magnetic random access memory designs with patterned and stabilized magnetic shields
JP2005340300A (ja) * 2004-05-24 2005-12-08 Sony Corp 磁気メモリ装置及びその製造方法
JP2006066515A (ja) * 2004-08-25 2006-03-09 Seiko Epson Corp 強誘電体メモリ及びその製造方法
US7144744B2 (en) 2004-10-27 2006-12-05 Freescale Semiconductor, Inc. Magnetoresistive random access memory device structures and methods for fabricating the same
US20060216935A1 (en) * 2005-03-28 2006-09-28 Ferro Corporation Composition for oxide CMP in CMOS device fabrication
JP5072012B2 (ja) * 2005-11-14 2012-11-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7880249B2 (en) * 2005-11-30 2011-02-01 Magic Technologies, Inc. Spacer structure in MRAM cell and method of its fabrication
JP4600322B2 (ja) * 2006-03-14 2010-12-15 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
JP2008098365A (ja) * 2006-10-11 2008-04-24 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
JP5080102B2 (ja) * 2007-02-27 2012-11-21 ルネサスエレクトロニクス株式会社 磁気記憶装置の製造方法および磁気記憶装置
US7723128B2 (en) * 2008-02-18 2010-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ formed capping layer in MTJ devices
US7884433B2 (en) * 2008-10-31 2011-02-08 Magic Technologies, Inc. High density spin-transfer torque MRAM process
JP5550843B2 (ja) * 2009-03-19 2014-07-16 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US9034768B2 (en) * 2010-07-09 2015-05-19 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features
JP2011233618A (ja) * 2010-04-26 2011-11-17 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
EP2652791B1 (en) 2010-12-17 2017-03-01 Everspin Technologies, Inc. Magnetic random access memory integration having improved scaling

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165803A (en) * 1999-05-17 2000-12-26 Motorola, Inc. Magnetic random access memory and fabricating method thereof
CN1505837A (zh) * 2000-08-28 2004-06-16 Ħ��������˾ 高密度mram单元阵列
US7223612B2 (en) * 2004-07-26 2007-05-29 Infineon Technologies Ag Alignment of MTJ stack to conductive lines in the absence of topography
US7399646B2 (en) * 2005-08-23 2008-07-15 International Business Machines Corporation Magnetic devices and techniques for formation thereof
CN1921004A (zh) * 2005-08-25 2007-02-28 三星电子株式会社 磁性存储器件及其制造方法
US7706175B2 (en) * 2006-09-29 2010-04-27 Kabushiki Kaisha Toshiba Magnetic random access memory and method of manufacturing the same

Also Published As

Publication number Publication date
US11631806B2 (en) 2023-04-18
EP3157060A1 (en) 2017-04-19
EP2652791A4 (en) 2015-07-29
US11031546B2 (en) 2021-06-08
WO2012083212A2 (en) 2012-06-21
US20230225217A1 (en) 2023-07-13
US20210280778A1 (en) 2021-09-09
CN103354952A (zh) 2013-10-16
US9553260B2 (en) 2017-01-24
US10164176B2 (en) 2018-12-25
EP2652791B1 (en) 2017-03-01
US20170117462A1 (en) 2017-04-27
EP3157060B1 (en) 2018-03-07
US20150236254A1 (en) 2015-08-20
WO2012083212A3 (en) 2013-06-27
EP2652791A2 (en) 2013-10-23
US9054297B2 (en) 2015-06-09
US20190103555A1 (en) 2019-04-04
US20120156806A1 (en) 2012-06-21

Similar Documents

Publication Publication Date Title
CN103354952B (zh) 具有改善的尺寸的磁随机存取存储器集成
JP5695453B2 (ja) 半導体装置及び半導体装置の製造方法
EP1248273B1 (en) Cladded read conductor for a tunnel junction memory cell
JP4186046B2 (ja) Ｍｒａｍ電極用保護構造
JP5642557B2 (ja) メモリセルおよびメモリセルの磁気トンネル接合（ｍｔｊ）の形成方法
US6783999B1 (en) Subtractive stud formation for MRAM manufacturing
JP4583997B2 (ja) 磁気メモリセルアレイおよびその製造方法
JP4555780B2 (ja) 高密度及び高プログラミング効率のｍｒａｍ設計
JP2010177624A (ja) 半導体記憶装置
US10937946B2 (en) Semiconductor structure and method for forming the same
JP2005515625A (ja) 低減された粗さを有する抵抗性メモリ素子
US11659772B2 (en) Semiconductor structure and method for forming the same
JP2024518876A (ja) 低抵抗率スピンホール効果（ｓｈｅ）書き込みラインを有するスピン軌道トルク（ｓｏｔ）磁気抵抗ランダムアクセスメモリ（ｍｒａｍ）
US7334317B2 (en) Method of forming magnetoresistive junctions in manufacturing MRAM cells
US20060097298A1 (en) Magnetic random access memory with reduced currents in a bit line and manufacturing method thereof
TWI837602B (zh) 磁性記憶裝置
KR20120094396A (ko) 반도체 장치의 제조방법
JP2024529364A (ja) ＶＣＭＡを利用した書き込みを使用する高リテンションｅＭＲＡＭ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant