CN114930531A - 磁器件 - Google Patents
磁器件 Download PDFInfo
- Publication number
- CN114930531A CN114930531A CN202180008222.6A CN202180008222A CN114930531A CN 114930531 A CN114930531 A CN 114930531A CN 202180008222 A CN202180008222 A CN 202180008222A CN 114930531 A CN114930531 A CN 114930531A
- Authority
- CN
- China
- Prior art keywords
- wiring
- electrically connected
- transistor
- terminal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 description 37
- 230000005415 magnetization Effects 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 17
- 229910021332 silicide Inorganic materials 0.000 description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 11
- 238000000280 densification Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 101100444020 Caenorhabditis elegans dsl-1 gene Proteins 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 102000000582 Retinoblastoma-Like Protein p107 Human genes 0.000 description 4
- 108010002342 Retinoblastoma-Like Protein p107 Proteins 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 230000004075 alteration Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910003321 CoFe Inorganic materials 0.000 description 1
- 229910019236 CoFeB Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 230000005355 Hall effect Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
根据实施方式,磁器件包括第1元件、第1导电类型的第1晶体管、第2导电类型的第2晶体管以及第1~第3布线。第1元件包括第1导电部件和第1层叠体。第1导电部件包括第1部分、第2部分、以及第1部分与第2部分之间的第3部分。第1层叠体包括第1磁性层。第1晶体管包括第1端、第1另一端以及第1栅极。第2晶体管包括第2端、第2另一端以及第2栅极。第1另一端与第1部分电连接。第2另一端与第1磁性层电连接。第1布线与第2部分电连接。第2布线与第1栅极以及第2栅极电连接。第3布线与第1端以及第2端电连接。提供能够高密度化的磁器件。
Description
技术领域
本发明的实施方式涉及磁器件。
背景技术
使用磁性层的磁器件被应用于存储装置或者运算装置等。在磁器件中,期望高密度化。
现有技术文献
专利文献
专利文献1:日本专利第6545853号公报
发明内容
本发明的实施方式提供能够高密度化的磁器件。
根据本发明的实施方式,磁器件包括第1元件、第1导电类型的第1晶体管、第2导电类型的第2晶体管、第1布线、第2布线以及第3布线。所述第1元件包括第1导电部件和第1层叠体。所述第1导电部件包括第1部分、第2部分以及所述第1部分与所述第2部分之间的第3部分。所述第1层叠体包括第1磁性层和设置于所述第3部分与所述第1磁性层之间的第1对置磁性层。所述第1晶体管包括第1端、第1另一端以及第1栅极。第2晶体管包括第2端、第2另一端以及第2栅极。所述第1另一端与所述第1部分电连接。所述第2另一端与所述第1磁性层电连接。所述第1布线与所述第2部分电连接。所述第2布线与所述第1栅极以及第2栅极电连接。所述第3布线与所述第1端以及所述第2端电连接。
附图说明
图1是例示第1实施方式所涉及的磁器件的示意性立体图。
图2(a)以及图2(b)是例示第1实施方式所涉及的磁器件的示意图。
图3(a)~图3(c)是例示第1实施方式所涉及的磁器件的示意图。
图4是例示第1实施方式所涉及的磁器件的示意性立体图。
图5(a)以及图5(b)是例示第1实施方式所涉及的磁器件的示意图。
图6是例示第1实施方式所涉及的磁器件的示意图。
图7是例示第1实施方式所涉及的磁器件的示意图。
图8是例示第1实施方式所涉及的磁器件的示意图。
图9是例示第2实施方式所涉及的磁器件的示意性立体图。
图10(a)以及图10(b)是例示第2实施方式所涉及的磁器件的示意图。
图11(a)以及图11(b)是例示第2实施方式所涉及的磁器件的示意性剖面图。
图12是例示第2实施方式所涉及的磁器件的示意性剖面图。
图13是例示第2实施方式所涉及的磁器件的示意性立体图。
图14(a)以及图14(b)是例示第3实施方式所涉及的磁器件的示意图。
图15(a)~图15(e)是例示第3实施方式所涉及的磁器件的示意性透射俯视图。
图16(a)~图16(f)是例示第3实施方式所涉及的磁器件的示意性透射俯视图。
图17(a)~图17(c)是例示第3实施方式所涉及的磁器件的示意性透射俯视图。
图18是例示第3实施方式所涉及的磁器件的示意性立体图。
图19是例示第3实施方式所涉及的磁器件的示意性立体图。
图20是例示第4实施方式所涉及的磁器件的示意性立体图。
图21是例示第4实施方式所涉及的磁器件的示意性俯视图。
图22是例示第4实施方式所涉及的磁器件的示意性俯视图。
图23是例示第4实施方式所涉及的磁器件的示意性俯视图。
图24是例示第4实施方式所涉及的磁器件的示意性俯视图。
图25是例示第4实施方式所涉及的磁器件的示意性立体图。
图26是例示第4实施方式所涉及的磁器件的示意性俯视图。
图27是例示第4实施方式所涉及的磁器件的示意性俯视图。
图28是例示第4实施方式所涉及的磁器件的示意性俯视图。
图29是例示第4实施方式所涉及的磁器件的示意性俯视图。
图30是例示第4实施方式所涉及的磁器件的示意性俯视图。
图31是例示第5实施方式所涉及的磁器件的示意性立体图。
图32是例示第6实施方式所涉及的磁器件的示意性立体图。
图33是例示第6实施方式所涉及的磁器件的示意性俯视图。
图34是例示第6实施方式所涉及的磁器件的示意性俯视图。
图35是例示第6实施方式所涉及的磁器件的示意性俯视图。
图36是例示第6实施方式所涉及的磁器件的示意性俯视图。
图37是例示第6实施方式所涉及的磁器件的示意性俯视图。
图38是例示第7实施方式所涉及的磁器件的示意图。
图39(a)以及图39(b)是例示第7实施方式所涉及的磁器件的示意图。
图40是例示第7实施方式所涉及的磁器件的示意图。
图41(a)以及图41(b)是例示第7实施方式所涉及的磁器件的示意图。
图42(a)~图42(d)是例示第7实施方式所涉及的磁器件的示意图。
图43是例示第7实施方式所涉及的磁器件的示意图。
图44(a)以及图44(b)是例示第7实施方式所涉及的磁器件的示意图。
图45(a)~图45(c)是例示第7实施方式所涉及的磁器件的示意图。
图46是例示第7实施方式所涉及的磁器件的示意图。
图47是例示第8实施方式所涉及的磁器件的示意图。
图48是例示第8实施方式所涉及的磁器件的示意图。
图49(a)~图49(e)是例示第8实施方式所涉及的磁器件的示意图。
图50是例示第8实施方式所涉及的磁器件的示意图。
图51(a)~图51(e)是例示第8实施方式所涉及的磁器件的示意图。
图52(a)以及图52(b)是例示实施方式所涉及的磁器件的一部分的示意图的剖面。
图53是例示实施方式所涉及的磁器件的示意图。
图54是例示实施方式所涉及的磁器件的示意图。
图55是例示实施方式所涉及的磁器件的示意图。
图56是例示实施方式所涉及的磁器件的示意图。
图57是例示实施方式所涉及的磁器件的示意图。
图58是例示实施方式所涉及的磁器件的示意图。
图59是例示实施方式所涉及的磁器件的示意图。
图60是例示实施方式所涉及的磁器件的示意性俯视图。
图61是例示实施方式所涉及的磁器件的示意性俯视图。
图62是例示实施方式所涉及的磁器件的示意性剖面图。
图63是例示实施方式所涉及的磁器件的示意性剖面图。
图64是例示实施方式所涉及的磁器件的示意性剖面图。
图65是例示实施方式所涉及的磁器件的示意性剖面图。
图66是例示实施方式所涉及的磁器件的示意性剖面图。
图67是例示实施方式所涉及的磁器件的示意性剖面图。
图68是例示实施方式所涉及的磁器件的示意性剖面图。
图69是例示实施方式所涉及的磁器件的示意性剖面图。
图70是例示实施方式所涉及的磁器件的示意性剖面图。
图71是例示实施方式所涉及的磁器件的示意性剖面图。
图72是例示实施方式所涉及的磁器件的示意性剖面图。
图73是例示实施方式所涉及的磁器件的示意性剖面图。
(符号说明)
11、12:第1、第2磁性层;11E~18E:第1~第8元件;11el、12el:第1、第2电极;11m、11om、12m、12om:磁化;11n、12n:第1、第2非磁性层;11o、12o:第1、第2对置磁性层;21:第1导电部件;21a~21e:第1~第5部分;25L、26L:下端;25e、26e:第1、第2导电部;25i、26i:第1、第2绝缘部分;25p、26p:一部分;27i~27k:绝缘部;31、32:第1、第2连接部;35、36:第1、第2半导体部件;70:控制部;70A:字线以及源极线控制电路;70B:位线控制电路;75a~75j、75r:导电部;77A~77K:第1~第11布线;78a~78t:连接部件;79:半导体区域;110~112、120~124、130、130a~130e、131a~131f、132a~132c、133、134、140~142、150、160、170~172、180、181、185、186、187a~187f:磁器件;BL1、BL2:位线;CL、CL1、CL2:公共线;CN1~CN4:第1~第4连接部件;DA1:阳极;DC1:阴极;DE1:第1二极管;Dn1、Dn2:第1、第3另一端;Dp1、Dp2:第2、第4另一端;Dr1、Dr2:第1、第2漏极;Drr、Drw:漏极;DsL:金属硅化物层;DsL1:金属层;DsL2:硅层;Dx1、Dx2:第1、第2延伸方向;Gn1、Gn2:第1、第3栅极;Gp1、Gp2:第2、第4栅极;Gr1、Gr2:第1、第2栅极;R-BL、RBL1~RBL4、RBL1-L、RBL1-R:位线;R-WL:字线;RWL1~RWL4:字线;S1、S2:第1、第2层叠体;SL、SL1、SL2:源极线;Sn1、Sn2:第1、第3端;Sp1、Sp2:第2、第4端;Sr1、Sr2:第1、第2源极;Td1~Td9:第1~第9另一端;Tg1~Tg9:第1~第9栅极;Tn:晶体管;Tn1、Tn2:第1、第3晶体管;Tp:晶体管;Tp1、Tp2:第2、第4晶体管;Tr1~Tr13:第1~第13晶体管;Ts1~Ts9:第1~第9端;W-BL、WBL、WBL1~WBL4:位线;W-WL、WL:字线;WL1、WL2:字线;W/R-BL、W/R-BL1、W/R-BL2:位线;W/R-WL、W/R-WL1、W/R-WL2、W/R-WL3、W/R-WL4:字线;ic1:第1电流;rc1、rc2:读出电流;sf1、sf2:第1、第2侧面;wc1、wc2:写入电流。
具体实施方式
以下,参照附图,说明本发明的各实施方式。
附图是示意性或者概念性的图,各部分的厚度和宽度的关系、部分之间的大小的比率等未必与现实相同。即使在表示相同的部分的情况下,根据附图,也有时相互的尺寸、比率被表现为不同。
在本申请说明书和各图中,对与关于已示出的图的前面的描述同样的要素附加同一符号而适当地省略详细的说明。
(第1实施方式)
图1是例示第1实施方式所涉及的磁器件的示意性立体图。
如图1所示,实施方式所涉及的磁器件110包括第1元件11E、第1导电类型的第1晶体管Tn1、第2导电类型的第2晶体管Tp1、第1布线77A、第2布线77B以及第3布线77C。如图1所示,磁器件110也可以包括控制部70。第1导电类型是n形以及p形的一方。第2导电类型是n形以及p形的另一方。以下,第1导电类型是n形,第2导电类型是p形。
第1元件11E包括第1导电部件21以及第1层叠体S1。第1导电部件21包括第1部分21a、第2部分21b以及第3部分21c。第3部分21c处于第1部分21a与第2部分21b之间。
第1层叠体S1包括第1磁性层11以及第1对置磁性层11o。第1对置磁性层11o处于第3部分21c与第1磁性层11之间。
将从第1部分21a向第2部分21b的方向设为第1方向。
例如,将第1方向设为X轴方向。将相对X轴方向垂直的1个方向设为Z轴方向。将相对X轴方向以及Z轴方向垂直的方向设为Y轴方向。
从第3部分21c向第1磁性层11的第2方向与第1方向交叉。第2方向例如是Z轴方向。
在该例子中,第1层叠体S1还包括第1非磁性层11n。第1非磁性层11n处于第1对置磁性层11o与第1磁性层11之间。
第1层叠体S1的电阻能够变化。例如,根据在第1导电部件21中流过的第1电流ic1的朝向,第1层叠体S1的电阻能够变化。电阻的变化例如基于磁阻效应。
例如,第1磁性层11的磁化11m的朝向实质上固定。第1对置磁性层11o的磁化11om能够通过在第1导电部件21中流过的第1电流ic1变化。第1磁性层11例如是参照层。第1对置磁性层11o是磁化自由层(或者存储层)。第1层叠体S1例如包括MTJ(Magnetic TunnelJunction,磁隧道结)。
根据在第1导电部件21中流过的第1电流ic1的朝向,第1对置磁性层11o的磁化11om的朝向变化。认为磁化11om的朝向的变化例如基于自旋霍尔效应。
第1层叠体S1例如能够用作存储单元。第1层叠体S1例如能够用作运算电路的一部分。
如图1所示,第1元件11E也可以包括第1电极11el。第1电极11el与第1磁性层11电连接。第1层叠体S1的电阻例如和第1电极11el与第1导电部件21之间的电阻对应。
第1晶体管Tn1包括第1端Sn1、第1另一端Dn1以及第1栅极Gn1。第1端Sn1例如是源极以及漏极的一方。第1另一端Dn1例如是源极以及漏极的另一方。
第2晶体管Tp1包括第2端Sp1、第2另一端Dp1以及第2栅极Gp1。第2端Sp1例如是源极以及漏极的一方。第2另一端Dp1例如是源极以及漏极的另一方。
第1另一端Dn1与第1部分21a电连接。在该例子中,第1另一端Dn1和第1部分21a通过导电部75a电连接。
第2另一端Dp1与第1磁性层11电连接。在该例子中,第1磁性层11和第2另一端Dp1通过第1连接部件CN1电连接。
第1布线77A与第2部分21b电连接。在该例子中,第1布线77A和第2部分21b通过导电部75b电连接。第2布线77B与第1栅极Gn1以及第2栅极Gn2电连接。第3布线77C与第1端Sn1以及第2端Sp1电连接。
例如,第1布线77A作为写入用以及读出用的位线W/R-BL发挥功能。例如,第2布线77B作为写入用以及读出用的字线W/R-WL发挥功能。例如,第3布线77C作为源极线SL发挥功能。
在实施方式所涉及的磁器件110中,为了写入用以及读出用,设置1个位线,作为写入用以及读出用的字线,设置1个字线。由此,相比于设置写入用的位线、读出用的位线、写入用的字线以及读出用的字线的情况,能够减少布线的数量。由此,能够提供能够高密度化的磁器件。
控制部70与第1布线77A、第2布线77B以及第3布线77C电连接。控制部70能够实施第1写入动作和第1读出动作。控制部70例如也可以包括字线以及源极线控制电路70A和位线控制电路70B。字线以及源极线控制电路70A例如是列控制电路。位线控制电路70B例如是行控制电路。以下的实施方式所涉及的控制部70也可以包括字线以及源极线控制电路70A和位线控制电路70B。
例如,在第1写入动作中,控制部70使第2布线77B(字线W/R-WL)成为选择状态(例如与“1”对应的电位),经由第1晶体管Tn1对第1部分21a与第2部分21b之间供给电流。
例如,在第1读出动作中,控制部70使第2布线77B(字线W/R-WL)成为非选择状态(例如与“0”对应的电位),经由第2晶体管Tp1检测与第1层叠体S1的电阻对应的值。
这样,在写入动作中使用第1晶体管Tn1,在读出动作中使用第2晶体管Tp1。由此,在这些动作中,布线能够兼用。
在写入动作中,第1布线77A(位线W/R-BL)也可以设定为正或者负的电位(+/-)。由此,第1电流ic1成为从第1部分21a向第2部分21b的朝向或者从第2部分21b向第1部分21a的朝向。第1对置磁性层11o的磁化11om的朝向变化,第1层叠体S1的电阻变化。
图2(a)、图2(b)以及图3(a)~图3(c)是例示第1实施方式所涉及的磁器件的示意图。
图2(a)是示意性透射俯视图。图2(b)是图2(a)的B1-B1’线剖面图。图3(a)是图2(a)的A3-A3’线剖面图。图3(b)是图2(a)的A2-A2’线剖面图。图3(c)是图2(a)的A1-A1’线剖面图。在以下的各图中,绝缘部分适当地省略。
如图2(a)所示,第1层叠体S1、第1导电部件21、第1晶体管Tn1以及第2晶体管Tp1设置于4F×4F的大小的区域。“F”例如与最小加工尺寸对应。
如图3(c)所示,从第3部分21c向第1磁性层11的第2方向(例如Z轴方向)与从第1部分21a向第2部分21b的第1方向(X轴方向)交叉。如图3(c)所示,在该例子中,从第1端Sn1向第3布线77C的一部分的方向沿着第2方向(Z轴方向)。在该例子中,从第1端Sn1向第2部分21b的方向沿着第2方向(Z轴方向)。如图3(a)所示,从第2端Sp1向第3布线77C的另一部分的方向沿着第2方向(Z轴方向)。如图3(c)所示,从第1另一端Dn1向第1部分21a的方向沿着第2方向(Z轴方向)。
通过这样的结构,包含于磁器件110的各种要素设置于小的面积中。能够提供能够高密度化的磁器件。
如图2(a)所示,设置第1连接部件CN1。第1连接部件CN1电连接第1磁性层11和第2另一端Dp1。如图3(a)所示,从第2另一端Dp1向第1连接部件CN1的方向沿着第2方向(Z轴方向)。在该例子中,第2另一端Dp1通过导电部75r、第1连接部件CN1以及第1电极11el与第1层叠体S1的第1磁性层11电连接。
如图3(b)所示,从第1层叠体S1向第1布线77A的一部分的方向沿着第2方向(Z轴方向)。能够提供能够高密度化的磁器件。
如图3(c)所示,第1另一端Dn1以及第1部分21a通过导电部75a电连接。导电部75a例如沿着Z轴方向延伸。
图4是例示第1实施方式所涉及的磁器件的示意性立体图。
如图4所示,实施方式所涉及的磁器件111除了第1元件11E、第1晶体管Tn1、第2晶体管Tp1、第1布线77A、第2布线77B以及第3布线77C以外,还包括第1导电类型(例如n形)的第3晶体管Tn2、第2导电类型(例如p形)的第4晶体管Tp2以及第4布线77D。
在第1晶体管Tn1、第2晶体管Tp1、第1布线77A、第2布线77B以及第3布线77C中,能够应用关于磁器件110说明的结构。以下,关于磁器件111,说明与磁器件110不同的部分。
如图4所示,第1元件11E除了第1导电部件21以及第1层叠体S1以外,还包括第2层叠体S2。
第1导电部件21包括第4部分21d以及第5部分21e。第5部分21e在第2部分21b与第4部分21d之间。第2层叠体S2包括第2磁性层12和设置于第5部分21e与第2磁性层12之间的第2对置磁性层12o。在该例子中,第2层叠体S2还包括第2非磁性层12n。第2非磁性层12n处于第2对置磁性层12o与第2磁性层12之间。
例如,根据在第1导电部件21中流过的第1电流ic1的朝向,第2对置磁性层12o的磁化12om的朝向变化。由此,磁化12om的朝向与第2磁性层12的磁化12m的朝向之间的角度变化。由此,第2层叠体S2的电阻变化。
在该例子中,第1元件11E包括第2电极12el。第2电极12el与第1磁性层12电连接。第2层叠体S2的电阻例如和第2电极12el与第1导电部件21之间的电阻对应。
如图4所示,第3晶体管Tn2包括第3端Sn2、第3另一端Dn2以及第3栅极Gn2。第3端Sn2例如是源极以及漏极的一方。第3另一端Dn2例如是源极以及漏极的另一方。
第4晶体管Tp1包括第4端Sp2、第4另一端Dp2以及第4栅极Gp2。第4端Sp2例如是源极以及漏极的一方。第4另一端Dp2例如是源极以及漏极的另一方。
如图4所示,第3另一端Dn2与第4部分21d电连接。在该例子中,第3另一端Dn2和第4部分21d通过导电部75c电连接。
第4另一端Dp2与第2磁性层12电连接。在该例子中,第4另一端Dp2和第2磁性层12通过第2连接部件CN2电连接。
第4布线77D与第3栅极Gn2以及第4栅极Gp2电连接。第3布线77C与第3端Sn2以及第4端Sp2电连接。
例如,第1布线77A作为关于第1层叠体S1以及第2层叠体S2的、写入用以及读出用的位线W/R-BL发挥功能。例如,第2布线77B作为关于第1层叠体S1的、写入用以及读出用的字线W/R-WL发挥功能。第4布线77D作为关于第2层叠体S2的、写入用以及读出用的字线W/R-WL发挥功能。例如,第3布线77C作为源极线SL发挥功能。
在磁器件111中,兼用写入用的布线以及读出用的布线。由此,能够提供能够高密度化的磁器件。
控制部70与第1布线77A、第2布线77B、第3布线77C以及第4布线77D电连接。
例如,控制部70能够实施第1写入动作、第2写入动作、第1读出动作以及第2读出操作。
在第1写入动作中,控制部70使第2布线77B(写入用以及读出用的字线W/R-WL)成为选择状态,经由第1晶体管Tn1对第1部分21a与第2部分21b之间供给电流。在第2写入动作中,控制部70使第4布线77D(写入用以及读出用的字线W/R-WL)成为选择状态,经由第3晶体管Tn2对第4部分21d与第2部分21b之间供给电流。
在第1读出动作中,控制部70使第2布线77B(写入用以及读出用的字线W/R-WL)成为非选择状态,经由第2晶体管Tp1检测与第1层叠体S1的电阻对应的值。在第2读出动作中,控制部70使第4布线77D成为非选择状态,经由第4晶体管Tp2检测与第2层叠体S2的电阻对应的值。
控制部70也可以实施以下的、第1写入动作、第2写入动作以及读出动作。在第1写入动作中,控制部70使第2布线77B成为选择状态,经由第1晶体管Tn1对第1部分21a与第2部分21b之间供给电流。在第2写入动作中,控制部70使第4布线77D成为选择状态,经由第3晶体管Tn2对第4部分21d与第2部分21b之间供给电流。在读出动作中,控制部70使第2布线77B以及第4布线77D成为非选择状态,经由第2晶体管Tp1以及第4晶体管Tp2检测与第2部分21b的电位对应的值。
图5(a)、图5(b)以及图6是例示第1实施方式所涉及的磁器件的示意图。
图5(a)是示意性透射俯视图。图5(b)是图5(a)的A1-A1’线剖面图。图6是图5(a)的B1-B1’线剖面图。
如图5(a)所示,第1层叠体S1、第2层叠体S2、第1导电部件21、第1晶体管Tn1、第2晶体管Tp1、第3晶体管Tn2以及第4晶体管Tp2设置于6F×4F的大小的区域。
如图5(b)所示,从第3部分21c向第1磁性层11的第2方向与从第1部分21a向第2部分21b的第1方向(X轴方向)交叉。第2方向例如是Z轴方向。从第5部分21e向第2磁性层12的方向沿着第2方向。
如图5(a)所示,从第2端Sp1向第3布线77C的一部分的方向沿着第2方向(Z轴方向)。
如图5(a)所示,第1方向(X轴方向)上的第2布线77B的位置处于第1方向上的第1部分21a的位置与第1方向上的第4部分21d的位置之间。第1方向上的第4布线77D的位置处于第1方向上的第2布线77B的位置与第1方向上的第4部分21d的位置之间。第1方向上的第3布线77C的位置处于第1方向上的第2布线77B的位置与第1方向上的第4布线77D的位置之间。
如图5(b)所示,从第1另一端Dn1向第1部分21a的方向沿着第2方向(Z轴方向)。从第1端Sn1向第3布线77C的一部分的方向沿着第2方向(Z轴方向)。从第3另一端Dn2向第4部分21d的方向沿着第2方向(Z轴方向)。
如图5(b)所示,设置第1连接部件CN1以及第2连接部件CN2。如图4所示,第1连接部件CN1电连接第1磁性层11和第2另一端Dp1。如图4所示,第2连接部件CN2电连接第2磁性层12和第4另一端Dp2。
如图5(a)以及图5(b)所示,从第2布线77B向第1连接部件CN1的方向沿着第2方向(Z轴方向)。如图5(a)以及图5(b)所示,从第4布线77D向第2连接部件CN2的方向沿着第2方向(Z轴方向)。
如图6所示,Z轴方向上的第4布线77D的位置处于Z轴方向上的第3栅极Gn2的位置与Z轴方向上的第1导电部件21的位置之间。如图6所示,Z轴方向上的第4布线77D的位置处于Z轴方向上的第3栅极Gn2的位置与Z轴方向上的第1布线77A的位置之间。能够提供能够高密度化的磁器件。
图7以及图8是例示第1实施方式所涉及的磁器件的示意图。
图7是立体图。图8是示意性透射俯视图。
如图7所示,实施方式所涉及的磁器件112包括第5布线77E。磁器件112中的其以外的结构例如与磁器件111的结构相同。以下,说明第5布线77E的例子。
如图7所示,第5布线77E与第1部分21a以及第4部分21d的至少任意一个电连接。例如,通过第5布线77E,第1部分21a与控制部70连接。例如,通过第5布线77E,第4部分21d与控制部70连接。
与第1部分21a连接的第5布线77E例如作为关于第1层叠体S1的读出用的位线R-BL发挥功能。与第4部分21d连接的第5布线77E例如作为关于第2层叠体S2的读出用的位线R-BL发挥功能。
即使在磁器件112中,在写入动作中,兼用布线。能够提供能够高密度化的磁器件。
如图7以及图8所示,磁器件112也可以还包括第3连接部件CN3以及第4连接部件CN4。第3连接部件CN3电连接第5布线77E和第1部分21a。第4连接部件CN4电连接第5布线77E和第4部分21d。
如图8所示,第3连接部件CN3在第2方向(Z轴方向)上与第1另一端Dn1重叠。第4连接部件CN4在第2方向上与第3另一端Dn2重叠。能够提供能够高密度化的磁器件。
在第1实施方式所涉及的磁器件中,也可以设置后述第1导电部25e以及第2导电部26e。在第1实施方式中,晶体管也可以是后述fin型晶体管(例如fin型FET)。
(第2实施方式)
图9是例示第2实施方式所涉及的磁器件的示意性立体图。
如图9所示,实施方式所涉及的磁器件120包括第1元件11E、第1导电部25e以及第2导电部26e。如图9所示,磁器件120也可以包括第1晶体管Tr1、第2晶体管Tr2以及控制部70等。
如图9所示,第1元件11E包括第1导电部件21和第1层叠体S1。第1导电部件21包括第1部分21a、第2部分21b以及第3部分21c。第3部分21c处于第1部分21a与第2部分21b之间。
第1层叠体S1包括第1磁性层11以及第1对置磁性层11o。第1对置磁性层11o设置于第3部分21c与第1磁性层11之间。第1层叠体S1也可以包括第1非磁性层11n。
第1导电部25e与第1部分21a电连接。第2导电部26e与第2部分21b电连接。从第1导电部25e向第2导电部26e的方向沿着第1方向。第1方向与X轴方向对应。
第1部分21a在第1方向(X轴方向)上处于第1导电部25e的一部分25p与第2导电部26e的一部分26p之间。第2部分21b在第1方向(X轴方向)上处于第1部分21a与第2导电部26e的一部分26p之间。
例如,第1部分21a包括第1侧面sf1。第1侧面sf1与第1方向(X轴方向)交叉。第2部分21b包括第2侧面sf2。第2侧面sf2与第1方向(X轴方向)交叉。
第1导电部25e的上述一部分25p与第1侧面sf1对置。第2导电部26e的上述一部分26p与第2侧面sf2对置。例如,一部分25p与第1侧面sf1相接。一部分26p与第2侧面sf2相接。
在磁器件120中,在第1导电部件21的侧面连接有第1导电部25e以及第2导电部26e。由此,能够使连接部分的区域变窄。能够实现稳定的连接。根据磁器件120,能够提供能够高密度化的磁器件。
如图9所示,磁器件120也可以包括第1绝缘部分25i以及第2绝缘部分26i。第1绝缘部分25i处于第1层叠体S1与第1导电部25e之间。第2绝缘部分26i处于第1层叠体S1与第2导电部26e之间。能够得到稳定的电绝缘。
例如,形成成为第1导电部件21以及层叠体S1的构造体。构造体包括成为层叠体S1的层叠膜。对该层叠膜进行蚀刻,能够得到第1层叠体S1。在第1层叠体S1的侧壁形成绝缘部分之后,对成为第1导电部件21的膜进一步进行蚀刻。由此,形成第1导电部件21的侧面。通过以与侧面相接的方式形成导电膜,能够得到第1导电部25e以及第2导电部26e。
在实施方式中,第1导电部25e以及第2导电部26e的至少1个也可以与晶体管电连接。在该例子中,第1导电部25e与第1晶体管Tr1电连接,第2导电部26e与第2晶体管Tr2电连接。
图10(a)以及图10(b)是例示第2实施方式所涉及的磁器件的示意图。
图10(a)是示意性透射俯视图。图10(b)是剖面图。
如图10(a)以及图10(b)所示,在绝缘部27i与绝缘部27j之间设置第1导电部件21。在绝缘部27i与第1导电部件21之间设置第1导电部25e。在第1导电部件21与绝缘部27j之间设置第2导电部26e。
如图10(b)所示,例如,在绝缘部27k与层叠体S1之间设置第1导电部件21。
如图10(b)所示,第2晶体管Tr2包括第2源极Sr2、第2漏极Dr2以及第2栅极Gr2。在该例子中,第2漏极Dr2和第2导电部26e通过导电部75d电连接。第2源极Sr2与第3布线77C(源极线SL)电连接。在该例子中,从第2栅极Gr2向第1层叠体S1的方向沿着Z轴方向。
如图10(b)所示,第1导电部25e与写入用的位线W-BL电连接。第1磁性层11与读出用的位线R-BL电连接。
如图10(b)所示,第1导电部25e的下端25L以及第2导电部26e的下端26L处于比第1导电部件21更靠下方。晶体管(例如第1晶体管Tr1以及第2晶体管Tr2等)处于比下端25L以及下端26L更靠下方。
图11(a)以及图11(b)是例示第2实施方式所涉及的磁器件的示意性剖面图。
在图11(a)所示的磁器件121中,X轴方向上的第2栅极Gr2的位置从X轴方向上的第1层叠体S1的位置偏移。
在图11(b)所示的磁器件122中,层叠体S1的X轴方向的长度比磁器件121中的层叠体S1的X轴方向的长度长。
在第2实施方式所涉及的磁器件120~122中,在第1导电部25e与第2导电部26e之间设置第1导电部件21。即使在加工条件等偏差时,也能够得到稳定的电连接。
图12是例示第2实施方式所涉及的磁器件的示意性剖面图。
如图12所示,在磁器件123中,设置多个第1元件11E。在多个第1元件11E的各个第1元件中,应用关于图9说明的结构。
图13是例示第2实施方式所涉及的磁器件的示意性立体图。
如图13所示,在磁器件124中,作为第1晶体管Tr1,设置第1导电类型的第1晶体管Tn1,作为第2晶体管Tr2,设置第2导电类型的第2晶体管Tp1。由此,如关于第1实施方式说明那样,能够省略布线。能够提供能够更高密度化的磁器件。
(第3实施方式)
图14(a)以及图14(b)是例示第3实施方式所涉及的磁器件的示意图。
图14(a)是立体图。图14(b)是示意性透射俯视图。
如图14(a)所示,实施方式所涉及的磁器件130包括第1元件11E和第1晶体管Tr1。如图14(a)所示,磁器件130也可以包括控制部70。
如图14(a)所示,第1元件11E包括第1导电部件21以及第1层叠体S1。第1导电部件21包括第1部分21a、第2部分21b以及第3部分21c。第3部分21c处于第1部分21a与第2部分21b之间。第1层叠体S1包括第1磁性层11以及第1对置磁性层11o。第1对置磁性层11o设置于第3部分21c与第1磁性层11之间。在该例子中,第1层叠体S1包括第1非磁性层11n。
第1晶体管Tr1是fin型的晶体管。例如,第1晶体管Tr1是fin型的FET(fieldeffect transistor,场效应晶体管)。
如图14(a)所示,从第1部分21a向第2部分21b的方向沿着第1方向。第1方向与X轴方向对应。从第3部分21c向第1磁性层11的第2方向与第1方向交叉。第2方向例如是Z轴方向。
第1晶体管Tr1包括第1半导体部件35。第1半导体部件35沿着第1方向(X轴方向)延伸。
在该例子中,如图14(a)所示,从第1半导体部件35的至少一部分向第1导电部件21的至少一部分的方向沿着第2方向(Z轴方向)。例如,第1导电部件21在Z轴方向上与第1半导体部件35重叠。
第1半导体部件35例如与第1导电部件21电连接。在该例子中,设置第1连接部31以及第2连接部32。通过第2连接部32,第1半导体部件35与第1导电部件21(在该例子中第2部分21b)电连接。
在1个例子中,第1晶体管Tr1控制向第1导电部件21的电流供给。在1个例子中,第1晶体管Tr1被用于控制第1层叠体S1的电阻的测定(读出动作)。
通过第1晶体管Tr1具有fin构造,能够以小的面积,更稳定地控制上述动作。在第3实施方式中,也能够提供能够高密度化的磁器件。
如图14(a)所示,第1晶体管Tr1包括第1源极Sr1、第1漏极Dr1以及第1栅极Gr1。在该例子中,第1漏极Dr1经由第2连接部32与第1导电部件21的第2部分21b电连接。第1源极Sr1与源极线SL电连接。
第1栅极Gr1沿着Y轴方向延伸。在该例子中,第1栅极Gr1与第1半导体部件35的2个侧面对置。第1栅极Gr1与第1半导体部件35的上表面对置。第1栅极Gr1例如成为字线WL。或者,第1栅极Gr1例如与字线WL电连接。
第1导电部件21的第1部分21a与写入用的位线W-BL连接。第1磁性层11与读出用的位线R-BL电连接。上述布线与控制部70电连接。通过控制部70,进行写入动作以及读出动作。
图15(a)~图15(e)是例示第3实施方式所涉及的磁器件的示意性透射俯视图。
在图15(a)~图15(e)所示的磁器件130a~130e中,设置多个第1半导体部件35。在这些磁器件中,第1导电部件21的Y轴方向上的中心的位置与第1半导体部件35的Y轴方向上的中心的位置实质上相同。以多个第1半导体部件35的位置为基准,在对称的位置设置有第1导电部件21。
在磁器件130d中,第1导电部件21的平面形状是扁平圆状,第1层叠体S1的平面形状是扁平圆状。在磁器件130e中,第1导电部件21的平面形状是角部为圆角的矩形形状,第1层叠体S1的平面形状是扁平圆状。
图16(a)~图16(f)是例示第3实施方式所涉及的磁器件的示意性透射俯视图。
在图16(a)~图16(f)所示的磁器件131a~131f中,Y轴方向(与包括第1方向以及第2方向的平面交叉的第3方向)上的第1半导体部件35的位置从Y轴方向(第3方向)上的第1导电部件21的中心的位置偏移。以多个第1半导体部件35的位置为基准,在非对称的位置设置有第1导电部件21。
例如,有时在晶体管的动作中第1半导体部件35的温度上升。例如,由于温度的上升,第1导电部件21等的温度上升。在非对称的位置设置第1导电部件21时,第1导电部件21中的温度的上升在第1导电部件21内变得不均匀。由此,第1对置磁性层11o的磁化11om稳定而易于判定。易于得到稳定的动作。
例如,第1导电部件21内的自旋扩散长等自旋特性在温度上升时降低。通过在不均匀的(例如非对称的)区域设置第1导电部件21,能够使对其上的第1对置磁性层11o作用的记录电流密度变得不均匀。由此,第1对置磁性层11o的磁化11om的反转部分易于被限定。例如,能够使反转电流分布变窄。由此,例如,易于得到稳定的动作。例如,能够得到高的成品率。
例如,有时伴随第1半导体部件35的温度的上升,在第1导电部件21内导入不均匀的应力。由此,有时在第1导电部件21内形成反转电流密度局部地变低的区域。由此,磁化11om稳定而易于反转。易于得到稳定的动作。
在磁器件131e中,第1导电部件21的平面形状是扁平圆状,第1层叠体S1的平面形状是扁平圆状。在磁器件131f中,第1导电部件21的平面形状是角部为圆角的矩形形状,第1层叠体S1的平面形状是扁平圆状。
图17(a)~图17(c)是例示第3实施方式所涉及的磁器件的示意性透射俯视图。
在图17(a)~图17(c)所示的磁器件132a~132c中,第1半导体部件35在第3方向(例如Y轴方向)上延伸。第3方向与和第1方向以及第2方向交叉的平面交叉。在该例子中,从第1半导体部件35的一部分向第1导电部件21的一部分的方向沿着第2方向(Z轴方向)。例如,第1导电部件21的一部分在Z轴方向上与第1半导体部件35重叠。
在磁器件132a~132c中,X轴方向上的第1半导体部件35的位置从X轴方向上的第1导电部件21的中心的位置偏移。例如,以多个第1半导体部件35的位置为基准,在非对称的位置设置有第1导电部件21。
在磁器件130、130a~130e、131a~131f以及132a~132c的例子中,例如,第1半导体部件35与第1导电部件21电连接。在磁器件130c以及131d的例子中,除了第1层叠体S1以外,还设置第2层叠体S2。
图18是例示第3实施方式所涉及的磁器件的示意性立体图。
如图18所示,在磁器件133中,设置写入用的位线W-BL、读出用的位线R-BL、写入用的字线W-WL以及读出用的字线R-WL。
第1晶体管Tr1的写入用的漏极Drw经由第2连接部32与写入用的位线W-BL电连接。读出用的漏极Drr经由第1连接部31与读出用的位线R-BL电连接。写入用的位线W-BL和第1导电部件21通过导电部75e电连接。读出用的位线R-BL和第1导电部件21通过导电部75f电连接。
图19是例示第3实施方式所涉及的磁器件的示意性立体图。
如图19所示,在磁器件134中,设置第1元件11E、第1晶体管Tn1、第2晶体管Tp1、第1布线77A、第2布线77B以及第3布线77C。第1晶体管Tn1以及第2晶体管Tp1是fin型晶体管。这样,在第1实施方式所涉及的磁性器件中,第1晶体管Tn1以及第2晶体管Tp1的至少任意一个也可以包括fin型晶体管。
例如,第1晶体管Tn1包括第2半导体部件36。第2晶体管Tp1包括第1半导体部件35。
在磁器件134中,设置有第1导电部25e以及第2导电部26e。第1导电部25e与第1导电部件21的第1部分21a电连接。第2导电部26e与第1导电部件21的第2部分21b电连接。第1部分21a在第1方向(X轴方向)上处于第1导电部25e的一部分与第2导电部26e的一部分26p之间。第2部分21b在第1方向上处于第1部分21a与第2导电部26e的一部分26p之间。
这样,也可以组合第1~第3实施方式的至少2个。
以下,说明包含于实施方式所涉及的磁器件的要素的结构的例子。
第1导电部件21例如包含从由Ta、W、Re、Os、Ir、Pt、Au、Cu、Ag以及Pd构成的群选择的至少1个。第1导电部件21的厚度例如是3nm以上且10nm以下(例如5nm)。
第1磁性层11以及第2磁性层12的至少任意一个例如包含从由Fe以及Co构成的群选择的至少1个。这些磁性层也可以包括层叠膜。层叠膜例如具有CoFe膜(厚度为2nm)/Ru膜(厚度为0.8nm)/Co膜/CoFeB膜(厚度为2nm)的结构。
第1对置磁性层11o以及第2对置磁性层12o的至少任意一个例如包含从由Fe以及Co构成的群选择的至少1个和硼。这些磁性层的厚度例如是1nm以上且2nm以下(例如1.6nm)。
第1非磁性层11n以及第2非磁性层12n的至少任意一个例如包含Mg以及氧。这些非磁性层的厚度例如是1nm以上且2nm以下(例如1.4nm)。
与上述材料以及厚度有关的记载是例子,包含于磁器件的要素的结构能够变更。
实施方式例如包括以下的结构(例如技术方案)。
(结构1)
一种磁器件,具备:
第1元件,包括第1导电部件和第1层叠体,并且所述第1导电部件包括第1部分、第2部分以及所述第1部分与所述第2部分之间的第3部分,所述第1层叠体包括第1磁性层和设置于所述第3部分与所述第1磁性层之间的第1对置磁性层;
第1晶体管,包括第1端、第1另一端以及第1栅极;
第2晶体管,包括第2端、第2另一端以及第2栅极;
第1布线;
第2布线;以及
第3布线,
所述第1另一端与所述第1部分电连接,
所述第2另一端与所述第1磁性层电连接,
所述第1布线与所述第2部分电连接,
所述第2布线与所述第1栅极以及第2栅极电连接,
所述第3布线与所述第1端以及所述第2端电连接。
(结构2)
根据结构1所述的磁器件,其中,
还具备控制部,
所述控制部与所述第1布线、所述第2布线以及所述第3布线电连接,
所述控制部能够实施第1写入动作和第1读出动作,
在所述第1写入动作中,所述控制部使所述第2布线成为选择状态,经由所述第1晶体管对所述第1部分与所述第2部分之间供给电流,
在所述第1读出动作中,所述控制部使所述第2布线成为非选择状态,经由所述第2晶体管检测与所述第1层叠体的电阻对应的值。
(结构3)
根据结构1或者2所述的磁器件,其中,
从所述第3部分向所述第1磁性层的第2方向与从所述第1部分向所述第2部分的第1方向交叉,
从所述第1端向所述第3布线的一部分的方向沿着所述第2方向,
从所述第1端向所述第2部分的一部分的方向沿着所述第2方向,
从所述第2端向所述第3布线的另一部分的方向沿着所述第2方向,
从所述第1另一端向所述第1部分的方向沿着所述第2方向。
(结构4)
根据结构3所述的磁器件,其中,
还具备电连接所述第1磁性层和所述第2另一端的第1连接部件,
从所述第2端向所述第1连接部件的一部分的方向沿着所述第2方向。
(结构5)
根据结构2~4中的任意1个所述的磁器件,其中,
从所述第1层叠体向所述第1布线的方向沿着所述第2方向。
(结构6)
根据结构1所述的磁器件,其中,还具备:
第3晶体管,包括第3端、第3另一端以及第3栅极;
第4晶体管,包括第4端、第4另一端以及第4栅极;以及
第4布线,
所述第1元件还包括第2层叠体,
所述第1导电部件包括第4部分以及第5部分,所述第5部分在所述第2部分与所述第4部分之间,
所述第2层叠体包括第2磁性层和设置于所述第5部分与所述第2磁性层之间的第2对置磁性层,
所述第3另一端与所述第4部分电连接,
所述第4另一端与所述第2磁性层电连接,
所述第4布线与所述第3栅极以及第4栅极电连接,
所述第3布线与所述第3端以及所述第4端电连接。
(结构7)
根据结构6所述的磁器件,其中,
还具备控制部,
所述控制部与所述第1布线、所述第2布线、所述第3布线以及所述第4布线电连接,
所述控制部能够实施第1写入动作、第2写入动作、第1读出动作以及第2读出操作,
在所述第1写入动作中,所述控制部使所述第2布线成为选择状态,经由所述第1晶体管对所述第1部分与所述第2部分之间供给电流,
在所述第2写入动作中,所述控制部使所述第4布线成为选择状态,经由所述第3晶体管对所述第4部分与所述第2部分之间供给电流,
在所述第1读出动作中,所述控制部使所述第2布线成为非选择状态,经由所述第2晶体管检测与所述第1层叠体的电阻对应的值,
在所述第2读出动作中,所述控制部使所述第4布线成为非选择状态,经由所述第4晶体管检测与所述第2层叠体的电阻对应的值。
(结构8)
根据结构6所述的磁器件,其中,
还具备控制部,
所述控制部与所述第1布线、所述第2布线、所述第3布线以及所述第4布线电连接,
所述控制部能够实施第1写入动作、第2写入动作以及读出操作,
在所述第1写入动作中,所述控制部使所述第2布线成为选择状态,经由所述第1晶体管对所述第1部分与所述第2部分之间供给电流,
在所述第2写入动作中,所述控制部使所述第4布线成为选择状态,经由所述第3晶体管对所述第4部分与所述第2部分之间供给电流,
在所述读出动作中,所述控制部使所述第2布线以及所述第4布线成为非选择状态,经由所述第2晶体管以及所述第4晶体管检测与所述第2部分的电位对应的值。
(结构9)
根据结构6~8中的任意1个所述的磁器件,其中,
从所述第3部分向所述第1磁性层的第2方向与从所述第1部分向所述第2部分的第1方向交叉,
从所述第5部分向所述第2磁性层的方向沿着所述第2方向,
从所述第2另一端向所述第3布线的一部分的方向沿着所述第2方向,
所述第1方向上的所述第2布线的位置处于所述第1方向上的所述第1部分的位置与所述第1方向上的所述第4部分的位置之间,
所述第1方向上的所述第4布线的位置处于所述第1方向上的所述第2布线的位置与所述第1方向上的所述第4部分的所述位置之间,
所述第1方向上的所述第3布线的位置处于所述第1方向上的所述第2布线的所述位置与所述第1方向上的所述第4布线的所述位置之间。
(结构10)
根据结构6~9中的任意1个所述的磁器件,其中,
从所述第1另一端向所述第1部分的方向沿着所述第2方向,
从所述第1端向所述第3布线的一部分的方向沿着所述第2方向,
从所述第3另一端向所述第4部分的方向沿着所述第2方向。
(结构11)
根据结构10所述的磁器件,其中,还具备:
第1连接部件,电连接所述第1磁性层和所述第2另一端;以及
第2连接部件,电连接所述第2磁性层和所述第4另一端,
从所述第2布线向所述第1连接部件的方向沿着所述第2方向,
从所述第4布线向所述第2连接部件的方向沿着所述第2方向。
(结构12)
根据结构6所述的磁器件,其中,
还具备第5布线,
所述第5布线与所述第1部分以及所述第4部分的至少任意一个电连接。
(结构13)
根据结构12所述的磁器件,其中,
还具备第3连接部件以及第4连接部件,
所述第3连接部件电连接所述第5布线和所述第1部分,
所述第4连接部件电连接所述第5布线和所述第4部分,
所述第3连接部件在所述第2方向上与所述第1另一端重叠,
所述第4连接部件在所述第2方向上与所述第3另一端重叠。
(结构14)
根据结构1~13中的任意1个所述的磁器件,其中,还具备:
第1导电部,与所述第1部分电连接;以及
第2导电部,与所述第2部分电连接,
从所述第1导电部向所述第2导电部的方向沿着第1方向,
所述第1部分在所述第1方向上处于所述第1导电部的一部分与所述第2导电部的一部分之间,
所述第2部分在所述第1方向上处于所述第1部分与所述第2导电部的所述一部分之间。
(结构15)
根据结构1~14中的任意1个所述的磁器件,其中,
所述第1晶体管以及所述第2晶体管的至少任意一个包括fin型晶体管。
(结构16)
一种磁器件,具备:
第1元件,包括第1导电部件和第1层叠体,并且所述第1导电部件包括第1部分、第2部分以及所述第1部分与所述第2部分之间的第3部分,所述第1层叠体包括第1磁性层和设置于所述第3部分与所述第1磁性层之间的第1对置磁性层;
第1导电部,与所述第1部分电连接;
第2导电部,与所述第2部分电连接;以及
晶体管,
从所述第1导电部向所述第2导电部的方向沿着第1方向,
所述第1部分在所述第1方向上处于从所述第1导电部的一部分与所述第2导电部的一部分之间,
所述第2部分在所述第1方向上处于所述第1部分与所述第2导电部的所述一部分之间,
所述第1导电部以及所述第2导电部的至少1个与所述晶体管电连接。
(结构17)
根据结构16所述的磁器件,其中,
所述第1部分包括与所述第1方向交叉的第1侧面,
所述第2部分包括与所述第1方向交叉的第2侧面,
所述第1导电部的所述一部分与所述第1侧面对置,
所述第2导电部的所述一部分与所述第2侧面对置。
(结构18)
根据结构16所述的磁器件,其中,还具备:
第1绝缘部分;以及
第2绝缘部分,
所述第1绝缘部分处于所述第1层叠体与所述第1导电部之间,
所述第2绝缘部分处于所述第1层叠体与所述第2导电部之间。
(结构19)
一种磁器件,具备:
第1元件,包括第1导电部件和第1层叠体,并且所述第1导电部件包括第1部分、第2部分以及所述第1部分与所述第2部分之间的第3部分,所述第1层叠体包括第1磁性层和设置于所述第3部分与所述第1磁性层之间的第1对置磁性层;以及
fin型的第1晶体管,
从所述第1部分向所述第2部分的方向沿着第1方向,
从所述第3部分向所述第1磁性层的第2方向与所述第1方向交叉,
所述第1晶体管包括第1半导体部件,
从所述第1半导体部件的至少一部分向所述第1导电部件的至少一部分的方向沿着所述第2方向。
(结构20)
根据结构19所述的磁器件,其中,
所述第1半导体部件沿着所述第1方向延伸,
与包括所述第1方向以及所述第2方向的平面交叉的第3方向上的所述第1半导体部件的位置从所述第3方向上的所述第1导电部件的中心的位置偏移。
(结构21)
根据结构19所述的磁器件,其中,
所述第1半导体部件沿着与包括所述第1方向以及所述第2方向的平面交叉的第3方向延伸,
所述第1方向上的所述第1半导体部件的位置从所述第1方向上的所述第1导电部件的中心的位置偏移。
(结构22)
根据结构19所述的磁器件,其中,
所述第1半导体部件在第3方向上延伸,
所述第3方向和与所述第1方向以及所述第2方向交叉的平面交叉。
(第4实施方式)
图20是例示第4实施方式所涉及的磁器件的示意性立体图。
图21~图24是例示第4实施方式所涉及的磁器件的示意性俯视图。
图21~图24与磁器件的各层的俯视图对应。
如图20所示,实施方式所涉及的磁器件140包括第1元件11E、第2元件12E、第1晶体管Tr1、第2晶体管Tr2、第3晶体管Tr3、第4晶体管Tr4、第5晶体管Tr5、第6晶体管Tr6、第1布线77A、第2布线77B、第3布线77C、第4布线77D以及第5布线77E。
如图20以及图21所示,第1晶体管Tr1包括第1端Ts1、第1另一端Td1以及第1栅极Tg1,是第1导电类型。第2晶体管Tr2包括第2端Ts2、第2另一端Td2以及第2栅极Tg2,是第2导电类型。第3晶体管Tr3包括第3端Ts3、第3另一端Td3以及第3栅极Tg3,是第1导电类型。第4晶体管Tr4包括第4端Ts4、第4另一端Td4以及第4栅极Tg4,是第2导电类型。第5晶体管Tr5包括第5端Ts5、第5另一端Td5以及第5栅极Tg5,是第1导电类型。第6晶体管Tr6包括第6端Ts6、第6另一端Td6以及第6栅极Tg6,是第1导电类型。以下,第1导电类型是n形,第2导电类型是p形。
第1端Ts1的至少一部分也可以与第3端Ts3的至少一部分重叠。第2端Ts2的至少一部分也可以与第4端Ts4的至少一部分重叠。第5端Ts5的至少一部分也可以与第6端Ts6的至少一部分重叠。第1端Ts1也可以与第3端Ts3实质上相同。第2端Ts2也可以与第4端Ts4实质上相同。第5端Ts5也可以与第6端Ts6实质上相同。
如图20所示,第1元件11E以及第2元件12E的各个元件包括第1导电部件21、第1层叠体S1以及第2层叠体S2。
第1导电部件21包括第1部分21a、第2部分21b、第3部分21c、第4部分21d以及第5部分21e。第2部分21b在第1部分21a与第4部分21d之间。第3部分21c在第1部分21a与第2部分21b之间。第5部分21e在第2部分21b与第4部分21d之间。
第1层叠体S1包括第1磁性层11和设置于第3部分21c与第1磁性层11之间的第1对置磁性层11o。也可以在第1对置磁性层11o与第1磁性层11之间设置第1非磁性层11n。
第2层叠体S2包括第2磁性层12和设置于第5部分21e与第2磁性层12之间的第2对置磁性层12o。也可以在第2对置磁性层12o与第2磁性层12之间设置第2非磁性层12n。
如图20所示,第1另一端Td1与第1元件11E的第1导电部件21的第1部分21a电连接。在该例子中,该连接通过导电部75a进行。
第2另一端Td2与第1元件11E的第1磁性层11以及第2元件12E的第1磁性层11电连接。在该例子中,该连接通过第1连接部件CN1进行。
第3另一端Td3与第1元件11E的第1导电部件21的第4部分21d电连接。在该例子中,该连接通过导电部75c进行。
第4另一端Td4与第1元件11E的第2磁性层12以及第2元件12E的第2磁性层12电连接。在该例子中,该连接通过第2连接部件CN2进行。
第5另一端Td5与第2元件12E的第1导电部件21的第1部分21a电连接。在该例子中,该连接通过导电部75d进行。
第6另一端Td6与第2元件12E的第1导电部件21的第4部分21d电连接。在该例子中,该连接通过导电部75e进行。
第1布线77A与第1元件11E的第1导电部件21的第2部分21b电连接。在该例子中,该连接通过导电部75b进行。第1布线77A例如是写入用以及读出用的位线W/R-BL1。
第2布线77B与第1栅极Tg1、第2栅极Tg2以及第5栅极Tg5电连接。第2布线77B例如是写入用以及读出用的字线W/R-WL1。
第3布线77C与第1端Ts1、第2端Ts2、第3端Ts3、第4端Ts4、第5端Ts5以及第6端Ts6电连接。第3布线77C例如是源极线SL。在实施方式中,也可以针对晶体管的每个极性,第1端Ts1、第3端Ts3、第5端Ts5以及第6端Ts6电连接,第2端Ts2和第4端Ts4电连接。
第4布线77D与第3栅极Tg3、第4栅极Tg4以及第6栅极Tg6电连接。第4布线77D例如是写入用以及读出用的字线W/R-WL2。
第5布线77E与第2元件11E的第1导电部件21的第2部分21b电连接。在该例子中,该连接通过导电部75f进行。第5布线77E例如是写入用以及读出用的位线W/R-BL1。
例如,控制部70与第1布线77A、第2布线77B、第3布线77C、第4布线77D、第5布线77E、导电部75b以及导电部75f电连接。通过控制部70,进行关于第1元件11E以及第2元件12E的写入动作以及读出动作。
在磁器件140中,读出用的晶体管(第2晶体管Tr2以及第4晶体管Tr4)被第1元件11E以及第2元件12E共用。能够削减晶体管的数量。能够提供能够高密度化的磁器件。通过共用晶体管,例如能够降低功耗。
如图21所示,在该例子中,第2布线77B、第3布线77C以及第4布线77D在Y轴方向上延伸。第2晶体管Tr2在Y轴方向上处于第1晶体管Tr1与第5晶体管Tr5之间。第4晶体管Tr4在Y轴方向上处于第3晶体管Tr3与第6晶体管Tr6之间。第1栅极Tg1、第2栅极Tg2以及第5栅极Tg5在Z轴方向上与第2布线77B重叠。第3栅极Tg3、第4栅极Tg4以及第6栅极Tg6在Z轴方向上与第4布线77D重叠。
如图22所示,在该例子中,在Z轴方向上,第1元件11E的第1导电部件21与第1晶体管Tr1以及第3晶体管Tr3重叠。在该例子中,在Z轴方向上,第2元件12E的第1导电部件21与第5晶体管Tr5以及第6晶体管Tr6重叠。第1元件11E的第1层叠体S1在Z轴方向上与第1栅极Tg1重叠。第1元件11E的第2层叠体S2在Z轴方向上与第3栅极Tg3重叠。第2元件12E的第1层叠体S1在Z轴方向上与第5栅极Tg5重叠。第2元件12E的第2层叠体S2在Z轴方向上与第6栅极Tg6重叠。
如图23所示,第1连接部件CN1在Z轴方向上与第1元件11E的第1磁性层11、第2另一端Td2以及第2元件12E的第1磁性层11重叠。第2连接部件CN2在Z轴方向上与第1元件11E的第2磁性层12、第4另一端Td4以及第2元件12E的第2磁性层12重叠。在实施方式中,第2晶体管Tr2以及第4晶体管Tr4的至少任意一个也可以包括与第1导电部件21不重叠的区域。
如图24所示,第1布线77A以及第5布线77E沿着X轴方向延伸。
图25是例示第4实施方式所涉及的磁器件的示意性立体图。
图26~图29是例示第4实施方式所涉及的磁器件的示意性俯视图。
图26~图29与磁器件的各层的俯视图对应。
如图25所示,在实施方式所涉及的磁器件141中,除了关于磁器件141说明的第1元件11E以及第2元件12E以外,还设置第3元件13E。也可以还设置第4元件14E、第5元件15E以及第6元件16E。磁器件141中的第1元件11E以及第2元件12E的结构与磁器件140中的第1元件11E以及第2元件12E的结构相同。
磁器件141包括第3元件13E、第7晶体管Tr7、第8晶体管Tr8、第9晶体管Tr9、第6布线77F、第7布线77G、第8布线77H以及第9布线77I。
如图25以及图26所示,第7晶体管Tr7包括第7端Ts7、第7另一端Td7以及第7栅极Tg7,是第1导电类型(例如n形)。第8晶体管Tr8包括第8端Ts8、第8另一端Td8以及第8栅极Tg8,是第2导电类型(例如p形)。第9晶体管Tr9包括第9端Ts9、第9另一端Td9以及第9栅极Tg9,是第2导电类型(例如p形)。
如图25所示,第2元件13E包括第1导电部件21、第1层叠体S1以及第2层叠体S2。第1元件11E的第1导电部件21的第4部分21d与第3元件13E的第1导电部件21的第1部分21a电连接。第1元件11E的第1导电部件21的第4部分21d也可以与第3元件13E的第1导电部件21的第1部分21a连续。第1元件11E的第1导电部件21的第4部分21d和第3元件13E的第1导电部件21的第1部分21a的边界既可以明确也可以不明确。
如图25所示,第7另一端Td7与第3元件13E的第1导电部件21的第4部分21d电连接。第8另一端Td8与第3元件13E的第1磁性层11电连接。在该例子中,该连接通过第3连接部件CN3进行。第9另一端Td9与第3元件13E的第2磁性层12电连接。在该例子中,该连接通过第4连接部件CN4进行。
第6布线77F与第8栅极Tg8电连接。第6布线77F例如是写入用以及读出用的字线W/R-WL3。第7布线77G与第7栅极Tg7以及第9栅极Tg9电连接。第7布线77G例如是写入用以及读出用的字线W/R-WL4。第8布线77H与第7端Ts7、第8端Ts8以及第9端Ts9电连接。第8布线77H例如是源极线SL2。第3布线77C例如是源极线SL1。第9布线77I与第3元件13E的第1导电部件21的第2部分21b电连接。在该例子中,该连接通过导电部75g进行。
在磁器件141中,第3元件13E的第1导电部件21的第1部分21a的电位通过第3晶体管Tr3控制。第3晶体管Tr3由第1元件11E以及第3元件13E共用。能够削减晶体管的数量。能够提供能够高密度化的磁器件。通过共用晶体管,例如能够降低功耗。
如图26所示,第5布线77F、第7布线77G以及第8布线77H沿着Y轴方向延伸。在该例子中,第5晶体管Tr5以及第6晶体管Tr6的Y轴方向上的位置处于第2晶体管Tr2以及第4晶体管Tr4的Y轴方向上的位置与第8晶体管Tr8以及第9晶体管Tr9的Y轴方向上的位置之间。在该例子中,在X轴方向上,第3晶体管Tr3处于第1晶体管Tr1与第7晶体管Tr7之间。
在Z轴方向上,第8栅极Tg8与第6布线77F重叠。第7栅极Tg7以及第9栅极Tg9与第7布线77G重叠。第7端Ts7、第8端Ts8以及第9端Ts9与第8布线77H重叠。
如图27所示,第3元件13E的第1层叠体S1在Z轴方向上与第6布线77F重叠。第3元件13E的第2层叠体S2在Z轴方向上与第7布线77G重叠。
如图28所示,第3连接部件CN3在Z轴方向上与第3元件13E的第1磁性层11以及第8另一端Td8重叠。第4连接部件CN4在Z轴方向上与第3元件13E的第2磁性层12以及第9另一端Td9重叠。
如图29所示,第1布线77A(写入用以及读出用的位线W/R-BL1)、第5布线77E(写入用以及读出用的位线W/R-BL2)以及第9布线77I(写入用以及读出用的位线W/R-BL3)沿着X轴方向延伸。
如图25所示,磁器件141也可以还包括其他元件(例如第4元件14E、第5元件15E以及第6元件16E等)。第4元件14E例如也可以具有与第3元件13E同样的结构。第5元件15E例如也可以具有与第2元件12E同样的结构。第6元件16E例如也可以具有与第3元件13E同样的结构。
第4元件14E的第1导电部件21的第2部分21b通过导电部75h与写入用以及读出用的字线W/R-WL4电连接。第4元件14E的第1导电部件21的第4部分21d与第10晶体管Tr10电连接。
第5元件15E的第1导电部件21的第2部分21b通过导电部75i与写入用以及读出用的字线W/R-WL5电连接。第5元件15E的第1导电部件21的第1部分21a与第11晶体管Tr11电连接。第5元件15E的第1导电部件21的第4部分21d与第12晶体管Tr12电连接。
第6元件16E的第1导电部件21的第2部分21b通过导电部75j与写入用以及读出用的字线W/R-WL6电连接。第6元件16E的第1导电部件21的第4部分21d与第13晶体管Tr13电连接。
第10晶体管Tr10、第11晶体管Tr11、第12晶体管Tr12以及第13晶体管Tr13例如是n形。
第2布线77B与第1栅极Tg1、第2栅极Tg2、第5栅极Tg5以及第11晶体管Tr11的栅极电连接。第3布线77C与第1端Ts1、第2端Ts2、第3端Ts3、第4端Ts4、第5端Ts5、第6端Ts6、第11晶体管Tr11的端(源极)以及第12晶体管Tr12的端(源极)电连接。第4布线77D与第3栅极Tg3、第4栅极Tg4、第6栅极Tg6以及第12晶体管Tr12的栅极电连接。第7布线77G与第7栅极Tg7、第9栅极Tg9、第10晶体管Tr10的栅极、第13晶体管Tr13的栅极电连接。第8布线77H与第7端Ts7、第8端Ts8、第9端Ts9、第10晶体管Tr10的端(源极)以及第13晶体管Tr13的端(源极)电连接。
如图29所示,与第4元件14E对应地,设置写入用以及读出用的位线W/R-BL4。与第5元件15E对应地,设置写入用以及读出用的位线W/R-BL5。与第6元件16E对应地,设置写入用以及读出用的位线W/R-BL6。这些位线沿着X轴方向延伸。
图30是例示第4实施方式所涉及的磁器件的示意性俯视图。
如图30所示,在实施方式所涉及的磁器件142中,除了第1~第6元件11E~16E以外,还设置第7元件17E以及第8元件18E。与第7元件17E对应地,设置写入用以及读出用的位线W/R-BL7。与第8元件18E对应地,设置写入用以及读出用的位线W/R-BL8。这些位线沿着X轴方向延伸。设置于磁器件的元件的数量任意。
(第5实施方式)
图31是例示第5实施方式所涉及的磁器件的示意性立体图。
如图31所示,实施方式所涉及的磁器件150包括第1元件11E、第2元件12E、第1~第7晶体管Tr1~Tr7以及第1~第8布线77A~77H。
第1晶体管Tr1包括第1端Ts1、第1另一端Td1以及第1栅极Tg1,是第1导电类型(例如n形)。第2晶体管Tr2包括第2端Ts2、第2另一端Td2以及第2栅极Tg2,是第2导电类型(例如p形)。第3晶体管Tr3包括第3端Ts3、第3另一端Td3以及第3栅极Tg3,是第1导电类型。第4晶体管Tr4包括第4端Ts4、第4另一端Td4以及第4栅极Tg4,是第2导电类型。第5晶体管Tr5包括第5端Ts5、第5另一端Td5以及第5栅极Tg5,是第1导电类型。第6晶体管Tr6包括第6端Ts6、第6另一端Td6以及第6栅极Tg6,是第2导电类型。第7晶体管Tr7包括第7端Ts7、第7另一端Td7以及第7栅极Tg7,是第2导电类型。
第1元件11E以及第2元件12E的各个元件包括第1导电部件21、第1层叠体S1以及第2层叠体S2。在磁器件150中的、第1导电部件21、第1层叠体S1以及第2层叠体S2中,也可以应用已经说明的与它们有关的结构。
第1元件11E的第1导电部件21的第4部分21d与第2元件12E的第1导电部件21的第1部分21a电连接。在该例子中,第1元件11E的第1导电部件21的第4部分21d也可以与第3元件13E的第1导电部件21的第1部分21a连续。第1元件11E的第1导电部件21的第4部分21d和第3元件13E的第1导电部件21的第1部分21a的边界既可以明确也可以不明确。
第1另一端Td1与第1元件11E的第1导电部件21的第1部分21a电连接。第2另一端Td2与第1元件11E的第1磁性层11电连接。第3另一端Td3与第1元件11E的第1导电部件21的第4部分21d以及第2元件12E的第1导电部件21的第1部分21a电连接。第4另一端Td4与第1元件11E的第2磁性层12电连接。
第5另一端Td5与第2元件12E的第1导电部件21的第4部分21d电连接。第6另一端Td6与第2元件12E的第1磁性层11电连接。第7另一端Td7与第2元件12E的第2磁性层12电连接。
第1布线77A与第1元件11E的第1导电部件21的第2部分21b电连接。第2布线77B与第1栅极Tg1以及第2栅极Tg2电连接。第3布线77C与第1端Ts1、第2端Ts2、第3端Ts3以及第4端Ts4电连接。第4布线77D与第3栅极Tg3以及第4栅极Tg4电连接。第5布线77E与第2元件12E的第1导电部件21的第2部分21b电连接。
第6布线77F与第6栅极Tg6电连接。第7布线77G与第5栅极Tg5以及第7栅极Tg7电连接。第8布线77H与第5端Ts5、第6端Ts6以及第7端Ts7电连接。
在磁器件150中,第3元件13E的第1导电部件21的第1部分21a的电位通过第3晶体管Tr3控制。第3晶体管Tr3由第1元件11E以及第3元件13E共用。能够削减晶体管的数量。能够提供能够高密度化的磁器件。通过共用晶体管,例如能够降低功耗。
在包含于磁器件150的要素的各层的结构中,也可以应用关于磁器件141已说明的结构。
(第6实施方式)
图32是例示第6实施方式所涉及的磁器件的示意性立体图。
图33~图37是例示第6实施方式所涉及的磁器件的示意性俯视图。
图33~图37与磁器件的各层的俯视图对应。
如图32所示,实施方式所涉及的磁器件160包括第1元件11E、第2元件12E、第3元件13E、第1晶体管Tr1、第2晶体管Tr2、第3晶体管Tr4、第1布线77A、第2布线77B、第3布线77C、第4布线77D、第5布线77E以及第6布线77F。
如图32以及图33所示,第1晶体管Tr3包括第1端Ts1、第1另一端Td1以及第1栅极Tg1,是第1导电类型(例如n形)。第2晶体管Tr2包括第2端Ts2、第2另一端Td3以及第2栅极Tg2,是第2导电类型(例如p形)。第3晶体管Tr3包括第3端Ts3、第3另一端Td3以及第3栅极Tg3,是第1导电类型。第4晶体管Tr4包括第4端Ts4、第4另一端Td4以及第4栅极Tg4,是第2导电类型。
第1端Ts1的至少一部分也可以与第3端Ts3的至少一部分重叠。第2端Ts2的至少一部分也可以与第4端Ts4的至少一部分重叠。第1端Ts1也可以与第3端Ts3实质上相同。第2端Ts2也可以与第4端Ts4实质上相同。
第1元件11E、第2元件12E以及第3元件13E的各个元件包括第1导电部件21、第1层叠体S1以及第2层叠体S2。在磁器件160中的、第1导电部件21、第1层叠体S1以及第2层叠体S2中,也可以应用已经说明的与它们有关的结构。
第1另一端Td1与第1元件11E的第1导电部件21的第1部分21a以及第3元件13E的第1导电部件21的第1部分21a电连接。在该例子中,该连接例如通过导电部75a以及导电部75d进行。
第2另一端Td2与第1元件11E的第1磁性层11以及第2元件12E的第1磁性层11电连接。在该例子中,该连接通过第1连接部件CN1进行。
第3另一端Td3与第1元件11E的第1导电部件21的第4部分21d以及第3元件13E的第1导电部件21的第4部分21d电连接。在该例子中,该连接通过导电部75c以及导电部75e进行。
第4另一端Td4与第1元件11E的第2磁性层12以及第2元件12E的第2磁性层12电连接。在该例子中,该连接通过第2连接部件CN2进行。
第1布线77A与第1元件11E的第1导电部件21的第2部分21b电连接。第2布线77B与第1栅极Tg1以及第2栅极Tg2电连接。第3布线77C与第1端Ts1、第2端Ts2、第3端Ts3以及第4端Ts4电连接。第4布线77D与第3栅极Tg3以及第4栅极Tg4电连接。第1布线77A例如是写入用以及读出用的位线W/R-BL1。
第5布线77E与第2元件12E的第1导电部件21的第2部分21b电连接。在该例子中,该连接通过导电部75h进行。第5布线77E例如是写入用以及读出用的位线W/R-BL2。
第6布线77F与第3元件13E的第1导电部件21的第2部分21b电连接。在该例子中,该连接通过导电部75i进行。第6布线77F例如是写入用以及读出用的位线W/R-BL3。
在磁器件160中,第1晶体管Tr1能够控制第1元件11E的第1导电部件21的第1部分21a的电位以及第3元件13E的第1导电部件21的第1部分21a的电位。第3晶体管Tr3能够控制第1元件11E的第1导电部件21的第4部分21d的电位以及第3元件13E的第1导电部件21的第4部分21d的电位。第1晶体管Tr1以及第3晶体管Tr3由第1元件11E以及第3元件13E共用。
第2晶体管Tr2能够控制第1元件11E的第1磁性层11的电位以及第2元件12E的第1磁性层11的电位。第4晶体管Tr4能够控制第1元件11E的第2磁性层12的电位以及第2元件12E的第2磁性层12的电位。第2晶体管Tr2以及第4晶体管Tr4由第1元件11E以及第2元件12E共用。能够削减晶体管的数量。能够提供能够高密度化的磁器件。通过共用晶体管,例如能够降低功耗。
如图34所示,导电部75a以及导电部75d也可以相互连续。导电部75c以及导电部75e也可以相互连续。
如图33以及图35所示,设置第2元件12E用的晶体管Tn。晶体管Tn是第1导电类型。设置第3元件13E用的晶体管Tp。晶体管Tp是第2导电类型。
如图35所示,例如,第1层叠体S1的X轴方向的长度比第1层叠体S1的Y轴方向的长度长。例如,第2层叠体S2的X轴方向的长度比第2层叠体S2的Y轴方向的长度长。例如,在第1元件11E、第2元件11E以及第3元件13E的各个元件中,第1对置磁性层11o的磁化11om、以及第2对置磁性层12o的磁化12om在稳定状态下沿着Y轴方向。
如图36所示,例如,第1连接部件CN1的Y轴方向的长度比第1连接部件CN1的X轴方向的长度长。例如,第2连接部件CN2的Y轴方向的长度比第2连接部件CN2的X轴方向的长度长。也可以设置第3元件13E用的第3连接部件CN3以及第4连接部件CN4。
如图37所示,第1布线77A(写入用以及读出用的位线W/R-BL1)、第5布线77E(写入用以及读出用的位线W/R-BL2)以及第6布线77F(写入用以及读出用的位线W/R-BL3)沿着X轴方向延伸。
(第7实施方式)
图38、图39(a)以及图39(b)是例示第7实施方式所涉及的磁器件的示意图。
如图38所示,实施方式所涉及的磁器件170包括第1元件11E、第2元件12E、第1晶体管Tr1、第2晶体管Tr2、第1布线77A、第2布线77B、第3布线77C以及第4布线77D。第1晶体管Tr1包括第1端Ts1、第1另一端Td1以及第1栅极Tg1。第1晶体管Tr1是第1导电类型(例如p形)的晶体管。第2晶体管Tr2包括第2端Ts2、第2另一端Td2以及第2栅极Tg2。第2晶体管Tr2是第2导电类型(例如p形)的晶体管。
如图39(a)以及图39(b)所示,第1元件11E以及第2元件12E的各个元件包括第1导电部件21、第1层叠体S1以及第1二极管DE1。第1导电部件21包括第1部分21a、第2部分21b以及第3部分21c。第3部分21c在第1部分21a与第2部分21b之间。第1层叠体S1包括第1磁性层11以及第1对置磁性层11o。第1对置磁性层11o设置于第3部分21c与第1磁性层11之间。在该例子中,在第1对置磁性层11o与第1磁性层11之间设置有第1非磁性层11n。
第1二极管DE1的阳极DA1以及阴极DC1的一方与第1磁性层11电连接。以下,将阳极DA1以及阴极DC1的一方设为阳极DA1。阳极DA1例如与第1层叠体S1层叠。阳极DA1例如与第1层叠体S1相接。
如图38所示,第1另一端Td1与第1元件11E的第1导电部件21的第1部分21a电连接。第2另一端Td2与第2元件12E的第1导电部件21的第1部分21a电连接。
第1布线77A与第1元件11E的第1导电部件21的第2部分21b以及第2元件12E的第1导电部件21的第2部分21b电连接。第2布线77B与第1栅极Tg1以及第2栅极Tg2电连接。第3布线77C与第1端Ts1以及第2端Ts2电连接。
如图38所示,第4布线77D与第1元件11E的第1二极管DE1的阳极DA1以及阴极DC1的另一方以及第2元件12E的第1二极管DE1的阳极DA1以及阴极DC1的另一方电连接。
第1布线77A例如是写入用的位线WBL1。第2布线77B例如是字线WL。第3布线77C例如是源极线SL。第4布线77D例如是读出用的位线RBL1。
以下,将阳极DA1以及阴极DC1的一方设为阳极DA1,将阳极DA1以及阴极DC1的另一方设为阴极DC1。
在实施方式中,也可以阳极DA1以及阴极DC1的一方是阴极DC1,阳极DA1以及阴极DC1的另一方是阳极DA1。在阳极DA1以及阴极DC1的一方是阴极DC1、且阳极DA1以及阴极DC1的另一方是阳极DA1的情况下施加到读出用的位线的电压的极性与在阳极DA1以及阴极DC1的一方是阳极DA1、且阳极DA1以及阴极DC1的另一方是阴极DC1的情况下施加到读出用的位线的电压的极性相反。
图40、图41(a)以及图41(b)是例示第7实施方式所涉及的磁器件的示意图。
图41(a)是包括晶体管的与X-Y平面对应的俯视图。图41(b)是包括第1导电部件21的与X-Y平面对应的俯视图。
如图40所示,第1元件11E的第1部分21a与第1另一端Td1连接。如图41(a)以及图41(b)所示,第1元件11E的第1导电部件21的至少一部分在第2方向(例如Z轴方向)上与第1晶体管Tr1重叠。第2方向与从第1部分21a向第2部分21b的第1方向(X轴方向)交叉。
如图40所示,第2元件12E的第1部分21a与第2另一端Td2连接。如图41(a)以及图41(b)所示,第2元件12E的第1导电部件21的至少一部分在第2方向(例如Z轴方向)上与第2晶体管Tr2重叠。
图42(a)~图42(d)是例示第7实施方式所涉及的磁器件的示意图。
这些图例示磁器件170中的动作。
如图42(a)所示,在向第1元件11E的写入动作中,写入用的位线WBL1成为“导通”,读出用的位线RBL1成为“断开”,字线WL成为“导通”。写入电流wc1在第1元件11E的第1导电部件21以及第1晶体管Tr1中流过。
如图42(b)所示,在向第2元件12E的写入动作中,写入用的位线WBL1成为“导通”,读出用的位线RBL1成为“断开”,字线WL成为“断开”。写入电流wc2在第2元件11E的第1导电部件21以及第2晶体管Tr2中流过。
如图42(c)所示,在第1元件11E的读出动作中,写入用的位线WBL1成为“断开”,读出用的位线RBL1成为“导通”,字线WL成为“导通”。读出电流rc1在第1晶体管Tr1以及第1元件11E(第1层叠体S1以及第1二极管DE1)中流过。
如图42(d)所示,在第2元件12E的读出动作中,写入用的位线WBL1成为“断开”,读出用的位线RBL1成为“导通”,字线WL成为“断开”。读出电流rc2在第2晶体管Tr2以及第2元件12E(第1层叠体S1以及第1二极管DE1)中流过。
图43、图44(a)以及图44(b)是例示第7实施方式所涉及的磁器件的示意图。
如图43所示,实施方式所涉及的磁器件171除了第1元件11E、第2元件12E、第1晶体管Tr1、第2晶体管Tr2、第1布线77A、第2布线77B、第3布线77C以及第4布线77D以外,还包括第3元件13E、第4元件14E、第3晶体管Tr3、第4晶体管Tr4、第5布线77E、第6布线77F以及第7布线77G。磁器件171中的、第1元件11E、第2元件12E、第1晶体管Tr1、第2晶体管Tr2、第1布线77A、第2布线77B、第3布线77C以及第4布线77D的结构与磁器件170中的结构相同。
第3晶体管Tr3包括第3端Ts3、第3另一端Td3以及第3栅极Tg3。第3晶体管Tr3是第1导电类型(例如n形)的晶体管。第4晶体管Tr4包括第4端Ts4、第4另一端Td4以及第4栅极Tg4。第4晶体管Tr4是第2导电类型(例如p形)的晶体管。
如图44(a)以及图44(b)所示,第3元件13E以及第4元件14E的各个元件包括上述第1导电部件21、第1层叠体S1以及第1二极管DE1。
如图43所示,第3另一端Td3与第3元件13E的第1导电部件21的第1部分21a电连接。第4另一端Td4与第4元件14E的第1导电部件21的第1部分21a电连接。
第5布线77E与第3元件13E的第1导电部件21的第2部分21b以及第4元件14E的第1导电部件21的第2部分21b电连接。第6布线77F与第3栅极Tg3以及第4栅极Tg4电连接。第3布线77C还与第3端Ts3以及第4端Ts4电连接。第7布线77G与第3元件13E的第1二极管DE1的阳极DA1以及阴极DC1的另一方以及第4元件14E的第1二极管DE1的阳极DA1以及阴极DC1的另一方电连接。例如,阳极DA1以及阴极DC1的另一方是阴极DC1。
第2布线77B例如是字线WL1。第5布线77E例如是写入用的位线WBL2。第6布线77F例如是字线WL2。第7布线77G例如是读出用的位线RBL2。
在磁器件171中,能够实施与磁器件170同样的动作。
图45(a)~图45(c)是例示第7实施方式所涉及的磁器件的示意图。
图45(a)是包括晶体管的与X-Y平面对应的俯视图。图45(b)是包括第1导电部件21的与X-Y平面对应的俯视图。
如图45(a)以及图45(b)所示,第1元件11E的第1导电部件21的至少一部分在第2方向(例如Z轴方向)上与第1晶体管Tr1重叠。第2方向与从第1部分21a向第2部分21b的第1方向(X轴方向)交叉。第2元件12E的第1导电部件21的至少一部分在第2方向(例如Z轴方向)上与第2晶体管Tr2重叠。
如图45(a)以及图45(c)所示,第3元件13E的第1导电部件21的至少一部分在第2方向(例如Z轴方向)上与第3晶体管Tr3重叠。第4元件14E的第1导电部件21的至少一部分在第2方向(例如Z轴方向)上与第4晶体管Tr4重叠。
图46是例示第7实施方式所涉及的磁器件的示意图。
如图46所示,实施方式所涉及的磁器件172也包括第1元件11E、第2元件12E、第1晶体管Tr1、第2晶体管Tr2、第1布线77A、第2布线77B、第3布线77C以及第4布线77D。在该例子中,第1晶体管Tr1也是第1导电类型的晶体管,第2晶体管Tr2也是第2导电类型的晶体管。第1二极管DE1的阳极DA1以及阴极DC1的一方(例如阳极DA1)与第1磁性层11电连接(参照图39(a)以及图39(b))。以下,关于磁器件172的结构的例子,与磁器件170的结构同样的部分的说明适当地省略。
第1另一端Td1与第1元件11E的第1导电部件21的第1部分21a以及第2元件12E的第1二极管DE1的阳极DA1以及阴极DC1的另一方(例如阴极DC1)电连接。第2另一端Td2与第1元件11E的第1二极管DE1的阳极DA1以及阴极DC1的另一方(例如阴极DC1)以及第2元件12E的第1导电部件21的第1部分21a电连接。
第1布线77A与第1元件11E的第1导电部件21的第2部分21b电连接。第2布线77B与第1栅极Tg1以及第2栅极Tg2电连接。第3布线77C与第1端Ts1以及第2端Ts2电连接。第4布线77D与第2元件12E的第1导电部件21的第2部分21b电连接。
第1布线77A例如是位线BL1。第2布线77B例如是字线WL。第3布线77C例如是源极线SL。第4布线77D例如是位线BL2。
在磁器件172中,一方的元件的读出电流在另一方的元件的第1导电部件21中流过。
(第8实施方式)
图47是例示第8实施方式所涉及的磁器件的示意图。
如图47所示,实施方式所涉及的磁器件180包括第1~第4元件11E~14E、第1~第4晶体管Tr1~Tr4以及第1~第11布线77A~77K。第1晶体管Tr1包括第1端Ts1、第1另一端Td1以及第1栅极Tg1。第2晶体管Tr2包括第2端Ts2、第2另一端Td2以及第2栅极Tg2。第3晶体管Tr3包括第3端Ts3、第3另一端Td3以及第3栅极Tg1。第4晶体管Tr4包括第4端Ts4、第4另一端Td4以及第4栅极Tg4。在第8实施方式中,第2晶体管Tr2的导电类型既可以与第1晶体管Tr1的导电类型相同,也可以不同。在第8实施方式中,第4晶体管Tr4的导电类型既可以与第3晶体管Tr3的导电类型相同,也可以不同。以下,第1~第4晶体管Tr1~Tr4是第1导电类型(例如n形)的晶体管。
在磁器件180中,第1元件11E、第2元件12E、第3元件13E以及第4元件14E的各个元件也包括上述第1导电部件21、第1层叠体S1以及第1二极管DE1(参照图39(a)、图39(b)、图44(a)以及图44(b))。第1二极管DE1的阳极DA1以及阴极DC1的一方(例如阳极DA1)与第1磁性层11电连接。
如图47所示,第1另一端Td1与第1元件11E的第1导电部件21的第1部分21a电连接。第2另一端Td2与第2元件12E的第1导电部件21的第1部分21a电连接。第3另一端Td3与第3元件13E的第1导电部件21的第1部分21a电连接。第4另一端Td4与第4元件14E的第1导电部件21的第1部分21a电连接。
第1布线77A与第1元件11E的第1导电部件21的第2部分21b电连接。第2布线77B与第1栅极Tg1以及第2栅极Tg2电连接。第3布线77C与第1端Ts1、第2端Ts2、第3端Ts3以及第4端Ts4电连接。第4布线77D与第1元件11E的第1二极管DE1的阳极DA1以及阴极DC1的另一方(例如阴极DC1)电连接。
第5布线77E与第2元件12E的第1导电部件21的第2部分21b电连接。第6布线77F与第3栅极Tg3以及第4栅极Tg4电连接。第7布线77G与第2元件12E的第1二极管DE1的阳极DA1以及阴极DC1的另一方(例如阴极DC1)电连接。第8布线77H与第3元件13E的第1导电部件21的第2部分21b电连接。第9布线77I与第3元件13E的第1二极管DE1的阳极DA1以及阴极DC1的另一方(例如阴极DC1)电连接。第10布线77J与第4元件14E的第1导电部件21的第2部分21b电连接。第11布线77K与第4元件14E的第1二极管DE1的阳极DA1以及阴极DC1的另一方(例如阴极DC1)电连接。
第1布线77A例如是写入用的位线WBL1。第2布线77B例如是字线WL1。第3布线77C例如是源极线SL。第4布线77D例如是读出用的位线RBL1。第5布线77E例如是写入用的位线WBL2。第6布线77F例如是字线WL2。第7布线77G例如是写入用的位线WBL2。第8布线77H例如是写入用的位线WBL3。第9布线77I例如是读出用的位线RBL3。第10布线77J例如是写入用的位线WBL4。第11布线77K例如是读出用的位线RBL4。
图48、图49(a)~图49(e)是例示第8实施方式所涉及的磁器件的示意图。
图49(a)是包括晶体管的与X-Y平面对应的俯视图。图49(b)是包括第1元件11E以及第2元件12E的第1导电部件21的与X-Y平面对应的俯视图。图49(c)是包括第3元件13E以及第4元件14E的第1导电部件21的与X-Y平面对应的俯视图。图49(d)是包括第1元件11E以及第2元件12E的Z-Y平面中的剖面图。图49(e)是包括第3元件13E以及第4元件14E的Z-Y平面中的剖面图。在这些剖面图中,绝缘部件被省略。
如图48所示,第1元件11E的第1部分21a与第1另一端Td1连接。第2元件12E的第1部分21a与第2另一端Td2连接。第3元件13E的第1部分21a与第3另一端Td3连接。第4元件14E的第1部分21a与第4另一端Td4连接。
如图49(a)、图49(b)以及图49(d)所示,第1元件11E的第1导电部件21的至少一部分(例如第1部分21a)在第2方向(例如Z轴方向)上与第1晶体管Tr1重叠。第2方向与从第1部分21a向第2部分21b的第1方向(X轴方向)交叉。第2元件12E的第1导电部件21的至少一部分(例如第1部分21a)在第2方向(例如Z轴方向)上与第2晶体管Tr2重叠。
如图49(a)、图49(c)以及图49(e)所示,第3元件13E的第1导电部件21的至少一部分(例如第1部分21a)在第2方向(例如Z轴方向)上与第3晶体管Tr3重叠。第4元件14E的第1导电部件21的至少一部分(例如第1部分21a)在第2方向(例如Z轴方向)上与第4晶体管Tr4重叠。
从第1晶体管Tr1向第3晶体管Tr3的方向沿着第1方向(例如X轴方向)。从第2晶体管Tr2向第4晶体管Tr4的方向沿着第1方向。从第2晶体管Tr2向第1晶体管Tr1的方向包含第3方向的分量。第3方向与包括第1方向以及第2方向的平面交叉。第3方向例如是Y轴方向。从第4晶体管Tr4向第3晶体管Tr3的方向包含第3方向的分量。
如图49(d)以及图49(e)所示,第1元件11E的第2方向(Z轴方向)上的位置处于第1晶体管Tr1的第2方向上的位置与第3元件13E的第2方向上的位置之间。第1元件11E的第2方向上的位置处于第1晶体管Tr1的第2方向上的位置与第4元件14E的第2方向上的位置之间。第2元件12E的第2方向上的位置处于第2晶体管Tr2的第2方向上的位置与第3元件13E的第2方向上的位置之间。第2元件12E的第2方向上的位置处于第2晶体管Tr2的第2方向上的位置与第4元件14E的第2方向上的位置之间。第2方向上的位置例如与高度方向的位置对应。
图50、图51(a)~图51(e)是例示第8实施方式所涉及的磁器件的示意图。
图50是例示实施方式所涉及的磁器件181的示意图。磁器件181中的元件的配置与磁器件180中的元件的配置不同。磁器件181中的其他结构与磁器件180中的结构相同。以下,说明磁器件181中的元件的配置的例子。
图51(a)是包括晶体管的与X-Y平面对应的俯视图。图51(b)是包括第1元件11E以及第2元件12E的第1导电部件21的与X-Y平面对应的俯视图。图51(c)是包括第3元件13E以及第4元件14E的第1导电部件21的与X-Y平面对应的俯视图。图51(d)是包括第1元件11E以及第3元件13E的Z-Y平面中的剖面图。图51(e)是包括第2元件12E以及第4元件14E的Z-Y平面中的剖面图。在这些剖面图中,绝缘部件被省略。
如图51(a)、图51(b)以及图51(d)所示,第1元件11E的第1导电部件21的至少一部分(例如第1部分21a)在第2方向(例如Z轴方向)上与第1晶体管Tr1重叠。如图51(e)所示,第2元件12E的第1导电部件21的至少一部分(例如第1部分21a)在第2方向上与第2晶体管Tr2重叠。
如图51(a)、图51(c)以及图51(d)所示,第3元件13E的第1导电部件21的至少一部分(例如第1部分21a)在第2方向上与第3晶体管Tr3重叠。如图51(e)所示,第4元件14E的第1导电部件21的至少一部分(例如第1部分21a)在第2方向上与第4晶体管Tr4重叠。
从第1晶体管Tr1向第4晶体管Tr4的方向沿着第1方向(X轴方向)。从第3晶体管Tr3向第2晶体管Tr2的方向沿着第1方向。从第3晶体管Tr3向第1晶体管Tr1的方向包含第3方向的分量。第3方向与包括第1方向以及第2方向的平面交叉。第3方向例如是Y轴方向。从第2晶体管Tr2向第4晶体管Tr4的方向包含第3方向的分量。
如图51(d)所示,第1元件11E的第2方向(例如Z轴方向)上的位置处于第1晶体管Tr1的第2方向上的位置与第3元件13E的第2方向上的位置之间。如图51(e)所示,第2元件12E的第2方向上的位置处于第2晶体管Tr2的第2方向上的位置与第4元件14E的第2方向上的位置之间。
在磁器件181中,相比于磁器件180,例如,易于抑制多个元件的密度之间的干扰。例如,易于提高多个元件的密度。
图52(a)以及图52(b)是例示实施方式所涉及的磁器件的一部分的示意图的剖面。
如图52(a)所示,在磁器件185中,第1二极管DE1例如包括金属硅化物层DsL。金属硅化物层DsL例如包含从由Ni、Al、Au、Pt、Er、Co、Pd、Ti以及B构成的群选择的至少1个和硅。通过第1二极管DE1具有这样的结构,例如,能够得到高的耐热性。第1二极管DE1例如与肖特基二极管对应。
在实施方式中,第1二极管DE1的X-Y平面中的形状可以与第1层叠体S1的X-Y平面中的形状实质上相同。金属硅化物易于具有大的应力。在形成金属硅化物时,根据成为金属硅化物的基础的材料的构造,构造变化。由此,发生大的应力。由此,例如,第1二极管DE1的金属硅化物层DsL的应力施加到第1层叠体S1。易于通过应力所引起的各向异性控制包含于第1层叠体S1的磁性层的磁化。例如,在应用面内磁化配置的第1层叠体S1中,易于得到稳定的磁化。由此,即使在第1层叠体S1微细化的情况下,也能够得到稳定的动作。例如,易于得到大容量的磁器件。Ni、Co、Pt以及Pd的熔点比较接近形成第1层叠体S1时的工艺温度。通过金属硅化物层DsL包含这些材料,易于得到高的成品率。
如图52(b)所示,在磁器件186中,第1二极管DE1的金属硅化物层DsL也可以包括多个金属层DsL1和多个硅层DsL2。多个金属层DsL1的1个处于多个硅层DsL2的1个与多个硅层DsL2的另外的1个之间。多个硅层DsL2的1个处于多个金属层DsL1的1个与多个金属层DsL1的另外的1个之间。由多个金属层DsL1以及多个硅层DsL2形成硅化物。例如,易于得到稳定的整流特性。这样,第1二极管DE1也可以包含金属硅化物。易于得到稳定的特性,能够提供能够高密度化的磁器件。
磁器件185以及186的结构能够应用于第7实施方式以及第8实施方式所涉及的任意的磁器件。
图53是例示实施方式所涉及的磁器件的示意图。
如图53所示,实施方式所涉及的磁器件187a包括第1元件11E、第2元件12E、第1晶体管Tr1、第2晶体管Tr2以及第1~第6布线77A~77F。第1晶体管Tr1包括第1端Ts1、第1另一端Td1以及第1栅极Tg1。第2晶体管Tr2包括第2端Ts2、第2另一端Td2以及第2栅极Tg2。第2晶体管Tr2的导电类型既可以与第1晶体管Tr1的导电类型相同,也可以不同。
在磁器件187a中,第1元件11E以及第2元件12E的各个元件也包括上述第1导电部件21、第1层叠体S1以及第1二极管DE1(参照图39(a)以及图39(b))。第1二极管DE1的阳极DA1以及阴极DC1的一方(例如阳极DA1)与第1磁性层11电连接。
如图53所示,第1另一端Td1与第1元件11E的第1导电部件21的第1部分21a电连接。第2另一端Td2与第2元件12E的第1导电部件21的第1部分21a电连接。
第1布线77A与第1元件11E的第1导电部件21的第2部分21b电连接。第2布线77B与第1栅极Tg1以及第2栅极Tg2电连接。第3布线77C与第1端Ts1以及第2端Ts2电连接。第4布线77D与第1元件11E的第1二极管DE1的阳极DA1以及阴极DC1的另一方(例如阴极DC1)电连接。第5布线77E与第2元件12E的第1导电部件21的第2部分21b电连接。第6布线77F与第2元件12E的第1二极管DE1的阳极DA1以及阴极DC1的另一方(例如阴极DC1)电连接。
在磁器件187a中,例如,第1布线77A、第3布线77C、第4布线77D、第5布线77E以及第6布线77F延伸的方向沿着第1延伸方向Dx1(例如Y轴方向以及X轴方向的一方)延伸。例如,第2布线77B沿着与第1延伸方向Dx1交叉的第2延伸方向Dx2(例如Y轴方向以及X轴方向的另一方)延伸。包括第1延伸方向Dx1以及第2延伸方向Dx2的平面与Z轴方向交叉。包括第1延伸方向Dx1以及第2延伸方向Dx2的平面例如相对Z轴方向垂直。
在磁器件187a中,第1布线77A例如是写入用的位线WBL1。第2布线77B例如是字线WL。第3布线77C例如是源极线SL。第4布线77D例如是读出用的位线RBL1。第5布线77E例如是写入用的位线WBL2。第6布线77F例如是读出用的位线RBL2。
图54是例示实施方式所涉及的磁器件的示意图。
如图54所示,在实施方式所涉及的磁器件187b中,也包括第1元件11E、第2元件12E、第1晶体管Tr1、第2晶体管Tr2以及第1~第6布线77A~77F。磁器件187b中的这些要素的电连接关系与磁器件187a中的电连接关系相同。磁器件187a中的布线延伸的方向与磁器件187a中的布线延伸的方向不同。
在磁器件187b中,例如,第1布线77A、第3布线77C以及第5布线77E沿着第1延伸方向Dx1(例如Y轴方向以及X轴方向的一方)延伸。第2布线77B、第4布线77D以及第6布线77F沿着与第1延伸方向Dx1交叉的第2延伸方向Dx2(例如Y轴方向以及X轴方向的另一方)延伸。
在磁器件187b中,第1布线77A例如是写入用的位线WBL1。第2布线77B例如是字线WL。第3布线77C例如是源极线SL。第4布线77D例如是读出用的位线RBL1。第5布线77E例如是写入用的位线WBL2。第6布线77F例如是读出用的位线RBL2。
图55是例示实施方式所涉及的磁器件的示意图。
如图55所示,实施方式所涉及的磁器件187c除了第1元件11E、第2元件12E、第1晶体管Tr1、第2晶体管Tr2以及第1~第6布线77A~77F以外,还包括第3元件13E、第4元件14E、第3晶体管Tr3、第4晶体管Tr4以及第7~第11布线77G~77K。在磁器件187c中,第1元件11E、第2元件12E、第1晶体管Tr1、第2晶体管Tr2、以及第1~第6布线77A~77F的结构例如可以与磁器件187a中的结构相同。磁器件187c可以与磁器件180实质上相同。
第3晶体管Tr3包括第3端Ts3、第3另一端Td3以及第3栅极Tg3。第4晶体管Tr4包括第4端Ts4、第4另一端Td4以及第4栅极Tg4。第3晶体管Tr3以及第4晶体管Tr4的导电类型既可以与第1晶体管Tr1的导电类型相同,也可以不同。
在磁器件187c中,第3元件13E以及第4元件14E的各个元件也包括上述第1导电部件21、第1层叠体S1以及第1二极管DE1(参照图44(a)以及图44(b))。第1二极管DE1的阳极DA1以及阴极DC1的一方(例如阳极DA1)与第1磁性层11电连接。
如图55所示,第3另一端Td3与第3元件13E的第1导电部件21的第1部分21a电连接。第4另一端Td4与第4元件14E的第1导电部件21的第1部分21a电连接。
第3布线77C还与第3端Ts3以及第4端Ts4电连接。第7布线77G与第3栅极Tg3以及第4栅极Tg4电连接。第8布线77H与第3元件13E的第1导电部件21的第2部分21b电连接。第9布线77I与第3元件13E的第1二极管DE1的阳极DA1以及阴极DC1的另一方电连接。第10布线77J与第4元件14E的第1导电部件21的第2部分21b电连接。第11布线77K与第4元件14E的第1二极管DE1的阳极DA1以及阴极DC1的另一方电连接。
在磁器件187c中,例如,第1布线77A、第3布线77C、第4布线77D、第5布线77E、第6布线77F、第8布线77H、第9布线77I、第10布线77J以及第11布线77K沿着第1延伸方向Dx1(例如Y轴方向以及X轴方向的一方)延伸。第2布线77B以及第7布线77G沿着与第1延伸方向Dx1交叉的第2延伸方向Dx2(例如Y轴方向以及X轴方向的另一方)延伸。
在磁器件187c中,第1布线77A例如是写入用的位线WBL1。第2布线77B例如是字线WL1。第3布线77C例如是源极线SL。第4布线77D例如是读出用的位线RBL1。第5布线77E例如是写入用的位线WBL2。第6布线77F例如是读出用的位线RBL2。第7布线77G例如是字线WL2。第8布线77H例如是写入用的位线WBL3。第9布线77I例如是读出用的位线RBL3。第10布线77J例如是写入用的位线WBL4。第11布线77K例如是读出用的位线WBL4。
图56是例示实施方式所涉及的磁器件的示意图。
如图56所示,实施方式所涉及的磁器件187d也包括第1~第4元件11E~14E、第1~第4晶体管Tr1~TR4以及第1~第11布线77A~77K。在磁器件187d中,晶体管以及布线的电连接关系与磁器件187c中的关系相同。磁器件187d中的布线延伸的方向与磁器件187c中的布线延伸的方向不同。
在磁器件187d中,例如,第1布线77A、第3布线77C、第5布线77E、第8布线77H以及第10布线77J沿着第1延伸方向Dx1(例如Y轴方向以及X轴方向的一方)延伸。第2布线77B、第4布线77D、第6布线77F、第7布线77G、第9布线77I、第11布线77K沿着与第1延伸方向Dx1交叉的第2延伸方向Dx2(例如Y轴方向以及X轴方向的另一方)延伸。
在磁器件187d中,第1布线77A例如是写入用的位线WBL1。第2布线77B例如是字线WL1。第3布线77C例如是源极线SL。第4布线77D例如是读出用的字线RWL1。第5布线77E例如是写入用的位线WBL2。第6布线77F例如是读出用的字线RWL2。第7布线77G例如是字线WL2。第8布线77H例如是写入用的位线WBL3。第9布线77I例如是读出用的字线RWL3。第10布线77J例如是写入用的位线WBL4。第11布线77K例如是读出用的字线RWL4。
图57是例示实施方式所涉及的磁器件的示意图。
如图57所示,在实施方式所涉及的磁器件187d中,第1元件11E的第1部分21a与第1另一端Td1连接。第2元件12E的第1部分21a与第2另一端Td2连接。第3元件13E的第1部分21a与第3另一端Td3连接。第4元件14E的第1部分21a与第4另一端Td4连接。
图58是例示实施方式所涉及的磁器件的示意图。
如图58所示,实施方式所涉及的磁器件187e包括第1元件11E、第2元件12E、第1晶体管Tr1、第2晶体管Tr2、第1~第7布线77A~77G。第1晶体管Tr1包括第1端Ts1、第1另一端Td1以及第1栅极Tg1。第2晶体管Tr2包括第2端Ts2、第2另一端Td2以及第2栅极Tg2。第2晶体管Tr2的导电类型既可以与第1晶体管Tr1的导电类型相同,也可以不同。
在磁器件187e中,第1元件11E以及第2元件12E的各个元件也包括上述第1导电部件21、第1层叠体S1以及第1二极管DE1(参照图39(a)以及图39(b))。第1二极管DE1的阳极DA1以及阴极DC1的一方(例如阳极DA1)与第1磁性层11电连接。
如图58所示,第1另一端Td1与第1元件11E的第1导电部件21的第1部分21a电连接。第2另一端Td2与第2元件12E的第1导电部件21的第1部分21a电连接。
第1布线77A与第1元件11E的第1导电部件21的第2部分21b以及第2元件12E的第1导电部件21的第2部分21b电连接。第2布线77B与第1栅极Tg1电连接。第3布线77C与第1端Ts1电连接。第4布线77D与第1元件11E的第1二极管DE1的阳极DA1以及阴极DC1的另一方(例如阴极DC1)电连接。第5布线77E与第2栅极Tg2电连接。第6布线77F与第2端Ts2电连接。第7布线77G与第2元件12E的第1二极管DE1的阳极DA1以及阴极DC1的另一方(例如阴极DC1)电连接。
在磁器件187e中,第1布线77A、第3布线77C以及第6布线77F沿着第1延伸方向Dx1(例如Y轴方向以及X轴方向的一方)延伸。例如,第2布线77B、第4布线77D、第5布线77E以及第7布线77G沿着与第1延伸方向Dx1交叉的第2延伸方向Dx2(例如Y轴方向以及X轴方向的另一方)延伸。
在磁器件187e中,第1布线77A例如是公共线CL。第2布线77B例如是字线WL1。第3布线77C例如是源极线SL1(或者写入用的位线WBL1)。第4布线77D例如是读出用的位线RBL1-L。第5布线77E例如是字线WL2。第6布线77F例如是源极线SL2(或者写入用的位线WBL2)。第7布线77G例如是读出用的位线RBL1-R。
图59是例示实施方式所涉及的磁器件的示意图。
如图59所示,实施方式所涉及的磁器件187f除了第1元件11E、第2元件12E、第1晶体管Tr1、第2晶体管Tr2以及第1~第7布线77A~77G以外,还包括第3元件13E、第4元件14E、第3晶体管Tr3、第4晶体管Tr4以及第8~第10布线77H~77J。在磁器件187f中,第1元件11E、第2元件12E、第1晶体管Tr1、第2晶体管Tr2以及第1~第7布线77A~77G的结构例如可以与磁器件187e中的结构相同。
第3晶体管Tr3包括第3端Ts3、第3另一端Td3以及第3栅极Tg3。第4晶体管Tr4包括第4端Ts4、第4另一端Td4以及第4栅极Tg4。第3晶体管Tr3以及第4晶体管Tr4的导电类型既可以与第1晶体管Tr1的导电类型相同,也可以不同。
在磁器件187f中,第3元件13E以及第4元件14E的各个元件也包括上述第1导电部件21、第1层叠体S1以及第1二极管DE1(参照图44(a)以及图44(b))。第1二极管DE1的阳极DA1以及阴极DC1的一方(例如阳极DA1)与第1磁性层11电连接。
如图59所示,第3另一端Td3与第3元件13E的第1导电部件21的第1部分21a电连接。第4另一端Td4与第4元件14E的第1导电部件21的第1部分21a电连接。
第1布线77A与第1元件11E的第1导电部件21的第2部分21b以及第2元件12E的第1导电部件21的第2部分21b电连接。第2布线77B除了第1栅极Tg1以外,还与第3栅极Tg3电连接。第3布线77C除了第1端Ts1以外,还与第3端Ts3电连接。第4布线77D与第1元件11E的第1二极管DE1的阳极DA1以及阴极DC1的另一方(例如阴极DC1)电连接。第5布线77E除了第2栅极Tg2以外,还与第4栅极Tg4电连接。第6布线77F除了第2端Ts2以外,还与第4端Ts4电连接。第7布线77G与第2元件12E的第1二极管DE1的阳极DA1以及阴极DC1的另一方(例如阴极DC1)电连接。
第8布线77H与第3元件13E的第1导电部件21的第2部分21b以及第4元件14E的第1导电部件21的第2部分21b电连接。第9布线77I与第3元件13E的第1二极管DE1的阳极DA1以及阴极DC1的另一方(例如阴极DC1)电连接。第10布线77J与第4元件14E的第1二极管DE1的阳极DA1以及阴极DC1的另一方(例如阴极DC1)电连接。
在磁器件187f中,第1布线77A、第3布线77C、第6布线77F以及第8布线77H沿着第1延伸方向Dx1(例如Y轴方向以及X轴方向的一方)延伸。第2布线77B、第4布线77D、第5布线77E、第7布线77G、第9布线77I以及第10布线77J沿着与第1延伸方向Dx1交叉的第2延伸方向Dx2(例如Y轴方向以及X轴方向的另一方)延伸。
在磁器件187f中,例如,第1布线77A例如是公共线CL1。第2布线77B例如是字线WL1。第3布线77C是源极线SL1(或者写入用的位线WBL1)。第4布线77D例如是读出用的位线RBL1-L。第5布线77E例如是字线WL2。第6布线77F例如是源极线SL2(或者写入用的位线WBL2)。第7布线77G例如是读出用的位线RBL1-R。第8布线77H例如是公共线CL2。第9布线77I例如是读出用的位线RBL2-L。第10布线77J例如是读出用的位线RBL2-L。
图60以及图61是例示实施方式所涉及的磁器件的示意性俯视图。
图62~图73是例示实施方式所涉及的磁器件的示意性剖面图。
图60是包括晶体管(半导体区域)的平面中的俯视图。图61是透射一部分的构成要素时的俯视图。这些平面相对Z轴方向实质上垂直。图62~图68是沿着图60以及图61的X1-X1线、X2-X2线、X3-X3线、X4-X4线、X5-X5线、X6-X6线以及X7-X7线的剖面图。图69~图73是沿着图60以及图61的Y1-Y1线、Y2-Y2线、Y3-Y3线、Y4-Y4线以及Y5-Y5线的剖面图。
如图62~图73所示,第1~第4晶体管Tr1~Tr4包含于半导体区域79。半导体区域79例如可以是半导体基板。例如,在半导体区域79之上设置第1~第4元件11E~14E以及第1~第10布线77A~77J。
如图62所示,第3另一端Td3通过连接部件78d以及连接部件78c与和第3元件13E对应的第1导电部件21电连接。第8布线77H在第3方向上与第1布线77A重叠。第3方向与包括第1延伸方向Dx1以及第2延伸方向Dx2的平面交叉。第3方向例如是Z轴方向。第1布线77A以及第8布线77H的第2延伸方向Dx2上的位置处于第3布线77C的第2延伸方向Dx2上的位置与第6布线77F的第2延伸方向Dx2上的位置之间。第1另一端Td1通过连接部件78s与和第1元件11E对应的第1导电部件21电连接。
如图63所示,第1元件11E的第1二极管DE1通过连接部件78a与第4布线77D电连接。第3元件13E的第1二极管DE1通过连接部件78b与第9布线77I电连接。第9布线77I在第3方向(例如Z轴方向)上与第4布线77D重叠。
如图64所示,第3端Ts3经由连接部件78j、78k以及78l与第3布线77C电连接。第1端Ts1经由连接部件78i、78k以及78l与第3布线77C电连接。
如图65所示,与第1元件11E以及第2元件12E对应的第1导电部件21经由连接部件78q与第1布线77A电连接。与第3元件13E以及第4元件14E对应的第1导电部件21经由连接部件78r与第8布线77H电连接。
如图66所示,第4端Ts4经由连接部件78n、78p以及78o与第6布线77F电连接。第2端Ts2经由连接部件78m、78p以及78o与第6布线77F电连接。
如图67所示,第2元件12E的第1二极管DE1通过连接部件78e与第7布线77G电连接。第4元件14E的第1二极管DE1通过连接部件78f与第10布线77J电连接。第10布线77J在第3方向(例如Z轴方向)上与第7布线77G重叠。
如图68所示,第4另一端Td4通过连接部件78h以及连接部件78g与和第4元件14E对应的第1导电部件21电连接。第2另一端Td2通过连接部件78t与和第2元件12E对应的第1导电部件21电连接。
如图69所示,第9布线77I在第3方向(例如Z轴方向)上,与第4布线77D重叠。第10布线77J在第3方向(例如Z轴方向)上,与第7布线77G重叠。第3另一端Td3通过连接部件78d以及78c与和第3元件13E对应的第1导电部件21电连接。在实施方式中,连接部件78d也可以在Z轴方向上与和第3元件13E对应的第1导电部件21重叠。在该情况下,也可以省略连接部件78c。
如图70所示,第3布线77C与连接部件78l以及78k电连接。
如图71所示,第1另一端Td1通过连接部件78s与和第1元件11E对应的第1导电部件21电连接。第2另一端Td2通过连接部件78t与和第2元件12E对应的第1导电部件21电连接。与第1元件11E以及第2元件12E对应的第1导电部件21通过连接部件78q与第1布线77A电连接。与第3元件13E以及第4元件14E对应的第1导电部件21通过连接部件78r与第8布线77H电连接。
如图72所示,第6布线77F与连接部件78p以及78o电连接。
如图73所示,第4另一端Td4通过连接部件78h以及78g与和第4元件14E对应的第1导电部件21电连接。
在磁器件187a~187f中,第1二极管DE1可以包含金属硅化物。
根据实施方式,能够提供能够高密度化的磁器件。
在本申请说明书中,“垂直”以及“平行”不仅是严密的垂直以及严密的平行,而且例如还包含制造工序中的偏差等,实质上垂直以及实质上平行即可。
以上,参照具体例,说明了本发明的实施方式。但是,本发明不限定于这些具体例。例如,关于包含于磁器件的导电部件、元件、层叠体、磁性层、非磁性层、导电部、绝缘部分以及控制部等各要素的具体的结构,只要本领域技术人员通过从公知的范围适当选择能够同样地实施本发明而得到同样的效果,则包含于本发明的范围。
将各具体例的任意2个以上的要素在技术上可能的范围内组合而得到的例子也是只要包含本发明的要旨,就包含于本发明的范围。
另外,作为本发明的实施方式,本领域技术人员以上述磁器件为基础适当地变更设计并实施而得到的所有磁器件也是只要包含本发明的要旨,就属于本发明的范围。
另外,在本发明的思想的范畴中,本领域技术人员能够想到各种变更例以及修正例,应理解这些变更例以及修正例也属于本发明的范围。
虽然说明了本发明的几个实施方式,但这些实施方式为例示,未意图限定发明的范围。这些新的实施方式能够以其他各种方式实施,能够在不脱离发明的要旨的范围内进行各种省略、置换、变更。这些实施方式、其变形包含于发明的范围、要旨,并且包含于权利要求书记载的发明和其均等的范围。
Claims (20)
1.一种磁器件,具备:
第1元件;
第2元件;
第1晶体管,包括第1端、第1另一端以及第1栅极;
第2晶体管,包括第2端、第2另一端以及第2栅极;以及
第1~第6布线,
所述第1元件以及所述第2元件的各个元件包括第1导电部件、第1层叠体以及第1二极管,
所述第1导电部件包括第1部分、第2部分以及第3部分,所述第3部分在所述第1部分与所述第2部分之间,
所述第1层叠体包括第1磁性层和设置于所述第3部分与所述第1磁性层之间的第1对置磁性层,
所述第1二极管的阳极以及阴极的一方与所述第1磁性层电连接,
所述第1另一端与所述第1元件的所述第1导电部件的所述第1部分电连接,
所述第2另一端与所述第2元件的所述第1导电部件的所述第1部分电连接,
所述第1布线与所述第1元件的所述第1导电部件的所述第2部分电连接,
所述第2布线与所述第1栅极以及所述第2栅极电连接,
所述第3布线与所述第1端以及所述第2端电连接,
所述第4布线与所述第1元件的所述第1二极管的所述阳极以及所述阴极的另一方电连接,
所述第5布线与所述第2元件的所述第1导电部件的所述第2部分电连接,
所述第6布线与所述第2元件的所述第1二极管的所述阳极以及所述阴极的另一方电连接。
2.根据权利要求1所述的磁器件,其中,
所述第1布线、所述第3布线、所述第4布线、所述第5布线以及所述第6布线沿着第1延伸方向延伸,
所述第2布线沿着与所述第1延伸方向交叉的第2延伸方向延伸。
3.根据权利要求1所述的磁器件,其中,
所述第1布线、所述第3布线以及所述第5布线沿着第1延伸方向延伸,
所述第2布线、所述第4布线以及所述第6布线沿着与所述第1延伸方向交叉的第2延伸方向延伸。
4.根据权利要求1所述的磁器件,其中,还具备:
第3元件;
第4元件;
第3晶体管,包括第3端、第3另一端以及第3栅极;
第4晶体管,包括第2端、第2另一端以及第2栅极;以及
第7~第11布线,
所述第3元件以及所述第4元件的各个元件包括所述第1导电部件、所述第1层叠体以及所述第1二极管,
所述第3另一端与所述第3元件的所述第1导电部件的所述第1部分电连接,
所述第4另一端与所述第4元件的所述第1导电部件的所述第1部分电连接,
所述第3布线还与所述第3端以及所述第4端电连接,
所述第7布线与所述第3栅极以及所述第4栅极电连接,
所述第8布线与所述第3元件的所述第1导电部件的所述第2部分电连接,
所述第9布线与所述第3元件的所述第1二极管的所述阳极以及所述阴极的另一方电连接,
所述第10布线与所述第4元件的所述第1导电部件的所述第2部分电连接,
所述第11布线与所述第4元件的所述第1二极管的所述阳极以及所述阴极的另一方电连接。
5.根据权利要求4所述的磁器件,其中,
所述第1布线、所述第3布线、所述第4布线、所述第5布线、所述第6布线、所述第8布线、所述第9布线、所述第10布线以及所述第11布线沿着第1延伸方向延伸,
所述第2布线以及所述第7布线沿着与所述第1延伸方向交叉的第2延伸方向延伸。
6.根据权利要求4所述的磁器件,其中,
所述第1元件的所述第1导电部件的至少一部分在与从所述第1元件的所述第1导电部件的所述第1部分向所述第1元件的所述第1导电部件的所述第2部分的第1方向交叉的第2方向上与所述第1晶体管重叠,
所述第2元件的所述第1导电部件的至少一部分在所述第2方向上与所述第2晶体管重叠,
所述第3元件的所述第1导电部件的至少一部分在所述第2方向上与所述第3晶体管重叠,
所述第4元件的所述第1导电部件的至少一部分在所述第2方向上与所述第4晶体管重叠,
从所述第1晶体管向所述第4晶体管的方向沿着所述第1方向,
从所述第3晶体管向所述第2晶体管的方向沿着所述第1方向,
从所述第3晶体管向所述第1晶体管的方向包含与包括所述第1方向以及所述第2方向的平面交叉的第3方向的分量,
从所述第2晶体管向所述第4晶体管的方向包含所述第3方向的分量。
7.根据权利要求4所述的磁器件,其中,
所述第1布线、所述第3布线、所述第5布线、所述第8布线以及所述第10布线沿着第1延伸方向延伸,
所述第2布线、所述第4布线、所述第6布线、所述第7布线、所述第9布线、所述第11布线沿着与所述第1延伸方向交叉的第2延伸方向延伸。
8.一种磁器件,具备:
第1元件;
第2元件;
第1晶体管,包括第1端、第1另一端以及第1栅极;
第2晶体管,包括第2端、第2另一端以及第2栅极;以及
第1~第7布线,
所述第1元件以及所述第2元件的各个元件包括第1导电部件、第1层叠体以及第1二极管,
所述第1导电部件包括第1部分、第2部分以及第3部分,所述第3部分在所述第1部分与所述第2部分之间,
所述第1层叠体包括第1磁性层和设置于所述第3部分与所述第1磁性层之间的第1对置磁性层,
所述第1二极管的阳极以及阴极的一方与所述第1磁性层电连接,
所述第1另一端与所述第1元件的所述第1导电部件的所述第1部分电连接,
所述第2另一端与所述第2元件的所述第1导电部件的所述第1部分电连接,
所述第1布线与所述第1元件的所述第1导电部件的所述第2部分以及所述第2元件的所述第1导电部件的所述第2部分电连接,
所述第2布线与所述第1栅极电连接,
所述第3布线与所述第1端电连接,
所述第4布线与所述第1元件的所述第1二极管的所述阳极以及所述阴极的另一方电连接,
所述第5布线与所述第2栅极电连接,
所述第6布线与所述第2端电连接,
所述第7布线与所述第2元件的所述第1二极管的所述阳极以及所述阴极的另一方电连接。
9.根据权利要求8所述的磁器件,其中,
所述第1布线、所述第3布线以及所述第6布线沿着第1延伸方向延伸,
所述第2布线、所述第4布线、所述第5布线以及所述第7布线沿着与所述第1延伸方向交叉的第2延伸方向延伸。
10.根据权利要求8所述的磁器件,其中,还具备:
第3元件;
第4元件;
第3晶体管,包括第3端、第3另一端以及第3栅极;
第4晶体管,包括第2端、第2另一端以及第2栅极;以及
第8~第10布线,
所述第3元件以及所述第4元件的各个元件包括所述第1导电部件、所述第1层叠体以及所述第1二极管,
所述第3另一端与所述第3元件的所述第1导电部件的所述第1部分电连接,
所述第4另一端与所述第4元件的所述第1导电部件的所述第1部分电连接,
所述第2布线还与所述第3栅极电连接,
所述第3布线还与所述第3端电连接,
所述第5布线还与所述第4栅极电连接,
所述第6布线与还所述第4端电连接,
所述第8布线与所述第3元件的所述第1导电部件的所述第2部分以及所述第4元件的所述第1导电部件的所述第2部分电连接,
所述第9布线与所述第3元件的所述第1二极管的所述阳极以及所述阴极的另一方电连接,
所述第10布线与所述第4元件的所述第1二极管的所述阳极以及所述阴极的另一方电连接。
11.根据权利要求10所述的磁器件,其中,
所述第1布线、所述第3布线、所述第6布线以及所述第8布线沿着第1延伸方向延伸,
所述第2布线、所述第4布线、所述第5布线、所述第7布线、所述第9布线以及所述第10布线沿着与所述第1延伸方向交叉的第2延伸方向延伸。
12.一种磁器件,具备:
第1元件,包括第1导电部件和第1层叠体,并且所述第1导电部件包括第1部分、第2部分以及所述第1部分与所述第2部分之间的第3部分,所述第1层叠体包括第1磁性层和设置于所述第3部分与所述第1磁性层之间的第1对置磁性层;
第1导电类型的第1晶体管,包括第1端、第1另一端以及第1栅极;
第2导电类型的第2晶体管,包括第2端、第2另一端以及第2栅极;
第1布线;
第2布线;以及
第3布线,
所述第1另一端与所述第1部分电连接,
所述第2另一端与所述第1磁性层电连接,
所述第1布线与所述第2部分电连接,
所述第2布线与所述第1栅极以及第2栅极电连接,
所述第3布线与所述第1端以及所述第2端电连接。
13.根据权利要求12所述的磁器件,其中,
还具备控制部,
所述控制部与所述第1布线、所述第2布线以及所述第3布线电连接,
所述控制部能够实施第1写入动作和第1读出动作,
在所述第1写入动作中,所述控制部使所述第2布线成为选择状态,经由所述第1晶体管对所述第1部分与所述第2部分之间供给电流,
在所述第1读出动作中,所述控制部使所述第2布线成为非选择状态,经由所述第2晶体管检测与所述第1层叠体的电阻对应的值。
14.根据权利要求12所述的磁器件,其中,还具备:
所述第1导电类型的第3晶体管,包括第3端、第3另一端以及第3栅极;
所述第2导电类型的第4晶体管,包括第4端、第4另一端以及第4栅极;以及
第4布线,
所述第1元件还包括第2层叠体,
所述第1导电部件包括第4部分以及第5部分,所述第5部分在所述第2部分与所述第4部分之间,
所述第2层叠体包括第2磁性层和设置于所述第5部分与所述第2磁性层之间的第2对置磁性层,
所述第3另一端与所述第4部分电连接,
所述第4另一端与所述第2磁性层电连接,
所述第4布线与所述第3栅极以及第4栅极电连接,
所述第3布线与所述第3端以及所述第4端电连接。
15.根据权利要求14所述的磁器件,其中,
还具备控制部,
所述控制部与所述第1布线、所述第2布线、所述第3布线以及所述第4布线电连接,
所述控制部能够实施第1写入动作、第2写入动作、第1读出动作以及第2读出操作,
在所述第1写入动作中,所述控制部使所述第2布线成为选择状态,经由所述第1晶体管对所述第1部分与所述第2部分之间供给电流,
在所述第2写入动作中,所述控制部使所述第4布线成为选择状态,经由所述第3晶体管对所述第4部分与所述第2部分之间供给电流,
在所述第1读出动作中,所述控制部使所述第2布线成为非选择状态,经由所述第2晶体管检测与所述第1层叠体的电阻对应的值,
在所述第2读出动作中,所述控制部使所述第4布线成为非选择状态,经由所述第4晶体管检测与所述第2层叠体的电阻对应的值。
16.一种磁器件,具备:
第1元件;
第2元件;
第1导电类型的第1晶体管,包括第1端、第1另一端以及第1栅极;
第2导电类型的第2晶体管,包括第2端、第2另一端以及第2栅极;
所述第1导电类型的第3晶体管,包括第3端、第3另一端以及第3栅极;
所述第2导电类型的第4晶体管,包括第4端、第4另一端以及第4栅极;
所述第1导电类型的第5晶体管,包括第5端、第5另一端以及第5栅极;
所述第1导电类型的第6晶体管,包括第6端、第6另一端以及第6栅极;
第1布线;
第2布线;
第3布线;
第4布线;以及
第5布线,
所述第1元件以及所述第2元件的各个元件包括第1导电部件、第1层叠体以及第2层叠体,
所述第1导电部件包括第1部分、第2部分、第3部分、第4部分以及第5部分,所述第2部分在所述第1部分与所述第4部分之间,所述第3部分在所述第1部分与所述第2部分之间,所述第5部分在所述第2部分与所述第4部分之间,
所述第1层叠体包括第1磁性层和设置于所述第3部分与所述第1磁性层之间的第1对置磁性层,
所述第2层叠体包括第2磁性层和设置于所述第5部分与所述第2磁性层之间的第2对置磁性层,
所述第1另一端与所述第1元件的所述第1导电部件的所述第1部分电连接,
所述第2另一端与所述第1元件的所述第1磁性层以及所述第2元件的所述第1磁性层电连接,
所述第3另一端与所述第1元件的所述第1导电部件的所述第4部分电连接,
所述第4另一端与所述第1元件的所述第2磁性层以及所述第2元件的所述第2磁性层电连接,
所述第5另一端与所述第2元件的所述第1导电部件的所述第1部分电连接,
所述第6另一端与所述第2元件的所述第1导电部件的所述第4部分电连接,
所述第1布线与所述第1元件的所述第1导电部件的所述第2部分电连接,
所述第2布线与所述第1栅极、所述第2栅极以及所述第5栅极电连接,
所述第3布线与所述第1端、所述第2端、所述第3端、所述第4端、所述第5端以及所述第6端电连接,
所述第4布线与所述第3栅极、所述第4栅极以及所述第6栅极电连接,
所述第5布线与所述第2元件的所述第1导电部件的所述第2部分电连接。
17.根据权利要求16所述的磁器件,其中,还具备:
第3元件;
所述第1导电类型的第7晶体管,包括第7端、第7另一端以及第7栅极;
所述第2导电类型的第8晶体管,包括第8端、第8另一端以及第8栅极;
所述第2导电类型的第9晶体管,包括第9端、第9另一端以及第9栅极;
第6布线;
第7布线;
第8布线;以及
第9布线,
所述第3元件包括所述第1导电部件、所述第1层叠体以及所述第2层叠体,
所述第1元件的所述第1导电部件的所述第4部分与所述第3元件的所述第1导电部件的所述第1部分电连接,
所述第7另一端与所述第3元件的所述第1导电部件的所述第4部分电连接,
所述第8另一端与所述第3元件的所述第1磁性层电连接,
所述第9另一端与所述第3元件的所述第2磁性层电连接,
所述第6布线与所述第8栅极电连接,
所述第7布线与所述第7栅极以及所述第9栅极电连接,
所述第8布线与所述第7端、所述第8端以及所述第9端电连接,
所述第9布线与所述第3元件的所述第1导电部件的所述第2部分电连接。
18.一种磁器件,具备:
第1元件;
第2元件;
第1导电类型的第1晶体管,包括第1端、第1另一端以及第1栅极;
第2导电类型的第2晶体管,包括第2端、第2另一端以及第2栅极;
所述第1导电类型的第3晶体管,包括第3端、第3另一端以及第3栅极;
所述第2导电类型的第4晶体管,包括第4端、第4另一端以及第4栅极;
所述第1导电类型的第5晶体管,包括第5端、第5另一端以及第5栅极;
所述第2导电类型的第6晶体管,包括第6端、第6另一端以及第6栅极;
所述第2导电类型的第7晶体管,包括第7端、第7另一端以及第7栅极;
第1布线;
第2布线;
第3布线;
第4布线;
第5布线;
第6布线;
第7布线;以及
第8布线,
所述第1元件以及所述第2元件的各个元件包括第1导电部件、第1层叠体以及第2层叠体,
所述第1导电部件包括第1部分、第2部分、第3部分、第4部分以及第5部分,所述第2部分在所述第1部分与所述第4部分之间,所述第3部分在所述第1部分与所述第2部分之间,所述第5部分在所述第2部分与所述第4部分之间,
所述第1层叠体包括第1磁性层和设置于所述第3部分与所述第1磁性层之间的第1对置磁性层,
所述第2层叠体包括第2磁性层和设置于所述第5部分与所述第2磁性层之间的第2对置磁性层,
所述第1元件的所述第1导电部件的所述第4部分与所述第2元件的所述第1导电部件的所述第1部分电连接,
所述第1另一端与所述第1元件的所述第1导电部件的所述第1部分电连接,
所述第2另一端与所述第1元件的所述第1磁性层电连接,
所述第3另一端与所述第1元件的所述第1导电部件的所述第4部分以及所述第2元件的所述第1导电部件的所述第1部分电连接,
所述第4另一端与所述第1元件的所述第2磁性层电连接,
所述第5另一端与所述第2元件的所述第1导电部件的所述第4部分电连接,
所述第6另一端与所述第2元件的所述第1磁性层电连接,
所述第7另一端与所述第2元件的所述第2磁性层电连接,
所述第1布线与所述第1元件的所述第1导电部件的所述第2部分电连接,
所述第2布线与所述第1栅极以及所述第2栅极电连接,
所述第3布线与所述第1端、所述第2端、所述第3端以及所述第4端电连接,
所述第4布线与所述第3栅极以及所述第4栅极电连接,
所述第5布线与所述第2元件的所述第1导电部件的所述第2部分电连接,
所述第6布线与所述第6栅极电连接,
所述第7布线与所述第5栅极以及所述第7栅极电连接,
所述第8布线与所述第5端、所述第6端以及所述第7端电连接。
19.一种磁器件,具备:
第1元件;
第2元件;
第1导电类型的第1晶体管,包括第1端、第1另一端以及第1栅极;
第2导电类型的第2晶体管,包括第2端、第2另一端以及第2栅极;
第1布线;
第2布线;
第3布线;以及
第4布线,
所述第1元件以及所述第2元件的各个元件包括第1导电部件、第1层叠体以及第1二极管,
所述第1导电部件包括第1部分、第2部分以及第3部分,所述第3部分在所述第1部分与所述第2部分之间,
所述第1层叠体包括第1磁性层和设置于所述第3部分与所述第1磁性层之间的第1对置磁性层,
所述第1二极管的阳极以及阴极的一方与所述第1磁性层电连接,
所述第1另一端与所述第1元件的所述第1导电部件的所述第1部分电连接,
所述第2另一端与所述第2元件的所述第1导电部件的所述第1部分电连接,
所述第1布线与所述第1元件的所述第1导电部件的所述第2部分以及所述第2元件的所述第1导电部件的所述第2部分电连接,
所述第2布线与所述第1栅极以及所述第2栅极电连接,
所述第3布线与所述第1端以及所述第2端电连接,
所述第4布线与所述第1元件的所述第1二极管的所述阳极以及所述阴极的另一方以及所述第2元件的所述第1二极管的所述阳极以及所述阴极的另一方电连接。
20.一种磁器件,具备:
第1元件;
第2元件;
第1导电类型的第1晶体管,包括第1端、第1另一端以及第1栅极;
第2导电类型的第2晶体管,包括第2端、第2另一端以及第2栅极;
第1布线;
第2布线;
第3布线;以及
第4布线,
所述第1元件以及所述第2元件的各个元件包括第1导电部件、第1层叠体以及第1二极管,
所述第1导电部件包括第1部分、第2部分以及第3部分,所述第3部分在所述第1部分与所述第2部分之间,
所述第1层叠体包括第1磁性层和设置于所述第3部分与所述第1磁性层之间的第1对置磁性层,
所述第1二极管的阳极以及阴极的一方与所述第1磁性层电连接,
所述第1另一端与所述第1元件的所述第1导电部件的所述第1部分以及所述第2元件的所述第1二极管的所述阳极以及所述阴极的另一方电连接,
所述第2另一端与所述第1元件的所述第1二极管的所述阳极以及所述阴极的另一方以及所述第2元件的所述第1导电部件的所述第1部分电连接,
所述第1布线与所述第1元件的所述第1导电部件的所述第2部分电连接,
所述第2布线与所述第1栅极以及所述第2栅极电连接,
所述第3布线与所述第1端以及所述第2端电连接,
所述第4布线与所述第2元件的所述第1导电部件的所述第2部分电连接。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020-007550 | 2020-01-21 | ||
JP2020007550 | 2020-01-21 | ||
JP2020081960 | 2020-05-07 | ||
JP2020-081960 | 2020-05-07 | ||
PCT/JP2021/001081 WO2021149586A1 (ja) | 2020-01-21 | 2021-01-14 | 磁気デバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114930531A true CN114930531A (zh) | 2022-08-19 |
Family
ID=76992320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202180008222.6A Pending CN114930531A (zh) | 2020-01-21 | 2021-01-14 | 磁器件 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP7311181B2 (zh) |
CN (1) | CN114930531A (zh) |
WO (1) | WO2021149586A1 (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5553917B2 (ja) * | 2012-01-30 | 2014-07-23 | 株式会社QuantuMag Consultancy | Mtj素子及びその製法、並びにmramデバイス |
JP5985728B1 (ja) * | 2015-09-15 | 2016-09-06 | 株式会社東芝 | 磁気メモリ |
WO2017159432A1 (ja) * | 2016-03-14 | 2017-09-21 | Tdk株式会社 | 磁気メモリ |
JP6178451B1 (ja) * | 2016-03-16 | 2017-08-09 | 株式会社東芝 | メモリセルおよび磁気メモリ |
JP6438531B1 (ja) * | 2017-06-16 | 2018-12-12 | 株式会社東芝 | 磁気記憶装置 |
-
2021
- 2021-01-14 JP JP2021573109A patent/JP7311181B2/ja active Active
- 2021-01-14 WO PCT/JP2021/001081 patent/WO2021149586A1/ja active Application Filing
- 2021-01-14 CN CN202180008222.6A patent/CN114930531A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2021149586A1 (ja) | 2021-07-29 |
JP7311181B2 (ja) | 2023-07-19 |
JPWO2021149586A1 (zh) | 2021-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111261771B (zh) | 包括自旋轨道转矩线的半导体器件 | |
CN1215464C (zh) | 磁记录装置及其制造方法 | |
US8865481B2 (en) | MRAM device and integration techniques compatible with logic integration | |
US7057222B2 (en) | Magnetic memories with bit lines and digit lines that intersect at oblique angles and fabrication methods thereof | |
US6794696B2 (en) | Magnetic memory device and method of manufacturing the same | |
US6946712B2 (en) | Magnetic memory device using SOI substrate | |
US11107859B2 (en) | Memory cell with unipolar selectors | |
JP2002299584A (ja) | 磁気ランダムアクセスメモリ装置および半導体装置 | |
JP2012164754A (ja) | 半導体装置 | |
US20190386061A1 (en) | Protection of mram from external magnetic field using magnetic-field-shielding structure | |
TW202123500A (zh) | 半導體磁阻隨機存取記憶體元件及其製作方法 | |
TW201939780A (zh) | 磁性裝置 | |
TW202001893A (zh) | 磁性記憶裝置 | |
CN110739326B (zh) | 磁性随机存取存储器结构 | |
JP4415745B2 (ja) | 固体メモリ装置 | |
CN114930531A (zh) | 磁器件 | |
TWI743804B (zh) | 磁性記憶體 | |
US20090237989A1 (en) | Magnetic memory device | |
US10985211B1 (en) | Embedded MRAM structure and method of fabricating the same | |
TW201801292A (zh) | 靜態隨機存取記憶體儲存單元 | |
WO2019237308A1 (zh) | 存储器 | |
WO2022095033A1 (zh) | 自旋轨道矩磁存储器及其制作方法、存储设备 | |
US20050234659A1 (en) | Write line design in MRAM | |
US20240274175A1 (en) | Magnetic random access memory cell and memory | |
US20230343789A1 (en) | Method for manufacturing semiconductor structure and semiconductor structure thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20240102 Address after: Sheung Wan, Hongkong, China Applicant after: SP AITH Ltd. Address before: Japan Ibaraki Applicant before: Yoda-s Co.,Ltd. |
|
TA01 | Transfer of patent application right |