CN117545281A - 磁存储阵列及其制备方法、数据访问方法 - Google Patents
磁存储阵列及其制备方法、数据访问方法 Download PDFInfo
- Publication number
- CN117545281A CN117545281A CN202311492448.5A CN202311492448A CN117545281A CN 117545281 A CN117545281 A CN 117545281A CN 202311492448 A CN202311492448 A CN 202311492448A CN 117545281 A CN117545281 A CN 117545281A
- Authority
- CN
- China
- Prior art keywords
- control line
- voltage control
- voltage
- magnetic memory
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 238000003860 storage Methods 0.000 claims description 26
- 229910001385 heavy metal Inorganic materials 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 230000001276 controlling effect Effects 0.000 description 39
- 101150002757 RSL1 gene Proteins 0.000 description 6
- QYYXITIZXRMPSZ-UHFFFAOYSA-N n'-tert-butyl-n'-(3,5-dimethylbenzoyl)-2-ethyl-3-methoxybenzohydrazide Chemical compound CCC1=C(OC)C=CC=C1C(=O)NN(C(C)(C)C)C(=O)C1=CC(C)=CC(C)=C1 QYYXITIZXRMPSZ-UHFFFAOYSA-N 0.000 description 6
- 101100255265 Arabidopsis thaliana RSL2 gene Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005415 magnetization Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
本发明提供一种磁存储阵列及其制备方法、数据访问方法,属于半导体技术领域。该磁存储阵列包括多个呈阵列布置的磁存储单元以及与每个磁存储单元适配的写访存晶体管,写访存晶体管的第一端与SOT底电极层的第一端连接。对于每行磁存储单元,该行的写访存晶体管的栅极连接,形成行控制线,对于每列磁存储单元,该列的写访存晶体管的第二端连接,形成第一电压控制线,该列的SOT底电极层的第二端连接,形成第二电压控制线,该列的磁隧道结MTJ连接,形成第三电压控制线。本发明所提供的磁存储阵列,包括多个呈阵列布置的磁存储单元,每个磁存储单元仅配置写访存晶体管,读访存晶体管被移除,具有更简单的电路结构,更小的版图占用,更大的存储密度。
Description
技术领域
本发明涉及半导体技术领域,具体地涉及一种磁存储阵列及其制备方法、数据访问方法。
背景技术
自旋轨道矩磁随机存储器(Spin Orbit Torque-Magnetic Random AccessMemory,SOT-MRAM)是利用电流,翻转磁隧道结(Magnetic Tunnel Junction,MTJ)的磁性自由层,来实现数据存储的存储设备。SOT-MRAM具有高速读写和低功耗的优点,应用前景广阔。
随着互联网时代的发展,数据呈现爆炸式增长,为了满足海量数据处理的迫切需求,需要通过磁存储阵列存储大量数据。磁存储阵列包括多个呈阵列分布的磁存储单元(例如,SOT-MRAM器件)和对应的控制MOS管。控制MOS管包括两个MOS管,写访存晶体管(例如,写选通MOS管)和读访问晶体管(例如,读选通MOS管)。这种磁存储阵列结构占用版图面积大,版图结构较为复杂,存储密度较低,不利于存储器件的集成。
发明内容
本发明实施例的目的是提供一种磁存储阵列,该磁存储阵列有利于存储器件的集成。
为了实现上述目的,本发明实施例提供一种磁存储阵列,所述磁存储阵列包括多个呈阵列布置的磁存储单元以及与每个磁存储单元适配的写访存晶体管,所述每个磁存储单元包括SOT底电极层和磁隧道结MTJ,所述写访存晶体管的第一端与所述SOT底电极层的第一端连接。对于每行磁存储单元,该行的所述写访存晶体管的栅极连接,形成行控制线,对于每列磁存储单元,该列的所述写访存晶体管的第二端连接,形成第一电压控制线,该列的所述SOT底电极层的第二端连接,形成第二电压控制线,该列的所述磁隧道结MTJ连接,形成第三电压控制线。通过控制所述行控制线、所述第一电压控制线、所述第二电压控制线及所述第三电压控制线的电压,完成对选定的磁存储单元的所述磁隧道结MTJ的数据读取。
可选的,所述通过控制所述行控制线、所述第一电压控制线、所述第二电压控制线及所述第三电压控制线的电压,完成对选定的磁存储单元的所述磁隧道结MTJ的数据读取,包括:控制所述行控制线接通电压,来控制该行的写访存晶体管选定所述磁存储单元所在行;控制所述第一电压控制线、所述第二电压控制线接通第一电压,选定待读取的磁存储单元,并控制所述第一电压控制线和所述第二电压控制线的第一电压大小相同,控制所述第三电压控制线的电压大小与所述第一电压不同,使所述第一电压控制线上的读取电压,通过所选定的磁隧道结MTJ产生读取电流,以对所述磁隧道结MTJ进行数据读取。
可选的,控制所述第三电压控制线接地,以控制通入所述第三电压控制线的电压大小与所述第一电压不同。
可选的,所述存储器阵列实现数据写入的过程包括:控制所述行控制线接通电压,来控制该行的写访存晶体管选定所述磁存储单元所在行;控制通入所述第一电压控制线和所述第二电压控制线的电压,选定待写入的磁存储单元,并根据所述第一电压控制线和所述第二电压控制线的电压大小所形成的电压差,来产生不同方向的写入电流,以将所选定的磁隧道结MTJ翻转成高阻态或低阻态,实现所述磁隧道结MTJ的数据写入。
可选的,所述SOT底电极层为重金属层,所述磁隧道结MTJ包括在所述SOT底电极层上生长的自由层、势垒层和钉扎层。
本发明实施例还提供一种磁存储阵列的制备方法,所述磁存储阵列的制备方法包括:制备多个磁存储单元,每个磁存储单元包括SOT底电极层和磁隧道结MTJ;将写访存晶体管的第一端与所述SOT底电极层的第一端连接;以及将所述多个磁存储单元呈阵列布置,对于每行磁存储单元,该行的所述写访存晶体管的栅极连接,形成行控制线,对于每列磁存储单元,该列的所述写访存晶体管的第二端连接,形成第一电压控制线,该列的所述SOT底电极层的第二端连接,形成第二电压控制线,该列的所述磁隧道结MTJ连接,形成第三电压控制线。
可选的,制备磁存储器件包括:制备重金属层,作为所述SOT底电极层;以及在所述SOT底电极层上生长的自由层、势垒层和钉扎层,形成所述磁隧道结MTJ。
本发明实施例还提供一种对上述磁存储阵列的数据访问方法,所述数据访问方法包括:通过控制行控制线、第一电压控制线和第二电压控制线,完成对选定的磁存储单元的所述磁隧道结MTJ的数据写入;以及通过控制通入所述行控制线、所述第一电压控制线、所述第二电压控制线及第三电压控制线的电压,完成对选定的磁存储单元的所述磁隧道结MTJ的数据读取。
可选的,所述通过控制通入所述行控制线、所述第一电压控制线、所述第二电压控制线及第三电压控制线的电压,完成对选定的磁存储单元的所述磁隧道结MTJ的数据读取,包括:控制所述行控制线接通电压,来控制该行的写访存晶体管选定所述磁存储单元所在行;控制所述第一电压控制线、所述第二电压控制线接通第一电压,选定待读取的磁存储单元,并控制所述第一电压控制线和所述第二电压控制线的第一电压大小相同,控制所述第三电压控制线的电压大小与所述第一电压不同,使所述第一电压控制线上的读取电压,通过所选定的磁隧道结MTJ产生读取电流,以对所述磁隧道结MTJ进行数据读取。
可选的,所述通过控制写入控制线、第一电压控制线和所述第二电压控制线,完成对选定的磁存储单元的所述磁隧道结MTJ的数据写入,包括:控制所述行控制线接通电压,来控制该行的写访存晶体管选定所述磁存储单元所在行;控制通入所述第一电压控制线和所述第二电压控制线的电压,选定待写入的磁存储单元,并根据所述第一电压控制线和所述第二电压控制线的电压大小所形成的电压差,来产生不同方向的写入电流,以将所选定的磁隧道结MTJ翻转成高阻态或低阻态,实现所述磁隧道结MTJ的数据写入。
通过上述技术方案,本发明实施例所提供的磁存储阵列,包括多个呈阵列布置的磁存储单元,每个磁存储单元仅配置写访存晶体管,读访存晶体管被移除。相比于现有磁存储单元所组成的磁存储阵列,本发明实施例具有更简单的电路结构,更小的版图占用,更大的存储密度。本发明实施例还提供了对磁存储阵列进行数据读取的方法。
本发明实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施例的进一步理解,并且构成说明书的一部分,与下面的具体实施方式一起用于解释本发明实施例,但并不构成对本发明实施例的限制。在附图中:
图1是本发明实施例提供的磁存储阵列的结构示意图;
图2是示例数据读取的示意图;
图3是示例数据写入的示意图;
图4是本发明实施例提供的磁存储阵列的制备方法的流程示意图;
图5是本发明实施例提供的磁存储阵列的数据访问方法的流程示意图。
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是,此处所描述的具体实施方式仅用于说明和解释本发明实施例,并不用于限制本发明实施例。
需要说明,若本申请实施例中有涉及方向性指示(诸如上、下、左、右、前、后……),则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。为便于描述,在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语,以容易地描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外,空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上),而本发明实施例使用的空间相对描述符可以同样地作出相应的解释。此外,在随后的制造工艺中,在所描述的操作之中/之间可能存在一个或多个附加操作,并且操作顺序可以改变。在本公开中,短语“A、B和C之一”是指“A、B和/或C”(A、B、C,A和B,A和C,B和C,或A、B和C),除非另有说明,否则不表示来自A的一个元素、来自B的一个元素和来自C的一个元素。关于一个实施例描述的材料、配置、尺寸、工艺和/或操作可以在其他实施例中采用,并且可以省略其详细说明。
另外,若本申请实施例中有涉及“第一”、“第二”等的描述,则该“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本申请要求的保护范围之内。
图1是本发明实施例提供的磁存储阵列的结构示意图,请参考图1,所述磁存储阵列可以包括多个呈阵列布置的磁存储单元以及与每个磁存储单元适配的写访存晶体管,所述每个磁存储单元包括SOT底电极层和磁隧道结MTJ,所述写访存晶体管的第一端与所述SOT底电极层的第一端连接。对于每行磁存储单元,该行的所述写访存晶体管的栅极连接,形成行控制线,对于每列磁存储单元,该列的所述写访存晶体管的第二端连接,形成第一电压控制线,该列的所述SOT底电极层的第二端连接,形成第二电压控制线,该列的所述磁隧道结MTJ连接,形成第三电压控制线。通过控制所述行控制线、所述第一电压控制线、所述第二电压控制线及所述第三电压控制线的电压,完成对选定的磁存储单元的所述磁隧道结MTJ的数据读取。
本发明实施例的磁存储单元以SOT-MRAM器件为例,解释本发明实施例所提供的磁存储阵列。但需要说明,本发明实施例所提供的磁存储阵列具有普适性,不仅可以为SOT-MRAM器件,还可以为其他具有类似结构的半导体器件。
本发明实施例优选的所述SOT底电极层为重金属层,所述磁隧道结MTJ包括在所述SOT底电极层上生长的自由层、势垒层和钉扎层。
SOT-MRAM器件具有非易失性、高速低功耗数据写入、高器件耐久性等优点,是新型自旋存储器件(又称为SOT器件)。SOT-MRAM的核心结构主要包括:SOT底电极层(或重金属层)和三明治结构的磁隧道结(Magnetic Tunnel Junction,MTJ),三明治结构的顶层为钉扎层,其磁化方向不会发生变化,中间为势垒层,底层是自由层,其磁化方向可以发生改变。当重金属层中通入不同方向的电流时,自由层的磁化方向会发生变化。
请参考图1所示的磁存储阵列,每行磁存储单元的写访存晶体管的栅极连接,形成行控制线(例如,WWL1、WWL2等),每列磁存储单元的写访存晶体管的第二端连接,形成第一电压控制线(例如,BL1、BL2等),该列的SOT底电极层的第二端连接,形成第二电压控制线(例如,SL1、SL2等),该列的磁隧道结MTJ连接,形成第三电压控制线(例如,RSL1、RSL2等)。
优选的,所述通过控制所述行控制线、所述第一电压控制线、所述第二电压控制线及所述第三电压控制线的电压,完成对选定的磁存储单元的所述磁隧道结MTJ的数据读取,可以包括:控制所述行控制线接通电压,来控制该行的写访存晶体管选定所述磁存储单元所在行;控制所述第一电压控制线、所述第二电压控制线接通第一电压,选定待读取的磁存储单元,并控制所述第一电压控制线和所述第二电压控制线的第一电压大小相同,控制所述第三电压控制线的电压大小与所述第一电压不同,使所述第一电压控制线上的读取电压,通过所选定的磁隧道结MTJ产生读取电流,以对所述磁隧道结MTJ进行数据读取。
优选的,控制所述第三电压控制线接地,以控制通入所述第三电压控制线的电压大小与所述第一电压不同。
图2示出了对所选定的磁隧道结MTJ进行数据读取的实现,以对左上磁存储单元(的磁隧道结MTJ)的数据读取为例,控制行控制线WWL1打开,此时,可以控制其它行的行控制线关闭,例如,控制行控制线WWL2关闭,还可以控制其他列的电压控制线悬空,例如,控制第三电压控制线RSL2等、第一电压控制线BL2等及第一电压控制线SL2等悬空,即,通过左上磁存储单元所在行的行控制线WWL1、所在列的第一电压控制线BL1、第二电压控制线SL1,选定该磁存储单元;给第一电压控制线BL1和第二电压控制线SL1施加相同的读取电压,控制第一电压控制线BL1和第二电压控制线SL1的第一电压大小相同,将第三电压控制线RSL1施加不同于第一电压的固定电压,例如,将第三电压控制线RSL1接地。此时,第一电压控制线BL1上的读取电压,通过磁存储单元产生读取电流。由于同一列的磁存储单元的第一端口(右侧端口)连接在一起,因此,第一电压控制线SL1上的读取电压会通过该列磁存储单元进行放电,产生电流。进一步地,由于第一电压控制线BL1和第二电压控制线SL1的第一电压相等,因此,在第一电压控制线BL1和第二电压控制线SL1之间不会存在电流。第一电压控制线BL1产生的读取电流仅跟该磁存储单元的阻值有关,因此,通过比较第一电压控制线BL1上流过的读取电流大小,即可完成对所选定的磁存储单元(的磁隧道结MTJ)的数据读取。
磁存储单元(例如,SOT-MRAM)的数据写入过程是将磁隧道结MTJ的磁性膜堆沉积在重金属底电极层上,通过在重金属底电极层中注入电流,利用重金属的自旋轨道矩效应,实现在重金属底电极层产生的自旋流中角动量,向磁性自由层的转移,进而调控磁性自由层的磁矩方向。例如,当重金属底电极层中的电流方向为正、且达到翻转电流或翻转阈值(记作Ic)以上时,磁性自由层的磁矩方向与磁性参考层平行,磁隧道结MTJ例如为低阻态;当重金属底电极层中的电流方向为负、且绝对值达到Ic以上时,磁性自由层的磁矩方向与磁性参考层反平行,磁隧道结MTJ例如为高阻态。
优选的,本发明实施例所提供的存储器阵列实现数据写入的过程包括:控制所述行控制线接通电压,来控制该行的写访存晶体管选定所述磁存储单元所在行;控制通入所述第一电压控制线和所述第二电压控制线的电压,选定待写入的磁存储单元,并根据所述第一电压控制线和所述第二电压控制线的电压大小所形成的电压差,来产生不同方向的写入电流,以将所选定的磁隧道结MTJ翻转成高阻态或低阻态,实现所述磁隧道结MTJ的数据写入。
图3示出了对所选定的磁隧道结MTJ进行数据写入的实现,以对第一行磁存储单元(的磁隧道结MTJ)的数据写入为例,控制行控制线WWL1打开,此时,可以控制其它行的写入控制线关闭,例如,控制写入控制线WWL2关闭;通过行控制线WWL1、第一写电压控制线(BL1、BL2等)和对应的第二写电压控制线(SL1、SL2)形成通路,以选定磁存储单元。第一写电压控制线和第二写电压控制线可以单独控制写入电流的方向以及是否悬空,根据第一电压控制线和第二电压控制线的电压大小所形成的电压差,来产生不同方向的写入电流,以将所选定的磁隧道结MTJ翻转成高阻态或低阻态,实现磁隧道结MTJ的数据写入。例如,通入第一电压控制线BL1的电压大于通入第二电压控制线SL1的电压,形成的电压差产生如图3左上磁存储单元的电流方向,控制对应的磁隧道结MTJ的自由层方向翻转,例如,将所选定的磁隧道结MTJ翻转为高阻态(或低阻态)。
据此,本发明实施例所提供的磁存储阵列,包括多个呈阵列布置的磁存储单元,每个磁存储单元仅配置写访存晶体管,读访存晶体管被移除。相比于现有磁存储单元所组成的磁存储阵列,本发明实施例具有更简单的电路结构,更小的版图占用,更大的存储密度。
图4是本发明实施例提供的都磁存储阵列的制备方法的流程示意图,请参考图5,所述磁存储阵列的制备方法可以包括以下步骤:
步骤S110:制备多个磁存储单元,每个磁存储单元包括SOT底电极层和磁隧道结MTJ。
优选的,制备磁存储器件可以包括:制备重金属层,作为所述SOT底电极层;以及在所述SOT底电极层上生长的自由层、势垒层和钉扎层,形成所述磁隧道结MTJ。
步骤S120:将写访存晶体管的第一端与所述SOT底电极层的第一端连接。
步骤S130:将所述多个磁存储单元呈阵列布置,对于每行磁存储单元,该行的所述写访存晶体管的栅极连接,形成行控制线,对于每列磁存储单元,该列的所述写访存晶体管的第二端连接,形成第一电压控制线,该列的所述SOT底电极层的第二端连接,形成第二电压控制线,该列的所述磁隧道结MTJ连接,形成第三电压控制线。
所制备的磁存储阵列如图1所示,每行磁存储单元的写访存晶体管的栅极连接,形成行控制线(例如,WWL1、WWL2等),每列磁存储单元的写访存晶体管的第二端连接,形成第一电压控制线(例如,BL1、BL2等),该列的SOT底电极层的第二端连接,形成第二电压控制线(例如,SL1、SL2等),该列的磁隧道结MTJ连接,形成第三电压控制线(例如,RSL1、RSL2等)。通过控制行控制线、第一电压控制线、第二电压控制线及第三电压控制线的电压,完成对选定的磁存储单元的磁隧道结MTJ的数据读取。
据此,本发明实施例所制备的磁存储阵列,包括多个呈阵列布置的磁存储单元,每个磁存储单元仅配置有写访存晶体管,读访存晶体管被移除。相比于现有磁存储单元所制备的磁存储阵列,本发明实施例具有更简单的电路结构,更小的版图占用,更大的存储密度。
图5是本发明实施例提供的磁存储阵列的数据访问方法的流程示意图,请参考图5,该数据访问方法用于对如图1所示的磁存储阵列的数据访问,所述数据访问方法可以包括以下步骤:
步骤S210:通过控制行控制线、第一电压控制线和第二电压控制线,完成对选定的磁存储单元的所述磁隧道结MTJ的数据写入。
优选的,步骤S210可以包括:控制所述行控制线接通电压,来控制该行的写访存晶体管选定所述磁存储单元所在行;控制通入所述第一电压控制线和所述第二电压控制线的电压,选定待写入的磁存储单元,并根据所述第一电压控制线和所述第二电压控制线的电压大小所形成的电压差,来产生不同方向的写入电流,以将所选定的磁隧道结MTJ翻转成高阻态或低阻态,实现所述磁隧道结MTJ的数据写入。
请参考图3,以对第一行磁存储单元(的磁隧道结MTJ)的数据写入为例,控制行控制线WWL1打开,此时,可以控制其它行的写入控制线关闭,例如,控制写入控制线WWL2关闭;通过行控制线WWL1、第一写电压控制线(BL1、BL2等)和对应的第二写电压控制线(SL1、SL2)形成通路,以选定磁存储单元。根据第一电压控制线和第二电压控制线的电压大小所形成的电压差,来产生不同方向的写入电流,以将所选定的磁隧道结MTJ翻转成高阻态或低阻态,实现磁隧道结MTJ的数据写入。例如,通入第一电压控制线BL1的电压大于通入第二电压控制线SL1的电压,形成的电压差产生如图3左上磁存储单元的电流方向,控制对应的磁隧道结MTJ的自由层方向翻转,例如,将所选定的磁隧道结MTJ翻转为高阻态(或低阻态)。
步骤S220:通过控制通入所述行控制线、所述第一电压控制线、所述第二电压控制线及第三电压控制线的电压,完成对选定的磁存储单元的所述磁隧道结MTJ的数据读取。
优选的,步骤S220可以包括:控制所述行控制线接通电压,来控制该行的写访存晶体管选定所述磁存储单元所在行;控制所述第一电压控制线、所述第二电压控制线接通第一电压,选定待读取的磁存储单元,并控制所述第一电压控制线和所述第二电压控制线的第一电压大小相同,控制所述第三电压控制线的电压大小与所述第一电压不同,使所述第一电压控制线上的读取电压,通过所选定的磁隧道结MTJ产生读取电流,以对所述磁隧道结MTJ进行数据读取。
请参考图2,以对左上磁存储单元(的磁隧道结MTJ)的数据读取为例,控制行控制线WWL1打开,此时,可以控制其它行的行控制线关闭,例如,控制行控制线WWL2关闭,还可以控制其他列的电压控制线悬空,例如,控制第三电压控制线RSL2等、第一电压控制线BL2等及第一电压控制线SL2等悬空,即,通过左上磁存储单元所在行的行控制线WWL1、所在列的第一电压控制线BL1、第二电压控制线SL1,选定该磁存储单元;给第一电压控制线BL1和第二电压控制线SL1施加相同的读取电压,控制第一电压控制线BL1和第二电压控制线SL1的第一电压大小相同,将第三电压控制线RSL1施加不同于第一电压的固定电压,例如,将第三电压控制线RSL1接地。此时,第一电压控制线BL1上的读取电压,通过磁存储单元产生读取电流。由于同一列的磁存储单元的第一端口(右侧端口)连接在一起,因此,第一电压控制线SL1上的读取电压会通过该列磁存储单元进行放电,产生电流。进一步地,由于第一电压控制线BL1和第二电压控制线SL1的第一电压相等,因此,在第一电压控制线BL1和第二电压控制线SL1之间不会存在电流。第一电压控制线BL1产生的读取电流仅跟该磁存储单元的阻值有关,因此,通过比较第一电压控制线BL1上流过的读取电流大小,即可完成对所选定的磁存储单元(的磁隧道结MTJ)的数据读取。
本发明实施例还提供一种电子设备,所述电子设备包括处理器以及与所述处理器耦合的上述的磁存储阵列。
本发明实施例所提供的制备方法、数据访问方法和电子设备的技术细节和效果与本发明实施例提供磁存储阵列类似,可以参考上文,此处不再赘述。
还需要说明的是,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上仅为本申请的实施例而已,并不用于限制本申请。对于本领域技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本申请的权利要求范围之内。
Claims (10)
1.一种磁存储阵列,其特征在于,所述磁存储阵列包括多个呈阵列布置的磁存储单元以及与每个磁存储单元适配的写访存晶体管,所述每个磁存储单元包括SOT底电极层和磁隧道结MTJ,所述写访存晶体管的第一端与所述SOT底电极层的第一端连接,
对于每行磁存储单元,该行的所述写访存晶体管的栅极连接,形成行控制线,对于每列磁存储单元,该列的所述写访存晶体管的第二端连接,形成第一电压控制线,该列的所述SOT底电极层的第二端连接,形成第二电压控制线,该列的所述磁隧道结MTJ连接,形成第三电压控制线,
通过控制所述行控制线、所述第一电压控制线、所述第二电压控制线及所述第三电压控制线的电压,完成对选定的磁存储单元的所述磁隧道结MTJ的数据读取。
2.根据权利要求1所述的磁存储阵列,其特征在于,所述通过控制所述行控制线、所述第一电压控制线、所述第二电压控制线及所述第三电压控制线的电压,完成对选定的磁存储单元的所述磁隧道结MTJ的数据读取,包括:
控制所述行控制线接通电压,来控制该行的写访存晶体管选定所述磁存储单元所在行;
控制所述第一电压控制线、所述第二电压控制线接通第一电压,选定待读取的磁存储单元,
并控制所述第一电压控制线和所述第二电压控制线的第一电压大小相同,控制所述第三电压控制线的电压大小与所述第一电压不同,使所述第一电压控制线上的读取电压,通过所选定的磁隧道结MTJ产生读取电流,以对所述磁隧道结MTJ进行数据读取。
3.根据权利要求2所述的磁存储阵列,其特征在于,控制所述第三电压控制线接地,以控制通入所述第三电压控制线的电压大小与所述第一电压不同。
4.根据权利要求1所述的磁存储阵列,其特征在于,所述存储器阵列实现数据写入的过程包括:
控制所述行控制线接通电压,来控制该行的写访存晶体管选定所述磁存储单元所在行;
控制通入所述第一电压控制线和所述第二电压控制线的电压,选定待写入的磁存储单元,
并根据所述第一电压控制线和所述第二电压控制线的电压大小所形成的电压差,来产生不同方向的写入电流,以将所选定的磁隧道结MTJ翻转成高阻态或低阻态,实现所述磁隧道结MTJ的数据写入。
5.根据权利要求1所述的磁存储阵列,其特征在于,所述SOT底电极层为重金属层,所述磁隧道结MTJ包括在所述SOT底电极层上生长的自由层、势垒层和钉扎层。
6.一种磁存储阵列的制备方法,其特征在于,所述磁存储阵列的制备方法包括:
制备多个磁存储单元,每个磁存储单元包括SOT底电极层和磁隧道结MTJ;
将写访存晶体管的第一端与所述SOT底电极层的第一端连接;以及
将所述多个磁存储单元呈阵列布置,
对于每行磁存储单元,该行的所述写访存晶体管的栅极连接,形成行控制线,对于每列磁存储单元,该列的所述写访存晶体管的第二端连接,形成第一电压控制线,该列的所述SOT底电极层的第二端连接,形成第二电压控制线,该列的所述磁隧道结MTJ连接,形成第三电压控制线。
7.根据权利要求6所述的磁存储阵列的制备方法,其特征在于,制备磁存储器件包括:
制备重金属层,作为所述SOT底电极层;以及
在所述SOT底电极层上生长的自由层、势垒层和钉扎层,形成所述磁隧道结MTJ。
8.一种对权利要求6或7所述的磁存储阵列的数据访问方法,其特征在于,所述数据访问方法包括:
通过控制行控制线、第一电压控制线和第二电压控制线,完成对选定的磁存储单元的所述磁隧道结MTJ的数据写入;以及
通过控制通入所述行控制线、所述第一电压控制线、所述第二电压控制线及第三电压控制线的电压,完成对选定的磁存储单元的所述磁隧道结MTJ的数据读取。
9.根据权利要求8所述的数据访问方法,其特征在于,所述通过控制通入所述行控制线、所述第一电压控制线、所述第二电压控制线及第三电压控制线的电压,完成对选定的磁存储单元的所述磁隧道结MTJ的数据读取,包括:
控制所述行控制线接通电压,来控制该行的写访存晶体管选定所述磁存储单元所在行;
控制所述第一电压控制线、所述第二电压控制线接通第一电压,选定待读取的磁存储单元,
并控制所述第一电压控制线和所述第二电压控制线的第一电压大小相同,控制所述第三电压控制线的电压大小与所述第一电压不同,使所述第一电压控制线上的读取电压,通过所选定的磁隧道结MTJ产生读取电流,以对所述磁隧道结MTJ进行数据读取。
10.根据权利要求8所述的数据访问方法,其特征在于,所述通过控制写入控制线、第一电压控制线和所述第二电压控制线,完成对选定的磁存储单元的所述磁隧道结MTJ的数据写入,包括:
控制所述行控制线接通电压,来控制该行的写访存晶体管选定所述磁存储单元所在行;
控制通入所述第一电压控制线和所述第二电压控制线的电压,选定待写入的磁存储单元,
并根据所述第一电压控制线和所述第二电压控制线的电压大小所形成的电压差,来产生不同方向的写入电流,以将所选定的磁隧道结MTJ翻转成高阻态或低阻态,实现所述磁隧道结MTJ的数据写入。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311492448.5A CN117545281A (zh) | 2023-11-10 | 2023-11-10 | 磁存储阵列及其制备方法、数据访问方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311492448.5A CN117545281A (zh) | 2023-11-10 | 2023-11-10 | 磁存储阵列及其制备方法、数据访问方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117545281A true CN117545281A (zh) | 2024-02-09 |
Family
ID=89795056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311492448.5A Pending CN117545281A (zh) | 2023-11-10 | 2023-11-10 | 磁存储阵列及其制备方法、数据访问方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117545281A (zh) |
-
2023
- 2023-11-10 CN CN202311492448.5A patent/CN117545281A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7755077B2 (en) | Semiconductor memory device | |
US6490194B2 (en) | Serial MRAM device | |
US20180358542A1 (en) | Gate voltage controlled perpindicular spin orbit torque mram memory cell | |
CN111354392B (zh) | 磁性存储器阵列及读写控制方法 | |
CN111489777B (zh) | 磁性存储器结构、阵列、读写控制方法及制备方法 | |
KR20030060327A (ko) | 고집적 자성체 메모리 소자 및 그 구동 방법 | |
KR20040073278A (ko) | 비직교 mram 디바이스 | |
JP2013026600A (ja) | 半導体装置及び磁気ランダムアクセスメモリ | |
CN111613635B (zh) | 垂直自旋转移矩mram存储器单元 | |
US11676661B2 (en) | Storage device | |
US10650876B2 (en) | Magnetic memory device and writing method that achieves different resistance states with unidirectional voltages | |
US20050254310A1 (en) | Nonvolatile semiconductor memory device including ferroelectric semiconductor pattern and methods for writing data in and reading data from the same | |
US11963463B2 (en) | MRAM cell and MRAM | |
US11742020B2 (en) | Storage device | |
CN117545281A (zh) | 磁存储阵列及其制备方法、数据访问方法 | |
KR100422945B1 (ko) | 바이폴라 접합 트랜지스터를 이용한 마그네틱 램의 기억방법 | |
JP7260487B2 (ja) | 半導体装置 | |
US6930915B2 (en) | Cross-point MRAM array with reduced voltage drop across MTJ's | |
US6972989B2 (en) | Reference current distribution in MRAM devices | |
CN112837723A (zh) | 错层式金属位线走线的磁性随机存储器存储阵列 | |
CN113744776B (zh) | 存储器电路及其数据写入和读取方法、存储器、电子设备 | |
CN114788028A (zh) | 一种磁性随机存储器及电子设备 | |
CN113451355B (zh) | 基于自旋轨道矩的磁性存储器件 | |
CN117479548A (zh) | 磁存储阵列及其制备方法、数据访问方法、电子设备 | |
US11929105B2 (en) | Method of fabricating a semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |