TWI731680B - 磁性儲存結構和元件 - Google Patents

磁性儲存結構和元件 Download PDF

Info

Publication number
TWI731680B
TWI731680B TW109115820A TW109115820A TWI731680B TW I731680 B TWI731680 B TW I731680B TW 109115820 A TW109115820 A TW 109115820A TW 109115820 A TW109115820 A TW 109115820A TW I731680 B TWI731680 B TW I731680B
Authority
TW
Taiwan
Prior art keywords
layer
region
free layer
metal layer
area
Prior art date
Application number
TW109115820A
Other languages
English (en)
Other versions
TW202133389A (zh
Inventor
喻丹
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Application granted granted Critical
Publication of TWI731680B publication Critical patent/TWI731680B/zh
Publication of TW202133389A publication Critical patent/TW202133389A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Magnetic Heads (AREA)

Abstract

記憶體元件包括控制電路和儲存結構陣列。儲存結構包括金屬層和磁性隧道結。金屬層包括第一區域和第二區域。第一區域的第一部分的電阻率與第二區域的電阻率不同。磁性隧道結包括與金屬層相鄰的第一自由層、與第一自由層相鄰的第一阻隔層和與第一阻隔層相鄰的第一參考層。第一自由層與金屬層的第一區域接觸。第一自由層的磁化方向沿金屬層電流的影響下在第一和第二方向間切換。第一阻隔層包括電絕緣材料。第一自由層安排在金屬層和第一阻隔層之間。第一參考層的磁化方向沿第一方向或第二方向。第一阻隔層安排在第一自由層和第一參考層間。

Description

磁性儲存結構和元件
本發明涉及記憶體技術領域，具體地說，本發明涉及自旋軌道轉矩磁阻隨機存取記憶體（SOT-MRAM）的方法和裝置。
自旋軌道轉矩磁阻隨機存取記憶體（SOT-MRAM）是一種具有低寫入功率、快讀取速度、零洩漏和與CMOS製程有相容性的類型的非揮發性記憶體。SOT-MRAM包括被安排在重金屬層上的磁性隧道結（MTJ）。MTJ包括參考層、隧道阻隔層和自由層，其中，隧道阻隔層被參考層和自由層夾在中間。隧道阻隔層由薄絕緣層組成。參考層和自由層是鐵磁體。參考層的磁化方向是固定，而自由層的磁化方向是可切換的。
MTJ的隧道阻隔層被設計為使得電流由於量子隧穿而可以流過它。隧道磁阻效應被用於SOT-MRAM元件的讀取操作。可以存在MTJ的兩個完全不同的電阻級別。在參考層和自由層的磁化狀態是平行的時，電阻是相對低的。在參考層和自由層的磁化狀態是反平行的時，電阻是相對高的。兩個完全不同的電阻級別允許資料被儲存。例如，相對低的電阻級別可以與資料“1”相對應，並且相對高的電阻級別可以與資料“0”相對應。
SOT-MRAM元件的寫入操作是通過改變自由層的磁化方向來執行的。由於自旋霍爾效應（SHE），電流包括位於攜帶電流的導體的橫向邊界處的自旋累積。在SOT-MRAM元件處，自由層被安排在重金屬層上。在電流沿重金屬層流動時，產生橫斷方向上的自旋電流。然後，感應出轉矩或者自旋軌道轉矩（SOT），並且基於SHE和/或拉什巴效應將SOT施加在自由層中的磁化上。因此，可以切換自由層的磁化方向，這表示可以通過貫穿重金屬層的注入電流來將資訊寫入自由層中。常規SOT-MRAM是單級記憶體元件。例如，其僅被用於儲存資料“0”或者“1”，這不是多級記憶體元件，並且對於高密度記憶體應用是較不實用的。
所公開的方法和系統涉及解決上面闡述的一個或多個問題和其它的問題。
在本揭露內容的一個方面中，一種記憶體元件可以包括控制電路和儲存結構的至少一個陣列。所述控制電路可以控制所述記憶體元件。每個儲存結構可以包括金屬層和被安排在所述金屬層上的第一磁性隧道結（MTJ）。所述金屬層可以包括第一區域和第二區域。所述第一區域的至少一個第一部分的電阻率與所述第二區域的電阻率不同。第一磁性隧道結（MTJ）可以包括與所述金屬層相鄰的第一自由層、與所述第一自由層相鄰的第一阻隔層和與所述第一阻隔層相鄰的第一參考層。所述第一自由層與所述金屬層的所述第一區域接觸。所述第一自由層的磁化方向是可以在沿所述金屬層流動的電流的影響下在第一方向和第二方向之間切換的。所述第一阻隔層包括電絕緣材料。所述第一自由層被安排在所述金屬層和所述第一阻隔層之間。所述第一參考層的磁化方向保持是沿所述第一方向或者所述第二方向的。所述第一阻隔層被安排在所述第一自由層和所述第一參考層之間。
在本揭露內容的另一個方面中，一種方法可以包括：在基底上沉積金屬層；執行離子植入過程；沉積自由層；沉積阻隔層；沉積參考層；在所述金屬層上形成多個第一磁性隧道結（MTJ）和多個第二磁性隧道結（MTJ）；以及形成儲存結構的陣列。所述金屬層可以包括多個第一接觸區域和多個第二接觸區域。每個第一接觸區域可以是與所述第二接觸區域中的一個第二接觸區域相鄰的。每個第一接觸區域的至少一個部分可以通過所述離子植入過程被處理。每個第一磁性隧道結（MTJ）可以是與所述第一接觸區域中的一個第一接觸區域相鄰的。每個第二磁性隧道結（MTJ）可以是與所述第二接觸區域中的一個第二接觸區域相鄰的。每個儲存結構可以包括所述第一磁性隧道結（MTJ）中的一個第一磁性隧道結和所述第二磁性隧道結（MTJ）中的一個第二磁性隧道結。
在本揭露內容的另一個方面中，一種電子設備可以包括微處理器、記憶體元件、控制器、輸出模組和輸入模組。所述控制器可以控制所述記憶體元件。所述記憶體元件可以包括儲存結構的至少一個陣列。每個儲存結構可以包括被安排在金屬層上的至少一個第一磁性隧道結（MTJ）。所述金屬層可以包括第一區域和第二區域。所述第一區域的至少一個第一部分的電阻率與所述第二區域的電阻率不同。所述第一磁性隧道結（MTJ）可以包括第一自由層、第一阻隔層和第一參考層。所述第一自由層可以是與所述金屬層的所述第一接觸區域接觸的。所述第一自由層可以被安排在所述金屬層和所述第一阻隔層之間。所述第一阻隔層可以包括電絕緣材料，並且被安排在所述第一自由層和所述第一參考層之間。所述第一自由層的磁化方向可以是可以在沿所述金屬層流動的電流的影響下在第一方向和第二方向之間切換的。所述第一參考層的磁化方向可以保持是沿所述第一方向或者所述第二方向的。
根據本揭露內容的描述內容、申請專利範圍和附圖，本揭露內容的其它方面可以被本領域的技術人員理解。
以下內容參考附圖描述了本揭露內容的實施例中的技術解決方案。盡可能地，相同的附圖標記將貫穿附圖被用於指相同的或者相似的部分。顯而易見，所描述的實施例僅是本揭露內容的一些而非全部實施例。可以交換和/或合併各種實施例中的特徵。由本領域的技術人員基於本揭露內容的實施例在不具有創造性勞動的情況下獲得的其它實施例應當落在本揭露內容的保護範圍內。
圖1A是說明與本揭露內容的實施例一致的記憶體元件10的示意性方框圖。元件10可以包括儲存區域12和控制電路14。儲存區域12可以包括儲存結構16的陣列。記憶體元件10可以在控制電路14的控制下執行包括讀取操作、寫入操作和/或抹除操作的操作。儲存區域可以包括儲存結構16（例如，儲存單元）的多於一個陣列。在一些實施例中，元件10可以包括多個儲存區域，其中，每個儲存區域可以包括儲存結構16的一個或多個陣列。將在下面詳細討論儲存結構。視情況需要地，元件10可以包括不同類型的記憶體，諸如將被討論的磁性記憶體、DRAM、SRAM和快閃記憶體等。
控制電路14可以包括命令/位址/時鐘輸入電路、解碼器、電壓和時序發生器、輸入/輸出電路等。在一些實施例中，可以在與儲存區域12相同的模具上提供控制電路14。在一些其它的實施例中，可以在單獨的模具上提供控制電路14。在一些實施例中，控制電路14可以包括微控制器、專用邏輯電路或者另一個合適的處理器。在一些其它的實施例中，控制電路14可以包括用於儲存資料和取回資料的嵌入式記憶體。替換地，記憶體元件10可以不包括控制電路14，並且可以作為代替依賴於外部的控制。例如，可以由主機電子設備或者由與記憶體元件10分離的處理器或者控制器提供外部的控制。
儲存結構16可以是基於自旋軌道轉矩磁阻隨機存取記憶體（SOT-MRAM）的儲存結構。圖1B和圖1C說明了單級SOT-MRAM結構100的示意性結構圖。圖1B和圖1C是結構100的橫截面圖，其可以包括參考層101、阻隔層102、自由層103和金屬層104。端子1、端子2和端子3可以分別被電耦合到金屬層104和參考層101的兩個末端。參考層101可以包括鐵磁材料。其磁化方向可以由於高能量阻隔而是穩定的，並且在結構100的操作期間是固定的。自由層103可以也包括鐵磁材料。其磁化方向可以也由於高能量阻隔而是穩定的。然而，與參考層101相反，自由層103的磁化方向可以在操作期間在特定的外部影響下被切換。自由層103的磁化方向的改變可以被用於儲存資訊。阻隔層102可以包括電絕緣材料，該電絕緣材料可以是非磁性的或者弱磁性的。參考層101、阻隔層102和自由層103可以形成磁性隧道結（MTJ），並且MTJ的電阻可以被用於讀取所儲存的資訊。
金屬層104可以由非磁性重金屬層製成。重金屬產生相對強的自旋軌道耦合。在一些實施例中，金屬層104可以包括具有正自旋霍爾角的重金屬，例如，鉑（Pt）、鈀（Pd）或金（Au）。在一些實施例中，金屬層104可以包括具有負自旋霍爾角的重金屬，例如，鎢（W）、鉭（Ta）或鉿（Hf）。自旋霍爾角描述了電荷電流密度到自旋累積密度的轉換的效率。在下面的描述中，具有諸如W或Ta的負自旋霍爾角的重金屬被用於說明示例性實施例。
可以通過參考層101和自由層103的磁化確定MTJ的電阻。在參考層101和自由層103的磁化狀態是平行的時，電阻是相對低的。在磁化狀態是反平行的時，電阻是相對高的。由於參考層101的磁化方向是固定的，所以自由層103的磁化方向的改變可以被用於儲存資訊。可以使用被施加於金屬層104的電流來切換自由層103的磁化狀態。電流可以充當結構100的寫入電流。
參考圖1B，假設參考層101的磁化狀態是沿離開頁的方向佈置的。在電流從端子1流向端子2時，在金屬層104的邊界處產生橫斷方向上的相對應的自旋電流。由於自由層103與金屬層104接觸，所以其磁化狀態可以被所感應出的自旋軌道轉矩（SOT）改變。因此，如果原始方向是進入頁的，則自由層103的磁化狀態可以被切換到離開頁的方向。因此，參考層101和自由層103的磁化狀態可以變成平行的。在經由端子1和端子3或者端子2和端子3測量MTJ的電阻時，電阻級別由於平行的磁化狀態而是相對低的。
在電流改變方向（諸如，如圖1C中示出的從端子2流向端子1）時，自旋電流在金屬層104的邊界處改變。在SOT的影響下，自由層103的磁化狀態可以被切換到進入頁的方向。於是，參考層101和自由層103的磁化狀態可以變成反平行的。在經由端子1和端子3或者端子2和端子3測量MTJ的電阻時，其從相對低的電阻改變為相對高的電阻。
因此，可以通過向金屬層104施加電流來執行SOT-MRAM元件100的寫入過程，以及可以通過測量MTJ的電阻來執行讀取過程。
圖2A、圖2B和圖2C圖形化地在俯視圖中說明了離子植入的效果。通過離子植入過程對如圖2A中示出的金屬層200進行處理。非金屬材料的離子可以被加速或者植入到金屬層200中。進一步地，金屬層200可以經過熱處理過程或者退火過程。可以如圖2B中示出的那樣形成離子植入區域201。由於在區域201引入非金屬元素，所以區域201的電阻可以變得比金屬層200的其它區域大。
如在圖2B中示出的，在離子植入過程之後產生三個區域201、區域202和區域203，假設電流在金屬層200的左側和右側之間流動，則這三個區域是沿垂直於電流的路徑的方向配置的。在這些區域中，區域201的電阻分別由於離子植入而大於區域202和區域203的電阻。
由於金屬層200的一段沿垂直於電流的路徑的方向被劃分成區域201、區域202和區域203，所以這三個區域是並聯地電連接的。在如圖2C中示出的那樣向金屬層200施加電流1時，該電流可以被拆分成分別經過區域202、區域201和區域203的三個子電流1’、2’和3’。因為區域201的電阻由於離子植入的效應而大於區域202和區域203的電阻，所以區域201中的電流密度可以是小於區域202和區域203中的電流密度的。因此，離子植入過程可以增大區域201的電阻，這接著可以降低那裡的電流密度。儘管可以在離子植入區域（諸如區域201）中降低電流密度，但如果電流1保持不變，則可以提高離子植入區域之外（諸如區域202和區域203）的電流密度。
圖3A和圖3B示出了與本揭露內容的實施例一致的一個示例性多級SOT-MRAM結構300的示意性結構圖。圖3A是結構300的透視圖，以及圖3B是用結構300的俯視圖作出的圖形化說明。如在圖3A和圖3B中示出的，結構300可以包括並聯地電連接的MTJ301和MTJ302。MTJ301可以包括參考層303、與參考層303相鄰的阻隔層304和與阻隔層304相鄰的自由層305。MTJ302可以包括參考層306、與參考層306相鄰的阻隔層307和與阻隔層307相鄰的自由層308。MTJ301和MTJ302可以被安排在金屬層309上，並且被隔開預定的距離。在MTJ301處，阻隔層304可以被參考層303和自由層305夾在中間。自由層305可以是與金屬層309接觸的，並且被阻隔層304和金屬層309夾在中間。在MTJ302處，阻隔層307可以被參考層306和自由層308夾在中間。自由層308可以是與金屬層309接觸的，並且被阻隔層307和金屬層309夾在中間。可以將端子1和端子2分別與金屬層309的兩個末端電耦合在一起。可以將端子3與參考層303和參考層306電耦合在一起。可以將端子1或者端子2電耦合到位元線。可以將端子3電耦合到字元線。
參考層303和參考層306可以包括鐵磁材料（諸如Co 2Fe 6B 2）。參考層303和參考層306的磁化方向可以由於高能量阻隔而是穩定的，並且在結構300的操作期間是固定的。自由層305可以被佈置得比參考層303薄，並且包括鐵磁材料（諸如Co 2Fe 6B 2）。自由層308可以被佈置得比參考層306薄，並且包括鐵磁材料（諸如Co 2Fe 6B 2）。自由層305和自由層308的磁化方向可以也由於高能量阻隔而是穩定的。然而，與參考層相反，自由層305和自由層308的磁化方向可以是在結構300的操作期間可以在特定的外部影響下單個地在兩個方向之間切換的。自由層305和自由層308的磁化方向的改變可以被用於儲存多級資訊。阻隔層304和阻隔層307可以各自充當隧道阻隔層。它們可以包括電絕緣材料，所述電絕緣材料是非磁性的或者弱磁性的。例如，阻隔層304和阻隔層307可以包括MgO。金屬層309可以是由非磁性重金屬製成的。
MTJ301和MTJ302的電阻可以被用於讀取被儲存在結構300處的資訊。假設MTJ301和MTJ302包括相同的結構和相同的材料。例如，阻隔層304和阻隔層307可以包括相同的材料和相同的厚度。MTJ中的一個MTJ（諸如MTJ301）在下面的討論中可以被用作一個示例，下面的討論也適用於MTJ302。可以通過參考層303和自由層305的磁化朝向確定MTJ301的電阻。在參考層303和自由層305的磁化狀態是平行的時，MTJ301的電阻是相對低的。在參考層303和自由層305的磁化狀態是非平行的時，MTJ301的電阻是相對高的。由於參考層303的磁化方向是固定的，所以自由層305的磁化方向的改變可以被用於儲存資訊。可以使用經由端子1和端子2施加於金屬層309的電流來切換自由層305的磁化狀態。該電流可以充當結構300的寫入電流。
假設參考層303和參考層306的磁化狀態被安排為是沿X軸的正方向的。如前面提到的，在電流從端子1流向端子2時，可以在金屬層309的邊界處產生橫斷方向上的相對應的自旋電流。由於自由層305和自由層308是與金屬層309接觸的，所以可以通過SOT切換它們的磁化狀態。因此，自由層305和自由層308的磁化狀態可以被切換到X軸的正方向。因而，參考層303和自由層305的磁化狀態可以變得平行。類似地，參考層306和自由層308的磁化狀態也可以變得平行。在經由端子1和端子3或者端子2和端子3測量MTJ301和MTJ302的電阻時，由於平行的磁化狀態，電阻級別可以是相對低的。
在電流改變方向（諸如從端子2流向端子1）時，自旋電流在金屬層309的邊界處改變。在SOT的影響下，自由層305和自由層308的磁化狀態可以被切換到X軸的負方向。結果，參考層303和自由層305的磁化狀態可以變得反平行。類似地，參考層306和自由層308的磁化狀態也可以變得反平行。在MTJ301和MTJ302的電阻是經由端子1和端子3或者端子2和端子3被測量時，其可以從相對低的電阻改變為相對高的電阻。
相應地，可以通過對金屬層309施加電流來執行結構300的寫入過程，以及可以通過測量被並聯地電連接的MTJ301和MTJ302的電阻來執行讀取過程。
以上對結構300的描述可以反映單級SOT-MRAM元件的操作，其中，可以儲存和讀僅諸如是“1”或者“0”這樣的資料。
圖3B是對SOT-MRAM結構300的圖形化的說明，並且代表俯視圖，其中，為了簡單起見，省略了MTJ301和MTJ302。如上面提到的，自由層305和自由層308與金屬層309接觸。假設自由層305和自由層308分別接觸金屬層309的接觸區域310和接觸區域311的表面。如在圖3B中示出的，使用虛線繪製的矩形說明了接觸區域310和接觸區域311。接觸區域310和接觸區域311的形狀可以匹配並且因此反映自由層305和自由層308的形狀或者MTJ301和MTJ302的形狀。在一些實施例中，自由層305和自由層308或者MTJ301和MTJ302可以具有矩形的形狀、正方形的形狀或者圓形的形狀。在一些其它的實施例中，自由層305和自由層308或者MTJ301和MTJ302可以具有不規則的形狀。在下面的討論中，使用了矩形的形狀。進一步地，可以在接觸區域中的一個接觸區域（諸如，接觸區域311）中諸如離子。可以將非金屬材料（諸如矽、磷或者氮）的離子用於植入。退火步驟可以跟隨在植入過程之後。
在離子植入之後，接觸區域311的電阻可以增大。接觸區域311的電阻可以變得比金屬層309的剩餘部分（包括接觸區域310以及區域312和區域313）的電阻大。如在圖3B中示出的，金屬層309的一段可以被劃分成區域312、區域311和區域313，這些區域被佈置為是沿X軸（即，垂直於電流的路徑的方向）的。由於區域312、區域311和區域313是並聯地電耦合在一起的，所以被施加於金屬層309的電流可以被拆分成三個子電流。由於區域311中的比區域312和區域313中大的電阻，區域310中的電流密度可以大於區域311中的電流密度。更大的電流密度可以感應出更大的可以被注入到自由層305中的自旋電流密度。
在一些實施例中，MTJ301和MTJ302可以包括相同的結構和相同的材料。因此，自由層305和自由層308可以具有相同的用於切換磁化朝向的電流密度的閾值。由於區域310中的電流密度大於區域311中的電流密度，在寫入電流被注入金屬層309時，存在三種場景。在寫入電流被佈置為使得區域310和區域311兩者中的電流密度大於電流密度的閾值時，可以同時切換自由層305和自由層308的磁化。在區域310中的電流密度大於閾值，而區域311中的電流密度低於閾值時，可以切換僅一個自由層（自由層305）的磁化。在區域310中的電流密度低於閾值時，不可以切換自由層305和自由層308中的任一個的磁化。
因此，結構300可以提供四種可區分的電阻狀態，這可以代表四種記憶體狀態或者四種記憶體級別。四種電阻狀態可以與MTJ301和MTJ302的電阻R1、R2、R3和R4相對應，其中，其被佈置為使得R1>R2>R3>R4。
可以使用在區域311中產生大於閾值的電流密度的電流來寫入伴隨電阻R1的第一電阻狀態。由於自由層305和自由層308具有相同的閾值，並且區域310中的電流密度大於區域311中的，所以該電流密度同時在區域310和區域311兩者中大於閾值。因此，可以一起切換自由層305和自由層308的磁化。MTJ301和MTJ302兩者可以具有參考層和自由層的平行的磁化狀態。MTJ301和MTJ302電阻是最小的。
可以順序地使用兩個電流來寫入伴隨電阻R2的第二電阻狀態。第一電流在區域310和區域311兩者中產生大於閾值的電流密度。第二電流僅在區域310中產生大於閾值的電流密度。可以施加第一電流以對於MTJ301和MTJ302兩者的參考層和自由層產生反平行的磁化狀態。由於第二電流可以僅切換自由層305的磁化狀態，所以其可以被用於對於MTJ301的參考層和自由層產生平行的磁化狀態。MTJ301和MTJ302的電阻R2是第二小的。
也可以使用兩個順序的電流來寫入伴隨電阻R3的第三電阻狀態。第一電流可以在區域310和區域311兩者中產生大於閾值的電流密度。第二電流可以僅在區域310中產生大於閾值的電流密度。第一電流被用於對於MTJ301和MTJ302兩者的參考層和自由層產生平行的磁化狀態。由於第二電流可以僅切換自由層305的磁化狀態，所以其可以被用於對於MTJ301的參考層和自由層產生反平行的磁化狀態。MTJ301和MTJ302的電阻R3是第二大的。
可以使用可以在區域310和區域311兩者中產生大於閾值的電流密度的電流來寫入伴隨電阻R4的第四電阻狀態。可以將MTJ301和MTJ302兩者切換到參考層和自由層的反平行的磁化狀態。MTJ301和MTJ302的電阻R4是最大的。
圖3C是說明與本揭露內容的實施例一致的結構300的示意性製造過程的流程圖320。製造過程320適用於結構300以及結構300的陣列的批次製造。在步驟321處，可以在基底上沉積一層重金屬。在步驟322處，可以執行離子植入過程。例如，可以在區域311中植入非金屬材料的離子。進一步地，執行退火過程。然後在步驟323處，可以在金屬層上沉積一層鐵磁材料作為MTJ的自由層。在步驟324處，可以沉積一層電絕緣材料作為阻隔層。然後在步驟325處，可以沉積另一層鐵磁材料作為參考層。接下來，執行蝕刻步驟——步驟326。可以有選擇地蝕刻被堆疊的層的部分以形成MTJ301和MTJ302。可以在乾蝕刻過程中使用光阻層和遮罩。MTJ301可以被佈置得位於金屬層的區域310之上並且與之相鄰。MTJ302可以被佈置得位於區域311之上並且與之相鄰。因此，自由層305和自由層308可以分別與區域310和區域311接觸。在步驟326之後，可以沉積接接觸點金屬（諸如銅）以形成端子1、端子2和端子3。
在批次製造過程中，可以在步驟325或者步驟326之後執行另一個蝕刻步驟。該蝕刻步驟可以被用於對金屬層進行剪切以形成結構300的陣列。在結構300的陣列中，每個結構300可以包括一對接觸區域310和接觸區域311和一對MTJ301和MTJ302。相應地，在陣列中，每個接觸區域310可以是與相對應的接觸區域311相鄰的，並且每個MTJ301可以是與相對應的MTJ302相鄰的。
圖4A和圖4B示出了與本揭露內容的實施例一致的另一個示例性多級SOT-MRAM結構400的示意性結構圖。圖4A是結構400的透視圖，以及圖4B是用結構400的俯視圖作出的圖形化說明。除了具有離子植入區域的不同配置之外，結構400與圖3A和圖3B中示出的結構300類似。結構400可以包括並聯地電連接在一起的MTJ401和MTJ402。MTJ401可以包括參考層403、阻隔層404和自由層405。MTJ402可以包括參考層406、阻隔層407和自由層408。MTJ401和MTJ402可以被沉積在金屬層409上，並且被隔開預定的距離。在MTJ401處，阻隔層404可以被參考層403和自由層405夾在中間。自由層405可以與金屬層409接觸。在MTJ402處，阻隔層407可以被參考層406和自由層408夾在中間。自由層408可以與金屬層409接觸。可以將端子1和端子2分別與金屬層409的兩個末端電耦合在一起。可以將端子3以及參考層403和參考層406電耦合在一起。
參考層403和參考層406可以包括鐵磁材料。參考層403和參考層406的磁化方向可以是在結構400的操作期間固定的。自由層405和自由層408可以也包括鐵磁材料。自由層405和自由層408的磁化方向可以是可以在特定的外部影響下在兩個方向之間切換的。自由層405和自由層408的磁化方向的改變可以被用於儲存多級資訊。阻隔層404和阻隔層407可以包括電絕緣材料。金屬層409可以由非磁性重金屬製成。
與在圖3A和圖3B中說明的結構300類似，假設MTJ401和MTJ402包括相同的結構和相同的材料。MTJ401和MTJ402的電阻可以被用於讀取被儲存在結構400處的資訊。
可以使用經由端子1和端子2被施加於金屬層409的電流來切換自由層405和自由層408的磁化狀態。該電流可以充當結構400的寫入電流。在寫入電流從端子1流向端子2時，自由層405和自由層408的磁化狀態可以被切換到X軸的正方向。在寫入電流從端子2流向端子1時，自由層405和自由層408的磁化狀態可以被切換到X軸的負方向。
因此，可以通過對金屬層409施加電流來執行結構400的寫入過程，以及可以通過測量被並聯地電連接的MTJ401和MTJ402的電阻來執行讀取過程。
上面對元件400的描述可以反映單級記憶體元件的操作，其中，可以儲存和讀取僅諸如是“1”或者“0”這樣的資料。
圖4B是對結構400的圖形化的說明，並且可以代表俯視圖，其中，省略了MTJ401和MTJ402。如之前提到的，自由層405和自由層408與金屬層409接觸。假設自由層405和自由層408分別接觸金屬層409的接觸區域410和接觸區域411的表面。如在圖4B中示出的，用虛線繪製的矩形可以說明接觸區域410和接觸區域411。進一步地，可以在區域412和區域413中執行離子植入過程，區域412和區域413是與沿X軸的方向的接觸區域411的兩個相對的側面相鄰的。可以在植入過程中使用非金屬材料的離子。退火步驟可以跟隨在植入之後。
因此，區域412和區域413的電阻可以增大，並且變得比金屬層409的剩餘區域（包括接觸區域410和接觸區域411）的電阻大。如在圖4B中示出的，金屬層409的一段可以被劃分成區域412、區域411和區域413，這些區域被佈置為是沿X軸的。由於區域412、區域411和區域413是並聯地電耦合在一起的，所以被施加於金屬層409的電流被拆分成三個子電流。由於區域412和區域413中的比區域411中大的電阻，區域411中的電流密度大於區域410中的電流密度。更大的電流密度可以感應出更大的可以被注入到自由層405中的自旋電流密度。
如前面提到的，MTJ401和MTJ402可以包括相同的結構和相同的材料。因此，自由層405和自由層408可以具有相同的用於切換磁化朝向的電流密度的閾值。由於區域411中的電流密度大於區域410中的電流密度，所以在寫入電流被注入金屬層409時，可以存在三種場景。在寫入電流被佈置為使得區域410和區域411兩者中的電流密度大於閾值時，可以一起切換自由層405和自由層408的磁化狀態。在區域411中的電流密度大於閾值，而區域410中的電流密度低於閾值時，可以切換僅一個自由層——自由層408的磁化狀態。在區域411中的電流密度低於閾值時，不可以切換自由層405和自由層408中的任一個的磁化狀態。
因此，結構400可以提供三種可區分的電阻狀態，這可以代表三種記憶體狀態或者三種記憶體級別。
可以使用在區域410中產生大於閾值的電流密度的電流來寫入第一電阻狀態。由於區域411中的電流密度大於區域410中的電流密度，所以電流密度在區域410和區域411兩者中大於閾值。因此，可以一起切換自由層405和自由層408的磁化狀態。並且MTJ401和MTJ402兩者可以具有參考層和自由層的平行的磁化狀態。MTJ401和MTJ402的電阻是最小的。
類似地，可以使用在區域410和區域411兩者中產生大於閾值的電流密度的電流來寫入第二電阻狀態。MTJ401和MTJ402兩者可以被切換到參考層和自由層的反平行的磁化狀態。MTJ401和MTJ402的電阻是最大的。
可以順序地使用兩個電流來寫入第三電阻狀態。第一電流可以在區域410和區域411兩者中產生大於閾值的電流密度。第二電流可以在僅區域411中產生大於閾值的電流密度。可以施加第一電流以對於MTJ401和MTJ402兩者處的參考層和自由層產生平行的或者反平行的磁化狀態。由於第二電流可以僅切換自由層408的磁化狀態，所以其被用於對於MTJ402處的參考層和自由層產生平行的或者反平行的磁化狀態。在第三電阻狀態下，MTJ401和MTJ402可以被切換到不同的磁化狀態，其中，對於參考層和自由層，一個MTJ可以具有平行的磁化狀態，以及另一個MTJ可以具有反平行的磁化狀態。MTJ401和MTJ402的電阻處在最小和最大值之間。
圖5A和圖5B示出了與本揭露內容的實施例一致的另一個示例性多級SOT-MRAM結構500的示意性結構圖。圖5A是結構500的透視圖，以及圖5B是用結構500的俯視圖作出的圖形化的說明。除了具有離子植入區域的不同配置之外，結構500是與圖3A和圖3B中示出的結構300類似的。結構500可以包括被並聯地電連接在一起的MTJ501和MTJ502。MTJ501可以包括參考層503、阻隔層504和自由層505。MTJ502可以包括參考層506、阻隔層507和自由層508。MTJ501和MTJ502可以被沉積在金屬層509上，並且被隔開預定的距離。在MTJ501處，阻隔層504可以被參考層503和自由層505夾在中間。自由層505可以與金屬層509接觸。在MTJ502處，阻隔層507可以被參考層506和自由層508夾在中間。自由層508也可以與金屬層509接觸。可以將端子1和端子2分別與金屬層509的兩個末端電耦合在一起。可以將端子3以及參考層503和參考層506電耦合在一起。
參考層503和參考層506可以包括鐵磁材料，並且具有固定的磁化方向。自由層505和自由層508可以也包括鐵磁材料。自由層505和自由層508的磁化方向可以是可以在兩個方向之間切換的。自由層505和自由層508的磁化方向的改變可以被用於儲存多級資訊。阻隔層504和阻隔層507可以包括電絕緣材料。金屬層509可以由非磁性重金屬製成。
與在圖3A和圖3B中說明的結構300類似，假設MTJ501和MTJ502包括相同的結構和相同的材料。MTJ501和MTJ502的電阻可以被用於讀取被儲存在結構500處的資訊。
可以使用經由端子1和端子2被施加於金屬層509的電流來切換自由層505和自由層508的磁化狀態。該電流可以充當結構500的寫入電流。在電流從端子1流向端子2時，自由層505和自由層508的磁化狀態可以被切換到X軸的正方向。在電流從端子2流向端子1時，自由層505和自由層508的磁化狀態可以被切換到X軸的負方向。
因此，可以通過對金屬層509施加電流來執行結構500的寫入過程，以及可以通過測量被並聯地電連接的MTJ501和MTJ502的電阻來執行讀取過程。
上面對結構500的描述反映單級記憶體元件的操作，其中，可以儲存和讀僅諸如是“1”或者“0”這樣的資料。
圖5B是對結構500的圖形化的說明。該圖可以代表俯視圖，其中，省略了MTJ501和MTJ502。如已提到的，自由層505和自由層508可以分別與金屬層509接觸。MTJ501或者自由層505可以是與區域510相鄰的。MTJ502或者自由層508可以是與包括區域511、區域512和區域513的接觸區域相鄰的。區域512和區域513被區域511隔開，即，沿X軸被隔開預定的距離。區域514和區域515可以分別是與區域512和區域513相鄰的。如在圖5B中示出的，用虛線描繪區域510-515。進一步地，可以對區域512、區域513、區域514和區域515施加離子植入。可以在植入過程中使用非金屬材料的離子。退火步驟可以跟隨在植入之後。
因此，區域512-515的電阻可以增大，並且變得比金屬層509的剩餘區域（包括區域510和區域511）的電阻大。如在圖5B中示出的，金屬層509的一段可以被劃分成區域511-515，這些區域被佈置為是沿X軸的。由於區域511-515是並聯地電耦合在一起的，並且區域512和區域514、區域513和區域515可以代表兩個組合區域，所以被施加於金屬層509的電流可以被拆分成三個子電流。一個子電流經過區域511，而另外兩個子電流分別經過所述組合區域。由於組合區域中的更大的電阻，區域511中的電流密度大於區域512-515中的電流密度。區域511中的電流密度還大於區域510中的電流密度。另外，區域510中的電流密度大於區域512-515中的電流密度。
由於自由層505和自由層508可以具有相同的用於切換磁化朝向的電流密度的閾值，所以可以存在四種場景。第一，在區域512和區域513中的電流密度大於閾值時，區域510和區域511中的電流密度也大於閾值。因而，可以一起切換自由層505和自由層508的全部部分的磁化狀態。第二，在電流密度在區域512和區域513中在閾值以下，並且在區域510和區域511中在閾值以上時，可以完全地切換自由層505的磁化狀態，而僅可以部分地切換自由層508的磁化狀態。自由層508的被部分地切換的部分位於區域511之上並且與之相鄰。第三，在電流密度僅在區域511中在閾值以上時，不可以切換自由層505的磁化狀態，而可以部分地切換自由層508的磁化狀態。自由層508的被部分地切換的部分位於區域511之上並且與之相鄰。第四，在電流密度在區域511中在閾值以下時，不可以切換自由層505和自由層508中的任一個的磁化狀態。
因此，結構500可以提供八種可區分的電阻狀態，這可以代表八種記憶體狀態或者八種記憶體級別。
可以使用在區域512和區域513中產生大於閾值的電流密度（這表示電流密度在區域510-513中大於閾值）的寫入電流來寫入第一電阻和第二電阻狀態。因此，可以一起切換自由層505和自由層508的全部部分的磁化狀態。第一電阻狀態具有最低的電阻值，與具有參考層和自由層的平行的磁化狀態的MTJ501和MTJ502相對應。第二電阻狀態具有最大的電阻值，與具有參考層和自由層的反平行的磁化狀態的MTJ501和MTJ502相對應。
可以順序地使用兩個電流來寫入第三電阻和第四電阻狀態。第一電流在區域510-513中產生大於閾值的電流密度。第二電流在區域510中產生大於閾值的電流密度，但在區域512和區域513中產生在閾值以下的電流密度，這表示電流密度在區域511中也大於閾值。在施加第一電流時，可以一起切換自由層505和自由層508的磁化狀態。對於第三電阻狀態，可以施加第一電流以對於MTJ501和MTJ502處的參考層和自由層產生平行的磁化狀態。然後，施加第二電流以對於MTJ501處的參考層和自由層完全地以及對於MTJ502處的參考層和自由層部分地產生反磁化狀態。因此，MTJ501的全部部分可以具有反平行的磁化狀態，與區域511相匹配的MTJ502的一個部分可以具有反平行的磁化狀態，以及與區域512和區域513相匹配的MTJ502的剩餘部分可以具有平行的磁化狀態，這代表第三電阻狀態。類似地，第一電流和第二電流可以被佈置為使得MTJ501的全部部分和與區域511相匹配的MTJ502的一個部分具有平行的磁化狀態，以及與區域512和區域513相匹配的MTJ502的剩餘兩個部分可以具有反平行的磁化狀態，這代表第四電阻狀態。與區域511、區域512和區域513相匹配的MTJ502的三個部分被並聯地電耦合在一起。因此，MTJ502的電阻與被並聯地電連接的三個電阻器相對應。
可以順序地使用三個電流來寫入第五電阻到第八電阻狀態。第一電流可以在區域510-513中產生大於閾值的電流密度。第二電流可以在區域510和區域511中產生大於閾值的電流密度，但在區域512和區域513中產生在閾值以下的電流密度。第三電流可以在區域511中產生大於閾值的電流密度，但在區域510、512和513中產生在閾值以下的電流密度。第一電流、第二電流和第三電流可以被用於順序地寫入資訊。在自由層或者自由層的部分的磁化狀態被切換多次時，計算最後一次。
第五電阻到第八電阻狀態可以被定義如下。與第五電阻到第八電阻狀態相對應的結構500的電阻值可以取決於區域510-513的設計和MTJ501和MTJ502的設計。
在MTJ501的全部部分具有平行的磁化狀態並且MTJ502的全部部分具有反平行的磁化狀態時，其代表第五電阻狀態。
在MTJ501的全部部分具有反平行的磁化狀態並且MTJ502的全部部分具有平行的磁化狀態時，其代表第六電狀態。
在MTJ501的全部部分和MTJ502的與區域512和區域513相匹配的兩個部分具有平行的磁化狀態，並且MTJ502的與區域511相匹配的剩餘部分具有反平行的磁化狀態時，其代表第七電狀態。
在MTJ501的全部部分和MTJ502的與區域512和區域513相匹配的兩個部分具有反平行的磁化狀態，並且MTJ502的與區域511相匹配的剩餘部分具有平行的磁化狀態時，其代表第八電阻狀態。
圖6A和圖6B示出了與本揭露內容的實施例一致的另一個示例性多級SOT-MRAM結構600的示意性結構圖。圖6A是結構600的透視圖，以及圖6B是用結構600的俯視圖作出的圖形化的說明。除了具有離子植入區域的不同配置之外，結構600是與上面示出的結構300、結構400和結構500類似的。結構600可以包括被並聯地電連接在一起的MTJ601和MTJ602。MTJ601可以包括參考層603、阻隔層604和自由層605。MTJ602可以包括參考層606、阻隔層607和自由層608。MTJ601和MTJ602可以被安排在金屬層609上，並且被隔開預定的距離。在MTJ601處，阻隔層604可以被參考層603和自由層605夾在中間。自由層605可以與金屬層609接觸。在MTJ602處，阻隔層607可以被參考層606和自由層608夾在中間。自由層608也可以與金屬層609接觸。可以將端子1和端子2分別與金屬層609的兩個末端電耦合在一起。可以將端子3以及參考層603和參考層606電耦合在一起。
參考層603和參考層606可以包括鐵磁材料，並且具有固定的磁化方向。自由層605和自由層608可以也包括鐵磁材料。自由層605和自由層608的磁化方向可以是可以在兩個方向之間切換的。自由層605和自由層608的磁化方向的改變可以被用於儲存多級資訊。阻隔層604和阻隔層607可以包括電絕緣材料。金屬層609可以由非磁性重金屬製成。
與在圖3A和圖3B中說明的結構300類似，假設MTJ601和MTJ602包括相同的結構和相同的材料。MTJ601和MTJ602的電阻可以被用於讀被儲存在結構600處的資訊。
可以使用經由端子1和端子2被施加於金屬層609的電流來切換自由層605和自由層608的磁化狀態。該電流可以充當結構600的寫入電流。在電流從端子1流向端子2時，自由層605和自由層608的磁化狀態可以被切換到X軸的正方向。在電流從端子2流向端子1時，自由層605和自由層608的磁化狀態可以被切換到X軸的負方向。
因此，可以通過對金屬層609施加電流來執行結構600的寫入過程，以及可以通過測量被並聯地電連接的MTJ601和MTJ602的電阻來執行讀取過程。
上面對結構600的描述反映單級記憶體元件的操作，其中，可以儲存和讀僅諸如是“1”或者“0”這樣的資料。
圖6B是對結構600的圖形化的說明。該圖代表俯視圖，其中，省略了MTJ601和MTJ602。自由層605和自由層608可以分別接觸金屬層609的兩個接觸區域的表面。一個接觸區域可以包括區域610，而另一個接觸區域可以包括區域611和區域612。區域613和區域614可以是分別與區域612和區域611相鄰的。如在圖6B中示出的，用虛線描繪區域610-614。進一步地，可以對區域612施加離子植入。可以在植入過程中使用非金屬材料的離子。退火步驟可以跟隨在植入之後。
相應地，區域612的電阻可以增大，並且變得比金屬層609的剩餘區域（包括區域610、區域611、區域613和區域614）的電阻大。如在圖6B中示出的，金屬層609的一段可以被劃分成區域611-614，這些區域被佈置為是沿X軸的。區域611-614是並聯地電耦合在一起的。區域611和區域614可以代表組合區域。因此，被施加於金屬層609的電流可以被拆分成三個子電流。一個子電流經過區域612，而另外兩個子電流經過區域613和組合區域。由於區域612中的更大的電阻，區域610和區域611中的電流密度大於區域612中的電流密度，並且區域611中的電流密度大於區域610中的電流密度。
與上面提到的實施例類似，由於自由層605和自由層608可以具有相同的用於切換磁化朝向的電流密度的閾值。由於區域610、區域611和區域612中存在三種電流密度，所以在向金屬層609注入寫入電流時，可以存在四種場景。第一，在電流密度在區域610、區域611和區域612中大於閾值時，可以一起切換自由層605和自由層608的磁化狀態。第二，在電流密度僅在區域610和區域611中大於閾值時，可以完全地切換自由層605的磁化狀態，而可以部分地切換自由層608的磁化狀態。自由層608的被部分地切換的部分與區域611相對應。第三，在電流密度僅在區域611中大於閾值時，可以部分地切換自由層608的磁化狀態。自由層608的被部分地切換的部分與區域611相對應。第四，在電流密度在區域610、區域611和區域612中在閾值以下時，不可以切換自由層605和自由層608中的任一個的磁化狀態。
因此，結構600可以提供如下面說明的八種可區分的電阻狀態，這可以代表八種記憶體狀態或者八種記憶體級別。
可以使用在區域610、區域611和區域612中產生大於閾值的電流密度的寫入電流來寫入第一電阻和第二電阻狀態。因此，可以一起切換自由層605和自由層608的全部部分的磁化狀態。第一電阻狀態具有最低的電阻值，與具有參考層和自由層的平行的磁化狀態的MTJ601和MTJ602相對應。第二電阻狀態具有最大的電阻值，與具有參考層和自由層的反平行的磁化狀態的MTJ601和MTJ602相對應。
可以順序地使用兩個電流來寫入第三電阻和第四電阻狀態。第一電流在區域610、區域611和區域612中產生大於閾值的電流密度。第二電流在區域610和區域611中產生大於閾值的電流密度，但在區域612中產生在閾值以下的電流密度。在施加第一電流時，可以一起切換自由層605和自由層608的全部部分的磁化狀態。對於第三電阻狀態，可以施加第一電流以對於MTJ601和MTJ602處的參考層和自由層產生平行的磁化狀態。然後，施加第二電流以對於MTJ601處的參考層和自由層完全地以及對於MTJ602處的參考層和自由層部分地產生反磁化狀態。因此，MTJ601的全部部分可以具有反平行的磁化狀態，與區域611相匹配的MTJ602的一個部分可以具有反平行的磁化狀態，以及與區域612相匹配的MTJ602的另一個部分可以具有平行的磁化狀態，這代表第三電阻狀態。類似地，第一電流和第二電流可以被佈置為使得MTJ601的全部部分和與區域611相匹配的MTJ602的一個部分具有平行的磁化狀態，以及與區域612相匹配的MTJ602的另一個部分具有反平行的磁化狀態，這代表第四電阻狀態。與區域611和區域612相匹配的MTJ602的兩個部分被並聯地電耦合在一起。因此，MTJ602的電阻與被並聯地電連接的兩個電阻器相對應。
可以順序地使用三個電流來寫入第五電阻到第八電阻狀態。第一電流可以在區域610-612中產生大於閾值的電流密度。第二電流可以在區域610和區域611中產生大於閾值的電流密度，但在區域612中產生在閾值以下的電流密度。第三電流可以在區域611中產生大於閾值的電流密度，但在區域610和區域612中產生在閾值以下的電流密度。第一電流、第二電流和第三電流可以被用於順序地寫入資訊。
第五電阻到第八電阻狀態可以被定義如下。與第五電阻到第八電阻狀態相對應的結構600的電阻值可以取決於區域610-612的設計和MTJ601和MTJ602的設計。
在MTJ601的全部部分具有平行的磁化狀態並且MTJ602的全部部分具有反平行的磁化狀態時，其代表第五電阻狀態。
在MTJ601的全部部分具有反平行的磁化狀態並且MTJ602的全部部分具有平行的磁化狀態時，其代表第六電阻狀態。
在MTJ601的全部部分和與區域612相匹配的MTJ602的部分具有平行的磁化狀態，並且與區域611相匹配的MTJ602的另一個部分具有反平行的磁化狀態時，其代表第七電阻狀態。
在MTJ601的全部部分和與區域612相匹配的MTJ602的部分具有反平行的磁化狀態，並且與區域611相匹配的MTJ602的另一個部分具有平行的磁化狀態時，其代表第八電阻狀態。
圖7A和圖7B示出了與本揭露內容的實施例一致的另一個示例性多級SOT-MRAM結構700的示意性結構圖。圖7A是結構700的透視圖，以及圖7B是用結構700的俯視圖作出的圖形化的說明。結構700具有僅一個MTJ——MTJ701，MTJ701是與圖6A和圖6B中示出的結構600的部分類似的。MTJ701可以包括參考層702、阻隔層703和自由層704。MTJ701可以被沉積在金屬層705上。在MTJ701處，阻隔層703被參考層702和自由層704夾在中間。自由層704可以與金屬層705接觸，並且被阻隔層703和金屬層705夾在中間。可以將端子1和端子2分別與金屬層705的兩個末端電耦合在一起。可以將端子3和參考層702電耦合在一起。
參考層702可以包括鐵磁材料，並且具有固定的磁化方向。自由層704可以也包括鐵磁材料。自由層704的磁化方向可以是可以在兩個方向之間切換的。自由層704的磁化方向的改變可以被用於儲存多級資訊。阻隔層703可以包括電絕緣材料。金屬層705可以由非磁性重金屬製成。MTJ701的電阻可以被用於讀被儲存在結構700處的資訊。
可以使用經由端子1和端子2被施加於金屬層705的電流來切換自由層704的磁化狀態。該電流可以充當結構700的寫入電流。在電流從端子1流向端子2時，自由層704的磁化狀態可以被切換到X軸的正方向。在電流從端子2流向端子1時，自由層704的磁化狀態可以被切換到X軸的負方向。
因此，可以通過對金屬層705施加電流來執行結構700的寫入過程，以及可以通過測量MTJ701的電阻來執行讀取過程。
圖7B是對結構700的圖形化的說明。該圖代表俯視圖，其中，省略了MTJ701。假設自由層704接觸金屬層705的接觸區域的表面。該接觸區域可以包括區域706和區域707，區域706和區域707是分別與區域709和區域708相鄰的。如在圖7B中示出的，用虛線描繪區域706-709。進一步地，可以對區域707施加離子植入。可以在植入過程中使用非金屬材料的離子。退火步驟可以跟隨在植入之後。
因此，區域707的電阻可以增大，並且變得比金屬層705的剩餘區域（包括區域706、區域708和區域709）的電阻大。如在圖7B中示出的，金屬層705的一段可以被劃分成區域706-709，這些區域被佈置為是沿X軸的。區域706-709是並聯地電耦合在一起的。區域706和區域709可以代表組合區域。因此，被施加於金屬層705的電流可以被拆分成三個子電流。一個子電流經過區域707，而另外兩個子電流經過區域708和組合區域。由於區域707中的更大的電阻，區域706中的電流密度大於區域707中的電流密度。區域706和區域707與自由層704的兩個部分相對應。
由於存在兩種電流密度，所以在向金屬層705注入寫入電流時，可以存在三種場景。第一，在區域706和區域707兩者中的電流密度大於用於切換磁化朝向的電流密度的閾值時，可以切換整個自由層704的磁化狀態。第二，在電流密度在區域706中大於閾值，但在區域707中在閾值以下時，可以部分地切換自由層704的磁化狀態。自由層704的被部分地切換的部分可以與區域706相對應。第三，在電流密度在區域706和區域707中在閾值以下時，不可以切換自由層704的磁化狀態。
因此，結構700可以提供如下面說明的四種可區分的電阻狀態，這可以代表四種記憶體狀態或者四種記憶體級別。
可以使用在區域706和區域707中產生大於閾值的電流密度的寫入電流來寫入第一電阻和第二電阻狀態。因此，可以切換自由層704的全部部分的磁化狀態。第一電阻狀態具有最低的電阻值，與具有參考層和自由層的平行的磁化狀態的MTJ701相對應。第二電阻狀態具有最大的電阻值，與具有參考層和自由層的反平行的磁化狀態的MTJ701相對應。
可以順序地使用兩個電流來寫入第三電阻和第四電阻狀態。第一電流在區域706和區域707中產生大於閾值的電流密度。第二電流在區域706中產生大於閾值的電流密度，但在區域707中產生在閾值以下的電流密度。在施加第一電流時，可以一起切換自由層704的全部部分的磁化狀態。對於第三電阻狀態，可以施加第一電流以對於MTJ701處的參考層和自由層產生平行的磁化狀態。然後，施加第二電流以對於MTJ701處的參考層和自由層部分地產生反磁化狀態。因此，MTJ701的與區域706相匹配的一個部分可以具有反平行的磁化狀態，以及MTJ701的與區域707相匹配的另一個部分可以具有平行的磁化狀態，這代表第三電阻狀態。類似地，第一電流和第二電流可以被佈置為使得，MTJ701的與區域706相匹配的一個部分具有平行的磁化狀態，以及MTJ701的與區域707相匹配的另一個部分具有反平行的磁化狀態，這代表第四電阻狀態。MTJ701的與區域706和區域707相匹配的兩個部分被並聯地電耦合在一起。因此，MTJ701的電阻與被並聯地電連接的兩個電阻器相對應。
圖8是說明與本揭露內容的實施例一致的電子設備800的示意性方框圖。設備800可以包括計算設備（諸如桌面型或者可擕式電腦、伺服器、智慧型電話、智慧手錶等）。設備800還可以包括網路設備（諸如交換機或者路由器）、數位圖像、音訊和/或影片的記錄器、車輛、家電和玩具等。如所示的，設備800可以包括微處理器801、記憶體控制器802、記憶體元件803、輸出模組804和輸入模組805。
微處理器801（例如，中央處理單元（CPU））可以控制電子設備800的總體操作，包括記憶體控制器802和輸出模組804的操作。輸出模組804可以包括顯示器和/或揚聲器。輸入模組805可以包括鍵盤、鍵區、電腦滑鼠或者觸控式螢幕。在一些實施例中，可以使用觸控式螢幕合併輸出模組804和輸入模組805。微處理器801可以根據由輸入模組805（例如，鍵盤）生成的輸入信號通過輸出模組804（例如，顯示器）顯示被儲存在記憶體元件803處的資訊。
記憶體元件803可以包括一個或多個儲存區域。在一些實施例中，每個儲存區域可以包括上面描述的磁性儲存結構的一個或多個陣列。在一些其它的實施例中，每個儲存區域可以包括上面描述的磁性儲存結構的一個或多個陣列和其它類型的記憶體的一個或多個陣列。記憶體控制器802控制記憶體元件803的操作。被記憶體元件803執行的操作包括抹除、寫入和讀取。在一些實施例中，記憶體元件803可以包括控制電路。記憶體控制器802可以經由控制電路控制記憶體元件803。在一些其它的實施例中，記憶體元件803可以不包括任何控制電路。因而，記憶體控制器802可以直接控制記憶體元件803。
儘管通過使用本說明書中的具體的實施例描述了本揭露內容的原理和實現，但前述對實施例作出的描述僅旨在説明理解本揭露內容的方法的和該方法的核心觀點。另外，可以組合前述的不同實施例的特徵以形成另外的實施例。同時，本領域的技術人員可以根據本揭露內容的觀點對具體的實現和應用範圍作出修改。因此，本說明書的內容不應當解釋為對本揭露內容的限制。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
1、2、3:端子 1’、2’、3’:子電流 10:元件 12:儲存區域 14:控制電路 16:儲存結構 100:結構 101:參考層 102:阻隔層 103:自由層 104:金屬層 200:金屬層 201、202、203:區域 300:結構 301、302:MTJ 303、306:參考層 304、307:阻隔層 305、308:自由層 309:金屬層 310、311、312、313:區域 320:製造過程 321、322、323、324、325、326:步驟 400:結構 401、402:MTJ 403、406:參考層 404、407:阻隔層 405、408:自由層 409:金屬層 410、411、412、413:區域 500:結構 501、502:MTJ 503、506:參考層 504、507:阻隔層 505、508:自由層 509:金屬層 510、511、512、513、514、515:區域 600:結構 601、602:MTJ 603、606:參考層 604、607:阻隔層 605、608:自由層 609:金屬層 610、611、612、613、614:區域 700:結構 701:MTJ 702:參考層 703:阻隔層 704:自由層 705:金屬層 706、707、708、709:區域 800:設備 801:微處理器 802:記憶體控制器 803:記憶體元件 804:輸出模組 805:輸入模組 R1、R2、R3、R4:電阻
圖1A說明了根據本揭露內容的實施例的記憶體元件的示意性方框圖； 圖1B和圖1C說明了自旋軌道轉矩磁阻隨機存取記憶體（SOT-MRAM）結構的示意性結構圖； 圖2A、圖2B和圖2C示意性地說明了根據本揭露內容的實施例的離子植入的效果； 圖3A和圖3B說明了根據本揭露內容的另一個實施例的多級SOT-MRAM結構的示意性結構圖； 圖3C說明了根據本揭露內容的實施例的製造多級SOT-MRAM結構的示意性流程圖； 圖4A和圖4B說明了根據本揭露內容的另一個實施例的另一個多級SOT-MRAM結構的示意性結構圖； 圖5A和圖5B說明了根據本揭露內容的另一個實施例的另一個多級SOT-MRAM結構的示意性結構圖； 圖6A和圖6B說明了根據本揭露內容的另一個實施例的另一個多級SOT-MRAM結構的示意性結構圖； 圖7A和圖7B說明了根據本揭露內容的另一個實施例的另一個多級SOT-MRAM結構的示意性結構圖；以及 圖8說明了根據本揭露內容的另一個實施例的電子設備的示意性方框圖。
1、2、3:端子
100:結構
101:參考層
102:阻隔層
103:自由層
104:金屬層

Claims (20)

  1. 一種記憶體元件，包括： 控制所述記憶體元件的控制電路；以及 儲存結構的至少一個陣列，每個儲存結構包括： 包括第一區域和第二區域的金屬層，其中，所述第一區域的至少一個第一部分的電阻率與所述第二區域的電阻率不同；以及 被安排在所述金屬層上的第一磁性隧道結（MTJ）； 所述第一磁性隧道結（MTJ）包括： 與所述金屬層相鄰的第一自由層，所述第一自由層與所述金屬層的所述第一區域接觸，所述第一自由層的磁化方向是能夠在沿所述金屬層流動的電流的影響下在第一方向和第二方向之間切換的； 與所述自由層相鄰並且包括電絕緣材料的第一阻隔層，所述第一自由層被安排在所述金屬層和所述第一阻隔層之間；以及 與所述第一阻隔層相鄰的第一參考層，所述第一參考層的磁化方向保持是沿所述第一方向或者所述第二方向的，所述第一阻隔層被安排在所述第一自由層和所述第一參考層之間。
  2. 根據請求項1所述的元件，其中，每個儲存結構還包括： 被安排在所述金屬層上的第二磁性隧道結（MTJ）； 所述第二磁性隧道結構（MTJ）包括： 與所述金屬層相鄰的第二自由層，所述第二自由層與所述金屬層的所述第二區域接觸，所述第二自由層的磁化方向是能夠在沿所述金屬層流動的所述電流的所述影響下在所述第一方向和所述第二方向之間切換的； 與所述第二自由層相鄰並且包括電絕緣材料的第二阻隔層，所述第二自由層被安排在所述金屬層和所述第二阻隔層之間；以及 與所述第二阻隔層相鄰的第二參考層，所述第二參考層的磁化方向保持是沿所述第一方向或者所述第二方向的，所述第二阻隔層被安排在所述第二自由層和所述第二參考層之間。
  3. 根據請求項1所述的元件，其中，所述金屬層和所述第一阻隔層是非磁性的，所述第一自由層包括第一鐵磁層，並且所述第一參考層包括第二鐵磁層。
  4. 根據請求項2所述的元件，其中，所述第一區域的所述第一部分和第二部分的電阻率與所述第二區域的電阻率不同，所述第一區域的所述第一部分和所述第二部分沿所述第一方向或者所述第二方向被隔開預定的距離，所述第一區域的所述第一部分和所述第二部分的電阻率相同。
  5. 根據請求項2所述的元件，其中，所述金屬層還包括： 與所述第一區域的沿所述第一方向或者所述第二方向的兩個相對的側面相鄰的第三區域和第四區域，其中，所述第一區域和所述第二區域的電阻率相同，所述第三區域和所述第四區域的電阻率相同，所述第一區域和所述第三區域的電阻率不同。
  6. 根據請求項2所述的元件，其中，所述第一參考層和所述第二參考層被電耦合在一起。
  7. 根據請求項1所述的元件，其中，所述第一區域的所述第一部分是通過離子植入過程來處理的。
  8. 根據請求項2所述的元件，其中，所述第一區域的每個部分的電阻率與所述第二區域的電阻率不同。
  9. 根據請求項2所述的元件，其中，所述第一磁性隧道結（MTJ）和所述第二磁性隧道結（MTJ）具有相同的配置。
  10. 一種用於製造儲存結構的陣列的方法，包括： 在基底上沉積金屬層，所述金屬層包括多個第一接觸區域和多個第二接觸區域，每個第一接觸區域是與所述多個第二接觸區域中的一個第二接觸區域相鄰的； 在所述多個第一接觸區域中執行離子植入過程，每個第一接觸區域的至少一部分是通過所述離子植入過程來處理的； 沉積自由層，所述自由層包括第一磁性材料； 沉積阻隔層，所述阻隔層包括電絕緣材料； 沉積參考層，所述參考層包括第二磁性材料； 在所述金屬層上形成多個第一磁性隧道結（MTJ）和多個第二磁性隧道結（MTJ），每個第一磁性隧道結（MTJ）是與所述多個第一接觸區域中的一個第一接觸區域相鄰的，每個第二磁性隧道結（MTJ）是與所述多個第二接觸區域中的一個第二接觸區域相鄰的；以及 形成儲存結構的所述陣列，每個儲存結構包括所述多個第一磁性隧道結（MTJ）中的一個第一磁性隧道結和所述多個第二磁性隧道結（MTJ）中的一個第二磁性隧道結。
  11. 根據請求項10所述的方法，其中，每個第一接觸區域的所述至少一部分的電阻率與所述多個第二接觸區域的電阻率不同。
  12. 根據請求項10所述的方法，其中，每個第一接觸區域的全部部分是通過所述離子植入過程來處理的。
  13. 一種記憶體元件，包括： 金屬層； 與所述金屬層相鄰的第一自由層，所述第一自由層與所述金屬層接觸，所述第一自由層的磁化方向是能夠在沿所述金屬層流動的電流的影響下在第一方向和第二方向之間切換的； 與所述自由層相鄰並且包括電絕緣材料的第一阻隔層，所述第一自由層被安排在所述金屬層和所述第一阻隔層之間；以及 與所述第一阻隔層相鄰的第一參考層，所述第一參考層的磁化方向保持是沿所述第一方向或者所述第二方向的，所述第一阻隔層被安排在所述第一自由層和所述第一參考層之間。
  14. 根據請求項13所述的元件，其中，所述金屬層包括第一區域和第二區域，所述第一區域的至少一個第一部分的電阻率與所述第二區域的電阻率不同，並且所述第一自由層與所述第一區域接觸。
  15. 根據請求項13所述的元件，還包括： 與所述金屬層相鄰的第二自由層，所述第二自由層與所述金屬層接觸，所述第二自由層的磁化方向是能夠在沿所述金屬層流動的所述電流的所述影響下在所述第一方向和所述第二方向之間切換的； 與所述第二自由層相鄰並且包括電絕緣材料的第二阻隔層，所述第二自由層被安排在所述金屬層和所述第二阻隔層之間；以及 與所述第二阻隔層相鄰的第二參考層，所述第二參考層的磁化方向保持是沿所述第一方向或者所述第二方向的，所述第二阻隔層被安排在所述第二自由層和所述第二參考層之間。
  16. 根據請求項14所述的元件，其中，所述第一區域的每個部分的電阻率與所述第二區域的電阻率不同。
  17. 根據請求項15所述的元件，其中，所述第一參考層和所述第二參考層被電耦合在一起。
  18. 根據請求項13所述的元件，其中，所述第一金屬層和所述第一阻隔層是非磁性的，所述第一自由層包括第一鐵磁層，並且所述第一參考層包括第二鐵磁層。
  19. 根據請求項14所述的元件，其中，所述第一區域的所述第一部分和第二部分的電阻率與所述第二區域的電阻率不同，所述第一區域的所述第一部分和所述第二部分沿所述第一方向或者所述第二方向被隔開預定的距離，並且所述第一區域的所述第一部分和所述第二部分的電阻率相同。
  20. 根據請求項14所述的元件，其中，所述第一區域的所述第一部分是通過離子植入過程來處理的。
TW109115820A 2020-02-19 2020-05-13 磁性儲存結構和元件 TWI731680B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/CN2020/075794 2020-02-19
PCT/CN2020/075794 WO2021163908A1 (en) 2020-02-19 2020-02-19 Magnetic memory structure and device

Publications (2)

Publication Number Publication Date
TWI731680B true TWI731680B (zh) 2021-06-21
TW202133389A TW202133389A (zh) 2021-09-01

Family

ID=71414909

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109115820A TWI731680B (zh) 2020-02-19 2020-05-13 磁性儲存結構和元件

Country Status (6)

Country Link
US (2) US11201282B2 (zh)
JP (1) JP7330360B2 (zh)
KR (1) KR102608134B1 (zh)
CN (1) CN111406326B (zh)
TW (1) TWI731680B (zh)
WO (1) WO2021163908A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7330360B2 (ja) * 2020-02-19 2023-08-21 長江存儲科技有限責任公司 磁気メモリ構造およびデバイス
US11514962B2 (en) * 2020-11-12 2022-11-29 International Business Machines Corporation Two-bit magnetoresistive random-access memory cell
CN113725353B (zh) * 2021-09-03 2024-05-03 广东省大湾区集成电路与系统应用研究院 Mtj器件及其制作方法以及mram

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050063223A1 (en) * 2003-09-22 2005-03-24 Tran Lung T. Thermal-assisted switching array configuration for mram
CN1750168A (zh) * 2004-08-23 2006-03-22 三星电子株式会社 磁存储器件及其操作和制造方法
CN101621113A (zh) * 2008-07-03 2010-01-06 海力士半导体有限公司 磁隧道结器件、具有磁隧道结器件的存储单元及制造方法
CN102376738A (zh) * 2010-08-06 2012-03-14 索尼公司 磁存储器元件及其制造方法
TW201939778A (zh) * 2018-02-22 2019-10-01 台灣積體電路製造股份有限公司 磁穿隧接面結構、磁穿隧接面單元的形成方法、與包含多個磁穿隧接面單元的記憶裝置的形成方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3082230B2 (ja) * 1990-09-17 2000-08-28 ソニー株式会社 配線の形成方法
JP2737764B2 (ja) * 1995-03-03 1998-04-08 日本電気株式会社 半導体装置及びその製造方法
JP3839958B2 (ja) * 1998-06-01 2006-11-01 株式会社東芝 磁気記憶装置
JP2000216452A (ja) 1999-01-20 2000-08-04 Sharp Corp 磁気抵抗効果膜及びそれを用いた磁気ヘッド
KR100835275B1 (ko) * 2004-08-12 2008-06-05 삼성전자주식회사 스핀 주입 메카니즘을 사용하여 자기램 소자를 구동시키는방법들
US7859069B2 (en) * 2007-03-16 2010-12-28 Seagate Technology Llc Magnetic storage element with storage layer magnetization directed for increased responsiveness to spin polarized current
US7688615B2 (en) * 2007-12-04 2010-03-30 Macronix International Co., Ltd. Magnetic random access memory, manufacturing method and programming method thereof
US8270208B2 (en) * 2010-02-08 2012-09-18 International Business Machines Corporation Spin-torque based memory device with read and write current paths modulated with a non-linear shunt resistor
KR101463948B1 (ko) * 2010-11-08 2014-11-27 삼성전자주식회사 자기 기억 소자
US8203870B2 (en) * 2010-11-23 2012-06-19 Seagate Technology Llc Flux programmed multi-bit magnetic memory
KR101457511B1 (ko) * 2011-08-18 2014-11-04 코넬 유니버시티 스핀 홀 효과 자기 장치, 방법, 및 적용
JP5553917B2 (ja) * 2012-01-30 2014-07-23 株式会社ＱｕａｎｔｕＭａｇ Ｃｏｎｓｕｌｔａｎｃｙ Ｍｔｊ素子及びその製法、並びにｍｒａｍデバイス
JP6195974B2 (ja) * 2013-03-28 2017-09-13 インテル・コーポレーション 高安定スピントロニクスメモリ
CN105895799B (zh) * 2016-03-30 2018-08-31 中国科学院物理研究所 可编程自旋逻辑器件和包括其的电子设备
JP6200471B2 (ja) 2015-09-14 2017-09-20 株式会社東芝 磁気メモリ
US9768229B2 (en) 2015-10-22 2017-09-19 Western Digital Technologies, Inc. Bottom pinned SOT-MRAM bit structure and method of fabrication
US10586916B2 (en) * 2015-11-27 2020-03-10 Tdk Corporation Spin current magnetization reversal element, magnetoresistance effect element, and magnetic memory
CN106025063B (zh) * 2016-05-19 2019-11-19 华为技术有限公司 磁隧道结以及磁存储器
WO2018052062A1 (ja) * 2016-09-14 2018-03-22 Tdk株式会社 磁気抵抗効果デバイスおよび磁気抵抗効果モジュール
EP3319134B1 (en) * 2016-11-02 2021-06-09 IMEC vzw An sot-stt mram device and a method of forming an mtj
JP6291608B1 (ja) 2017-03-17 2018-03-14 株式会社東芝 磁気記憶装置
JP2019046976A (ja) 2017-09-01 2019-03-22 Tdk株式会社 スピン流磁化反転素子、磁気メモリ
CN110197682B (zh) * 2018-02-27 2021-04-13 中电海康集团有限公司 存储单元、存储器以及数据写入方法
JP6526860B1 (ja) 2018-03-15 2019-06-05 株式会社東芝 磁気記憶装置
US11374164B2 (en) * 2018-06-29 2022-06-28 Intel Corporation Multi-layer spin orbit torque electrodes for perpendicular magnetic random access memory
CN109873076A (zh) * 2019-01-28 2019-06-11 北京航空航天大学 一种提高sot-mram集成度的方法
JP7330360B2 (ja) * 2020-02-19 2023-08-21 長江存儲科技有限責任公司 磁気メモリ構造およびデバイス

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050063223A1 (en) * 2003-09-22 2005-03-24 Tran Lung T. Thermal-assisted switching array configuration for mram
CN1750168A (zh) * 2004-08-23 2006-03-22 三星电子株式会社 磁存储器件及其操作和制造方法
CN101621113A (zh) * 2008-07-03 2010-01-06 海力士半导体有限公司 磁隧道结器件、具有磁隧道结器件的存储单元及制造方法
CN102376738A (zh) * 2010-08-06 2012-03-14 索尼公司 磁存储器元件及其制造方法
TW201939778A (zh) * 2018-02-22 2019-10-01 台灣積體電路製造股份有限公司 磁穿隧接面結構、磁穿隧接面單元的形成方法、與包含多個磁穿隧接面單元的記憶裝置的形成方法

Also Published As

Publication number Publication date
JP2022542154A (ja) 2022-09-29
US11201282B2 (en) 2021-12-14
CN111406326B (zh) 2021-03-23
CN111406326A (zh) 2020-07-10
WO2021163908A1 (en) 2021-08-26
US20220059756A1 (en) 2022-02-24
US11690298B2 (en) 2023-06-27
KR20220018028A (ko) 2022-02-14
JP7330360B2 (ja) 2023-08-21
TW202133389A (zh) 2021-09-01
KR102608134B1 (ko) 2023-12-01
US20210257545A1 (en) 2021-08-19

Similar Documents

Publication Publication Date Title
TWI731680B (zh) 磁性儲存結構和元件
US10481815B2 (en) MLC based magnetic random access memory used in CNN based digital IC for AI
JP5437355B2 (ja) マルチレベルセル（ｍｌｃ）磁気メモリセルを有する装置およびマルチレベルセル磁気メモリにデータを記憶させる方法
US7149100B2 (en) Serial transistor-cell array architecture
US20150213867A1 (en) Multi-level cell designs for high density low power gshe-stt mram
RU2463676C2 (ru) Ячейка магнитного туннельного перехода, содержащая множество магнитных доменов
JP2007503670A (ja) 多状態磁気ランダムアクセスメモリセル
JP2005526351A (ja) 読み出し信号が最大で且つ電磁妨害を低減するｍｒａｍセルおよびアレイ構造
US20030161180A1 (en) Shared bit lines in stacked MRAM arrays
US6905888B2 (en) Magnetic memory element having controlled nucleation site in data layer
US20060278908A1 (en) Write line design in MRAM
JPH05101642A (ja) 磁気ビツト構造に選択した磁気状態を記憶する方法
CN113450850A (zh) 磁性存储单元、数据写入方法、存储器及设备
US7505306B2 (en) Magnetic memory device
CN113451355B (zh) 基于自旋轨道矩的磁性存储器件
US20040052104A1 (en) MRAM parallel conductor orientation for improved write performance
Lanuzza Diego Fernando Criollo Caisaguano
JP2023035644A (ja) 磁気抵抗効果素子及び磁気メモリ装置