JP2007503670A - 多状態磁気ランダムアクセスメモリセル - Google Patents

多状態磁気ランダムアクセスメモリセル Download PDF

Info

Publication number
JP2007503670A
JP2007503670A JP2006524672A JP2006524672A JP2007503670A JP 2007503670 A JP2007503670 A JP 2007503670A JP 2006524672 A JP2006524672 A JP 2006524672A JP 2006524672 A JP2006524672 A JP 2006524672A JP 2007503670 A JP2007503670 A JP 2007503670A
Authority
JP
Japan
Prior art keywords
current
bits
bit
magnetic
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006524672A
Other languages
English (en)
Inventor
エンゲル，ブラッドリー・エヌ
ソルター，エリック・ジェイ
スローター，ジョン・エム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2007503670A publication Critical patent/JP2007503670A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

ワードライン（１４）とディジットライン（１６）の間に、２つのビット（１８）と（２０）が挟まれており、様々な時間に電流波形（１０４）と（１０６）をワードラインとディジットラインに加え、磁界束ＨＷとＨＤによって、装置（１２）の有効磁気モーメントベクトル（８６）と（９４）を略１８０度回転させることができるように作られている磁気抵抗メモリ装置（１２）を提供する段階を含む、スケーラブル磁気抵抗メモリセルを切り替える方法が開示されている。各ビットは、非強磁性的に結合されているＮ個の強磁性層（３２）、（３４、４２）、（４４、６０）及び（６２、７２、７４）を含んでいる。Ｎの個数は、ビットの磁気切り替え量を変えるために調整することができる。一方又は両方のビットは、ワード及び／又はディジットラインの電流を調整することによってプログラムすることができる。
【選択図】 図１

Description

本発明は、概括的には、磁気ランダムアクセスメモリ(ＭＲＡＭ)装置に関する。より具体的には、本発明は、多状態ＭＲＡＭセルに書き込むための方法に関する。
不揮発性メモリ装置は、電子機器システムでは非常に重要な構成要素である。ＦＬＡＳＨは、今日使用されている主要な不揮発性メモリ装置である。代表的な不揮発性メモリ装置は、情報を記憶するのに、浮動酸化物層内に捕捉された電荷を使用する。ＦＬＡＳＨメモリの欠点は、高電圧が必要で、プログラム及び消去時間が遅いことである。更に、ＦＬＡＳＨメモリは、書き込み耐久性に劣り、１０４−１０６サイクルでメモリが故障してしまう。加えて、データ保存を妥当な水準に維持するため、ゲート酸化物の寸法は、電子が臨むトンネルバリヤーによって制限される。従って、ＦＬＡＳＨメモリは、製作することのできる寸法諸元が限られてくる。
これらの欠点を克服するため、磁気メモリ装置が評価されている。そのような装置の１つがＭＲＡＭセルである。しかしながら、市場で実用化されるには、ＭＲＡＭは、現在のメモリ技術に匹敵するメモリ密度を有し、未来世代でもスケーラブルで、低電圧で作動し、消費電力が低く、競合性のある読み取り／書き込み速度を有していなければならない。
ＭＲＡＭ装置では、不揮発性メモリ状態の安定性、読み取り／書き込みサイクルの反復性、及び、メモリの要素対要素切替磁界の均一性が、その設計特性の中で最も重要な３つの態様である。ＭＲＡＭのメモリ状態は、電力ではなく、磁気モーメントベクトルの方向によって維持される。データを記憶するのは、磁界を加え、ＭＲＡＭ装置内の磁気材料を、２つの可能なメモリ状態のどちらかに磁化することによって行われる。データを呼び出すのは、２つの状態の間の、ＭＲＡＭ装置内の抵抗差を感知することによって行われる。書き込むための磁界は、磁性構造の外側のストリップ線か、又は、磁性構造自体に電流を通すことによって作り出される。
既知のＭＲＡＭの横方向の寸法諸元が小さくなると、３つの問題が発生する。第一に、切替磁界が所与の形状と膜厚に対して増大し、切り替えるのに大きな磁界を必要とする。第二に、合計切替量が低減するので、反転のためのエネルギーバリヤーが低減する。エネルギーバリヤーは、磁気モーメントベクトルを、一方の状態から他方の状態へ切り替えるのに必要なエネルギーの量である。エネルギーバリヤーは、ＭＲＡＭ装置のデータ保持及びエラー率を判定し、バリヤーが小さすぎると、熱の変動によって思わぬ反転（超常磁性）が生じ得る。エネルギーバリヤーが小さいことによる主要な問題は、アレイ内の１つのＭＲＡＭ装置を選択的に切り替えることが非常に難しくなることである。選択性があれば、他のＭＲＡＭ装置を不注意に切り替えることなく、切り替えることができる。最後に、切替磁界は形状によって作られるので、ＭＲＡＭ装置のサイズが小さくなるほど、切替磁界は、形状の変化により敏感になる。寸法諸元が小さくなるほどリソグラフィのスケーリングが難しくなるので、ＭＲＡＭ装置は密な切替分布を維持するのが困難になる。
ＭＲＡＭセルに書き込みする画期的な方法は、ワードラインとディジットラインの間に挟まれた磁気抵抗メモリ装置を設けて、電流波形を様々な時間にワードラインとディジットラインに加え、磁界束に装置の有効磁気モーメントベクトルを約１８０°回転させることができるようにする段階を含む、スケーラブルな磁気抵抗メモリセルを切り替える方法を含んでいる米国特許第６，５４５，９０６号に開示されている。この方法は、状態切替の２つの異なるモード、即ち、同じ極性の２つの磁界パルスが加えられる度にビットの状態が変わるかトグルされるトグル書き込みモードと、ビットの状態が、加えられる磁界パルス両方の極性に依存する状態に直接切り替えられる直接書き込みモードと、を提供している。
大きいビットサイズのメモリ密度を改良するために、磁気的に結合された磁気層を有する多状態多層磁気メモリセルが開発されている。例えば、第１及び第２磁気抵抗層を有し、非磁気伝導層が一対の磁気抵抗層の間に並列に配置された非強磁性結合多層構造を開示している米国特許第５，９５３，２４８号、第５，９３０，１６４号を参照されたい。非強磁性結合多層構造内の一対の磁気抵抗層は、異なる厚さ又は異なる磁気材料を有することによって、異なる磁界で切り替わるよう作られている。また、この非強磁性結合多層構造内の一対の磁気抵抗層は、それぞれ、一対の層の非強磁性結合とアスペクト比のために、磁界が加えられなければ非平行である磁気ベクトルを有している。セルは、更に、第２磁気抵抗層のベクトルに対して固定された関係にある磁気ベクトルを有する磁気抵抗構造を含んでいる。電気的絶縁材料は、磁気トンネル接合部を形成するように、非強磁性結合多層構造と磁気抵抗構造の間に平行に配置されている。
米国特許第６，５４５，９０６号 米国特許第５，９５３，２４８号 米国特許第５，９３０，１６４号
様々な一般的で代表的な態様では、本発明の或る実施形態は、２つのビットが２つの導電体の間に配置されているメモリセルをプログラムする方法を提供しており、本方法は、各ビットの論理状態を別々にトグルする段階を含んでいる。別の実施形態は、第１ビットが所望の状態になるように第１及び第２ビットをトグルし、次に、第２ビットを所望の状態にトグルする段階を含んでいる。
図１の２ビットのＭＲＡＭ装置１０の単純化した断面図は、単一の磁気抵抗２ビットメモリ装置１２を示しているが、ＭＲＡＭアレイ１０は多数のマルチビットＭＲＡＭ装置１２で構成されており、書き込み方法についての説明を単純化するために、そのような２ビット装置の１つだけを図示していると理解頂きたい。
２ビットのＭＲＡＭ装置１２は、ワードライン１４とディジットライン１６の間に挟まれている。ワードライン１４とディジットライン１６は、電流が通過できるように導電性材料を含んでいる。この図では、ワードライン１４はＭＲＡＭ装置１２の頂部に配置されており、ディジットライン１６は、ＭＲＡＭ装置１２の下部に配置されており、ワードライン１４に対して９０度の角度に向けられている（図２参照）。
ＭＲＡＭ装置１２は、厚さ２１を有する導電性スペーサー１９によって分離された第１及び第２ビット１８、２０を含んでいる。ビット１８は、第１磁気領域２２、トンネルバリヤー２４、及び第２磁気領域２６を備えており、トンネルバリヤー２４は、第１磁気領域２２と第２磁気領域２６の間に挟まれている。好適な実施形態では、第１磁気領域２２は、３層構造で、２つの強磁性層３０と３２の間に非強磁性結合スペーサー層２８が挟まれている。非強磁性結合スペーサー層２８は、厚さ３４を有し、強磁性層３０と３２は、それぞれ厚さ３６と３８を有している。更に磁気領域２６は、多重層構造で、２つの強磁性層４２と４４の間に非強磁性結合スペーサー層４０が挟まれている。厚さ４９を有するピン接合層４３は、強磁性層４４とディジットライン１６の間に配置されている。非強磁性結合スペーサー層４０は、厚さ５６を有し、強磁性層４２と４４は、それぞれ厚さ４８と５８を有している。
ビット２０は、第３磁気領域５２、トンネルバリヤー５４、及び第４磁気領域５６を備えており、トンネルバリヤー５４は、第３磁気領域５２と第４磁気領域５６の間に挟まれている。好適な実施形態では、磁気領域５２は、３層構造で、２つの強磁性層６０と６２の間に非強磁性結合スペーサー層５８が挟まれている。非強磁性結合スペーサー層５８は厚さ６４を有し、強磁性層６０と６２は、それぞれ厚さ６６と６８を有している。更に磁気領域５６は、多層構造で、２つの強磁性層７２と７４の間に非強磁性結合スペーサー層７０が挟まれている。非強磁性結合スペーサー層７０は、厚さ７６を有し、強磁性層７２と７４は、それぞれ厚さ７８と８０を有している。厚さ７９を有するピン接合層７３は、強磁性層７４とワードライン１４の間に配置されている。
通常、非強磁性結合スペーサー層２８、４０、５８、７０は、元素Ｒｕ、Ｏｓ、Ｒｅ、Ｃｒ、Ｒｈ、Ｃｕの内の少なくとも１つ、又はそれらの組み合わせを含んでいる。更に、強磁性層３０、３２、４２、４４、６０、６２、７２、７４は、通常、元素Ｎｉ、Ｆｅ、Ｃｏの内の少なくとも１つ、又はそれらの組み合わせを含んでいる。また磁気領域２２、２６、５２、５６は、図示している以上の層を有する合成非強磁性層材料構造体を含んでいてもよく、この実施形態で示している数の層を使用しているのは、単に分かり易くするためであると理解頂きたい。
各強磁性層３０と３２は、それぞれ、非強磁性結合スペーサー層２８の結合によって通常は非平行に保持されている磁気モーメントベクトル８２と８４を有している。また、磁気領域２２は合成磁気モーメントベクトル８６を有し、磁気領域２６は合成磁気モーメントベクトル８８を有している。合成磁気モーメントベクトル８６と８８は、異方性容易軸に沿って、ワードライン１４及びディジットライン１６から、或る角度、望ましくは４５度の方向に向いている（図２参照）。更に、磁気領域２２は自由強磁性領域であり、合成磁気モーメントベクトル８６は、印加された磁界が存在する中で自由に回転することができる。磁気領域２６は、ピン接合強磁性領域であり、合成磁気モーメントベクトル８８は、適度の印加された磁界が存在する中で自由に回転せず、基準層として用いられる。
ビット２０は、ビット１８と同様の様式で作動すると理解頂きたい。ビット２０では、強磁性層６０と６２は、それぞれ、非強磁性結合スペーサー層５８の結合によって通常は非平行に保持されている磁気モーメントベクトル９０と９２を有している。また、磁気領域５２は合成磁気モーメントベクトル９４を有し、磁気領域５６は合成磁気モーメントベクトル９６を有している。合成磁気モーメントベクトル９４と９６は、異方性容易軸に沿って、ワードライン１４及びディジットライン１６から、或る角度、望ましくは４５度の方向に向いている（図２参照）。更に、磁気領域５２は自由強磁性領域であり、合成磁気モーメントベクトル９４は、印加された磁界が存在する中で自由に回転することができる。磁気領域５６は、ピン接合強磁性領域であり、合成磁気モーメントベクトル９６は、適度の印加された磁界が存在する中で自由に回転せず、基準層として用いられる。
非強磁性結合層２８と４０は、それぞれ、２つの強磁性層３０、３２と４２、４４の間に示されているが、各三層構造２２及び５２と各多層構造２６及び５６では、強磁性層３０、３２と４２、４４は、静磁界又は他の機構のような他の手段によって非強磁的に結合されていてもよいと理解頂きたい。例えば、セルのアスペクト比が５以下に下げられれば、強磁性層は、静磁束クロージャと非平行に結合される。
非強磁性連結は、ＭＲＡＭ構造内の層の静磁界によっても作られるので、スペーサー層は、必ずしも、２つの磁気層の間の強磁性結合を除去する以上に、追加の非強磁性結合を提供する必要はない。
ＭＲＡＭ装置１２の各ビット１８及び２０の２つの強磁性層３０、３２と６０、６２内の磁気モーメントベクトルは、
Figure 2007503670
によって与えられる合成磁気モーメントベクトルと、副層モーメント分数平衡比
Figure 2007503670
とを提供するため、異なる厚さ又は材料を有する。これらの式のベクトルは、単純化するため、ビット１８に対してのみ示されている。この式は、ビット２０にも当てはまる。多層構造２２と多重層構造５２の合成磁気モーメントベクトルは、磁界を加えると自由に回転する。ゼロ磁界では、合成磁気モーメントベクトル８６と９４は、磁気の異方性によって定められる、それぞれピン接合基準層４２又は７２の合成磁気モーメントベクトルに対して平行又は非平行な方向に安定する。「合成磁気モーメントベクトル」という用語は、この説明のため、及び合計して釣り合うモーメントの場合にだけ用いられ、合成磁気モーメントベクトルは、磁界が無ければゼロであると理解頂きたい。以下に述べるように、トンネルバリヤーに隣接している副層磁気モーメントベクトル８４と９２だけが、それぞれビット１８と２０の状態を決定する。
ＭＲＡＭ装置１２の各ビット１８と２０を流れる電流は、トンネル磁気抵抗次第であり、それぞれトンネルバリヤー２４と５４に直接隣接している自由層３２、４２とピン接合層６２、７２の磁気モーメントベクトル８４、８８と９２、９６の相対的な向きによって制御される。磁気モーメントベクトルが平行であれば、ビット抵抗は低く、電圧バイアスがより多くの電流を装置１２に誘導する。この状態は「１」と定義されている。磁気モーメントベクトルが非平行であれば、ビット抵抗は高く、印加電圧のバイアスが少ない電流を装置に誘導する。この状態は「０」と定義されている。これらの定義は任意であり、逆にしてもよいが、この例では、単に分かり易くするために使用していると理解頂きたい。従って、磁気抵抗性メモリでは、データの記憶は、磁界を加え、ビットの磁気モーメントベクトルを、ピン接合基準層内の磁気モーメントベクトルに対して平行方向又は非平行方向の何れかに向けさせることによって実現される。
好適な実施形態では、ＭＲＡＭ装置１２は、図２に示すように、非円形の設計で、１から５の範囲の長さ／幅比を有する三層構造２２及び５２と、多層構造２６及び５６を有している。好適な実施形態では、ＭＲＡＭ装置１２は、装置を横方向に小さな寸法とするのにフォトリソグラフィ処理を使用し易いので、楕円形になっている。しかしながら、ＭＲＡＭ装置１２は、方形、円形、長方形又はダイヤモンド形のような他の形状でもよいが、簡単にするためと、性能を改良するために、楕円形になっていると理解されたい。
更に、ＭＲＡＭアレイ１０を製作する間に、それぞれの連続する層は、順次、蒸着又は何らかの方法で形成され、各ＭＲＡＭ装置１２は、半導体業界では既知の何れかの技法で、選択的な蒸着、フォトリソグラフィ処理、エッチングなどによって画定される。少なくとも強磁性層３０、３２、６０、６２の蒸着の間に、磁界が、好適で容易な磁軸（誘導異方性）を設定するように提供される。提供された磁界は、磁気モーメントベクトル８２、８４、９０、９２の好適な異方性軸を作る。好適な軸は、以下に論じるように、ワードライン１４とディジットライン１６の間で４５°の角度になるように選択される。
図２と図３は、本発明の好適な実施形態によるＭＲＡＭアレイ１０の単純化した平面図である。ＭＲＡＭ装置１２の説明を簡単にするため、全ての方向を、図示のようにｘ−ｙ座標系９８と、時計回り方向１００及び反時計回り方向１０２で言及する。図２に示すように、磁気モーメントベクトル８２、８４、並びに合成磁気モーメントベクトル８６を有する領域２２を備えた、ビット１８の作動について説明する。ビット２０のベクトル９０、９２、９４は、図３に示すが、図２のベクトル８２、８４、８６より大きく、従って長く示している。この大きいのは、層６０と６２が層３０と３２に比べて厚いためである。異なる材料を使用することによって、大きくすることもできる。
以下にビット１８のベクトル８２、８４、８６について説明するが、ビット２０も同様に機能すると理解頂きたい。書き込み方法がどの様に作用するかを示すため、磁気モーメントベクトル８２、８４の好適な異方性軸は、負のＸ及び負のＹ方向に対して４５°の方向に向き、正のＸ及び正のＹ方向に対して４５°の方向に向いているものとする。一例として、図２では、磁気モーメントベクトル８４が、負のＸ及び負のＹ方向に対して４５°の方向に向いている。磁気モーメントベクトル８２は、一般的に、磁気モーメントベクトル８４に対し非平行に向いているので、正のＸ及び正のＹ方向に対して４５°の方向に向いている。この初期の方向を、書き込み方法の例を示すのに用いるが、これについて以下に論じる。
好適な実施形態では、ワード電流１０４は、正のＸ方向に流れていれば正と定義し、ディジット電流１０６は、正のＹ方向に流れていれば正であると定義している。ワードライン１４とディジットライン１６の目的は、ＭＲＡＭ装置１２内に磁界を作ることである。正のワード電流１０４は円周状ワード磁界ＨＷ１０８を誘起し、正のディジット電流１０６は円周状ディジット磁界ＨＤ１１０を誘起する。ワードライン１４は、ＭＲＡＭ装置１２の上方の要素の面にあるので、ＨＷ１０８は、ＭＲＡＭ装置１２に、正のワード電流１０４に対しては正のＹ方向に加えられる。同様に、ディジットライン１６は、ＭＲＡＭ装置１２の下方の要素面にあるので、ＨＤ１１０は、ＭＲＡＭ装置１２に、正のディジット電流１０６に対しては正のＸ方向に加えられる。正及び負の電流の流れに対する定義は任意であり、ここでは説明を目的に定義していると理解頂きたい。電流の流れを逆にすると、ＭＲＡＭ装置１２内に誘起される磁界の方向が変わる。電流の誘起する磁界の挙動は、当業者には周知である。
先に述べたように、ビット２０は、ビット１８と同様に機能するが、しかしながら、説明しているこの第１実施形態では、トンネルバリヤー２４と５４は、異なる厚さに堆積されており、各ビット１８と２０に、５０％のＭＲで２Ｋ及び４Ｋオームのような異なる抵抗範囲を提供する。例えば、ＭＲ＝ΔＲ／Ｒｌｏｗ＝（Ｒｈｉｇｈ−Ｒｌｏｗ）／Ｒｌｏｗである。２つのビットでは、４つの別々の抵抗状態が、下表に示しているように決められる。
Figure 2007503670
磁気領域２２と５２は、この様に、磁気層の厚さ、材料の異方性又は非強磁性交換強度の何れかを通して、高い切替磁界を提供するように設計されている。ビット１８は、より低いトグル磁界を有しており、加えられた磁界がその閾値を超えると切り替えられる。ビット２０は、より高い切替閾値を有している。ビット１８の閾値より上で、ビット２０の閾値より下の磁界範囲では、ビット１８は、ビット２０を妨げることなくトグルされる。ビット２０の閾値より上の界磁では、ビット１８とビット２０の両方がトグルされる。従って、ビット２０をプログラムした後で、ビット１８を、その所望の低い磁界の値に設定しなければならない。
図４は、第１実施形態による三層構造２２と５２の切替挙動を概略的に示している。Ｘ軸は、ワードラインの磁界振幅をエルステッドＨＷで示し、Ｙ軸は、ディジットラインの磁界振幅をエルステッドＨＤで示している。磁界は、図５に示すパルスシーケンス１１２で加えられ、パルスシーケンス１１２は、時間の関数としてワード電流１０４とディジット電流１０６を含んでいる。
スケーラブルビット１８、２０それぞれに書き込む方法は、ほぼ平衡状態にあるＳＡＦ三層構造の「スピン−フロップ」現象に依存している。ここで、「ほぼ平衡状態にある」とは、副層モーメント分数平衡比の大きさが、０＜|Ｍｂｒ|＜０．１であると定義されている。スピン−フロップ現象は、強磁性層の磁気モーメントベクトルが印加された磁界の方向に名目的に直交しているが、なお圧倒的に互いに非平行であるように、それらを回転させることによって、印加された磁界内の合計磁気エネルギーを低下させる。回転又はフロップは、印加された磁界の方向の強磁性磁気モーメントベクトルそれぞれの僅かなずれと組み合わさって、合計磁気エネルギーが減少する原因となっている。
一般に、フロップ現象と時限パルスシーケンスを使えば、ビット１８と２０は、直接書き込みモード又はトグル書き込みモードという２つの異なるモードを使うように書き込むことができる。これらのモードは、説明するように、同じ時限パルスシーケンスを使えば実現できるが、磁気副層モーメントと、印加された磁界の極性及び強度の選択によって異なる。
各書き込み方法は、それぞれの利点を有している。例えば、直接書き込みモードを使用する場合、書き込まれているビットの状態が記憶されている状態と異なっている場合にだけ状態が切り替えられるので、ビットの初期状態を求める必要はない。直接書き込み法は、書き込みシーケンスが始まる前のビットの状態を知る必要がないが、どちらの状態が必要とされているかに依って、ワードラインとディジットラインの両方の極性を変えなければならない。
トグル書き込み法を使う場合、同じ極性のパルスシーケンスがワードラインとディジットラインの両方から生成される度に状態が切り替えられることになるので、書き込む前にビットの初期状態を求める必要がある。従って、トグル書き込みモードは、記憶されているメモリの状態を読み取り、その状態を、書き込む新しい状態と比較することによって作動する。比較の後、記憶されている状態と新しい状態が異なる場合にのみ、ビットは書き込まれる。
ビット１８と２０は、磁気異方性軸が、ワードラインとディジットライン１４と１６に対して理想的には角度４５°であるように作られている。従って、磁気モーメントベクトルＭ８２、９０とＭ８４、９２は、時間ｔ０では、ワードラインとディジットラインの方向に対して角度４５°の好適な方向に向いている。直接書き込み又はトグル書き込みの何れかを使ってビット１８と２０の状態を切り替える書き込み法の例として、以下の電流パルスシーケンスを使用する。時間ｔ１で、ワード電流１０４は増大し、Ｍ８２、９０とＭ８４、９２は、ワード電流１０４の方向次第で時計回り又は反時計回りに回転し始め、スピンフロップ効果により磁界方向に対し名目的に直交するように整列する。時間ｔ２では、ディジット電流１０６がオンになる。ディジット電流１０６は、Ｍ８２、９０とＭ８４、９２が、ディジットライン磁界ＨＤによって生じる回転と同じ方向に更に回転する方向に流れる。この時点では、ワードライン電流１０４とディジットライン電流１０６の両方がオンになっており、Ｍ８２、９０とＭ８４、９２は、電流ラインに対して４５°の正味磁界方向に名目的に直交している。
時間ｔ３では、ワードライン電流１０４がオフになり、Ｍ８２、９０とＭ８４、９２は、ディジットライン磁界ＨＤによってのみ回転される。この時点では、Ｍ８２、９０とＭ８４、９２は、概ねそれらの困難軸不安定点を超えて回転されている。時間ｔ４では、ディジットライン電流１０６はオフになり、Ｍ８２、９０とＭ８４、９２は好適な異方性軸に沿って整列する。この時点では、Ｍ８２、９０とＭ８４、９２は１８０°回転され、ビットは切り替えられている。このように、ワード電流とディジット電流１０４、１０６をオンオフに順次切り替えることによって、ビットのＭ８２、９０とＭ８４、９２を１８０°回転させ、装置の状態を切り替えることができる。
直接モードとトグルモードの両方を含む第１実施形態の５つの作動領域を図４に示している。領域１１４では切り替えがなく、例えば、ワードライン１４又はディジットライン１６の何れにも、ビット１８と２０に「書き込む」ことができる強力な磁界を作り出せるだけの電流がない。領域１１６及び１１８内のＭＲＡＭの動作では、直接書き込み法は、それぞれ、ビット１８及びビット２０（１８をトグルする）に書き込むには有効である。直接書き込み法を使っている場合、書き込まれている状態が記憶されている状態と異なっていれば、状態を切り替えるだけなので、ＭＲＡＭ装置の初期状態を求める必要はない。書き込まれる状態の選択は、ワードライン１４とディジットライン１６の両方の電流の方向によって判断される。例えば、「１」と書き込むことが求められている場合は、全ラインの電流の方向が正である。「１」が既に要素内に記憶されており、「１」が書き込まれている場合は、ＭＲＡＭ装置の最終状態は引き続き「１」である。更に、「０」が記憶されており、正の電流で「１」が書き込まれている場合、ＭＲＡＭ装置の最終状態は「１」となる。ワードラインとディジットラインの両方に負の電流を使用することによって「０」を書き込む場合は、同様の結果が得られる。従って、初期状態に関係なく、電流パルスの適切な極性を使って、何れの状態も所望の「１」か「０」にプログラムすることができる。
領域１２０と１２２のＭＲＡＭの動作では、トグル書き込み方法が有効である。領域１２０では、ビット１８がトグルされ、領域１２２では、ビット１８と２０の両方がトグルされる。トグル書き込み法を使用する場合、ワードライン１４とディジットライン１６両方に同じ極性の電流パルスが選択されている限り電流の方向に関係なく、ＭＲＡＭ装置が書き込まれる度に状態は切り替えられるので、書き込む前にＭＲＡＭ装置の初期状態を求める必要がある。例えば、「１」が最初に記憶されている場合、装置の状態は、１つの正電流パルスシーケンスがワードラインとディジットラインを流れた後で、「０」に切り替えられる。正電流パルスシーケンスを記憶された「０」状態に繰り返すと、装置の状態は「１」に戻る。従って、メモリ要素を所望の状態に書き込みできるようにするには、先ずＭＲＡＭ装置１０の初期状態を読み取り、書き込む状態と比較しなければならない。読み取りと比較には、情報を記憶するためのバッファと、メモリの状態を比較するためのコンパレーターとを含む追加の論理回路が必要になる。ＭＲＡＭ装置１０は、記憶されている状態と書き込まれる状態が異なる場合にだけ書き込まれる。この方法の利点の一つは、異なるビットだけが切り替えられるので、消費電力が少なくなることである。トグル書き込み法を使用する更なる利点は、単極電圧を必要とするだけなので、結果的に、ＭＲＡＭ装置を駆動するのに小型のＮチャネルトランジスタを使用できることである。
どちらの書き込み法も、磁気モーメントベクトル８２、８４、９０、９２が、先に論じた２つの好適な方向の内の１つに向くように、電流をワードライン１４とディジットライン１６に供給する段階を含んでいる。
図６は、第２実施形態による２ビットＭＲＡＭ装置１２４の単純化した断面図である。装置１２４は、第２実施形態の導電性スペーサー１２６が、第１実施形態の導電性スペーサー１９より厚いことを除けば、図１の装置１０と同様である。ディジットライン１６はビット１８よりはビット２０からの方が実質的に遠く（ディジットライン１６は、ビット２０に影響を与えることなくビット１８に影響を与えることができる）、ワードライン１４はビット１８よりはビット２０からの方が実質的に遠い（ワードライン１６は、ビット１８に影響を与えることなくビット２０に影響を与えることができる）ので、この厚い厚さ１２５、例えば５００オングストローム、を使えば、ビット１８及び２０に別々に書き込むことができる。ビット１８は、トグル書き込みモード１２８と直接書き込みモード１３０で別々に書き込まれ、ビット２０は、トグル書き込みモード１３２と直接書き込みモード１３４で別々に書き込まれる。
従って、ワードライン１４とディジットライン１６の比較的低い電流は、ビット１８又は２０のどちらかを書き込まず、ワードライン１４とディジットライン１６の比較的高い電流は、ビット１８と２０の両方を書き込む１１８、１２２。ワードライン１４の比較的低い電流とディジットライン１６の比較的高い電流は、ビット２０を書き込み１３２、１３４、ワードライン１４の比較的高い電流とディジットライン１６の比較的低い電流は、ビット１８を書き込む１２８、１３０。
直接書き込みモードとトグル書き込みモードの両方が、第１実施形態と同様に第２実施形態でも使用できる。ビット１８と２０は、磁気異方性軸がワードライン１４とディジットライン１６に対して理想的には角度４５°であるように作られている。従って、磁気モーメントベクトルＭ８２、９０とＭ８４、９２は、時間ｔ０（図５）では、ワードラインとディジットラインの方向に対して角度４５°の好適な方向に向いている。直接又はトグル書き込みの何れかを使って、ビット１８と２０の状態を切り替える書き込み法の一例として、以下の電流パルスシーケンスを使用する。時間ｔ１で、ワード電流１０４が増大し、Ｍ８２、９０とＭ８４、９２は、ワード電流１０４の方向次第で時計回り又は反時計回りに回転し始め、スピンフロップ効果により、磁界方向に対し名目的に直交するように整列する。時間ｔ２では、ディジット電流１０６がオンになる。ディジット電流１０６は、Ｍ８２、９０とＭ８４、９２が、ディジットライン磁界ＨＤによって生じる回転と同じ方向に更に回転する方向に流れる。この時点では、ワードライン電流１０４とディジットライン電流１０６の両方がオンになっておりり、Ｍ８２、９０とＭ８４、９２は、電流ラインに対して４５°の正味磁界方向に名目的に直交している。
時間ｔ３では、ワードライン電流１０４がオフになり、Ｍ８２、９０とＭ８４、９２はディジットライン磁界ＨＤによってのみ回転される。この時点では、Ｍ８２、９０とＭ８４、９２は、概ねそれらの困難軸不安定点を超えて回転されている。時間ｔ４では、ディジットライン電流１０６はオフになり、Ｍ８２、９０とＭ８４、９２は好適な異方性軸に沿って整列する。この時点では、Ｍ８２、９０とＭ８４、９２は１８０°回転され、ビットが切り替えられている。このように、ワード電流とディジット電流１０４、１０６をオンオフに順次切り替えることによって、ビットのＭ８２、９０とＭ８４、９２を１８０°回転させ、装置の状態を切り替えることができる。
直接モードとトグルモードの両方を含む第２実施形態の７つの作動領域を図７に示している。領域１１４では切り替えがなく、例えば、ワードライン１４又はディジットライン１６の何れにも、ビット１８と２０を「書き込む」ことができる強力な磁界を作り出せるだけの電流がない。領域１１８、１３０、１３４内のＭＲＡＭの動作では、直接書き込み法は、ビット１８（領域１３０）及びビット２０（領域１３４）に書き込むには有効である。直接書き込み法を使っている場合、書き込まれている状態が記憶されている状態と異なっていれば、状態を切り替えるだけなので、ＭＲＡＭ装置の初期状態を求める必要はない。書き込まれる状態の選択は、ワードライン１４とディジットライン１６の両方の電流の方向によって判断される。例えば、「１」と書き込むことが求められている場合は、全ラインの電流の方向が正である。「１」が既に要素内に記憶されており、「１」が書き込まれている場合は、ＭＲＡＭ装置の最終状態は引き続き「１」である。更に、「０」が記憶されており、正の電流で「１」が書き込まれている場合は、ＭＲＡＭ装置の最終状態は「１」となる。ワードラインとディジットラインの両方に負の電流を使用することによって「０」を書き込む場合は、同様の結果が得られる。従って、初期状態に関係なく、電流パルスの適切な極性を使って、何れの状態も所望の「１」か「０」にプログラムすることができる。
領域１２２（ビット１８及び２２）、１２８（ビット１８）及び１３２（ビット２０）のＭＲＡＭの動作では、トグル書き込み法が有効である。トグル書き込み法を使用する場合、ワードライン１４とディジットライン１６両方に同じ極性の電流パルスが選択されている限り電流の方向に関係なく、ＭＲＡＭ装置が書き込みされる度に状態は切り替えられるので、書き込む前にＭＲＡＭ装置の初期状態を求める必要がある。例えば、「１」が最初に記憶されている場合、装置の状態は、１つの正電流パルスシーケンスがワードラインとディジットラインを流れた後で、「０」に切り替えられる。正電流パルスシーケンスを記憶された「０」状態に繰り返すと、装置の状態は「１」に戻る。従って、メモリ要素を所望の状態に書き込みできるようにするには、まずＭＲＡＭ装置１０の初期状態を読み取り、書き込む状態と比較しなければならない。読み取りと比較には、情報を記憶するためのバッファと、メモリの状態を比較するためのコンパレーターとを含む追加の論理回路が必要になる。ＭＲＡＭ装置１０は、記憶されている状態と書き込まれる状態が異なる場合にだけ書き込まれる。この方法の利点の一つは、異なるビットだけが切り替えられるので、消費電力が少なくなることである。トグル書き込み法を使用する更なる利点は、単極電圧を必要とするだけなので、結果的に、ＭＲＡＭ装置を駆動するのに小型のＮチャネルトランジスタを使用できることである。
どちらの書き込み法も、磁気モーメントベクトル８２、８４、９０、９２が、先に論じた２つの好適な方向の内の１つに向くように、電流をワードライン１４とディジットライン１６に供給する段階を含んでいる。
本発明の第３実施形態は、ワードライン１４とディジットライン１６に同じ強さの電流を使って、ビット１８と２０を別々にプログラミングできるようにしている。この第３実施形態は、ビット１８と２０が、図８に示すようにそれぞれの長軸が直交するよう別々にパターン化されていることを除き、図１に示したのと同様の構造を用いている。ビット１８は、＋４５度に向いており、ビット２０は、‐４５度に向いている。従って、ビット１８と２０は、機構を煩わすことなく、完全に独立してプログラム可能である。
ビット１８では、強磁性層３０と３２は、それぞれ、非強磁性結合スペーサー層２８の結合によって通常は非平行に保持されている磁気モーメントベクトル８２と８４を有している。また、磁気領域２２は合成磁気モーメントベクトル８６を有し、磁気領域２６は合成磁気モーメントベクトル８８を有している。合成磁気モーメントベクトル８６と８８は、異方性容易軸に沿って、ワードライン１４及びディジットライン１６から、或る角度、望ましくは４５°の方向に向いている（図２参照）。更に、磁気領域２２は自由強磁性領域であり、合成磁気モーメントベクトル８６は、印加された磁界が存在する中で自由に回転することができる。磁気領域２６は、ピン接合強磁性領域であり、合成磁気モーメントベクトル８８は、適度の印加された磁界が存在する中で自由に回転せず、基準層として用いられる。
ビット２０では、強磁性層６０と６２は、それぞれ、非強磁性結合スペーサー層５８の結合によって通常は非平行に保持されている磁気モーメントベクトル９０と９２を有している。また、磁気領域５２は合成磁気モーメントベクトル９４を有し、磁気領域５６は合成磁気モーメントベクトル９６を有している。合成磁気モーメントベクトル９４と９６は、異方性容易軸に沿って、ワードライン１４及びディジットライン１６から、或る角度、望ましくは−４５度の方向に向いている（図８参照）。更に、磁気領域５２は自由強磁性領域であり、合成磁気モーメントベクトル９４は、印加された磁界が存在する中で自由に回転することができる。磁気領域５６は、ピン接合強磁性領域であり、合成磁気モーメントベクトル９６は、適度の印加された磁界が存在する中で自由に回転せず、基準層として用いられる。
この異なる向きによって、ビット１８と２０の書き込みは、図９に示すように、異なる象限で行えるようになる。ビット１８は、ＨＷ１０８とＨｄ１１０の両方が正か、両方が負である場合に、プログラムされる１２８、１３０（それぞれトグル又は直接モード）。ビット２０は、ＨＷ１０８が正でＨｄ１１０が負であるか、ＨＷ１０８が負でＨｄ１１０が正である場合に、プログラムされる１３２、１３４（それぞれトグル又は直接モード）。これにより、どちらのビットも、ワードライン１４又はディジットライン１６の極性を選択することによって独立してプログラムすることができるようになる。
ビット１８と２０は、磁気異方性軸が、ワードラインとディジットライン１４と１６に対して理想的には角度４５°であり、互いに垂直であるように作られている。従って、磁気モーメントベクトルＭ８２、９０とＭ８４、９２は、時間ｔ０では、ワードラインとディジットラインの方向に対して、それぞれ角度４５°と角度−４５°の好適な方向に向いている。直接又はトグル書き込みの何れかを使ってビット１８と２０の状態を切り替える書き込み法の一例として、以下の電流パルスシーケンスを使用する。時間ｔ１で、ワード電流１０４が増大し、Ｍ８２、９０とＭ８４、９２は、ワード電流１０４の方向次第で時計回り又は反時計回りに回転し始め、スピンフロップ効果により、界磁方向に対して名目的に直交するように整列する。時間ｔ２では、ディジット電流１０６がオンになる。ディジット電流１０６は、Ｍ８２、９０とＭ８４、９２が、ディジットライン磁界ＨＤによって生じる回転と同じ方向に更に回転する方向に流れる。この時点では、ワードライン電流１０４とディジットライン電流１０６の両方がオンになっており、Ｍ８２、９０とＭ８４、９２は、電流ラインに対して４５°の正味磁界方向に名目的に直交している。
時間ｔ３では、ワードライン電流１０４がオフになり、Ｍ８２、９０とＭ８４、９２はディジットライン磁界ＨＤによってのみ回転される。この時点では、Ｍ８２、９０とＭ８４、９２は、概ねそれらの困難軸不安定点を超えて回転されている。時間ｔ４では、ディジットライン電流１０６はオフになり、Ｍ８２、９０とＭ８４、９２は好適な異方性軸に沿って整列する。この時点では、Ｍ８２、９０とＭ８４、９２は１８０°回転され、ビットが切り替えられている。このように、ワード電流とディジット電流１０４、１０６をオンオフに順次切り替えることによって、ビットのＭ８２、９０とＭ８４、９２を１８０°回転させ、装置の状態を切り替えることができる。
直接モードとトグルモードの両方を含む第３実施形態の５つの作動領域を図９に示している。領域１１４では切り替えがなく、例えば、ワードライン１４又はディジットライン１６の何れにも、ビット１８と２０を「書き込む」ことができる強力な磁界を作り出せるだけの電流がない。領域１３０及び１３４内のＭＲＡＭの動作では、直接書き込み法は、それぞれ、ビット１８、及びビット１８と２０に書き込むには有効である。直接書き込み法を使っている場合、書き込まれている状態が記憶されている状態と異なっていれば、状態を切り替えるだけなので、ＭＲＡＭ装置の初期状態を求める必要はない。書き込まれる状態の選択は、ワードライン１４とディジットライン１６の両方の電流の方向によって判断される。例えば、「１」と書き込むことが求められている場合は、全ラインの電流の方向が正である。「１」が既に要素内に記憶されており、「１」が書き込まれている場合は、ＭＲＡＭ装置の最終状態は引き続き「１」である。更に、「０」が記憶されており、正の電流で「１」が書き込まれている場合は、ＭＲＡＭ装置の最終状態は「１」となる。ワードラインとディジットラインの両方に負の電流を使用することによって「０」を書き込む場合は、同様の結果が得られる。従って、初期状態に関係なく、電流パルスの適切な極性を使って、何れの状態も所望の「１」か「０」にプログラムすることができる。
領域１２８と１３２のＭＲＡＭの動作では、ビット１８と２０それぞれに、トグル書き込み法が有効である。トグル書き込み法を使用する場合、ワードライン１４とディジットライン１６に同じ極性の電流パルスが選択されている限り電流の方向に関係なく、ＭＲＡＭ装置が書き込みされる度に状態は切り替えられるので、書き込む前にＭＲＡＭ装置の初期状態を求める必要がある。例えば、「１」が最初に記憶されている場合、装置の状態は、１つの正電流パルスシーケンスがワードラインとディジットラインを流れた後、「０」に切り替えられる。正電流パルスシーケンスを記憶された「０」状態に繰り返すと、装置の状態は「１」に戻る。従って、メモリ要素を所望の状態に書き込みできるようにするには、先ずＭＲＡＭ装置１０の初期状態を読み取り、書き込む状態と比較しなければならない。読み取りと比較には、情報を記憶するためのバッファと、メモリの状態を比較するためのコンパレーターとを含む追加の論理回路が必要になる。ＭＲＡＭ装置１０は、記憶されている状態と書き込まれる状態が異なる場合にだけ書き込まれる。この方法の利点の一つは、異なるビットだけが切り替えられるので、消費電力が少なくなることである。トグル書き込み方法を使用する更なる利点は、単極電圧を必要とするだけなので、結果的に、ＭＲＡＭ装置を駆動するのに小型のＮチャネルトランジスタを使用できることである。
どちらの書き込み方法も、磁気モーメントベクトル８２、８４、９０、９２が、先に論じた２つの好適な方向の内の１つに向くように、電流をワードライン１４とディジットライン１６に供給する段階を含んでいる。
分かり易くする目的でここに選択した実施形態に対する様々な変更及び修正が、当業者には容易に想起されるであろう。そのような修正及び変更は、本発明の精神から逸脱しない範囲で、特許請求の範囲の妥当な解釈によってのみ評価される本発明の範囲に含まれるものとする。
以上の明細書では、本発明を、特定の代表的な実施形態と関連付けて説明してきたが、特許請求の範囲に記載されている本発明の範囲から逸脱することなく、様々な修正及び変更を加えることができる。明細書と図面は、分かり易くするためのものであって制限を加えるものではなく、そのような修正は全て本発明の範囲に含まれるものとする。
本明細書に使用している「備える」「備えている」、或いはその変形の用語は、全て非排他的に含むことを意味しており、要素の一覧を備えた工程、方法、製品、構成又は装置は、引用したそれらの要素のみを含むのではなく、そのような工程、方法、製品、構成又は装置に明記されていない要素又は本来的な要素も含んでいる。
第１実施形態による磁気抵抗ランダムアクセスメモリ装置の単純化した断面図である。 第１実施形態による磁気抵抗ランダムアクセスメモリ装置の単純化した平面図であり、第１ビットの磁気ベクトルを示している。 第１実施形態による磁気抵抗ランダムアクセスメモリ装置の単純化した平面図であり、第２ビットの磁気ベクトルを示している。 第１実施形態による磁気抵抗ランダムアクセスメモリ装置内に、直接及びトグル書き込みモードを生成する磁界振幅の組み合わせを示す概略図である。 ワード及びディジット電流が共にオンになったときの、両者のタイミング線図を示すグラフである。 第２実施形態による磁気抵抗ランダムアクセスメモリ装置の単純化した断面図である。 第２実施形態の磁気抵抗ランダムアクセスメモリ装置内に、直接及びトグル書き込みモードを生成する磁界振幅の組み合わせのシミュレーションを示すグラフである。 第３実施形態による磁気ベクトルを示す磁気抵抗ランダムアクセスメモリ装置の単純化した平面図である。 第３実施形態による磁気抵抗ランダムアクセスメモリ装置内に、直接及びトグル書き込みモードを生成する磁界振幅の組み合わせのシミュレーションを示すグラフである。

Claims (10)

  1. ２つのビットが２つの電流導体の間に配置されているメモリセルをプログラムするための方法において、
    前記２つのビットの論理状態をトグルする段階と、
    前記２つのビットの一方の論理状態をトグルする段階と、から成る方法。
  2. 前記２つのビットを読み取り、記憶されている情報を入手する段階と、
    前記２つのビットをトグルする前に、前記記憶されている情報を、書き込まれるプログラム情報と比較する段階と、を更に含んでいる、請求項１に記載のメモリセルをプログラムする方法。
  3. 各ビットの論理状態を別々にトグルする段階から成る、２つのビットが２つの電流導体の間に配置されているメモリセルをプログラムするための方法。
  4. 前記２つのビットを読み取り、記憶されている情報を入手する段階と、
    前記２つのビットそれぞれをトグルする前に、前記記憶されている情報を、書き込まれるプログラム情報と比較する段階と、を更に含んでいる、請求項３に記載のメモリセルをプログラムする方法。
  5. ２つのビットが第１電流導体と第２電流導体の間に配置されているメモリセルをプログラムするための方法において、
    電流を前記導体のそれぞれに印加し、それによって前記２つのビットの論理状態を設定する段階と、
    より少ない電流を前記導体のそれぞれに印加し、それによって前記ビットの一方だけの論理状態を設定する段階と、の内の一方又は両方を決定する段階から成る方法。
  6. 前記２つのビットを読み取り、記憶されている情報を入手する段階と、
    前記２つのビットの論理状態を設定する前に、前記記憶されている情報を、書き込まれる情報と比較する段階と、を更に含んでいる、請求項５に記載のメモリセルをプログラムする方法。
  7. 第１及び第２ビットが第１及び第２電流導体の間に配置されているメモリセルをプログラムするための方法において、
    第１及び第２電流を、それぞれ前記第１及び第２電流導体に印加することによって、前記第１及び第２ビットをプログラムする段階と、
    前記第２電流を前記第２導体に印加し、前記第１電流より弱い第３電流を前記第１導体に印加することによって、前記第１ビットをプログラムする段階と、
    前記第１電流を前記第１導体に印加し、前記第２電流より弱い第４電流を前記第２導体に印加することによって、前記第２ビットをプログラムする段階と、の内の一つを決定する段階から成る方法。
  8. 前記２つのビットを読み取り、記憶されている情報を入手する段階と、
    プログラムする前に、前記記憶されている情報を、書き込まれる情報と比較する段階と、を更に含んでいる、請求項７に記載のメモリセルをプログラムする方法。
  9. 第１及び第２ビットが第１電流導体と第２電流導体の間に配置されているメモリセルをプログラムするための方法において、
    前記第１及び第２電流導体の両方に正電流を印加するか、前記第１及び第２電流導体の両方に負電流を印可するか、の内の一方を行うことによって、前記第１ビットをプログラムする段階と、
    前記第１及び第２電流導体の一方に正電流を印加し、前記第１及び第２電流導体の他方に負電流を印加することによって、前記第２ビットをプログラムする段階と、から成る方法。
  10. 前記２つのビットを読み取り、記憶されている情報を入手する段階と、
    前記第１及び第２ビットのそれぞれをプログラムする前に、前記記憶されている情報を、書き込まれるプログラム情報と比較する段階と、を更に含んでいる、請求項９に記載のメモリセルをプログラムする方法。
JP2006524672A 2003-08-25 2004-08-03 多状態磁気ランダムアクセスメモリセル Pending JP2007503670A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/647,976 US6956764B2 (en) 2003-08-25 2003-08-25 Method of writing to a multi-state magnetic random access memory cell
PCT/US2004/024989 WO2005024905A2 (en) 2003-08-25 2004-08-03 Method of writing to a multi-state magnetic random access memory cell

Publications (1)

Publication Number Publication Date
JP2007503670A true JP2007503670A (ja) 2007-02-22

Family

ID=34216640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006524672A Pending JP2007503670A (ja) 2003-08-25 2004-08-03 多状態磁気ランダムアクセスメモリセル

Country Status (6)

Country Link
US (1) US6956764B2 (ja)
EP (1) EP1661139A4 (ja)
JP (1) JP2007503670A (ja)
KR (1) KR20060122812A (ja)
CN (1) CN1842873A (ja)
WO (1) WO2005024905A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725386A (zh) * 2019-09-23 2020-09-29 中国科学院上海微系统与信息技术研究所 一种磁性存储器件及其制作方法、存储器和神经网络系统

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2869445B1 (fr) * 2004-04-26 2006-07-07 St Microelectronics Sa Element de memoire vive magnetique
US7502248B2 (en) * 2004-05-21 2009-03-10 Samsung Electronics Co., Ltd. Multi-bit magnetic random access memory device
JP4460965B2 (ja) * 2004-07-22 2010-05-12 株式会社東芝 磁気ランダムアクセスメモリ
US20060092688A1 (en) * 2004-10-29 2006-05-04 International Business Machines Corporation Stacked magnetic devices
US6992910B1 (en) * 2004-11-18 2006-01-31 Maglabs, Inc. Magnetic random access memory with three or more stacked toggle memory cells and method for writing a selected cell
US7622784B2 (en) * 2005-01-10 2009-11-24 International Business Machines Corporation MRAM device with improved stack structure and offset field for low-power toggle mode writing
US7173848B2 (en) * 2005-02-01 2007-02-06 Meglabs, Inc. Magnetic random access memory with memory cell stacks having more than two magnetic states
US7453720B2 (en) * 2005-05-26 2008-11-18 Maglabs, Inc. Magnetic random access memory with stacked toggle memory cells having oppositely-directed easy-axis biasing
JP2007081280A (ja) * 2005-09-16 2007-03-29 Fujitsu Ltd 磁気抵抗効果素子及び磁気メモリ装置
US7368301B2 (en) * 2006-01-27 2008-05-06 Magic Technologies, Inc. Magnetic random access memory with selective toggle memory cells
US7280389B2 (en) * 2006-02-08 2007-10-09 Magic Technologies, Inc. Synthetic anti-ferromagnetic structure with non-magnetic spacer for MRAM applications
US20080246104A1 (en) * 2007-02-12 2008-10-09 Yadav Technology High Capacity Low Cost Multi-State Magnetic Memory
EP1863034B1 (en) * 2006-05-04 2011-01-05 Hitachi, Ltd. Magnetic memory device
EP1852874B1 (en) * 2006-05-04 2010-04-28 Hitachi Ltd. Magnetic memory device
US8497538B2 (en) 2006-05-31 2013-07-30 Everspin Technologies, Inc. MRAM synthetic antiferromagnet structure
TWI307507B (en) * 2006-10-20 2009-03-11 Ind Tech Res Inst Magnetic tunnel junction devices and magnetic random access memory
JP2008166524A (ja) * 2006-12-28 2008-07-17 Alps Electric Co Ltd トンネル型磁気検出素子
US7940551B2 (en) * 2008-09-29 2011-05-10 Seagate Technology, Llc STRAM with electronically reflective insulative spacer
US7944738B2 (en) * 2008-11-05 2011-05-17 Micron Technology, Inc. Spin torque transfer cell structure utilizing field-induced antiferromagnetic or ferromagnetic coupling
US8300454B2 (en) 2010-09-17 2012-10-30 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8310868B2 (en) * 2010-09-17 2012-11-13 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US9666639B2 (en) 2010-09-17 2017-05-30 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8358534B2 (en) 2010-09-17 2013-01-22 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8488372B2 (en) 2011-06-10 2013-07-16 Crocus Technology Inc. Magnetic random access memory devices including multi-bit cells
US8576615B2 (en) * 2011-06-10 2013-11-05 Crocus Technology Inc. Magnetic random access memory devices including multi-bit cells
US9514796B1 (en) * 2015-06-26 2016-12-06 Intel Corporation Magnetic storage cell memory with back hop-prevention
US10204678B2 (en) * 2016-03-23 2019-02-12 New York University Multi-state magnetic memory device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450363A (en) * 1994-06-02 1995-09-12 Intel Corporation Gray coding for a multilevel cell memory system
US6839875B2 (en) * 1996-10-18 2005-01-04 Micron Technology, Inc. Method and apparatus for performing error correction on data read from a multistate memory
US5930164A (en) 1998-02-26 1999-07-27 Motorola, Inc. Magnetic memory unit having four states and operating method thereof
US5953248A (en) 1998-07-20 1999-09-14 Motorola, Inc. Low switching field magnetic tunneling junction for high density arrays
US6426893B1 (en) * 2000-02-17 2002-07-30 Sandisk Corporation Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks
JP2002246567A (ja) * 2001-02-14 2002-08-30 Toshiba Corp 磁気ランダムアクセスメモリ
US6545906B1 (en) 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
US6567304B1 (en) * 2002-05-09 2003-05-20 Matrix Semiconductor, Inc Memory device and method for reliably reading multi-bit data from a write-many memory cell
US6714440B2 (en) * 2002-06-28 2004-03-30 Motorola, Inc. Memory architecture with write circuitry and method therefor
US6842365B1 (en) * 2003-09-05 2005-01-11 Freescale Semiconductor, Inc. Write driver for a magnetoresistive memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725386A (zh) * 2019-09-23 2020-09-29 中国科学院上海微系统与信息技术研究所 一种磁性存储器件及其制作方法、存储器和神经网络系统

Also Published As

Publication number Publication date
EP1661139A2 (en) 2006-05-31
US6956764B2 (en) 2005-10-18
KR20060122812A (ko) 2006-11-30
WO2005024905A3 (en) 2005-11-17
CN1842873A (zh) 2006-10-04
US20050047198A1 (en) 2005-03-03
WO2005024905A2 (en) 2005-03-17
EP1661139A4 (en) 2007-07-11

Similar Documents

Publication Publication Date Title
US7184300B2 (en) Magneto resistance random access memory element
JP2007503670A (ja) 多状態磁気ランダムアクセスメモリセル
US6633498B1 (en) Magnetoresistive random access memory with reduced switching field
Slaughter et al. Fundamentals of MRAM technology
US6654278B1 (en) Magnetoresistance random access memory
JP5414681B2 (ja) 電流によって誘起されるスピン運動量移動に基づいた、高速かつ低電力な磁気デバイス
EP3232440B1 (en) Magnetic element having reduced current density
US7307876B2 (en) High speed low power annular magnetic devices based on current induced spin-momentum transfer
JP2005510048A (ja) 縮小可能性が改良された磁気抵抗ランダムアクセスメモリ
JP2005277416A (ja) 軟基準３導体の磁気メモリ記憶デバイス
WO2004003922A1 (en) Circuit and method of writing a toggle memory
JP2003503835A (ja) 低スイッチング磁界で動作するｍｒａｍセル