CN1842873A - 向多态磁随机访问存储器单元进行写入的方法 - Google Patents

向多态磁随机访问存储器单元进行写入的方法 Download PDF

Info

Publication number
CN1842873A
CN1842873A CNA2004800245130A CN200480024513A CN1842873A CN 1842873 A CN1842873 A CN 1842873A CN A2004800245130 A CNA2004800245130 A CN A2004800245130A CN 200480024513 A CN200480024513 A CN 200480024513A CN 1842873 A CN1842873 A CN 1842873A
Authority
CN
China
Prior art keywords
current
magnetic
state
write
positions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800245130A
Other languages
English (en)
Inventor
布雷德利·N·恩格尔
埃里奇·J·萨尔特
约恩·M·斯劳特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1842873A publication Critical patent/CN1842873A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

一种切换可调节的磁致电阻存储器单元的方法，包括步骤：提供磁致电阻存储器器件(12)，其具有夹在字线(14)和位线(16)之间的两个位(18)和(20)，从而电流波形(104)和(106)能够在不同的时刻施加在字线和位线上，以产生磁场通量HW和HD，以将设备(12)的有效磁瞬间向量(86)和(94)旋转180°。每一位包括N层铁磁体层(32)，以及(34，42)，以及(44，60)，以及(62，72和74)，它们通过反铁磁体层耦合。可以对N调整，以改变位的磁切换量。通过调整字线和/或位线上的电流，可以对一个或两个位编程。

Description

向多态磁随机访问存储器单元进行写入的方法
技术领域
本发明一般涉及磁随机访问存储器(MRAM)存储器。尤其是，本发明涉及向多态MRAM单元进行写入的方法。
背景技术
非易失性存储器器件是电子系统中一种非常重要的组件。FLASH是目前使用的一种重要的非易失性存储器器件。典型的非易失性存储器器件使用在悬浮氧化层中捕捉到的电荷来存储信息。FLASH的缺点包括高电压需求以及慢速的编程和擦除时间。而且，FLASH存储器在失效之前只能耐受写104-106次。此外，为了保持合理地保存数据，栅氧化的尺寸受到电子碰到的隧道势垒的限制。因此，FLASH存储器受到可以被缩放的尺度的限制。
为了克服这些缺点，下面评价一下磁性存储器器件。一个这样的器件是MRAM单元。但是，为了商业实践，MRAM相对当前的存储器技术必须具有可比较的存储器密度，将来可构造，在低电压下操作，具有低功能耗，具有可竞争的读/写速度。
对于MRAM器件，非易失性存储器状态的稳定性，读/写循环的可重复性，以及存储器元件至元件切换场的一致性，是其设计性能的三个最重要的方面。MRAM中的存储器状态不是由电源保持，而是由磁瞬间向量的方向保持。通过施加磁场，以及使MRAM器件中的磁性材料被磁化为两种可能的状态中的任何一种，来实现存储数据。通过检测在MRAM器件中的两种状态之间的电阻差来实现恢复数据。利用传导电流通过磁结构外部的条状线外部或通过磁结构本身创建写磁场。
随着预先知道的MRAM器件的侧面的尺寸的下降，可出现三个问题。第一，对于给定的形状和薄膜厚度，需要更大的磁场来切换，则切换场增加。第二，全部切换数量减少，从而反向能量势垒降低。能量势垒是指将磁瞬间向量从一个状态切换为另一个状态所需要的能量。能量势垒决定了数据的保持能力和MRAM器件的错误率，并且如果势垒太小，则可能由于热波动(超顺磁性)而发生未作打算的反向。由于具有小能量势垒的主要问题是，在一个阵列中选择性地切换一个MRAM器件变得非常困难。选择性允许不疏忽地切换为其它MRAM器件的切换。最后，因为切换场是由形状产生的，则随着MRAM器件在尺寸上减小，切换场变得对形状变化敏感。随着光刻蚀法构成在更小尺寸上变得更加困难，MRAM器件将在获得稳定切换分配方面发生困难。
美国专利No.6,545,906中公开了一种新的MRAM单元写方法，包括切换一个可调节的磁致电阻存储器单元的方法，包括这样的步骤：提供夹在字线和位线之间的一个磁致电阻存储器器件，从而电流波能够以不同次数用于字线和位线，以产生磁场通量，以将器件的有效磁瞬间向量旋转几乎180°。该方法提供两种不同的状态切换模式：触发写模式，其中每一次施加相同极性的两个场脉冲，位的状态被充电，或者被触发，以及直接写模式，其中位的状态被直接切换为取决于施加的场脉冲极性的状态。
为了在较大的位数量中改善存储器密度，已经开发了多态，具有磁耦合的磁性层的多层磁性存储器单元。例如，参见美国专利No.5,953,248和5,930,164，其公开了反铁磁体耦合的多层结构，包括：具有非磁性导体层的第一和第二磁致电阻层，非磁性导体层位于一对磁致电阻层之间的平行位置。在反铁磁体中耦合的多层结构，通过具有不同厚度或不同的磁性材料构成这一对磁致电阻层，以在不同磁场中切换。而且，在反铁磁体中耦合的多层结构，这一对磁致电阻层的每一层具有磁向量，与没有施加的磁场反向平行，由于反铁磁体耦合一对层和方向比率。该单元进一步包括磁致电阻结构，具有与第二磁致电阻层的向量有固定关系的磁向量。电绝缘材料位于反铁磁体耦合的多层结构和磁致电阻结构之间的平行位置，以形成磁隧道结。
发明内容
在各种的示例和代表的方面，本发明的一个实施例提供了一种对存储器单元的编程方法，该存储器单元具有位于两个电流导体之间的两个位，包括分别触发每一位的逻辑状态。另一个实施例包括触发第一和第二位，从而第一位在期望的状态，然后将第二位触发至期望的状态。
附图说明
图1是根据第一实施例的磁致电阻随机访问存储器器件的简化剖面图；
图2是根据第一实施例说明第一位的磁向量的磁致电阻随机访问存储器器件的简化平面图；
图3是根据第一实施例说明第二位的磁向量的磁致电阻随机访问存储器器件的简化平面图；
图4是根据第一实施例的磁场幅度组合的示意图，在磁致电阻随机访问存储器器件中产生直接和触发写模式；
图5图示了字电流和位电流都被切换为导通时的时序图；
图6是根据第二实施例的磁致电阻随机访问存储器器件的简化剖面图；
图7是根据第二实施例的磁场幅度组合的仿真的图示，在磁致电阻随机访问存储器器件中产生直接和触发写模式；
图8是根据第三实施例的磁向量的磁致电阻随机访问存储器器件的简化平面图；
图9是根据第三实施例的磁场幅度组合的仿真的图示，在磁致电阻随机访问存储器器件中产生直接和触发写模式。
具体实施方式
参见图1，一个两位MRAM器件10的简化剖面图，表示单个磁滞电阻两位存储器器件12，但是应当理解，MRAM阵列10包括一定数量的多位MRAM器件12，并且为了简单描述该写方法，仅示出了一个两位设备。
两位的MRAM器件12夹在字线14和位线16之间。字线14和位线16包括导电材料，从而电流可以从中通过。在本例中，字线14位于MRAM器件12的顶端，位线16位于MRAM器件的底端，并且与字线14在方向上成90°角(见图2)。
MRAM器件12包括第一和第二位18和20，由具有一定厚度21的导电隔离19分隔。位18包括第一磁性区域22，隧道势垒24，以及第二磁性区域26，其中隧道势垒24夹在第一磁性区域22和第二磁性区域26之间。在最佳实施例中，磁性区域22包括三层结构，其具有一个夹在两个铁磁体层30和32之间的反铁磁体耦合隔离层次8。反铁磁体耦合隔离层28具有厚度34，而铁磁体层30和32分别具有厚度36和38。而且，磁性区域26包括多层结构，其具有一夹在两个铁磁体层42和44之间的反铁磁体耦合隔离层40。一具有厚度49的连接层43，位于铁磁体层44和位线16之间。反铁磁体耦合隔离层40具有厚度56，而铁磁体层42和44分别具有厚度48和58。
位20包括第三磁性区域52，隧道势垒54，以及第四磁性区域56，其中隧道势垒54夹在第三磁性区域52和第四磁性区域56之间。在最佳实施例中，磁性区域52包括三层结构，其具有夹在两个铁磁体层60和62之间的反铁磁体耦合隔离层58。反铁磁体耦合隔离层58具有厚度64，而铁磁体层60和62分别具有厚度66和68。而且，磁性区域56包括多层结构，其具有夹在两个铁磁体层72和74之间的反铁磁体耦合隔离层70。反铁磁体耦合隔离层70具有厚度76，而铁磁体层72和74分别具有厚度78和80。一具有厚度79的连接层73位于铁磁体层74和字线14之间。
典型地，反铁磁体耦合隔离层28，40，58和70包括Ru，Os，Re，Cr，Rh，Cu中的至少一种元素或其组合物。而且，铁磁体层30，32，42，44，60，62，72和74典型地包括Ni，Fe，Co中的至少一种元素或其组合物。而且，应当理解，磁性区域22，26，52和56能够包括合成的反铁磁体层材料结构，其具有比所示更多的层，并且在该实施例中所示的层的数量的使用仅用于说明的目的。
铁磁体层30和32每一层分别具有磁瞬间向量82和84，通过反铁磁体耦合隔离层28的耦合，通常保持反向平行。而且，磁性区域22具有合成磁瞬间向量86，而磁性区域26具有合成磁瞬间向量88。合成磁瞬间向量86和88沿着各向异性易轴，最好是在从字线14和位线(digit line)16(见图2)45°角方向上。而且，磁性区域22是自由磁性区域，也就是说合成磁瞬间向量86对于存在施加磁场时是自由旋转的。磁性区域26是连接铁磁体区域，也就是说合成磁瞬间向量88对于存在适中施加的磁场时不是自由旋转的，并用作参考层。
应当理解位20以类似于位18的形式操作。对于位20，铁磁体层60和62每一层分别具有磁瞬间向量90和92，通过反铁磁体耦合隔离层58耦合，通常保持反向平行。而且，磁性区域52具有合成磁瞬间向量94，而磁性区域56具有合成磁瞬间向量96。合成磁瞬间向量94和96沿着各向异性易轴，最好是在从字线14和位线16(见图2)45°角方向上。而且，磁性区域52是自由磁性区域，也就是说合成磁瞬间向量94对于存在施加的磁场时是自由旋转的。磁性区域56是连接铁磁体区域，也就是说合成磁瞬间向量96对于存在适中施加的磁场时不是自由旋转的，并用作参考层。
虽然分别说明了在两个铁磁体层30，32之间和42，44之间的反铁磁体耦合隔离层28和40，在每一个三层结构22和52中，以及每一个多层结构26和56中，应当理解，铁磁体层30，32和42，44可以是通过其它装置例如磁场或其它方式耦合的反铁磁体。例如，当单元的方向比率减小为5个或更少，根据静磁通量闭合，该磁性层为反平行。
由于反铁磁体耦合也由MRAM结构中多层的静磁场产生，在消除了两个磁性层之间耦合的反铁磁体之后，隔离层不必需要提供任何附加反铁磁体耦合。
在MRAM器件12的位18和20每一个中，在两个铁磁体层30，32和60，62中的磁瞬间向量可以具有不同的厚度或者材料，以提供合成磁瞬间向量，由ΔM86＝(M84-M82)给出，子层瞬间因素平衡比率 M br = ( M 84 - M 82 ) ( M 84 + M 82 ) = Δ M 86 M total . 在这些等式中的向量仅简单标记为对于位18。这些等式能够用在位20上。多层结构22和多层结构52的合成磁瞬间向量在所使用的磁场中自由旋转。在零场中，合成磁瞬间向量86和94在一个方向上稳定，这由磁各向异性决定，就是说平行或反向平行，分别对于连接参考层42或72合成磁瞬间向量。应当理解，术语“合成磁瞬间向量”仅用于本说明书中，以及用于整个平衡的向量的情况，该合成磁瞬间向量在没有磁场的情况下可以是零。如下面所描述，仅仅是子层磁瞬间向量84和92结合隧道势垒，分别决定位18和20的状态。
通过MRAM器件12的位18和20的每一位的电流取决于隧道磁致电阻，磁致电阻通过自由磁瞬间向量84，88和92，96的相对方向和连接层32，42和62，72分别直接结合隧道势垒24和54获得。如果磁瞬间向量为平行的，则位电阻为低，而电压偏压将引起较大的电流通过器件12。该状态被定义为“1”。如果磁瞬间向量为反平行的，则位电阻为高，并且所施加的电压偏压将引起较小的电流通过该器件。该状态被定义为“0”。应当理解这些定义是任意的，并且可以是相反的，但是在本例中是用于说明的目的。因此，在磁致电阻存储器中，通过使用磁场实现数据存储，该磁场在平行或反平行方向之一的位上产生磁瞬间向量，在连接层相对于磁瞬间向量。
在最佳实施例中，对于图2所示的非圆形平面，MRAM器件12中，具有三层结构22和52，以及多层结构26和56，它们具有长/宽比率在1到5的范围内。MRAM器件12在最佳实施例中为椭圆形，因为其容易使用光刻蚀工艺使器件侧向缩放到较小尺度。但是，应当理解MRAM器件12可以具有其它形状，例如，正方形，圆形，矩形或菱形，但是为了简单和改善性能，表示为椭圆形。
而且，在MARM阵列10的生产期间，每一个后续的层被淀积，或者按顺序形成，并且每一个MRAM器件12可以通过选择的由淀积，光刻蚀处理，刻蚀等，以任何半导体工业中已知的技术来确定。在铁磁体层30，32，60和62中的至少一层淀积期间，提供磁场以设置最容易磁化的轴(产生各向异性)。对于磁瞬间向量82，84，90和92，所提供的磁场创建最佳各向异性轴。最佳的轴被选择在字线14和位线16之间的45°角上，如下面将讨论的。
图2和3示出了根据本发明的最佳实施例的MRAM阵列10的简化平面图。为了简化描述MRAM器件12，所有的方向将参照所示的x和y轴体系98，以及顺时针方向旋转方向100，以及逆时针方向旋转方向102。下面将描述位18的操作，在具有磁瞬间向量82和84以及如图2所示的合成磁瞬间向量86的区域22。位20的向量90，92，以及94在图3中示出，它们具有更大的幅度，因此图3比图2的向量82，84，以及86更长。更大的幅度由在相对于层30和32的更厚的层60和62产生。更大的幅度也可以通过利用不同的材料获得。
下面将针对位18描述向量82，84和86，但是应当理解位20在功能上是相似的。为了说明写方法如何工作，假设对于磁瞬间向量82和84所选的各向异性轴在相对于负x和负y方向的45°角上，并在相对于正x和正y方向的45°角上。作为一个例子，图2表示了磁瞬间向量84在相对于负x和负y方向的45°角上。由于磁瞬间向量82通常沿着相对于磁瞬间向量84反平行，其在相对于正x和正y方向的45°角的方向上。初始朝向将用于表示写方法的实例，将在下面讨论。
在最佳实施例中，字电流104被定义为：如果以正x方向流动，则为正向，而位电流106被定义为：如果以正y方向流动，则为正向。字线14和位线16的目的是在MRAM器件12中产生磁场。一条正向字电流104将产生圆形字磁场，HW108，正向位电流106将产生圆形位磁场，HD110。由于字线14在元件平面上在MRAM器件12之上，对于正向字电流104，HW108将在正y方向施加于MRAM器件12上。类似地，由于位线16在元件平面上在MRAM器件12之下，对于正向位电流106，HD110将在正x方向施加于MRAM器件12上。应当理解，对于正向和负向电流流动的定义是任意的，并且这里的定义仅是为了说明的目的。反向电流的效果将改变在MRAM器件12上产生的磁场的方向。这种电流产生磁场的动作对于本领域熟练技术人员来说是已知的。
如前面所述，位20在功能上类似于位18；但是在所述的第一个实施例中，隧道势垒24和54被淀积成不同厚度，对于每一位18和20给出不同的电阻范围，例如2K和4K欧姆，具有50％的MR。例如，MR＝ΔR/Rlow＝(Rhigh-Rlow)/Rlow。对于这2位，可以确定4个独立的电阻状态，如下面的列表。
  BIT2(0)   BIT2(1)
  BIT1(0)   Rlow 1+Rlow 2   Rhigh 1+Rlow 2
  BIT1(1)   Rlow 1+Rhigh 2   Rhigh 1+Rhigh 2
因此，设计磁区域22和52，以通过磁性层厚度，材料各向异性，或反铁磁性交换强度来提供较高的切换场。位18具有较低的触发场，以及当施加的场在其阈值之上时能被切换。位20具有较高的切换阈值。在大于位18的阈值以及小于位20的阈值的场范围内，位18能够被触发，而不干扰位20。对于大于位20的阈值的场，位18和位20都将被触发。因此，在对位20编程之后，需要将位18设置为其具有较低场的期望数值。
图4示出根据第一实施例的三层结构22和52的切换动作的示意图。x轴是字线磁场，幅度为HW奥斯特，而y轴是位线磁场，幅度为HD奥斯特。如图5所示的在脉冲序列112中使用的磁场，其中脉冲序列112包括字电流104和位电流106，作为时间的函数。
对每一个可调节的位18和20的写方法依赖于接近平衡的SAF三层结构的“自旋触发”现象。在此，定义了术语“接近平衡”，从而子层的瞬间片段平衡比率的数量在0≤|Mbr|≤0.1的范围内。自旋触发现象，通过将铁磁体层的磁瞬间向量旋转，从而它们旋转正交于施加的场方向，但是仍然是预先控制的彼此反向平行，以降低所施加的场中的总磁场能量。旋转或者翻转，与每一个铁磁体磁瞬间向量对于所施加的场的方向的微小偏转结合，说明了总磁场能量的降低。
通常，使用翻转现象以及时间脉冲序列，能够以两种不同的模式写入位18和20：直接写模式或触发写模式。这些模式使用相同的时间脉冲序列获得(下面将有描述)，但是在磁性子层瞬间和极性以及所使用的磁场数量的选择上不同。
每一种写方法具有其优点。例如，当使用直接写模式时，不需要确定位的初始状态，因为仅当如果该被写入状态与存储的状态不同时切换该状态。尽管直接写方法在写序列被初始化之前，不需要位的状态的信息，其需要根据预期的状态改变字线和位线的极性。
当使用触发写方法时，需要在写之前确定位的初始状态，因为每次根据字线和位线产生相同的极性脉冲序列时，该状态被切换。因此，触发写模式通过读出存储的存储器状态以及将该状态与将被写入的新状态比较而工作。在比较之后，仅当如果存储的状态和新状态不同，则该位被写入。
位18和20被构造，从而磁性各向异性轴理想上为相对于字线和位线14和16成45°角。因此，磁瞬间向量M82，90和M84，92在时间t0处沿着相对于字线和位线方向最佳45°角的方向上。作为写方法的一个例子，为了使用直接或触发写切换位18和20的状态，使用下面的电流脉冲序列。在时间t1处，字电流104增加，并且根据字电流104的方向，由于自旋触发效应，M82，90和M84，92开始顺时针或逆时针旋转，以使它们自己标称正交于场方向。在时间t2处，位电流106被切换为导通。位电流106沿着一个方向流动，从而M82，90和M84，92在同样的方向上进一步旋转，这个方向与位线磁场HD产生的旋转的方向相同。在这一时间点，字线电流104和位线电流106都为导通，M82，90和M84，92标称正交于相对于电流线为45度的网格磁场方向。
在时间t3处，字线电流104被切换为断开，从而M82，90和M84，92仅根据位线磁场HD旋转。在这一点，M82，90和M84，92通常在它们的硬轴不稳定点之后旋转。在时间t4处，位线电流106被切换为断开，并且M82，90和M84，92将沿着预定的各向异性轴排成一行。在这一点，M82，90和M84，92已经被旋转180°，并且位已经被切换。因此，通过连续地切换字和位电流104和106为导通或断开，位的M82，90和M84，92被旋转180°，从而器件的状态被切换。
在图4中，对于包括直接和触发模式的，有五个操作区域。在区域114中没有切换，例如，在字线14或位线16上没有足够的电流，以创建足够强的磁场来“写”位18和20。对于区域116和118中的MRAM操作，直接写方法分别对写位18和位20(当触发18时)有效。当使用直接写方法时，不需要判定MRAM器件的初始状态，因为仅当如果将要写入的状态与存储的状态不同时，切换该状态。被写入的状态的选择由字线14和位线16的电流方向决定。例如，如果将要写入“1”，则所有线中电流的方向都是正向。如果在元件中已经存储了“1”，并且“1”将要被写入，则MRAM器件的最终状态将继续为“1”。而且，如果已经存储了“0”，并且“1”将要被写入，具有正向电流，则MRAM器件的最终状态将为“1”。当通过在字线和位线上都使用负向电流写入“0”时，可以获得类似的结果。因此，利用电流脉冲的极性，状态可以被编程为预定的“0”或“1”，而不考虑初始状态。
对于区域120和122中的MRAM操作，触发写方法是有效的。在区域120中，将触发位18，而在区域122中，将触发位18和20。当使用触发写方法时，需要在写之前判定MRAM器件的初始状态，因为只要对于字线14和位线16都选择同样极性的电流脉冲，每次写MRAM器件都将有状态切换，不论电流方向如何。例如，如果最初存储的是“1”，在字线和位线中流过一个正向电流脉冲序列之后，则器件的状态被切换为“0”。在存储的“0”状态上重复正向电流脉冲序列，将切换为“1”。因此，为了在存储器元件上写入期望的状态，必须首先读出MRAM器件10的初始状态，并且与将被写入的状态进行比较。该读出和比较需要额外的逻辑电路，包括一个缓冲区，用于存储信息；以及比较器，用于比较存储器状态。仅当存储的状态与将要写入的状态不同，MRAM器件10被写入。该方法的一个优点是，降低了功耗，因为仅切换不同的位。使用触发写方法的另一个优点是，仅需要单极性的电压，因此，可以使用较小的N沟道晶体管驱动MRAM器件。
两种写方法都包括在字线14和位线16上提供电流，从而磁瞬间向量82，84，90和92能沿着在前面讨论的两个最佳方向之一。
图6表示根据第二实施例的两个位MRAM器件124的简化剖面图。除了第二实施例中的导电隔离层126比第一实施例的导电隔离层19厚，器件124与图1的器件10类似。该较大的厚度125，例如500埃，允许分别写位18和20(如图7所示)，因为位线16离位20比位18远(位线16能够影响位18而不影响位20)，而字线14离位20比位18远(字线能够影响位18而不影响位20)。位18可以分别用触发写模式128和直接写模式130写入，并且位20可以分别用触发写模式132和直接写模式134写入。
因此，在字线14和位线16上相对较低的电流将不写114位18或20，而在字线14和位线16上相对较高的电流将写118，122位18和20。在字线14上相对较低的电流和在位线16上相对较高的电流将写132，134位20，而在字线14上相对较高的电流和在位线16上相对较低的电流将写128，130位18。
直接和触发写模式都可以如第一实施例那样使用在第二实施例中。位18和20被构造，从而磁性各向异性轴理想地为相对于字线和位线14和16成45°角。因此，磁瞬间向量M82，90和M84，92在时间t0处沿着相对于字线和位线方向最佳45°角的方向上(图5)。作为写方法的一个例子，为了使用直接或触发写切换位18和20的状态，使用下面的电流脉冲序列。在时间t1处，字电流104增加，并且根据字电流104的方向，由于自旋触发效应，M82，90和M84，92开始顺时针或逆时针旋转，以将它们自己排列为标称正交于场方向。在时间t2处，位电流106被切换为导通。位电流106沿着一个方向流动，从而M82，90和M84，92在与位线磁场HD产生的旋转的方向相同的方向上进一步旋转。在这一时间点，字线电流104和位线电流106都导通，在相对于电流线45°处，M82，90和M84，92标称正交于相对电流线为45度的网格磁场方向。
在时间t3处，字线电流104被切换为断开，从而M82，90和M84，92仅根据位线磁场HD旋转。在这一点，M82，90和M84，92通常在它们的硬轴不稳定点之后旋转。在时间t4处，位线电流106被切换为断开，并且M82，90和M84，92将沿着优选的各向异性轴排成一行。在这一时间点，M82，90和M84，92已经被旋转180°，并且位已经被切换。因此，通过连续地切换字和位电流104和106为导通或断开，位的M82，90和M84，92可被旋转180°，从而器件的状态被切换。
图7示出，对于包括直接和触发模式的第二实施例有七个操作区域。在区域114中没有切换，例如，在字线14或位线16上没有足够的电流，以创建足够强的磁场来“写”位18和20。对于区域118，130和134中的MRAM操作，直接写方法分别对写位18(区域130)和位20(区域134)有效。当使用直接写方法时，不需要判定MRAM器件的初始状态，因为仅当将要写入的状态与存储的状态不同时切换该状态。被写入的状态的选择由字线14和位线16的电流方向决定。例如，如果写入“1”，则所有线中电流的方向都是正向。如果在元件中已经存储了“1”，并且“1”被写入，则MRAM器件的最终状态将继续为“1”。而且，如果已经存储了“0”，并且“1”将要被写入，具有正向电流，则MRAM器件的最终状态将为“1”。当通过在字线和位线上都使用负向电流写入“0”时，可以获得类似的结果。因此，利用电流脉冲的极性，状态可以被编程为期望的“0”或“1”，而不论初始状态如何。
对于区域122(位18和22)，128(位18)和132(位20)中的MRAM操作，触发写方法有效。当使用触发写方法时，需要在写之前判定MRAM器件的初始状态，因为只要对于字线14和位线16都选择同样极性的电流脉冲，每次写MRAM器件都将有状态切换，不论电流的方向如何。例如，如果最初存储的是“1”，在字线和位线中流过一个正向电流脉冲序列之后，则设备的状态被切换为“0”。在存储的“0”状态上重复正向电流脉冲序列，将切换为“1”。因此，为了能在存储器元件上写入预期的状态，必须首先读出MRAM器件10的初始状态，并且与将被写入的状态进行比较。该读出和比较需要额外的逻辑电路，包括一个缓冲区，用于存储信息，以及比较器，用于比较存储器状态。仅当存储的状态与将要写入的状态不同，MRAM器件10被写入。该方法的一个优点是，降低了功耗，因为仅切换不同的位。使用触发写方法的另一个优点是，仅需要单极性的电压，因此，可使用较小的N沟道晶体管驱动MRAM器件。
两种写方法都包括在字线14和位线16上提供电流，从而磁瞬间向量82，84，90和92能够沿着前面讨论的两个最佳方向之一。
本发明的第三实施例允许将位18和20分别编程，在字线14和位线16上使用相同的电流大小。第三实施例采用与图1所示相类似的结构，除了位18和20分别沿着长轴的方向垂直形成，如图8所示。位18在沿着+45度，位20在沿着负45度。因此，位18和20具有不干扰的机制，为完全独立可编程的。
对于位18，铁磁体层30和32每一层分别具有磁瞬间向量82和84，通过反铁磁体耦合隔离层28的耦合，通常保持反向平行。而且，磁性区域22具有合成磁瞬间向量86，而磁性区域26具有合成磁瞬间向量88。合成磁瞬间向量86和88沿着各向异性易轴，最好是在从字线14和位线16(见图2)45°角方向上。而且，磁性区域22是自由磁性区域，也就是说合成磁瞬间向量86在施加磁场时是自由旋转的。磁性区域26是连接铁磁体区域，也就是说合成磁瞬间向量88在存在适中施加的磁场时不是自由旋转的，并用作参考层。
对于位20，铁磁体层60和62每一层分别具有磁瞬间向量90和92，通过反铁磁体耦合隔离层58，通常保持反向平行。而且，磁性区域52具有合成磁瞬间向量94，而磁性区域56具有合成磁瞬间向量96。合成磁瞬间向量94和96沿着各向异性易轴，最好是在从字线14和位线16(见图8)-45°角方向上。而且，磁性区域52是自由磁性区域，也就是说合成磁瞬间向量94在存在施加磁场时是自由旋转的。磁性区域56是连接铁磁体区域，也就是说合成磁瞬间向量96在存在施加的磁场时不是自由旋转的，并用作参考层。
这种不同的朝向允许对于位18和20的写入在不同的象限，如图9所示。当HW108和Hd110均为正或均为负时，位18可以被编程128，130(分别为触发或直接模式)。当HW108为正而Hd110为负，或者HW108为负而Hd110为正时，位20可以被编程132，134(分别为触发或直接模式)。这允许通过选择字线14或位线16的极性对任何位独立编程。
位18和20被构造，从而磁性各向异性轴理想上为相对于字线和位线14和16成45°角，并彼此垂直。因此，磁瞬间向量M82，90和M84，92在时间t0处沿着相对于字线和位线方向最佳45°角和-45°角的方向上。作为写方法的一个例子，为了使用直接或触发写切换位18和20的状态，使用下面的电流脉冲序列。在时间t1处，字电流104增加，并且根据字电流104的方向，由于自旋触发效应，M82，90和M84，92开始顺时针或逆时针旋转，以将它们自己标称正交于场方向。在时间t2处，位电流106被切换为导通。位电流106沿着一个方向流动，从而M82，90和M84，92在与位线磁场HD产生的旋转的方向相同的方向上进一步旋转。在这一时间点，字线电流104和位线电流106都为导通，M82，90和M84，92标称正交于相对电流线为45度的网格磁场方向。
在时间t3处，字线电流104被切换为断开，从而M82，90和M84，92仅根据位线磁场HD旋转。在这一点，M82，90和M84，92通常在它们的硬轴不稳定点之后旋转。在时间t4处，位线电流106被切换为断开，M82，90和M84，92沿着优选的各向异性轴排成一行。在这一点，M82，90和M84，92已经被旋转180°，并且位已经被切换。因此，通过顺序地切换字和位电流104和106导通或断开，位的M82，90和M84，92可被旋转180°，从而设备的状态被切换。
图9示出用于包括直接和触发模式的第三实施例的五个操作区域。在区域114中没有切换，例如，在字线14或位线16上没有足够的电流，以创建足够强的磁场来“写”位18和20。对于区域130和134中的MRAM操作，直接写方法分别对写位18，以及位18和位20有效。当使用直接写方法时，不需要判定MRAM器件的初始状态，因为仅当将要写入的状态与存储的状态不同时切换该状态。被写入的状态的选择由字线14和位线16的电流方向决定。例如，如果将要写入“1”，则所有线中电流的方向都是正向。如果在元件中已经存储了“1”，并且“1”被写入，则MRAM器件的最终状态将继续为“1”。而且，如果已经存储了“0”，并且“1”要被写入，具有正向电流，则MRAM器件的最终状态将为“1”。当通过在字线和位线上都使用负向电流写入“0”时，可以获得类似的结果。因此，利用电流脉冲的适当极性，状态可以被编程为期望的“0”或“1”，而不论初始状态如何。
对于区域128和132中的MRAM操作，触发写方法对位18和20分别是有效的。当使用触发写方法时，需要在写之前判定MRAM器件的初始状态，因为只要对于字线14和位线16都选择同样极性的电流脉冲，不论电流的方向如何，每次写MRAM器件都将有状态切换。例如，如果最初存储的是“1”，在字线和位线中流过一个正向电流脉冲序列之后，则器件的状态被切换为“0”。在存储的“0”状态上重复正向电流脉冲序列，将切换为“1”。因此，为了能在存储器元件上写入期望的状态，必须首先读出MRAM器件10的初始状态，并且与将被写入的状态进行比较。该读出和比较需要额外的逻辑电路，包括一个缓冲区，用于存储信息；以及比较器，用于比较存储器状态。仅当存储的状态与将要写入的状态不同，MRAM器件10被写入。该方法的一个优点是，降低了功耗，因为仅切换不同的位。使用触发写方法的另一个优点是，仅需要单极性的电压，因此，可使用较小的N沟道晶体管驱动MRAM器件。
两种写方法都包括在字线14和位线16上提供电流，从而磁瞬间向量82，84，90和92能够沿着前面讨论的两个最佳方向之一。
这里所选的实施例的变化和更改仅用于说明的目的，熟知本技术的人员能够进行。将这样的更改和变化进行扩展而不脱离本发明的精神实质，它们仍在本发明的范围之内，由下面的权利要求所解释。
在前面的说明中，已经参照特定的最佳实施例描述了本发明，但是，显而易见地，可以根据下面所列的权利要求进行不同的更改和变化而不脱离本发明的范围。说明书和附图仅仅被考虑为说明的方式，而不是对包括在本发明范围内的一个或所有的更改的限制。
这里使用的术语“包括”，“包含”，或者其任何变化，都是指非限制性的包括，例如处理，方法，物件，组合或装置，其包括一系列元件，不仅仅包括所提及的元件，而是可以包括未列出的其它元件或者这样的处理，方法，物件，组合或装置。

Claims (10)

1.一种对具有位于两个电流导体之间的两个位的存储器单元进行编程的方法，包括：
触发两个位的逻辑状态；以及
触发两个位之一的逻辑状态。
2.根据权利要求1所述的对存储器单元进行编程的方法，还包括：读所述两个位，以获得存储的信息；以及在触发该两个位之前将存储的信息与要写入的编程信息比较。
3.一种对具有位于两个电流导体之间的两个位的存储器单元进行编程的方法，包括分别触发每一个位的逻辑状态。
4.根据权利要求3所述的对存储器单元进行编程的方法，还包括：读所述两个位，以获得存储的信息；以及在触发该两个位的每一个之前将所述存储的信息与要写入的编程信息比较。
5.一种对具有位于第一和第二电流导体之间的两个位的存储器单元进行编程的方法，包括：
决定下述一个或两个步骤，包括：
对每一个导体施加电流，从而设置所述两个位的逻辑状态；以及
对每一个导体施加较小的电流，从而仅设置两个位中的一个的逻辑状态。
6.根据权利要求5所述的对存储器单元进行编程的方法，还包括：读所述两个位，以获得存储的信息；以及在设置该两个位的逻辑状态之前将所述存储的信息与要写入的信息比较。
7.一种对具有位于第一和第二电流导体之间的第一和第二位的存储器单元进行编程的方法，包括：
决定下述步骤之一包括：
分别对第一和第二电流导体施加第一和第二电流以对第一和第二位编程；
对第二导体施加第二电流和对第一导体施加第三电流来对第一位进行编程，第三电流在幅度上小于第一电流；以及
对第一导体施加第一电流和对第二导体施加第四电流来对第二位进行编程，第四电流在幅度上小于第二电流。
8.根据权利要求7所述的对存储器单元进行编程的方法，还包括：读所述两个位，以获得存储的信息；以及在编程之前将所述存储的信息与要写入的信息比较。
9.一种对具有位于第一和第二电流导体之间的第一和第二位的存储器单元进行编程的方法，包括：
通过对第一和第二电流导体施加正向电流和对第一和第二电流导体施加负向电流中的之一对第一位编程；以及
对第一和第二电流导体之一施加正向电流和对第一和第二电流导体的另一个施加负向电流来对第二位编程。
10.根据权利要求9所述的对存储器单元进行编程的方法，还包括：读所述两个位，以获得存储的信息；以及在对第一和第二位的每一个编程之前将所述存储的信息与要写入的编程信息比较。
CNA2004800245130A 2003-08-25 2004-08-03 向多态磁随机访问存储器单元进行写入的方法 Pending CN1842873A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/647,976 2003-08-25
US10/647,976 US6956764B2 (en) 2003-08-25 2003-08-25 Method of writing to a multi-state magnetic random access memory cell

Publications (1)

Publication Number Publication Date
CN1842873A true CN1842873A (zh) 2006-10-04

Family

ID=34216640

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800245130A Pending CN1842873A (zh) 2003-08-25 2004-08-03 向多态磁随机访问存储器单元进行写入的方法

Country Status (6)

Country Link
US (1) US6956764B2 (zh)
EP (1) EP1661139A4 (zh)
JP (1) JP2007503670A (zh)
KR (1) KR20060122812A (zh)
CN (1) CN1842873A (zh)
WO (1) WO2005024905A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107636761A (zh) * 2015-06-26 2018-01-26 英特尔公司 具有回跳预防的磁性存储单元存储器

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2869445B1 (fr) * 2004-04-26 2006-07-07 St Microelectronics Sa Element de memoire vive magnetique
US7502248B2 (en) * 2004-05-21 2009-03-10 Samsung Electronics Co., Ltd. Multi-bit magnetic random access memory device
JP4460965B2 (ja) * 2004-07-22 2010-05-12 株式会社東芝 磁気ランダムアクセスメモリ
US20060092688A1 (en) * 2004-10-29 2006-05-04 International Business Machines Corporation Stacked magnetic devices
US6992910B1 (en) * 2004-11-18 2006-01-31 Maglabs, Inc. Magnetic random access memory with three or more stacked toggle memory cells and method for writing a selected cell
US7622784B2 (en) * 2005-01-10 2009-11-24 International Business Machines Corporation MRAM device with improved stack structure and offset field for low-power toggle mode writing
US7173848B2 (en) * 2005-02-01 2007-02-06 Meglabs, Inc. Magnetic random access memory with memory cell stacks having more than two magnetic states
US7453720B2 (en) * 2005-05-26 2008-11-18 Maglabs, Inc. Magnetic random access memory with stacked toggle memory cells having oppositely-directed easy-axis biasing
JP2007081280A (ja) * 2005-09-16 2007-03-29 Fujitsu Ltd 磁気抵抗効果素子及び磁気メモリ装置
US7368301B2 (en) * 2006-01-27 2008-05-06 Magic Technologies, Inc. Magnetic random access memory with selective toggle memory cells
US7280389B2 (en) * 2006-02-08 2007-10-09 Magic Technologies, Inc. Synthetic anti-ferromagnetic structure with non-magnetic spacer for MRAM applications
US20080246104A1 (en) * 2007-02-12 2008-10-09 Yadav Technology High Capacity Low Cost Multi-State Magnetic Memory
DE602006013948D1 (de) * 2006-05-04 2010-06-10 Hitachi Ltd Magnetspeichervorrichtung
EP1863034B1 (en) * 2006-05-04 2011-01-05 Hitachi, Ltd. Magnetic memory device
US8497538B2 (en) 2006-05-31 2013-07-30 Everspin Technologies, Inc. MRAM synthetic antiferromagnet structure
TWI307507B (en) * 2006-10-20 2009-03-11 Ind Tech Res Inst Magnetic tunnel junction devices and magnetic random access memory
JP2008166524A (ja) * 2006-12-28 2008-07-17 Alps Electric Co Ltd トンネル型磁気検出素子
US7940551B2 (en) 2008-09-29 2011-05-10 Seagate Technology, Llc STRAM with electronically reflective insulative spacer
US7944738B2 (en) 2008-11-05 2011-05-17 Micron Technology, Inc. Spin torque transfer cell structure utilizing field-induced antiferromagnetic or ferromagnetic coupling
US9666639B2 (en) 2010-09-17 2017-05-30 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8358534B2 (en) 2010-09-17 2013-01-22 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8310868B2 (en) 2010-09-17 2012-11-13 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8300454B2 (en) 2010-09-17 2012-10-30 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8576615B2 (en) * 2011-06-10 2013-11-05 Crocus Technology Inc. Magnetic random access memory devices including multi-bit cells
US8488372B2 (en) 2011-06-10 2013-07-16 Crocus Technology Inc. Magnetic random access memory devices including multi-bit cells
US10204678B2 (en) * 2016-03-23 2019-02-12 New York University Multi-state magnetic memory device
CN111725386B (zh) * 2019-09-23 2022-06-10 中国科学院上海微系统与信息技术研究所 一种磁性存储器件及其制作方法、存储器和神经网络系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450363A (en) * 1994-06-02 1995-09-12 Intel Corporation Gray coding for a multilevel cell memory system
US6839875B2 (en) * 1996-10-18 2005-01-04 Micron Technology, Inc. Method and apparatus for performing error correction on data read from a multistate memory
US5930164A (en) 1998-02-26 1999-07-27 Motorola, Inc. Magnetic memory unit having four states and operating method thereof
US5953248A (en) 1998-07-20 1999-09-14 Motorola, Inc. Low switching field magnetic tunneling junction for high density arrays
US6426893B1 (en) * 2000-02-17 2002-07-30 Sandisk Corporation Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks
JP2002246567A (ja) * 2001-02-14 2002-08-30 Toshiba Corp 磁気ランダムアクセスメモリ
US6545906B1 (en) 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
US6567304B1 (en) * 2002-05-09 2003-05-20 Matrix Semiconductor, Inc Memory device and method for reliably reading multi-bit data from a write-many memory cell
US6714440B2 (en) * 2002-06-28 2004-03-30 Motorola, Inc. Memory architecture with write circuitry and method therefor
US6842365B1 (en) * 2003-09-05 2005-01-11 Freescale Semiconductor, Inc. Write driver for a magnetoresistive memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107636761A (zh) * 2015-06-26 2018-01-26 英特尔公司 具有回跳预防的磁性存储单元存储器
CN107636761B (zh) * 2015-06-26 2021-11-23 英特尔公司 具有回跳预防的磁性存储单元存储器

Also Published As

Publication number Publication date
JP2007503670A (ja) 2007-02-22
WO2005024905A3 (en) 2005-11-17
EP1661139A2 (en) 2006-05-31
US20050047198A1 (en) 2005-03-03
KR20060122812A (ko) 2006-11-30
WO2005024905A2 (en) 2005-03-17
EP1661139A4 (en) 2007-07-11
US6956764B2 (en) 2005-10-18

Similar Documents

Publication Publication Date Title
CN1842873A (zh) 向多态磁随机访问存储器单元进行写入的方法
CN1729537B (zh) 具有减小的翻转磁场的磁致电阻随机存取存储器
US7932571B2 (en) Magnetic element having reduced current density
JP4833548B2 (ja) 磁気抵抗ランダムアクセスメモリ
Tehrani et al. Magnetoresistive random access memory using magnetic tunnel junctions
EP1579231B1 (en) Synthetic antiferromagnetic structure for magnetoelectronic devices
KR102543879B1 (ko) 외부 자기장의 부재시에 스핀 궤도 상호작용 토크를 사용하여 프로그래밍할 수 있는 자기 접합부
CN109690675B (zh) 一种可应用于磁电隧道结的新型字线脉冲写入方法
US7184300B2 (en) Magneto resistance random access memory element
US9171601B2 (en) Scalable magnetic memory cell with reduced write current
WO2020166722A1 (ja) スピントロニクス素子及び磁気メモリ装置
CN101060011A (zh) 数据写入方法
CN1674148A (zh) 软参考三导体磁存储器存储装置
JP2005526351A (ja) 読み出し信号が最大で且つ電磁妨害を低減するｍｒａｍセルおよびアレイ構造
US10290338B2 (en) Tilted synthetic antiferromagnet polarizer/reference layer for STT-MRAM bits
JP2007305823A (ja) 磁気抵抗効果素子を用いたメモリおよびその駆動方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: AIWO SPINTEKNOLOGY, INC.

Free format text: FORMER OWNER: FREESCALE SEMICONDUCTOR INC.

Effective date: 20090508

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20090508

Address after: Arizona, USA

Applicant after: Freescale Semiconductor Inc.

Address before: Texas in the United States

Applicant before: Fisical Semiconductor Inc.

AD01 Patent right deemed abandoned

Effective date of abandoning: 20061004

C20 Patent right or utility model deemed to be abandoned or is abandoned