CN1729537B - 具有减小的翻转磁场的磁致电阻随机存取存储器 - Google Patents

具有减小的翻转磁场的磁致电阻随机存取存储器 Download PDF

Info

Publication number
CN1729537B
CN1729537B CN03814154XA CN03814154A CN1729537B CN 1729537 B CN1729537 B CN 1729537B CN 03814154X A CN03814154X A CN 03814154XA CN 03814154 A CN03814154 A CN 03814154A CN 1729537 B CN1729537 B CN 1729537B
Authority
CN
China
Prior art keywords
magnetic
field
area
synthetic
magnetic area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN03814154XA
Other languages
English (en)
Other versions
CN1729537A (zh
Inventor
布莱德雷·N·恩格尔
贾森·阿兰·詹尼斯基
尼古拉斯·D·里佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Everspin Technologies Inc
Original Assignee
Everspin Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Everspin Technologies Inc filed Critical Everspin Technologies Inc
Publication of CN1729537A publication Critical patent/CN1729537A/zh
Application granted granted Critical
Publication of CN1729537B publication Critical patent/CN1729537B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Thin Magnetic Films (AREA)

Abstract

一种磁致电阻隧道结存储单元(10)包括钉扎铁磁性区域(17)、电绝缘材料以及自由铁磁性区域(15),钉扎铁磁性区域具有一个在没有施加磁场时固定在一优选方向上的磁矩向量(47),其中该钉扎铁磁性区域具有磁边缘场(96),电绝缘材料设置在该钉扎铁磁性区域上以形成磁致电阻隧道结(16),以及自由铁磁性区域具有在一位置上取向为平行或反向平行于钉扎铁磁性区域的磁矩向量的磁矩向量(53),其中选择该磁边缘场以获得预想的翻转磁场。

Description

具有减小的翻转磁场的磁致电阻随机存取存储器
技术领域
本发明涉及一种半导体存储器件。
更具体地是,本发明涉及利用磁场的半导体随机存取存储器件。
背景技术
存储器件是电子系统的重要组成部分。三种最重要的商业高密度存储技术是SRAM,DRAM和FLASH。这些存储器件中的每一种都是用电子电荷存储信息并且每种都有它自己的优点。SRAM读写的速度快。但是它是易失性的并且需要大的单元面积。DRAM具有高密度,但是它也是易失性的并且需要每隔几个毫秒就刷新存储电容器。这种需要增加了控制用电子学的复杂性。
FLASH是现在所用的最主要的非易失性存储器件。典型的非易失性存储器件使用在浮置氧化层上捕获的电荷来存储信息。FLASH的缺点包括需要高电压并且编程和擦除时间缓慢。还有,FLASH存储器写耐久性差,在存储器报废之前只能使用104-106个周期。另外,为了维持合理的数据存储,栅极氧化物的厚度必须保持在允许的电子隧穿的阈值之上,因此限制了FLESH的缩放趋势。
为了克服这些缺点,对磁存储器件做了评定。一种这样的器件是磁致电阻随机存取存储器(以下称之为“MRAM”)。MRAM能够具有与DRAM类似的速度性能。然而,为了在商业上的可行性,MRAM必须具有能和当前存储技术相媲美的存储密度,能够在将来的生产中可升级,能在低电压下操作,具有低功耗,并且具有有竞争力的读/写速度。
对MRAM器件来说,存储状态的稳定性,读/写周期的可重复性以及功耗是其设计特性中一些最重要的方面。在MRAM中的存储状态不是通过电源维持的而是通过磁矩向量的方向维持的。存储数据是通过施加磁场并且使单元中的磁性材料磁化成两种可能的存储状态中的任一种来实现的。调用数据是通过检测在施加了磁场时单元中电阻的变化来实现的。磁场是通过使电流流过磁结构外部的带状线或者流过磁结构本身产生的。
传统的MRAM器件依靠具有长宽比的位形状来产生提供翻转磁场的形状各向异性。位尺寸缩小产生三个问题。第一,在已给定的形状和薄膜厚度的情况下增加翻转磁场需要更高的电流转换。第二,整体转换量减小以至于用于反转的能障降低,用于反转的能障与容量和翻转磁场成比例。能障指的是将磁矩向量从一种状态转换到另一种状态所需的能量的数量。
该翻转磁场还依赖于材料的性质,因此对典型材料有一个较低的限制。由于翻转磁场增加,所以需要更多的电流来改变MRAM位的状态,因此要消耗更多的电能。因此,存在对降低翻转磁场并且降低MRAM器件的功耗的需要。
因此,本发明的目的是提供一种新的改善的减少了翻转磁场的磁致电阻随机存取存储器。
发明内容
为了获得本发明上述的及其它目的和优点,公开一种带有翻转磁场和易磁化轴的磁致电阻隧道结存储单元。MRAM存储单元包括第一磁区域,该第一磁区域具有在没有施加磁场时定向在一个方向上的合成磁矩向量,其中第一磁区域具有磁边缘场。电绝缘材料位于第一磁区域上形成磁致电阻隧道结。
第二磁区域位于该电绝缘材料上,并具有一个与隧道势垒相邻并且方向平行或反向平行(anti-parallel)于第一磁区域的磁矩向量。在优选实施方式中,第一和第二磁区域的至少一个包括被反铁磁性耦合的N个铁磁性层,其中N为大于或等于二的整数。另外,该存储单元在一个触发写模式(toggle writing mode)下操作,其中在第二磁区域内沿着该易磁化轴,该磁边缘场产生一个偏磁场,从而改变了该磁致电阻隧道结存储单元的翻转磁场。
附图说明
下面通过结合以下附图对本发明的优选实施方式的详细描述,本发明上述和其它以及更特别的目的和优点对本领域技术人员来说将变得更明显,其中:
图1是按照本发明具有减小的翻转磁场的磁致电阻随机存取存储器件的截面图;
图2是按照本发明具有减小的翻转磁场的磁致电阻随机存取存储器件的简化平面图;
图3是在磁致电阻随机存取存储器件中产生直接的或触发写入模式的磁场幅度组合的示意图;
图4示意性地描述了触发(toggling)方式下的翻转磁场的示意图;和
图5示意性地描述了触发(toggling)方式下带有磁边缘场的翻转磁场的示意图。
具体实施方式
现在参照图1,图1是本发明的一个MARM阵列3的简化截面图。在这个图示中,只表示出一个单独的MRAM器件10,但是应当理解MRAM阵列3通常包括许多个MRAM器件10,为了简化性地描述采用触发写方法的MRAM阵列3的操作我们仅显示出一个这样的器件。另外,有关在该具体实施方式中所采用的触发写方法的更多信息可以在2001年10月16日提交的,名为“一种向可缩放的磁致电阻随机存取存储元件写入的方法”的美国专利NO.09/978,859中得到,该文献在此结合以供参考。
MRAM器件10被加在字线20和位线30之间。字线20和位线30包括导体材料,这样电流可以通过。在这个图示中,字线20位于MRAM器件10的表面36,位线30位于MRAM器件30的表面34,其中位线30是定向为相对于字线20成大约90度角(见图2)。然而,应该理解字线20和位线30的定位在这里只是为了描述,其中许多其它结构也是可行的。
现在参照图2,图2是描述了本发明的MRAM阵列3的一个简化平面图。为了简化说明MRAM器件10,所有方向参照所示的X-和Y-坐标系100。字线20和位线30的目的是在MRAM器件10中产生一个磁场。正向字电流(即,向X正方向流通的电流)IW,将产生外周的字磁场HW,正向位电流(即,向Y正方向流通的电流)ID,将产生外周的位磁场HD。由于字线20在MRAM器件10之上,在元件的平面上,所以对于正IW,HW将以正的Y方向被施加到MRAM器件10上。类似地,由于位线30在MRAM器件10之下,在元件的平面上,所以对于正ID,HD将以正的X方向被施加到MRAM器件10上。电流产生磁场的效应对本领域技术人员来说是显而易见的,在此不再赘述。
返回到图1,MRAM器件10包括磁区域15、隧道势垒(tunnelingbarrier)16以及磁区域17,其中隧道势垒16夹在磁区域15和磁区域17之间。在优选实施方式中,隧道势垒16可以包括电绝缘材料,例如氧化铝,或类似物以形成隧道结。此外在优选实施方式中,磁区域15包括具有反铁磁性耦合隔层65的一个三层结构,隔层65夹在铁磁性层45和铁磁性层55之间。
反铁磁性耦合隔层65具有厚度86,铁磁性层45和铁磁性层55分别具有厚度41和51。另外,在优选实施方式中,磁区域17具有包括反铁磁性耦合隔层66的三层结构,隔层66夹在铁磁性层46和铁磁性层56之间。反铁磁性耦合隔层66具有厚度87,铁磁性层46和铁磁性层56分别具有厚度42和52。
应该理解磁区域15和磁区域17可以包括N个铁磁性层,其中N是大于或等于二的整数。然而,在该优选实施方式中,N等于二,因此磁区域15和17中的每个都包括一个三层结构。三层结构通常称之为合成的反铁磁性结构(以下称之为“SAF”)。
通常,反铁磁性耦合隔层65和66包括元素Ru、Os、Ti、Cr、Rh、Pt、Cu、Pd或者其组合物中的至少一种。另外,铁磁性层45,55,46和56包括元素Ni、Fe、Co或其组合物中的至少一种。此外,应当理解除了三层结构之外,磁区域15和17可以包括SAF层材料结构,在这个实施方式中采用三层结构只是为了直观说明的目的。例如,一个SAF层材料结构可以包括铁磁性层/反铁磁性耦合隔层/铁磁性层/反铁磁性耦合隔层/铁磁性层的五层堆叠结构。此外,磁性区域17可以包括其它产生磁矩向量的磁性材料结构,例如,单独的钉扎磁性层(pinned magnetic layer)或具有高的矫顽磁性的永磁性层。另外,偏磁场可以由其它磁性层或外部的磁铁提供。
铁磁性层45和55中每个分别具有磁矩向量57和53,它们通常被反铁磁性耦合隔层65的耦合反向平行地保持。铁磁性层46和56中每个分别具有磁矩向量47和43,它们通常被反铁磁性耦合隔层66的耦合反向平行地保持。此外,磁区域15具有合成磁矩向量40并且磁区域17具有合成磁矩向量50。
合成磁矩向量40是磁矩向量53和57的向量和,合成磁矩向量50是磁矩向量43和47的向量和。在层45和55之间的磁矩向量平衡的情况下,合成磁矩向量40大约为零。然而,优选的方向仍由与隧道势垒16相邻的磁矩向量(即,磁矩向量47和53)确定。
在优选实施方式中,合成磁矩向量40和50方向为沿着相对字线20和位线30具有一个倾角(见图2)的各向异性易磁化轴12的方向(见图2),该倾角优选为45°。易磁化轴12还被定向为相对各向异性难磁化轴14成大约90°角(见图2)。另外,磁区域15是自由磁区域,意思是合成磁矩向量40在施加的磁场存在时可以自由旋转。磁区域17是钉扎(pinned)磁区域,意思是磁矩向量50在施加的磁场存在时通常不能自由旋转,并被用作参考。在优选实施方式中,合成磁矩向量50被钉扎是由于磁区域17和反铁磁性层32之间的反铁磁性耦合。
在优选实施方式中,合成磁矩向量50的大小被调节以得到沿着各向异性易磁化轴12排列并且与磁区域15相关联的磁边缘场96。磁边缘区域96的大小和方向基本上由磁区域17的结构和性质决定,以下将各别地论述。
MRAM器件10能够通过隧道势垒16流通隧道电流。该隧道电流基本上取决于MRAM器件10的磁致电阻,磁致电阻由与隧道势垒16相邻的磁矩向量53和47的相对取向来控制。如果磁矩向量53和47平行,那么MRAM器件10就具有低的磁致电阻,并且字线20和位线30之间的偏压将会产生较大的隧道电流通过MRAM器件10。这个状态被定义为“1”。如果磁矩向量53和47反向平行,那么MRAM器件10就具有高的磁致电阻,并且字线20和位线30之间的施加的偏压将会产生较小的隧道电流通过MRAM器件10。这个状态被定义为“0”。应当理解这些限定是任意的并且反之亦可,而该实施例中的应用目的在于直观说明。因此,在磁致电阻存储器中,数据存储是通过施加磁场来实现的,磁场能导致自由铁磁性区域的磁矩向量相对于在钉扎铁磁性区域的磁矩向量取向为平行或反向平行的方向。
尽管以三层结构15中的夹在铁磁性层45和55之间的反铁磁性耦合层65为例说明,但应当理解铁磁性层45和55可以通过其他方式反铁磁性耦合,例如磁场或其它性能。例如,当MRAM单元的纵横比减小到五或更少时,铁磁性层被与磁通闭合反向平行地耦合。
在该优选实施方式中,MRAM器件10具有在非圆形平面中长/宽比在1到5的范围内的三层结构15和17。我们说明的是一个长/宽比等于2的平面(见图2)。MRAM器件10在优选实施方式中是椭圆形的,以减小形状各向异性对翻转磁场变化的影响,并且又由于它易于采用光刻处理能够横向地将该器件的尺寸按比例变得较小。然而,应当理解MRAM器件10可以具有其他形状,例如圆形、正方形、矩形、菱形或诸如此类,而本文以椭圆形为例说明目的在于简化并且提高性能。
另外,在制造MRAM阵列3的过程中,每个接连的层(即,30,32,56等等)被淀积或以其他方法依次形成,并且每个MRAM器件10可以通过选择性地淀积、光刻处理、刻蚀等任何本领与技术人员熟知的方法来限定。至少在淀积铁磁性层45和55的过程中,提供一磁场来为这两层(感生各向异性)设定各向异性易磁化轴12(见图2)。所提供的磁场为磁矩向量53和57产生优选的各向异性轴。在该优选实施方式中,各向异性易磁化轴12在字线20和位线30之间选择为45°角,随后将对此进行论述。
返回到图2,图2是本发明的MRAM阵列3的简化平面图。为了简化对MRAM器件10的说明,所有方向将参照所示的x-和y-坐标系100。为了进一步简化说明,再假设N等于2因此MRAM器件10包括在磁区域17的一个三层结构,磁区域17具有磁矩向量43和47以及合成向量50。此外,为了简化,只说明区域17的磁矩向量。
为了直观,假设用于磁矩向量43和47的各向异性易磁化轴12相对于负x和负y方向取向为45°角,相对于正x和正y方向取向为45°角。作为一个范例,图2表明磁矩向量43相对于负x和负y方向取向为45°角。由于磁矩向量47通常被取向为反向平行于磁矩向量43,因此它相对于正x和正y方向被取向为45°角。如前面所讨论的那样,该合成磁矩向量50的大小被调节以得到沿着各向异性易磁化轴12排列并且与磁区域15相关联的磁边缘区场96。
现在参见图3,图3示意性地描述了类似于三层结构15和17的SAF三层结构的转换状态,三层结构15和17受到上文提及所结合的美国专利NO.09/978,859中描述的特殊脉冲序列的控制。x-轴与字线磁场幅度HW相对应,y-轴与位线磁场幅度HD相对应。在图3中描述了操作的三种模式或区域。在区域92中没有变换。对于在区域95中的MRAM的操作,直接写入的方法是有效的。当采用该直接写入方法时,因为只有在写入状态与存储状态不同时才转换该状态,所以不必确定MRAM器件的初始状态。
对于区域97中的MRAM操作,触发写入方法是有效的。当采用触发写入方法时,由于MRAM器件10每次被写入状态时都改变,因此需要在写入之前确定MRAM器件10的初始状态,只要为字线20和位线30都选择相同极性的电流脉冲而不管电流的方向。例如,如果初始存储的是‘1’,那么在一个正电流脉冲序列流过字线20和位线30之后MRAM器件10的状态将被转换成‘0’。在存储的‘0’状态下重复正电流脉冲序列,存储的状态转换成‘1’。
因此,为了能够在MRAM器件10写入为预期的状态,要读取MRAM器件10的初始状态并且与将要写入的状态相比较。该读取和比较需要额外的逻辑电路,包括用于存储信息的缓存器和比较存储状态的比较器。MRAM器件10只有在存储的状态和将要写入的状态不同时才被写入。
触发写入方法的一个优点在于降低功耗,因为只有不相同的位被转换。采用触发写入方法的另外一个优点在于只需要单极电压,并且因此可以采用较小的N沟道晶体管来驱动MRAM器件10。触发写入方法的另外一个优点在于磁边缘场96可以用于建设性地加到所施加的磁场上,因此降低有效翻转磁场从而HSW EFF小于HSW 0,如所要讨论的,当偏磁场HBIAS是零时,其中HSW 0等于需要转换MRAM器件10所施加的磁场(见图2)。
如前所面讨论的,调整合成磁矩向量50以获得磁边缘场96。选择磁区域17的结构性质,使得磁边缘场96产生沿着MRAM器件各向异性易磁化轴12并且在与磁区域15相关联的偏磁场HBIAS。HBIAS的作用是减小需要用来改变MRAM器件10的状态的HSW EFF的大小。因此,需要用来操作MRAM器件10的电流(即,ID和IW)和功耗都减小了,HBIAS的作用将在以下的实施例中进行讨论。
现在参照图4,其中线图42示意性的表示了当HBIAS等于零时用于三层SAF结构的区域97有效翻转磁场HSW EFF。在这个示例中,用于直接写入方法的区域95被几乎平衡的力矩减少到最小,并且出于简化的目的而没有示出。当HBIAS等于零时(即,几乎平衡的SAF),区域97关于线图42的原点对称,其中HD等于零奥斯特,HW等于零奥斯特。一个几乎平衡的SAF是在例如磁矩向量47和43具有几乎相同的大小时,合成磁矩向量50大约为零。对这个实施例,需要用来改变MRAM器件10的状态的HSW EFF的大小给为:
H SW EFF = H SW 0 = H D + H W 2
现在参照图5,其中线图44示意性地描述了当HBIAS不等于零时(即,不平衡的SAF),用于三层结构15的区域97的有效翻转磁场HSW EFF。在这个示例中,用于直接写入方法的区域95被几乎平衡的力矩减少到最小,并且出于简化的目的而没有示出。在这个实施例中,选择反铁磁性耦合隔层66的厚度87和厚度42和52以获得预期的HBIAS。一个关键点在于通过选择厚度87,42和52以获得一个预期的磁边缘场96,HSW被选择为一个预期的数值。
一个不平衡的SAF是指在例如磁矩向量47和43具有实质上不同的大小时合成磁矩向量50是非零的。在这个具体实施例中,选择反铁磁性耦合隔层66的厚度87以及厚度42和52以获得一个预期的非零HBIAS,其中厚度42要选择得与厚度52完全不同,因此磁矩向量47的大小完全不等于磁矩向量43的大小。
当HBIAS非零时,需要用来改变MRAM器件10的状态的翻转磁场如此给出:
H SW EFF = H SW 0 - H BIAS = H D + H W 2 - H BIAS
其表明HSW 0被减小一个等于HBIAS的数量,因此有效翻转磁场HSW EFF减小到小于HSW 0的一个值。这也可以从图5中看出,其中区域97不再关于原点对称。HBIAS的作用是当HD和HW都为正(即,第一象限)时,使区域97变得更靠近原点。然而,应该理解如果将HBIAS的方向反过来也能够获得类似的结果,其中区当HD和HW都为负时,区域97将变得更靠近原点(未示出)。因此,由于触发写入方法只需要一个单极的电流脉冲,所以触发区域97的不对称转换可以用来减少MRAM器件10的两种状态的反转临界值。
因此,当采用触发写入方法时MRAM器件的有效的翻转磁场可以通过用钉扎铁磁性区域产生一个边缘磁场来得到,其中边缘磁场在自由铁磁性区域内沿着各向异性易磁化轴产生一个偏磁场。偏磁场减小了转换MRAM器件的状态所需的功率。
这里所选用实施方式的目的只是说明,对这些实施方式的各种变化和修改对本领域技术人员来说是很容易实现的。从这个意义上来说,这种变化和修改不脱离本发明的精神实质,将它们倾向于包括在由下述权利要求的所清楚阐释的范围内。
上文已经通过清楚、简明的语言充分地说明了本发明,对本领域技术人员来说能够理解并实施该发明,本发明的权利要求是。

Claims (5)

1.一种带有翻转磁场的磁致电阻隧道结存储单元,该单元包括:
第一磁区域,该第一磁区域具有在没有施加磁场时固定在一个方向上的合成磁矩向量,其中第一磁区域具有厚度和磁边缘场;
电绝缘材料,该电绝缘材料位于第一磁区域上以形成磁致电阻隧道结;
第二磁区域,该第二磁区域位于该电绝缘材料上,并且该第二磁区域具有各向异性的易磁化轴和定位于平行或反向平行于第一磁区域的合成磁矩向量的位置上的合成磁矩向量;
其中该磁致电阻隧道结存储单元在触发写入模式下操作;和
其中该磁边缘场沿着各向异性易磁化轴并且在第二磁区域内产生偏磁场,从而改变该翻转磁场,
其中第一和第二磁区域中的至少一个包括合成反铁磁性层材料,该合成反铁磁性层材料具有可调节的磁翻转量,其中该合成反铁磁性层材料包括被反铁磁性耦合的N个铁磁性层,其中N为大于或等于二的整数。
2.如权利要求1所述的单元,其中选择第一磁区域的合成磁矩向量以获得该翻转磁场。
3.如权利要求1所述的单元,其中选择该第一磁区域的厚度和包括在第一磁区域内的材料的至少之一,以获得该翻转磁场。
4.如权利要求1所述的单元,其中通过在每个相邻的铁磁性层之间夹入一层反铁磁性耦合材料来反铁磁性地耦合N个铁磁性层中的每一个。
5.一种为磁致电阻隧道结存储单元减小翻转磁场的方法,包括以下步骤:
提供限定一表面的衬底;
在该衬底上支承具有厚度、磁翻转量和合成磁矩向量的钉扎磁区域,其中该合成磁矩向量在有或没有施加磁场时都被定向于一方向,其中该钉扎磁区域具有磁边缘场;
在该钉扎磁区域上设置电绝缘材料;
在该电绝缘材料上设置具有易磁化轴、合成磁矩向量和磁翻转量的自由磁区域,其中该合成磁矩向量能够被定向为相对于该钉扎磁区域的合成磁矩向量平行或反向平行中的一种情况,该自由磁区域包括具有N个被反铁磁性耦合的铁磁性层的合成的反铁磁性层材料,其中N为大于或等于二的整数,N个铁磁性层中的每一个具有一个磁矩向量并且铁磁性材料的N层中的每个相邻层的磁矩向量被取向为反向平行,其中该磁边缘场在自由磁区域内产生偏磁场;和
在触发写入模式下操作该磁致电阻隧道结存储单元。
CN03814154XA 2002-06-18 2003-06-04 具有减小的翻转磁场的磁致电阻随机存取存储器 Expired - Fee Related CN1729537B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/173,907 US6633498B1 (en) 2002-06-18 2002-06-18 Magnetoresistive random access memory with reduced switching field
US10/173,907 2002-06-18
PCT/US2003/017522 WO2003107350A2 (en) 2002-06-18 2003-06-04 Magnetoresistive random access memory with reduced switching field

Publications (2)

Publication Number Publication Date
CN1729537A CN1729537A (zh) 2006-02-01
CN1729537B true CN1729537B (zh) 2010-04-28

Family

ID=28791510

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03814154XA Expired - Fee Related CN1729537B (zh) 2002-06-18 2003-06-04 具有减小的翻转磁场的磁致电阻随机存取存储器

Country Status (7)

Country Link
US (1) US6633498B1 (zh)
EP (1) EP1527455A2 (zh)
JP (1) JP2005530340A (zh)
KR (1) KR20050013215A (zh)
CN (1) CN1729537B (zh)
AU (1) AU2003240521A1 (zh)
WO (1) WO2003107350A2 (zh)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7095646B2 (en) * 2002-07-17 2006-08-22 Freescale Semiconductor, Inc. Multi-state magnetoresistance random access cell with improved memory storage density
US6881993B2 (en) * 2002-08-28 2005-04-19 Micron Technology, Inc. Device having reduced diffusion through ferromagnetic materials
US6873542B2 (en) * 2002-10-03 2005-03-29 International Business Machines Corporation Antiferromagnetically coupled bi-layer sensor for magnetic random access memory
US6898112B2 (en) * 2002-12-18 2005-05-24 Freescale Semiconductor, Inc. Synthetic antiferromagnetic structure for magnetoelectronic devices
US8471263B2 (en) * 2003-06-24 2013-06-25 Sang-Yun Lee Information storage system which includes a bonded semiconductor structure
US7045838B2 (en) * 2003-10-31 2006-05-16 International Business Machines Corporation Techniques for coupling in semiconductor devices and magnetic device using these techniques
JP4720081B2 (ja) * 2003-12-08 2011-07-13 ソニー株式会社 磁気メモリ
US7027321B2 (en) * 2004-01-10 2006-04-11 Honeywell International Inc. Tunneling anisotropic magnetoresistive device and method of operation
JP4626149B2 (ja) * 2004-01-20 2011-02-02 ソニー株式会社 磁気メモリの初期化方法
JP2005260175A (ja) * 2004-03-15 2005-09-22 Sony Corp 磁気メモリ及びその記録方法
JP2005260174A (ja) * 2004-03-15 2005-09-22 Sony Corp 磁気メモリ及びその記録方法
US7274057B2 (en) * 2004-04-26 2007-09-25 International Business Machines Corporation Techniques for spin-flop switching with offset field
FR2869445B1 (fr) * 2004-04-26 2006-07-07 St Microelectronics Sa Element de memoire vive magnetique
US7102916B2 (en) * 2004-06-30 2006-09-05 International Business Machines Corporation Method and structure for selecting anisotropy axis angle of MRAM device for reduced power consumption
US7576956B2 (en) * 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
US7123507B2 (en) * 2004-08-19 2006-10-17 International Business Machines Corporation Using permanent magnets in MRAM to assist write operation
US7355884B2 (en) 2004-10-08 2008-04-08 Kabushiki Kaisha Toshiba Magnetoresistive element
US6992910B1 (en) * 2004-11-18 2006-01-31 Maglabs, Inc. Magnetic random access memory with three or more stacked toggle memory cells and method for writing a selected cell
US7129098B2 (en) * 2004-11-24 2006-10-31 Freescale Semiconductor, Inc. Reduced power magnetoresistive random access memory elements
FR2879472A1 (fr) 2004-12-21 2006-06-23 Pascal Useldinger Tapis d'entrainement au golf
JP4012196B2 (ja) * 2004-12-22 2007-11-21 株式会社東芝 磁気ランダムアクセスメモリのデータ書き込み方法
US7622784B2 (en) * 2005-01-10 2009-11-24 International Business Machines Corporation MRAM device with improved stack structure and offset field for low-power toggle mode writing
US7133309B2 (en) * 2005-01-10 2006-11-07 International Business Machines Corporation Method and structure for generating offset fields for use in MRAM devices
US7285836B2 (en) * 2005-03-09 2007-10-23 Maglabs, Inc. Magnetic random access memory with stacked memory cells having oppositely-directed hard-axis biasing
US7453720B2 (en) * 2005-05-26 2008-11-18 Maglabs, Inc. Magnetic random access memory with stacked toggle memory cells having oppositely-directed easy-axis biasing
US7230845B1 (en) 2005-07-29 2007-06-12 Grandis, Inc. Magnetic devices having a hard bias field and magnetic memory devices using the magnetic devices
US7420837B2 (en) * 2005-08-03 2008-09-02 Industrial Technology Research Institute Method for switching magnetic moment in magnetoresistive random access memory with low current
KR100915975B1 (ko) * 2005-08-03 2009-09-10 인더스트리얼 테크놀로지 리서치 인스티튜트 저전류로 자기저항 랜덤 액세스 메모리의 자기 모멘트를전환하는 방법
US7777261B2 (en) * 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
US7973349B2 (en) 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
US7859034B2 (en) * 2005-09-20 2010-12-28 Grandis Inc. Magnetic devices having oxide antiferromagnetic layer next to free ferromagnetic layer
US7301801B2 (en) * 2005-10-28 2007-11-27 International Business Machines Corporation Tuned pinned layers for magnetic tunnel junctions with multicomponent free layers
WO2007053517A2 (en) * 2005-10-28 2007-05-10 The University Of Alabama Enhanced toggle-mram memory device
US7430135B2 (en) * 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
US20070187785A1 (en) * 2006-02-16 2007-08-16 Chien-Chung Hung Magnetic memory cell and manufacturing method thereof
TWI300224B (en) * 2006-02-21 2008-08-21 Ind Tech Res Inst Structure of magnetic memory cell and magnetic memory device
US20080055792A1 (en) * 2006-03-07 2008-03-06 Agency For Science, Technology And Research Memory cells and devices having magnetoresistive tunnel junction with guided magnetic moment switching and method
US20070246787A1 (en) * 2006-03-29 2007-10-25 Lien-Chang Wang On-plug magnetic tunnel junction devices based on spin torque transfer switching
TWI320929B (en) * 2006-04-18 2010-02-21 Ind Tech Res Inst Structure and access method for magnetic memory cell structure and circuit of magnetic memory
TWI300225B (en) * 2006-04-28 2008-08-21 Ind Tech Res Inst Method for accessing data on magnetic memory
US7903452B2 (en) * 2006-06-23 2011-03-08 Qimonda Ag Magnetoresistive memory cell
JP4150047B2 (ja) 2006-06-28 2008-09-17 株式会社東芝 磁気記憶装置
US7851840B2 (en) * 2006-09-13 2010-12-14 Grandis Inc. Devices and circuits based on magnetic tunnel junctions utilizing a multilayer barrier
TWI320930B (en) * 2007-01-29 2010-02-21 Ind Tech Res Inst Direct writing method on magnetic memory cell and magetic memory cell structure
TWI324344B (en) * 2007-02-16 2010-05-01 Ind Tech Res Inst Writing method on magnetic memory cell and magetic memory array structure
TWI333208B (en) * 2007-03-26 2010-11-11 Ind Tech Res Inst Magnetic memory and method for manufacturing the same
US7599215B2 (en) * 2007-03-30 2009-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory device with small-angle toggle write lines
US7957179B2 (en) 2007-06-27 2011-06-07 Grandis Inc. Magnetic shielding in magnetic multilayer structures
TWI415124B (zh) * 2007-08-09 2013-11-11 Ind Tech Res Inst 磁性隨機存取記憶體
TW200907964A (en) * 2007-08-09 2009-02-16 Ind Tech Res Inst Structure of magnetic memory cell and magnetic memory device
US7982275B2 (en) * 2007-08-22 2011-07-19 Grandis Inc. Magnetic element having low saturation magnetization
US8659852B2 (en) 2008-04-21 2014-02-25 Seagate Technology Llc Write-once magentic junction memory array
US7852663B2 (en) 2008-05-23 2010-12-14 Seagate Technology Llc Nonvolatile programmable logic gates and adders
US7855911B2 (en) 2008-05-23 2010-12-21 Seagate Technology Llc Reconfigurable magnetic logic device using spin torque
US7804709B2 (en) 2008-07-18 2010-09-28 Seagate Technology Llc Diode assisted switching spin-transfer torque memory unit
US8223532B2 (en) 2008-08-07 2012-07-17 Seagate Technology Llc Magnetic field assisted STRAM cells
US8054677B2 (en) 2008-08-07 2011-11-08 Seagate Technology Llc Magnetic memory with strain-assisted exchange coupling switch
US7881098B2 (en) 2008-08-26 2011-02-01 Seagate Technology Llc Memory with separate read and write paths
US7894248B2 (en) 2008-09-12 2011-02-22 Grandis Inc. Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
US7985994B2 (en) 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
US7746687B2 (en) 2008-09-30 2010-06-29 Seagate Technology, Llc Thermally assisted multi-bit MRAM
US8487390B2 (en) * 2008-10-08 2013-07-16 Seagate Technology Llc Memory cell with stress-induced anisotropy
US8169810B2 (en) 2008-10-08 2012-05-01 Seagate Technology Llc Magnetic memory with asymmetric energy barrier
US8089132B2 (en) * 2008-10-09 2012-01-03 Seagate Technology Llc Magnetic memory with phonon glass electron crystal material
US8039913B2 (en) 2008-10-09 2011-10-18 Seagate Technology Llc Magnetic stack with laminated layer
US7880209B2 (en) * 2008-10-09 2011-02-01 Seagate Technology Llc MRAM cells including coupled free ferromagnetic layers for stabilization
US8217478B2 (en) 2008-10-10 2012-07-10 Seagate Technology Llc Magnetic stack with oxide to reduce switching current
US8045366B2 (en) 2008-11-05 2011-10-25 Seagate Technology Llc STRAM with composite free magnetic element
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7826181B2 (en) 2008-11-12 2010-11-02 Seagate Technology Llc Magnetic memory with porous non-conductive current confinement layer
US8289756B2 (en) 2008-11-25 2012-10-16 Seagate Technology Llc Non volatile memory including stabilizing structures
US7826259B2 (en) 2009-01-29 2010-11-02 Seagate Technology Llc Staggered STRAM cell
US8053255B2 (en) 2009-03-03 2011-11-08 Seagate Technology Llc STRAM with compensation element and method of making the same
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
US8411493B2 (en) 2009-10-30 2013-04-02 Honeywell International Inc. Selection device for a spin-torque transfer magnetic random access memory
US8772886B2 (en) * 2010-07-26 2014-07-08 Avalanche Technology, Inc. Spin transfer torque magnetic random access memory (STTMRAM) having graded synthetic free layer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3163853A (en) * 1958-02-20 1964-12-29 Sperry Rand Corp Magnetic storage thin film
US5966323A (en) * 1997-12-18 1999-10-12 Motorola, Inc. Low switching field magnetoresistive tunneling junction for high density arrays
US5959880A (en) * 1997-12-18 1999-09-28 Motorola, Inc. Low aspect ratio magnetoresistive tunneling junction
US6127045A (en) * 1998-05-13 2000-10-03 International Business Machines Corporation Magnetic tunnel junction device with optimized ferromagnetic layer
DE19823826A1 (de) * 1998-05-28 1999-12-02 Burkhard Hillebrands MRAM-Speicher sowie Verfahren zum Lesen/Schreiben digitaler Information in einen derartigen Speicher
US5953248A (en) * 1998-07-20 1999-09-14 Motorola, Inc. Low switching field magnetic tunneling junction for high density arrays
JP2001084756A (ja) * 1999-09-17 2001-03-30 Sony Corp 磁化駆動方法、磁気機能素子および磁気装置
US6538921B2 (en) * 2000-08-17 2003-03-25 Nve Corporation Circuit selection of magnetic memory cells and related cell structures
US6351409B1 (en) * 2001-01-04 2002-02-26 Motorola, Inc. MRAM write apparatus and method
US6545906B1 (en) * 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element

Also Published As

Publication number Publication date
WO2003107350A3 (en) 2004-04-22
US6633498B1 (en) 2003-10-14
JP2005530340A (ja) 2005-10-06
CN1729537A (zh) 2006-02-01
WO2003107350B1 (en) 2004-07-15
AU2003240521A1 (en) 2003-12-31
WO2003107350A2 (en) 2003-12-24
EP1527455A2 (en) 2005-05-04
KR20050013215A (ko) 2005-02-03

Similar Documents

Publication Publication Date Title
CN1729537B (zh) 具有减小的翻转磁场的磁致电阻随机存取存储器
US6545906B1 (en) Method of writing to scalable magnetoresistance random access memory element
EP2201570B1 (en) Magnetic element having reduced current density
Tehrani et al. Magnetoresistive random access memory using magnetic tunnel junctions
Durlam et al. A 0.18/spl mu/m 4 Mbit toggling MRAM
US6269018B1 (en) Magnetic random access memory using current through MTJ write mechanism
US7502253B2 (en) Spin-transfer based MRAM with reduced critical current density
US6654278B1 (en) Magnetoresistance random access memory
JP5414681B2 (ja) 電流によって誘起されるスピン運動量移動に基づいた、高速かつ低電力な磁気デバイス
US6956764B2 (en) Method of writing to a multi-state magnetic random access memory cell
US20170179372A1 (en) Spin-orbit torque bit design for improved switching efficiency
JP2005510048A (ja) 縮小可能性が改良された磁気抵抗ランダムアクセスメモリ
US7002194B2 (en) Via AP switching
EP1890296A2 (en) Multi-bit magnetic random access memory device and methods of operating and sensing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20090306

Address after: Arizona USA

Applicant after: Everspin Technologies Inc.

Address before: Texas in the United States

Applicant before: Fisical Semiconductor Inc.

ASS Succession or assignment of patent right

Owner name: EVERSPIN TECHNOLOGIES, INC.

Free format text: FORMER OWNER: FREESCALE SEMICONDUCTOR INC.

Effective date: 20090306

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100428

Termination date: 20110604