KR20060122812A - 복수-상태 자기 랜덤 액세스 메모리 셀로의 기록 방법 - Google Patents

복수-상태 자기 랜덤 액세스 메모리 셀로의 기록 방법 Download PDF

Info

Publication number
KR20060122812A
KR20060122812A KR1020067003624A KR20067003624A KR20060122812A KR 20060122812 A KR20060122812 A KR 20060122812A KR 1020067003624 A KR1020067003624 A KR 1020067003624A KR 20067003624 A KR20067003624 A KR 20067003624A KR 20060122812 A KR20060122812 A KR 20060122812A
Authority
KR
South Korea
Prior art keywords
current
bits
bit
magnetic
state
Prior art date
Application number
KR1020067003624A
Other languages
English (en)
Inventor
브래들리 엔. 엔젤
에릭. 제이. 솔터
존 엠. 슬로터
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR20060122812A publication Critical patent/KR20060122812A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

단어 라인(14)과 숫자 라인(16) 사이에 삽입된 2개의 비트들(18 및 20)을 갖는 MR(magnetoresistive) 메모리 디바이스를 제공하는 단계들을 포함하는 스케일이 가능한 MR 메모리 셀을 스위치하여, 전류 파형들(104 및 106)이 다양한 시간에 단어와 숫자 라인들에 적용되어 자기 필드 흐름 HW와 HD가 거의 180도 만큼 디바이스(12)의 효과적인 자기 모멘트 벡터들(86 및 94)을 회전하도록 할 수 있는 방법. 각 비트는 반강자성적으로(anti-ferromagnetically) 결합된 N 개의 강자성 층들 (32) 및 (34, 42) 및 (44, 60) 및 (62, 72, 및 74)을 포함한다. N은 그 비트의 자기 스위칭 볼륨을 변경하기 위해 조절될 수 있다. 한 개 또는 두 개 모두의 비트들은 단어 및/또는 숫자 라인들의 전류를 조절하여 프로그램될 수 있다.
복수-상태 MRAM 셀, MR 메모리 디바이스, 단어 라인/숫자 라인, 자기 모멘트 벡터, 강자성 층, 자기 스위칭, 직접/토글 기록 모드

Description

복수-상태 자기 랜덤 액세스 메모리 셀로의 기록 방법{METHOD OF WRITING TO A MULTI-STATE MAGNETIC RANDOM ACCESS MEMORY CELL}
본 발명은 일반적으로 MRAM(magnetic random access memory) 메모리에 관한 것이다. 더 구체적으로, 본 발명은 복수-상태 MRAM 셀을 기록하기 위한 방법에 관한 것이다.
비휘발성 메모리 디바이스들은 전자 시스템들에서 매우 중요한 컴포넌트들이다. 플래쉬는 오늘날 사용되는 주된 비휘발성 메모리 디바이스이다. 전형적 비휘발성 메모리 디바이스들은 정보를 저장하기 위해 부동 산화물층에 트랩된 전하들을 사용한다. 플래쉬 메모리의 단점들로는 높은 전압 요구 및 느린 프로그램과 소거 시간을 포함한다. 또한, 플래쉬 메모리는 메모리 장애 전에 104 - 106 싸이클의 저조한 기록 지속시간을 갖는다. 또한, 합리적 데이터 보존을 관리하기 위해, 게이트 산화물의 스케일링은 전자들에 의해 보여진 터널링 장벽에 의해 제한된다. 그러므로, 플래쉬 메모리는 그것이 스케일링될 수 있는 차원들에 제한된다.
이들 단점들을 극복하기 위해, 자기 메모리 디바이스들이 평가되고 있다. 그런 한 디바이스는 MRAM 셀이다. 그러나, 상업적으로 실용적이기 위해, MRAM은 현재 메모리 기술들에 필적할 만한 메모리 밀도를 가져야 하고, 미래 세대들을 위해 스케일이 가능해야 하고, 저전압으로 동작해야 하고, 저전력 소모를 해야 하고, 및 경쟁력이 있는 판독/기록 속도를 가져야 한다.
MRAM 디바이스에 대해, 비휘발성 메모리 상태의 안정성, 판독/기록 싸이클들의 반복, 및 메모리 소자-대-소자 스위칭 필드 균일성은 그것의 디자인 특성들의 가장 중요한 양태들 중의 세 가지이다. MRAM의 메모리 상태는 전력에 의해 관리되지 않고, 그 보다는 자기 모멘트 벡터의 방향에 의해 관리된다. 데이터 저장은 자기장들을 인가하여 이루어지고, MRAM 디바이스의 자기 재료가 2개의 가능한 메모리 상태들 중의 한 개로 자성화되도록 한다. 데이터 재호출은 2개의 상태들 간에 MRAM 디바이스의 저항 차이들을 감지하여 이루어진다. 기록을 위한 자기장들은 자기 구조의 외부 스트립 라인들을 통해 또는 자기 구조들 자체를 통해 전류들을 전달하여 생성된다.
이전에 알려진 MRAM 디바이스들의 측면 차원들이 감소함에 따라, 3개의 문제점들이 발생할 것이다. 첫 번째, 스위칭 필드는 주어진 형상과 박막 두께에 대해 증가하여, 스위치하기 위해 더 큰 자기 필드를 요구한다. 두 번째, 총 스위칭 볼륨은 감소하여 반전을 위한 에너지 장벽이 감소한다. 에너지 장벽은 한 상태에서 다른 상태로 자기 모멘트 벡터를 스위치하기 위해 필요한 에너지 양을 일컫는다. 에너지 장벽은 MRAM 디바이스의 데이터 보존 및 오류율을 결정하고, 장벽이 너무 낮으면 의도되지 않은 반전들이 열 변동(초상자성(superparamagnetism)) 때문에 일어날 수 있다. 낮은 에너지 장벽을 갖는 것의 주요 문제점은 그것이 어레이에 한 개의 MRAM 디바이스를 선택적으로 스위치하기가 매우 어려워진다는 점이다. 선택성(selectability)은 다른 MRAM 디바이스들을 부주의하게 스위치하지 않고 스위칭을 하도록 한다. 최종적으로, 스위칭 필드가 형상에 의해 생성되므로, MRAM 디바이스의 크기가 감소함에 따라 스위칭 필드는 형상 변형들에 더 민감해진다. 포토리소그래피(photolithography) 스케일링이 더 작은 차원들에서 더 어려워짐에 따라, MRAM 디바이스들은 짜임새 있게 스위칭 분포를 관리하기에 어려움이 있을 것이다.
MRAM 셀들에 기록하는 새로운 방법은, 단어 라인과 숫자 라인 사이에 삽입된 MR(magnetoresistive) 메모리 디바이스를 제공하는 단계들을 포함하는 스케일가능한 MR 메모리 셀을 스위치하여, 전류 파형들이 다양한 시간에 단어와 숫자 라인들에 인가되어 자기 필드 흐름이 약 180도 만큼 디바이스의 효과적 자기 모멘트 벡터를 회전하도록 할 수 있는 방법을 포함하는 미국특허번호 제6,545,906호에 개시되었다. 이 방법은 상태 스위칭의 2개의 다른 모드들을 제공한다: 동일 극성의 2개의 필드 펄스들이 인가될 때마다 비트 상태가 변경되거나 토글되는 토글 기록 모드(toggle write mode), 및 비트 상태가 인가된 필드 펄스들 모두의 극성에 따른 상태로 직접 스위치되는 직접 기록 모드(direct write mode).
더 큰 비트 크기에 메모리 밀도를 개선하기 위해, 자기적으로 결합된 자기 층들을 갖는 복수-상태, 복수-층 자기 메모리 셀들이 개발되었다. 예로서, 제1 및 제2 MR 층들과 그 MR 층들의 쌍 사이에 평행으로 놓인 비자성 전도층을 갖는 반강자성적으로 결합된 복수-층 구조를 개시하는, 미국특허번호 제5,953,248호 및 제5, 930,164호를 참고한다. 반강자성적으로 결합된 복수-층 구조의 MR 층들의 쌍은, 상이한 두께들이나 또는 상이한 자기적 재료에 의해, 상이한 자기 필드들에서 스위치하도록 구성된다. 또한, 반강자성적으로 결합된 복수-층 구조의 MR 층들의 쌍 각각은 층들의 쌍의 반강자성적 결합 및 종횡비 때문에 인가되지 않은 자기 필드로 반평행(anti-parallel)인 자기 벡터를 갖는다. 셀은 또한 제2 MR 층의 벡터에 고정된 관계를 갖는 자기 벡터를 갖는 MR 구조를 포함한다. 전기적으로 절연 재료는 반강자성적으로 결합된 복수-층 구조와 MR 구조 사이에 평행 배치되어 자기 터널링 접합을 형성한다.
다양한 예시적이고 대표적 양태들에서, 본 발명의 일 실시예는, 개별적으로 각 비트의 논리 상태를 토글하는 것을 포함하는, 2개의 전류 전도체들 사이에 배치되는 2개의 비트들을 갖는 메모리 셀을 프로그램하는 방법을 제공한다. 다른 실시예는 제1과 제2 비트들을 토글하는 것을 포함하며, 제1 비트가 원하는 상태에 있고, 그 다음 제2 비트를 원하는 상태로 토글한다.
도 1은 제1 실시예에 따른 MR RAM 디바이스의 개략적 단면도이다.
도 2는 제1 실시예에 따라 제1 비트에 대한 자기 벡터들을 나타내는 MR RAM 디바이스의 개략적 평면도이다.
도 3은 제1 실시예에 따라 제2 비트에 대한 자기 벡터들을 나타내는 MR RAM 디바이스의 개략적 평면도이다.
도 4는 제1 실시예에 따라 MR RAM 디바이스에 직접과 토글 기록 모드들을 생성하는 자기 필드 세기 조합들의 개략적 표현이다.
도 5는 단어와 숫자 전류들 모두가 턴온(turn on)되었을 때 단어와 숫자 전류들의 타이밍도를 나타내는 그래프이다.
도 6은 제2 실시예에 따라 MR RAM 디바이스의 개략적 단면도이다.
도 7은 제2 실시예의 MR RAM 디바이스의 직접 및 토글 기록 모드들을 생성하는 자기 필드 세기 조합들의 시뮬레이션을 나타내는 그래프이다.
도 8은 제3 실시예에 따라 자기 벡터들을 나타내는 MR RAM 디바이스의 개략적 평면도이다.
도 9는 제3 실시예에 따라 MR RAM 디바이스의 직접 및 토글 기록 모드들을 생성하는 자기 필드 세기 조합들의 시뮬레이션을 나타내는 그래프이다.
도 1의 참조에서, 2 비트 MRAM 디바이스(10)의 개략적 단면도는 한 개의 MR 2 비트 메모리 디바이스(12)를 나타내지만, MRAM 어레이(10)는 다수의 복수-비트 MRAM 디바이스들(12)로 구성되며, 단지 한 개의 그런 2 비트 디바이스가 기록 방법의 설명의 단순성을 위해 보여짐을 이해할 것이다.
2 비트 MRAM 디바이스(12)는 단어 라인(14)과 숫자 라인(16) 사이에 삽입된다. 단어 라인(14)과 숫자 라인(16)은 전류가 통과할 수 있도록 전도성 재료를 포함한다. 이 설명에서, 단어 라인(14)은 MRAM 디바이스(12)의 위에 배치되고, 숫자 라인(16)은 MRAM 디바이스(12)의 아래에 배치되며 단어 라인(14)에 90도 방향에 놓 여진다(도 2 참조).
MRAM 디바이스(12)는, 두께(21)를 갖는 전도성 공간기(19)에 의해 분리되는, 제1과 제2 비트들(18과 20)을 포함한다. 비트(18)는 제1 자기 영역(22), 터널링 장벽(24), 및 제2 자기 영역(26)을 포함하며, 터널링 장벽(24)은 제1 자기 영역(22)과 제2 자기 영역(26) 사이에 삽입된다. 양호한 실시예에서, 자기 영역(22)은, 2개의 강자성 층들(30 및 32) 사이에 삽입된 반강자성 결합 공간기 층(28)을 갖는, 3층 구조를 포함한다. 반강자성 결합 공간기 층(28)은 두께(34)를 가지며, 강자성 층들(30 및 32)은 두께(36 및 38)를 각각 갖는다. 또한, 자기 영역(26)은, 2개의 강자성 층들(42 및 44) 사이에 삽입된 반강자성 결합 공간기 층(40)을 갖는, 복수층 구조를 포함한다. 두께(49)를 갖는 고정 층(43)은 강자성 층(44)과 숫자 라인(16) 사이에 배치된다. 반강자성 결합 공간기 층(40)은 두께(56)를 가지며, 강자성 층들(42 및 44)은 두께(48 및 58)를 각각 갖는다.
비트(20)는 제3 자기 영역(52), 터널링 장벽(54), 및 제4 자기 영역(56)을 포함하고, 터널링 장벽(54)은 제3 자기 영역(52)과 제4 자기 영역(56) 사이에 삽입된다. 양호한 실시예에서, 자기 영역(52)은, 2개의 강자성 층들(60 및 62) 사이에 삽입된 반강자성 결합 공간기 층(58)을 갖는, 3층 구조를 포함한다. 반강자성 결합 공간기 층(58)은 두께(64)를 가지며, 강자성 층들(60 및 62)은 두께(66 및 68)를 각각 갖는다. 또한, 자기 영역(56)은, 2개의 강자성 층들(72 및 74) 사이에 삽입된 반강자성 결합 공간기 층(70)을 갖는, 복수층 구조를 포함한다. 반강자성 결합 공간기 층(70)은 두께(76)를 가지며, 강자성 층들(72 및 74)은 두께(78 및 80) 를 각각 갖는다. 두께(79)를 갖는 피닝 층(73)은 강자성 층(74)과 단어 라인(14) 사이에 배치된다.
통상적으로, 반강자성 결합 공간기 층들(28, 40, 58, 및 70)은 소자들 Ru, Os, Re, Cr, Rh, Cu, 또는 그들의 조합들 중의 적어도 하나를 포함한다. 또한, 강자성 층들(30, 32, 42, 44, 60, 62, 72, 및 74)은 통상적으로 소자들 Ni, Fe, Co, 또는 그들의 조합들 중에 적어도 하나를 포함한다. 또한, 자기 영역들(22, 26, 52, 및 56)은 보여진 것보다 더 많은 층들을 갖는 합성 반강자성 층 재료 구조들을 포함할 수 있고, 이 실시예에 보여진 층들의 수의 사용은 단지 설명 목적일 뿐임을 이해할 것이다.
강자성 층들(30 및 32) 각각은, 보통 반강자성 결합 공간기 층(28)의 결합에 의해 반평행으로 유지되는, 자기 모멘트 벡터들(82 및 84) 각각을 갖는다. 또한, 자기 영역(22)은 결과적 자기 모멘트 벡터(86)를 가지며, 자기 영역(26)은 결과적 자기 모멘트 벡터(88)를 갖는다. 결과적 자기 모멘트 벡터들(86 및 88)은, 단어 라인(14)과 숫자 라인(16)으로부터 한 각의, 45도가 양호한, 방향으로 이방 이지-축(anisotropy easy-axis)을 따라 방향이 맞추어진다(도 2 참조). 또한, 자기 영역(22)은 자유 강자성 영역이며, 이것은 결과적 자기 모멘트 벡터(86)가 인가된 자기 필드의 존재시에 회전이 자유로움을 의미한다. 자기 영역(26)은 고정(pinned) 강자성 영역이고, 이것은 결과적 자기 모멘트 벡터(88)가 적당히 인가된 자기 필드의 존재시에 회전하는 것이 자유롭지 못하며 기준 층으로서 사용된다는 것을 의미한다.
비트(20)는 비트(18)에 유사한 방식으로 동작한다는 것을 이해해야 한다. 비트(20)에 대해, 강자성 층들(60 및 62) 각각은, 반강자성 결합 공간기 층(58)의 결합에 의해 보통 반평행으로 유지되는, 자기 모멘트 벡터들(90 및 92) 각각을 갖는다. 또한, 자기 영역(52)은 결과적 자기 모멘트 벡터(94)를 가지며, 자기 영역(56)은 결과적 자기 모멘트 벡터(96)를 갖는다. 결과적 자기 모멘트 벡터들(94 및 96)은, 단어 라인(14)과 숫자 라인(16)으로부터 한 각의, 45도가 양호한, 방향으로 이방 이지-축을 따라 방향이 맞추어진다(도 2 참조). 또한, 자기 영역(52)은 자유 강자성 영역이고, 이것은 결과적 자기 모멘트 벡터(94)가 인가된 자기 필드의 존재시에 회전이 자유롭다는 것을 의미한다. 자기 영역(56)은 고정 강자성 영역이고, 이것은 결과적 자기 모멘트 벡터(96)가 적당히 인가된 자기 필드의 존재시에 회전하는 것이 자유롭지 못하며 기준 층으로서 사용된다는 것을 의미한다.
반강자성 결합 층들(28 및 40)은, 각 3층 구조(22 및 52) 및 각 복수층 구조(26 및 56)에서, 2개의 강자성 층들(30, 32, 및 42, 44) 각각의 사이에 도시되는 한편, 강자성 층들(30, 32, 및 42, 44)이, 정자기 필드들이나 다른 특징들과 같은, 다른 수단을 통해 반강자성적으로 결합될 수 있다는 것을 이해할 것이다. 예를 들어, 셀의 종횡비가 5 이하로 감소될 때, 강자성 층들은 정자기 흐름 차폐로부터 결합되어 반평행이다.
또한 반강자성 결합이 MRAM 구조의 층들의 정자기 필드들에 의해 생성되므로, 공간기 층은 2개의 자기 층들 사이에 강자성 결합을 제거하는 것 이상으로 어떤 추가적 반강자성적 결합을 제공할 필요는 없다.
MRAM 디바이스(12)의 비트들(18 및 20)의 각각에서 2개의 강자성 층들(30, 32, 및 60, 62)의 자기 모멘트 벡터들은 상이한 두께들이나 또는 재료를 가져서
Figure 112006012871313-PCT00001
에 의해 주어지는 결과적 자기 모멘트 벡터 및 서브층 모멘트 부분 밸랜스 비율,
Figure 112006012871313-PCT00002
, 을 제공할 수 있다. 이들 수학식들의 벡터들은 단순성을 위해 단지 비트(18)에 대해서만 동일시된다. 이 수학식들은 비트(20)에 동일하게 적용될 것이다. 복수층 구조(22)와 복수층 구조(52)의 결과적 자기 모멘트 벡터는 인가된 자기 필드로 회전이 자유롭다. 0 필드에서, 결과적 자기 모멘트 벡터들(86 및 94)은, 각각 고정 기준 층(42 또는 72)의 결과적 자기 모멘트 벡터에 대해 평행이나 반평행인, 자기 이방성에 의해 결정되는, 한 방향에 안정적일 것이다. "결과적 자기 모멘트 벡터"라는 용어가 단지 본 설명을 위한 목적을 위해 및 전체적으로 밸랜스된 모멘트들의 경우에 대해서만 사용되며, 결과적 자기 모멘트 벡터가 자기 필드의 부재시에 0이 될 수 있다는 것을 이해해야 한다. 아래 기재된 것처럼, 단지 터널 장벽에 인접한 서브층 자기 모멘트 벡터들(84 및 92)만이 각각 비트들(18 및 20)의 상태를 결정한다.
MRAM 디바이스(12)의 비트들(18 및 20)의 각각을 통한 전류는, 각각 터널링 장벽들(24 및 54)에 직접적으로 인접한 자유 및 고정 층들(32, 42, 및 62, 72)의 자기 모멘트 벡터들(84, 88, 및 92, 96)의 상대적 방향에 의해 지배되는, 터널링 자기저항에 종속된다. 자기 모멘트 벡터들이 평행이면, 비트 저항은 낮으며, 전압 바이어스는 디바이스(12)를 통해 더 많은 전류를 유도할 것이다. 이 상태는 "1"로 서 정의된다. 자기 모멘트 벡터들이 반평행이면, 비트 저항은 높으며, 인가된 전압 바이어스는 디바이스를 통해 더 적은 전류를 유도할 것이다. 이 상태는 "0"으로서 정의된다. 이들 정의들이 임의적이며, 역전될 수 있지만, 이 예에서 설명 목적으로 사용된다는 것을 이해할 것이다. 그러므로, 자기저항 메모리에서, 데이터 저장은, 비트의 자기 모멘트 벡터들이 고정 기준 층의 자기 모멘트 벡터에 상대적으로 평행 및 반평행 방향들 중의 하나의 방향이 되도록 하는 자기 필드들을 인가하여 이루어진다.
양호한 실시예에서, MRAM 디바이스(12)는 도 2에 도시된 것처럼 비원형 플랜에 대해 1에서 5까지의 범위의 길이/너비 비율을 갖는 3층 구조들(22 및 52) 및 복수층 구조들(26 및 56)을 갖는다. MRAM 디바이스(12)는, 포토리소그래픽 프로세싱을 사용하여 측면적으로 더 작은 차원들로 디바이스를 스케일하는 것이 더 용이하므로, 양호한 실시예에서 형상이 타원형이다. 그러나, MRAM 디바이스(12)가 정사각형, 원, 직사각형, 또는 다이아몬드와 같은 다른 형상들을 가질 수 있지만, 단순성과 개선된 성능을 위해 타원형인 것으로서 설명되는 것을 이해할 것이다.
또한, MRAM 어레이(10)의 제조 동안, 각 연속된 층이 시퀀스로 증착되거나 또는 형성되고, 각 MRAM 디바이스(12)는 반도체 산업 분야에 알려진 기술들 중의 임의의 것으로 선택적 증착, 포토리소그래픽 프로세싱, 에칭 등에 의해 정의될 수 있다. 적어도 강자성 층들(30, 32, 60, 및 62)의 증착 동안, 자기 필드는 양호한 이지 자기 축(유도된 이방성)을 설정하기 위해 제공된다. 제공된 자기 필드는 자기 모멘트 벡터들(82, 84, 90, 및 92)에 대해 양호한 이방 축을 생성한다. 양호한 축은, 곧 논의될 것처럼, 단어 라인(14)과 숫자 라인(16) 사이의 45도 각에 있도록 선택된다.
도 2 및 도 3은 본 발명의 양호한 일 실시예에 따라 MRAM 어레이(10)의 간략한 평면도를 나타낸다. MRAM 디바이스(12)의 설명을 단순화하기 위해, 모든 방향들은 보여진 대로 x와 y 좌표계(98) 및 시계 회전 방향(100)과 반시계 회전 방향(102)을 참조할 것이다. 비트(18)의 동작은, 도 2에 도시된 것처럼, 자기 모멘트 벡터들(82 및 84) 및 결과적 자기 모멘트 벡터(86)를 갖는 영역(22)으로 설명될 것이다. 비트(20)에 대한 벡터들(90, 92, 및 94)은 도 3에 도시되고, 더 큰 세기를 가지므로, 도 2의 벡터들(82, 84, 및 86) 보다 더 긴 것으로서 도시된다. 이 더 큰 세기는 층들(30 및 32)에 관련하여 층들(60 및 62)의 더 큰 두께들에 의한 것이다. 더 큰 세기는 또한 다른 재료들을 사용하여 얻을 수 있다.
다음은 비트(18)에 대해 벡터들(82, 84, 및 86)을 설명하지만, 비트(20)가 유사하게 기능한다는 것을 이해해야 한다. 어떻게 기록 방법들이 동작하는지를 설명하기 위해, 자기 모멘트 벡터들(82 및 84)에 대한 양호한 이방 축이 음의 x방향과 음의 y 방향에 상대적인 45도 및 양의 x 방향과 양의 y 방향에 상대적인 45도의 방향에 있다. 예로서, 도 2는, 자기 모멘트 벡터(84)가 음의 x 방향과 음의 y 방향에 대해 45도의 방향에 있다. 자기 모멘트 벡터(82)가 일반적으로 자기 모멘트 벡터(84)에 반평행의 방향이므로, 그것은 양의 x 방향과 양의 y 방향에 대해 45도 각의 방향이 되어진다. 이 초기 방향은, 곧 논의될 것처럼, 기록 방법들의 예들을 보여주기 위해 사용될 것이다.
양호한 실시예에서, 단어 전류(104)는 양의 x 방향으로 흐르면 양인 것으로서 정의되고, 숫자 전류(106)는 양의 y 방향으로 흐르면 양인 것으로서 정의된다. 단어 라인(14)과 숫자 라인(16)의 목적은 MRAM 디바이스(12) 내에 자기 필드를 생성하기 위한 것이다. 양의 단어 전류(104)는 주위의 단어 자기 필드, HW(108), 를 유도할 것이고, 양의 숫자 전류(106)는 주위의 숫자 자기 필드, HD(110), 를 유도할 것이다. 단어 라인(14)이, 소자 평면에서, MRAM 디바이스(12) 위에 있으므로, HW(108)는 양의 단어 전류(104)를 위해 양의 y 방향으로 MRAM 디바이스(12)에 인가될 것이다. 유사하게, 숫자 라인(16)이, 소자 평면에, MRAM 디바이스(12)의 아래에 있으므로, HD(110)는 양의 숫자 전류(106)를 위해 양의 x 방향으로 MRAM 디바이스(12)에 인가될 것이다. 양과 음의 전류 흐름에 대한 정의들이 임의적이며, 본 명세서에 설명 목적으로 정의된다는 것을 이해할 것이다. 전류 흐름을 역전하는 효과는 MRAM 디바이스(12) 내에 유도된 자기 필드의 방향을 변경하는 것이다. 이 전류 유도된 자기 필드의 동작은 당업자들에게 잘 알려져 있다.
이전에 언급된 것처럼, 비트(20)는 비트(18)에 유사하게 기능한다; 그러나, 기재된 것처럼, 이 제1 실시예에서, 터널 장벽들(24 및 54)은 상이한 두께들로 증착되어, 50%의 MR로 2K ohm 및 4K ohm과 같은, 각 비트(18 및 20)에 대해 상이한 저항 범위를 제공한다. 예를 들어,
Figure 112006012871313-PCT00003
. 2 비트들에 대해, 4개의 개별 저항 상태들이 아래 표에 보여진 것처럼 결정될 수 있다.
Figure 112006012871313-PCT00004
그러므로, 자기 영역들(22 및 52)은 자기 층 두께, 재료 이방성, 또는 반강자성 교환 강도 중의 하나를 통해 더 높은 스위칭 필드를 제공하기 위해 디자인된다. 비트(18)는 더 낮은 토글 필드를 가지며, 인가된 필드가 그것의 임계치 이상일 때 스위치될 수 있다. 비트(20)는 더 높은 스위칭 임계치를 갖는다. 비트(18) 임계치 위와 비트(20) 임계치 아래의 필드 범위에서, 비트(18)는 비트(20)를 방해하지 않고 토글될 수 있다. 비트(20) 임계치 위의 필드들에 대해, 비트(18)와 비트(20) 모두는 토글할 것이다. 그러므로, 비트(20)를 프로그램한 후에, 비트(18)는 더 낮은 필드들로 그것의 원하는 값이 설정될 필요가 있을 것이다.
도 4는 제1 실시예에 따라 3층 구조(22 및 52)의 스위칭 동작의 간략한 표현을 나타낸다. x 축은 에르스텟(oersteds) HW로 단어 라인 자기 필드 세기이고, y 축은 에르스텟 HD로 숫자 라인 자기 필드 세기이다. 자기 필드들은 도 5에 도시된 것처럼 펄스 시퀀스(112)에 인가되고, 펄스 시퀀스(112)는 시간 함수들로서 단어 전류(104)와 숫자 전류(106)를 포함한다.
스케일가능한 비트들(18 및 20)의 각각에 기록하는 방법은 근접 밸랜스된(nearly balanced) SAF 3층 구조에 대해 "스핀-프롭(spin-flop)"의 현상에 의존한다. 본 명세서에서, "근접 밸랜스된"이라는 용어는 서브층 모멘트 부분 밸랜스 비율의 크기가
Figure 112006012871313-PCT00005
범위에 있도록 정의된다. 스핀-플롭 현상은 강자성 층들의 자기 모멘트 벡터들을 회전하여 인가된 필드의 총 자기 에너지를 낮추어서 그들이 명목상으로 인가된 필드 방향에 직교하지만 여전히 서로 간에는 현저하게 반평행이다. 인가된 필드의 방향의 각 강자성 자기 모멘트 벡터의 작은 편향과 결합된 회전 또는 플롭은 총 자기 에너지의 감소를 설명한다.
일반적으로, 플롭 현상과 시간이 지정된 펄스 시퀀스를 사용하여, 비트들(18 및 20)은 2개의 구별되는 모드들을 사용하여 기록될 수 있다; 직접-기록 모드 또는 토글-기록 모드. 이들 모드들은 기재될 것처럼 동일한 시간지정된 펄스 시퀀스를 사용하여 성취될 수 있지만, 자기 서브층 모멘트 및 인가된 자기 필드의 극성과 세기의 선택에서 상이하다.
각 기록 방법은 그것의 이점들을 갖는다. 예를 들어, 직접 기록 모드를 사용할 때, 단지 기록되는 상태가 저장되는 상태와 상이하면 상태가 스위치되므로, 비트의 초기 상태를 결정할 필요가 없다. 직접 기록 방법이 기록 시퀀스가 시작되기 전에 비트의 상태에 대한 지식을 요구하지 않으므로, 그것은 어떤 상태가 바람직한지에 따라 단어 라인과 숫자 라인 모두의 극성의 변경을 요구한다.
토글 기록 방법을 사용할 때, 동일 극성 펄스 시퀀스가 단어와 숫자 라인들 모두로부터 생성되는 때마다 상태가 스위치될 것이므로, 기록 전에 비트의 초기 상태를 결정할 필요가 있다. 그러므로, 토글 기록 모드는 저장된 메모리 상태를 판독하고 그 상태를 기록될 새 상태와 비교하여 동작한다. 비교 후에, 단지 저장된 상태와 새 상태가 상이하면 비트가 기록된다.
비트들(18 및 20)은 자기 이방 축이 이상적으로 단어와 숫자 라인들(14 및 16)에 45도 각도에 있도록 구성된다. 그러므로, 자기 모멘트 벡터들 M82 ,90 및 M84 ,92는 시간 t0에 단어 라인과 숫자 라인의 방향들에 45도 각도로 양호한 방향에 놓여진다. 기록 방법의 일 예로서, 직접이나 토글 기록을 사용하여 비트들(18 및 20)의 상태를 스위치하기 위해, 다음 전류 펄스 시퀀스가 사용된다. 시간 t1에, 단어 전류(104)가 증가되고, M82 ,90 및 M84 ,92가, 단어 전류(104)의 방향에 따라, 시계 방향이나 반시계 방향으로 회전하기 시작하여 스핀-플롭 효과 때문에 필드 방향에 그들이 명목상으로 직교하도록 정렬한다. 시간 t2에서, 숫자 전류(106)가 스위치 온(on)된다. 숫자 전류(106)는 M82 ,90 및 M84 ,92가 숫자 라인 자기 필드 HD에 의한 회전과 같은 방향으로 더 회전되도록 한 방향으로 흐른다. 이 시점에서, 단어 라인 전류(104)와 숫자 라인 전류(106) 모두가, 전류 라인들에 대해 45도 각도인, 네트 자기 필드 방향에 명목상으로 직교하는 M82 ,90 및 M84 ,92로, 흐른다.
시간 t3에, 단어 라인 전류(104)는 스위치 오프(off)되어, M82 ,90 및 M84 ,92가 단지 숫자 라인 자기 필드 HD에 의해서만 회전되고 있다. 이 시점에서, M82 ,90 및 M84,92는 일반적으로 그들의 하드-축(hard-axis) 불안정 점들을 지나서 회전되었다. 시간 t4에서, 숫자 라인 전류(106)가 스위치 오프되고, M82 ,90 및 M84 ,92는 양호한 이방 축을 따라 정렬될 것이다. 이 시점에서, M82 ,90 및 M84 ,92는 180도 회전되었고, 비트들은 스위치되었다. 그러므로, 단어와 숫자 전류들(104 및 106)을 후속적으로 스위치 온과 오프하여, 비트의 M82 ,90 및 M84 ,92는 180도만큼 회전하여 디바이스의 상태가 스위치되도록 할 수 있다.
직접과 토글 모드 모두를 포함하는 제1 실시예를 위해 도 4에 도시된 동작의 5개의 영역들이 존재한다. 영역(114)에서, 스위칭이 없다, 즉, 비트들(18 및 20)을 "기록"하기 위해 충분히 센 자기 필드를 생성하기 위해 단어 라인(14) 또는 숫자 라인(16) 중의 하나에 충분한 전류가 존재하지 않는다. 영역(116 및 118)의 MRAM 동작에서, 직접 기록 방법은 각각 비트(18) 및 비트(20)(비트(18)를 토글하는 동안)을 각각 기록하기 위해 유효하다. 직접 기록 방법을 사용할 때, 단지 기록되는 상태가 저장되는 상태와 상이하면 상태가 스위치되므로, MRAM 디바이스의 초기 상태를 결정할 필요가 없다. 기록 상태의 선택은 단어 라인(14)과 숫자 라인(16) 모두에서 전류의 방향에 의해 결정된다. 예를 들어, '1'이 기록되기가 원해지면, 모든 라인들의 전류 방향은 양일 것이다. '1'이 이미 소자에 저장되어 있고 '1'이 기록되고 있으면, MRAM 디바이스의 최종 상태는 계속 '1'일 것이다. 또한, '0'이 저장되어 있고 '1'이 양의 전류들로 기록되고 있으면, MRAM 디바이스의 최종 상태는 '1'일 것이다. 유사한 결과들이 단어와 숫자 라인들 모두에서 음의 전류들을 사용하여 '0'을 기록할 때 얻어진다. 그러므로, 어느 한쪽 상태가, 그것의 초기 상태에 무관하게, 적절한 전류 펄스들의 극성으로 원하는 '1' 또는 '0'으로 프로그램될 수 있다.
영역들(120 및 122)의 MRAM 동작에 대해, 토글 기록 방법이 유효하다. 영역(120)에서, 비트(18)가 토글될 것이고, 영역(122)에서, 비트들(18 및 20) 모두가 토글될 것이다. 토글 기록 방법을 사용할 때, 동일 극성 전류 펄스들이 단어 라인(14)과 숫자 라인(16) 모두에 대해 선택되는 한 전류들의 방향에 무관하게, MRAM 디바이스가 기록될 때마다 상태가 스위치되므로 기록 전에 MRAM 디바이스의 초기 상태를 결정할 필요가 있다. 예를 들어, '1'이 초기에 저장되어 있으면, 디바이스의 상태는 한 개의 양의 전류 펄스 시퀀스가 단어와 숫자 라인들을 통해 흐른 후에 '0'으로 스위치될 것이다. 저장된 '0' 상태에 양의 전류 펄스 시퀀스를 반복하는 것은 그것을 '1'로 되돌아가도록 한다. 그러므로, 메모리 소자를 원하는 상태로 기록할 수 있기 위해, MRAM 디바이스(10)의 초기 상태는 먼저 판독되어 기록될 상태와 비교되어야만 한다. 판독과 비교는, 정보를 저장하기 위한 버퍼 및 메모리 상태들을 비교하기 위한 비교기를 포함하는, 추가 논리 회로를 요구할 것이다. 그 다음, MRAM 디바이스(10)는 단지 저장된 상태와 기록될 상태가 상이하면 기록된다. 이 방법의 이점들 중의 하나는 단지 상이한 비트들만이 스위치되므로 소모되는 전력이 감소된다는 점이다. 토글 기록 방법을 사용하는 추가적 이점은 단지 단일 극성 전압들이 요구되고, 결과적으로, 더 작은 N-채널 트랜지스터들이 MRAM 디바이스를 구동하기 위해 사용될 수 있다는 점이다.
두 기록 방법들 모두는 자기 모멘트 벡터들(82, 84, 90, 및 92)이 이전에 논의된 것처럼 2개의 양호한 방향들 중의 하나의 방향에 있을 수 있도록 단어 라인(14)과 숫자 라인(16)에 전류들을 공급하는 것과 관련이 있다.
도 6은 제2 실시예에 따라 2 비트 MRAM 디바이스(124)의 개략적 단면도를 도시한다. 디바이스(124)는, 제2 실시예의 전도성 공간기(126)가 제1 실시예의 전도성 공간기(19)보다 더 두껍다는 것을 제외하고, 도 1의 디바이스(10)와 유사하다. 이 더 두꺼운 두께(125), 예를 들어 500 옹스로롬, 는, 숫자 라인(16)이 비트(18)보다 비트(20)으로부터 충분히 더 멀리 떨어져 있고(숫자 라인(16)은 비트(20)에 영향을 주지 않고 비트(18)에 영향을 줄 수 있슴) 단어 라인(14)은 비트(18)보다 비트(20)으로부터 충분히 더 멀리 떨어져 있으므로(단어 라인(16)은 비트(18)에 영향을 주지 않고 비트(20)에 영향을 줄 수 있슴), 비트들(18 및 20)의 개별적 기록을 허용한다(도 7에 도시된 것처럼). 비트(18)는 토글 기록 모드(128)와 직접 기록 모드(130)에 개별적으로 기록될 수 있고, 비트(20)는 토글 기록 모드(132)와 직접 기록 모드(134)에 개별적으로 기록될 수 있다.
그러므로, 단어 라인(14)과 숫자 라인(16)의 비교적 더 낮은 전류들은 비트(18) 또는 비트(20)를 기록하지 않을 것이고(114), 한편 단어 라인(14)과 숫자 라인(16)의 비교적 더 높은 전류들은 비트들(18 및 20) 모두를 기록할 것이다(118, 122). 단어 라인(14)의 비교적 더 낮은 전류 및 숫자 라인(16)의 비교적 더 높은 전류는 비트(20)를 기록할 것이고(132, 134), 한편 단어 라인(14)의 비교적 더 높은 전류 및 숫자 라인(16)의 비교적 더 낮은 전류는 비트(18)를 기록할 것이다(128 및 130).
직접과 토글 기록 모드들 모두는 제1 실시예에서처럼 제2 실시예에서 사용될 수 있다. 비트들(18 및 20)은 자기 이방 축이 이상적으로 단어와 숫자 라인들(14 및 16)에 45도 각도에 있도록 구성된다. 그러므로, 자기 모멘트 벡터들 M82 ,90 및 M84,92이 시간 t0에(도 5) 단어 라인과 숫자 라인의 방향들에 45도 각도의 양호한 방향으로 향해진다. 기록 방법의 일 예로서, 직접이나 토글 기록 중의 하나를 사용하여 비트들(18 및 20)의 상태를 스위치하기 위해, 다음 전류 펄스 시퀀스가 사용된다. 시간 t1에, 단어 전류(104)가 증가되고, 단어 전류(104)의 방향에 따라, M82,90 및 M84 ,92가 시계 방향이나 반시계 방향 중의 하나로 회전하기 시작하여 스핀-플롭 효과 때문에 그들을 필드 방향에 명목상으로 직교하도록 정렬한다. 시간 t2에서, 숫자 전류(106)가 스위치 온된다. 숫자 전류(106)는, M82 ,90 및 M84 ,92가 숫자 라인 자기 필드 HD에 의한 회전과 동일한 방향으로 더 회전되도록, 한 방향으로 흐른다. 이 시점에서, 단어 라인 전류(104)와 숫자 라인 전류(106) 모두는 스위치 온되고, 전류 라인들에 대해 45도 각도인, 네트 자기 필드 방향에 M82 ,90 및 M84 ,9가 명목상으로 직교한다.
시간 t3에, 단어 라인 전류(104)는 스위치 오프되어, M82 ,90 및 M84 ,92가 단지 숫자 라인 자기 필드 HD에 의해서만 회전된다. 이 시점에서, M82 ,90 및 M84 ,92는 일반적으로 그들의 하드-축 불안정 점들을 지나 회전되었다. 시간 t4에, 숫자 라인 전류(106)는 스위치 오프되어, M82 ,90 및 M84 ,92는 양호한 이방 축을 따라 정렬할 것이다. 이 시점에서, M82 ,90 및 M84 ,92는 180도 회전되었고, 비트들은 스위치되었다. 그러므로, 단어와 숫자 전류들(104 및 106)을 후속적으로 스위치 온과 오프하여, 비트의 M82 ,90 및 M84 ,92는 180도만큼 회전되어 디바이스의 상태가 스위치되도록 할 수 있다.
직접과 토글 모드 모두를 포함하는 제2 실시예를 위한 도 7에 도시된 동작의 7개의 영역들이 존재한다. 영역(114)에서, 스위칭이 존재하지 않는다, 즉, 비트들(18 및 20)을 "기록"하기 위해 충분히 센 자기 필드를 생성하기 위해 단어 라인(14) 또는 숫자 라인(16) 중의 하나에 충분한 전류가 존재하지 않는다. 영역들(118, 130, 및 134)에서 MRAM 동작들에 대해, 직접 기록 방법은 비트(18)(영역(130))과 비트(20)(영역 134)를 기록하기 위해 유효하다. 직접 기록 방법을 사용할 때, 단지 기록되는 상태가 저장되는 상태와 상이하면 상태가 스위치되므로, MRAM 디바이스의 초기 상태를 결정할 필요가 없다. 기록 상태의 선택은 단어 라인(14)과 숫자 라인(16) 모두의 전류 방향에 의해 결정된다. 예를 들어, '1'이 기록되기를 원하면, 모든 라인들의 전류의 방향은 양일 것이다. '1'이 이미 소자에 저장되어 있고 '1'이 기록되고 있으면, MRAM 디바이스의 최종 상태는 계속 '1'일 것이다. 또한, '0'이 저장되어 있고 '1'이 양의 전류들로 기록되고 있으면, MRAM 디바이스의 최종 상태는 '1'일 것이다. 유사한 결과들이 단어와 숫자 라인들 모두에 음의 전류들을 사용하여 '0'을 기록할 때 얻어진다. 그러므로, 그것의 초기 상태에 무관하게, 어느 한 쪽의 상태가 적절한 전류 펄스들의 극성으로 원하는 '1' 또는 '0'으로 프로그램될 수 있다.
영역(122)(비트(18 및 22)), 영역(128)(비트(18)), 및 영역(132)(비트(20))에서 MRAM 동작에 대해, 토글 기록 방법이 유효하다. 토글 기록 방법을 사용할 때, 동일 극성 전류 펄스들이 단어 라인(14)과 숫자 라인(16) 모두에 대해 선택되는 한 전류들의 방향에 무관하게, MRAM 디바이스가 기록될 때마다 상태가 스위치되므로, 기록 전에 MRAM 디바이스의 초기 상태를 결정할 필요가 있다. 예를 들어, '1'이 초기에 저장되었으면, 디바이스의 상태는 한 개의 양의 전류 펄스 시퀀스가 단어와 숫자 라인들을 통해 흐른 후에 '0'으로 스위치될 것이다. 저장된 '0' 상태에 양의 전류 펄스 시퀀스를 반복하는 것은 그것을 '1'로 되돌아 가도록 한다. 그러므로, 메모리 소자를 원하는 상태로 기록할 수 있기 위해, 그 때 MRAM 디바이스(10)의 초기 상태는 먼저 판독되어 기록되는 상태와 비교되어야만 한다. 판독과 비교는, 정보를 저장하기 위한 버퍼 및 메모리 상태들을 비교하기 위한 비교기를 포함하는, 추가적 논리 회로를 요구할 것이다. MRAM 디바이스(10)는 단지 저장된 상태와 기록될 상태가 상이하면 기록된다. 이 방법의 이점들 중의 하나는 단지 상이한 비트들만이 스위치되므로 소모되는 전력이 감소된다는 점이다. 토클 기록 방법을 사용하는 추가적 이점은 단지 단일 극성 전압들이 요구되고, 결과적으로, 더 작은 N-채널 트랜지스터들이 MRAM 디바이스를 구동하기 위해 사용될 수 있다는 점이다.
두 기록 방법들 모두는, 자기 모멘트 벡터들(82, 84, 90, 및 92)이 이전에 논의된 것처럼 2개의 양호한 방향들 중의 하나의 방향에 있을 수 있도록, 단어 라인(14)과 숫자 라인(16)에 전류들을 공급하는 것과 관련이 있다.
본 발명의 제3 실시예는 단어 라인(14)과 숫자 라인(16)의 동일한 전류의 세기들을 사용하여 개별적으로 비트들(18 및 20)의 프로그래밍을 허용한다. 이 제3 실시예는, 비트들(18 및 20)이 도 8에 도시된 것처럼 그들의 긴 축들의 직교 방향으로 개별적으로 유형화된 것을 제외하고는, 도 1에 도시된 것과 유사한 구조를 사용한다. 비트(18)는 양의 45도의 방향에 있고, 비트(20)는 음의 45도의 방향에 있다. 그러므로, 비트들(18 및 20)은 방해하는 메커니즘이 없이 완전히 독립적으로 프로그램이 가능하다.
비트(18)에 대해, 강자성 층들(30 및 32) 각각은, 반강자성 결합 공간기 층(28)의 결합으로 보통 반평행으로 유지되는, 자기 모멘트 벡터들(82 및 84) 각각을 갖는다. 또한, 자기 영역(22)은 결과적 자기 모멘트 벡터(86)를 가지며, 자기 영역(26)은 결과적 자기 모멘트 벡터(88)를 갖는다. 결과적 자기 모멘트 벡터들(86 및 88)은, 단어 라인(14)과 숫자 라인(16)으로부터 한 각도의, 45도가 양호한, 방향에 이방 이지-축을 따라 방향이 놓여진다(도 2 참조). 또한, 자기 영역(22)은, 결과적 자기 모멘트 벡터(86)가 인가된 자기 필드의 존재시에 회전이 자유롭다는 것을 의미하는, 자유 강자성 영역이다. 자기 영역(26)은, 결과적 자기 모멘트 벡터(88)가 적당히 인가된 자기 필드의 존재시에 회전이 자유롭지 못하고 기준 층으로서 사용된다는 것을 의미하는, 고정 강자성 영역이다.
비트(20)에 대해, 강자성 층들(60 및 62) 각각은 반강자성 결합 공간기 층(58)의 결합으로 반평행으로 보통 유지되는, 각각 자기 모멘트 벡터들(90 및 92)을 갖는다. 또한, 자기 영역(52)은 결과적 자기 모멘트 벡터(94)를 가지며, 자기 영역(56)은 결과적 자기 모멘트 벡터(96)를 갖는다. 결과적 자기 모멘트 벡터들(94 및 96)은 단어 라인(14)과 숫자 라인(16)으로부터, 45도가 양호한, 한 각도의 방향에 있는 이방 이지-축을 따라 방향이 놓여진다. 또한, 자기 영역(52)은, 결과적 자기 모멘트 벡터(94)가 인가된 자기 필드의 존재시에 회전이 자유롭다는 것을 의미하는, 자유 강자성 영역이다. 자기 영역(56)은, 결과적 자기 모멘트 벡터(96)가 적당히 인가된 자기 필드의 존재시에 회전이 자유롭지 못하고 기준 층으로서 사용된다는 것을 의미하는, 고정 강자성 영역이다.
이 상이한 방향은 도 9에 도시된 것처럼 상이한 사분면들에 비트들(18 및 20)의 기록을 허용한다. 비트(18)는 HW(108)와 HD(110)가 모두 양이거나 또는 모두 음일 때 프로그램될 수 있다(128, 130)(각각 토글 또는 직접 모드). 비트(20)는, HW(108)가 양이고 HD(110)가 음일 때 또는 HW(108)가 음이고 HD(110)가 양일 때 프로그램될 수 있다(132, 134)(각각 토글이나 직접 모드). 이것은 단어 라인(14) 또는 숫자 라인(16)의 극성의 선택에 의해 어느 한쪽 비트의 독립적 프로그래밍을 허용한다.
비트들(18 및 20)은, 자기 이방 축이 이상적으로 단어와 숫자 라인들(14 및 16)에 45도 각도에 있고, 서로 간에 직교하도록 구성된다. 그러므로, 자기 모멘트 벡터들 M82 ,90 및 M84 , 92은, 시간 t0에 단어 라인과 숫자 라인의 방향들에 각각 양의 45도와 음의 45도에, 양호한 방향에 놓여진다. 기록 방법의 일 예로서, 직접이나 토글 기록 중의 하나를 사용하여 비트들(18 및 20)의 상태를 스위치하기 위해, 다음 전류 펄스 시퀀스가 사용된다. 시간 t1에, 단어 전류(104)는 증가되고, M82 ,90 및 M84 ,92는, 단어 전류(104)의 방향에 따라, 시계 방향 또는 반시계 방향 중의 하나로 회전을 시작하여, 스핀-플롭 효과 때문에 필드 방향에 명목상으로 직교하도록 그들을 정렬한다. 시간 t2에서, 숫자 전류(106)가 스위치 온된다. 숫자 전류(106)는, M82 ,90 및 M84 ,92가 숫자 라인 자기 필드 HD에 의한 회전과 동일한 방향으로 더 회전되도록, 한 방향으로 흐른다. 이 시점에서, 단어 라인 전류(104)와 숫자 라인 전류(106) 모두는 스위치 온되고, 전류 라인들에 대해 45도인, 네트 자기 필드 방향에 M82 ,90 및 M84 , 92이 명목상으로 직교된다.
시간 t3에, 단어 라인 전류(104)는 스위치 오프되어, M82 ,90 및 M84 ,92가 단지 숫자 라인 자기 필드 HD에 의해서만 회전되고 있다. 이 시점에서, M82 ,90 및 M84 ,92는 일반적으로 그들의 하드-축 불안정 점들을 지나 회전되었다. 시간 t4에, 숫자 라인 전류(106)가 스위치 오프되어, M82 ,90 및 M84 ,92는 양호한 이방 축에 따라 정렬될 것이다. 이 시점에서, M82 ,90 및 M84 , 92은 180도 회전되었고, 비트들은 스위치되었다. 그러므로, 단어와 숫자 전류들(104 및 106)을 후속적으로 스위치 온과 오프하여, 비트의 M82 ,90 및 M84 ,92는 180도 회전되어 디바이스의 상태가 스위치되도록 할 수 있다.
직접과 토글 모드 모두를 포함하는 제3 실시예를 위한 도 9에 도시된 동작의 5 개의 영역들이 존재한다. 영역(114)에서, 스위칭이 존재하지 않는다, 즉, 비트들(18 및 20)을 "기록"하기 위해 충분히 센 자기 필드를 생성하기 위해 단어 라인(14) 또는 숫자 라인(16) 중의 하나에도 충분한 전류가 존재하지 않는다. 영역(130 및 134)의 MRAM 동작에 대해, 직접 기록 방법은 비트들(18 및 20) 각각을 기록하기 위해 유효하다. 직접 기록 방법을 사용할 때, 단지 기록되는 상태가 저장된 상태와 상이하면 상태가 스위치되므로, MRAM 디바이스의 초기 상태를 결정할 필요가 없다. 기록 상태의 선택은 단어 라인(14)과 숫자 라인(16) 모두의 전류 방향에 의해 결정된다. 예를 들어, '1'이 기록되는 것이 원해지면, 모든 라인들에 전류의 방향이 양일 것이다. '1'이 소자에 이미 저장되어 있고 '1'이 기록되고 있으면, MRAM 디바이스의 최종 상태는 계속 '1'이 될 것이다. 또한, '0' 이 저장되어 있고 '1'이 양의 전류들로 기록되고 있으면, MRAM 디바이스의 최종 상태는 '1'일 것이다. 유사한 결과들이 단어와 숫자 라인들 모두에 음의 전류들을 사용하여 '0'을 기록할 때 얻어진다. 그러므로, 어느 한쪽 상태가, 그것의 초기 상태에 무관하게,전류 펄스들의 적절한 극성으로 원하는 '1' 또는 '0'으로 프로그램될 수 있다.
영역들(128 및 132)의 MRAM 동작에 대해, 토글 기록 방법은 각각 비트들(18 및 20)에 대해 유효하다. 토글 기록 방법을 사용할 때, 동일 극성 전류 펄스들이 단어 라인(14)과 숫자 라인(16) 모두에 대해 선택되는 한 전류들의 방향에 무관하게, MRAM 디바이스가 기록될 때마다 상태가 스위치되므로, 기록 전에 MRAM 디바이스의 초기 상태를 결정할 필요가 있다. 예를 들어, '1'이 초기에 저장되면, 디바이스의 상태는 한 개의 양의 전류 펄스 시퀀스가 단어와 숫자 라인들을 통해 흐른 후에 '0'으로 스위치될 것이다. 저장된 '0' 상태에 양의 전류 펄스 시퀀스를 반복하는 것은 그것을 '1'로 되돌아가게 한다. 그러므로, 메모리 소자를 원하는 상태로 기록할 수 있기 위해, MRAM 디바이스(10)의 초기 상태가 먼저 판독되어 기록되는 상태에 비교되어야만 한다. 판독과 비교는, 정보를 저장하는 버퍼와 메모리 상태들을 비교하는 비교기를 포함하는, 추가적 논리 회로를 요구할 수 있다. 그 다음, MRAM 디바이스(10)는 단지 저장된 상태와 기록될 상태가 상이하면 기록된다. 이 방법의 이점들 중의 한 가지는 단지 상이한 비트들만이 스위치되므로 소모되는 전력이 감소된다는 점이다. 토글 기록 방법을 사용하는 것의 추가적 이점은 단지 단일 극성 전압들이 요구되고, 결과적으로, 더 작은 N-채널 트랜지스터들이 MRAM 디바이스를 구동하기 위해 사용될 수 있다는 점이다.
두 기록 방법들 모두는 자기 모멘트 벡터들(82, 84, 90, 및 92)이 이전에 논의된 것처럼 2개의 양호한 방향들 중의 한 방향에 놓여질 수 있도록 단어 라인(14)과 숫자 라인(16)에 전류들을 공급하는 것과 관련이 있다.
당업자들은 설명 목적으로 본 명세서에서 선택된 실시예들로의 다양한 변경들과 수정들을 할 수 있을 것이다. 그런 수정들과 변형들이 본 발명의 본질로부터 벗어나지 않는 범위까지, 그들은 단지 다음의 청구범위의 올바른 해석에 의해서만 평가되는 그들의 범위 내에 포함되려고 의도된다.
전술된 명세서에서, 본 발명은 특정 실시예들을 참조하여 기재되었다; 그러나, 다양한 수정들과 변경들이 아래 청구범위에 기재된 것처럼 본 발명의 범위에서 벗어나지 않고 만들어 질 수 있다는 것을 이해할 것이다. 명세서와 도면들은, 제한적인 것보다는, 설명 방식으로 고려되어야 하고, 모든 그런 수정들은 본 발명의 범위 내에 포함되려고 의도된다.
본 명세서에 사용되는 것처럼, "포함한다(comprises)", "포함하는(comprising)", 또는 그것의 임의의 변형의 용어들은, 소자들의 리스트를 포함하는 프로세스, 방법, 제품, 조합, 또는 장치가 단지 기재된 이들 소자들만을 포함하는 것이 아니라, 또한 그런 프로세스, 방법, 제품, 조합, 또는 장치에 명백히 리스트되거나 또는 고유하지 않는 다른 소자들을 포함하도록, 비배타적 포함(non-exclusive inclusion)을 일컫기 위해 의도된다.

Claims (10)

  1. 2개의 전류 전도체들 사이에 배치된 2개의 비트들을 갖는 메모리 셀을 프로그램하기 위한 방법으로서,
    상기 2개의 비트들의 논리 상태들을 토글하는 단계; 및
    상기 2개의 비트들 중의 한 개의 논리 상태를 토글하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서, 저장된 정보를 얻기 위해 상기 2개의 비트들을 판독하는 단계 및 상기 2개의 비트들을 토글링하기 전에 기록되는 정보를 프로그램하기 위해 상기 저장된 정보와 비교하는 단계를 더 포함하는 방법.
  3. 각 비트의 논리 상태를 각각 토글하는 단계를 포함하는 2개의 전류 전도체들 사이에 배치된 2개의 비트들을 갖는 메모리 셀을 프로그램하기 위한 방법.
  4. 제3항에 있어서, 저장된 정보를 얻기 위해 상기 2개의 비트들을 판독하는 단계 및 상기 2개의 비트들의 각각을 토글하기 전에 기록되는 정보를 프로그램하기 위해 상기 저장된 정보와 비교하는 단계를 더 포함하는 방법.
  5. 제1과 제2 전류 전도체들 사이에 배치되는 2개의 비트들을 갖는 메모리 셀을 프로그램하기 위한 방법으로서,
    상기 전도체들의 각각에 전류를 인가하여, 상기 2개의 비트들의 논리 상태를 설정하는 단계; 및
    상기 전도체들의 각각에 더 적은 전류를 인가하여, 상기 비트들 중의 단지 한 개의 상기 논리 상태를 설정하는 단계
    중의 하나 또는 둘 다에 결정하는 단계를 포함하는 방법.
  6. 제5항에 있어서, 저장된 정보를 얻기 위해 상기 2개의 비트들을 판독하는 단계 및 상기 2개의 비트들의 논리 상태를 설정하기 전에 상기 기록되는 정보와 상기 저장된 정보를 비교하는 단계를 더 포함하는 방법.
  7. 제1과 제2 전류 전도체들 사이에 배치되는 제1과 제2 비트들을 갖는 메모리 셀을 프로그램하기 위한 방법으로서,
    상기 제1과 제2 전류 전도체들에 각각 제1과 제2 전류들을 인가하여 상기 제1과 제2 비트들을 프로그램하는 단계;
    상기 제2 전류를 상기 제2 전도체에 및 제3 전류를 상기 제1 전도체에 인가하여 상기 제1 비트를 프로그램하는 단계 -상기 제3 전류는 상기 제1 전류보다 더 작은 세기임-; 및
    상기 제1 전류를 상기 제1 전도체에 및 제4 전류를 상기 제2 전도체에 인가하여 상기 제2 비트를 프로그램하는 단계 -상기 제4 전류는 상기 제2 전류보다 더 작은 세기임-
    중의 하나에 결정하는 단계를 포함하는 방법.
  8. 제7항에 있어서, 저장된 정보를 얻기 위해 상기 2개의 비트들을 판독하는 단계 및 프로그래밍하기 전에 기록되는 상기 정보와 상기 저장된 정보를 비교하는 단계를 더 포함하는 방법.
  9. 제1과 제2 전류 전도체들 사이에 배치된 제1과 제2 비트들을 갖는 메모리 셀을 프로그램하기 위한 방법으로서,
    제1과 제2 전류 전도체들 모두에 양의 전류 및 제1과 제2 전류 전도체들 모두에 음의 전류 중의 하나를 인가하여 상기 제1 비트를 프로그램하는 단계; 및
    상기 제1과 제2 전류 전도체들 중의 하나에 양의 전류 및 상기 제1과 제2 전류 전도체들 중의 다른 하나에 음의 전류를 인가하여 상기 제2 비트를 프로그램하는 단계
    를 포함하는 방법.
  10. 제9항에 있어서, 저장된 정보를 얻기 위해 상기 2개의 비트들을 판독하는 단계 및 상기 제1과 제2 비트들의 각각을 프로그램하기 전에 기록되는 정보를 프로그램하기 위해 상기 저장된 정보와 비교하는 단계를 더 포함하는 방법.
KR1020067003624A 2003-08-25 2004-08-03 복수-상태 자기 랜덤 액세스 메모리 셀로의 기록 방법 KR20060122812A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/647,976 2003-08-25
US10/647,976 US6956764B2 (en) 2003-08-25 2003-08-25 Method of writing to a multi-state magnetic random access memory cell

Publications (1)

Publication Number Publication Date
KR20060122812A true KR20060122812A (ko) 2006-11-30

Family

ID=34216640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067003624A KR20060122812A (ko) 2003-08-25 2004-08-03 복수-상태 자기 랜덤 액세스 메모리 셀로의 기록 방법

Country Status (6)

Country Link
US (1) US6956764B2 (ko)
EP (1) EP1661139A4 (ko)
JP (1) JP2007503670A (ko)
KR (1) KR20060122812A (ko)
CN (1) CN1842873A (ko)
WO (1) WO2005024905A2 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2869445B1 (fr) * 2004-04-26 2006-07-07 St Microelectronics Sa Element de memoire vive magnetique
US7502248B2 (en) * 2004-05-21 2009-03-10 Samsung Electronics Co., Ltd. Multi-bit magnetic random access memory device
JP4460965B2 (ja) * 2004-07-22 2010-05-12 株式会社東芝 磁気ランダムアクセスメモリ
US20060092688A1 (en) * 2004-10-29 2006-05-04 International Business Machines Corporation Stacked magnetic devices
US6992910B1 (en) * 2004-11-18 2006-01-31 Maglabs, Inc. Magnetic random access memory with three or more stacked toggle memory cells and method for writing a selected cell
US7622784B2 (en) * 2005-01-10 2009-11-24 International Business Machines Corporation MRAM device with improved stack structure and offset field for low-power toggle mode writing
US7173848B2 (en) * 2005-02-01 2007-02-06 Meglabs, Inc. Magnetic random access memory with memory cell stacks having more than two magnetic states
US7453720B2 (en) * 2005-05-26 2008-11-18 Maglabs, Inc. Magnetic random access memory with stacked toggle memory cells having oppositely-directed easy-axis biasing
JP2007081280A (ja) * 2005-09-16 2007-03-29 Fujitsu Ltd 磁気抵抗効果素子及び磁気メモリ装置
US7368301B2 (en) * 2006-01-27 2008-05-06 Magic Technologies, Inc. Magnetic random access memory with selective toggle memory cells
US7280389B2 (en) * 2006-02-08 2007-10-09 Magic Technologies, Inc. Synthetic anti-ferromagnetic structure with non-magnetic spacer for MRAM applications
US20080246104A1 (en) * 2007-02-12 2008-10-09 Yadav Technology High Capacity Low Cost Multi-State Magnetic Memory
DE602006013948D1 (de) * 2006-05-04 2010-06-10 Hitachi Ltd Magnetspeichervorrichtung
EP1863034B1 (en) * 2006-05-04 2011-01-05 Hitachi, Ltd. Magnetic memory device
US8497538B2 (en) 2006-05-31 2013-07-30 Everspin Technologies, Inc. MRAM synthetic antiferromagnet structure
TWI307507B (en) * 2006-10-20 2009-03-11 Ind Tech Res Inst Magnetic tunnel junction devices and magnetic random access memory
JP2008166524A (ja) * 2006-12-28 2008-07-17 Alps Electric Co Ltd トンネル型磁気検出素子
US7940551B2 (en) 2008-09-29 2011-05-10 Seagate Technology, Llc STRAM with electronically reflective insulative spacer
US7944738B2 (en) 2008-11-05 2011-05-17 Micron Technology, Inc. Spin torque transfer cell structure utilizing field-induced antiferromagnetic or ferromagnetic coupling
US9666639B2 (en) 2010-09-17 2017-05-30 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8358534B2 (en) 2010-09-17 2013-01-22 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8310868B2 (en) 2010-09-17 2012-11-13 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8300454B2 (en) 2010-09-17 2012-10-30 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8576615B2 (en) * 2011-06-10 2013-11-05 Crocus Technology Inc. Magnetic random access memory devices including multi-bit cells
US8488372B2 (en) 2011-06-10 2013-07-16 Crocus Technology Inc. Magnetic random access memory devices including multi-bit cells
US9514796B1 (en) * 2015-06-26 2016-12-06 Intel Corporation Magnetic storage cell memory with back hop-prevention
US10204678B2 (en) * 2016-03-23 2019-02-12 New York University Multi-state magnetic memory device
CN111725386B (zh) * 2019-09-23 2022-06-10 中国科学院上海微系统与信息技术研究所 一种磁性存储器件及其制作方法、存储器和神经网络系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450363A (en) * 1994-06-02 1995-09-12 Intel Corporation Gray coding for a multilevel cell memory system
US6839875B2 (en) * 1996-10-18 2005-01-04 Micron Technology, Inc. Method and apparatus for performing error correction on data read from a multistate memory
US5930164A (en) 1998-02-26 1999-07-27 Motorola, Inc. Magnetic memory unit having four states and operating method thereof
US5953248A (en) 1998-07-20 1999-09-14 Motorola, Inc. Low switching field magnetic tunneling junction for high density arrays
US6426893B1 (en) * 2000-02-17 2002-07-30 Sandisk Corporation Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks
JP2002246567A (ja) * 2001-02-14 2002-08-30 Toshiba Corp 磁気ランダムアクセスメモリ
US6545906B1 (en) 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
US6567304B1 (en) * 2002-05-09 2003-05-20 Matrix Semiconductor, Inc Memory device and method for reliably reading multi-bit data from a write-many memory cell
US6714440B2 (en) * 2002-06-28 2004-03-30 Motorola, Inc. Memory architecture with write circuitry and method therefor
US6842365B1 (en) * 2003-09-05 2005-01-11 Freescale Semiconductor, Inc. Write driver for a magnetoresistive memory

Also Published As

Publication number Publication date
JP2007503670A (ja) 2007-02-22
WO2005024905A3 (en) 2005-11-17
CN1842873A (zh) 2006-10-04
EP1661139A2 (en) 2006-05-31
US20050047198A1 (en) 2005-03-03
WO2005024905A2 (en) 2005-03-17
EP1661139A4 (en) 2007-07-11
US6956764B2 (en) 2005-10-18

Similar Documents

Publication Publication Date Title
KR20060122812A (ko) 복수-상태 자기 랜덤 액세스 메모리 셀로의 기록 방법
KR100898875B1 (ko) 스케일링 가능한 ｍｒａｍ 소자에의 기록
Tehrani et al. Magnetoresistive random access memory using magnetic tunnel junctions
Slaughter et al. Fundamentals of MRAM technology
EP2201570B1 (en) Magnetic element having reduced current density
CN1729537B (zh) 具有减小的翻转磁场的磁致电阻随机存取存储器
US6654278B1 (en) Magnetoresistance random access memory
US7190611B2 (en) Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US7307876B2 (en) High speed low power annular magnetic devices based on current induced spin-momentum transfer
JP2005510048A (ja) 縮小可能性が改良された磁気抵抗ランダムアクセスメモリ
EP1580758A2 (en) Soft-reference three conductor magnetic memory storage device
US7206223B1 (en) MRAM memory with residual write field reset

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application