KR102060183B1 - 반도체 소자, 반도체 소자 제어방법 및 광학 스위치 - Google Patents

반도체 소자, 반도체 소자 제어방법 및 광학 스위치 Download PDF

Info

Publication number
KR102060183B1
KR102060183B1 KR1020180003639A KR20180003639A KR102060183B1 KR 102060183 B1 KR102060183 B1 KR 102060183B1 KR 1020180003639 A KR1020180003639 A KR 1020180003639A KR 20180003639 A KR20180003639 A KR 20180003639A KR 102060183 B1 KR102060183 B1 KR 102060183B1
Authority
KR
South Korea
Prior art keywords
electrode
magnetic layer
thermal gradient
free magnetic
heating unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180003639A
Other languages
English (en)
Other versions
KR20180083805A (ko
Inventor
박병국
김동준
전철연
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to US15/868,837 priority Critical patent/US10276780B2/en
Publication of KR20180083805A publication Critical patent/KR20180083805A/ko
Application granted granted Critical
Publication of KR102060183B1 publication Critical patent/KR102060183B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H01L43/02—
    • H01L43/08—
    • H01L43/10—
    • H01L43/12—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Materials of the active region

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

본 발명은 반도체 소자, 반도체 소자 제어방법 및 광학 스위치에 관한 것으로 본 발명의 실시 예를 따르는 반도체 소자는 제1 전극; 상기 제1 전극 상에 배치되고, 절연층을 사이에 두고 자유 자성층 및 고정 자성층이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 셀; 및 상기 제1 전극에 열구배를 형성하는 가열부;를 포함한다.

Description

반도체 소자, 반도체 소자 제어방법 및 광학 스위치{SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE CONTROL METHOD AND OPTIC SWITCH}
본 발명은 반도체 소자 및 반도체 소자 제어방법 및, 광학 스위치에 관한 것이다.
최근 연구되고 있는 반도체 소자에는 자기 메모리 소자, 상변환 소자 등이 있으며, 그 중 하나인 자기 메모리 소자는 속도가 빠르고 작동전압이 낮은 데다 비휘발성 성질을 갖기 때문에 메모리 소자로서 이상적인 조건을 갖추고 있다. 일반적으로 자기 메모리 소자는 미국특허 제 5,699,293호에 개시되어 있는 바와 같이 1개의 자기저항 센서와 1개의 트랜지스터로 단위셀이 구성될 수 있다.
자기 메모리 소자의 기본 구조는 두 강자성 물질이 절연층에 의해서 분리되어 있는 자기터널접합 구조(제1 자성전극/절연체/제 2 자성전극)를 포함한다. 이 소자의 저항이 두 자성체의 상대적인 자화 방향에 따라서 달라지는 자기 저항으로 정보를 저장한다. 두 자성층의 자화 방향 제어는 스핀 분극 전류로 제어가 가능하고, 이는 전자가 가지고 있는 각운동량이 자기 모멘트에 전달되어 토크를 발생시키는 스핀전달토크 (Spin transfer torque)라고 한다.
스핀전달토크로 자화 방향을 제어하기 위해서는 스핀 분극 전류가 자성물질 내로 통과를 해야 하지만, 최근 스핀전류를 발생시키는 중금속을 자성체와 인접하게 하여 수평 전류 인가로 자성체의 자화반전을 이루는 기술, 즉 스핀오빗토크(Spin orbit torque) 기술이 제안되었다 [US 8416618, Writable magnetic memory element, US 2014-0169088, Spin Hall magnetic apparatus, method and application, KR1266791, 면내전류와 전기장을 이용한 자기메모리 소자].
미국특허 제5,699,293호 미국특허 제5,986,925호
본 발명은 정보의 저장, 인식 및 전달 속도가 빠르고, 전력 소모가 낮은 반도체 소자의 제공을 목적으로 한다.
또한, 고도의 집적화가 가능하여 반도체 소자의 성능 향상 및 제조 비용의 감소가 가능하다.
또한, 각 셀의 자화 특성을 제조 후 변경함으로써 다양한 분야에 적용 가능하다.
본 발명의 실시 예를 따르는 반도체 소자는 제1 전극; 상기 제1 전극 상에 배치되고, 절연층을 사이에 두고 자유 자성층 및 고정 자성층이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 셀; 및 상기 제1 전극에 열구배를 형성하는 가열부;을 포함한다.
또한, 상기 자유 자성층의 자화 방향이 적층 방향에 수직 방향으로 정렬되어 수직 이방성 특성을 가질 수 있다.
또한, 상기 가열부는 상기 제1 전극 상에 배치될 수 있다.
또한, 상기 가열부에 의해 열구배가 형성되는 방향은 상기 제1 전극에 인가되는 전류 방향일 수 있다.
또한, 상기 자유 자성층의 자화 방향은 상기 가열부에 의해 형성된 열구배에 의해 변할 수 있다.
또한, 상기 자유 자성층은 자화 방향이 수평 전류 인가에 의해 변할 수 있다.
또한, 상기 제1 전극은 상기 제1 전극에 인가되는 전류의 방향을 따라 두께 또는 폭 구배를 가질 수 있다.
또한, 상기 가열부는 발열 소자를 포함할 수 있다.
또한, 상기 가열부는 제1 전극 보다 열 전도도가 낮은 물질을 포함할 수 있다.
또한, 상기 제1 전극의 적어도 일부에 형성된 단열 구조를 더 포함할 수 있다.
또한, 상기 제1 전극의 적어도 일부에 형성된 방열 구조를 더 포함할 수 있다.
본 발명의 실시 예를 따르는 반도체 소자의 제어방법은 제1 전극, 상기 제1 전극 상에 배치되고, 절연층을 사이에 두고 자유 자성층 및 고정 자성층이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 셀, 및 상기 제1 전극에 열구배를 형성하는 가열부를 포함하는 반도체 소자의 제어방법에 있어서, 상기 제1 전극에 열구배를 형성하여, 상기 셀의 임계 전류값을 변경하는 단계; 및 상기 제1 전극에 전류를 인가하여, 상기 셀에 정보를 저장하는 단계;를 포함한다.
또한, 상기 제1 전극 및 상기 셀을 통하는 전류를 인가하여, 상기 셀의 정보를 읽는 단계를 더 포함할 수 있다.
또한, 상기 제1 전극에 열구배를 형성하는 단계에서, 상기 제1 전극에 열구배를 형성하는 방법은 상기 가열부에 전류를 인가하여 수행될 수 있다.
또한, 상기 제1 전극에 열구배를 형성하는 단계에서, 상기 제1 전극에 열구배를 형성하는 방법은 상기 제1 전극에 에너지원을 조사하여 수행될 수 있다.
본 발명의 실시 예를 따르는 광학 스위치는 제1 전극; 및 상기 제1 전극 상에 배치되고, 절연층을 사이에 두고 자유 자성층 및 고정 자성층이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 셀;을 포함하고, 상기 제1 전극은 광수용부를 포함한다.
또한, 상기 광수용부는 외부의 에너지원을 수용하여 온도를 변화시킬 수 있다.
본 발명의 실시 예를 따르는 반도체 소자는 정보의 저장, 인식 및 전달 속도가 빠르고, 전력 소모가 낮다. 고도의 집적화가 가능하여 반도체 소자의 성능 향상 및 제조 비용 감소의 효과가 있다.
또한, 열 인가에 따라 스핀오빗토크 스위칭을 위한 임계전류 값의 제어가 가능하다.
또한, 각 셀의 자화 특성을 제조 후 변경함으로써 다양한 분야에 적용 가능하다.
도 1은 본 발명의 실시 예를 따르는 반도체 소자를 도시한 것이다.
도 2는 제1 전극에 배치된 가열부를 포함하는 반도체 소자를 도시한 것이다.
도 3은 제1 전극 상에 배치된 가열부를 포함하는 반도체 소자를 도시한 것이다.
도 4는 반도체 소자의 제1 전극에 외부에서 에너지원을 조사하는 것을 도시한 것이다.
도 5는 도 4의 A에서 열 인가에 따른 열 스핀 토크를 도시한 것이다.
도 6은 대칭적 열 인가에 의한 반도체 소자의 자화 거동을 도시한 것이다.
도 7은 비대칭적 열 인가에 의한 반도체 소자의 자화 거동을 도시한 것이다.
도 8은 비대칭적 열 인가 에너지와 임계전류 값 변화 관계를 도시한 것이다.
도 9은 본 발명의 실시 예를 따르는 반도체 소자의 제어방법의 순서도를 도시한 것이다.
도 10은 본 발명의 실시 예를 따르는 광학 스위치를 도시한 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 설명한다. 그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시 형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다. 또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다. 덧붙여, 명세서 전체에서 어떤 구성요소를 "포함"한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
반도체 소자
도 1은 본 발명의 실시 예를 따르는 반도체 소자(1000)를 도시한 것이다.
도 1을 참조하면, 본 발명의 실시 예를 따르는 반도체 소자(1000)는 제1 전극(1100); 상기 제1 전극 상에 배치되고, 절연층(1212)을 사이에 두고 자유 자성층(1211) 및 고정 자성층(1213)이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 셀; 및 상기 제1 전극에 열구배를 형성하는 가열부(1400);을 포함한다.
상기 제1 전극(1100)은 전도성 물질을 포함할 수 있다. 상기 제1 전극은 하프늄(Hf), 탄탈(Ta), 텅스텐(W), 이리듐(Ir), 백금(Pt), 팔라듐(Pd) 및 그 합금 중 적어도 하나를 포함할 수 있다. 또한, 상기 제1 전극은 중금속을 포함할 수 있다.
상기 제1 전극(1100)은 상기 제1 전극에 배치된 자유 자성층에 전류를 공급할 수 있으며, 상기 전류는 스핀오빗토크를 발생시킬 수 있다. 상기 스핀오빗토크에 의해 상기 자유 자성층의 전기적 또는 자기적 특성이 변경될 수 있다. 상기 제1 전극에 흐르는 전류의 방향은 순방향 또는 역방향으로 흐를 수 있고, 이에 의해 자화 반전의 방향이 달라질 수 있다. 상기 제1 전극(1100)은 각 셀의 특성을 변화 시키므로, 반도체 소자(1000)에 있어서, 쓰기 선(write line)의 역할을 할 수 있다.
상기 자유 자성층(1211)은 자화 방향 등의 자기적 특성의 변화가 가능한 자유 자성층으로, 상기 자유 자성층(1211)의 자기적 특성은 주위의 전기 및 자기 특성에 의해 변경될 수 있다. 또한, 제1 전극(1100)-자유 자성층(1211)의 적층면에 대하여 수직이방성을 가질 수 있다. 상기 자유 자성층(1211)은 전기적 또는 자기적 특성, 특히 자화 방향이 상기 제1 전극에 흐르는 수평 전류에 의해 변할 수 있다.
상기 자유 자성층(1211)은 철(Fe), 코발트(Co), 니켈(Ni), 붕소(B), 규소(Si), 지르코늄(Zr), 백금(Pt), 팔라듐(Pd) 및 그 합금 중 적어도 하나를 포함할 수 있다.
상기 제1 전극(1100)에 전류가 흐르는 경우라도 상기 자유 자성층(1211)의 자기적 특성을 변화시키는 데 충분한 정도의 전류가 흐르지 않는 때에는, 상기 자유 자성층의 자기적 특성은 변하지 않는다. 상기 제1 전극(1100)에 상기 자유 자성층(1211)의 자기적 특성을 변화시키는 데 충분한 정도의 전류가 흘러야 상기 자유 자성층의 자기적 특성이 변하게 되며, 이 때의 전류 값을 자유 자성층의 임계전류라고 할 수 있다. 즉, 상기 제1 전극(1100)에 임계전류 이상의 전류를 흐름으로써 상기 자유 자성층(1211)의 전기적 또는 자기적 특성을 변화시킬 수 있다.
상기 고정 자성층(1213)은 자화 방향이 고정되고, 적층면에 대하여 수직한 방향의 자화 방향을 갖는 물질, 즉 수직이방성을 갖는 물질을 포함할 수 있다. 보다 구체적으로 상기 고정 자성층은 철(Fe), 코발트(Co), 니켈(Ni), 붕소(B), 지르코늄(Zr), 백금(Pt), 팔라듐(Pd) 및 그 합금 중 적어도 하나를 포함할 수 있다.
본 발명의 실시 예를 따르는 반도체 소자(1000)는 자유 자성층 및 고정 자성층이 절연층에 의해 구분된 자기터널접합구조를 포함할 수 있다. 보다 구체적으로, 상기 반도체 소자(1000)는 상기 자유 자성층(1211) 상에 절연층(1212)이 배치될 수 있고, 상기 절연층(1212) 상에 고정 자성층(1213)이 배치됨으로써 상기 절연층을 사이에 두고 자유 자성층 및 고정 자성층이 마주하도록 배치될 수 있다. 상기 절연층(1212)은 고정 자성층(1213)과 자유 자성층(1211) 사이의 전기적 연결을 제한하는 역할을 한다. 상기 절연층(1212)은 특별히 제한되지 않지만, 산화알루미늄, 산화마그네슘, 산화탄탈 및 산화지르코늄 중 적어도 하나를 포함할 수 있다.
상기 제1 전극(1100), 자유 자성층(1211), 절연층(1212) 및 고정 자성층(1213)은 박막 증착을 위한 일반적인 공정, 예를 들면 원자층 증착(ALD), 화학 증착(CVD), 물리 증착(PVD)의 방법으로 형성할 수 있다. 각각의 두께는 수 nm 내지 수십 nm 일 수 있으며, 특별히 제한되지 않는다.
상기 가열부(1400)는 제1 전극(1100)에 열구배를 형성할 수 있다.
상기 가열부(1400)는 제1 전극(1100)의 물질과 동일한 물질을 포함할 수 있고, 구조적인 이질성이 없을 수 있다. 예를 들어 상기 제1 전극이 텅스텐을 포함할 수 있고, 상기 가열부도 또한 텅스텐을 포함할 수 있다.
도 2는 제1 전극에 배치된 가열부를 포함하는 반도체 소자를 도시한 것이다. 도 2를 참조하면, 상기 가열부(1400)는 제1 전극(1100)에 열구배를 형성하기 위해 제1 전극 내에 형성될 수 있다.
도 3은 제1 전극 상에 배치된 가열부를 포함하는 반도체 소자를 도시한 것이다. 도 3을 참조하면, 상기 가열부(1400)는 상기 제1 전극(1100) 상에 배치될 수 있다.
또는, 상기 가열부(1400)는 제1 전극(1100)과 열적 또는 전기적으로 접촉하도록 배치되고, 상기 배치되는 위치 및 가열부의 형상은 특별히 제한되지 않을 수 있다.
상기 가열부(1400)에 의해 열구배가 형성되는 방향은 상기 제1 전극(1100)에 인가되는 전류 방향일 수 있다.
상기 가열부(1400)에 의해 열구배가 형성되는 방향은 상기 제1 전극(1100)에 인가되는 전류에 의존하여 형성될 수 있다. 따라서, 바람직하게 상기 상기 가열부(1400)에 의해 열구배가 형성되는 방향은 상기 제1 전극(1100)에 형성된 전류 또는 전류 밀도에 의존하여 형성될 수 있다. 예를 들어, 상기 제1 전극에 전류가 인가되어 상기 전류가 상기 제1 전극 및 자유 자성층이 접하는 경계 인접 지역으로 전류 방향을 따라서 전류가 집중된다면, 상기 열구배는 이를 따라서 형성될 수 있다.
상기 자유 자성층(1211)의 자화 방향은 상기 가열부에 의해 형성된 열구배에 의해 변할 수 있다.
상기 제1 전극(1100)에 전류가 흐르는 경우라도 상기 자유 자성층(1211)의 자기적 특성을 변화시키는 데 충분한 정도의 전류가 흐르지 않는 때에는, 상기 자유 자성층(1211)의 자기적 특성은 변하지 않는다. 상기 제1 전극(1100)에 상기 자유 자성층(1211)의 자기적 특성을 변화시키는 데 충분한 정도의 전류가 흘러야 상기 자유 자성층의 자기적 특성이 변하게 되며, 이 때의 전류 값을 자유 자성층(1211)의 임계전류라고 할 수 있다. 상기 제1 전극에 임계전류 이상의 전류를 인가함으로써 상기 자유 자성층의 전기적 또는 자기적 특성을 변화시킬 수 있다. 이때, 상기 자유 자성층의 자화 방향은 상기 가열부에 의해 형성된 열구배에 의해 변할 수 있고, 상기 자유 자성층의 임계전류 값은 상기 가열부에 의해 형성된 열구배에 의해 변할 수 있다.
본 발명의 실시 예를 따르는 반도체 소자(1000)는 고정 자성층(1213)과 전기적으로 연결된 제2 전극(1300)을 더 포함할 수 있고, 상기 제2 전극(1300)은 전도성 물질을 포함할 수 있다. 제2 전극(1300)은 특별히 제한되지 않으며, 니켈(Ni), 텅스텐(W), 구리(Cu) 및 그 합금 중 적어도 하나를 포함할 수 있다.
상기 제2 전극(1300)을 통해 각 셀의 전기 및 자성적 특성을 판단할 수 있다. 따라서, 상기 제2 전극은 반도체 소자에 있어서 읽기 선(read line)의 역할을 할 수 있다. 이때, 제2 전극(1300)에 흐르는 전류는 각 셀의 전기 또는 자기적 특성을 판단할 수 있는 정도의 크기이면 충분하기 때문에, 자유 자성층(1211) 및 고정 자성층(1213)의 자기적 특성을 변화시키지 않는다.
도 1을 참조하면, 자유 자성층(1211)의 자화 방향은, 위아래로 향하는 화살표가 의미하는 바와 같이 두 방향으로 변할 수 있다. 이와 반대로, 고정 자성층의 자화 방향은, 위로만 향하는 화살표가 의미하는 바와 같이 변하지 않을 수 있다.
본 발명의 실시 예를 따르는 반도체 소자(1000)는 자기터널접합 구조에서 자유 자성층(1211)에 인접한 비자성체에 흐르는 수평전류에 의한 스핀오빗토크(spin orbit torque)로 상기 자유 자성층을 반전하는 기술을 이용한다. 이는 기존의 수직방향의 전류로 구동되는 스핀전달토크(spin transfer torque) 기술과 대비된다. 또한, 낮은 임계전류밀도, 높은 열적안정성, 소자 안정성 등 기존의 고집적 자기메모리의 문제점 등을 해결할 수 있는 효과가 있다.
상기 제1 전극(1100)은 전류의 이동 방향으로 두께 또는 폭 구배를 가질 수 있다.
상기 제1 전극(1100)은 상기 제1 전극에 흐르는 전류에 의해 줄 가열(Joule heating)에 의해 가열될 수 있다. 상기 줄 가열은 전류가 흐르는 매체의 저항에도 의존하지만, 단면적에 의존할 수 있다. 따라서, 상기 제1 전극의 횡 방향 단면적이 두께 또는 폭 구배를 가지면, 줄어든 단면적에 의해 줄 가열에 의한 열 발생이 증가할 수 있다.
본 발명의 실시 예를 따르는 반도체 소자에서, 상기 가열부(1400)는 발열 소자를 포함할 수 있다.
상기 발열 소자는 열을 생성하는 발열부, 상기 발열부에 전기를 인가하는 전기 인가 수단, 및 상기 전기 인가 수단을 제어하는 발열 소자 스위치를 포함할 수 있다. 상기 발열부는 제1 전극 보다 높은 열 비저항을 갖는 물질을 포함할 수 있다. 상기 발열부는 상기 발열부에 인가되는 전류의 크기에 의존하여 발생되는 열 에너지가 증가할 수 있고, 이를 통해 가열부에 생성되는 열 에너지의 제어가 가능할 수 있다. 이때, 상기 가열부가 배치된 위치와 선택적인 작동에 의해 상기 제1 전극에 열구배를 선택적으로 제어할 수 있다.
상기 가열부(1400)는 상기 제1 전극(1100) 보다 전기 전도도가 높은 물질을 포함할 수 있다.
본 발명의 실시 예를 따르는 반도체 소자(1000)에서, 상기 제1 전극(1100)에 배치된 가열부(1400)는 제1 전극 보다 높은 전기 전도도를 갖는 물질을 포함할 수 있고, 상기 반도체 소자의 작동 시에 상기 제1 전극 및 가열부에 흐르는 전류에 의해 줄 가열(joule heating)이 발생할 수 있다. 상기 제1 전극 및 가열부에 흐르는 전류는 전류의 특성상 전기 전도도가 높은 측으로 편향되어 집중된다. 이를 통해, 상기 가열부로 전류 밀도가 집중될 수 있고, 이에 의해 가열부에 열구배가 발생할 수 있다.
상기 가열부(1400)를 형성하는 방법은 반도체 소자에서 통상적으로 물질을 선택적으로 형성하는 방법인 포토리소그래피 공정, 식각 공정 및 증착 공정을 통해 수행될 수 있다.
상기 가열부(1400)는 제1 전극(1100)에 포함된 물질의 산화물 및 질화물 중 적어도 하나를 포함할 수 있다. 예를 들어, 제1 전극이 알루미늄 전극인 경우 알루미나(Al2O3) 또는 알루미늄 질화물(AlN)을 포함할 수 있다.
상기 제1 전극(1100)에 포함된 물질의 산화물 및 질화물은 상기 제1 전극에 포함된 물질의 선택적 산화 및 질화를 통해 형성될 수 있다.
상기 산화물은 상기 제1 전극(1100)에 산소 이온 주입을 수행하여 형성될 수 있다. 예를 들어, 상기 제1 전극이 텅스텐이면, 상기 제1 전극 두께의 중심부 또는 원하는 위치에 산소 이온 주입(ion implantation)을 실시하고, 중금속에 배치된 산소 이온은 후속 열처리를 통해 텅스텐의 선택적 산화가 가능하고, 제1 전극 보다 비저항이 높은 가열부를 형성할 수 있다. 이때, 산소 이온을 텅스텐 내부에 선택적으로 배치하기 위해서 포토 리소그래피 공정을 함께 수행할 수 있다. 상기 제1 전극을 선택적으로 산화 및 질화하는 방법은 특별히 제한되지 않는다.
본 발명의 실시 예를 따르는 반도체 소자(1000)는, 상기 제1 전극(1100)의 적어도 일부에 형성된 단열 구조를 더 포함할 수 있다.
상기 단열 구조는 제1 전극(1100)보다 낮은 열 전도도를 갖는 적어도 한 개의 층을 갖는 다층 구조로 형성될 수 있고, 상기 제1 전극(1100)을 감싸는 구조(capping structure)로 형성될 수 있다. 상기 단열 구조를 형성하는 방법은 특별히 제한되지 않을 수 있다. 상기 단열 구조는 상기 제1 전극 및 가열부에서 발생한 열이 방출되는 것을 방지할 수 있고, 제1 전극 보다 낮은 열전도도를 갖는 물질일 수 있다. 예를 들어, 상기 단열 구조가 3개의 층으로 구성되어 있을 때, 상기 3개의 층은 서로 다른 물질일 수 있다. 상기와 같이 서로 다른 3개의 층으로 형성되어 있을 때 각각의 층은 서로 다른 격자 구조, 밀도 및 열 전도도를 갖고, 다층 구조의 경계면에 의해 제1 전극 및 가열부에서 발생한 열의 방출을 효과적으로 제어할 수 있다. 이를 통해, 본 발명의 실시 예를 따르는 반도체 소자의 제1 전극에 열구배를 제어할 수 있고, 비대칭적인 열구배로 제어하는 것이 가능할 수 있다.
본 발명의 실시 예를 따르는 반도체 소자(1000)는, 상기 제1 전극(1100)의 적어도 일부에 형성된 방열 구조를 더 포함할 수 있다.
상기 방열 구조는 제1 전극(1100)의 적어도 일부에 접촉하여 형성될 수 있고, 상기 제1 전극에서 발생하는 열을 이동시키고, 상기 제1 전극 및 가열부에서 생성된 열을 방출시킬 수 있는 열 채널 또는 히트 싱크(heat sink)로 형성될 수 있다. 상기 방열 구조의 형상은 특별히 제한되지 않고, 상기 방열 구조의 일단은 제1 전극과 접촉하여 일직선, 'ㄱ' 형상 및 'ㄴ'형상 등 다양한 형상으로 형성될 수 있고, 상기 방열 구조의 타단은 대기중과 접촉할 수 있다. 상기 방열 구조는 단열물질에 의해 감싸질 수 있다. 상기 방열 구조는 높은 열전도도를 가지는 물질로 구성되는 것이 바람직할 수 있다. 상기 방열 구조에 의해서 본 발명의 실시 예를 따르는 반도체 소자의 제1 전극에 생성되는 열을 제어할 수 있고, 비대칭적인 열구배로 제어하는 것이 가능할 수 있다.
도 4는 반도체 소자의 제1 전극에 외부에서 에너지원을 조사하는 것을 도시한 것이다. 도 4에서 제1 전극은 텅스텐(W)을 이용하여 5nm 두께로 형성하였고, 상기 제1 전극 상에 자유 자성층으로 CoFeB를 1nm 두께로 형성하였으며, 상기 자유자성층 상에 1.6nm의 두께로 산화 마그네슘(MgO)를 형성하였다. 이때, 상기 제1 전극에 전류(Ip)를 일 방향으로 인가하였고, 가열부에 외부 에너지원을 이용하여 열 구배(∇Tx>0)를 형성하였다. 상기 외부 에너지원은 매우 작은 구경을 갖는 레이저(VSAL, very small aperture laser)를 사용하였고, 상기 가열부에서 발생하는 열 에너지는 상기 가열부에 인가된 레이저 조사량에 의해 제어될 수 있다.
도 5는 도 4의 A에서 열 인가에 따른 열 스핀 토크를 도시한 것이다.
도 5를 참조하면, 상기 가열부에 외부 에너지원을 이용하여 열 구배(∇Tx>0)를 형성하였을 때, 상기 가열부의 열 구배에 의해 스핀전류가 생성될 수 있고, 스핀 토크가 발생할 수 있다. 이를 통해, 반도체 소자의 자유 자성층의 자화 반전 거동을 변화할 수 있다.
도 6은 대칭적 열구배에 의한 반도체 소자의 자화 거동을 도시한 것이다.
도 6을 참조하면, 상기 도 6의 그래프에서 x-축 방향의 너비는 임계 전류(IC) 및 스위칭 효율을 의미한다. 도 6을 참조하면, 상기 제1 전극에 조사된 레이저의 파워가 증가할 수록 상기 자유 자성층의 자화 반전을 위한 임계 전류가 감소하는 것을 알 수 있다.
도 7은 비대칭적 열구배에 의한 반도체 소자의 자화 거동을 도시한 것이다.
도 7을 참조하면, 제1 전극에 비대칭적인 열구배에 의해 임계 전류가 더 극적으로 감소하는 것을 알 수 있다. 또한, 열구배의 방향에 의존하여 변화되는 거동을 보이는 것을 확인할 수 있다. 이 때, 비대칭적 열구배의 방향을 조절함에 따라 임계 전류를 극적으로 감소시킬 수 있다.
도 8은 제1 전극에 가해지는 비대칭 열구배의 열에너지 크기와 임계전류의 변화량의 관계를 도시한 것이다. 도 8을 참조하면 비대칭 열구배 열에너지 크기와 임계전류의 변화량은 선형적으로 증가하는 것을 알 수 있다.
본 발명의 실시 예를 따르는 반도체 소자는 가열부에 형성된 열 구배를 이용하여 반도체 소자의 자화 반전을 위한 임계 전류를 소정의 값으로 손쉽게 조절할 수 있고, 이를 통해 단일 반도체 소자를 이용하여 열 구배에 따라 임계전류가 변화하는 반도체 소자로 활용할 수 있다.
반도체 소자 제어방법
도 9는 본 발명의 실시 예를 따르는 반도체 소자의 제어방법의 순서도이다.
도 9를 참조하면, 본 발명의 실시 예를 따르는 반도체 소자의 제어방법(S1000)은 제1 전극, 상기 제1 전극 상에 배치되고, 절연층을 사이에 두고 자유 자성층 및 고정 자성층이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 셀, 및 상기 제1 전극에 열구배를 형성하는 가열부를 포함하는 반도체 소자의 제어방법에 있어서, 상기 제1 전극에 열구배를 형성하여, 상기 셀의 임계 전류값을 변경하는 단계(S1100); 및 상기 제1 전극에 전류를 인가하여, 상기 셀에 정보를 저장하는 단계(S1200);를 포함한다.
먼저, 상기 제1 전극에 열구배를 형성하여, 상기 셀의 임계 전류값을 변경하는 단계(S1100)를 설명한다.
본 발명의 다른 실시 예를 따르는 반도체 소자를 제어하는 방법에서, 상기 제1 전극에 형성된 열구배는 상기 자유 자성층의 자화 반전을 위한 임계 전류를 변경할 수 있다.
다음으로, 상기 제1 전극에 전류를 인가하여, 상기 셀에 정보를 저장하는 단계(S1200)를 설명한다.
앞선 단계에서, 제1 전극에 형성된 열구배에 의해서 자기적 특성의 변화에 대한 임계전류 값을 변경하고, 상기 셀에 전류를 인가하고, 이에 의해 각 셀에 정보가 저장될 수 있다.
상기 제1 전극에 열구배를 형성하는 단계에서, 상기 제1 전극에 열구배를 형성하는 방법은 상기 가열부에 전류를 인가하여 수행될 수 있다.
본 발명의 다른 실시 예를 따르는 반도체 소자 제어방법에서, 상기 가열부는 제1 전극 보다 낮은 열 전도도를 갖는 물질을 포함할 수 있고, 상기 가열부는 반도체 소자와 독립된 배선을 가질 수 있다. 이에 따라, 상기 가열부에서 발생하는 열 에너지는 상기 가열부에 인가된 전류량에 의해 독립적으로 제어될 수 있다.
상기 제1 전극에 열구배를 형성하는 단계에서, 상기 제1 전극에 열구배를 형성하는 방법은, 상기 제1 전극에 에너지원을 조사하여 수행될 수 있다.
광학 스위치
도 10은 본 발명의 실시 예를 따르는 광학 스위치를 도시한 것이다.
도 10을 참조하면, 본 발명의 실시 예를 따르는 광학 스위치(2000)는 제1 전극(2100); 및 상기 제1 전극(2100) 상에 배치되고, 절연층(2212)을 사이에 두고 자유 자성층(2211) 및 고정 자성층(2213)이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 셀(2210);을 포함하고, 상기 제1 전극은 광수용부(2400)를 포함한다.
상기 제1 전극(2100)은 전도성 물질을 포함할 수 있다. 상기 제1 전극은 하프늄(Hf), 탄탈(Ta), 텅스텐(W), 이리듐(Ir), 백금(Pt), 팔라듐(Pd) 및 그 합금 중 적어도 하나를 포함할 수 있다. 또한, 상기 제1 전극은 중금속을 포함할 수 있다.
상기 제1 전극(2100)은 상기 제1 전극에 배치된 자유 자성층(2211)에 전류를 공급할 수 있으며, 상기 전류는 스핀오빗토크를 발생시킬 수 있다. 상기 스핀오빗토크에 의해 상기 자유 자성층의 전기적 또는 자기적 특성이 변경될 수 있다. 상기 제1 전극에 흐르는 전류의 방향은 순방향 또는 역방향으로 흐를 수 있고, 이에 의해 자화 반전의 방향이 달라질 수 있다. 상기 제1 전극(2100)은 각 셀의 특성을 변화 시키므로, 광학 스위치(2000)에 있어서, 쓰기 선(write line)의 역할을 할 수 있다.
상기 자유 자성층(2211)은 자화 방향 등의 자기적 특성의 변화가 가능한 자유 자성층으로, 상기 자유 자성층(2211)의 자기적 특성은 주위의 전기 및 자기 특성에 의해 변경될 수 있다. 또한, 제1 전극(2100)-자유 자성층(2211)의 적층면에 대하여 수직이방성을 가질 수 있다. 상기 자유 자성층은 전기적 또는 자기적 특성, 특히 자화 방향이 상기 제1 전극에 흐르는 수평 전류에 의해 변할 수 있다.
상기 자유 자성층(2211)은 철(Fe), 코발트(Co), 니켈(Ni), 붕소(B), 규소(Si), 지르코늄(Zr), 백금(Pt), 팔라듐(Pd) 및 그 합금 중 적어도 하나를 포함할 수 있다.
상기 제1 전극(2100)에 전류가 흐르는 경우라도 상기 자유 자성층(2211)의 자기적 특성을 변화시키는 데 충분한 정도의 전류가 흐르지 않는 때에는, 상기 자유 자성층(2211)의 자기적 특성은 변하지 않는다. 상기 제1 전극(2100)에 상기 자유 자성층(2211)의 자기적 특성을 변화시키는 데 충분한 정도의 전류가 흘러야 상기 자유 자성층(2211)의 자기적 특성이 변하게 되며, 이 때의 전류 값을 자유 자성층(2211)의 임계전류라고 할 수 있다. 즉, 상기 제1 전극(2100)에 임계전류 이상의 전류를 흐름으로써 상기 자유 자성층(2211)의 전기적 또는 자기적 특성을 변화시킬 수 있다.
상기 고정 자성층(2213)은 자화 방향이 고정되고, 적층면에 대하여 수직한 방향의 자화 방향을 갖는 물질, 즉 수직이방성을 갖는 물질을 포함할 수 있다. 보다 구체적으로 상기 고정 자성층은 철(Fe), 코발트(Co), 니켈(Ni), 붕소(B), 지르코늄(Zr), 백금(Pt), 팔라듐(Pd) 및 그 합금 중 적어도 하나를 포함할 수 있다.
상기 광학 스위치(2000)는 자유 자성층 및 고정 자성층이 절연층에 의해 구분된 자기터널접합구조를 포함할 수 있다. 보다 구체적으로, 상기 광학 스위치는 상기 자유 자성층 상에 절연층이 배치될 수 있고, 상기 절연층 상에 고정 자성층이 배치됨으로써 상기 절연층을 사이에 두고 자유 자성층 및 고정 자성층이 마주하도록 배치될 수 있다. 상기 절연층은 고정 자성층(2213)과 자유 자성층 사이의 전기적 연결을 차단하는 역할을 한다. 상기 절연층은 특별히 제한되지 않지만, 산화알루미늄, 산화마그네슘, 산화탄탈 및 산화지르코늄 중 적어도 하나를 포함할 수 있다.
상기 제1 전극, 자유 자성층, 절연층 및 고정 자성층은 박막 증착을 위한 일반적인 공정, 예를 들면 원자층 증착(ALD), 화학 증착(CVD), 물리 증착(PVD)의 방법으로 형성할 수 있다. 각각의 두께는 수 nm 내지 수십 nm 일 수 있으며, 특별히 제한되지 않는다.
본 발명의 실시 예를 따르는 광학 스위치(2000)는 고정 자성층과 전기적으로 연결된 제2 전극(2300)을 더 포함할 수 있고, 상기 제2 전극(2300)은 전도성 물질을 포함할 수 있다. 제2 전극(2300)은 특별히 제한되지 않으며, 니켈(Ni), 텅스텐(W), 구리(Cu) 및 그 합금 중 적어도 하나를 포함할 수 있다.
상기 제2 전극(2300)을 통해 각 셀의 전기 및 자성적 특성을 판단할 수 있다. 따라서, 상기 제2 전극은 광학 스위치에 있어서 읽기 선(read line)의 역할을 할 수 있다. 이때, 제2 전극(2300)에 흐르는 전류는 각 셀의 전기 또는 자기적 특성을 판단할 수 있는 정도의 크기이면 충분하기 때문에, 자유 자성층(2211) 및 고정 자성층(2213)의 자기적 특성을 변화시키지 않는다.
상기 자유 자성층(2211)의 자화 방향은, 위아래로 향하는 화살표가 의미하는 바와 같이 두 방향으로 변할 수 있다. 이와 반대로, 고정 자성층(2213)의 자화 방향은, 위로만 향하는 화살표가 의미하는 바와 같이 변하지 않을 수 있다.
본 발명의 실시 예를 따르는 광학 스위치(2000)는 자기터널접합 구조에서 자유 자성층에 인접한 비자성체에 흐르는 수평전류에 의한 스핀오빗토크(spin orbit torque)로 상기 자유 자성층을 반전하는 기술을 이용한다. 이는 기존의 수직방향의 전류로 구동되는 스핀전달토크(spin transfer torque) 기술과 대비된다. 또한, 낮은 임계전류밀도, 높은 열적안정성, 소자 안정성 등 기존의 고집적 자기메모리의 문제점 등을 해결할 수 있는 효과가 있다.
상기 광수용부(2400)는 외부의 에너지원을 수용하여 온도를 변화시킬 수 있다. 상기 광수용부(2400)는 외부의 에너지원이 조사될 수 있고, 상기 에너지원이 인가됨에 따라, 가열 또는 냉각되어 상기 제1 전극에 열 구배를 형성할 수 있다. 상기 광수용부(2400)는 외부의 에너지원의 인가에 의해, 온도 구배를 형성할 수 있는 열전 소자의 구성을 포함할 수 있다.
본 발명의 실시 예를 따르는 광학 스위치(2000)는 상기 제1 전극에 임계전류 이하의 전류가 인가될 때, 상기 자유자성층의 전기 및 자기적 특성이 변하지 않고, 상기 제1 전극에 임계전류 이하의 전류를 인가하면서 동시에 상기 광수용부(2400)에 에너지원을 인가함으로써 상기 자유자성층의 전기 및 자기적 특성을 변화할 수 있다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
1000: 반도체 소자
1100: 제1 전극
1210: 메모리 셀
1211: 자유 자성층
1212: 절연층
1213: 고정 자성층
1300: 제2 전극
1400: 가열부
2000: 광학 스위치
2100: 제1 전극
2110: 광수용부
2210: 메모리 셀
2211: 자유 자성층
2212: 절연층
2213: 고정 자성층
2300: 제2 전극
2400: 광수용부

Claims (16)

  1. 제1 전극;
    상기 제1 전극 상에 배치되고, 절연층을 사이에 두고 자유 자성층 및 고정 자성층이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 셀; 및
    상기 제1 전극에 열구배를 형성하는 가열부;을 포함하는 것으로,
    상기 자유 자성층 및 고정 자성층은
    자화 방향이 적층면에 수직 방향으로 정렬되어 수직 이방성 특성을 가지고,
    상기 제1 전극은
    임계전류값 이상의 수평전류가 인가되면, 상기 수평전류의 방향에 따라 상기 자유 자성층의 자화 방향을 변경시키며,
    상기 가열부는
    상기 제1 전극에 열구배를 형성하여, 상기 임계전류값의 크기를 변경시키는 것을 특징으로 하는 반도체 소자.
  2. 삭제
  3. 제1항에 있어서,
    상기 가열부는 상기 제1 전극 상에 배치된 반도체 소자.
  4. 제1항에 있어서,
    상기 가열부에 의해 열구배가 형성되는 방향은 상기 제1 전극에 인가되는 전류 방향인 반도체 소자.
  5. 제 1항에 있어서,
    상기 자유 자성층의 자화 방향은 상기 가열부에 의해 형성된 열구배에 의해 변하는 것을 것을 특징으로 하는 반도체 소자.
  6. 제1 전극;
    상기 제1 전극 상에 배치되고, 절연층을 사이에 두고 자유 자성층 및 고정 자성층이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 셀; 및
    상기 제1 전극에 열구배를 형성하는 가열부;을 포함하는 것으로,
    상기 제1 전극은 전류의 이동 방향으로 두께 또는 폭 구배를 갖는 것을 특징으로 하는 반도체 소자.
  7. 제 1항에 있어서,
    상기 가열부는 발열 소자를 포함하는 것을 특징으로 하는 반도체 소자.
  8. 제1 전극;
    상기 제1 전극 상에 배치되고, 절연층을 사이에 두고 자유 자성층 및 고정 자성층이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 셀; 및
    상기 제1 전극에 열구배를 형성하는 가열부;을 포함하는 것으로,
    상기 가열부는 제1 전극 보다 전기 전도도가 높은 물질을 포함하는 것을 특징으로 하는 반도체 소자.
  9. 제1 전극;
    상기 제1 전극 상에 배치되고, 절연층을 사이에 두고 자유 자성층 및 고정 자성층이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 셀; 및
    상기 제1 전극에 열구배를 형성하는 가열부;을 포함하는 것으로,
    상기 제1 전극의 적어도 일부에 형성된 단열 구조를 더 포함하는 것을 특징으로 하는 반도체 소자.
  10. 제1 전극;
    상기 제1 전극 상에 배치되고, 절연층을 사이에 두고 자유 자성층 및 고정 자성층이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 셀; 및
    상기 제1 전극에 열구배를 형성하는 가열부;을 포함하는 것으로,
    상기 제1 전극의 적어도 일부에 형성된 방열 구조를 더 포함하는 것을 특징으로 하는 반도체 소자.
  11. 제1 전극, 상기 제1 전극 상에 배치되고, 절연층을 사이에 두고 자유 자성층 및 고정 자성층이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 셀, 및 상기 제1 전극에 열구배를 형성하는 가열부를 포함하며, 상기 자유 자성층 및 고정 자성층은 자화 방향이 적층면에 수직 방향으로 정렬되어 수직 이방성 특성을 가지는 반도체 소자의 제어방법에 있어서,
    상기 제1 전극에 열구배를 형성하여, 상기 셀의 임계 전류값을 변경하는 단계; 및
    상기 제1 전극에 상기 임계 전류값 이상의 수평전류를 인가하여, 상기 셀에 정보를 저장하는 단계;를 포함하는 것으로,
    상기 셀에 정보를 저장하는 단계는
    상기 수평전류에 의해 형성된 스핀오빗토크(Spin Orbit Torque)를 이용하여 상기 자유 자성층의 자화 방향을 변경시켜 상기 정보를 저장하는 반도체 소자의 제어방법.
  12. 제11항에 있어서,
    상기 제1 전극 및 상기 셀을 통하는 전류를 인가하여, 상기 셀의 정보를 읽는 단계를 더 포함하는 반도체 소자의 제어방법.
  13. 제 11항에 있어서,
    상기 제1 전극에 열구배를 형성하는 단계에서, 상기 제1 전극에 열구배를 형성하는 방법은 상기 가열부에 전류를 인가하여 수행되는 반도체 소자의 제어방법.
  14. 제 11항에 있어서,
    상기 제1 전극에 열구배를 형성하는 단계에서, 상기 제1 전극에 열구배를 형성하는 방법은 상기 제1 전극에 빛을 조사하여 수행되는 반도체 소자의 제어방법.
  15. 제1 전극;
    상기 제1 전극 상에 배치되고, 절연층을 사이에 두고 자유 자성층 및 고정 자성층이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 셀; 및
    외부의 에너지원을 수용하여 상기 제1 전극의 온도를 변화시키는 광수용부를 포함하는 것으로,
    상기 자유 자성층 및 고정 자성층은
    자화 방향이 적층면에 수직 방향으로 정렬되어 수직 이방성 특성을 가지고,
    상기 제1 전극은
    임계전류값 이상의 수평전류가 인가되면, 상기 수평전류의 방향에 따라 상기 자유 자성층의 자화 방향을 변경시키며,
    상기 광수용부는
    상기 제1 전극에 열구배를 형성하여, 상기 임계전류값의 크기를 변경시키는 것을 특징으로 하는 광학 스위치.
  16. 삭제
KR1020180003639A 2017-01-13 2018-01-11 반도체 소자, 반도체 소자 제어방법 및 광학 스위치 Active KR102060183B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/868,837 US10276780B2 (en) 2017-01-13 2018-01-11 Semiconductor device, semiconductor device control method and optical switch

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20170005900 2017-01-13
KR1020170005900 2017-01-13

Publications (2)

Publication Number Publication Date
KR20180083805A KR20180083805A (ko) 2018-07-23
KR102060183B1 true KR102060183B1 (ko) 2020-02-11

Family

ID=63102950

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180003639A Active KR102060183B1 (ko) 2017-01-13 2018-01-11 반도체 소자, 반도체 소자 제어방법 및 광학 스위치

Country Status (1)

Country Link
KR (1) KR102060183B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102517332B1 (ko) * 2018-09-12 2023-04-03 삼성전자주식회사 스핀-궤도 토크 라인을 갖는 반도체 소자 및 그 동작 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5699293A (en) 1996-10-09 1997-12-16 Motorola Method of operating a random access memory device having a plurality of pairs of memory cells as the memory device
US5986925A (en) 1998-04-07 1999-11-16 Motorola, Inc. Magnetoresistive random access memory device providing simultaneous reading of two cells and operating method
US8766383B2 (en) * 2011-07-07 2014-07-01 Samsung Electronics Co., Ltd. Method and system for providing a magnetic junction using half metallic ferromagnets
KR20140136340A (ko) * 2013-05-20 2014-11-28 한국과학기술원 Mtj소자를 이용한 열 감지 센서
US9330748B2 (en) * 2014-05-09 2016-05-03 Tower Semiconductor Ltd. High-speed compare operation using magnetic tunnel junction elements including two different anti-ferromagnetic layers

Also Published As

Publication number Publication date
KR20180083805A (ko) 2018-07-23

Similar Documents

Publication Publication Date Title
JP4307376B2 (ja) 熱によって選択された交差点ｍｒａｍセルの設計
JP7084121B2 (ja) 半導体素子及び半導体論理素子
JP4533837B2 (ja) 電圧制御磁化反転記録方式のｍｒａｍ素子及びそれを利用した情報の記録及び読み出し方法
CN101288186B (zh) 磁阻隧道结磁性器件及其在磁性随机存取存储器中的应用
US20160149124A1 (en) Mram having spin hall effect writing and method of making the same
US11257862B2 (en) MRAM having spin hall effect writing and method of making the same
US20140210025A1 (en) Spin transfer mram element having a voltage bias control
CN110753963A (zh) 包含包括β相钨的复合自旋霍尔效应层的自旋轨道矩磁阻随机存取存储器
US10276780B2 (en) Semiconductor device, semiconductor device control method and optical switch
CN110875425A (zh) 记忆体装置的制造方法
US20170125078A1 (en) Three Terminal Spin Orbit Torque Memory Cell with In-Stack MAGNETIC LAYER THAT PROVIDES Magnetic Bias Field AND SPIN ORBIT TORQUE VIA Anomalous Hall Effect
US11527708B2 (en) Ultra-fast magnetic random access memory having a composite SOT-MTJ structure
US8754491B2 (en) Spin torque MRAM using bidirectional magnonic writing
US8238150B2 (en) Information storage element and method of writing/reading information into/from information storage element
US11335849B2 (en) Magnetic domain wall displacement type magnetic recording element and magnetic recording array
US10763430B2 (en) Method for stabilizing spin element and method for manufacturing spin element
CN102216995A (zh) 具有电子反射绝缘间隔层的通量闭合stram
JP2014501040A (ja) 磁気トンネル接合において磁界を制御するための装置、方法、メモリ・セル
JP2007201059A (ja) 磁気素子、磁気記録装置及び書き込み方法
CN113168858A (zh) 热辅助垂直自旋转移矩mram存储器单元
US8593863B2 (en) Magnetic resistance memory apparatus having multi levels and method of driving the same
US20170062701A1 (en) Structure for thermally assisted mram
JP4091328B2 (ja) 磁気記憶装置
KR102060183B1 (ko) 반도체 소자, 반도체 소자 제어방법 및 광학 스위치
Wang et al. Spintronic devices for low energy dissipation

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180111

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190327

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190919

PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20191220

Patent event code: PA01071R01D

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20191220

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20191223

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20221121

Start annual number: 4

End annual number: 4