JP4131923B2 - 磁気ランダムアクセスメモリ - Google Patents
磁気ランダムアクセスメモリ Download PDFInfo
- Publication number
- JP4131923B2 JP4131923B2 JP2002279744A JP2002279744A JP4131923B2 JP 4131923 B2 JP4131923 B2 JP 4131923B2 JP 2002279744 A JP2002279744 A JP 2002279744A JP 2002279744 A JP2002279744 A JP 2002279744A JP 4131923 B2 JP4131923 B2 JP 4131923B2
- Authority
- JP
- Japan
- Prior art keywords
- write
- driver
- mos transistor
- channel mos
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、磁気抵抗効果素子を記憶素子として用いる磁気ランダムアクセスメモリ (Magnetic Random Access Memory; MRAM) に関する。
【０００２】
【従来の技術】
近年、磁気抵抗効果を利用してデータを不揮発に記憶する磁気ランダムアクセスメモリの研究、開発が頻繁に行われている。
【０００３】
磁気ランダムアクセスメモリは、磁気抵抗効果素子（ＴＭＲ素子、ＧＭＲ素子など）により、“１”，“０”−データを記憶する。磁気抵抗効果素子の基本構造は、２つの磁性層によりトンネルバリアを挟み込んだ構造である。
【０００４】
磁気抵抗効果素子に記憶されるデータは、２つの磁性層の磁化の向きが同じ（平行状態）か、又は、逆（反平行状態）かによって判断される。
【０００５】
ここで、２つの磁性層のうちの１つ（固定層）には、固定層の磁化の向きを固定するための反磁性層が接触される。その結果、実際には、２つの磁性層のうちの他の１つ（自由層）の磁化の向きによって、磁気抵抗効果素子に記憶されるデータが決定される。
【０００６】
磁気抵抗効果素子の磁化が平行状態となった場合、その磁気抵抗効果素子を構成する２つの磁性層の間に挟まれたトンネルバリアのトンネル抵抗は、最も低くなる。この状態が、例えば、“１”−状態である。また、磁気抵抗効果素子の磁化が反平行状態となった場合、その磁気抵抗効果素子を構成する２つの磁性層の間に挟まれたトンネルバリアのトンネル抵抗は、最も高くなる。この状態が、例えば、“０”−状態である。
【０００７】
【発明が解決しようとする課題】
磁気ランダムアクセスメモリでは、データをプログラミングするに当たって書き込み電流を使用する。書き込み電流は、磁気抵抗効果素子が位置するポイントで互いに交差する２本の書き込み線に流す。磁気抵抗効果素子の磁化の状態は、この２本の書き込み線に流れる書き込み電流により発生する合成磁界によって制御される。
【０００８】
ところで、磁気ランダムアクセスメモリの特徴の一つは、メモリセル（磁気抵抗効果素子）の高集積化である。しかし、素子の微細化、高集積化が顕著となることにより、製造時におけるパターンのずれ、素子形状のばらつきなどに起因する素子特性のばらつきが無視できなくなる。
【０００９】
例えば、プロセスばらつきにより、書き込みドライバを構成するトランジスタの閾値電圧にばらつきが生じると、プログラムに必要な磁界の強さを超える磁界を発生させる大きな書き込み電流が書き込み線に流れる可能性がある。
【００１０】
この場合、プログラムの対象となる選択されたメモリセル（磁気抵抗効果素子）に隣接する非選択のメモリセル（磁気抵抗効果素子）に、プログラムデータが誤書き込みされることがある。
【００１１】
本発明は、このような問題を解決するためになされたもので、その目的は、書き込みドライバに、書き込み電流の値が一定値以下に制限される回路を設け、書き込み電流の流れ過ぎによる誤書き込みを防止することにある。
【００１２】
【課題を解決するための手段】
本発明の磁気ランダムアクセスメモリは、磁性層を有する素子をメモリセルとしたメモリセルアレイと、メモリセルにデータを書き込むために使用される第１書き込み線と、第１書き込み線の一端に接続される第１ドライバとを備え、第１ドライバは、第１書き込み線に与える書き込み電流の値を一定値以下に制限する第１制限回路を有する。
【００１３】
本発明の磁気ランダムアクセスメモリは、さらに、メモリセルにデータを書き込むために使用され、第１書き込み線に交差する第２書き込み線と、第２書き込み線の一端に接続される第２ドライバとを備えていてもよい。第２ドライバは、第２書き込み線に与える書き込み電流の値を一定値以下に制限する第２制限回路を有していてもよい。
【００１４】
本発明の磁気ランダムアクセスメモリは、さらに、第２書き込み線の他端に接続される第３ドライバを備えていてもよい。第３ドライバは、第２書き込み線に与える書き込み電流の値を一定値以下に制限する第３制限回路を有していてもよい。
【００１５】
第１書き込み線は、例えば、書き込みワード線、第１ドライバは、例えば、書き込みワード線ドライバであり、第２書き込み線は、例えば、書き込みビット線、第２及び第３ドライバは、例えば、書き込みビット線ドライバである。
【００１６】
第１制限回路は、第１書き込み線に書き込み電流を与えているときに、第１書き込み線の一端の電位を一定値に保つ機能を有していてもよい。
【００１７】
第２制限回路は、第２書き込み線に書き込み電流を与えているときに、第２書き込み線の一端の電位を一定値に保つ機能を有していてもよい。
【００１８】
第３制限回路は、第２書き込み線に書き込み電流を与えているときに、第２書き込み線の他端の電位を一定値に保つ機能を有していてもよい。
【００１９】
第１制限回路は、ＭＯＳトランジスタと、ＭＯＳトランジスタのゲート電位を決定する回路とから構成できる。
【００２０】
第１制限回路は、ＭＯＳトランジスタと、第１書き込み線の一端の電位及び基準電位に基づいて、ＭＯＳトランジスタのゲート電位を決定する差動増幅器とから構成できる。
【００２１】
第２制限回路は、ＭＯＳトランジスタと、ＭＯＳトランジスタのゲート電位を決定する回路とから構成できる。
【００２２】
第２制限回路は、ＭＯＳトランジスタと、第２書き込み線の一端の電位及び基準電位に基づいて、ＭＯＳトランジスタのゲート電位を決定する差動増幅器とから構成できる。
【００２３】
第３制限回路は、ＭＯＳトランジスタと、ＭＯＳトランジスタのゲート電位を決定する回路とから構成できる。
【００２４】
第３制限回路は、ＭＯＳトランジスタと、第２書き込み線の他端の電位及び基準電位に基づいて、ＭＯＳトランジスタのゲート電位を決定する差動増幅器とから構成できる。
【００２５】
メモリセルアレイは、クロスポイント型セルアレイ構造を有していてもよい。
【００２６】
【発明の実施の形態】
以下、図面を参照しながら、本発明の例に関わる磁気ランダムアクセスメモリについて詳細に説明する。
【００２７】
１． 全体構成
図１は、本発明の実施の形態に関わる磁気ランダムアクセスメモリの主要部を示すブロック図である。
【００２８】
メモリチップ１０内には、メモリセルアレイ、例えば、磁気抵抗効果素子をメモリセルとするＭＲＡＭメモリセルアレイ１１、書き込みワード線ドライバ・デコーダ１２、書き込みビット線ドライバ・デコーダ１３Ａ，１３Ｂ及びパワーオン検知回路１４が配置される。
【００２９】
書き込みワード線ドライバ・デコーダ１２は、メモリセルアレイ１１のロウ方向の一端に設けられる。書き込みワード線ドライバ・デコーダ１２は、書き込み動作時、ロウアドレス信号ＲＡをデコードし、かつ、ロウアドレス信号ＲＡにより選択された書き込みワード線ＷＷＬに、常に一方向に向かう書き込み電流を流す機能を有する。
【００３０】
書き込みビット線ドライバ・デコーダ１３Ａは、メモリセルアレイ１１のカラム方向の一端に設けられ、書き込みビット線ドライバ・デコーダ１３Ｂは、メモリセルアレイ１１のカラム方向の他端に設けられる。書き込みビット線ドライバ・デコーダ１３Ａ，１３Ｂは、書き込み動作時、カラムアドレス信号ＣＡをデコードし、かつ、カラムアドレス信号ＣＡにより選択された書き込みビット線ＷＢＬに、プログラムデータＤＡＴＡの値に応じた向きの書き込み電流を流す機能を有する。
【００３１】
パワーオン検知回路１４は、電源投入を検知する機能を有する。パワーオン検知回路１４は、電源投入後、半導体メモリ内の全ての内部回路の初期化動作が完了したことを確認すると、検知信号ＣＨＲＤＹを“Ｌ”から“Ｈ”に変える。検知信号ＣＨＲＤＹは、書き込みワード線ドライバ・デコーダ１２及び書き込みビット線ドライバ・デコーダ１３Ａ，１３Ｂに供給される。
【００３２】
２． 書き込みワード線ドライバ・デコーダ
図２は、書き込みワード線ドライバ・デコーダの回路例を示している。
書き込みワード線ドライバ・デコーダ１２は、複数の書き込みワード線ＷＷＬ１，ＷＷＬ２，・・・ＷＷＬｎに対応した複数のドライバ・デコーダユニット１２−１，１２−２，・・・１２−ｎから構成される。
【００３３】
各ドライバ・デコーダユニットの回路構成は、同じである。
【００３４】
ロウアドレス信号ＲＡが書き込みワード線ＷＷＬ１を選択する場合、ドライバ・デコーダユニット１２−１に入力されるロウアドレス信号ＲＡ１についてのみ、全てのビットが“Ｈ”になる。
【００３５】
一般的には、ロウアドレス信号ＲＡが書き込みワード線ＷＷＬｎを選択する場合、ドライバ・デコーダユニット１２−ｎに入力されるロウアドレス信号ＲＡｎについてのみ、全てのビットが“Ｈ”になる。
【００３６】
ドライバ・デコーダユニット１２−１は、電源端子Ｖｄｄと接地端子Ｖｓｓとの間に直列接続されたＰチャネルＭＯＳトランジスタＰ１，Ｐ２及びＮチャネルＭＯＳトランジスタＮ１と、ＮＡＮＤゲート回路ＮＤ１とから構成される。
【００３７】
ＮＡＮＤゲート回路ＮＤ１には、書き込み信号ＷＲＩＴＥ、検知信号ＣＨＲＤＹ及びロウアドレス信号ＲＡ１が入力される。
【００３８】
書き込み信号ＷＲＩＴＥは、書き込み動作時に“Ｈ”となる信号である。検知信号ＣＨＲＤＹは、上述のように、電源投入後、半導体メモリ内の全ての内部回路の初期化動作が完了した後に“Ｈ”となる。また、書き込みワード線ＷＷＬ１に書き込み電流を流す場合には、ロウアドレス信号ＲＡ１の全てのビットが“Ｈ”になる。
【００３９】
ＮＡＮＤゲート回路ＮＤ１の出力ノードは、ＰチャネルＭＯＳトランジスタＰ２のゲートに接続される。
【００４０】
このため、書き込み信号ＷＲＩＴＥ、検知信号ＣＨＲＤＹ及びロウアドレス信号ＲＡ１の全てが“Ｈ”になると、ＮＡＮＤゲート回路ＮＤ１の出力信号は、“Ｌ”となり、ＰチャネルＭＯＳトランジスタＰ２がオン状態となる。また、ＮチャネルＭＯＳトランジスタＮ１は、検知信号ＣＨＲＤＹが“Ｈ”になると、オフ状態となる。
【００４１】
従って、この時、電源端子Ｖｄｄから書き込みワード線ＷＷＬ１に、書き込み電流が供給される。
【００４２】
ここで、本例では、書き込み電流の値は、ＰチャネルＭＯＳトランジスタＰ１によって制限される。つまり、ＰチャネルＭＯＳトランジスタＰ１のゲート電位ＶＲＥＦＲの値を制御することで、書き込み電流の値が一定値を超えないように制限することができる。
【００４３】
３． 書き込みビット線ドライバ・デコーダ
図３は、書き込みビット線ドライバ・デコーダの回路例を示している。
書き込みビット線ドライバ・デコーダ１３Ａ，１３Ｂは、複数の書き込みビット線ＷＢＬ１，ＷＢＬ２，・・・ＷＢＬｍに対応した複数のドライバ・デコーダユニット１３Ａ−１，１３Ａ−２，・・・１３Ａ−ｍ，１３Ｂ−１，１３Ｂ−２，・・・１３Ｂ−ｍから構成される。
【００４４】
各ドライバ・デコーダユニットの回路構成は、同じである。
【００４５】
カラムアドレス信号ＣＡが書き込みビット線ＷＢＬ１を選択する場合、ドライバ・デコーダユニット１３Ａ−１，１３Ｂ−１に入力されるカラムアドレス信号ＣＡ１についてのみ、全てのビットが“Ｈ”になる。
【００４６】
一般的には、カラムアドレス信号ＣＡが書き込みビット線ＷＢＬｍを選択する場合、ドライバ・デコーダユニット１３Ａ−ｍ，１３Ｂ−ｍに入力されるカラムアドレス信号ＣＡｍについてのみ、全てのビットが“Ｈ”になる。
【００４７】
ドライバ・デコーダユニット１３Ａ−１は、電源端子Ｖｄｄと接地端子Ｖｓｓとの間に直列接続されたＰチャネルＭＯＳトランジスタＰ３，Ｐ４及びＮチャネルＭＯＳトランジスタＮ２と、ＮＡＮＤゲート回路ＮＤ２とから構成される。ドライバ・デコーダユニット１３Ｂ−１は、電源端子Ｖｄｄと接地端子Ｖｓｓとの間に直列接続されたＰチャネルＭＯＳトランジスタＰ５，Ｐ６及びＮチャネルＭＯＳトランジスタＮ３と、ＮＡＮＤゲート回路ＮＤ３とから構成される。
【００４８】
ドライバ・デコーダユニット１３Ａ−１内のＮＡＮＤゲート回路ＮＤ２には、書き込み信号ＷＲＩＴＥ、検知信号ＣＨＲＤＹ、カラムアドレス信号ＣＡ１及びプログラムデータＤＡＴＡが入力される。ドライバ・デコーダユニット１３Ｂ−１内のＮＡＮＤゲート回路ＮＤ３には、書き込み信号ＷＲＩＴＥ、検知信号ＣＨＲＤＹ、カラムアドレス信号ＣＡ１及びプログラムデータとは逆のデータｂＤＡＴＡが入力される。
【００４９】
ＮＡＮＤゲート回路ＮＤ２の出力ノードは、ＰチャネルＭＯＳトランジスタＰ４のゲート及びＮチャネルＭＯＳトランジスタＮ２のゲートに接続され、ＮＡＮＤゲート回路ＮＤ３の出力ノードは、ＰチャネルＭＯＳトランジスタＰ６のゲート及びＮチャネルＭＯＳトランジスタＮ３のゲートに接続される。
【００５０】
このため、書き込み信号ＷＲＩＴＥ、検知信号ＣＨＲＤＹ及びロウアドレス信号ＲＡ１の全てが“Ｈ”になると、プログラムデータＤＡＴＡの値に応じた向きを有する書き込み電流が書き込みビット線ＷＢＬ１に流れる。
【００５１】
例えば、プログラムデータＤＡＴＡが“１”（＝“Ｈ”）の場合、ドライバ・デコーダユニット１３Ａ−１内のＮＡＮＤゲート回路ＮＤ２の出力信号は、“Ｌ”となり、ＰチャネルＭＯＳトランジスタＰ４がオン状態、ＮチャネルＭＯＳトランジスタＮ２は、オフ状態となる。
【００５２】
また、ドライバ・デコーダユニット１３Ｂ−１内のＮＡＮＤゲート回路ＮＤ３の出力信号は、“Ｈ”となり、ＰチャネルＭＯＳトランジスタＰ６がオフ状態、ＮチャネルＭＯＳトランジスタＮ３は、オン状態となる。
【００５３】
従って、この時、書き込みビット線ＷＢＬ１には、ドライバ・デコーダユニット１３Ａ−１からドライバ・デコーダユニット１３Ｂ−１に向かう書き込み電流が流れる。
【００５４】
ここで、本例では、書き込み電流の値は、ドライバ・デコーダユニット１３Ａ−１内のＰチャネルＭＯＳトランジスタＰ３によって制限される。つまり、ＰチャネルＭＯＳトランジスタＰ３のゲート電位ＶＲＥＦＣの値を一定値に設定することで、書き込み電流の値が一定値を超えないように制限することができる。
【００５５】
一方、プログラムデータＤＡＴＡが“０”（＝“Ｌ”）の場合、ドライバ・デコーダユニット１３Ａ−１内のＮＡＮＤゲート回路ＮＤ２の出力信号は、“Ｈ”となり、ＰチャネルＭＯＳトランジスタＰ４がオフ状態、ＮチャネルＭＯＳトランジスタＮ２は、オン状態となる。
【００５６】
また、ドライバ・デコーダユニット１３Ｂ−１内のＮＡＮＤゲート回路ＮＤ３の出力信号は、“Ｌ”となり、ＰチャネルＭＯＳトランジスタＰ６がオン状態、ＮチャネルＭＯＳトランジスタＮ３は、オフ状態となる。
【００５７】
従って、この時、書き込みビット線ＷＢＬ１には、ドライバ・デコーダユニット１３Ｂ−１からドライバ・デコーダユニット１３Ａ−１に向かう書き込み電流が流れる。
【００５８】
ここで、本例では、書き込み電流の値は、ドライバ・デコーダユニット１３Ｂ−１内のＰチャネルＭＯＳトランジスタＰ５によって制限される。つまり、ＰチャネルＭＯＳトランジスタＰ５のゲート電位ＶＲＥＦＣの値を制御することで、書き込み電流の値が一定値を超えないように制限することができる。
【００５９】
４． ＶＲＥＦＲ，ＶＲＥＦＣ生成回路
図４は、ＶＲＥＦＲを生成する回路の例を示している。
【００６０】
この回路は、電源端子Ｖｄｄと接地端子Ｖｓｓの間に直列接続されるＰチャネルＭＯＳトランジスタＰ７及び抵抗Ｒ１と、プラス側入力ノードがＰチャネルＭＯＳトランジスタＰ７と抵抗Ｒ１の接続ノードｎ１に接続され、マイナス側入力ノードにＶＲＥＦＸが入力され、出力ノードがＰチャネルＭＯＳトランジスタＰ７のゲートに接続される差動増幅器ＤＡ１とから構成される。
【００６１】
ＶＲＥＦＸは、書き込みワード線ＷＷＬｎの両端にかかる電圧の最大値、言い換えれば、書き込みワード線ＷＷＬｎに流れる書き込み電流の最大値を決定する信号である。ＶＲＥＦＸの値は、メモリチップ内の回路の動作特性のテスト結果に基づいて決定され、その値は、メモリチップ内の情報記憶部に記憶され、電源投入後に、その情報記憶部から読み出される。
【００６２】
この回路は、ＰチャネルＭＯＳトランジスタＰ７と抵抗Ｒ１の接続ノードｎ１の電位が、ＶＲＥＦＸに等しくなるように、ＰチャネルＭＯＳトランジスタＰ７のゲート電位を制御する。
【００６３】
ここで、ＰチャネルＭＯＳトランジスタＰ７は、図２のＰチャネルＭＯＳトランジスタＰ１に対応し、抵抗Ｒ１は、図２の書き込みワード線ＷＷＬ１の配線抵抗に対応する。
【００６４】
従って、図４のＶＲＥＦＲ生成回路により、書き込みワード線ＷＷＬ１の両端にかかる電圧の最大値は、ＶＲＥＦＸに制限される。即ち、図２の書き込みワード線ＷＷＬ１の配線抵抗をＲ１とすると、書き込みワード線ＷＷＬ１に流れる書き込み電流の最大値は、ＶＲＥＦＸ／Ｒ１に制限される。
【００６５】
図５は、ＶＲＥＦＣを生成する回路の例を示している。
【００６６】
この回路は、電源端子Ｖｄｄと接地端子Ｖｓｓの間に直列接続されるＰチャネルＭＯＳトランジスタＰ８及び抵抗Ｒ２と、プラス側入力ノードがＰチャネルＭＯＳトランジスタＰ８と抵抗Ｒ２の接続ノードｎ２に接続され、マイナス側入力ノードにＶＲＥＦＹが入力され、出力ノードがＰチャネルＭＯＳトランジスタＰ８のゲートに接続される差動増幅器ＤＡ２とから構成される。
【００６７】
ＶＲＥＦＹは、書き込みビット線ＷＢＬｍの両端にかかる電圧の最大値、言い換えれば、書き込みビット線ＷＢＬｍに流れる書き込み電流の最大値を決定する信号である。ＶＲＥＦＹの値は、メモリチップ内の回路の動作特性のテスト結果に基づいて決定され、その値は、メモリチップ内の情報記憶部に記憶され、電源投入後に、その情報記憶部から読み出される。
【００６８】
この回路は、ＰチャネルＭＯＳトランジスタＰ８と抵抗Ｒ２の接続ノードｎ２の電位が、ＶＲＥＦＹに等しくなるように、ＰチャネルＭＯＳトランジスタＰ８のゲート電位を制御する。
【００６９】
ここで、ＰチャネルＭＯＳトランジスタＰ８は、図３のＰチャネルＭＯＳトランジスタＰ３，Ｐ５に対応し、抵抗Ｒ２は、図３の書き込みビット線ＷＢＬ１の配線抵抗に対応する。
【００７０】
従って、図５のＶＲＥＦＣ生成回路により、書き込みビット線ＷＢＬ１の両端にかかる電圧の最大値は、ＶＲＥＦＹに制限される。即ち、図３の書き込みビット線ＷＢＬ１の配線抵抗をＲ２とすると、書き込みビット線ＷＢＬ１に流れる書き込み電流の最大値は、ＶＲＥＦＹ／Ｒ２に制限される。
【００７１】
５． 書き込みワード線ドライバ・デコーダ（変形例）
図６は、書き込みワード線ドライバ・デコーダの変形例を示している。
【００７２】
この書き込みワード線ドライバ・デコーダは、図２の書き込みワード線ドライバ・デコーダ内に、書き込みワード線ＷＷＬｎの両端にかかる最大電圧を一定値以下に制限する回路を設けた点に特徴を有する。
【００７３】
図２の書き込みワード線ドライバ・デコーダ１２では、全てのドライバ・デコーダユニット１２−１，１２−２，・・・１２−ｎに共通に、１つのＶＲＥＦＲ生成回路（図４）を設ければよいが、本例の書き込みワード線ドライバ・デコーダ１２では、各ドライバ・デコーダユニット内に、書き込みワード線ＷＷＬｎの両端にかかる最大電圧を一定値以下に制限する回路を設ける。
【００７４】
書き込みワード線ドライバ・デコーダ１２は、複数の書き込みワード線ＷＷＬ１，ＷＷＬ２，・・・ＷＷＬｎに対応した複数のドライバ・デコーダユニット１２−１，１２−２，・・・１２−ｎから構成される。
【００７５】
各ドライバ・デコーダユニットの回路構成は、同じである。
【００７６】
ロウアドレス信号ＲＡが書き込みワード線ＷＷＬ１を選択する場合、ドライバ・デコーダユニット１２−１に入力されるロウアドレス信号ＲＡ１についてのみ、全てのビットが“Ｈ”になる。同様に、ロウアドレス信号ＲＡが書き込みワード線ＷＷＬｎを選択する場合、ドライバ・デコーダユニット１２−ｎに入力されるロウアドレス信号ＲＡｎについてのみ、全てのビットが“Ｈ”になる。
【００７７】
ドライバ・デコーダユニット１２−１は、電源端子Ｖｄｄと接地端子Ｖｓｓとの間に直列接続されたＰチャネルＭＯＳトランジスタＰ１，Ｐ２及びＮチャネルＭＯＳトランジスタＮ１と、差動増幅器ＤＡ３と、ＮＡＮＤゲート回路ＮＤ１とから構成される。
【００７８】
ＮＡＮＤゲート回路ＮＤ１には、書き込み信号ＷＲＩＴＥ、検知信号ＣＨＲＤＹ及びロウアドレス信号ＲＡ１が入力される。
【００７９】
書き込み信号ＷＲＩＴＥは、書き込み動作時に“Ｈ”となる信号である。検知信号ＣＨＲＤＹは、電源投入後、半導体メモリ内の全ての内部回路の初期化動作が完了した後に“Ｈ”となる。また、書き込みワード線ＷＷＬ１に書き込み電流を流す場合には、ロウアドレス信号ＲＡ１の全てのビットが“Ｈ”になる。
【００８０】
ＮＡＮＤゲート回路ＮＤ１の出力ノードは、ＰチャネルＭＯＳトランジスタＰ２のゲートに接続される。
【００８１】
このため、書き込み信号ＷＲＩＴＥ、検知信号ＣＨＲＤＹ及びロウアドレス信号ＲＡ１の全てが“Ｈ”になると、ＮＡＮＤゲート回路ＮＤ１の出力信号は、“Ｌ”となり、ＰチャネルＭＯＳトランジスタＰ２がオン状態となる。また、ＮチャネルＭＯＳトランジスタＮ１は、検知信号ＣＨＲＤＹが“Ｈ”になると、オフ状態となる。
【００８２】
従って、この時、電源端子Ｖｄｄから書き込みワード線ＷＷＬ１に、書き込み電流が供給される。
【００８３】
ここで、本例では、書き込み電流の値は、ＰチャネルＭＯＳトランジスタＰ１によって制限される。つまり、ＰチャネルＭＯＳトランジスタＰ１のゲート電位は、差動増幅器ＤＡ３によって制御される。差動増幅器ＤＡ３は、ＰチャネルＭＯＳトランジスタＰ２のドレイン電位、即ち、書き込みワード線ＷＷＬ１の一端の電位がＶＬＩＭＩＴに等しくなるように、ＰチャネルＭＯＳトランジスタＰ１のゲート電位を制御する。
【００８４】
従って、書き込みワード線ＷＷＬ１の両端にかかる電圧の最大値は、ＶＬＩＭＩＴに制限される。即ち、書き込みワード線ＷＷＬ１に流れる書き込み電流の最大値は、書き込みワード線ＷＷＬ１の配線抵抗をＲ１とすると、ＶＬＩＭＩＴ／Ｒ１に制限される。
【００８５】
６． 書き込みビット線ドライバ・デコーダ（変形例）
図７は、書き込みビット線ドライバ・デコーダの変形例を示している。
この書き込みビット線ドライバ・デコーダは、図３の書き込みビット線ドライバ・デコーダ内に、書き込みビット線ＷＢＬｍの両端にかかる最大電圧を一定値以下に制限する回路を設けた点に特徴を有する。
【００８６】
図３の書き込みビット線ドライバ・デコーダ１３Ａ，１３Ｂでは、全てのドライバ・デコーダユニット１３Ａ−１，１３Ａ−２，・・・１３Ａ−ｍ，１３Ｂ−１，１３Ｂ−２，・・・１３Ｂ−ｍに共通に、１つのＶＲＥＦＣ生成回路（図５）を設ければよいが、本例の書き込みビット線ドライバ・デコーダ１３Ａ，１３Ｂでは、各ドライバ・デコーダユニット内に、書き込みビット線ＷＢＬｍの両端にかかる最大電圧を一定値以下に制限する回路を設ける。
【００８７】
書き込みビット線ドライバ・デコーダ１３Ａ，１３Ｂは、複数の書き込みビット線ＷＢＬ１，ＷＢＬ２，・・・ＷＢＬｍに対応した複数のドライバ・デコーダユニット１３Ａ−１，１３Ａ−２，・・・１３Ａ−ｍ，１３Ｂ−１，１３Ｂ−２，・・・１３Ｂ−ｍから構成される。
【００８８】
各ドライバ・デコーダユニットの回路構成は、同じである。
【００８９】
カラムアドレス信号ＣＡが書き込みビット線ＷＢＬ１を選択する場合、ドライバ・デコーダユニット１３Ａ−１，１３Ｂ−１に入力されるカラムアドレス信号ＣＡ１についてのみ、全てのビットが“Ｈ”になる。同様に、カラムアドレス信号ＣＡが書き込みビット線ＷＢＬｍを選択する場合、ドライバ・デコーダユニット１３Ａ−ｍ，１３Ｂ−ｍに入力されるカラムアドレス信号ＣＡｍについてのみ、全てのビットが“Ｈ”になる。
【００９０】
ドライバ・デコーダユニット１３Ａ−１は、電源端子Ｖｄｄと接地端子Ｖｓｓとの間に直列接続されたＰチャネルＭＯＳトランジスタＰ３，Ｐ４及びＮチャネルＭＯＳトランジスタＮ２と、差動増幅器ＤＡ４と、ＮＡＮＤゲート回路ＮＤ２とから構成される。ドライバ・デコーダユニット１３Ｂ−１は、電源端子Ｖｄｄと接地端子Ｖｓｓとの間に直列接続されたＰチャネルＭＯＳトランジスタＰ５，Ｐ６及びＮチャネルＭＯＳトランジスタＮ３と、差動増幅器ＤＡ５と、ＮＡＮＤゲート回路ＮＤ３とから構成される。
【００９１】
ドライバ・デコーダユニット１３Ａ−１内のＮＡＮＤゲート回路ＮＤ２には、書き込み信号ＷＲＩＴＥ、検知信号ＣＨＲＤＹ、カラムアドレス信号ＣＡ１及びプログラムデータＤＡＴＡが入力される。ドライバ・デコーダユニット１３Ｂ−１内のＮＡＮＤゲート回路ＮＤ３には、書き込み信号ＷＲＩＴＥ、検知信号ＣＨＲＤＹ、カラムアドレス信号ＣＡ１及びプログラムデータとは逆のデータｂＤＡＴＡが入力される。
【００９２】
ＮＡＮＤゲート回路ＮＤ２の出力ノードは、ＰチャネルＭＯＳトランジスタＰ４のゲート及びＮチャネルＭＯＳトランジスタＮ２のゲートに接続され、ＮＡＮＤゲート回路ＮＤ３の出力ノードは、ＰチャネルＭＯＳトランジスタＰ６のゲート及びＮチャネルＭＯＳトランジスタＮ３のゲートに接続される。
【００９３】
このため、書き込み信号ＷＲＩＴＥ、検知信号ＣＨＲＤＹ及びロウアドレス信号ＲＡ１の全てが“Ｈ”になると、プログラムデータＤＡＴＡの値に応じた向きを有する書き込み電流が書き込みビット線ＷＢＬ１に流れる。
【００９４】
例えば、プログラムデータＤＡＴＡが“１”（＝“Ｈ”）の場合、ドライバ・デコーダユニット１３Ａ−１内のＮＡＮＤゲート回路ＮＤ２の出力信号は、“Ｌ”となり、ＰチャネルＭＯＳトランジスタＰ４がオン状態、ＮチャネルＭＯＳトランジスタＮ２は、オフ状態となる。
【００９５】
また、ドライバ・デコーダユニット１３Ｂ−１内のＮＡＮＤゲート回路ＮＤ３の出力信号は、“Ｈ”となり、ＰチャネルＭＯＳトランジスタＰ６がオフ状態、ＮチャネルＭＯＳトランジスタＮ３は、オン状態となる。
【００９６】
従って、この時、書き込みビット線ＷＢＬ１には、ドライバ・デコーダユニット１３Ａ−１からドライバ・デコーダユニット１３Ｂ−１に向かう書き込み電流が流れる。
【００９７】
ここで、本例では、書き込み電流の値は、ドライバ・デコーダユニット１３Ａ−１内のＰチャネルＭＯＳトランジスタＰ３によって制限される。つまり、ＰチャネルＭＯＳトランジスタＰ３のゲート電位は、差動増幅器ＤＡ４によって制御される。差動増幅器ＤＡ４は、ＰチャネルＭＯＳトランジスタＰ４のドレイン電位、即ち、書き込みビット線ＷＢＬ１の一端の電位がＶＬＩＭＩＴに等しくなるように、ＰチャネルＭＯＳトランジスタＰ３のゲート電位を制御する。
【００９８】
従って、書き込みビット線ＷＢＬ１の両端にかかる電圧の最大値は、ＶＬＩＭＩＴに制限される。即ち、書き込みビット線ＷＢＬ１に流れる書き込み電流の最大値は、書き込みビット線ＷＢＬ１の配線抵抗をＲ２とすると、ＶＬＩＭＩＴ／Ｒ２に制限される。
【００９９】
プログラムデータＤＡＴＡが“０”（＝“Ｌ”）の場合、ドライバ・デコーダユニット１３Ａ−１内のＮＡＮＤゲート回路ＮＤ２の出力信号は、“Ｈ”となり、ＰチャネルＭＯＳトランジスタＰ４がオフ状態、ＮチャネルＭＯＳトランジスタＮ２は、オン状態となる。
【０１００】
また、ドライバ・デコーダユニット１３Ｂ−１内のＮＡＮＤゲート回路ＮＤ３の出力信号は、“Ｌ”となり、ＰチャネルＭＯＳトランジスタＰ６がオン状態、ＮチャネルＭＯＳトランジスタＮ３は、オフ状態となる。
【０１０１】
従って、この時、書き込みビット線ＷＢＬ１には、ドライバ・デコーダユニット１３Ｂ−１からドライバ・デコーダユニット１３Ａ−１に向かう書き込み電流が流れる。
【０１０２】
ここで、本例では、書き込み電流の値は、ドライバ・デコーダユニット１３Ｂ−１内のＰチャネルＭＯＳトランジスタＰ５によって制限される。つまり、ＰチャネルＭＯＳトランジスタＰ５のゲート電位は、差動増幅器ＤＡ５によって制御される。差動増幅器ＤＡ５は、ＰチャネルＭＯＳトランジスタＰ６のドレイン電位、即ち、書き込みビット線ＷＢＬ１の他端の電位がＶＬＩＭＩＴに等しくなるように、ＰチャネルＭＯＳトランジスタＰ５のゲート電位を制御する。
【０１０３】
従って、書き込みビット線ＷＢＬ１の両端にかかる電圧の最大値は、ＶＬＩＭＩＴに制限される。即ち、書き込みビット線ＷＢＬ１に流れる書き込み電流の最大値は、書き込みビット線ＷＢＬ１の配線抵抗をＲ２とすると、ＶＬＩＭＩＴ／Ｒ２に制限される。
【０１０４】
７． まとめ
このように、本発明の例に関わる磁気ランダムアクセスメモリでは、書き込みワード線又は書き込みビット線に流れる書き込み電流の値を一定値以下に制限できる。これにより、書き込み動作時に、選択されたメモリセルに隣接する非選択のメモリセルに対して、誤データが書き込まれることを防止できる。
【０１０５】
また、クロスポイント型セルアレイ構造を有する場合には、書き込みワード線と書き込みビット線が磁気抵抗効果素子を経由して互いに接続されるが、本発明の例によれば、書き込みワード線の一端の電位及び書き込みビット線の一端の電位を制御することで、磁気抵抗効果素子にかかる電圧を一定値以下に制限し、磁気抵抗効果素子の破壊を防止できる。
【０１０６】
【発明の効果】
以上、説明したように、本発明の例によれば、書き込みドライバに、書き込み電流の値が一定値以下に制限される回路を設けたことにより、書き込み電流の流れ過ぎによる誤書き込みを防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に関わる半導体メモリの主要部を示すブロック図。
【図２】書き込みワード線ドライバ・デコーダの例を示す回路図。
【図３】書き込みビット線ドライバ・デコーダの例を示す回路図。
【図４】ＶＲＥＦＲを生成する回路の例を示す回路図。
【図５】ＶＲＥＦＣを生成する回路の例を示す回路図。
【図６】書き込みワード線ドライバ・デコーダの他の例を示す回路図。
【図７】書き込みビット線ドライバ・デコーダの他の例を示す回路図。
【符号の説明】
１０ ：メモリチップ、
１１ ：メモリセルアレイ、
１２ ：書き込みワード線ドライバ・デコーダ、
１３Ａ，１３Ｂ ：書き込みビット線ドライバ・デコーダ、
１４ ：パワーオン検知回路、
Ｎ１，Ｎ２，Ｎ３ ：ＮチャネルＭＯＳトランジスタ、
Ｐ１，Ｐ２，・・・Ｐ７ ：ＰチャネルＭＯＳトランジスタ、
ＤＡ１，ＤＡ２・・・ＤＡ５ ：差動アンプ、
ＮＤ１，ＮＤ２，ＮＤ３ ：ＮＡＮＤゲート回路、
Ｒ１，Ｒ２ ：抵抗。
【発明の属する技術分野】
本発明は、磁気抵抗効果素子を記憶素子として用いる磁気ランダムアクセスメモリ (Magnetic Random Access Memory; MRAM) に関する。
【０００２】
【従来の技術】
近年、磁気抵抗効果を利用してデータを不揮発に記憶する磁気ランダムアクセスメモリの研究、開発が頻繁に行われている。
【０００３】
磁気ランダムアクセスメモリは、磁気抵抗効果素子（ＴＭＲ素子、ＧＭＲ素子など）により、“１”，“０”−データを記憶する。磁気抵抗効果素子の基本構造は、２つの磁性層によりトンネルバリアを挟み込んだ構造である。
【０００４】
磁気抵抗効果素子に記憶されるデータは、２つの磁性層の磁化の向きが同じ（平行状態）か、又は、逆（反平行状態）かによって判断される。
【０００５】
ここで、２つの磁性層のうちの１つ（固定層）には、固定層の磁化の向きを固定するための反磁性層が接触される。その結果、実際には、２つの磁性層のうちの他の１つ（自由層）の磁化の向きによって、磁気抵抗効果素子に記憶されるデータが決定される。
【０００６】
磁気抵抗効果素子の磁化が平行状態となった場合、その磁気抵抗効果素子を構成する２つの磁性層の間に挟まれたトンネルバリアのトンネル抵抗は、最も低くなる。この状態が、例えば、“１”−状態である。また、磁気抵抗効果素子の磁化が反平行状態となった場合、その磁気抵抗効果素子を構成する２つの磁性層の間に挟まれたトンネルバリアのトンネル抵抗は、最も高くなる。この状態が、例えば、“０”−状態である。
【０００７】
【発明が解決しようとする課題】
磁気ランダムアクセスメモリでは、データをプログラミングするに当たって書き込み電流を使用する。書き込み電流は、磁気抵抗効果素子が位置するポイントで互いに交差する２本の書き込み線に流す。磁気抵抗効果素子の磁化の状態は、この２本の書き込み線に流れる書き込み電流により発生する合成磁界によって制御される。
【０００８】
ところで、磁気ランダムアクセスメモリの特徴の一つは、メモリセル（磁気抵抗効果素子）の高集積化である。しかし、素子の微細化、高集積化が顕著となることにより、製造時におけるパターンのずれ、素子形状のばらつきなどに起因する素子特性のばらつきが無視できなくなる。
【０００９】
例えば、プロセスばらつきにより、書き込みドライバを構成するトランジスタの閾値電圧にばらつきが生じると、プログラムに必要な磁界の強さを超える磁界を発生させる大きな書き込み電流が書き込み線に流れる可能性がある。
【００１０】
この場合、プログラムの対象となる選択されたメモリセル（磁気抵抗効果素子）に隣接する非選択のメモリセル（磁気抵抗効果素子）に、プログラムデータが誤書き込みされることがある。
【００１１】
本発明は、このような問題を解決するためになされたもので、その目的は、書き込みドライバに、書き込み電流の値が一定値以下に制限される回路を設け、書き込み電流の流れ過ぎによる誤書き込みを防止することにある。
【００１２】
【課題を解決するための手段】
本発明の磁気ランダムアクセスメモリは、磁性層を有する素子をメモリセルとしたメモリセルアレイと、メモリセルにデータを書き込むために使用される第１書き込み線と、第１書き込み線の一端に接続される第１ドライバとを備え、第１ドライバは、第１書き込み線に与える書き込み電流の値を一定値以下に制限する第１制限回路を有する。
【００１３】
本発明の磁気ランダムアクセスメモリは、さらに、メモリセルにデータを書き込むために使用され、第１書き込み線に交差する第２書き込み線と、第２書き込み線の一端に接続される第２ドライバとを備えていてもよい。第２ドライバは、第２書き込み線に与える書き込み電流の値を一定値以下に制限する第２制限回路を有していてもよい。
【００１４】
本発明の磁気ランダムアクセスメモリは、さらに、第２書き込み線の他端に接続される第３ドライバを備えていてもよい。第３ドライバは、第２書き込み線に与える書き込み電流の値を一定値以下に制限する第３制限回路を有していてもよい。
【００１５】
第１書き込み線は、例えば、書き込みワード線、第１ドライバは、例えば、書き込みワード線ドライバであり、第２書き込み線は、例えば、書き込みビット線、第２及び第３ドライバは、例えば、書き込みビット線ドライバである。
【００１６】
第１制限回路は、第１書き込み線に書き込み電流を与えているときに、第１書き込み線の一端の電位を一定値に保つ機能を有していてもよい。
【００１７】
第２制限回路は、第２書き込み線に書き込み電流を与えているときに、第２書き込み線の一端の電位を一定値に保つ機能を有していてもよい。
【００１８】
第３制限回路は、第２書き込み線に書き込み電流を与えているときに、第２書き込み線の他端の電位を一定値に保つ機能を有していてもよい。
【００１９】
第１制限回路は、ＭＯＳトランジスタと、ＭＯＳトランジスタのゲート電位を決定する回路とから構成できる。
【００２０】
第１制限回路は、ＭＯＳトランジスタと、第１書き込み線の一端の電位及び基準電位に基づいて、ＭＯＳトランジスタのゲート電位を決定する差動増幅器とから構成できる。
【００２１】
第２制限回路は、ＭＯＳトランジスタと、ＭＯＳトランジスタのゲート電位を決定する回路とから構成できる。
【００２２】
第２制限回路は、ＭＯＳトランジスタと、第２書き込み線の一端の電位及び基準電位に基づいて、ＭＯＳトランジスタのゲート電位を決定する差動増幅器とから構成できる。
【００２３】
第３制限回路は、ＭＯＳトランジスタと、ＭＯＳトランジスタのゲート電位を決定する回路とから構成できる。
【００２４】
第３制限回路は、ＭＯＳトランジスタと、第２書き込み線の他端の電位及び基準電位に基づいて、ＭＯＳトランジスタのゲート電位を決定する差動増幅器とから構成できる。
【００２５】
メモリセルアレイは、クロスポイント型セルアレイ構造を有していてもよい。
【００２６】
【発明の実施の形態】
以下、図面を参照しながら、本発明の例に関わる磁気ランダムアクセスメモリについて詳細に説明する。
【００２７】
１． 全体構成
図１は、本発明の実施の形態に関わる磁気ランダムアクセスメモリの主要部を示すブロック図である。
【００２８】
メモリチップ１０内には、メモリセルアレイ、例えば、磁気抵抗効果素子をメモリセルとするＭＲＡＭメモリセルアレイ１１、書き込みワード線ドライバ・デコーダ１２、書き込みビット線ドライバ・デコーダ１３Ａ，１３Ｂ及びパワーオン検知回路１４が配置される。
【００２９】
書き込みワード線ドライバ・デコーダ１２は、メモリセルアレイ１１のロウ方向の一端に設けられる。書き込みワード線ドライバ・デコーダ１２は、書き込み動作時、ロウアドレス信号ＲＡをデコードし、かつ、ロウアドレス信号ＲＡにより選択された書き込みワード線ＷＷＬに、常に一方向に向かう書き込み電流を流す機能を有する。
【００３０】
書き込みビット線ドライバ・デコーダ１３Ａは、メモリセルアレイ１１のカラム方向の一端に設けられ、書き込みビット線ドライバ・デコーダ１３Ｂは、メモリセルアレイ１１のカラム方向の他端に設けられる。書き込みビット線ドライバ・デコーダ１３Ａ，１３Ｂは、書き込み動作時、カラムアドレス信号ＣＡをデコードし、かつ、カラムアドレス信号ＣＡにより選択された書き込みビット線ＷＢＬに、プログラムデータＤＡＴＡの値に応じた向きの書き込み電流を流す機能を有する。
【００３１】
パワーオン検知回路１４は、電源投入を検知する機能を有する。パワーオン検知回路１４は、電源投入後、半導体メモリ内の全ての内部回路の初期化動作が完了したことを確認すると、検知信号ＣＨＲＤＹを“Ｌ”から“Ｈ”に変える。検知信号ＣＨＲＤＹは、書き込みワード線ドライバ・デコーダ１２及び書き込みビット線ドライバ・デコーダ１３Ａ，１３Ｂに供給される。
【００３２】
２． 書き込みワード線ドライバ・デコーダ
図２は、書き込みワード線ドライバ・デコーダの回路例を示している。
書き込みワード線ドライバ・デコーダ１２は、複数の書き込みワード線ＷＷＬ１，ＷＷＬ２，・・・ＷＷＬｎに対応した複数のドライバ・デコーダユニット１２−１，１２−２，・・・１２−ｎから構成される。
【００３３】
各ドライバ・デコーダユニットの回路構成は、同じである。
【００３４】
ロウアドレス信号ＲＡが書き込みワード線ＷＷＬ１を選択する場合、ドライバ・デコーダユニット１２−１に入力されるロウアドレス信号ＲＡ１についてのみ、全てのビットが“Ｈ”になる。
【００３５】
一般的には、ロウアドレス信号ＲＡが書き込みワード線ＷＷＬｎを選択する場合、ドライバ・デコーダユニット１２−ｎに入力されるロウアドレス信号ＲＡｎについてのみ、全てのビットが“Ｈ”になる。
【００３６】
ドライバ・デコーダユニット１２−１は、電源端子Ｖｄｄと接地端子Ｖｓｓとの間に直列接続されたＰチャネルＭＯＳトランジスタＰ１，Ｐ２及びＮチャネルＭＯＳトランジスタＮ１と、ＮＡＮＤゲート回路ＮＤ１とから構成される。
【００３７】
ＮＡＮＤゲート回路ＮＤ１には、書き込み信号ＷＲＩＴＥ、検知信号ＣＨＲＤＹ及びロウアドレス信号ＲＡ１が入力される。
【００３８】
書き込み信号ＷＲＩＴＥは、書き込み動作時に“Ｈ”となる信号である。検知信号ＣＨＲＤＹは、上述のように、電源投入後、半導体メモリ内の全ての内部回路の初期化動作が完了した後に“Ｈ”となる。また、書き込みワード線ＷＷＬ１に書き込み電流を流す場合には、ロウアドレス信号ＲＡ１の全てのビットが“Ｈ”になる。
【００３９】
ＮＡＮＤゲート回路ＮＤ１の出力ノードは、ＰチャネルＭＯＳトランジスタＰ２のゲートに接続される。
【００４０】
このため、書き込み信号ＷＲＩＴＥ、検知信号ＣＨＲＤＹ及びロウアドレス信号ＲＡ１の全てが“Ｈ”になると、ＮＡＮＤゲート回路ＮＤ１の出力信号は、“Ｌ”となり、ＰチャネルＭＯＳトランジスタＰ２がオン状態となる。また、ＮチャネルＭＯＳトランジスタＮ１は、検知信号ＣＨＲＤＹが“Ｈ”になると、オフ状態となる。
【００４１】
従って、この時、電源端子Ｖｄｄから書き込みワード線ＷＷＬ１に、書き込み電流が供給される。
【００４２】
ここで、本例では、書き込み電流の値は、ＰチャネルＭＯＳトランジスタＰ１によって制限される。つまり、ＰチャネルＭＯＳトランジスタＰ１のゲート電位ＶＲＥＦＲの値を制御することで、書き込み電流の値が一定値を超えないように制限することができる。
【００４３】
３． 書き込みビット線ドライバ・デコーダ
図３は、書き込みビット線ドライバ・デコーダの回路例を示している。
書き込みビット線ドライバ・デコーダ１３Ａ，１３Ｂは、複数の書き込みビット線ＷＢＬ１，ＷＢＬ２，・・・ＷＢＬｍに対応した複数のドライバ・デコーダユニット１３Ａ−１，１３Ａ−２，・・・１３Ａ−ｍ，１３Ｂ−１，１３Ｂ−２，・・・１３Ｂ−ｍから構成される。
【００４４】
各ドライバ・デコーダユニットの回路構成は、同じである。
【００４５】
カラムアドレス信号ＣＡが書き込みビット線ＷＢＬ１を選択する場合、ドライバ・デコーダユニット１３Ａ−１，１３Ｂ−１に入力されるカラムアドレス信号ＣＡ１についてのみ、全てのビットが“Ｈ”になる。
【００４６】
一般的には、カラムアドレス信号ＣＡが書き込みビット線ＷＢＬｍを選択する場合、ドライバ・デコーダユニット１３Ａ−ｍ，１３Ｂ−ｍに入力されるカラムアドレス信号ＣＡｍについてのみ、全てのビットが“Ｈ”になる。
【００４７】
ドライバ・デコーダユニット１３Ａ−１は、電源端子Ｖｄｄと接地端子Ｖｓｓとの間に直列接続されたＰチャネルＭＯＳトランジスタＰ３，Ｐ４及びＮチャネルＭＯＳトランジスタＮ２と、ＮＡＮＤゲート回路ＮＤ２とから構成される。ドライバ・デコーダユニット１３Ｂ−１は、電源端子Ｖｄｄと接地端子Ｖｓｓとの間に直列接続されたＰチャネルＭＯＳトランジスタＰ５，Ｐ６及びＮチャネルＭＯＳトランジスタＮ３と、ＮＡＮＤゲート回路ＮＤ３とから構成される。
【００４８】
ドライバ・デコーダユニット１３Ａ−１内のＮＡＮＤゲート回路ＮＤ２には、書き込み信号ＷＲＩＴＥ、検知信号ＣＨＲＤＹ、カラムアドレス信号ＣＡ１及びプログラムデータＤＡＴＡが入力される。ドライバ・デコーダユニット１３Ｂ−１内のＮＡＮＤゲート回路ＮＤ３には、書き込み信号ＷＲＩＴＥ、検知信号ＣＨＲＤＹ、カラムアドレス信号ＣＡ１及びプログラムデータとは逆のデータｂＤＡＴＡが入力される。
【００４９】
ＮＡＮＤゲート回路ＮＤ２の出力ノードは、ＰチャネルＭＯＳトランジスタＰ４のゲート及びＮチャネルＭＯＳトランジスタＮ２のゲートに接続され、ＮＡＮＤゲート回路ＮＤ３の出力ノードは、ＰチャネルＭＯＳトランジスタＰ６のゲート及びＮチャネルＭＯＳトランジスタＮ３のゲートに接続される。
【００５０】
このため、書き込み信号ＷＲＩＴＥ、検知信号ＣＨＲＤＹ及びロウアドレス信号ＲＡ１の全てが“Ｈ”になると、プログラムデータＤＡＴＡの値に応じた向きを有する書き込み電流が書き込みビット線ＷＢＬ１に流れる。
【００５１】
例えば、プログラムデータＤＡＴＡが“１”（＝“Ｈ”）の場合、ドライバ・デコーダユニット１３Ａ−１内のＮＡＮＤゲート回路ＮＤ２の出力信号は、“Ｌ”となり、ＰチャネルＭＯＳトランジスタＰ４がオン状態、ＮチャネルＭＯＳトランジスタＮ２は、オフ状態となる。
【００５２】
また、ドライバ・デコーダユニット１３Ｂ−１内のＮＡＮＤゲート回路ＮＤ３の出力信号は、“Ｈ”となり、ＰチャネルＭＯＳトランジスタＰ６がオフ状態、ＮチャネルＭＯＳトランジスタＮ３は、オン状態となる。
【００５３】
従って、この時、書き込みビット線ＷＢＬ１には、ドライバ・デコーダユニット１３Ａ−１からドライバ・デコーダユニット１３Ｂ−１に向かう書き込み電流が流れる。
【００５４】
ここで、本例では、書き込み電流の値は、ドライバ・デコーダユニット１３Ａ−１内のＰチャネルＭＯＳトランジスタＰ３によって制限される。つまり、ＰチャネルＭＯＳトランジスタＰ３のゲート電位ＶＲＥＦＣの値を一定値に設定することで、書き込み電流の値が一定値を超えないように制限することができる。
【００５５】
一方、プログラムデータＤＡＴＡが“０”（＝“Ｌ”）の場合、ドライバ・デコーダユニット１３Ａ−１内のＮＡＮＤゲート回路ＮＤ２の出力信号は、“Ｈ”となり、ＰチャネルＭＯＳトランジスタＰ４がオフ状態、ＮチャネルＭＯＳトランジスタＮ２は、オン状態となる。
【００５６】
また、ドライバ・デコーダユニット１３Ｂ−１内のＮＡＮＤゲート回路ＮＤ３の出力信号は、“Ｌ”となり、ＰチャネルＭＯＳトランジスタＰ６がオン状態、ＮチャネルＭＯＳトランジスタＮ３は、オフ状態となる。
【００５７】
従って、この時、書き込みビット線ＷＢＬ１には、ドライバ・デコーダユニット１３Ｂ−１からドライバ・デコーダユニット１３Ａ−１に向かう書き込み電流が流れる。
【００５８】
ここで、本例では、書き込み電流の値は、ドライバ・デコーダユニット１３Ｂ−１内のＰチャネルＭＯＳトランジスタＰ５によって制限される。つまり、ＰチャネルＭＯＳトランジスタＰ５のゲート電位ＶＲＥＦＣの値を制御することで、書き込み電流の値が一定値を超えないように制限することができる。
【００５９】
４． ＶＲＥＦＲ，ＶＲＥＦＣ生成回路
図４は、ＶＲＥＦＲを生成する回路の例を示している。
【００６０】
この回路は、電源端子Ｖｄｄと接地端子Ｖｓｓの間に直列接続されるＰチャネルＭＯＳトランジスタＰ７及び抵抗Ｒ１と、プラス側入力ノードがＰチャネルＭＯＳトランジスタＰ７と抵抗Ｒ１の接続ノードｎ１に接続され、マイナス側入力ノードにＶＲＥＦＸが入力され、出力ノードがＰチャネルＭＯＳトランジスタＰ７のゲートに接続される差動増幅器ＤＡ１とから構成される。
【００６１】
ＶＲＥＦＸは、書き込みワード線ＷＷＬｎの両端にかかる電圧の最大値、言い換えれば、書き込みワード線ＷＷＬｎに流れる書き込み電流の最大値を決定する信号である。ＶＲＥＦＸの値は、メモリチップ内の回路の動作特性のテスト結果に基づいて決定され、その値は、メモリチップ内の情報記憶部に記憶され、電源投入後に、その情報記憶部から読み出される。
【００６２】
この回路は、ＰチャネルＭＯＳトランジスタＰ７と抵抗Ｒ１の接続ノードｎ１の電位が、ＶＲＥＦＸに等しくなるように、ＰチャネルＭＯＳトランジスタＰ７のゲート電位を制御する。
【００６３】
ここで、ＰチャネルＭＯＳトランジスタＰ７は、図２のＰチャネルＭＯＳトランジスタＰ１に対応し、抵抗Ｒ１は、図２の書き込みワード線ＷＷＬ１の配線抵抗に対応する。
【００６４】
従って、図４のＶＲＥＦＲ生成回路により、書き込みワード線ＷＷＬ１の両端にかかる電圧の最大値は、ＶＲＥＦＸに制限される。即ち、図２の書き込みワード線ＷＷＬ１の配線抵抗をＲ１とすると、書き込みワード線ＷＷＬ１に流れる書き込み電流の最大値は、ＶＲＥＦＸ／Ｒ１に制限される。
【００６５】
図５は、ＶＲＥＦＣを生成する回路の例を示している。
【００６６】
この回路は、電源端子Ｖｄｄと接地端子Ｖｓｓの間に直列接続されるＰチャネルＭＯＳトランジスタＰ８及び抵抗Ｒ２と、プラス側入力ノードがＰチャネルＭＯＳトランジスタＰ８と抵抗Ｒ２の接続ノードｎ２に接続され、マイナス側入力ノードにＶＲＥＦＹが入力され、出力ノードがＰチャネルＭＯＳトランジスタＰ８のゲートに接続される差動増幅器ＤＡ２とから構成される。
【００６７】
ＶＲＥＦＹは、書き込みビット線ＷＢＬｍの両端にかかる電圧の最大値、言い換えれば、書き込みビット線ＷＢＬｍに流れる書き込み電流の最大値を決定する信号である。ＶＲＥＦＹの値は、メモリチップ内の回路の動作特性のテスト結果に基づいて決定され、その値は、メモリチップ内の情報記憶部に記憶され、電源投入後に、その情報記憶部から読み出される。
【００６８】
この回路は、ＰチャネルＭＯＳトランジスタＰ８と抵抗Ｒ２の接続ノードｎ２の電位が、ＶＲＥＦＹに等しくなるように、ＰチャネルＭＯＳトランジスタＰ８のゲート電位を制御する。
【００６９】
ここで、ＰチャネルＭＯＳトランジスタＰ８は、図３のＰチャネルＭＯＳトランジスタＰ３，Ｐ５に対応し、抵抗Ｒ２は、図３の書き込みビット線ＷＢＬ１の配線抵抗に対応する。
【００７０】
従って、図５のＶＲＥＦＣ生成回路により、書き込みビット線ＷＢＬ１の両端にかかる電圧の最大値は、ＶＲＥＦＹに制限される。即ち、図３の書き込みビット線ＷＢＬ１の配線抵抗をＲ２とすると、書き込みビット線ＷＢＬ１に流れる書き込み電流の最大値は、ＶＲＥＦＹ／Ｒ２に制限される。
【００７１】
５． 書き込みワード線ドライバ・デコーダ（変形例）
図６は、書き込みワード線ドライバ・デコーダの変形例を示している。
【００７２】
この書き込みワード線ドライバ・デコーダは、図２の書き込みワード線ドライバ・デコーダ内に、書き込みワード線ＷＷＬｎの両端にかかる最大電圧を一定値以下に制限する回路を設けた点に特徴を有する。
【００７３】
図２の書き込みワード線ドライバ・デコーダ１２では、全てのドライバ・デコーダユニット１２−１，１２−２，・・・１２−ｎに共通に、１つのＶＲＥＦＲ生成回路（図４）を設ければよいが、本例の書き込みワード線ドライバ・デコーダ１２では、各ドライバ・デコーダユニット内に、書き込みワード線ＷＷＬｎの両端にかかる最大電圧を一定値以下に制限する回路を設ける。
【００７４】
書き込みワード線ドライバ・デコーダ１２は、複数の書き込みワード線ＷＷＬ１，ＷＷＬ２，・・・ＷＷＬｎに対応した複数のドライバ・デコーダユニット１２−１，１２−２，・・・１２−ｎから構成される。
【００７５】
各ドライバ・デコーダユニットの回路構成は、同じである。
【００７６】
ロウアドレス信号ＲＡが書き込みワード線ＷＷＬ１を選択する場合、ドライバ・デコーダユニット１２−１に入力されるロウアドレス信号ＲＡ１についてのみ、全てのビットが“Ｈ”になる。同様に、ロウアドレス信号ＲＡが書き込みワード線ＷＷＬｎを選択する場合、ドライバ・デコーダユニット１２−ｎに入力されるロウアドレス信号ＲＡｎについてのみ、全てのビットが“Ｈ”になる。
【００７７】
ドライバ・デコーダユニット１２−１は、電源端子Ｖｄｄと接地端子Ｖｓｓとの間に直列接続されたＰチャネルＭＯＳトランジスタＰ１，Ｐ２及びＮチャネルＭＯＳトランジスタＮ１と、差動増幅器ＤＡ３と、ＮＡＮＤゲート回路ＮＤ１とから構成される。
【００７８】
ＮＡＮＤゲート回路ＮＤ１には、書き込み信号ＷＲＩＴＥ、検知信号ＣＨＲＤＹ及びロウアドレス信号ＲＡ１が入力される。
【００７９】
書き込み信号ＷＲＩＴＥは、書き込み動作時に“Ｈ”となる信号である。検知信号ＣＨＲＤＹは、電源投入後、半導体メモリ内の全ての内部回路の初期化動作が完了した後に“Ｈ”となる。また、書き込みワード線ＷＷＬ１に書き込み電流を流す場合には、ロウアドレス信号ＲＡ１の全てのビットが“Ｈ”になる。
【００８０】
ＮＡＮＤゲート回路ＮＤ１の出力ノードは、ＰチャネルＭＯＳトランジスタＰ２のゲートに接続される。
【００８１】
このため、書き込み信号ＷＲＩＴＥ、検知信号ＣＨＲＤＹ及びロウアドレス信号ＲＡ１の全てが“Ｈ”になると、ＮＡＮＤゲート回路ＮＤ１の出力信号は、“Ｌ”となり、ＰチャネルＭＯＳトランジスタＰ２がオン状態となる。また、ＮチャネルＭＯＳトランジスタＮ１は、検知信号ＣＨＲＤＹが“Ｈ”になると、オフ状態となる。
【００８２】
従って、この時、電源端子Ｖｄｄから書き込みワード線ＷＷＬ１に、書き込み電流が供給される。
【００８３】
ここで、本例では、書き込み電流の値は、ＰチャネルＭＯＳトランジスタＰ１によって制限される。つまり、ＰチャネルＭＯＳトランジスタＰ１のゲート電位は、差動増幅器ＤＡ３によって制御される。差動増幅器ＤＡ３は、ＰチャネルＭＯＳトランジスタＰ２のドレイン電位、即ち、書き込みワード線ＷＷＬ１の一端の電位がＶＬＩＭＩＴに等しくなるように、ＰチャネルＭＯＳトランジスタＰ１のゲート電位を制御する。
【００８４】
従って、書き込みワード線ＷＷＬ１の両端にかかる電圧の最大値は、ＶＬＩＭＩＴに制限される。即ち、書き込みワード線ＷＷＬ１に流れる書き込み電流の最大値は、書き込みワード線ＷＷＬ１の配線抵抗をＲ１とすると、ＶＬＩＭＩＴ／Ｒ１に制限される。
【００８５】
６． 書き込みビット線ドライバ・デコーダ（変形例）
図７は、書き込みビット線ドライバ・デコーダの変形例を示している。
この書き込みビット線ドライバ・デコーダは、図３の書き込みビット線ドライバ・デコーダ内に、書き込みビット線ＷＢＬｍの両端にかかる最大電圧を一定値以下に制限する回路を設けた点に特徴を有する。
【００８６】
図３の書き込みビット線ドライバ・デコーダ１３Ａ，１３Ｂでは、全てのドライバ・デコーダユニット１３Ａ−１，１３Ａ−２，・・・１３Ａ−ｍ，１３Ｂ−１，１３Ｂ−２，・・・１３Ｂ−ｍに共通に、１つのＶＲＥＦＣ生成回路（図５）を設ければよいが、本例の書き込みビット線ドライバ・デコーダ１３Ａ，１３Ｂでは、各ドライバ・デコーダユニット内に、書き込みビット線ＷＢＬｍの両端にかかる最大電圧を一定値以下に制限する回路を設ける。
【００８７】
書き込みビット線ドライバ・デコーダ１３Ａ，１３Ｂは、複数の書き込みビット線ＷＢＬ１，ＷＢＬ２，・・・ＷＢＬｍに対応した複数のドライバ・デコーダユニット１３Ａ−１，１３Ａ−２，・・・１３Ａ−ｍ，１３Ｂ−１，１３Ｂ−２，・・・１３Ｂ−ｍから構成される。
【００８８】
各ドライバ・デコーダユニットの回路構成は、同じである。
【００８９】
カラムアドレス信号ＣＡが書き込みビット線ＷＢＬ１を選択する場合、ドライバ・デコーダユニット１３Ａ−１，１３Ｂ−１に入力されるカラムアドレス信号ＣＡ１についてのみ、全てのビットが“Ｈ”になる。同様に、カラムアドレス信号ＣＡが書き込みビット線ＷＢＬｍを選択する場合、ドライバ・デコーダユニット１３Ａ−ｍ，１３Ｂ−ｍに入力されるカラムアドレス信号ＣＡｍについてのみ、全てのビットが“Ｈ”になる。
【００９０】
ドライバ・デコーダユニット１３Ａ−１は、電源端子Ｖｄｄと接地端子Ｖｓｓとの間に直列接続されたＰチャネルＭＯＳトランジスタＰ３，Ｐ４及びＮチャネルＭＯＳトランジスタＮ２と、差動増幅器ＤＡ４と、ＮＡＮＤゲート回路ＮＤ２とから構成される。ドライバ・デコーダユニット１３Ｂ−１は、電源端子Ｖｄｄと接地端子Ｖｓｓとの間に直列接続されたＰチャネルＭＯＳトランジスタＰ５，Ｐ６及びＮチャネルＭＯＳトランジスタＮ３と、差動増幅器ＤＡ５と、ＮＡＮＤゲート回路ＮＤ３とから構成される。
【００９１】
ドライバ・デコーダユニット１３Ａ−１内のＮＡＮＤゲート回路ＮＤ２には、書き込み信号ＷＲＩＴＥ、検知信号ＣＨＲＤＹ、カラムアドレス信号ＣＡ１及びプログラムデータＤＡＴＡが入力される。ドライバ・デコーダユニット１３Ｂ−１内のＮＡＮＤゲート回路ＮＤ３には、書き込み信号ＷＲＩＴＥ、検知信号ＣＨＲＤＹ、カラムアドレス信号ＣＡ１及びプログラムデータとは逆のデータｂＤＡＴＡが入力される。
【００９２】
ＮＡＮＤゲート回路ＮＤ２の出力ノードは、ＰチャネルＭＯＳトランジスタＰ４のゲート及びＮチャネルＭＯＳトランジスタＮ２のゲートに接続され、ＮＡＮＤゲート回路ＮＤ３の出力ノードは、ＰチャネルＭＯＳトランジスタＰ６のゲート及びＮチャネルＭＯＳトランジスタＮ３のゲートに接続される。
【００９３】
このため、書き込み信号ＷＲＩＴＥ、検知信号ＣＨＲＤＹ及びロウアドレス信号ＲＡ１の全てが“Ｈ”になると、プログラムデータＤＡＴＡの値に応じた向きを有する書き込み電流が書き込みビット線ＷＢＬ１に流れる。
【００９４】
例えば、プログラムデータＤＡＴＡが“１”（＝“Ｈ”）の場合、ドライバ・デコーダユニット１３Ａ−１内のＮＡＮＤゲート回路ＮＤ２の出力信号は、“Ｌ”となり、ＰチャネルＭＯＳトランジスタＰ４がオン状態、ＮチャネルＭＯＳトランジスタＮ２は、オフ状態となる。
【００９５】
また、ドライバ・デコーダユニット１３Ｂ−１内のＮＡＮＤゲート回路ＮＤ３の出力信号は、“Ｈ”となり、ＰチャネルＭＯＳトランジスタＰ６がオフ状態、ＮチャネルＭＯＳトランジスタＮ３は、オン状態となる。
【００９６】
従って、この時、書き込みビット線ＷＢＬ１には、ドライバ・デコーダユニット１３Ａ−１からドライバ・デコーダユニット１３Ｂ−１に向かう書き込み電流が流れる。
【００９７】
ここで、本例では、書き込み電流の値は、ドライバ・デコーダユニット１３Ａ−１内のＰチャネルＭＯＳトランジスタＰ３によって制限される。つまり、ＰチャネルＭＯＳトランジスタＰ３のゲート電位は、差動増幅器ＤＡ４によって制御される。差動増幅器ＤＡ４は、ＰチャネルＭＯＳトランジスタＰ４のドレイン電位、即ち、書き込みビット線ＷＢＬ１の一端の電位がＶＬＩＭＩＴに等しくなるように、ＰチャネルＭＯＳトランジスタＰ３のゲート電位を制御する。
【００９８】
従って、書き込みビット線ＷＢＬ１の両端にかかる電圧の最大値は、ＶＬＩＭＩＴに制限される。即ち、書き込みビット線ＷＢＬ１に流れる書き込み電流の最大値は、書き込みビット線ＷＢＬ１の配線抵抗をＲ２とすると、ＶＬＩＭＩＴ／Ｒ２に制限される。
【００９９】
プログラムデータＤＡＴＡが“０”（＝“Ｌ”）の場合、ドライバ・デコーダユニット１３Ａ−１内のＮＡＮＤゲート回路ＮＤ２の出力信号は、“Ｈ”となり、ＰチャネルＭＯＳトランジスタＰ４がオフ状態、ＮチャネルＭＯＳトランジスタＮ２は、オン状態となる。
【０１００】
また、ドライバ・デコーダユニット１３Ｂ−１内のＮＡＮＤゲート回路ＮＤ３の出力信号は、“Ｌ”となり、ＰチャネルＭＯＳトランジスタＰ６がオン状態、ＮチャネルＭＯＳトランジスタＮ３は、オフ状態となる。
【０１０１】
従って、この時、書き込みビット線ＷＢＬ１には、ドライバ・デコーダユニット１３Ｂ−１からドライバ・デコーダユニット１３Ａ−１に向かう書き込み電流が流れる。
【０１０２】
ここで、本例では、書き込み電流の値は、ドライバ・デコーダユニット１３Ｂ−１内のＰチャネルＭＯＳトランジスタＰ５によって制限される。つまり、ＰチャネルＭＯＳトランジスタＰ５のゲート電位は、差動増幅器ＤＡ５によって制御される。差動増幅器ＤＡ５は、ＰチャネルＭＯＳトランジスタＰ６のドレイン電位、即ち、書き込みビット線ＷＢＬ１の他端の電位がＶＬＩＭＩＴに等しくなるように、ＰチャネルＭＯＳトランジスタＰ５のゲート電位を制御する。
【０１０３】
従って、書き込みビット線ＷＢＬ１の両端にかかる電圧の最大値は、ＶＬＩＭＩＴに制限される。即ち、書き込みビット線ＷＢＬ１に流れる書き込み電流の最大値は、書き込みビット線ＷＢＬ１の配線抵抗をＲ２とすると、ＶＬＩＭＩＴ／Ｒ２に制限される。
【０１０４】
７． まとめ
このように、本発明の例に関わる磁気ランダムアクセスメモリでは、書き込みワード線又は書き込みビット線に流れる書き込み電流の値を一定値以下に制限できる。これにより、書き込み動作時に、選択されたメモリセルに隣接する非選択のメモリセルに対して、誤データが書き込まれることを防止できる。
【０１０５】
また、クロスポイント型セルアレイ構造を有する場合には、書き込みワード線と書き込みビット線が磁気抵抗効果素子を経由して互いに接続されるが、本発明の例によれば、書き込みワード線の一端の電位及び書き込みビット線の一端の電位を制御することで、磁気抵抗効果素子にかかる電圧を一定値以下に制限し、磁気抵抗効果素子の破壊を防止できる。
【０１０６】
【発明の効果】
以上、説明したように、本発明の例によれば、書き込みドライバに、書き込み電流の値が一定値以下に制限される回路を設けたことにより、書き込み電流の流れ過ぎによる誤書き込みを防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に関わる半導体メモリの主要部を示すブロック図。
【図２】書き込みワード線ドライバ・デコーダの例を示す回路図。
【図３】書き込みビット線ドライバ・デコーダの例を示す回路図。
【図４】ＶＲＥＦＲを生成する回路の例を示す回路図。
【図５】ＶＲＥＦＣを生成する回路の例を示す回路図。
【図６】書き込みワード線ドライバ・デコーダの他の例を示す回路図。
【図７】書き込みビット線ドライバ・デコーダの他の例を示す回路図。
【符号の説明】
１０ ：メモリチップ、
１１ ：メモリセルアレイ、
１２ ：書き込みワード線ドライバ・デコーダ、
１３Ａ，１３Ｂ ：書き込みビット線ドライバ・デコーダ、
１４ ：パワーオン検知回路、
Ｎ１，Ｎ２，Ｎ３ ：ＮチャネルＭＯＳトランジスタ、
Ｐ１，Ｐ２，・・・Ｐ７ ：ＰチャネルＭＯＳトランジスタ、
ＤＡ１，ＤＡ２・・・ＤＡ５ ：差動アンプ、
ＮＤ１，ＮＤ２，ＮＤ３ ：ＮＡＮＤゲート回路、
Ｒ１，Ｒ２ ：抵抗。
Claims (3)
- 磁性層を有する素子をメモリセルとしたメモリセルアレイと、前記メモリセルにデータを書き込むために使用される第１書き込み線と、前記第１書き込み線の一端に接続される第１ドライバとを具備し、
前記第１ドライバは、前記第１書き込み線に与える書き込み電流の値を一定値以下に制限する第１制限回路を有し、
前記第１制限回路は、ＭＯＳトランジスタと、前記第１書き込み線の一端の電位及び基準電位に基づいて、前記ＭＯＳトランジスタのゲート電位を決定する差動増幅器とから構成される
ことを特徴とする磁気ランダムアクセスメモリ。 - 請求項１記載の磁気ランダムアクセスメモリにおいて、さらに、前記メモリセルにデータを書き込むために使用され、前記第１書き込み線に交差する第２書き込み線と、前記第２書き込み線の一端に接続される第２ドライバとを具備し、前記第２ドライバは、前記第２書き込み線に与える書き込み電流の値を一定値以下に制限する第２制限回路を有することを特徴とする磁気ランダムアクセスメモリ。
- 請求項２記載の磁気ランダムアクセスメモリにおいて、さらに、前記第２書き込み線の他端に接続される第３ドライバを具備し、前記第３ドライバは、前記第２書き込み線に与える書き込み電流の値を一定値以下に制限する第３制限回路を有することを特徴とする磁気ランダムアクセスメモリ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002279744A JP4131923B2 (ja) | 2002-09-25 | 2002-09-25 | 磁気ランダムアクセスメモリ |
| US10/368,609 US6842362B2 (en) | 2002-09-25 | 2003-02-20 | Magnetic random access memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002279744A JP4131923B2 (ja) | 2002-09-25 | 2002-09-25 | 磁気ランダムアクセスメモリ |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004118922A JP2004118922A (ja) | 2004-04-15 |
| JP2004118922A5 JP2004118922A5 (ja) | 2005-11-17 |
| JP4131923B2 true JP4131923B2 (ja) | 2008-08-13 |
Family
ID=31987105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002279744A Expired - Fee Related JP4131923B2 (ja) | 2002-09-25 | 2002-09-25 | 磁気ランダムアクセスメモリ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6842362B2 (ja) |
| JP (1) | JP4131923B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7304901B2 (en) * | 2002-12-16 | 2007-12-04 | International Business Machines Corporation | Enabling memory redundancy during testing |
| US7443710B2 (en) * | 2004-09-28 | 2008-10-28 | Spansion, Llc | Control of memory devices possessing variable resistance characteristics |
| JP2006120273A (ja) * | 2004-10-25 | 2006-05-11 | Sony Corp | 記憶装置及び信号発生装置、並びに半導体装置 |
| JP2006134398A (ja) * | 2004-11-04 | 2006-05-25 | Sony Corp | 記憶装置及び半導体装置 |
| US7505348B2 (en) * | 2006-10-06 | 2009-03-17 | International Business Machines Corporation | Balanced and bi-directional bit line paths for memory arrays with programmable memory cells |
| US7890892B2 (en) * | 2007-11-15 | 2011-02-15 | International Business Machines Corporation | Balanced and bi-directional bit line paths for memory arrays with programmable memory cells |
| JP5121439B2 (ja) * | 2007-12-26 | 2013-01-16 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| IT201900021165A1 (it) * | 2019-11-14 | 2021-05-14 | St Microelectronics Srl | Dispositivo di memoria non volatile con un decodificatore di riga asimmetrico e metodo di selezione di linee di parola |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4858186A (en) * | 1988-01-12 | 1989-08-15 | Intle Corporation | A circuit for providing a load for the charging of an EPROM cell |
| JP3361006B2 (ja) * | 1995-03-24 | 2003-01-07 | 川崎マイクロエレクトロニクス株式会社 | 半導体デバイス |
| US6111783A (en) | 1999-06-16 | 2000-08-29 | Hewlett-Packard Company | MRAM device including write circuit for supplying word and bit line current having unequal magnitudes |
| DE10032273C2 (de) * | 2000-07-03 | 2002-07-18 | Infineon Technologies Ag | Verfahren und Anordnung zur Kompensation von parasitären Stromverlusten |
| JP3920564B2 (ja) * | 2000-12-25 | 2007-05-30 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| DE10123593C2 (de) * | 2001-05-15 | 2003-03-27 | Infineon Technologies Ag | Magnetische Speicheranordnung |
| US6646911B2 (en) * | 2001-10-26 | 2003-11-11 | Mitsubishi Denki Kabushiki Kaisha | Thin film magnetic memory device having data read current tuning function |
| JP4033690B2 (ja) * | 2002-03-04 | 2008-01-16 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP4208498B2 (ja) * | 2002-06-21 | 2009-01-14 | 株式会社ルネサステクノロジ | 薄膜磁性体記憶装置 |
-
2002
- 2002-09-25 JP JP2002279744A patent/JP4131923B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-20 US US10/368,609 patent/US6842362B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040057278A1 (en) | 2004-03-25 |
| US6842362B2 (en) | 2005-01-11 |
| JP2004118922A (ja) | 2004-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8625339B2 (en) | Multi-cell per memory-bit circuit and method | |
| US6809976B2 (en) | Non-volatile semiconductor memory device conducting read operation using a reference cell | |
| US6807088B2 (en) | Magnetic random access memory and reading method thereof | |
| US20050169067A1 (en) | Memory device capable of performing high speed reading while realizing redundancy replacement | |
| US7167389B2 (en) | Magnetic random access memory with a reference cell array and dummy cell arrays | |
| JP2004103174A (ja) | 半導体記憶装置 | |
| US6999340B2 (en) | Semiconductor memory device including reference memory cell and control method | |
| JP5093234B2 (ja) | 磁気ランダムアクセスメモリ | |
| JP5045672B2 (ja) | ２ｔ２ｍｔｊセルを用いたｍｒａｍ | |
| JP2010040123A (ja) | 半導体装置 | |
| US7447057B2 (en) | Semiconductor integrated circuit device with a plurality of memory cells storing data | |
| JP2004118921A (ja) | 磁気ランダムアクセスメモリ | |
| JP4131923B2 (ja) | 磁気ランダムアクセスメモリ | |
| JP5503480B2 (ja) | 半導体装置 | |
| US20070097733A1 (en) | Controllably connectable strings of MRAM cells | |
| US6819585B2 (en) | Magnetic random access memory | |
| JP4262969B2 (ja) | 薄膜磁性体記憶装置 | |
| JP5150932B2 (ja) | 半導体記憶装置 | |
| CN112927737B (zh) | 使用磁性隧道结的非易失寄存器 | |
| US6912174B2 (en) | Thin film magnetic memory device suppressing influence of magnetic field noise from power supply wiring | |
| JP5076175B2 (ja) | 不揮発性半導体記憶装置 | |
| JP4698715B2 (ja) | 薄膜磁性体記憶装置 | |
| JP4762720B2 (ja) | 磁気半導体記憶装置の読出し回路 | |
| US7054185B2 (en) | Optimized MRAM current sources | |
| WO2011055420A1 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050922 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080527 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080529 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |