DE10118197C2 - Integrierte magnetoresistive Halbleiterspeicheranordnung und Verfahren zum Beschreiben derselben - Google Patents
Integrierte magnetoresistive Halbleiterspeicheranordnung und Verfahren zum Beschreiben derselbenInfo
- Publication number
- DE10118197C2 DE10118197C2 DE10118197A DE10118197A DE10118197C2 DE 10118197 C2 DE10118197 C2 DE 10118197C2 DE 10118197 A DE10118197 A DE 10118197A DE 10118197 A DE10118197 A DE 10118197A DE 10118197 C2 DE10118197 C2 DE 10118197C2
- Authority
- DE
- Germany
- Prior art keywords
- line
- line level
- write
- level
- selection lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
Description
Die Erfindung betrifft eine integrierte magnetoresistive
Halbleiterspeicheranordnung (MRAM) gemäß dem Oberbegriff des
Patentanspruchs 1 und ein Verfahren zum Beschreiben der ma
gnetoresistiven Speicherzellen einer derartigen integrierten
Halbleiterspeicheranordnung.
Eine derartige integrierte magnetoresistive Halbleiterspei
cheranordnung ist bekannt aus WO 99/14760 A1.
Bei magnetoresistiven Speichern (MRAM) liegt der Speicheref
fekt im magnetisch veränderbaren elektrischen Widerstand der
Speicherzelle. Bei einem heute üblichen MRAM-Zellenkonzept
sind die Speicherzellen in eine Matrix aus Auswahlleitungen,
die auch Wortleitungen und Bitleitungen genannt werden, und
die in unterschiedlichen Leitungsebenen verlaufen, eingebet
tet.
Die beiliegende Fig. 2 zeigt das bislang übliche matrixför
mige MRAM-Zellengrundkonzept. An jedem Kreuzungspunkt der in
zwei voneinander separaten Leitungsebenen 1 und 2 verlaufen
den Auswahlleitungen 5 und 6 befindet sich eine MRAM-Spei
cherzelle 10, zum Beispiel eine MTJ-Zelle (MTJ = Magnetic
Tunnel Junction). Beim Beschreiben einer bestimmten Spei
cherzelle 10 werden durch jeweils eine zugehörige Leitung 5
und 6 in jeder Leitungsebene 1 und 2 zwei Ströme I1, I2 ein
geprägt, die - durch die Überlagerung der resultierenden Ma
gnetfelder dieser beiden Ströme - zu einem Beschreiben der
Zelle am Kreuzungspunkt dieser beiden Auswahlleitungen 5 und
6 führt. Die überlagerten Magnetfelder führen zu einer Umma
gnetisierung der Speicherzelle 10, die sich am Kreuzungs
punkt der beiden Auswahlleitungen 5 und 6 befindet. Da die
eingeprägten Schreibströme I1, I2 relativ groß sind, bildet
sich entlang den Auswahlleitungen 5, 6 ein Spannungsabfall
aus. Dies führt dazu, dass über die Zellen 10, die an den
Auswahlleitungen liegen, eine Spannung abfällt, die zu uner
wünschten Leckströmen I1L und I2L durch diese Zellen führt.
Bei der aus der oben genannten dem Oberbegriff des Patentan
spruchs 1 entsprechenden WO 99/14760 A1 bekannten magnetore
sistiven Halbleiterspeicheranordnung sind zusätzlich in ei
ner von der Ebene, in der die Bitleitungen verlaufen und der
Ebene, in der die Wortleitungen verlaufen getrennten Ebene
parallel verlaufende Schreibleitungen vorgesehen, wie die
zum Beispiel parallel zu den Bitleitungen verlaufen. Diese
Schreibleitungen sind somit gegenüber den Wortleitungen und
den Bitleitungen isoliert. Beim Schaltvorgang kann durch An
legen eines Signals an die entsprechende Schreibleitung das
Magnetfeld am Kreuzungspunkt mit der ausgewählten Wortlei
tung verstärkt und damit der Schreibvorgang unterstützt wer
den.
Aus Roy E. Scheuerlein: "Magneto-Resistive IC Memory Limita
tions and Architecture Implications" in "Proc. 7th IEEE In
ternational Nonvolatile Memory Technology Conference"
(22.-24. June 1998), pp. 47-50, ist auf Seite 48, 2. Absatz,
mit Fig. 3 eine Matrixanordnung eines TMR-MRAM beschrieben,
bei der die Schreibleitungen sowohl von den Wortleitungen
als auch von den in einer X-Y-Matrix angeordneten Mess-/Le
seleitungen (sense lines) und natürlich auch von den an den
jeweiligen Kreuzungspunkten der Matrix befindlichen TMR-
Speicherelementen räumlich und elektrisch separiert sind.
Es ist Aufgabe der Erfindung, eine integrierte magnetoresi
stive Halbleiterspeicheranordnung sowie ein Verfahren zum
Beschreiben von Speicherzellen einer derartigen Halbleiterspeicheranordnung
so anzugeben, dass diese Leckströme zumin
dest reduziert und bevorzugt zu Null gemacht werden können.
Diese Aufgabe wird anspruchsgemäß gelöst.
Demnach ist eine integrierte magnetoresistive Halbleiter
speicheranordnung (MRAM), bei der
- - die MRAM-Speicherzellen jeweils an Kreuzungspunkten von in verschiedenen voneinander separaten Leitungsebenen eingebet teten Auswahlleitungen liegen, in die jeweils zum Beschrei ben jeder MRAM-Speicherzelle und zum Lesen einer darin ein geschriebenen Information ein Lese/Schreibstrom einprägbar ist,
- - die Auswahlleitungen, die zum Lesen einer Zelleninformati on dienen, jeweils in in direktem Kontakt mit den Speicher zellen stehenden separaten ersten und zweiten Leitungsebenen liegen und
- - eine dritte von der ersten und zweiten Leitungsebene räum lich und elektrisch getrennte Leitungsebene vorgesehen ist, die mit Schreibauswahlleitungen zum Schreiben einer Zellen information belegt ist,
dadurch gekennzeichnet, dass eine zusätzliche vierte von der
ersten, zweiten und dritten Leitungsebene beabstandete und
elektrisch getrennte Leitungsebene vorgesehen und mit
Schreibauswahlleitungen belegt ist.
Das die obige Aufgabe lösende Verfahren zum Beschreiben ma
gnetoresistiver Speicherzellen einer integrierten magnetore
sistiven Halbleiterspeicheranordnung ist dadurch gekenn
zeichnet, dass zusätzlich zu einem durch eine jeweilige
Schreibauswahlleitung in der dritten und/oder vierten Lei
tungsebene fließenden Hauptschreibstrom ein kleiner Zusatz
schreibstrom jeweils in derselben Richtung wie der zugeord
nete Hauptstrom in die benachbarte an die MRAM-Speicherzelle
angrenzende Auswahlleitung eingeprägt wird.
Die erfindungsgemäß vorgeschlagene integrierte magnetoresis
tive Halbleiterspeicheranordnung verringert die Leckströme
dadurch, dass zusätzliche Leitungsebenen eingesetzt werden,
in der sich die Auswahlleitungen zum Beschreiben des Zellen
feldes befinden. Mit anderen Worten werden die Auswahllei
tungen zum Lesen einer Zelleninformation, die einen direkten
elektrischen Kontakt zu der Zelle benötigen, elektrisch und
räumlich getrennt von den Auswahlleitungen zum Schreiben ei
ner Zelleninformation, bei denen kein direkter elektrischer
Kontakt nötig ist.
Die integrierte magnetoresistive Halbleiterspeicheranordnung
weist die zusätzliche vierte Leitungsebene entweder oberhalb
der ersten Leitungsebene oder unterhalb der zweiten Lei
tungsebene auf, die die zum Lesen im direkten Kontakt mit
der MRAM-Speicherzelle stehenden Leseauswahlleitungen ent
halten. Diese vierte Leitungsebene ist elektrisch von den
anderen Leitungsebenen entkoppelt. Da die in dieser zusätz
lichen vierten Leitungsebene laufenden Schreibauswahlleitun
gen von den anderen Leitungsebenen elektrisch entkoppelt
sind, führt der Spannungsabfall entlang der stromdurchflos
senen Schreibauswahlleitung nicht zu einem Leckstrom durch
das MRAM-Zellenfeld. Hierdurch wird der Leckstrom der inte
grierten magnetoresistiven Halbleiterspeicheranordnung auf
Null verringert.
Das Besondere dieser Struktur liegt darin, dass die Auswahl
leitungen zum Beschreiben des Zellenfeldes von denen zum Le
sen elektrisch entkoppelt sind. Das heißt, dass zum Lesen
einer Zelleninformation weiterhin die direkt die MRAM-Spei
cherzellen kontaktierenden Auswahlleitungen genutzt werden.
Hierdurch eröffnet sich auch die Möglichkeit Informationen
parallel zu schreiben und zu lesen.
Der erfindungsgemäß vorgeschlagenen Struktur einer inte
grierten magnetoresistiven Halbleiterspeicheranordnung liegt
also der Gedanke zugrunde, sich den besonderen Schreibmecha
nismus von MRAM-Speicherzellen zunutze zu machen, um der
Leckstrom durch das Speicherzellenfeld beim Schreiben zu re
duzieren, da zum Beschreiben von MRAM-Zellen das Magnetfeld
um einen stromdurchflossenen Leiter ausgenutzt wird, und nur
zum Lesen einer in einer MRAM-Speicherzelle gespeicherten
Information ein elektrischer Kontakt zur Speicherzelle not
wendig ist. Je nach Einsatzmöglichkeit kann es vorteilhaft
sein, die Schreibauswahlleitungen in der dritten und/oder
vierten Leitungsebene nicht parallel zu den zugehörigen, an
die MRAM-Zellen angrenzenden Leseauswahlleitungen zu prozes
sieren. Ein Winkel von beispielsweise 90° kann die elektro
statische Kopplung zwischen den sonst dicht übereinanderlau
fenden Auswahlleitungen reduzieren. Andere Winkel als 90°
können zu resultierenden Magnetfeldern führen, die eventuell
eine günstigere räumliche Orientierung haben.
Ein die oben vorgeschlagene erfindungsgemäße Struktur einer
integrierten magnetoresistiven Halbleiterspeicheranordnung
nutzendes Verfahren zum Beschreiben einer magnetoresistiven
Speicherzelle kann zusätzlich zu einem durch eine jeweilige
Schreibauswahlleitung in der dritten und/oder vierten Lei
tungsebene eingeprägten Hauptschreibstrom durch die an den
MRAM-Speicherzellen angrenzenden (Lese-)Auswahlleitungen ei
nen kleinen Zusatzschreibstrom einprägen, der jeweils in
derselben Richtung wie der Hauptstrom fließen muss.
Dabei kann vorteilhafterweise die Stromstärke des kleiner
Zusatzschreibstroms so gewählt sein, dass der maximale Span
nungsabfall entlang der an die MRAM-Speicherzelle angrenzen
den Auswahlleitung im Bereich hohen Widerstandes der Strom-
Spannungskennlinie der MRAM-Speicherzelle liegt. Diese
Strom-Spannungskennlinie durch eine MRAM-Speicherzelle ist
nichtlinear und ähnelt einer Diodenkennlinie. Das erfin
dungsgemäße Schreibverfahren schlägt deshalb vor, dass zu
sätzlich zu dem (Haupt-)Schreibstrom durch die dritte
und/oder vierte Leitungsebene ein kleiner (Zusatz-)Schreib
strom in die an die MRAM-Zellen angrenzenden Auswahlleitun
gen eingeprägt wird. Dabei ist es vorteilhaft, den maximalen
Spannungsabfall entlang der an die MRAM-Zellen angrenzenden
Auswahlleitung so zu halten, dass man sich in einem Bereich
der Kennlinie der Speicherzelle mit hohem Widerstand befin
det, so dass ein fließender Leckstrom minimiert wird.
Ausführungsformen der Erfindung werden nachstehend bezogen
auf die beiliegende Zeichnung näher erläutert. Die Zeich
nungsfiguren zeigen im einzelnen:
Fig. 1 schematisch und perspektivisch ein Ausführungs
beispiel einer erfindungsgemäßen integrierten ma
gnetoresistiven Halbleiterspeicheranordnung, und
Fig. 2 schematisch und perspektivisch die bereits be
sprochene herkömmliche Struktur einer integrier
ten magnetoresistiven Halbleiterspeicheranord
nung.
Es ist zu erwähnen, dass in der das Ausführungsbeispiel der
erfindungsgemäßen integrierten magnetoresistiven Halbleiter
speicheranordnung darstellenden Fig. 1 für dieselben Elemen
te wie in Fig. 2 dieselben Bezugszahlen verwendet sind.
Fig. 1 zeigt ein Ausführungsbeispiel der erfindungsgemäßen
integrierten magnetoresistiven Halbleiterspeicheranordnung.
Magnetoresistive Speicherzellen 10 befinden sich an den
Kreuzungspunkten unmittelbar zwischen Leseauswahlleitungen 5
und 6, so dass diese mit den magnetoresistiven Speicherzel
len elektrischen Kontakt haben. Diese Leseauswahlleitungen 5
und 6 liegen jeweils in einer (oberen) ersten Leitungsebene
1 und in einer (unteren) zweiten Leitungsebene 2, die von
einander elektrisch und räumlich getrennt sind.
Oberhalb der ersten Leitungsebene 1 ist eine dritte Lei
tungsebene 3 vorgesehen, in der räumlich beabstandet und
elektrisch getrennt von den oberen Leseauswahlleitungen 5
(schräg schraffiert gezeichnete) Schreibauswahlleitungen 7
geführt sind. Da in dem Ausführungsbeispiel die in der drit
ten Leitungsebene 3 laufenden Schreibauswahlleitungen 7 von
den Auswahlleitungen 5 in der darunterliegenden ersten Lei
tungsebene 1 elektrisch entkoppelt sind, kann der Spannungs
abfall entlang der von einem Schreibstrom I1 durchflossenen
oberen Auswahlleitung 7 nicht zu einem Leckstrom durch das
Zellenfeld führen.
Es ist zu erwähnen, dass die in der dritten Leitungsebene 3
geführten Auswahlleitungen 7 nicht notwendigerweise parallel
zu den darunterliegenden Auswahlleitungen 5 laufen müssen.
Statt dessen kann es vorteilhaft sein, wenn die Schreibaus
wahlleitungen 7 unter einem bestimmten Winkel, zum Beispiel
im Winkel 90° relativ zu den darunterliegenden Auswahllei
tungen 5 laufen. Ein derartiger Winkel kann die elektrosta
tische Kopplung zwischen den ansonsten dicht übereinander
laufenden Auswahlleitungen reduzieren. Andere Winkel können
zu resultierenden Magnetfeldern führen, die eventuell eine
günstigere räumliche Orientierung haben.
Zusätzlich zu den in der dritten Leitungsebene 3 laufenden
Schreibauswahlleitungen 7 ist unterhalb der zweiten Lei
tungsebene 2 eine vierte Leitungsebene 4 vorgesehen, und
darin sind zusätzliche Schreibauswahlleitungen 8 geführt,
die gemäß dem dargestellten Beispiel parallel zu den (unte
ren) Leseauswahlleitungen 6 laufen. Durch diese Maßnahme
lässt sich der Leckstrom auf Null reduzieren. Es ist zu erwähnen,
dass in Fig. 1 die (oberste) dritte Leitungsebene 3
und die (unterste) vierte Leitungsebene 4, von der eingebet
teten Struktur, die dem in Fig. 2 gezeigten üblichen MRAM-
Zellenfeld entspricht, elektrisch entkoppelt sind. Zum Be
schreiben einer MRAM-Speicherzelle 10 wird jeweils ein
Schreibstrom I1 einer der oberen Schreibauswahlleitungen 7
und ein Schreibstrom I2 einer der unteren Schreibauswahllei
tungen 8 eingeprägt. Durch die elektrische Entkopplung die
ser Leiter zu den dazwischenliegenden Zellen führt der Span
nungsabfall entlang der stromdurchflossenen Schreibauswahl
leitungen 7 und 8 nicht zu einem Leckstrom durch das Zellen
feld. Somit sind gemäß dem in Fig. 1 gezeigten Ausführungs
beispiel alle zum Beschreiben des Zellenfeldes dienenden
Auswahlleitungen 7 und 8 von den Leseauswahlleitungen 5 und
6 elektrisch entkoppelt. Dabei werden zum Lesen einer Zel
leninformation weiterhin die die MRAM-Zellen direkt kontak
tierenden Leseauswahlleitungen 5 und 6 genutzt. Hierdurch
ist ein paralleles Schreiben und Lesen von Informationen er
möglicht.
Bei dem in Fig. 1 gezeigten Ausführungsbeispiel ist es nicht
notwendig, dass die Schreibauswahlleitungen 7 und die unte
ren Schreibauswahlleitungen 8 jeweils parallel zu den unmit
telbar darunter und darüber liegenden Leseauswahlleitungen 5
und 6 geführt sind. Ein bestimmter Winkel der von 0° ab
weicht, zum Beispiel 90°, kann vorteilhaft sein.
Die Strom-Spannungs-Kennlinie durch eine MRAM-Speicherzelle
(z. B. MTJ-Speicherzelle) ist sehr nichtlinear und ähnelt der
Kennlinie einer Diode. Diese Eigenschaft macht sich ein er
findungsgemäß vorgeschlagenes Verfahren zum Beschreiben ei
ner MRAM-Speicherzelle zunutze. Dieses Verfahren prägt zu
sätzlich zu einem in eine jeweilige Schreibauswahlleitung 7
oder 8 in der dritten oder vierten Leitungsebene 3 oder 4
eingeprägten (Haupt-)Schreibstrom einen kleinen Zusatzschreibstrom
in die jeweils an die MRAM-Speicherzelle an
grenzenden Auswahlleitungen 5 und 6 ein. Dieser Zusatz
schreibstrom muss in derselben Richtung fließen, wie der ge
nannte Hauptschreibstrom. Vorteilhafterweise kann dann die
Stromstärke dieses kleinen Zusatzschreibstroms so gewählt
werden, dass der sich entlang der an die MRAM-Zellen angren
zenden Auswahlleitung einstellende maximale Spannungsabfall
in einem Bereich der Strom-Spannungskennlinie der MRAM-Spei
cherzelle mit hohem Widerstand befindet, das heißt, dass
dann der Leckstrom verschwindend klein wird.
1
,
2
,
3
,
4
erste bis vierte Leitungsebene
5
,
6
Leseauswahlleitungen
7
,
8
zusätzliche Schreibauswahlleitungen
10
magnetoresistive Speicherzelle
I1, I2 Schreibströme
I1L, I2L Leckströme
I1, I2 Schreibströme
I1L, I2L Leckströme
Claims (6)
1. Integrierte magnetoresistive Halbleiterspeicheranordnung
(MRAM), bei der
die MRAM-Speicherzellen (10) jeweils an Kreuzungspunk ten von in verschiedenen voneinander separaten Lei tungsebenen (1, 2) eingebetteten Auswahlleitungen (5, 6) liegen, in die jeweils zum Beschreiben jeder MRAM- Speicherzelle (10) und zum Lesen einer darin einge schriebenen Information ein Lese/Schreibstrom einpräg bar ist,
die Auswahlleitungen (5, 6), die zum Lesen einer Zel leninformation dienen, jeweils in in direktem Kontakt mit den Speicherzellen (10) stehenden separaten ersten und zweiten Leitungsebenen (1, 2) liegen und
eine dritte von der ersten und zweiten Leitungsebene (1, 2) räumlich und elektrisch getrennte Leitungsebene (3) vorgesehen ist, die mit Schreibauswahlleitungen (7, 8) zum Schreiben einer Zelleninformation belegt ist,
dadurch gekennzeichnet,
dass eine zusätzliche vierte von der ersten, zweiten und dritten Leitungsebene beabstandete und elektrisch ge trennte Leitungsebene (4) vorgesehen und mit Schreibaus wahlleitungen (8) belegt ist.
die MRAM-Speicherzellen (10) jeweils an Kreuzungspunk ten von in verschiedenen voneinander separaten Lei tungsebenen (1, 2) eingebetteten Auswahlleitungen (5, 6) liegen, in die jeweils zum Beschreiben jeder MRAM- Speicherzelle (10) und zum Lesen einer darin einge schriebenen Information ein Lese/Schreibstrom einpräg bar ist,
die Auswahlleitungen (5, 6), die zum Lesen einer Zel leninformation dienen, jeweils in in direktem Kontakt mit den Speicherzellen (10) stehenden separaten ersten und zweiten Leitungsebenen (1, 2) liegen und
eine dritte von der ersten und zweiten Leitungsebene (1, 2) räumlich und elektrisch getrennte Leitungsebene (3) vorgesehen ist, die mit Schreibauswahlleitungen (7, 8) zum Schreiben einer Zelleninformation belegt ist,
dadurch gekennzeichnet,
dass eine zusätzliche vierte von der ersten, zweiten und dritten Leitungsebene beabstandete und elektrisch ge trennte Leitungsebene (4) vorgesehen und mit Schreibaus wahlleitungen (8) belegt ist.
2. Integrierte magnetoresistive Halbleiterspeicheranordnung nach
Anspruch 1, dadurch gekennzeichnet,
dass die dritte Leitungsebene (3) oberhalb der ersten
Leitungsebene (1) oder unterhalb der zweiten Leitungsebe
ne (2) liegt und dass die vierte Leitungsebene (4) unter
halb der zweiten Leitungsebene (2) liegt, wenn die dritte
Leitungsebene (3) oberhalb der ersten Leitungsebene (1)
liegt, oder oberhalb der ersten Leitungsebene (1) liegt,
wenn die dritte Leitungsebene (3) unterhalb der zweiten
Leitungsebene (2) liegt.
3. Integrierte magnetoresistive Halbleiterspeicheranordnung
nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
dass die Schreibauswahlleitungen (7, 8) der dritten
und/oder oder vierten Leitungsebene (3, 4) jeweils paral
lel zu den Auswahlleitungen (5, 6) in der unmittelbar be
nachbarten Leitungsebene laufen.
4. Integrierte magnetoresistive Halbleiterspeicheranordnung
nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet,
dass die Schreibauswahlleitungen (7, 8) in der dritten
und/oder vierten Leitungsebene (3, 4) jeweils in einem
bestimmten Winkel zu den Auswahlleitungen in der unmit
telbar benachbarten Leitungsebene laufen.
5. Verfahren zum Beschreiben magnetoresistiver Speicherzel
len (10) einer integrierten magnetoresistiven Halbleiter
speicheranordnung nach einem der vorangehenden Ansprüche,
dadurch gekennzeichnet,
dass zusätzlich zu einem durch eine jeweilige Schreibaus
wahlleitung (7, 8) in der dritten und/oder vierten Lei
tungsebene (3, 4) fließenden Hauptschreibstrom ein klei
ner Zusatzschreibstrom jeweils in derselben Richtung wie
der zugeordnete Hauptstrom in die benachbarte an die
MRAM-Speicherzelle (10) angrenzende Auswahlleitung (5, 6)
eingeprägt wird.
6. Verfahren nach Anspruch 5,
dadurch gekennzeichnet,
dass die Stromstärke des kleinen Zusatzschreibstroms so
gewählt wird, dass sich ein maximaler Spannungsabfall
entlang der an die MRAM-Speicherzelle (10) angrenzenden
Auswahlleitung (5, 6) einstellt, der in der Strom-Span
nungskennlinie der MRAM-Speicherzelle (10) im Bereich ho
hen Widerstandes liegt.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10118197A DE10118197C2 (de) | 2001-04-11 | 2001-04-11 | Integrierte magnetoresistive Halbleiterspeicheranordnung und Verfahren zum Beschreiben derselben |
CNB02808151XA CN100449770C (zh) | 2001-04-11 | 2002-04-05 | 写入集成磁阻半导体存储阵列的磁阻存储单元的方法 |
PCT/DE2002/001256 WO2002084706A2 (de) | 2001-04-11 | 2002-04-05 | Integrierte magnetoresistive halbleiterspeicheranordnung |
KR1020037013171A KR100570197B1 (ko) | 2001-04-11 | 2002-04-05 | 집적 자기 저항성 반도체 메모리 장치의 자기 저항성 메모리 셀의 기록 방법 |
JP2002581558A JP2005501396A (ja) | 2001-04-11 | 2002-04-05 | 集積磁気抵抗半導体メモリー構造 |
US10/685,064 US6897101B2 (en) | 2001-04-11 | 2003-10-14 | Method for writing to the magnetoresistive memory cells of an integrated magnetoresistive semiconductor memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10118197A DE10118197C2 (de) | 2001-04-11 | 2001-04-11 | Integrierte magnetoresistive Halbleiterspeicheranordnung und Verfahren zum Beschreiben derselben |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10118197A1 DE10118197A1 (de) | 2002-10-24 |
DE10118197C2 true DE10118197C2 (de) | 2003-04-03 |
Family
ID=7681297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10118197A Expired - Fee Related DE10118197C2 (de) | 2001-04-11 | 2001-04-11 | Integrierte magnetoresistive Halbleiterspeicheranordnung und Verfahren zum Beschreiben derselben |
Country Status (6)
Country | Link |
---|---|
US (1) | US6897101B2 (de) |
JP (1) | JP2005501396A (de) |
KR (1) | KR100570197B1 (de) |
CN (1) | CN100449770C (de) |
DE (1) | DE10118197C2 (de) |
WO (1) | WO2002084706A2 (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6735111B2 (en) * | 2002-01-16 | 2004-05-11 | Micron Technology, Inc. | Magnetoresistive memory devices and assemblies |
US6498747B1 (en) * | 2002-02-08 | 2002-12-24 | Infineon Technologies Ag | Magnetoresistive random access memory (MRAM) cross-point array with reduced parasitic effects |
JP2006501587A (ja) * | 2002-05-22 | 2006-01-12 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 磁気抵抗メモリセルアレイとこのアレイを含むmramメモリ |
US7376004B2 (en) * | 2003-09-11 | 2008-05-20 | Samsung Electronics Co., Ltd. | Increased magnetic memory array sizes and operating margins |
US7366009B2 (en) | 2004-01-10 | 2008-04-29 | Honeywell International Inc. | Separate write and read access architecture for a magnetic tunnel junction |
EP1630881B1 (de) * | 2004-08-31 | 2011-11-16 | STMicroelectronics Srl | Struktur zur Aufnahme von nanometrischen Elementen und Verfahren zu ihrer Herstellung |
EP1630882B1 (de) * | 2004-08-31 | 2012-05-02 | STMicroelectronics S.r.l. | Nanometrische Struktur und Verfahren zu ihrer Herstellung |
JP2006120824A (ja) * | 2004-10-21 | 2006-05-11 | Renesas Technology Corp | 磁気記憶装置 |
US7257019B2 (en) * | 2005-11-17 | 2007-08-14 | Macronix International Co., Ltd. | Systems and methods for a magnetic memory device that includes a single word line transistor |
KR102641744B1 (ko) | 2017-01-20 | 2024-03-04 | 삼성전자주식회사 | 가변 저항 메모리 소자 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999014760A1 (de) * | 1997-09-17 | 1999-03-25 | Infineon Technologies Ag | Speicherzellenanordnung und deren verwendung als magnetisches ram und als assoziativer speicher |
US6211559B1 (en) * | 1998-02-27 | 2001-04-03 | Motorola, Inc. | Symmetric magnetic tunnel device |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5587943A (en) * | 1995-02-13 | 1996-12-24 | Integrated Microtransducer Electronics Corporation | Nonvolatile magnetoresistive memory with fully closed flux operation |
US5640343A (en) * | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
US6436526B1 (en) * | 1999-06-17 | 2002-08-20 | Matsushita Electric Industrial Co., Ltd. | Magneto-resistance effect element, magneto-resistance effect memory cell, MRAM and method for performing information write to or read from the magneto-resistance effect memory cell |
US6567287B2 (en) * | 2001-03-21 | 2003-05-20 | Matrix Semiconductor, Inc. | Memory device with row and column decoder circuits arranged in a checkerboard pattern under a plurality of memory arrays |
US6713378B2 (en) * | 2000-06-16 | 2004-03-30 | Micron Technology, Inc. | Interconnect line selectively isolated from an underlying contact plug |
US6624011B1 (en) * | 2000-08-14 | 2003-09-23 | Matrix Semiconductor, Inc. | Thermal processing for three dimensional circuits |
US6515888B2 (en) * | 2000-08-14 | 2003-02-04 | Matrix Semiconductor, Inc. | Low cost three-dimensional memory array |
US6627530B2 (en) * | 2000-12-22 | 2003-09-30 | Matrix Semiconductor, Inc. | Patterning three dimensional structures |
US6791868B2 (en) * | 2003-01-02 | 2004-09-14 | International Business Machines Corporation | Ferromagnetic resonance switching for magnetic random access memory |
US7190611B2 (en) * | 2003-01-07 | 2007-03-13 | Grandis, Inc. | Spin-transfer multilayer stack containing magnetic layers with resettable magnetization |
-
2001
- 2001-04-11 DE DE10118197A patent/DE10118197C2/de not_active Expired - Fee Related
-
2002
- 2002-04-05 CN CNB02808151XA patent/CN100449770C/zh not_active Expired - Fee Related
- 2002-04-05 KR KR1020037013171A patent/KR100570197B1/ko not_active IP Right Cessation
- 2002-04-05 JP JP2002581558A patent/JP2005501396A/ja active Pending
- 2002-04-05 WO PCT/DE2002/001256 patent/WO2002084706A2/de active Application Filing
-
2003
- 2003-10-14 US US10/685,064 patent/US6897101B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999014760A1 (de) * | 1997-09-17 | 1999-03-25 | Infineon Technologies Ag | Speicherzellenanordnung und deren verwendung als magnetisches ram und als assoziativer speicher |
US6211559B1 (en) * | 1998-02-27 | 2001-04-03 | Motorola, Inc. | Symmetric magnetic tunnel device |
Non-Patent Citations (2)
Title |
---|
Roy E. Scheuerlein: "Magneto-Resistive IC Memory Limitations and Architecture Implications" in: Proc. 7th IEEE International Nonvolatile Memory Technology Conference" (22.-24. June 1998), pp. 47-50 * |
S. Tehrani et al.: "Recent Developments in Magnetic Tunnel Junction MRAM" in "IEEE Transactions on Magnetics", 36 (2000) 5, pp. 2752-2757 * |
Also Published As
Publication number | Publication date |
---|---|
WO2002084706A3 (de) | 2003-05-30 |
KR100570197B1 (ko) | 2006-04-11 |
US6897101B2 (en) | 2005-05-24 |
DE10118197A1 (de) | 2002-10-24 |
CN1502136A (zh) | 2004-06-02 |
CN100449770C (zh) | 2009-01-07 |
JP2005501396A (ja) | 2005-01-13 |
WO2002084706A2 (de) | 2002-10-24 |
US20040087134A1 (en) | 2004-05-06 |
KR20030088126A (ko) | 2003-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4932471B2 (ja) | 低消費電力且つ高選択度のためのmramアーキテクチャ | |
DE10249869B4 (de) | Magnetische Dünnfilmspeichervorrichtung zum Durchführen eines Datenschreibvorgangs durch Anlegen eines Magnetfelds | |
DE60121043T2 (de) | Mtj mram serielle-parallele architektur | |
DE69930129T2 (de) | Mram speicher mit mehreren speicherbanken | |
US6477077B2 (en) | Non-volatile memory device | |
DE10362176B4 (de) | Magnetische Speichervorrichtung mit wahlfreiem Zugriff (MRAM) mit nicht parallelen Haupt- und Bezugs-Magnetwiderständen | |
DE112010003400B4 (de) | Speicherarchitektur und Verwendung eines magnetischen Racetrack-Speichers | |
DE602004004253T2 (de) | Gleichzeitiges lesen von und schreiben in verschiedene speicherzellen | |
EP1141960B1 (de) | Schreib-/lesearchitektur für mram | |
DE10235424A1 (de) | Magnetische Dünnfilm-Speichervorrichtung mit Speicherzellen mit einem magnetischen Tunnelübergang | |
DE102006008264B4 (de) | MRAM Zelle mit Domänenwandumschaltung und Feldauswahl | |
DE60311954T2 (de) | Magnetischer Direktzugriffspeicher zur Speicherung von Informationen unter Verwendung des Magnetoresistiveffekts | |
DE102004039235A1 (de) | Speicherzellenfolgen | |
EP1354321B1 (de) | Mram-anordnung | |
DE60307459T2 (de) | Mram-zelle und speicherarchitektur mit maximalem lesesignal und reduzierter elektromagnetischer interferenz | |
DE102005046425A1 (de) | Array resistiver Speicherzellen und Verfahren zum Erfassen von Widerstandswerten solcher Zellen | |
DE10118197C2 (de) | Integrierte magnetoresistive Halbleiterspeicheranordnung und Verfahren zum Beschreiben derselben | |
DE60304209T2 (de) | Magnettunnelsperrschichtspeicherzellenarchitektur | |
US7095648B2 (en) | Magnetoresistive memory cell array and MRAM memory comprising such array | |
DE102013101283A1 (de) | Eine Speicherzelle, ein Verfahren zum Ausbilden einer Speicherzelle und ein Verfahren zum Betreiben einer Speicherzelle | |
DE102006015971A1 (de) | Speicherelement mit adiabatischer Drehumschaltung und ferromagnetischer Entkopplungsschicht | |
EP1826772A1 (de) | Magnetspeichervorrichtung und Verfahren zum Schreiben von Daten in eine Magnetspeichervorrichtung | |
DE602004006302T2 (de) | Verfahren und einrichtung zur durchführung einer aktiven feldkompensation während der programmierung eines magnetoresistiven speicherbausteins | |
EP1332499A2 (de) | Magnetoresistiver speicher (mram) | |
DE102005055437A1 (de) | MRAM mit schaltbarer ferromagnetischer Offset-Schicht |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8304 | Grant after examination procedure | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |