KR100570197B1 - 집적 자기 저항성 반도체 메모리 장치의 자기 저항성 메모리 셀의 기록 방법 - Google Patents

집적 자기 저항성 반도체 메모리 장치의 자기 저항성 메모리 셀의 기록 방법 Download PDF

Info

Publication number
KR100570197B1
KR100570197B1 KR1020037013171A KR20037013171A KR100570197B1 KR 100570197 B1 KR100570197 B1 KR 100570197B1 KR 1020037013171 A KR1020037013171 A KR 1020037013171A KR 20037013171 A KR20037013171 A KR 20037013171A KR 100570197 B1 KR100570197 B1 KR 100570197B1
Authority
KR
South Korea
Prior art keywords
line
memory cell
writing
cell
magnetoresistive
Prior art date
Application number
KR1020037013171A
Other languages
English (en)
Other versions
KR20030088126A (ko
Inventor
바이츠페터
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20030088126A publication Critical patent/KR20030088126A/ko
Application granted granted Critical
Publication of KR100570197B1 publication Critical patent/KR100570197B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명은 MRAM 메모리 셀(10)이 각각 여러 별도의 라인 평면에 매립된 선택 라인(5, 6)의 교차점에 놓이고, 각각의 MRAM 메모리 셀(10)의 기록을 위해 그리고 그 안에 기록된 정보를 판독하기 위해, 판독/기록 전류가 상기 선택 라인에 인가된다. 상기 자기 저항성 반도체 메모리 장치는 셀 정보를 판독하기 위한 선택 라인(5, 6)을 가지며, 상기 선택 라인은 각각 메모리 셀(10)과 직접 접촉되는 별도의 제 1 및 제 2 라인 평면(1, 2)에 있고, 상기 제 1 라인 평면(1, 2)으로부터 공간적으로 분리된 그리고 전기적으로 절연된 제 3 및 제 4 라인 평면(3, 4)은 셀 정보 아이템을 기록하기 위한 기록 선택 라인(7, 8)을 갖는다.

Description

집적 자기 저항성 반도체 메모리 장치의 자기 저항성 메모리 셀의 기록 방법{A METHOD FOR WRITING TO MAGNETORESISTIVE MEMORY CELLS OF AN INTEGRATED MAGNETORESISTIVE SEMICONDUCTOR MEMORY ARRANGEMENT}
본 발명은 집적 자기 저항성 반도체 메모리 장치(MRAM) 및 이러한 집적 반도체 메모리 장치의 자기 저항성 메모리 셀의 기록 방법에 관한 것이다.
자기 저항성 메모리(MRAM)에서 메모리 효과는 메모리 셀의 자기적 가변 저항에 있다. 최근 통상의 MRAM 셀 컨셉에서 메모리 셀은 선택 라인, 즉 워드 라인과 비트 라인이라 불리우며 상이한 라인 평면에 연장된 선택 라인으로 이루어진 매트릭스 내에 매립된다.
첨부된 도 2는 지금까지 통상의 매트릭스형 MRAM-셀 컨셉을 도시한다. 2개의 별도의 라인 평면(1) 및 (2)에 연장된 선택 라인(5) 및 (6)의 각각의 교차점에는 MRAM 메모리 셀(10), 예컨대 MTJ 셀(MTJ=Magnetic Tunnel Junction)이 배치된다. 특정 메모리 셀(10)의 기록 시, 각각의 라인 평면(1) 및 (2)내의 각각의 관련 라인(5 및 6)을 통해 두 전류(I1, I2)가 인가된다. 상기 전류는 -상기 두 전류의 자계의 중첩(superposition)에 의해- 상기 두 선택 라인(5 및 6)의 교차점에 있는 셀에 기록하는 프로세스를 유도한다. 중첩된 자계는 2개의 선택 라인(5 및 6)의 교차점에 있는 메모리 셀(10)의 자화를 변경시킨다. 인가된 기록 전류(I1, I2)가 비교적 크기 때문에, 선택 라인(5, 6)을 따라 전압 강하가 형성된다. 이로 인해, 상기 셀을 통한 바람직하지 않은 누설 전류(I1L, I2L)를 야기하는 전압이 선택 라인에 있는 셀(10)을 통해 강하된다.
본 발명의 목적은 상기 누설 전류를 적어도 감소시키고 바람직하게는 제로로 만들 수 있는, 집적 자기 저항성 반도체 메모리 장치, 및 상기 반도체 메모리 장치의 메모리 셀의 기록 방법을 제공하는 것이다.
상기 목적은 본 발명에 따라 달성된다.
본 발명에 따른 집적 자기 저항성 반도체 메모리 장치는 셀 필드에 기록하기 위한 선택 라인이 있는 부가의 라인 평면을 사용함으로써, 누설 전류를 감소시킨다. 달리 표현하면, 셀과의 직접적인 전기 접촉을 필요로 하는, 셀 정보 아이템을 판독하기 위한 선택 라인이 직접적인 전기 접촉이 필요 없는, 셀 정보 아이템을 기록하기 위한 선택 라인으로부터 전기적으로 그리고 공간적으로 분리된다.
집적 자기 저항성 반도체 메모리 장치는 판독을 위해 MRAM 메모리 셀과 직접 접촉되는 판독 선택 라인을 포함하는 제 1 및 제 2 라인 평면의 상부 및 하부에 제 3 및 제 4 라인 평면을 가질 수 있다. 상기 제 3 라인 평면은 여타의 라인 평면들로부터 전기적으로 분리된다. 상기 부가의 라인 평면 내에 연장된 기록 선택 라인이 다른 라인 평면으로부터 전기적으로 분리되기 때문에, 전류가 흐르는 기록 선택 라인을 따른 전압 강하는 MRAM 셀 필드를 통한 누설 전류를 야기하기 않는다. 이로 인해, 집적 자기 저항성 반도체 메모리 장치에서 전체적으로 발생하는 누설 전 류가 대략 반분된다.
제 3 및 제 4 라인 평면에서 연장되는 기록 선택 라인과 그 사이에 놓인 셀의 전기 분리에 의해, 전류가 흐르는 기록 선택 라인을 따른 전압 강하가 셀 필드를 통한 누설 전류를 야기하지 않는다.
이러한 구조의 특수성은 셀 필드의 기록을 위한 선택 라인이 판독을 위한 선택 라인으로부터 전기적으로 분리된다는 것이다. 즉, 셀 정보 아이템의 판독을 위해 MRAM 메모리 셀을 직접 접촉시키는 선택 라인이 사용된다. 이로 인해, 정보 아이템을 병렬로 기록 및 판독할 수 있는 가능성이 주어진다.
집적 자기 저항성 반도체 메모리 장치의 본 발명에 따른 구조는, 기록 시에 메모리 셀 필드를 통한 누설 전류를 줄이기 위해, MRAM 메모리 셀의 특별한 기록 메커니즘을 이용한다는 사상을 기초로 한다. 왜냐하면, MRAM 셀에 기록하기 위해 전류가 흐르는 도체 주위의 자계가 이용되지만, MRAM 메모리 셀에 저장된 정보의 판독을 위해서는 메모리 셀에 대한 전기 접촉만이 필요하기 때문이다. 사용 가능성에 따라, 제 3 및/또는 제 4 라인 평면 내의 기록 선택 라인이 MRAM 셀에 인접한 관련 판독 선택 라인에 대해 병렬로 처리되지 않는 것이 바람직할 수 있다. 예컨대, 90°의 각은 조밀하게 상하로 놓인 선택 라인 사이의 정전 결합을 감소시킬 수 있다. 90°이외의 다른 각은 더 바람직한 공간적 배치를 갖는 자계를 야기할 수 있다.
집적 자기 저항성 반도체 메모리 장치의 전술한 본 발명에 따른 구조를 이용한 자기 저항성 메모리 셀의 기록을 위한 방법은 제 3 및/또는 제 4 라인 평면에 있는 각각의 기록 선택 라인을 통해 인가되는 메인 기록 전류에 부가해서, 메인 전류와 동일한 방향으로 흘러야 하는 작은 추가 기록 전류가 MRAM 메모리 셀에 인접한 (판독) 선택 라인을 통해 인가될 수 있다.
바람직하게는 작은 추가 기록 전류의 세기는 MRAM 메모리 셀에 인접한 선택 라인을 따른 최대 전압 강하가 MRAM 메모리 셀의 전류-전압 특성 곡선의 높은 저항 범위에 놓이도록 선택된다. MRAM 메모리 셀의 상기 전류-전압 특성 곡선은 비선형이며 다이오드 특성 곡선과 유사하다. 따라서, 본 발명에 따른 기록 방법에서는 제 3 라인/제 4 라인 평면을 통한 (메인) 기록 전류에 부가해서 작은 (추가) 기록 전류가 MRAM 셀에 인접한 선택 라인 내로 인가된다. 이 경우, MRAM 셀에 인접한 선택 라인을 따른 최대 전압 강하가 높은 저항을 가진 메모리 셀의 특성 곡선 범위 내에 있어서, 흐르는 누설 전류가 최소화되는 것이 바람직하다.
이하, 본 발명의 실시예를 첨부한 도면을 참고로 구체적으로 설명한다.
도 1은 본 발명에 따른 집적 자기 저항성 반도체 메모리 장치의 제 2 실시예의 사시도.
도 2는 집적 자기 저항성 반도체 메모리 장치의 종래 구조를 나타낸 사시도.
본 발명에 따른 집적 자기 저항성 반도체 메모리 장치의 실시예를 도시한 도 1에서는 도 2에서와 동일한 소자는 동일한 도면 부호를 갖는다는 것을 유의한다.
도 1은 본 발명에 따른 집적 자기 저항성 반도체 메모리 장치의 실시예를 나 타낸다. 자기 저항성 메모리 셀(10)은 판독 선택 라인(5, 6)간의 교차점에 직접 배치됨으로써, 후자가 자기 저항성 메모리 셀과 전기 접촉된다. 상기 판독 선택 라인(5, 6)은 (상부의) 제 1 라인 평면(1)과 (하부의) 제 2 라인 평면(2)에 있으며, 상기 라인 평면들은 서로 전기적으로 공간적으로 분리된다.
제 1 라인 평면(1) 상부에는 제 3 라인 평면(3)이 제공된다. 상기 제 3 라인 평면(3)에는 (빗금으로 표시된) 기록 선택 라인(7)이 상부의 판독 선택 라인(5)으로부터 공간적으로 분리되어 그리고 전기적으로 절연되어 안내된다. 상기 실시예에서는 제 3 라인 평면(3)에 연장된 기록 선택 라인(7)이 그 아래 놓인 제 1 라인 평면(1)내의 선택 라인(5)으로부터 전기적으로 분리되기 때문에, 기록 전류(I1)가 흐르는 상부 선택 라인(7)에 따른 전압 강하가 셀 필드를 통한 누설 전류를 야기하지 않을 수 있다.
제 3 라인 평면(3)내에 안내되는 선택 라인(7)이 그 아래 놓인 선택 라인(5)에 대해 반드시 평행하게 연장될 필요는 없다는 것에 유의한다. 그 대신, 기록 선택 라인(7)이 그 아래 놓인 선택 라인(5)에 대해 일정한 각도로, 예컨대 90°의 각도로 배치되는 것이 바람직할 수 있다. 이러한 각도는 조밀하게 상하로 연장된 선택 라인 사이의 정전 결합을 감소시킬 수 있다. 여타의 다른 각도들은 경우에 따라 더 바람직한 공간적 방위를 가진 자계를 유도할 수 있다.
제 3 라인 평면(3)에 연장된 기록 선택 라인(7)에 부가해서, 제 2 라인 평면(2) 하부에 제 4 라인 평면(4)이 제공되고, 그 안에 부가의 기록 선택 라인(8)이 안내된다. 상기 기록 선택 라인(8)은 도시된 실시예에 따라 (하부의) 판독 선 택 라인(6)에 대해 평행하다. 상기 조치에 의해, 상기 누설 전류가 제로로 감소될 수 있다. 도 1에서 (최상부의) 제 3 라인 평면(3) 및 (최하부의) 제 4 라인 평면(4)은 도 2에 도시된 통상의 MRAM 셀 필드에 상응하는 매립된 구조로부터 전기적으로 분리된다. MRAM 메모리 셀(10)의 기록을 위해, 기록 전류(I1)가 상부 기록 선택 라인(7) 중 하나에 그리고 기록 전류(I2)가 하부 기록 선택 라인(8) 중 하나에 인가된다. 상기 도체와 그 사이에 놓인 셀과의 전기적 분리에 의해, 전류가 흐르는 기록 선택 라인(7, 8)을 따른 전압 강하가 셀 필드를 통한 누설 전류를 야기하지 않는다. 그 결과, 도 1에 도시된 실시예에 따라 셀 필드에 기록하기 위해 사용되는 모든 선택 라인(7, 8)은 판독 선택 라인(5, 6)으로부터 전기적으로 분리된다. 이 경우, 셀 정보 아이템의 판독을 위해 MRAM 셀을 직접 접촉시키는 판독 선택 라인(5, 6)이 사용된다. 이로 인해, 정보 아이템의 병렬 기록 및 판독이 가능해진다.
도 1에 도시된 실시예에서, 기록 선택 라인(7)과 하부의 기록 선택 라인(8)은 각각 바로 그 아래 및 그 위에 놓인 판독 선택 라인(5 및 6)에 대해 평행하게 안내될 필요는 없다. 0°가 아닌 특정 각, 예컨대 90°가 바람직할 수 있다.
MRAM 메모리 셀(예컨대, MTJ-메모리 셀)의 전류-전압 특성 곡선은 매우 비선형이며 다이오드의 특성 곡선과 유사하다. 본 발명에 따른 방법은 상기 특성을 MRAM 메모리 셀의 기록에 이용한다. 이 방법에서는 제 3 또는 제 4 라인 평면(3 또는 4)내의 각각의 기록 선택 라인(7 또는 8)에 인가되는 (메인) 기록 전류에 부가해서, 작은 추가 기록 전류가 MRAM 메모리 셀에 인접한 선택 라인(5 및 6)에 각 각 인가된다. 이러한 추가 기록 전류는 상기 메인 기록 전류와 동일한 방향으로 흘러야 한다. 바람직하게는 상기 작은 추가 기록 전류의 세기는 MRAM 셀에 인접하는 선택 라인을 따라 일어나는 최대 전압 강하가 높은 저항을 가진 MRAM 메모리 셀의 전류-전압 특성 곡선의 범위 내에 놓이도록 선택된다. 즉, 누설 전류가 미미하게 작아지도록 선택된다.

Claims (6)

  1. 집적 자기 저항성 반도체 메모리 장치(MRAM)의 자기 저항성 메모리 셀(10)의 기록 방법에 있어서,
    - MRAM 메모리 셀(10)이 상호 분리된 상이한 라인 평면(1, 2)에 매립되는 선택 라인(5, 6)의 교차점에 각각 놓이고, 각각의 MRAM 메모리 셀(10)에 기록하기 위하여 그리고 그 안에 기록된 정보 아이템을 판독하기 위하여 판독/기록 전류가 상기 선택 라인(5, 6) 내로 인가되며,
    - 셀 정보 아이템의 판독을 위해 사용되는 상기 선택 라인(5, 6)은 각각 메모리 셀(10)과 직접 접촉되는 별도의 제 1 및 제 2 라인 평면(1, 2)에 놓이고,
    - 제 1 및 제 2 라인 평면(1, 2)과는 공간적으로 분리되어 그리고 전기적으로 절연되며 셀 정보 아이템의 기록을 위한 기록 선택 라인(7, 8)을 가지는 제 3 라인 평면(3, 4)이 제공되며,
    - 제 1, 제 2 및 제 3 라인 평면으로부터 이격되고 전기적으로 절연되며, 기록 선택 라인(8)을 가지는 부가의 제 4 라인 평면(4)이 제공되어,
    - 제 3 및/또는 제 4 라인 평면(3, 4) 내의 각각의 기록 선택 라인(7, 8)을 통해 흐르는 메인 기록 전류에 부가해서, 작은 추가 기록 전류가 관련 메인 전류와 동일한 방향으로 MRAM 메모리 셀(10)에 인접한 선택 라인(5, 6)내로 인가되는 것을 특징으로 하는 집적 자기 저항성 반도체 메모리 장치의 자기 저항성 메모리 셀의 기록 방법.
  2. 제 1항에 있어서,
    상기 작은 추가 기록 전류의 세기는, MRAM 메모리 셀(10)에 인접한 선택 라인(5, 6)을 따른 최대 전압 강하가 MRAM 메모리 셀(1)의 전류-전압 특성 곡선에서 높은 저항의 범위에 놓이도록 선택되는 것을 특징으로 하는 집적 자기 저항성 반도체 메모리 장치의 자기 저항성 메모리 셀의 기록 방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
KR1020037013171A 2001-04-11 2002-04-05 집적 자기 저항성 반도체 메모리 장치의 자기 저항성 메모리 셀의 기록 방법 KR100570197B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10118197A DE10118197C2 (de) 2001-04-11 2001-04-11 Integrierte magnetoresistive Halbleiterspeicheranordnung und Verfahren zum Beschreiben derselben
DE10118197.3 2001-04-11
PCT/DE2002/001256 WO2002084706A2 (de) 2001-04-11 2002-04-05 Integrierte magnetoresistive halbleiterspeicheranordnung

Publications (2)

Publication Number Publication Date
KR20030088126A KR20030088126A (ko) 2003-11-17
KR100570197B1 true KR100570197B1 (ko) 2006-04-11

Family

ID=7681297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037013171A KR100570197B1 (ko) 2001-04-11 2002-04-05 집적 자기 저항성 반도체 메모리 장치의 자기 저항성 메모리 셀의 기록 방법

Country Status (6)

Country Link
US (1) US6897101B2 (ko)
JP (1) JP2005501396A (ko)
KR (1) KR100570197B1 (ko)
CN (1) CN100449770C (ko)
DE (1) DE10118197C2 (ko)
WO (1) WO2002084706A2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6735111B2 (en) * 2002-01-16 2004-05-11 Micron Technology, Inc. Magnetoresistive memory devices and assemblies
US6498747B1 (en) * 2002-02-08 2002-12-24 Infineon Technologies Ag Magnetoresistive random access memory (MRAM) cross-point array with reduced parasitic effects
AU2003230126A1 (en) * 2002-05-22 2003-12-02 Koninklijke Philips Electronics N.V. Magnetoresistive memory cell array and mram memory comprising such array
US7376004B2 (en) * 2003-09-11 2008-05-20 Samsung Electronics Co., Ltd. Increased magnetic memory array sizes and operating margins
US7366009B2 (en) 2004-01-10 2008-04-29 Honeywell International Inc. Separate write and read access architecture for a magnetic tunnel junction
EP1630881B1 (en) * 2004-08-31 2011-11-16 STMicroelectronics Srl Hosting structure of nanometric elements and corresponding manufacturing method
EP1630882B1 (en) * 2004-08-31 2012-05-02 STMicroelectronics S.r.l. Nanometric structure and corresponding manufacturing method
JP2006120824A (ja) * 2004-10-21 2006-05-11 Renesas Technology Corp 磁気記憶装置
US7257019B2 (en) * 2005-11-17 2007-08-14 Macronix International Co., Ltd. Systems and methods for a magnetic memory device that includes a single word line transistor
KR102641744B1 (ko) 2017-01-20 2024-03-04 삼성전자주식회사 가변 저항 메모리 소자

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5587943A (en) * 1995-02-13 1996-12-24 Integrated Microtransducer Electronics Corporation Nonvolatile magnetoresistive memory with fully closed flux operation
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
TW411471B (en) * 1997-09-17 2000-11-11 Siemens Ag Memory-cell device
US6211559B1 (en) * 1998-02-27 2001-04-03 Motorola, Inc. Symmetric magnetic tunnel device
US6436526B1 (en) * 1999-06-17 2002-08-20 Matsushita Electric Industrial Co., Ltd. Magneto-resistance effect element, magneto-resistance effect memory cell, MRAM and method for performing information write to or read from the magneto-resistance effect memory cell
US6567287B2 (en) * 2001-03-21 2003-05-20 Matrix Semiconductor, Inc. Memory device with row and column decoder circuits arranged in a checkerboard pattern under a plurality of memory arrays
US6713378B2 (en) * 2000-06-16 2004-03-30 Micron Technology, Inc. Interconnect line selectively isolated from an underlying contact plug
US6515888B2 (en) * 2000-08-14 2003-02-04 Matrix Semiconductor, Inc. Low cost three-dimensional memory array
US6624011B1 (en) * 2000-08-14 2003-09-23 Matrix Semiconductor, Inc. Thermal processing for three dimensional circuits
US6627530B2 (en) * 2000-12-22 2003-09-30 Matrix Semiconductor, Inc. Patterning three dimensional structures
US6791868B2 (en) * 2003-01-02 2004-09-14 International Business Machines Corporation Ferromagnetic resonance switching for magnetic random access memory
US7190611B2 (en) * 2003-01-07 2007-03-13 Grandis, Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization

Also Published As

Publication number Publication date
CN1502136A (zh) 2004-06-02
CN100449770C (zh) 2009-01-07
WO2002084706A3 (de) 2003-05-30
KR20030088126A (ko) 2003-11-17
US20040087134A1 (en) 2004-05-06
WO2002084706A2 (de) 2002-10-24
DE10118197C2 (de) 2003-04-03
DE10118197A1 (de) 2002-10-24
JP2005501396A (ja) 2005-01-13
US6897101B2 (en) 2005-05-24

Similar Documents

Publication Publication Date Title
US6781910B2 (en) Small area magnetic memory devices
US6697294B1 (en) Designs of reference cells for magnetic tunnel junction (MTJ) MRAM
US6191972B1 (en) Magnetic random access memory circuit
US7339817B2 (en) Thermally-assisted switching of magnetic memory elements
KR100310575B1 (ko) 비휘발성 자기 메모리 어레이
US6498747B1 (en) Magnetoresistive random access memory (MRAM) cross-point array with reduced parasitic effects
EP1329895A2 (en) High-density magnetic random access memory device and method of operating the same
CN100359683C (zh) 配置具有孔的布线的半导体器件及其制造方法
EP1593126A1 (en) Mram architecture for low power consumption and high selectivity
KR100614716B1 (ko) Ｍｒａｍ 저장 장치
KR100898040B1 (ko) 데이터 저장 장치
US6661689B2 (en) Semiconductor memory device
KR100570197B1 (ko) 집적 자기 저항성 반도체 메모리 장치의 자기 저항성 메모리 셀의 기록 방법
JP2004119638A (ja) 磁気メモリデバイス、並びに磁気メモリデバイスの書込方法および読出方法
JP5076387B2 (ja) 磁気記憶装置
US5734606A (en) Multi-piece cell and a MRAM array including the cell
US7397694B2 (en) Magnetic memory arrays
US6836429B2 (en) MRAM having two write conductors
CN1509474A (zh) 磁阻存储器
JP2005501396A6 (ja) 集積磁気抵抗半導体メモリー構造
KR20050083986A (ko) 자기저항 메모리 셀을 갖는 매트릭스와 이를 포함하는비휘발성 메모리 및 자기저항 소자 기록 방법
US6826077B2 (en) Magnetic random access memory with reduced parasitic currents
KR20050085158A (ko) 자기 저항 메모리 셀 어레이, 그의 기록 방법과 제조 방법및 비휘발성 메모리
US7787289B2 (en) MRAM design with local write conductors of reduced cross-sectional area
JP2005094003A (ja) サイズと動作マージンとが拡大された磁気メモリアレイ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130328

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee