CN100449770C - 写入集成磁阻半导体存储阵列的磁阻存储单元的方法 - Google Patents

写入集成磁阻半导体存储阵列的磁阻存储单元的方法 Download PDF

Info

Publication number
CN100449770C
CN100449770C CNB02808151XA CN02808151A CN100449770C CN 100449770 C CN100449770 C CN 100449770C CN B02808151X A CNB02808151X A CN B02808151XA CN 02808151 A CN02808151 A CN 02808151A CN 100449770 C CN100449770 C CN 100449770C
Authority
CN
China
Prior art keywords
selection wire
reads
line plane
memory units
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB02808151XA
Other languages
English (en)
Other versions
CN1502136A (zh
Inventor
P·维茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1502136A publication Critical patent/CN1502136A/zh
Application granted granted Critical
Publication of CN100449770C publication Critical patent/CN100449770C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明系关于一种积体磁阻半导体记忆排列，其中该MRAM记忆胞元(10)系位于埋入不同的，互相分离的线平面(1，2)之选择线(5，6)之交叉点上，且其中一读取/写入电流为了写入每一MRAM记忆胞元(10)及为了读取被写入其中之信息项目而被施加。在此积体磁阻半导体记忆排列中，用以读取一胞元信息项目之该选择线(5，6)系位于直接与该记忆胞元(10)接触之分离的第一及第二线平面(1，2)，且由写入一胞元信息项目用之写入选择线(7，8)所占用之一第三及第四线平面(3，4)与该第一及第二线平面(3，4)空间分离及电性隔离。

Description

写入集成磁阻半导体存储阵列的磁阻存储单元的方法
技术领域
本发明涉及集成磁阻半导体存储阵列以及一种写入此种型态的集成半导体存储阵列磁阻存储单元的方法。
背景技术
在磁阻内存(magnetoresistive，MRAM)中，储存效率归属于存储单元的磁性可变电阻。在MRAM单元概念(现在是很-般的)中，存储单元被埋入于包含选择线，其亦被称为字线及位线，并在不同的线平面内阵列。
附图2表示迄今惯用的阵列型态的基本MRAM单元概念。一MRAM单元，例如一MTJ(MTJ＝Magnetic Tunnel Junction，磁隧道结)单元，位于在二互相分离的第一线平面1与第二线平面2中阵列的第一读取选择线5及第二读取选择线6的每一交叉点。当写入至一特定的磁阻存储单元10时，第一写入电流及第二写入电流I1，I2经由在第一和第二线平面1及2每一个中的一个相关的第一读取选择线5与第二读取选择线6被施加以及-由于此二电流所产生的磁场-产生写入至该第一和第二读取选择线5及6的交叉点上的单元的程序。此叠加磁场导致位于第一和第二读取选择线5及6的交叉点上的磁阻存储单元10的磁逆转。因为施加的第一和第二写入电流I1及I2相当大，沿着第一和第二读取选择线5及6形成一电压降。这具有电压跨越位于选择线上的磁阻存储单元10的下降的效应，该电压导致经过这些单元的不想要的第一和第二漏电流I1L及I2L。
发明内容
本发明的一个目的在于说明一种集成磁阻半导体存储阵列以及写入至此种型态的集成磁阻半导体存储阵列的方法，因此该漏电流至少可被降低，并且在较好的情况下可以被抵消。
此目的通过以下技术方案而达成。
根据本发明的一种写入一集成磁阻半导体存储阵列(MRAM)的磁阻存储单元的方法，其中，该集成磁阻半导体存储阵列的该磁阻存储单元位于第一读取选择线5和第二读取选择线6的交叉点上，其中所述第一读取选择线5和第二读取选择线6分别埋入不同且互相分离的两个线平面中，且其中为了写入每一磁阻存储单元而施加一写入电流，并为了读取被写入其中的存储信息而施加一读取电流；用以读取一单元存储信息的所述第一读取选择线5和第二读取选择线6分别位于直接与该存储单元接触的第一线平面和第二线平面内，该第一线平面和第二线平面相互分离；提供一第三线平面，其与该第一线平面及该第二线平面空间分离及电绝缘，并且用于写入一单元存储信息用的第一写入选择线7位于该第三线平面中；以及，提供一额外第四线平面，其与该第一，第二和第三线平面分离及电绝缘，并由另一，即第二写入选择线8所占用，其特征在于，除了流过所述第三线平面中的所述第一写入选择线7和/或流过所述第四线平面中的所述第二写入选择线8的一主要写入电流之外，分别施加较小的一第一和第二额外写入电流，其方向与接近该集成磁阻半导体存储阵列的该磁阻存储单元的相邻所述第一读取选择线5和/或第二读取选择线6中所指定的主要写入电流相同。
依据本发明的集成磁阻半导体存储阵列通过使用写入单元阵列用的选择线所在的额外线平面而降低漏电流。换句话说，这些读取单元存储信息的选择线(需要与该单元直接电性接触)被电性隔离，且在空间上与写入单元存储信息的不需要一直接电接触的选择线分离。
体磁阻半导体存储阵列可具有一第三及第四线平面位于第一与第二线平面的上方及下方，其包括为读取目的与磁阻存储单元直接接触之读取选择线。第三线平面与其它线平面解除电性耦合。在此额外平面行进的写入选择线与其它线平面解除电性耦合，沿电流经过的写入选择线的电压降不导致经过磁阻存储单元阵列的漏电流。因此，在集成磁阻半导体存储阵列中发生的整体漏电流大约减半。
由于在第三及第四线平面中阵列的写入选择线相对于交错单元的电性解耦合，沿电流经过的写入选择线的电压降不导致经过磁阻存储单元阵列的漏电流。
此结构特别之处在于写入至单元阵列用的选择线与读取单元用的选择线解耦合。也就是说与磁阻存储存储单元直接接触的选择线继续被用以读取一单元存储信息。这也开启平行写入与读取存储信息的可能性。
依据本发明所提供的集成磁阻半导体存储阵列的结构因此以磁阻存储单元的特定写入机构的使用的想法为基础，以便降低在写入期间经过磁阻存储单元的漏电流，且与磁阻存储单元的电接触仅为读取储存于一磁阻存储单元内存储信息时所需。依据使用可能性，在第三及第四平面内的写入选择线不与接近磁阻存储单元的相关读取选择线平行处理的方式是有益的。例如，90°的角度，可降低耦合于选择线之间的静电，其另一方面是一者在另一者之上地密集阵列。与90°不同的角度可能导致可能具有更有利空间方向之磁场。
一种写入磁阻存储单元的方法，该方法使用如上所述的本发明的集成磁阻半导体存储阵列的结构，除了经过第三及/或第四线平面中的一个别写入选择线被施加的一主要的电流，可加强经过接近磁阻存储单元的该(读取)选择线一小的额外写入电流，该额外的写入电流必须与主电流在相同方向流动。
于此情况中，小的额外写入电流的电流密度可有益地被选择，因此沿着邻近磁阻存储单元之选择线的电压降落入磁阻存储单元的电流-电压特性曲线之高电阻区域。经过一磁阻存储单元之该电流-电压特性曲线是非线性的且类似一二极管特性曲线。依据本发明之写入方法因此提供，除了经过第三/第四线平面之(主要)写入电流，一小的(额外)写入电流被施加于接近磁阻存储单元之选择线。于此情况中，维持沿着接近磁阻存储单元之选择线的电压降是有益的，因此一者位于具有高电阻之存储单元特性曲线之区域内，造成流过的漏电流被降至最小。
附图说明
本发明的实施例参照所附图式于下文被解释更多细节。在图式中：
图1表示依据本发明的集成磁阻半导体存储阵列的第二实施例的立体图；以及
图2表示已经被公开的集成磁阻半导体存储阵列的已知结构的立体图。
应该提出的是，在表示依据本发明的集成磁阻半导体存储阵列的实施例之图1中，相同的参考标号被使用于图2中的相同的组件。
具体实施方式
图1表示依据本发明的集成磁阻半导体存储阵列的实施例。磁阻存储单元10位于第一及第二读取选择线5及6之间的直接交叉点上，因此后者具有与磁阻存储单元10的电接触。该第一和第二读取选择线位于互相电性隔离及空间隔离的一(上部)第一线平面1及一(下部)第二线平面2中。
假设位于第一线平面1上方是一第三线平面3，其中第一写入选择线7(斜线阴影)以和上部第一读取选择线5空间分离及电性隔离的方式被导引。因为在所示的实施例中，在第三线平面3中的第一写入选择线7与下方第一线平面1中的第一读取选择线5解除电性耦合，沿着第一写入电流I1所流过的上部第一写入选择线7的电压降不能导致经过单元阵列的漏电流。
应该提出的是，在第三线平面3中行进的第一写入选择线7不需要与下方第一读取选择线5平行。相反地，较佳者，第一写入写入选择线7可在一特定角度行进，例如90°的角度，相对于下方第一读取选择线5。此种角度可能降低合于选择线之间的静电，其一者在另一者之上密集的阵列。其它的角度可能产生可能具有更佳空间方向之磁场。
除了在第三线平面3中行进的第一写入选择线7之外，一第四线平面4被设置于第二线平面2之下，额外的第二写入选择线8被导引至该第四线平面之内，且依据所示的实施例，与(较低)第二读取选择线6平行。此方法使得降低漏点流至0是可能的。应该提出的是，在图1中，(最上方的)第三线平面3及(最下方的)第四线平面4与对应图2所示的已知磁阻存储单元阵列之内埋结构解除电性耦合。为写入磁阻存储单元10的目的，一第一写入电流I1被施加于上部第一写入选择线7之一，而一第二写入电流I2被施加至较低第二写入选择线8之一。因为相对于交错单元的这些导体的电性解耦合，沿电流所流过的第一和第二写入选择线7及8的电压降不导致经过单元阵列的漏电流。因此，依图1所示的实施例，所有写入单元阵列用的第一和第二选择线7及8与第一和第二读取选择线5及6解除电性耦合。于此情况中，直接与磁阻存储单元接触的第一和第二读取选择线5及6继续被使用于读取单元存储信息。因此，存储信息的平行的写入及读取是可能的。
在图1所示的实施例中，第一写入选择线7及较低的第二写入选择线8不需要与直接位于其下方的第一和第二读取选择线5及6平行。与0°不同的特定角度，例如90°，是有利的。
经过一磁阻存储单元(例如MTJ存储单元)的电流-电压特性曲线是极为非线性，且类似一二极管的特性曲线。依据本发明的写入磁阻存储单元的方法使用此特性。除了施加于第二或第四线平面3或4的个别第一和第二写入选择线7及8之(主要)写入电流之外，此方法分别施加一小的额外写入电流于邻近磁阻存储单元的第一和第二读取选择线5及6。该额外的写入电流的流动方向必须和已提及的主要写入电流相同。该小的额外写入电流的密度随后可有益地被选择，因此沿着接近磁阻存储单元的选择线所建立的电压降位于具有高电阻的磁阻存储单元的电流-电压特性曲线的区域中，换句话说，漏电流可被忽略。
附图标记表
1     第一线平面
2     第二线平面
3     第三线平面
4     第四线平面
5     第一读取选择线
6     第二读取选择线
7     第一写入选择线
8     第二写入选择线
10    磁阻存储单元
I1    第一写入电流
I2    第二写入电流
I1L   第一漏电流
I2L   第二漏电流

Claims (2)

1.一种写入一集成磁阻半导体存储阵列的磁阻存储单元(10)的方法，其中，
该集成磁阻半导体存储阵列的磁阻存储单元(10)位于第一读取选择线(5)和第二读取选择线(6)的交叉点上，其中所述第一读取选择线(5)和第二读取选择线(6)分别埋入不同且互相分离的第一线平面(1)和第二线平面(2)中，且为了读取被写入每个磁阻存储单元(10)中的存储信息而施加一读取电流；
第一读取选择线(5)和第二读取选择线(6)分别在每个交叉点上与该磁阻存储单元(10)直接电接触；
提供一第三线平面(3)，其与第一线平面(1)相邻，且与该第一线平面(1)及该第二线平面(2)空间分离及电绝缘，并且用于写入一单元存储信息用的第一写入选择线(7)位于该第三线平面(3)中；以及
提供一第四线平面(4)，其与第二线平面(2)相邻，且与该第一线平面(1)、该第二线平面(2)和该第三线平面(3)空间分离及电绝缘，并且用于写入一单元存储信息用的第二写入选择线(8)位于该第四线平面(4)中，
其特征在于，
除了流过所述第一写入选择线(7)和流过所述第二写入选择线(8)的各主要写入电流之外，分别施加比所指定的主要写入电流小的第一和第二额外写入电流于所述第一读取选择线(5)和第二读取选择线(6)，所述第一读取选择线(5)和第二读取选择线(6)在位于该集成磁阻半导体存储阵列的该磁阻存储单元(10)处的交叉点处分别邻近所述第一写入选择线(7)和所述第二写入选择线(8)，所述第一额外写入电流流过所述第一读取选择线(5)，该第一额外写入电流的流动方向与主写入电流在所述第一写入选择线(7)中的流动方向相同，以及所述第二额外写入电流流过所述第二读取选择线(6)，该第二额外写入电流的流动方向与主写入电流在所述第二写入选择线(8)中的流动方向相同。
2.如权利要求1所述的方法，
其特征在于，
选择所述第一和第二额外写入电流各自的电流强度而沿着所述第一读取选择线(5)和所述第二读取选择线(6)建立一电压降，该电压降位于该集成磁阻半导体存储阵列的该磁阻存储单元(10)的电流-电压特性曲线中的高电阻区域。
CNB02808151XA 2001-04-11 2002-04-05 写入集成磁阻半导体存储阵列的磁阻存储单元的方法 Expired - Fee Related CN100449770C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10118197.3 2001-04-11
DE10118197A DE10118197C2 (de) 2001-04-11 2001-04-11 Integrierte magnetoresistive Halbleiterspeicheranordnung und Verfahren zum Beschreiben derselben

Publications (2)

Publication Number Publication Date
CN1502136A CN1502136A (zh) 2004-06-02
CN100449770C true CN100449770C (zh) 2009-01-07

Family

ID=7681297

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB02808151XA Expired - Fee Related CN100449770C (zh) 2001-04-11 2002-04-05 写入集成磁阻半导体存储阵列的磁阻存储单元的方法

Country Status (6)

Country Link
US (1) US6897101B2 (zh)
JP (1) JP2005501396A (zh)
KR (1) KR100570197B1 (zh)
CN (1) CN100449770C (zh)
DE (1) DE10118197C2 (zh)
WO (1) WO2002084706A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6735111B2 (en) * 2002-01-16 2004-05-11 Micron Technology, Inc. Magnetoresistive memory devices and assemblies
US6498747B1 (en) * 2002-02-08 2002-12-24 Infineon Technologies Ag Magnetoresistive random access memory (MRAM) cross-point array with reduced parasitic effects
JP2006501587A (ja) * 2002-05-22 2006-01-12 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 磁気抵抗メモリセルアレイとこのアレイを含むｍｒａｍメモリ
US7376004B2 (en) * 2003-09-11 2008-05-20 Samsung Electronics Co., Ltd. Increased magnetic memory array sizes and operating margins
US7366009B2 (en) 2004-01-10 2008-04-29 Honeywell International Inc. Separate write and read access architecture for a magnetic tunnel junction
EP1630882B1 (en) * 2004-08-31 2012-05-02 STMicroelectronics S.r.l. Nanometric structure and corresponding manufacturing method
EP1630881B1 (en) * 2004-08-31 2011-11-16 STMicroelectronics Srl Hosting structure of nanometric elements and corresponding manufacturing method
JP2006120824A (ja) * 2004-10-21 2006-05-11 Renesas Technology Corp 磁気記憶装置
US7257019B2 (en) * 2005-11-17 2007-08-14 Macronix International Co., Ltd. Systems and methods for a magnetic memory device that includes a single word line transistor
KR102641744B1 (ko) 2017-01-20 2024-03-04 삼성전자주식회사 가변 저항 메모리 소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1061592A2 (en) * 1999-06-17 2000-12-20 Matsushita Electric Industrial Co., Ltd. Magneto-resistance effect element, and its use as memory element

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5587943A (en) * 1995-02-13 1996-12-24 Integrated Microtransducer Electronics Corporation Nonvolatile magnetoresistive memory with fully closed flux operation
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
TW411471B (en) * 1997-09-17 2000-11-11 Siemens Ag Memory-cell device
US6211559B1 (en) * 1998-02-27 2001-04-03 Motorola, Inc. Symmetric magnetic tunnel device
US6567287B2 (en) * 2001-03-21 2003-05-20 Matrix Semiconductor, Inc. Memory device with row and column decoder circuits arranged in a checkerboard pattern under a plurality of memory arrays
US6713378B2 (en) * 2000-06-16 2004-03-30 Micron Technology, Inc. Interconnect line selectively isolated from an underlying contact plug
US6515888B2 (en) * 2000-08-14 2003-02-04 Matrix Semiconductor, Inc. Low cost three-dimensional memory array
US6624011B1 (en) * 2000-08-14 2003-09-23 Matrix Semiconductor, Inc. Thermal processing for three dimensional circuits
US6627530B2 (en) * 2000-12-22 2003-09-30 Matrix Semiconductor, Inc. Patterning three dimensional structures
US6791868B2 (en) * 2003-01-02 2004-09-14 International Business Machines Corporation Ferromagnetic resonance switching for magnetic random access memory
US7190611B2 (en) * 2003-01-07 2007-03-13 Grandis, Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1061592A2 (en) * 1999-06-17 2000-12-20 Matsushita Electric Industrial Co., Ltd. Magneto-resistance effect element, and its use as memory element

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Magneto-resistive IC memory limitations and architectureimplications. Scheuerlein, R.E.Nonvolatile Memory Technology Conference, 1998. 1998 Proceedings. Seventh Biennial IEEE ALBUQUERQUE, NM, USA. 1998
Magneto-resistive IC memory limitations and architectureimplications. Scheuerlein, R.E.Nonvolatile Memory Technology Conference, 1998. 1998 Proceedings. Seventh Biennial IEEE ALBUQUERQUE, NM, USA. 1998 *

Also Published As

Publication number Publication date
DE10118197C2 (de) 2003-04-03
US6897101B2 (en) 2005-05-24
KR20030088126A (ko) 2003-11-17
WO2002084706A2 (de) 2002-10-24
DE10118197A1 (de) 2002-10-24
JP2005501396A (ja) 2005-01-13
CN1502136A (zh) 2004-06-02
US20040087134A1 (en) 2004-05-06
WO2002084706A3 (de) 2003-05-30
KR100570197B1 (ko) 2006-04-11

Similar Documents

Publication Publication Date Title
US6990012B2 (en) Magnetic memory device
JP4700259B2 (ja) 共通の導線を共有する一対の磁気ビットを有するメモリ素子アレイ
US7339817B2 (en) Thermally-assisted switching of magnetic memory elements
US7411815B2 (en) Memory write circuit
CN1610001B (zh) 具有磁阻元件的半导体存储器件及其数据写入方法
US8194439B2 (en) Magnetic random access memories and methods of operating the same
US6781910B2 (en) Small area magnetic memory devices
US7577016B2 (en) Twin-cell semiconductor memory devices
KR100898040B1 (ko) 데이터 저장 장치
CN100449770C (zh) 写入集成磁阻半导体存储阵列的磁阻存储单元的方法
CN100470664C (zh) 磁存储装置
KR101323767B1 (ko) 플럭스 프로그래밍된 멀티-비트 자기 메모리
US7471549B2 (en) Semiconductor memory device
JPH10247382A (ja) マルチピースセルおよびそのセルを含む磁気ランダムアクセスメモリアレイ
CN101026176A (zh) 磁存储器件以及向磁存储器件写入数据的方法
US7102918B2 (en) MRAM having two write conductors
CN1717743B (zh) 用于在磁致电阻存储器件的写操作期间改善磁场产生的方法和设备
US6781896B2 (en) MRAM semiconductor memory configuration with redundant cell arrays
JP2005501396A6 (ja) 集積磁気抵抗半導体メモリー構造
US7251156B2 (en) Magnetic memory architecture with shared current line
US20050073882A1 (en) Magnetic memory having angled third conductor
KR100542743B1 (ko) 자기 랜덤 엑세스 메모리
JP2004006861A (ja) 寄生電流を低減した磁気ランダムアクセスメモリ
CN117378009A (zh) 一种磁性随机存储器及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Munich, Germany

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: INFINEON TECHNOLOGIES AG

TR01 Transfer of patent right

Effective date of registration: 20120928

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: Munich, Germany

Patentee before: Infineon Technologies AG

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151223

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090107

Termination date: 20160405