CN117378009A - 一种磁性随机存储器及电子设备 - Google Patents

Abstract

一种磁性随机存储器及电子设备，用以提高磁性随机存储器的存储密度。包括N个存储块(10(n))，存储块包括多个结构单元(101)以及多个电压控制线(102)；每个结构单元包括依次堆叠的多层存储结构，每层存储结构包括电极线(103)以及设置于电极线上的多个存储单元(104)，每个存储单元的一端与电极线连接，另一端与多个电压控制线中的一个电压控制线连接。每个存储单元包括一个磁性隧道结和一个单向导通选择器，以通过降低存储单元之间的sneak paths来降低漏电功耗。或者，每个存储单元包括一个磁性隧道结，每一存储块还包括分别与多个电压控制线一一对应连接的多个第一位线(BLn)，每一个位线通过金属导线与对应的电压控制线连接，以通过降低存储块之间的sneak paths来降低漏电功耗。

Description

一种磁性随机存储器及电子设备 技术领域

本申请涉及存储技术领域，尤其涉及一种磁性随机存储器及电子设备。

背景技术

信息技术的发展对存储介质提出了更高要求，相比于传统的半导体存储技术，以磁性隧道结(magnetic tunnel junction，MTJ)为存储单元的磁性随机存储器(magnetic random access memory，MRAM)由于同时具有很多优异的特性，例如：读写速度快、低功耗、读写次数多、耐辐射等，被认为是具有广阔应用前景的高密度存储器。

MRAM的核心存储单元是MTJ，每个MTJ包括自由层、势垒层和参考层。在MTJ中写入数据时，可以通过改变自由层的磁矩方向(即控制MTJ自由层和参考层的磁矩平行排列或反平行排列)写入不同的数据。从MTJ中读取数据时，可以通过判断MTJ的高低阻态来实现。

现有技术中，MRAM的存储阵列通常是二维(2 dimensions，2D)的。为了提高MRAM的存储密度，一般是通过不断缩小MTJ的尺寸和间距，从而增加单位面积内的存储单元个数。这种方式虽然可以在一定程度上提高MRAM的存储密度，但是当MTJ的尺寸缩小到一定程度时，MTJ的热稳定性就会下降，导致存储数据的可靠性降低，进而导致MRAM的存储密度较低。

发明内容

本申请实施例提供了一种磁性随机存储器及电子设备，用以提高磁性随机存储器的存储密度。

第一方面，本申请实施例提供一种磁性随机存储器，包括N个存储块，N为大于0的整数；每个存储块可以包括多个结构单元(cell)以及多个电压控制线；多个结构单元中的每个结构单元可以包括依次堆叠的多层存储结构，多层存储结构中的每层存储结构包括电极线以及设置于电极线上的多个存储单元，多个存储单元中的每个存储单元可以包括一个MTJ和一个单向导通选择器，每个存储单元的一端与电极线连接，另一端与多个电压控制线中的一个电压控制线连接；单向导通选择器的一端与磁性隧道结MTJ的一端连接，单向导通选择器的另一端与电压控制线连接，磁性隧道结MTJ的另一端与电极线连接。

采用本申请实施例提供的磁性随机存储器，由于存储阵列是3D的，该方案相比现有技术中的2D阵列，可以在保证存储单元的热稳定的前提下，通过垂直方向存储单元的叠加增加面存储密度，进而提高磁性随机存储器的存储密度。此外，在该实施例中，由于每个存储单元包括一个MTJ和一个单向导通选择器，因此，在任意两个存储单元之间有电压差形成漏电通道时，总有一个存储单元中的单向导通选择器是处于反向截止状态，因此可 以有效限制不同存储单元之间的sneak paths，从而降低磁性随机存储器的写入漏电功耗。

需要说明的是，单向导通选择器可以为单向导通器件，当施加在单向导通选择器的两端的电压差大于其开启阈值电压Vth(Vth＞0)时，单向导通选择器处于导通低电阻态，当施加在单向导通选择器两端的电压差小于其开启阈值电压Vth时，单向导通选择器处于截止高电阻态。例如，当单向导通选择器的正极和负极之间的电压差大于Vth时，单向导通选择器处于导通低电阻态，当单向导通选择器的正极和负极的电压差小于Vth时，单向导通选择器处于截止高电阻态。

具体地，单向导通选择器的正极可以与电压控制线连接，单向导通选择器的负极可以与MTJ连接，则单向导通选择器的正向电流方向为从电压控制线到电极线，当电压控制线与电极线之间的电压差大于Vth时，单向导通选择器处于导通低电阻态，当电压控制线与电极线之间的电压差小于Vth时，单向导通选择器处于截止高电阻态。

或者，单向导通选择器的正极可以与MTJ连接，单向导通选择器的负极可以与电压控制线连接，则单向导通选择器的正向电流方向为从电极线到电压控制线，当电极线与电压控制线之间的电压差大于Vth时，单向导通选择器处于导通低电阻态，当电极线与电压控制线之间的电压差小于Vth时，单向导通选择器处于截止高电阻态。

在具体实施时，单向导通选择器的电学特性、热处理温度以及可微缩性等需要与MTJ相匹配，例如满足：一定的开启电压/电流(0～2V，μA)，较高的整流比，耐久性(Endurance)高，操作速度在纳秒量级，热处理温度低等。

示例性的，本申请中单向导通选择器可以为单向导通二极管，例如肖特基二极管或者PN结二极管等，在此不作具体限定。当单向导通选择器为肖特基二极管时，肖特基二极管的正极可以指向电压控制线，也可以指向电极线，在此不作限定。同理，当单向导通选择器为PN结二极管时，PN结二极管的正极可以指向电压控制线，也可以指向电极线，在此不作限定。

在具体实施时，每个MTJ可以包括依次堆叠的自由层、势垒层和参考层。其中，参考层的磁矩方向固定，自由层的磁矩方向可以在数据写入时发生改变，自由层与参考层的磁矩呈平行或反平行排列时对应不同的数据，势垒层用于产生隧道磁电阻效应。具体地，本申请中，自由层与电极线连接，参考层通过单向导通选择器与电压控制线连接。也就是说，自由层靠近电极线，参考层与该电极线距离最远，势垒层位于自由层和参考层之间。

本申请实施例中对自由层和参考层的磁矩方向不做具体限定，只要自由层和参考层的磁矩方向平行排列或反平行排列即可。

可选地，在每个存储块中，多个电压控制线平行；多个结构单元所在的平面平行，且每个结构单元所在的平面与多个电压控制线垂直。

在磁性随机存储器中，在各存储块中，每个结构单元中的所有电极线分别通过金属导线并联连接，从而在向磁性随机存储器中写入数据或者读取数据时，可以实现同时在结构单元中的所有电极线上施加读写电流，从而减少选组线在外围电路平面的排线空间，通过较少的选组线实现对磁性随机存储器中多层存储结构的寻址和访问。

进一步地，为了实现磁性随机存储器中数据的写入和读取，在电极线上施加电压或通入电流的过程可以由分别与两个选组线所连接的两个晶体管实现，其中一个选组线通过一个晶体管与电极线的一端连接，另一个选组线通过另一个晶体管与电极线的另一端连接。两个晶体管的导通和关断由字线控制。在字线上分别向两个晶体管施加栅极偏置电压使得 两个晶体管导通，并在两个选组线上施加不同的电压，可以实现向电极线施加电压或通入电流。

例如，每一存储块还可以包括：第一选组线和第二选组线；第一选组线、第二选组线以及多个电压控制线之间相互平行；每个结构单元中的所有电极线分别通过金属导线并联连接，每个结构单元还包括字线、第一晶体管和第二晶体管。其中，第一晶体管和第二晶体管的栅极分别与字线连接，字线可用于为第一晶体管和第二晶体管提供栅极偏置电压，以使得第一晶体管和第二晶体管导通。第一晶体管的源极与第一选组线连接，第二晶体管的漏极与第二选组线连接，第一晶体管的漏极通过金属导线与电极线的第一端连接，第二晶体管的源极通过金属导线与电极线的第二端连接。分别在第一选组线和第二选组线上施加不同的电压，可以使得电极线中有电流通过，即为一个结构单元中的所有电极线上的存储单元并行提供写入电流。

在本申请中，每一存储块中的不同结构单元可以共用第一选组线和第二选组线，不同存储块对应位置的结构单元共用字线。其中，第一选组线和第二选组线可以与电压控制线平行，字线可以与电极线平行。

其中，金属导线的材料与电极线的材料不同，金属导线可为低电阻的金属互联线，电极线可为具有较大自旋霍尔效应的材料。第一晶体管和第二晶体管可以是N型金属氧化物半导体(N metal oxide semiconductor，NMOS)晶体管。当然，第一晶体管和第二晶体管也可以是其他类型的晶体管，例如可以是P型金属氧化物半导体(P metal oxide semiconductor，NMOS)晶体管。本申请实施例对此不做具体限定。

在本申请中，当磁性随机存储器中包括多个存储块时，不同存储块对应的电压控制线可以是不同的，也可以是相同，在此不作限定。

为了进一步降低磁性随机存储器的写入漏电功耗，当磁性随机存储器中包括多个存储块时，可以通过减小一次写操作过程中同时工作的存储块的数量，来减少不同存储块之间的sneak paths，从而减小写操作时整个磁性随机存储器的漏电功耗。为了减小一次写操作过程中同时工作的存储块的数量，可以单独控制每个存储块中的电压控制线，即不同存储块中的电压控制线是相互独立的。示例性的，在本申请中，针对每个存储块，每一存储块还包括：分别与多个电压控制线一一对应连接的多个第一位线，多个第一位线中每一个位线通过金属导线与对应的电压控制线连接。这样写操作时不同存储块不会同时运行，从而可以降低整个磁性随机存储器的漏电功耗。

此外，磁性随机存储器中，每一存储块还包括：分别与多个第一位线一一对应连接的多个放大器，多个放大器中的每个放大器用于读取对应连接的第一位线所接收的反馈信息，所述反馈信息用于指示对应连接的所述存储单元中存储的数据。

其中，每个放大器及其外围电路等共同组成读出回路，用于输出放大器所连接的电压控制线对应的存储单元的反馈信息，从而读取存储单元中的数据。

具体地，每个放大器可以通过将存储单元的反馈信息(例如电压、电流、电容量、充放电时间)与参考值做比较，来判断该存储单元处于高阻态还是低阻态，进而确定该存储单元中存储的数据。

第二方面，本申请实施例提供一种磁性随机存储器，包括N个存储块，N为大于1的整数；每个存储块包括多个结构单元(cell)以及多个电压控制线；多个结构单元中的每个结构单元包括依次堆叠的多层存储结构，多层存储结构中的每层存储结构包括电极线以及 设置于电极线上的多个存储单元，多个存储单元中的每个存储单元中包括一个MTJ，每个存储单元的一端与电极线连接，另一端与多个电压控制线中的一个电压控制线连接。针对每个存储块，存储块还可以包括与多个电压控制线一一对应连接的多个第一位线，多个第一位线中每一个第一位线通过金属导线与对应的电压控制线连接。

本申请实施例提供的磁性随机存储器，由于存储阵列是3D的，该方案相比现有技术中的2D阵列，可以在保证存储单元的热稳定的前提下，通过垂直方向存储单元的叠加增加面存储密度，进而提高磁性随机存储器的存储密度。此外，由于不同的存储块之间，对应的电压控制线和第一位线均是不同的。这样写操作时不同存储块不会同时运行，从而可以降低写操作时并行运行的存储块的数量，减少存储块之间的sneak paths，进而降低磁性随机存储器的写入漏电功耗。

在具体实施时，每个MTJ可以包括依次堆叠的自由层、势垒层和参考层。其中，参考层的磁矩方向固定，自由层的磁矩方向可以在数据写入时发生改变，自由层与参考层的磁矩呈平行或反平行排列时对应不同的数据，势垒层用于产生隧道磁电阻效应。具体地，本申请中，自由层与电极线连接，参考层与电压控制线连接。也就是说，自由层靠近电极线，参考层与该电极线距离最远，势垒层位于自由层和参考层之间。

本申请实施例中对自由层和参考层的磁矩方向不做具体限定，只要自由层和参考层的磁矩方向平行排列或反平行排列即可。

可选地，在每个存储块中，多个电压控制线平行；多个结构单元所在的平面平行，且每个结构单元所在的平面与多个电压控制线垂直。

在磁性随机存储器中，在各存储块中，每个结构单元中的所有电极线分别通过金属导线并联连接，从而在向磁性随机存储器中写入数据或者读取数据时，可以实现同时在结构单元中的所有电极线上施加读写电流，从而减少选组线在外围电路平面的排线空间，通过较少的选组线实现对磁性随机存储器中多层存储结构的寻址和访问。

进一步地，为了实现磁性随机存储器中数据的写入和读取，在电极线上施加电压或通入电流的过程可以由分别与两个选组线所连接的两个晶体管实现，其中一个选组线通过一个晶体管与电极线的一端连接，另一个选组线通过另一个晶体管与电极线的另一端连接。两个晶体管的导通和关断由字线控制。在字线上分别向两个晶体管施加栅极偏置电压使得两个晶体管导通，并在两个选组线上施加不同的电压，可以实现向电极线施加电压或通入电流。

例如，每一存储块还可以包括：第一选组线和第二选组线；第一选组线、第二选组线以及多个电压控制线之间相互平行；每个结构单元中的所有电极线分别通过金属导线并联连接，每个结构单元还包括字线、第一晶体管和第二晶体管。其中，第一晶体管和第二晶体管的栅极分别与字线连接，字线可用于为第一晶体管和第二晶体管提供栅极偏置电压，以使得第一晶体管和第二晶体管导通。第一晶体管的源极与第一选组线连接，第二晶体管的漏极与第二选组线连接，第一晶体管的漏极通过金属导线与电极线的第一端连接，第二晶体管的源极通过金属导线与电极线的第二端连接。分别在第一选组线和第二选组线上施加不同的电压，可以使得电极线中有电流通过，即为一个结构单元中的所有电极线上的存储单元并行提供写入电流。

在本申请中，每一存储块中的不同结构单元可以共用第一选组线和第二选组线，不同存储块对应位置的结构单元共用字线。其中，第一选组线和第二选组线可以与电压控制线 平行，字线可以与电极线平行。

其中，金属导线的材料与电极线的材料不同，金属导线可为低电阻的金属互联线，电极线可为具有较大自旋霍尔效应的材料。第一晶体管和第二晶体管可以是N型金属氧化物半导体(N metal oxide semiconductor，NMOS)晶体管。当然，第一晶体管和第二晶体管也可以是其他类型的晶体管，例如可以是P型金属氧化物半导体(P metal oxide semiconductor，NMOS)晶体管。本申请实施例对此不做具体限定。

此外，磁性随机存储器中，每一存储块还包括：分别与多个第一位线一一对应连接的多个放大器，多个放大器中的每个放大器用于读取对应连接的第一位线所接收的反馈信息，所述反馈信息用于指示对应连接的所述存储单元中存储的数据。

其中，每个放大器及其外围电路等共同组成读出回路，用于输出放大器所连接的电压控制线对应的存储单元的反馈信息，从而读取存储单元中的数据。

具体地，每个放大器可以通过将存储单元的反馈信息(例如电压、电流、电容量、充放电时间)与参考值做比较，来判断该存储单元处于高阻态还是低阻态，进而确定该存储单元中存储的数据。

第三方面，本申请实施例提供一种电子设备，该电子设备包括处理器以及与处理器耦合的本申请实施例提供的上述任一种磁性随机存储器。

具体地，处理器可以调用磁性随机存储器中存储的软件程序，以执行相应的方法，实现电子设备的相应功能。

附图说明

图1为本申请实施例提供的一种磁性随机存储器的结构示意图；

图2为本申请实施例提供的另一种磁性随机存储器的结构示意图；

图3为本申请实施例提供的又一种磁性随机存储器的结构示意图；

图4为本申请实施例提供的磁性随机存储器存在的漏电通道的示意图；

图5为本申请实施例提供的又一种磁性随机存储器的结构示意图；

图6为本申请实施例提供的又一种磁性随机存储器的结构示意图；

图7为本申请实施例提供的磁性随机存储器阻止漏电通道的示意图；

图8为本申请实施例提供的又一种磁性随机存储器的结构示意图；

图9为本申请实施例提供的又一种磁性随机存储器的结构示意图；

图10为本申请实施例提供的又一种磁性随机存储器的结构示意图；

图11为本申请实施例提供的又一种磁性随机存储器的结构示意图；

图12为本申请实施例提供的一种电子设备的结构示意图。

具体实施方式

本申请实施例提供一种磁性随机存储器及电子设备，用以提高磁性随机存储器的存储密度。

本申请实施例可以应用于图1所示的磁性随机存储器。该磁性随机存储器包括控制电路以及至少一个存储电路。具体地，每个存储电路中包括多个存储单元，存储单元是磁性随机存储器中具有数据存储和读写功能的最小单元，可以用于存储一个最小信息单位，即 1比特数据(例如0或1)，也就是一个二进制位。控制电路用于对存储电路中存储单元写入和读取数据的过程进行控制，比如，在写入数据时控制电路选择要写入数据的存储单元、通过给选择的存储单元施加相应电压和通入相应电流以实现在选择的存储单元中写入数据，再比如，在读取数据时控制电路选择要读取的存储单元，通过给选择的存储单元施加相应电压和通入相应电流以实现从选择的存储单元中读取数据。下面将结合附图对本申请实施例作进一步地详细描述。

需要说明的是，本申请中所涉及的多个，是指两个或两个以上。另外，需要理解的是，在本申请的描述中，“第一”、“第二”等词汇，仅用于区分描述的目的，而不能理解为指示或暗示相对重要性，也不能理解为指示或暗示顺序。

参见图2，为本申请实施例提供的一种磁性随机存储器的结构示意图，该磁性随机存储器可以包括N个存储块(即Block)：10(1)～10(N)，N为大于1的整数。N个存储块10(1)～10(N)可以视为图1中的N个存储电路。

参见图2和图3，每个存储块10(n)(n为1至N的任意整数)包括多个结构单元(cell)101以及多个电压控制线102；多个结构单元101中的每个结构单元101包括依次堆叠的多层存储结构(图3中是以3层存储结构为例进行示意)，多层存储结构中的每层存储结构包括电极线103以及设置于电极线103上的多个存储单元104，多个存储单元104中的每个存储单元104中包括一个MTJ，每个存储单元104的一端与电极线103连接，另一端与多个电压控制线102中的一个电压控制线102连接。其中，图2和图3均以存储块10(n)包括4个结构单元101、每个结构单元101包括9个存储单元104为例进行示意说明。

在具体实施时，磁性随机存储器包括多个存储块，为了减小不同存储块之间的漏电通道(sneak paths)，可以单独控制每个存储块中的电压控制线，即不同存储块中的电压控制线是相互独立的，因此，在本申请中，针对每个存储块，参见图3，存储块10(n)还可以包括与多个电压控制线102一一对应连接的多个第一位线(图3中以BL0～BL8为例进行示意)，多个第一位线BLn中每一个第一位线BLn通过金属导线与对应的电压控制线102连接。这样写操作时不同存储块10(n)通过各自的位线独立操作，从而可以降低数据写入时整个磁性随机存储器的不同存储块之间的sneak paths，进而降低磁性随机存储器的写入漏电功耗。

但是，上述方式尽管可以降低不同存储块之间的sneak paths，但是同一存储块中的不同存储单元之间依然存在sneak paths。参见图4，在磁性随机存储器中，假设在三个电压控制线102上分别施加电平“0”、“1”和“0”，由于“1”和“0”之间存在电压差，因此如图4中箭头所指，在存储单元104b和存储单元104a之间以及存储单元104b和存储单元104c之间依然会存在sneak paths，即在存储块中的存储单元104a、104b、104c之间仍然会存在sneak paths，写功耗依旧较大，限制了磁性随机存储器堆叠层数。

在本申请中，为了限制磁性随机存储器的存储块中不同存储单元之间的sneak paths，参见图5和图6，磁性随机存储器可以包括N个存储块(即Block)：10(1)～10(N)，N为大于0的整数。N个存储块10(1)～10(N)可以视为图1中的N个存储电路。

如图5和图6所示，每个存储块10(n)(n为1至N的任意整数)可以包括多个结构单元(cell)101以及多个电压控制线102；多个结构单元101中的每个结构单元101可以包括依次堆叠的多层存储结构，多层存储结构中的每层存储结构包括电极线103以及设置于电极线103上的多个存储单元104，多个存储单元104中的每个存储单元104可以包括一 个MTJ和一个单向导通选择器D，每个存储单元104的一端与电极线103连接，另一端与多个电压控制线102中的一个电压控制线102连接；单向导通选择器D的一端与磁性隧道结MTJ的一端连接，单向导通选择器D的另一端与电压控制线102连接，磁性隧道结MTJ的另一端与电极线103连接。

需要说明的是，单向导通选择器D可以为单向导通器件，当施加在单向导通选择器D的两端的电压差大于其开启阈值电压Vth(Vth＞0)时，单向导通选择器D处于导通低电阻态，当施加在单向导通选择器D两端的电压差小于其开启阈值电压Vth时，单向导通选择器D处于截止高电阻态。例如，当单向导通选择器D的正极和负极之间的电压差大于Vth时，单向导通选择器D处于导通低电阻态，当单向导通选择器D的正极和负极的电压差小于Vth时，单向导通选择器D处于截止高电阻态。

其中，图5以单向导通选择器D的导通电流方向由电压控制线102指向电极线103方向为例进行示意，如图5所示，单向导通选择器D的正极与电压控制线102连接，单向导通选择器D的负极与MTJ连接，则单向导通选择器D的正向电流方向为从电压控制线102到电极线103，当电压控制线102与电极线103之间的电压差大于开启阈值电压Vth(Vth>0)时，单向导通选择器D处于导通低电阻态，当电压控制线102与电极线103之间的电压差小于开启阈值电压Vth(Vth>0)时，单向导通选择器D处于截止高电阻态。图6以单向导通选择器D的导通电流方向由电极线103指向电压控制线102方向为例进行示意，如图6所示，单向导通选择器D的正极与MTJ连接，单向导通选择器D的负极与电压控制线102连接，则单向导通选择器D的正向电流方向为从电极线103到电压控制线102，当电极线103与电压控制线102之间的电压差大于开启阈值电压Vth(Vth>0)时，单向导通选择器D处于导通低电阻态，当电极线103与电压控制线102之间的电压差小于开启阈值电压Vth(Vth>0)时，单向导通选择器D处于截止高电阻态。

本申请中，如图7所示，假设同样在三个电压控制线102上分别施加电平“0”、“1”和“0”，但是由于每个存储单元104a、104b和104c均包括一个MTJ和一个单向导通选择器D，因此，在存储单元104b指向存储单元104a的通道中，存储单元104a中的单向导通选择器D是处于截止状态，在存储单元104b指向存储单元104c的通道中，存储单元104c中的单向导通选择器D是处于截止状态，因此可以有效限制不同存储单元104之间的sneak paths，从而可以较好降低磁性随机存储器的写入漏电功耗。

在具体实施时，单向导通选择器的电学特性、热处理温度以及可微缩性等需要与MTJ相匹配，例如满足：一定的开启电压/电流(0～2V，μA)，较高的整流比，耐久性(Endurance)高，操作速度在纳秒量级，热处理温度低等。

示例性的，本申请中单向导通选择器可以为单向导通二极管，例如肖特基二极管或者PN结二极管等，在此不作具体限定。当单向导通选择器为肖特基二极管时，肖特基二极管的正极可以指向电压控制线，也可以指向电极线，在此不作限定。同理，当单向导通选择器为PN结二极管时，PN结二极管的正极可以指向电压控制线，也可以指向电极线，在此不作限定。

在本申请中，当N大于1时，即该磁性随机存储器包括多个存储块时，多个存储块10_n可以沿着电极线103的方向平行排列。在每个存储块10_n中，电压控制线102与存储单元104是一一对应的，也就是说，每个存储单元104均有与之对应的一个电压控制线102，用于向该存储单元104施加电压。

可选地，在每个存储块中，多个电压控制线平行；多个结构单元所在的平面平行，且每个结构单元所在的平面与多个电压控制线垂直。

需要说明的是，本申请实施例中，多个电压控制线平行的概念并不是严格意义上的平行，在磁性随机存储器的制备过程中，由于制备工艺和制备设备的影响，可能存在多个电压控制线并非严格平行的情况，这种情况是由于具体制备流程导致的，并不能说明多个电压控制线不严格平行的情况超脱本申请的保护范围。此外，对于平面平行和垂直这两种位置关系也有类似理解，此处不再赘述。

为了方便描述，在附图2、附图3、附图5和附图6所示的磁性随机存储器中均示出了xyz坐标系。其中，在每个存储块10(n)中，电压控制线沿x轴平行排列；每个存储块10(n)中的电极线沿y轴平行排列，多个存储块10(n)沿y轴平行排列；在每个存储块10(n)中，多层存储结构沿着z轴方向依次堆叠。每个结构单元所在的平面均与x轴垂直。

应理解，存储单元是磁性随机存储器中具有数据存储和读写功能的最小单元，可以用于存储一个最小信息单位，即1比特数据(例如0或1)，也就是一个二进制位。通过多个存储单元，可以实现多个二进制位数据的存储。具体地，本申请实施例中，一个存储单元用于存储一个二进制位。

在具体实施时，每个MTJ可以包括依次堆叠的自由层、势垒层和参考层。其中，参考层的磁矩方向固定，自由层的磁矩方向可以在数据写入时发生改变，自由层与参考层的磁矩呈平行或反平行排列时对应不同的数据，势垒层用于产生隧道磁电阻效应。具体地，本申请中，自由层与电极线连接，参考层与电压控制线连接，或者参考层通过单向导通选择器与电压控制线连接。也就是说，自由层靠近电极线，参考层与该电极线距离最远，势垒层位于自由层和参考层之间。

具体地，本申请实施例中，对于自由层和参考层的磁矩方向平行排列或反平行排列，可以有如下理解：自由层和参考层的磁矩方向可以在xy平面内，可以垂直于xy平面，或者与xy平面呈一定倾斜角度。本申请实施例中对自由层和参考层的磁矩方向不做具体限定，只要自由层和参考层的磁矩方向平行排列或反平行排列即可。

本申请实施例提供的磁性随机存储器在写入数据时利用了SOT效应和VCMA效应，在读取数据时利用了隧穿磁电阻(tunnel magneto resistance，TMR)效应。

SOT效应的原理是：在电极线中通入电流，将会产生向上(即向z轴正方向)扩散的自旋极化电流，进入MTJ的自由层中。当电流达到一定值(临界翻转电流密度)时，在自旋轨道相互作用力矩作用下，自由层的磁矩发生翻转，实现数据的写入。改变电极线中电流的方向，自旋流的极化方向发生改变，自由层的磁矩翻转方向也相应改变，实现不同数据的写入。

VCMA效应的原理是：在MTJ两端施加偏置电压可以改变MTJ自由层与势垒层的界面电荷密度，从而改变自由层的垂直各向异性和矫顽力，进而降低MTJ的临界翻转电流密度。利用VCMA效应降低MTJ临界翻转电流密度的同时，在电极线中通入电流，在SOT效应和VCMA效应的共同作用下使得自由层中的磁矩发生翻转，实现数据的写入，这种写入方式可以降低数据写入的功耗。

实际应用中，电极线可以由重金属材料制成，或者由其他可以产生自旋流的材料制成，电极线也可以称为SOT电极线。

具体地，在向磁性随机存储器写入数据时，由电压控制线独立地对其连接的存储单元 进行选择性操作，例如可以在需要写入数据的存储单元所连接的电压控制线上施加第一偏置电压，降低需要写入数据的存储单元的临界翻转电流密度。在不需要写入数据的存储单元所连接的电压控制线上施加第二偏置电压，提高(或不改变)非写入存储单元的临界翻转电流密度。与此同时，在需要写入数据的存储单元所连接的电极线中通入写入电流(通入不同方向的电流，可以写入不同的数据)，产生向上(即向z轴正方向)扩散的自旋流进入MTJ的自由层中，从而实现在需要写入数据的存储单元写入数据。

TMR效应的原理是：当MTJ的自由层和参考层的磁矩平行排列时，MTJ为低电阻态；当自由层和参考层的磁矩反平行排列(即平行且方向相反)时，MTJ为高电阻态。高低电阻代表了两种不同的数据状态，例如0或1；根据MTJ为高阻态或低阻态可以读取出不同的数据。

具体地，在从磁性随机存储器读取数据时，需要通过与电压控制线连接的读出回路(例如包括放大器)获取需要读取数据的存储单元中存储的反馈信息。所述反馈信息用于指示所述对应连接的存储单元中存储的数据。

示例性地，通过读出回路中的放大器的输出电压，可以判断该放大器所连接的电压控制线对应的MTJ为高阻态或低阻态，进而判断该MTJ中存储的数据为0还是为1。

为了避免在写入数据时，电极线上的电流流经MTJ形成漏电通路(sneak paths)，对写入数据的准确性产生影响，本申请实施例中，MTJ可以具有高电阻特性，例如MTJ的电阻值不低于100KΩ，使得MTJ的电阻值远大于电极线的电阻值，这样可以有效避免写入电流流经MTJ，降低sneak paths对写入数据准确性的影响。

在磁性随机存储器中，如图3、图8和图10所示，在各存储块10(n)中，每个结构单元101中的所有电极线103分别通过金属导线并联连接，从而在向磁性随机存储器中写入数据或者读取数据时，可以实现同时在结构单元101中的所有电极线103上施加读写电流，从而减少选组线在外围电路平面的排线空间，通过较少的选组线实现对磁性随机存储器中多层存储结构的寻址和访问。

进一步地，为了实现磁性随机存储器中数据的写入和读取，在电极线上施加电压或通入电流的过程可以由分别与两个选组线所连接的两个晶体管实现，其中一个选组线通过一个晶体管与电极线的一端连接，另一个选组线通过另一个晶体管与电极线的另一端连接。两个晶体管的导通和关断由字线控制。在字线上分别向两个晶体管施加栅极偏置电压使得两个晶体管导通，并在两个选组线上施加不同的电压，可以实现向电极线施加电压或通入电流。

例如，如图3、图8和图10所示，每一存储块10(n)还可以包括：第一选组线bl和第二选组线sl；第一选组线bl、第二选组线sl以及多个电压控制线102之间相互平行；每个结构单元101中的所有电极线103分别通过金属导线并联连接，每个结构单元101还包括字线WL、第一晶体管T1和第二晶体管T2。其中，第一晶体管T1和第二晶体管T2的栅极分别与字线WL连接，字线WL可用于为第一晶体管T1和第二晶体管T2提供栅极偏置电压，以使得第一晶体管T1和第二晶体管T2导通。第一晶体管T1的源极与第一选组线bl连接，第二晶体管T2的漏极与第二选组线sl连接，第一晶体管T1的漏极通过金属导线与电极线103的第一端连接，第二晶体管T2的源极通过金属导线与电极线103的第二端连接。分别在第一选组线bl和第二选组线sl上施加不同的电压，可以使得电极线103中有电流通过，即为一个结构单元中的所有电极线103上的存储单元104并行提供写入电流。

在本申请中，每一存储块10(n)中的不同结构单元101可以共用第一选组线bl和第二选组线sl，不同存储块10(n)对应位置的结构单元101共用字线WL。其中，第一选组线bl和第二选组线sl可以与电压控制线102平行，字线WL可以与电极线103平行，例如在图3、图8和图10中，第一选组线bl、第二选组线sl以及电压控制线102均沿着x方向延伸，字线WL和电极线103均沿着y方向延伸。

其中，金属导线的材料与电极线的材料不同，金属导线可为低电阻的金属互联线，电极线可为具有较大自旋霍尔效应的材料。第一晶体管和第二晶体管可以是N型金属氧化物半导体(N metal oxide semiconductor，NMOS)晶体管。当然，第一晶体管和第二晶体管也可以是其他类型的晶体管，例如可以是P型金属氧化物半导体(P metal oxide semiconductor，NMOS)晶体管。本申请实施例对此不做具体限定。

下面通过具体实施例说明本申请提供的磁性随机存储器的具体结构和工作过程。

实施例一、

参见图2和图3，磁性随机存储器包括多个存储块：10(1)～10(N)，每个存储块10(n)中包括多个结构单元101、多个电压控制线102、与多个电压控制线102一一对应连接的多个第一位线BLn(图3中以n等于0～8为例进行示意)、第一选组线bl和第二选组线sl；第一选组线bl、第二选组线sl以及多个电压控制线102之间相互平行；多个第一位线BLn中每一个第一位线BLn通过金属导线与对应的电压控制线102连接。同一个存储块10(n)的不同结构单元101之间共用第一选组线bl和第二选组线sl。多个结构单元101中的每个结构单元101包括依次堆叠的多层存储结构、字线WL、第一晶体管T1和第二晶体管T2，沿着y方向的不同存储块10(n)之间共用字线WL。多层存储结构中的每层存储结构包括电极线103以及设置于电极线103上的多个存储单元104，多个存储单元104中的每个存储单元104包括一个MTJ，每个存储单元104的一端与电极线103连接，另一端与多个电压控制线102中的一个电压控制线102连接。每个结构单元101中的所有电极线103分别通过金属导线并联连接，第一晶体管T1和第二晶体管T2的栅极分别与字线WL连接，第一晶体管T1的源极与第一选组线bl连接，第二晶体管T2的漏极与第二选组线sl连接，第一晶体管T1的漏极通过金属导线与电极线103的第一端连接，第二晶体管T2的源极通过金属导线与电极线103的第二端连接。示例性的，金属导线可为低电阻的互联金属线。

在该实施例中，不同的存储块10(n)之间，对应的电压控制线102和第一位线BLn均是不同的。这样写操作时不同存储块10(n)不会同时运行，可以降低写操作时并行执行读写操作的存储块的数量，以减少存储块之间的sneak paths，从而降低磁性随机存储器的写入漏电功耗。

向磁性随机存储器写入数据的过程具体可以如下：

在向磁性随机存储器写入数据时，针对需要写入数据的存储单元104所属的存储块10(n)，需要写入数据的存储单元104所属的结构单元101对应的字线WL分别向与其连接的第一晶体管T1和第二晶体管T2施加栅极偏置电压，使第一晶体管T1和第二晶体管T2导通，向第一选组线bl施加写入电压、且使第二选组线sl接地，或者使第一选组线bl接地、向第二选组线sl施加写入电压；与需要写入数据的存储单元104对应的第一位线BLn向与该存储单元104连接的电压控制线102施加第一偏置电压，其它第一位线BLn向与不需要写入数据的存储单元104连接的电压控制线102施加第二偏置电压，第一偏置电压与第二偏置电压不相等。

其中，第一偏置电压用于降低(或不改变)需要写入数据的存储单元104的临界翻转电流密度，第二偏置电压用于不改变(或提高)不需要写入数据的存储单元104的临界翻转电流密度。第一偏置电压和第二偏置电压的值不相同，第一偏置电压和第二偏置电压的具体数值可以根据存储单元104的具体结构和材料参数确定。也就是说，当电压控制线102施加第一偏置电压时，可以实现向电压控制线102连接的存储单元104写入数据；当电压控制线102施加第二偏置电压时，无法向电压控制线102连接的存储单元104写入数据。

在一个具体的示例中，第一偏置电压与电极线103的电压之差为负值，第二偏置电压与电极线103的电压之差为正值或零；或者，第一偏置电压与电极线103的电压之差为正值，第二偏置电压与电极线103的电压之差为负值或零。

在向某个存储单元104写入数据时，可以根据需要写入的数据(0或1)判断电极线103中所需的电流方向，进而确定在第一选组线bl上施加写入电压还是在第二选组线sl上施加写入电压；同时，通过需要写入数据的存储单元104所对应的第一位线BLn向该存储单元104所连接的电压控制线102上施加第一偏置电压，通过不需要写入数据的存储单元104所对应的第一位线BLn向该存储单元104所连接的电压控制线102上施加第二偏置电压，从而实现向某个存储单元104写入数据的过程。

从磁性随机存储器读取数据的过程具体可以如下：

在从磁性随机存储器读取数据时，针对每一存储块10(n)，可以一次性读取该存储块10(n)中某个结构单元101中所有存储单元104中存储的数据。存储单元104中数据的读取利用TMR效应。在读取某个结构单元101中所有存储单元104中存储的数据时，通过需要读取数据的结构单元101对应的字线WL分别向需要读取数据的结构单元101中的第一晶体管T1和第二晶体管T2施加栅极偏置电压，第一晶体管T1和第二晶体管T2导通；以及通过需要读取数据的结构单元101所属的存储块中的第一选组线bl和第二选组线sl向对应连接的存储单元104施加读取电压或读取电流，并使需要读取数据的结构单元101所属的存储块10(n)中的所有电压控制线102接地，以及通过所有电压控制线102接收对应连接的存储单元104的反馈信息，该反馈信息用于指示对应连接的存储单元104中存储的数据。或者，通过需要读取数据的结构单元101所属的存储块10(n)中的所有电压控制线102施加读取电压或读取电流，并使第一选组线bl和第二选组线sl接地，从而提供接地回路。

其中，通过每个电压控制线102向对应连接的存储单元104施加读取电压时，存储单元104的反馈信息可以是存储单元104的电流、电容量等信息，在每个电压控制线102施加的读取电压相同的情况下，存储单元104处于不同阻态时，反馈的电流或电容量不同；每个电压控制线102向对应连接的存储单元104施加读取电流时，存储单元104的反馈信息可以是存储单元104的电压、电容量等信息，在每个电压控制线102施加的读取电流相同的情况下，存储单元104处于不同阻态时，反馈的电压或电容量不同。

此外，如图3所示，存储块10(n)中还可以包括分别与多个电压控制线102一一对应连接的多个放大器SA，多个放大器中的每个放大器用于读取对应连接的第一位线BLn所接收的反馈信息。

其中，每个放大器及其外围电路等共同组成读出回路，用于输出放大器所连接的第一位线BLn对应的存储单元104的反馈信息，从而读取存储单元104中的数据。

具体地，每个放大器可以通过将存储单元104的反馈信息(例如电压、电流、电容量、充放电时间)与参考值做比较，来判断该存储单元104处于高阻态还是低阻态，进而确定 该存储单元104中存储的数据。

实际应用中，在向磁性随机存储器写入数据时，上述在第一选组线bl、第二选组线sl和各第一位线BLn上施加电压或通入电流的过程可以由磁性随机存储器中配置的电平控制电路进行控制，该电平控制电路用于为第一选组线bl、第二选组线sl和各第一位线BLn提供所需的电压或电流。同样地，在从磁性随机存储器读取数据时，在各第一位线BLn上施加电压或通入电流的过程也可以由该电平控制电路控制，该电平控制电路用于为各第一位线BLn提供所需的电压或电流。

磁性随机存储器中还可以包括行地址解码电路和列地址解码电路，用于在写入或读取数据时通过字线WL和位线选择对应的存储单元104，上述电平控制电路可以根据行地址解码电路和列地址解码电路的选择来判断需要在第一选组线bl、第二选组线sl和各第一位线BLn上施加的电压或电流，实现对行地址解码电路和列地址解码电路选择的某一个或某几个存储单元104进行读写操作。

其中，电平控制电路、行地址解码电路和列地址解码电路可以统称为控制电路。

进一步地，如图3所示，可以将第一层和第二层的6根电压控制线102通过金属导线从存储块10(n)的右端引出并连接到外围电路所在的平面，分别由6根第一位线BL0～BL5控制；第三层的3根电压控制线通过金属导线从存储块10(n)的左端引出并连接到外围电路所在的平面，分别由3根第一位线BL6～BL8控制。在具体实施时，第一位线BL0～BL8可以设置在存储块10(n)的四周，不限于图3中的左端和右端，实现在一个存储块10(n)的外围电路平面内容纳该存储块10(n)所有的第一位线BL0～BL8，解决了3D MRAM方案中对不同存储平面的寻址问题。字线WL和第一位线BLn分别连接行列地址解码电路。写操作时，在需要写入数据的存储单元104所在结构单元101连接的字线WL上施加栅极偏置电压，字线WL控制的第一晶体管T1和第二晶体管T2处于导通状态，在其他不需要写入数据的结构单元101连接的字线WL上施加另一偏置电压，其他不需要写入数据的结构单元101的第一晶体管T1和第二晶体管T2关断。在需要写入数据的存储单元104所在的结构单元101的第一选组线sl和第二选组线bl之间施加写电压，则只有需要写入数据的存储单元104所在的结构单元101的电极线103上有写电流流过，即唯一选中了需要写入数据的存储单元104所属的结构单元101。同时，在需要写入数据的存储单元104连接的电压控制线102所连接的第一位线BLn上施加写入电压，在选中的结构单元101中其他电压控制线102连接的BLn都施加非写入电压(非写入电压与写入电压不相同)。在SOT和VCMA效应的共同作用下，可以实现对需要写入数据的存储单元104的选择性写入。改变第一选组线sl和第二选组线bl之间的电压极性，则可以在电极线103中产生相反方向的电流，从而写入不同信息。读操作时，一次读取选中结构单元101内所有的存储单元104中的反馈信息，即在需要读取数据的结构单元101连接的字线WL上施加栅极偏置电压，字线WL控制的第一晶体管T1和第二晶体管T2处于导通状态，在其他不需要读取数据的结构单元101连接的字线WL上施加另一偏置电压，其他不需要读取数据的结构单元101的第一晶体管T1和第二晶体管T2关断。将需要读取数据的结构单元101的第一选组线sl和第二选组线bl都接地。同时，将存储块10(n)中所有第一位线BLn接读取电压或读取电流，则只有需要读取数据的结构单元101的存储单元104上有读电流流过，实现一次读取选中结构单元101中所有存储单元104的反馈信息。

综上，采用本申请实施例提供的磁性随机存储器，由于存储阵列是3D的，该方案相 比现有技术中的2D阵列，可以在保证存储单元的热稳定的前提下，通过垂直方向存储单元的叠加增加面存储密度，进而提高磁性随机存储器的存储密度。此外，由于不同的存储块之间，对应的电压控制线和第一位线均是不同的。这样写操作时不同存储块不会同时运行，从而可以降低写操作时并行运行的存储块的数量，减少存储块之间的sneak paths，进而降低磁性随机存储器的写入漏电功耗。

实施例二、

参见图5和图8，该磁性随机存储器包括至少1个存储块10(n)。各存储块10(n)中包括多个结构单元101、多个电压控制线102、第一选组线bl和第二选组线sl；第一选组线bl、第二选组线sl以及多个电压控制线102之间相互平行，同一个存储块10(n)的不同结构单元101之间共用第一选组线bl和第二选组线sl。多个结构单元101中的每个结构单元101包括依次堆叠的多层存储结构、字线WL、第一晶体管T1和第二晶体管T2，沿着y方向的不同存储块10(n)之间共用字线WL。多层存储结构中的每层存储结构包括电极线103以及设置于电极线103上的多个存储单元104，多个存储单元104中的每个存储单元104包括一个MTJ和一个单向导通选择器D，每个存储单元104的一端与电极线103连接，另一端与多个电压控制线102中的一个电压控制线102连接；单向导通选择器D的负极与磁性隧道结MTJ的一端连接，单向导通选择器D的正极与电压控制线102连接，磁性隧道结MTJ的另一端与电极线103连接。每个结构单元101中的所有电极线103分别通过金属导线并联连接，第一晶体管T1和第二晶体管T2的栅极分别与字线WL连接，第一晶体管T1的源极与第一选组线bl连接，第二晶体管T2的漏极与第二选组线sl连接，第一晶体管T1的漏极通过金属导线与电极线103的第一端连接，第二晶体管T2的源极通过金属导线与电极线103的第二端连接。示例性的，金属导线的材料可为低电阻的互联金属材料，电极线可为具有大的自旋霍尔效应的材料。

向磁性随机存储器写入数据的过程具体可以如下：

在向该磁性随机存储器写入数据时，针对需要写入数据的存储单元104所属的存储块10(n)，需要写入数据的存储单元104所属的结构单元101对应的字线WL分别向与其连接的第一晶体管T1和第二晶体管T2施加栅极偏置电压，使第一晶体管T1和第二晶体管T2导通，在其他不需要写入数据的结构单元101连接的字线WL上施加另一偏置电压，其他不需要写入数据结构单元101的第一晶体管T1和第二晶体管T2关断。向第一选组线bl施加写入电压、第二选组线sl接地，或者第一选组线bl接地、第二选组线sl施加写入电压；存储块10(n)中与需要写入数据的存储单元104对应的第一位线BLn向与该存储单元104连接的电压控制线102施加第一偏置电压，其它第一位线BLn向与不需要写入数据的存储单元104连接的电压控制线102施加第二偏置电压，第一偏置电压与第二偏置电压不相等。

其中，如果自由层和参考层是面内磁化的CoFeB材料，势垒层为MgO.则第一偏置电压用于使电压控制线102和电极线103之间的电压差小于单向导通选择器D的开启阈值电压，单向导通选择器D处于非导通高电阻态，则MTJ两端电压差小，VCMA效应很弱，相应的MTJ的临界翻转电流密度基本不变。第二偏置电压用于使电压控制线102和电极线103之间的电压差大于单向导通选择器D的开启阈值电压，单向导通选择器D处于导通低电阻态，在VCMA效应作用下，不需要写入数据的存储单元104的临界翻转电流密度增 大。如果自由层和参考层是垂直磁化的CoFeB材料，势垒层为MgO。第一偏置电压用于使电压控制线102和电极线103之间的电压差大于单向导通选择器D的开启阈值电压，单向导通选择器D处于导通低电阻态，VCMA效应使得需要写入数据的存储单元104的临界翻转电流密度减小，第二偏置电压用于使电压控制线102和电极线103之间的电压差小于单向导通选择器D的开启阈值电压，单向导通选择器D处于截止高电阻态，VCMA效应很弱，不需要写入数据的存储单元104的自由层的垂直各向异性基本不变，相应的临界翻转电流密度不变。同时，在SOT电极线中通入合适的电流，可以使得第一偏置电压作用下的存储单元自由层发生翻转，而第二偏置电压作用下的存储单元不发生翻转。

第一偏置电压和第二偏置电压的值不相同，第一偏置电压和第二偏置电压的具体数值可以根据存储单元104的具体结构和材料参数确定。也就是说，当电压控制线102施加第一偏置电压时，可以实现向电压控制线102连接的存储单元104写入数据；当电压控制线102施加第二偏置电压时，无法向电压控制线102连接的存储单元104写入数据。

在向某个存储单元104写入数据时，可以根据需要写入的数据(0或1)判断电极线103中所需的电流方向，进而确定在第一选组线bl上施加写入电压还是在第二选组线sl上施加写入电压；同时，通过需要写入数据的存储单元104所对应的第一位线BLn向该存储单元104所连接的电压控制线102上施加第一偏置电压，通过不需要写入数据的存储单元104所对应的第一位线BLn向该存储单元104所连接的电压控制线102上施加第二偏置电压，从而实现向某个存储单元104写入数据的过程。

从磁性随机存储器读取数据的过程具体可以如下：

在从该磁性随机存储器读取数据时，针对每一存储块10(n)，可以一次性读取该存储块10(n)中某个结构单元101中所有存储单元104中存储的数据。存储单元104中数据的读取利用TMR效应。在读取某个结构单元101中所有存储单元104中存储的数据时，通过需要读取数据的结构单元101对应的字线WL分别向需要读取数据的结构单元101中的第一晶体管T1和第二晶体管T2施加栅极偏置电压，第一晶体管T1和第二晶体管T2导通。在其他不需要读取数据的结构单元101连接的字线WL上施加另一偏置电压，其他不需要读取数据结构单元101的第一晶体管T1和第二晶体管T2关断；并且，使需要读取数据的结构单元101所属的存储块10(n)中的第一选组线bl和第二选组线sl接地，从而提供接地回路。并向需要读取数据的结构单元101所属的存储块10(n)中的所有电压控制线102施加读取电压或读取电流，以及通过所有电压控制线102接收对应连接的存储单元104的反馈信息，该反馈信息用于指示对应连接的存储单元104中存储的数据。

其中，通过每个电压控制线102向对应连接的存储单元104施加读取电压时，存储单元104的反馈信息可以是存储单元104的电流、电容量等信息，在每个电压控制线102施加的读取电压相同的情况下，存储单元104处于不同阻态时，反馈的电流或电容量不同；每个电压控制线102向对应连接的存储单元104施加读取电流时，存储单元104的反馈信息可以是存储单元104的电压、电容量等信息，在每个电压控制线102施加的读取电流相同的情况下，存储单元104处于不同阻态时，反馈的电压或电容量不同。

此外，存储块10(n)中还可以包括分别与多个电压控制线102一一对应连接的多个放大器SA，多个放大器中的每个放大器用于读取对应连接的电压控制线102所接收的反馈信息。

其中，每个放大器及其外围电路等共同组成读出回路，用于输出放大器所连接的电压 控制线102对应的存储单元104的反馈信息，从而读取存储单元104中的数据。

具体地，每个放大器可以通过将存储单元104的反馈信息(例如电压、电流、电容量、充放电时间)与参考值做比较，来判断该存储单元104处于高阻态还是低阻态，进而确定该存储单元104中存储的数据。

实际应用中，在向磁性随机存储器写入数据时，上述在第一选组线bl、第二选组线sl和各电压控制线102上施加电压或通入电流的过程可以由磁性随机存储器中配置的电平控制电路进行控制，该电平控制电路用于为第一选组线bl、第二选组线sl和各电压控制线102提供所需的电压或电流。同样地，在从磁性随机存储器读取数据时，在各电压控制线102上施加电压或通入电流的过程也可以由该电平控制电路控制，该电平控制电路用于为各电压控制线102提供所需的电压或电流。

磁性随机存储器中还可以包括行地址解码电路和列地址解码电路，用于在写入或读取数据时通过字线WL和位线选择对应的存储单元104，上述电平控制电路可以根据行地址解码电路和列地址解码电路的选择来判断需要在第一选组线bl、第二选组线sl和各电压控制线102上施加的电压或电流，实现对行地址解码电路和列地址解码电路选择的某一个或某几个存储单元104进行读写操作。

其中，电平控制电路、行地址解码电路和列地址解码电路可以统称为控制电路。

在该实施例中，由于每个存储单元104包括一个MTJ和一个单向导通选择器D，因此，当相邻两个存储单元104之间存在电压差时，总有一个存储单元104中的单向导通选择器D是处于反向截止状态，因此可以有效限制不同存储单元104之间的sneak path，从而可以较好降低磁性随机存储器的写入漏电功耗。

在该实施例中，当磁性随机存储器中包括多个存储块10(n)时，不同存储块10(n)对应的电压控制线可以是不同的，也可以是相同，在此不作限定。

为了进一步降低磁性随机存储器的写入漏电功耗，当磁性随机存储器中包括多个存储块10(n)时，可以通过减小一次写操作过程中同时工作的存储块的数量，来减少不同存储块之间的sneak paths，从而减小写操作时整个磁性随机存储器的漏电功耗。为了减小一次写操作过程中同时工作的存储块的数量，可以单独控制每个存储块中的电压控制线，即不同存储块中的电压控制线是相互独立的。示例性的，在本申请中，针对每个存储块10(n)，如图9所示，每一存储块10(n)还包括：分别与多个电压控制线102一一对应连接的多个第一位线BLn(图9中以n等于0～8为例进行示意)，多个第一位线BLn中每一个位线BLn通过金属导线与对应的电压控制线102连接。这样写操作时不同存储块10(n)不会同时运行，从而可以降低整个磁性随机存储器的漏电功耗。

继续参见图9，在存储块10(n)中，与各电压控制线102一一对应的放大器SA通过第一位线BLn与电压控制线102连接，即第一位线BLn的一端与电压控制线102连接，第一位线BLn的另一端与放大器SA连接。

进一步地，在该实施例中，如图9所示，可以将第一层和第二层的6根电压控制线102通过金属导线从存储块10(n)的右端引出并连接到外围电路所在的平面，分别由6根第一位线BL0～BL5控制；第三层的3根电压控制线102通过金属导线从存储块10(n)的左端引出并连接到外围电路所在的平面，分别由3根第一位线BL6～BL8控制。在具体实施时，第一位线BL0～BL8可以设置在存储块10(n)的四周，不限于图9中的左端和右端，实现在一个存储块10(n)的外围电路平面内容纳该存储块10(n)所有的第一位线BL0～BL8，解决了3D MRAM方案中对不同存储平面的寻址问题。字线WL和第一位线BLn分别连接行列地址解码电路。写操作时，在需要写入数据的存储单元104所在结构单元101连接的字线WL上施加栅极偏置电压，字线WL控制的第一晶体管T1和第二晶体管T2处于导通状态；在其他不需要写入数据的结构单元101连接的字线WL上施加另一偏置电压，使得相连的第一晶体管T1和第二晶体管T2处于关断状态。在需要写入数据的存储单元104所在的结构单元101的第一选组线sl和第二选组线bl之间施加写电压，则只有需要写入数据的存储单元104所在的结构单元101的电极线103上有写电流流过，即唯一选中了需要写入数据的存储单元104所属的结构单元101。同时，在需要写入数据的存储单元104连接的电压控制线102所连接的第一位线BLn上施加第一偏置电压，在选中的结构单元101中其他不需要写入数据的存储单元104连接的电压控制线102所连接的第一位线BLn上都施加第二偏置电压。在SOT和VCMA效应的共同作用下，可以实现对需要写入数据的存储单元104的选择性写入。改变第一选组线sl和第二选组线bl之间的电压极性，则可以在电极线103中产生相反方向的电流，从而写入不同信息。读操作时，一次读取选中结构单元101内所有的存储单元104中的反馈信息，即在需要读取数据的结构单元101连接的字线WL上施加栅极偏置电压，字线WL控制的第一晶体管T1和第二晶体管T2处于导通状态，在其他不需要读取数据的结构单元101连接的字线WL上施加另一偏置电压，使得相连的第一晶体管T1和第二晶体管T2处于关断状态。将需要读取数据的结构单元101的第一选组线sl和第二选组线bl都接地，同时，将该存储块10(n)的第一位线BLn接读取电压或读取电流，则只有需要读取数据的结构单元101的存储单元104上有读电流流过，实现一次读取选中结构单元101中所有存储单元104的反馈信息。

综上，采用本申请实施例提供的磁性随机存储器，由于存储阵列是3D的，该方案相比现有技术中的2D阵列，可以在保证存储单元的热稳定的前提下，通过垂直方向存储单元的叠加增加面存储密度，进而提高磁性随机存储器的存储密度。此外，在该实施例中，由于每个存储单元包括一个MTJ和一个单向导通选择器，因此，在任意两个存储单元之间有电压差形成漏电通道时，总有一个存储单元中的单向导通选择器是处于反向截止状态，因此可以有效限制不同存储单元之间的sneak paths，从而降低磁性随机存储器的写入漏电功耗。

另外，当不同的存储块对应的电压控制线和第一位线均不同时，写操作时不同存储块不会同时运行，从而可以降低写操作时并行运行的存储块的数量，减少存储块之间的sneak paths，进而可以进一步降低磁性随机存储器的写入漏电功耗。

实施例三、

参见图6和图10，该磁性随机存储器包括至少1个存储块(n)。各存储块10(n)中包括多个结构单元101、多个电压控制线102、第一选组线bl和第二选组线sl；第一选组线bl、第二选组线sl以及多个电压控制线102之间相互平行，同一个存储块10(n)的不同结构单元101之间共用第一选组线bl和第二选组线sl。多个结构单元101中的每个结构单元101包括依次堆叠的多层存储结构、字线WL、第一晶体管T1和第二晶体管T2，沿着y方向的不同存储块10(n)之间共用字线WL。多层存储结构中的每层存储结构包括电极线103以及设置于电极线103上的多个存储单元104，多个存储单元104中的每个存储单元104包括一个MTJ和一个单向导通选择器D，每个存储单元104的一端与电极线103连接，另一 端与多个电压控制线102中的一个电压控制线102连接；单向导通选择器D的正极与磁性隧道结MTJ的一端连接，单向导通选择器D的负极与电压控制线102连接，磁性隧道结MTJ的另一端与电极线103连接。每个结构单元101中的所有电极线103分别通过金属导线并联连接，第一晶体管T1和第二晶体管T2的栅极分别与字线WL连接，第一晶体管T1的源极与第一选组线bl连接，第二晶体管T2的漏极与第二选组线sl连接，第一晶体管T1的漏极通过金属导线与电极线103的第一端连接，第二晶体管T2的源极通过金属导线与电极线103的第二端连接。示例性的，金属导线的材料可为低电阻的互联金属材料，电极线可为具有大的自旋霍尔效应的材料。

向磁性随机存储器写入数据的过程具体可以如下：

在向该磁性随机存储器写入数据时，针对需要写入数据的存储单元104所属的存储块10(n)，需要写入数据的存储单元104所属的结构单元101对应的字线WL分别向与其连接的第一晶体管T1和第二晶体管T2施加栅极偏置电压，使第一晶体管T1和第二晶体管T2导通，向第一选组线bl施加写入电压、第二选组线sl接地，或者第一选组线bl接地、第二选组线sl施加写入电压；与需要写入数据的存储单元104对应的第一位线BLn向与该存储单元104连接的电压控制线102施加第一偏置电压，其它第一位线BLn向与不需要写入数据的存储单元104连接的电压控制线102施加第二偏置电压，第一偏置电压与第二偏置电压不相等。

其中，如果自由层和参考层是面内磁化的CoFeB材料，势垒层为MgO。第一偏置电压用于使电极线103和电压控制线102之间的电压差大于单向导通选择器D的开启阈值电压，单向导通选择器D处于导通低电阻态，需要写入数据的存储单元104的临界翻转电流密度变小，第二偏置电压用于使电极线103和电压控制线102之间的电压差小于单向导通选择器D的开启阈值电压，单向导通选择器D处于截止高电阻态，VCMA效应很弱，非写入数据的存储单元104的自由层的垂直各向异性基本不变，相应的临界翻转电流密度不变。如果自由层和参考层是垂直磁化的CoFeB材料，第一偏置电压用于使电极线103和电压控制线102之间的电压差小于单向导通选择器D的开启阈值电压，单向导通选择器D处于截止高电阻态，VCMA效应弱，使得需要写入数据的存储单元104的自由层的临界翻转电流密度不变，第二偏置电压用于使电极线103和电压控制线102之间的电压差大于单向导通选择器D的开启阈值电压，单向导通选择器D处于导通低电阻态，非写入单元的自由层的垂直各向异性增强，临界翻转电流密度变大。同时，在SOT电极线中通入合适的电流，可以使得第一偏置电压作用下的存储单元自由层发生翻转，而第二偏置电压作用下的存储单元不发生翻转。

第一偏置电压和第二偏置电压的值不相同，第一偏置电压和第二偏置电压的具体数值可以根据存储单元104的具体结构和材料参数确定。也就是说，当电压控制线102施加第一偏置电压时，可以实现向电压控制线102连接的存储单元104写入数据；当电压控制线102施加第二偏置电压时，无法向电压控制线102连接的存储单元104写入数据。

在向某个存储单元104写入数据时，可以根据需要写入的数据(0或1)判断电极线103中所需的电流方向，进而确定在第一选组线bl上施加写入电压还是在第二选组线sl上施加写入电压；同时，通过需要写入数据的存储单元104所对应的第一位线BLn向该存储单元104所连接的电压控制线102上施加第一偏置电压，通过不需要写入数据的存储单元104所对应的第一位线BLn向该存储单元104所连接的电压控制线102上施加第二偏置电 压，从而实现向某个存储单元104写入数据的过程。

从磁性随机存储器读取数据的过程具体可以如下：

在从该磁性随机存储器读取数据时，针对每一存储块10(n)，可以一次性读取该存储块10(n)中某个结构单元101中所有存储单元104中存储的数据。存储单元104中数据的读取利用TMR效应。在读取某个结构单元101中所有存储单元104中存储的数据时，通过需要读取数据的结构单元101对应的字线WL分别向需要读取数据的结构单元101中的第一晶体管T1和第二晶体管T2施加栅极偏置电压，第一晶体管T1和第二晶体管T2导通。在其他不需要读取数据的结构单元101连接的字线WL上施加另一偏置电压，其他不需要读取数据结构单元101的第一晶体管T1和第二晶体管T2关断；向需要读取数据的结构单元101所属的存储块10(n)中的第一选组线bl和第二选组线sl施加读取电压或读取电流，并且，使需要读取数据的结构单元101所属的存储块10(n)中的所有电压控制线102接地，以及通过所有电压控制线102接收对应连接的存储单元104的反馈信息，该反馈信息用于指示对应连接的存储单元104中存储的数据。

其中，通过第一选组线bl和第二选组线sl向待读取数据的存储单元104所属的结构单元101施加读取电压时，存储单元104的反馈信息可以是存储单元104的电流、电容量等信息，在读取电压相同的情况下，存储单元104处于不同阻态时，反馈的电流或电容量不同；当通过第一选组线bl和第二选组线sl向待读取数据的存储单元104所属的结构单元101施加读取电流时，存储单元104的反馈信息可以是存储单元104的电压、电容量等信息，在施加的读取电流相同的情况下，存储单元104处于不同阻态时，反馈的电压或电容量不同。

此外，存储块10(n)中还可以包括分别与多个电压控制线102一一对应连接的多个放大器SA，多个放大器中的每个放大器用于读取对应连接的电压控制线102所接收的反馈信息。

其中，每个放大器及其外围电路等共同组成读出回路，用于输出放大器所连接的电压控制线102对应的存储单元104的反馈信息，从而读取存储单元104中的数据。

具体地，每个放大器可以通过将存储单元104的反馈信息(例如电压、电流、电容量、充放电时间)与参考值做比较，来判断该存储单元104处于高阻态还是低阻态，进而确定该存储单元104中存储的数据。

实际应用中，在向磁性随机存储器写入数据时，上述在第一选组线bl、第二选组线sl和各电压控制线102上施加电压或通入电流的过程可以由磁性随机存储器中配置的电平控制电路进行控制，该电平控制电路用于为第一选组线bl、第二选组线sl和各电压控制线102提供所需的电压或电流。同样地，在从磁性随机存储器读取数据时，在各电压控制线102上施加电压或通入电流的过程也可以由该电平控制电路控制，该电平控制电路用于为各电压控制线102提供所需的电压或电流。

磁性随机存储器中还可以包括行地址解码电路和列地址解码电路，用于在写入或读取数据时通过字线WL和位线选择对应的存储单元104，上述电平控制电路可以根据行地址解码电路和列地址解码电路的选择来判断需要在第一选组线bl、第二选组线sl和各电压控制线102上施加的电压或电流，实现对行地址解码电路和列地址解码电路选择的某一个或某几个存储单元104进行读写操作。

其中，电平控制电路、行地址解码电路和列地址解码电路可以统称为控制电路。

在该实施例中，由于每个存储单元104包括一个MTJ和一个单向导通选择器D，因此，当相邻两个存储单元104之间存在电压差时，总有一个存储单元104中的单向导通选择器D是处于反向截止状态，因此可以有效限制不同存储单元104之间的sneak paths。从而可以较好降低磁性随机存储器的写入漏电功耗。

在该实施例中，当磁性随机存储器中包括多个存储块10(n)时，不同存储块10(n)对应的电压控制线可以是不同的，也可以是相同，在此不作限定。

为了进一步降低磁性随机存储器的写入漏电功耗，当磁性随机存储器中包括多个存储块10(n)时，可以通过减小一次写操作过程中同时工作的存储块的数量，来减少不同存储块之间的sneak paths，从而减小写操作时整个磁性随机存储器的漏电功耗。为了减小一次写操作过程中同时工作的存储块的数量，可以单独控制每个存储块中的电压控制线，即不同存储块中的电压控制线是相互独立的。示例性的，在本申请中，针对每个存储块10(n)，如图11所示，每一存储块10(n)还包括：分别与多个电压控制线102一一对应连接的多个第一位线BLn(图11中以n等于0～8为例进行示意)，多个第一位线BLn中每一个位线BLn通过金属导线与对应的电压控制线102连接。这样写操作时不同存储块10(n)不会同时运行，从而可以降低整个磁性随机存储器的总漏电功耗。

继续参见图11，在存储块10(n)中，与各电压控制线102一一对应的放大器SA通过第一位线BLn与电压控制线102连接，即第一位线BLn的一端与电压控制线102连接，第一位线BLn的另一端与放大器SA连接。

进一步地，在该实施例中，如图11所示，可以将第一层和第二层的6根电压控制线102通过金属导线从存储块10(n)的右端引出并连接到外围电路所在的平面，分别由6根第一位线BL0～BL5控制；第三层的3根电压控制线102通过金属导线从存储块10(n)的左端引出并连接到外围电路所在的平面，分别由3根第一位线BL6～BL8控制。在具体实施时，第一位线BL0～BL8可以设置在存储块的四周，不限于图11中的左端和右端，实现在一个存储块10(n)的外围电路平面内容纳该存储块10(n)所有的第一位线BL0～BL8，解决了3D MRAM方案中对不同存储平面的寻址问题。字线WL和第一位线BLn分别连接行列地址解码电路。写操作时，在需要写入数据的存储单元104所在结构单元101连接的字线WL上施加栅极偏置电压，字线WL控制的第一晶体管T1和第二晶体管T2处于导通状态，在其他不需要写入数据的结构单元101连接的字线WL上施加另一偏置电压，使得相连的第一晶体管T1和第二晶体管T2处于关断状态。在需要写入数据的存储单元104所在的结构单元101的第一选组线sl和第二选组线bl之间施加写电压，则只有需要写入数据的存储单元104所在的结构单元101的电极线103上有写电流流过，即唯一选中了需要写入数据的存储单元104所属的结构单元101。同时，在需要写入数据的存储单元104连接的电压控制线102所连接的第一位线BLn上施加第一偏置电压，在选中的结构单元101中其他不需要写入数据的存储单元104连接的电压控制线102所连接的第一位线BLn上都施加第二偏置电压。在SOT和VCMA效应的共同作用下，可以实现对需要写入数据的存储单元104的选择性写入。改变第一选组线sl和第二选组线bl之间的电压极性，则可以在电极线103中产生相反方向的电流，从而写入不同信息。读操作时，一次读取选中结构单元101内所有的存储单元104中的反馈信息，即在需要读取数据的结构单元101连接的字线WL上施加栅极偏置电压，字线WL控制的第一晶体管T1和第二晶体管T2处于导通状态，在其他不需要读取数据的结构单元101连接的字线WL上施加另一偏置电压，使得相连的第一晶 体管T1和第二晶体管T2处于关断状态。将需要读取数据的结构单元101的第一选组线sl和第二选组线bl都接读取电压或读取电流，同时，将磁性随机存储器中所有第一位线BLn接地，则只有需要读取数据的结构单元101的存储单元104上有读电流流过，实现一次读取选中结构单元101中所有存储单元104的反馈信息。

综上，采用本申请实施例提供的磁性随机存储器，由于存储阵列是3D的，该方案相比现有技术中的2D阵列，可以在保证存储单元的热稳定的前提下，通过垂直方向存储单元的叠加增加面存储密度，进而提高磁性随机存储器的存储密度。此外，在该实施例中，由于每个存储单元包括一个MTJ和一个单向导通选择器，因此，在任意两个存储单元之间有电压差形成漏电通道时，总有一个存储单元中的单向导通选择器是处于反向截止状态，因此可以有效限制不同存储单元之间的sneak paths，从而降低磁性随机存储器的写入漏电功耗。

另外，当不同的存储块对应的电压控制线和第一位线均不同时，写操作时不同存储块不会同时运行，从而可以降低写操作时并行运行的存储块的数量，减少存储块之间的sneak paths，进而可以进一步降低磁性随机存储器的写入漏电功耗。

需要说明的是，实际应用中，本申请实施例提供的磁性随机存储器中包括的存储块的数量、每个存储块中包括的结构单元的数量、每个结构单元包括的存储结构的层数以及每层电极线上包括的存储单元的个数均不做具体限定。由于电压控制线与存储单元是一一对应的，因而在图3、图8至图11的示例中，每层存储结构中与存储单元连接的电压控制线的数量也为三个，实际应用中，与存储单元连接的电压控制线的数量随存储单元的数量而改变。

基于同一技术构思，本申请实施例还提供一种电子设备。参见图12，该电子设备包括处理器1001以及与处理器1001耦合的磁性随机存储器1002，磁性随机存储器1002可以是图1所示的磁性随机存储器。具体地，处理器1001可以调用磁性随机存储器1002中存储的软件程序，以执行相应的方法，实现电子设备的相应功能。

显然，本领域的技术人员可以对本申请实施例进行各种改动和变型而不脱离本申请实施例的范围。这样，倘若本申请实施例的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (15)

1. 一种磁性随机存储器，其特征在于，包括N个存储块，N为大于0的整数；

   每一所述存储块包括多个结构单元以及多个电压控制线；

   所述多个结构单元中的每个所述结构单元包括依次堆叠的多层存储结构，所述多层存储结构中的每层存储结构包括一个电极线以及设置于所述电极线上的多个存储单元；

   所述每个存储单元的一端与所述电极线连接，另一端与所述多个电压控制线中的一个电压控制线连接；

   所述多个存储单元中的每个存储单元包括串联连接的磁性隧道结和单向导通选择器，所述单向导通选择器的一端与所述磁性隧道结的一端连接，所述单向导通选择器的另一端与所述电压控制线连接，所述磁性隧道结的另一端与所述电极线连接。
2. 如权利要求1所述的磁性随机存储器，其特征在于，所述每个磁性隧道结包括依次堆叠的自由层、势垒层和参考层，所述自由层与所述电极线连接，所述参考层通过所述单向导通选择器与所述电压控制线连接。
3. 如权利要求2所述的磁性随机存储器，其特征在于，所述单向导通选择器的正极与所述磁性隧道结连接，所述单向导通选择器的负极与所述电压控制线连接。
4. 如权利要求2所述的磁性随机存储器，其特征在于，所述单向导通选择器的正极与所述电压控制线连接，所述单向导通选择器的负极与所述磁性隧道结连接。
5. 如权利要求1～4任一项所述的磁性随机存储器，其特征在于，所述单向导通选择器为肖特基二极管或者PN结二极管。
6. 如权利要求1～5任一项所述的磁性随机存储器，其特征在于，所述多个电压控制线平行；所述多个结构单元所在的平面平行，且所述多个结构单元中每个结构单元所在的平面与所述多个电压控制线垂直。
7. 如权利要求6所述的磁性随机存储器，其特征在于，每一所述存储块还包括：第一选组线和第二选组线；所述第一选组线、所述第二选组线以及所述多个电压控制线之间相互平行；

   所述多个结构单元中的每个所述结构单元中的所有电极线分别通过金属导线并联连接；

   所述每个结构单元还包括字线、第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管的栅极分别与所述字线连接，所述第一晶体管的源极与所述第一选组线连接，所述第二晶体管的漏极与所述第二选组线连接，所述第一晶体管的漏极通过所述金属导线与所述电极线的第一端连接，所述第二晶体管的源极通过所述金属导线与所述电极线的第二 端连接。
8. 如权利要求1～7任一项所述的磁性随机存储器，其特征在于，每一所述存储块还包括：分别与所述多个电压控制线一一对应连接的多个第一位线，所述多个第一位线中每一个位线通过金属导线与对应的所述电压控制线连接。
9. 如权利要求8所述的磁性随机存储器，其特征在于，每一所述存储块还包括：分别与所述多个第一位线一一对应连接的多个放大器，所述多个放大器中的每个放大器用于读取对应连接的第一位线所接收的反馈信息，所述反馈信息用于指示对应连接的所述存储单元中存储的数据。
10. 一种磁性随机存储器，其特征在于，包括N个存储块，N为大于1的整数；

    每一所述存储块包括多个结构单元、多个电压控制线以及分别与所述多个电压控制线一一对应连接的多个第一位线；

    其中，所述多个结构单元中的每个所述结构单元包括依次堆叠的多层存储结构，所述多层存储结构中的每层存储结构包括一个电极线以及设置于所述电极线上的多个存储单元，所述多个存储单元中的每个存储单元包括磁性隧道结，所述每个存储单元的一端与所述电极线连接，另一端与所述多个电压控制线中的一个电压控制线连接；

    所述多个第一位线中每一个位线通过金属导线与对应的所述电压控制线连接。
11. 如权利要求10所述的磁性随机存储器，其特征在于，所述每个磁性隧道结包括依次堆叠的自由层、势垒层和参考层，所述自由层与所述电极线连接，所述参考层与所述电压控制线连接。
12. 如权利要求11所述的磁性随机存储器，其特征在于，所述多个电压控制线平行；所述多个结构单元所在的平面平行，且所述多个结构单元中每个结构单元所在的平面与所述多个电压控制线垂直。
13. 如权利要求12所述的磁性随机存储器，其特征在于，每一所述存储块还包括：第一选组线和第二选组线；所述第一选组线、所述第二选组线以及所述多个电压控制线之间相互平行；

    所述多个结构单元中的每个所述结构单元中的所有电极线分别通过金属导线并联连接；

    所述每个结构单元还包括字线、第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管的栅极分别与所述字线连接，所述第一晶体管的源极与所述第一选组线连接，所述第二晶体管的漏极与所述第二选组线连接，所述第一晶体管的漏极通过所述金属导线与所述电极线的第一端连接，所述第二晶体管的源极通过所述金属导线与所述电极线的第二端连接。
14. 如权利要求10～13任一项所述的磁性随机存储器，其特征在于，每一所述存储块 还包括：分别与所述多个第一位线一一对应连接的多个放大器，所述多个放大器中的每个放大器用于读取对应连接的第一位线所接收的反馈信息，所述反馈信息用于指示对应连接的所述存储单元中存储的数据。
15. 一种电子设备，其特征在于，包括处理器，以及与所述处理器耦合的、如权利要求1～14任一项所述的磁性随机存储器。