CN1414559A - 其存储单元具有串联的磁隧道结和隧道结的存储器件 - Google Patents
其存储单元具有串联的磁隧道结和隧道结的存储器件 Download PDFInfo
- Publication number
- CN1414559A CN1414559A CN02146945A CN02146945A CN1414559A CN 1414559 A CN1414559 A CN 1414559A CN 02146945 A CN02146945 A CN 02146945A CN 02146945 A CN02146945 A CN 02146945A CN 1414559 A CN1414559 A CN 1414559A
- Authority
- CN
- China
- Prior art keywords
- junction
- storage unit
- tunnel junction
- tunnel
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003860 storage Methods 0.000 title claims description 146
- 230000005291 magnetic effect Effects 0.000 title abstract description 117
- 230000008859 change Effects 0.000 claims abstract description 5
- 239000012212 insulator Substances 0.000 claims description 33
- 230000005294 ferromagnetic effect Effects 0.000 claims description 26
- 239000004020 conductor Substances 0.000 claims description 23
- 238000007664 blowing Methods 0.000 abstract 1
- 230000009977 dual effect Effects 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 23
- 238000000034 method Methods 0.000 description 22
- 230000008569 process Effects 0.000 description 19
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 238000002679 ablation Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 230000005415 magnetization Effects 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 229910017107 AlOx Inorganic materials 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 229910020286 SiOxNy Inorganic materials 0.000 description 3
- 229910003070 TaOx Inorganic materials 0.000 description 3
- 229910003087 TiOx Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 229910003321 CoFe Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
Abstract
一种存储器件(10)包括其磁隧道结(134，234，334)与隧道结(136，236，336)串联的双隧道结存储单元(130，230，330)。磁隧道结(134，234，334)在写入操作时可以从第一电阻状态改变为第二电阻状态。磁隧道结(134，234，334)具有与隧道结(136，236，336)不同的电阻电压特性，此不同的电阻电压特性允许在写入操作时熔断磁隧道结(134，234，334)而不熔断隧道结(136，236，336)。磁隧道结(134，234，334)电阻状态的变化改变了所选择的存储单元(130，230，330)的电阻，在读出操作时可检测这种电阻变化。
Description
相关的申请
共同受让人的以下申请可能包含一些共同的公开内容并可能与本发明有关：
美国专利申请第 号，名称为“具有双隧道结存储器单元的存储器件”(代理人案件目录No.HP 10015672-1)。
技术领域
本发明的技术领域是存储数据的存储器件，更具体地说，所述技术领域是其存储单元具有串联的隧道结的存储器件。
背景技术
存储器件用在消费电子产品中存储诸如产品所用的指令等数据。非易失性存储器比较理想因为它们不需要电源来保持数据。所以，当电源用尽或与存储器件断开时存储在非易失性存储器的数据依然存在。消费者也喜欢体积小价格低的产品，非易失性，高密度和低成本等要求是存储器件设计的主要驱动因素。低能耗也很吸引人，因为可以使用较小的电源，从而减小消费电子产品的体积。
非易失性存储器通常具有一次性可编程(OTP)或可重复编程的存储单元。可重复编程的存储单元可在二进制状态之间转换。而OTP存储单元一旦已编程，其状态就恒定不变。OTP存储器件一般可以归类为熔丝、反熔丝、电荷存储器、或掩模只读存储器(mask ROM)中的一种。
熔丝存储单元的编程是在编程时在单元上加电压使该单元“烧断”。熔丝存储单元的二进制状态用在读出过程中测量的单元电阻来检测。传统的熔丝存储器件具有低的阵列密度，因为每个熔丝元件所需的接触区域占了衬底的很大面积。传统的熔丝存储器件还常含有隔离元件，例如二极管或晶体管，这就更增加了存储单元的尺寸。隔离二极管和晶体管的电流能力有限，会因对熔丝存储单元进行编程所需的电流而损坏。此外，隔离二极管和晶体管通常是有源硅基元件，很容易在硅晶体衬底上形成。这类隔离元件可能妨碍多层熔丝OTP阵列的堆叠，从而降低了可能的器件容量。硅基隔离元件，例如微晶和非晶二极管和晶体管，也可允许堆叠，但增加了制造的复杂性和成本。
传统的反熔丝存储单元常包括金属—电介质—金属的叠堆。传统的反熔丝存储单元的编程是在单元上加写入电位。写入电位触发该反熔丝，降低了已编程单元的电阻。传统的反熔丝存储单元具有许多和熔丝/晶体管单元相同的缺点。例如，传统的反熔丝存储单元可能需要硅基隔离元件，这就降低了阵列密度。
普通的传统电荷存储存储器是EPROM。EPROM存储器利用Fowler-Nordheim隧道效应把电荷从衬底上转移到存储单元的浮动栅极上。EPROM存储器需要大的写入电压，且EPROM器件的写入速度受隧穿电流密度的限制。
掩模ROM存储器是在制造时编程的、而不是在用户处编程(现场编程)的。因此，每批掩模ROM器件都是专用的。在大多数制造过程中，节约成本是靠增加产量来实现的。所以，为使掩模ROM的生产能成本低廉，对某一专用存储器必须有大量的需求。这种大规模过程的要求使掩模ROM对许多应用而言都太昂贵了。
因此需要一种低成本的能够高密度排列存储单元的存储器。也需要一种不需要过量处理功率的存储器件。
发明内容
按照第一方面，一种存储器件包括具有与隧道结串联的磁隧道结的双隧道结存储单元。磁隧道结在写入操作时从第一电阻状态改变为第二电阻状态。磁隧道结具有与隧道结不同的电阻—电压特性，这种不同的电阻—电压特性允许在写入操作时熔断磁隧道结而不熔断隧道结。磁隧道结可以起反熔丝的作用、使得熔断磁隧道结造成磁隧道结短路。存储单元的这种结果电阻变化在读出操作中可检测到。
按照第一方面，当磁隧道结被熔断时，隧道结可以为编程的存储单元提供隔离功能。所以，不需要硅基的隔离二极管和/或晶体管来隔离存储器件中的存储单元。故存储器件可以包括存储元件的一些堆叠层，增加了器件容量。
按照第一方面，该存储单元比传统的具有二极管/晶体管隔离元件的存储单元要小些。这就可增加阵列密度。没有二极管/晶体管隔离元件也简化了存储器件的制造。
按照第二方面，可以通过在存储单元上加写入电流或写入电压来对选择的存储单元进行编程。在施加写入电流或写入电压时，磁隧道结的电阻比隧道结的电阻下降得较为缓慢。
按照第二方面，由于磁隧道结的电阻较高，所以在磁隧道结两端形成了较高的电压。由于隧道结的电阻比磁隧道结的电阻下降得快，所以存储器上的大部分电压加在磁隧道结两端。可以相应地这样选择写入电压或电流、使得磁隧道结两端相对较高的电压大于磁隧道结的击穿电压，而隧道结两端相对较低的电压不超过隧道结的击穿电压。
按照第三方面，隧道结和磁隧道结的击穿电压和电阻—电压特性可以根据形成隧道结和磁隧道结所用的材料来确定。
按照第三方面，由于改变形成隧道结的具体材料比较容易，所以简化了存储单元的制造。
按照第四方面，可以用传统的例如淀积和溅射等工艺来制造存储单元。
按照第四方面，可以以比较低的成本来制造存储器件。
从以下结合附图的详细说明可以明白其他的方面和优点。
附图说明
将参阅以下附图进行详细说明，附图中同样的数字代表同样的元件，并且附图中：
图1是具有双隧道结的存储单元的存储器阵列的示意的透视图；
图2是包括图1所示的存储器阵列的存储器件的示意图以及关联的读出/写入电路；
图3A是图1所示存储器阵列的一部分的截面图；
图3B是图3A所示存储器阵列的一部分的顶视图；
图3C是图3A所示存储单元的实施例的截面图；
图4是隧道结电阻和隧道结两端电压的关系曲线；
图5是在双隧道结存储单元中隧道结电流和所加电压的关系曲线；
图6是另一实施例中隧道结电阻和隧道结电压的关系曲线；
图7是存储单元另一实施例的截面图；以及
图8是存储单元又一实施例的截面图。
具体实施方式
以下将用优选实施例结合附图来讨论具有双隧道结存储单元的存储器件。
图1是具有双隧道结存储单元130的存储器阵列100的透视示意图。在存储器阵列100中，字线110沿水平行延伸，而位线120沿垂直列延伸。字线110与位线120相交在存储单元130处。每个存储单元130可以存储一个二进制状态：或是“1”或是“0”。在图1中，双隧道结存储单元130象征性的表示为两个电阻元件。每个电阻元件对应于存储单元130中一个隧道结。
图2是包括图1所示的存储器阵列100的存储器件10的示意图以及关联的读出/写入电路。存储器件10包括：连接到存储器阵列100中1-6行的行解码器300；连接到存储器阵列100中1-7列的列解码器400；以及在读出过程中检测存储单元130的二进制状态的读出放大器500。图2示出6行字线110和7列位线120，相交在42个存储器单元130，这仅是为了说明。实际上可以使用具有1024×1024个或更多存储单元的阵列。
行解码器300包括多个开关，用来在写入过程中把或者编程写入电压Vw或者写入电流Iw加到包含所选择的存储单元130的行，或者在读出过程中加读出电位Vr。同理，列解码器400可包括有多个开关，用来在写入过程中将包含所选择的存储单元130的所选择的列接地，或者在读出过程中将所选择的列连接到读出放大器500。
要对所选择的存储单元130编程、即“写入”时，行解码器300将写入电压Vw或写入电流Iw与所选择的列中的行线110之间的开关接通，而列解码器400接通地与所选择的列中的位线120之间的开关。例如，根据存储器阵列100中包含的双隧道结存储单元130的类型或存储器件所需的工作模式而在写入电压Vw和写入电流Iw之间进行选择。
按照一个实施例，存储单元130的两个隧道结具有不同的电阻电压特性。这样选择所述不同的电阻电压特性、使得加在所选择的存储单元130上的写入电压Vw或写入电流Iw足以击穿或熔断所选择的存储单元130的第一磁隧道结、从而改变所选择的存储单元130的电阻。写入电压Vw和写入电流Iw不足以熔断存储单元130的第二隧道结。
可以从用于形成隧道结和磁隧道结的材料来实现所述不同的击穿电压和电阻—电压特性。具体地说，申请人已观察到，包括磁性层或“电极”的隧道结一般在加电压时其电阻的下降比具有非磁性电极的隧道结要慢。因此，当写入电压Vw或写入电流Iw加在所选择的存储单元130上时，磁隧道结的电阻比隧道结的电阻下降得慢。在所选择的实施例中，磁隧道结的电阻比隧道结的电阻可能要大比如一个数量级或更多。可以选择磁隧道结两端的较高电压降使其超过该磁隧道结的击穿电压、使得该磁隧道结熔断而隧道结不熔断。
已编程存储单元130中的隧道结可基本上保持其写入前的电阻，并可用作已编程存储单元130的隔离元件。磁隧道结在加上写入电压Vw或写入电流Iw后可以是短路状态。可以在读出操作时检测由短路的磁隧道结引起的所选择的存储单元130的电阻变化。下面详细讨论存储单元的实施例和写入过程。
图3A是图1所示存储器阵列100的一部分的截面图，包括存储单元130的一个实施例。图3B是存储器阵列100的一部分的顶视图。图3C是图3A所示单个存储单元130的截面图。
参阅图3A和3B，存储器阵列100的图示部分包括位于字线110和位线1 20的交点上的多个存储单元130。字线110和位线120可以用导电材料制成，例如，Al、Au、Ag、Cu、它们的合金以及其他材料。字线110和位线120可以用已知工艺形成，例如溅射和刻蚀工艺。
位线120设置在存储器阵列100的衬底132上的绝缘层128之上。绝缘层128可以是例如，SiOx、SiNx、SiOxNy、AlOx、TaOx、TiOx、AlNX以及其他非导电材料。绝缘层128可以用已知的淀积工艺形成，例如化学汽相淀积(CVD)。衬底132可以是例如半导体衬底。衬底132可以包括电子电路，而绝缘层128提供电路和存储单元130之间的隔离。或者，位线可直接设置在衬底132上。
绝缘体125可以设置在绝缘层128上并且处在存储单元130之间。绝缘体125在图3B中未示出。绝缘体125可以是例如，SiOx、SiNx、SiOxNy、AlOx、TaOx、TiOx、AlNX以及其他非导电材料。绝缘体125可以通过例如，淀积工艺形成。
参阅图3C，存储单元130包括磁隧道结134和与磁隧道结134串联的隧道结136。磁隧道结可以一般定义为在磁性层之间夹有绝缘体。磁性层可以称作隧道结的“电极”或“端子”，可以是铁磁性的。隧道结可以一般定义为在导电层之间夹有绝缘体。导电层可以称作隧道结的电极或端子。在本文中还讨论了另一种具有一层磁性电极的隧道结的形式。
图3C所示的磁隧道结134可以是例如隧道效应磁阻(TMR)隧道结，与自旋有关的隧道结(SDT)或其他类型的磁隧道结。在图示的实施例中，磁隧道结是具有铁磁层的TMR隧道结。磁隧道结134包括第一铁磁层137和第二铁磁层138。第一和第二铁磁层137、138由绝缘体140隔离。第二铁磁层138可以用导电电极142与字线110电连接。或者，电极142可省略，第二铁磁层138直接连接到字线110。磁隧道结134也可包括反铁磁层144和在隧道结136上的籽晶层146。
第一铁磁层137可以具有固定的磁化方向，如图中箭头所示，第二铁磁层138可以具有与第一铁磁层137的磁化平行或逆平行的磁化方向。但是，图3C所示的磁力方向不是存储单元130工作所需的。
隧道结136与磁隧道结134串联，形成双隧道结存储单元130。隧道结136包括：绝缘体148；将绝缘体148连接到位线120的第一导体150；以及绝缘体148和磁隧道结134之间的第二导体152。或者，可以将第一导体150省略，而将绝缘体148直接连接到导电位线120上。第一和第二导体150、152可以是非磁性导体。
磁隧道结134的电阻—电压特性与隧道结136不同。在加有电压时磁隧道结134的电阻比隧道结降得慢。因此，当写入电压Vw或写入电流Iw加在所选择的存储单元130上时，磁隧道结134的电阻比隧道结136的电阻下降得慢。磁隧道结134和隧道结136的示范电阻值示于图4。
图4是隧道结134、136的电阻R1和R2分别与隧道结134、136上电压的关系曲线。在图4中，磁隧道结134具有NiFe磁性层或电极以及AlO(2)绝缘体。隧道结134包括Al导体或电极以及AlO(1.25)绝缘体。
如图4所示，磁隧道结134的电阻—电压(R-V)曲线下降得比隧道结136的R-V曲线要慢。这种特性可用来在写入电压Vw或写入电流Iw加在所选择的存储单元130上时获得磁隧道结134上较高的电压降。所以，对所选择的存储单元130进行编程、即写入时，只要加上计算好的写入电压Vw或写入电流Iw，使磁隧道结134上产生大于其击穿电压VB1的电压降V1，而在隧道结136上产生不超过其击穿电压VB2的电压降V2即可。
写入过程可以结合当写入电压Vw加在所选择的存储单元130上时产生的电压来说明。写入电压Vw可以由加在所选择的存储单元130上的恒定电流Iw产生，或者，可以把写入电压Vw直接加在所选择的存储单元130上。
如果施加写入电流Iw，按以下方程确定电压V1和V2：
(1)V1＝Iw·R1
(2)V2＝Iw·R2
式中：V1为磁隧道结134上的电压降；
V2为隧道结136上的电压降；
R1为磁隧道结134的电阻；
R2隧道结136的电阻。
如V1和V2的方程所示，电阻R1和R2决定了磁隧道结134和隧道结136上的电压。R1和R2的值随隧道结134、136上的电压增加而改变，可以用实验或模拟方法求出。具体的V1和V2值列于表1。
再参阅图4，电阻R1和R2最初(即未加电压时)可以具有类似或相同的值。如果利用写入电流Iw对存储单元进行编程，那么，所述写入电流Iw在磁隧道结134和隧道结136上分别形成电压V1和V2。图4中，磁隧道结134的击穿电压VB1大约为1.9伏。隧道结的击穿电压VB2也大约为1.9伏。但是，由于在加有电压Vw的情况下，磁隧道结134的电阻R1比隧道结136上的电阻R2高得多，所以写入电流Iw可使电压V1(此处V1＝Iw·R1)超过VB1，而电压V2(此处V2＝Iw·R2)远低于VB2。
利用写入电流Iw对存储单元130进行编程的优点在于，一旦磁隧道结134熔断，隧道结136上的电压基本保持不变。此特征使得不再需要对利用写入电流Iw来编程所选择的存储单元130进行仔细的定时。
如图4所示，在磁隧道结134的击穿电压VB1附近，电阻R1大约比电阻R2高一个数量级。因此电压V2远低于VB2，减少了在写入操作时无意地使隧道结136烧穿的可能性。
如果用写入电流Iw来对存储单元130进行编程，电压V1和V2可按下列方程确定：
(3)Vw＝V1+V2
式中，I为通过存储单元130的电流。
由于在加有写入电压Vw时，电阻R1比电阻R2高很多，所以磁隧道结134上的电压V1比隧道结136上的电压V2也高得多。因此，即使击穿电压VB1和VB2差不多，V1超过VB1也在V2过VB2之前。
图5是关于图4所示的存储单元实施例数据的隧道电流与所加电压的关系曲线。如果在存储单元130上加大约1.4伏的写入电流Iw，在存储单元130上就会形成3.2伏的电压。结果，隧道结(TJ)136上的电压V2约为1.3伏，而磁隧道结(MTJ)134上的电压V1约为1.9伏。电压V1使磁隧道结134击穿。当磁隧道结134击穿时，隧道结136上的电压基本不变。
如果在存储单元130上加写入电压Vw，则存储单元130两端的电压Vw分到磁隧道结134和隧道结136上。如果写入电压Vw大约为3.2伏，则V1和V2可由上述方程3-6求出。此时，V1约为1.9伏，V2约为1.3伏，使磁隧道结134击穿。在此情况下，提供写入电压Vw的电压源最好是限流的。这样就可以选择电压源所提供的电流，使磁隧道结134击穿时隧道结136不被破坏。
结合以下实例讨论上述实施例的操作。
实例1
参阅图3C，存储单元130包括第一磁隧道结134。磁隧道结134具有NiFe的第一铁磁层137和NiFe的第二铁磁层138。铁磁层137、138的厚度约为4nm。绝缘体140是AlO，厚度约为2.5nm。反铁磁层144由IrMn制成，厚度大约为10nm。籽晶层144由NiFe和Ta制成，厚度大约为11nm。
隧道结136包括Al的第一和第二导体150、152，各厚4nm。绝缘体148由AlO制成，厚度约为1.65nm。
本实施例的R-V曲线示于图4。磁隧道结134的电阻R1比隧道结136的电阻R2下降得要慢。隧道结134和136的击穿电压都是大约1.9伏。在此实例中，可以利用大约3.2伏的写入电压Vw对存储单元130编程。如图5所示，3.2伏的写入电压Vw熔断了磁隧道结134，却没有熔断隧道结136。或者说，1.4μA的写入电流Iw熔断了磁隧道结134。1.4μA的写入电流Iw在1.9伏电压V1时熔断了磁隧道结134。磁隧道结134熔断时电压V2为1.3伏。
实例2
参阅图3C，存储单元130包括类似于实例1的磁隧道结134。
隧道结136包括：Al的第一导体电极150，厚度约为4nm；以及NiFe的第二铁磁层152，厚度约为4nm。绝缘体148由AlO制成，厚度约为1.25nm。隧道结136包括非磁电极150和磁电极152，所以是一种“混合”隧道结的形式。
本实施例的R-V曲线示于图6。磁隧道结134的电阻R1比隧道结136的电阻R2下降得要慢。
在此实例中，可利用大约3.13伏的写入电压Vw对存储单元130编程。磁隧道结134的击穿电压VB1大约为1.9伏，而隧道结136的击穿电压VB2大约为1.8伏。3.13伏的写入电压Vw熔断了磁隧道结134。当磁隧道结134熔断时电压V1为1.9伏，电压V2为1.23伏。
或者，1.4μA的写入电流Iw熔断了磁隧道结134。1.4μA的写入电流Iw在1.9伏的电压V1时熔断了磁隧道结134。在加有1.4μA的写入电流Iw时电压V2为1.23伏。
图7示出另一存储单元230的实施例。存储单元230适用于图2所示的存储器件10。存储单元230包括与隧道结236串联的磁隧道结234。存储单元230没有籽晶层和反铁磁层。
磁隧道结234包括第一铁磁层237和第二铁磁层238。第一和第二铁磁层237、238被绝缘体240分隔开。第一和第二铁磁层237、238可以是铁磁性的。第二铁磁层238可用电极242电连接到字线210。或者，电极242可省略。
隧道结236与磁隧道结234串联，形成双隧道结存储单元230。隧道结236包括：绝缘体248；将绝缘体248连接到字线220的第一导体250；以及绝缘体248和磁隧道结234之间的第二导体252。或者，第一导体250可省略。
图8示出磁隧道结334与隧道结336串联的存储单元330。存储单元330适用于图2所示的存储器件10。
磁隧道结334包括：铁磁层电极338；铁磁层电极337；以及绝缘体340。隧道结336可以是包括导体350和绝缘体348的隧道结336，并且所述第二隧道结与所述第一隧道结共用铁磁层电极337。
在此实施例中，磁隧道结334的击穿电压比混合式隧道结336的击穿电压低。参阅图6，隧道结336具有V-R曲线R2，它具有较低的电阻，且电阻的下降比磁隧道结334的电阻R1要快。
在上述实施例中，第一隧道结中第一和第二磁性层的各种材料包括，例如，CoFe、NiFeCo、Co和NiFe。磁性层可用例如溅射工艺形成。隧道结中的绝缘体可以用电介质材料制成，例如，SiOx、SiNx、SiOxNy、AlOx、TaOx、TiOx、AlNx以及其他绝缘材料。绝缘体的厚度大约在例如.5nm到50nm，可以用CVD或其它淀积工艺形成。
反铁磁层可用例如MnFe和IrMn制成，并可用溅射工艺或其它已知工艺形成。籽晶层可用例如Ta和NiFe制成，并可用溅射或其它工艺形成。
导体可用例如Al、Cu、Ag、Au以及它们的合金制成。导体可用DC或RF溅射淀积工艺或其它工艺形成。
下表总结了所选择的存储单元实施例的实验电阻和击穿电压。加上写入电流Iw，以便在存储单元上产生电压Vc，而使存储单元熔断。表中列出的数值是当到达元件1的击穿电压VB1时(即当所述单元熔断时)，每个单元中元件1和2的电阻R1和R2以及电压V1和V2的值。在“TJ OR MTJ IN A CELL”(单元中的隧道结或磁隧道结)栏下的材料代表用来形成在存储单元中所用的各存储元件例如隧道结或磁隧道结)的材料。所列材料对应于电极/绝缘体/电极的顺序。
表1
| 单元中的隧道结或磁隧道结 | Iw(μA) | Vc(V) | V1(V) | R1(MΩ) | V2(V) | R2(MΩ) |
| 1 NiFe/AlO(2)/NiFe2 Al/AlO(1.25)/Al | 1.4 | 3.20 | 1.9 | 1.58 | 1.30 | .90 |
| 1 NiFe/AlO(2)/NiFe2 NiFe/AlO(1.25)/Al | 1.4 | 3.13 | 1.9 | 1.58 | 1.23 | .86 |
| 1 NiFe/AlO(2)/NiFe2 Al/AlO(1.25)/NiFe | 1.4 | 3.09 | 1.9 | 1.58 | 1.19 | .84 |
按照上述实施例，存储器件10不需要诸如二极管或晶体管等有源硅基隔离元件来隔离存储器阵列100中的存储单元。存储器件10因此可包括堆叠的存储器元件，增加了器件容量。隧道结可以作得比较小，这进一步提高了阵列100可能的阵列密度。
利用磁隧道结与隧道结串联的另一优点是，仅仅由于所用的电极材料不同，就可使磁隧道结的R-V曲线与隧道结的R-V曲线大不相同。因此不需要采用复杂而昂贵的改变存储单元几何尺寸的方法就可确保在一个隧道结两端的电压超过击穿电压时另一个隧道结两端的电压不超过击穿电压。
另一优点是存储单元的元件可以用已知的制造工艺用低成本制造。
参阅图2，现结合图3A-图3C所示的存储单元实施例来说明存储器件10的写入过程。在以下的说明中，加写入电流Iw对存储单元130进行编程。
参阅图2，为了写入一个选择的存储单元130，在与所选择的存储单元130交叉的字线110上加写入电流Iw。加写入电流Iw时可以接通行解码器300的一个开关以便将所选择的字线110连接到Iw。连接到未选择的字线110的行解码器300的开关都是开路。同时，列解码器400将与所选择的存储单元130交叉的位线120接地。于是，写入电流Iw流过所选择的字线110、所选择的存储单元130、以及所选择的位线120到地。连接到未选择的位线120的开关都是开路。
写入电流Iw在所选择的存储单元130上产生写入电压Vc。电压Vc等于磁隧道结134上的电压V1加上隧道结136上的电压V2。参阅图3C，电压V1超过了磁隧道结134的击穿电压VB1，并击穿了所选择的存储单元130中的磁隧道结134。电压V2没有超过隧道结136的击穿电压VB2。电压V1的作用是将导电材料扩散到绝缘体140中，从而击穿了磁隧道结134。此过程是反熔丝作用。
磁隧道结134的熔断将存储单元130的电阻由第一状态改变到第二状态，读出过程可检测出来。磁隧道结134熔断后，反熔丝作用可以将磁隧道结134的电阻降低例如大约一个数量级左右。得到的电阻可能接近于零(即短路)。因此，写入过程之后，存储单元130的电阻与隧道结136上的电阻近似。
图7和图8所示实施例的写入过程与上述过程类似。
存储单元130和330可以设计成使磁隧道结包括具有固定磁化方向的磁性层和磁化方向与固定磁化平行或逆平行的另一磁性层。磁隧道结在逆平行状态具有较高的电阻，故在对存储器阵列100编程前可以将磁隧道结有利地置于逆平行状态。在对存储器阵列100编程前将磁隧道结有利地置于逆平行状态增加了单元熔断时电阻的变化。在读出过程中电阻较大的变化更易于区别。
可以利用由列解码器和行解码器300、400提供的写入电流将磁隧道结置于逆平行状态，如同在传统的MRAM的应用中一样。或者，存储器阵列100可在制造时将器件置于足以设定逆平行状态但又不打乱插销连接(pinned)层磁化的强磁场中从而将其存储单元置于逆平行状。
本说明书中描述的存储单元实施例也可以对所选择的存储单元130加写入电压Vw来编程。
在以上写入过程中，行解码器300和列解码器400可以对检测流经所选择的存储单元的电流的反馈传感器(未示出)作出响应。反馈传感器可以指明所选择的存储单元的磁隧道结何时被击穿，并在那时停止写入过程。
现参阅图2讨论存储器件10的读出过程。存储器件10可以采用等电位的读出过程，如授于Tran等人的美国专利6259644中所述，其内容已作为参考包括在本文中。以下参考存储单元130大致说明等电位的读出过程，但所述过程适用于采用本说明所述的任一存储单元实施例的存储器件10。
为了确定所选择的存储单元130的二进制状态(即，读出)，在对应于所选择的存储单元130的行的字线110上加读出电位Vr，对应于所选择的存储单元130的列的位线120通过列解码器400连接到读出放大器500。可以对存储器阵列100中所有其它的位线120加上相等的电位。读出放大器500检测来自所选择的位线120的电流，以确定所选择的存储单元130的二进制状态。二进制状态可以用连接到读出放大器500的输出的处理装置(未示出)来检测，读出放大器500的输出表明所选择的存储单元130的电阻状态。或者，读出放大器500可包括测定二进制状态的电路，并将二进制状态输出给处理装置。
所选择的存储单元130的二进制状态可以用所选择的存储单元130的电阻从高的第一数值在写入过程后改变为低的第二数值来测定。例如，第一高电阻状态使通过存储单元130的电流较小，代表二进制状态为“0”。第二低电阻状态(熔断磁隧道结134之后)使通过存储单元130的电流较大，代表二进制状态为“1”。
在写入过程之后，存储单元130保持隧道结136为未短路状态。因此，在对所选择的存储单元130编程后，存储器阵列中没有短路。此隔离作用可允许对多个单元130编程而不影响存储器阵列100中的读出和写入过程。
按照上述实施例，二进制状态“0”和“1”可以存储在存储单元中。写入前存储单元的第一高电阻状态可对应于存储单元的二进制“0”，第二低电阻状态可对应于存储单元的二进制“1”。不过这种约定是任意的，二进制为“0”的赋值可重新赋值为“1”，或其他任何符号值。
在本说明书中，对在存储器阵列中写入状态“0”和“1”的电流的约定也是任意的，可以重新赋值以适合存储器件10的所需应用。
上述实施例是从将磁隧道结短路而将存储单元的电阻从第一高状态改变为第二低状态来进行讨论的。存储单元的电阻也可用将导电材料部分扩散到磁隧道结绝缘体上的方法来改变。这称为“部分熔断”。磁隧道结的部分熔断降低了磁隧道结的电阻但并不将磁隧道结短路。导电元件扩散到电介质上可明显降低已编程存储单元的电阻，此电阻的变化可由读出过程检测。
在本说明书中，“行”，“列”，“字”和“位”等术语并不意味存储器阵列的固定方向。此外，这些术语也不一定意味正交关系。
在本说明书中，术语“层”用来描述存储单元实施例中的各种元件。术语“层”并不限于任何具体的厚度，宽度或长宽比。
图2所示的读出放大器500是检测存储器件10中存储单元二进制状态的检测装置的一个实例。在实际中，其他读出装置，例如互阻抗读出放大器，电荷注入读出放大器，差分读出放大器，数字差分读出放大器等，均可使用。图中示出读出放大器500来检测存储器阵列100中存储单元的二进制状态。在实际中，可以将许多读出装置连接到存储器阵列。
存储器阵列100可以在多种应用中使用。一种应用是具有存储模块的计算装置。存储模块可以包括一个或多个存储器阵列100用作长期存储。存储模块可以用在诸如便携式电脑，个人电脑以及服务器等装置中。
虽然存储器装置10是结合示范的实施例加以描述的，但是，对本专业的技术人员而言，许多改动是一目了然的，本公开的意图是覆盖其各种变型。
Claims (10)
1.一种存储单元(130，230，330)，它包括：
第一隧道结(134，234，334)；以及
与所述第一隧道结(134，234，334)串联的第二隧道结(136，236，336)，其中所述第一隧道结(134，234，334)可以从第一电阻状态改变到第二电阻状态，并且所述第一隧道结(134，234，334)具有与所述第二隧道结(136，236，336)不同的电阻—电压特性。
2.如权利要求1所述的存储单元(130，230，330)，其特征在于：当在所述存储单元(130，230，330)的两端产生电压时所述第一隧道结(134，234，334)的电阻比所述第二隧道结(136，236，336)的电阻下降得慢。
3.如权利要求1所述的存储单元(130，230，330)，其特征在于所述第一隧道结(134，234，334)包括：
两个磁性层(137，138，237，238，337，338)；以及
设置在所述磁性层(137，138，237，238，337，338)之间的绝缘体(140，240，340)。
4.如权利要求3所述的存储单元(130，230，330)，其特征在于所述第二隧道结(136，236，336)包括：
与所述第一隧道结(134，234，334)串联的绝缘体(148，248，348)。
5.如权利要求4所述的存储单元(130，230)，其特征在于所述第二隧道结(136，236)包括：
两个导体(150，250，152，252)，它们分别设置在所述绝缘体(148，248)的两侧。
6.如权利要求4所述的存储单元(330)，其特征在于：所述第二隧道结(336)共用所述第一隧道结(334)的所述磁性层(337)之一。
7.如权利要求6所述的存储单元(330)，其特征在于所述第二隧道结(336)包括：
导体(350)，并且其中所述绝缘体(340)设置于所述导体(350)和所述共用的磁性层(337)之间。
8.如权利要求3所述的存储单元(130，230，330)，其特征在于：所述磁性层(137，138，237，238，337，338)是铁磁性的。
9.一种存储单元(130，230，330)，它包括：
第一隧道结(134，234，334)，它包括：
两个铁磁层(137，138，237，238，337，338)；以及
设置在所述各铁磁层(137，138，237，238，337，338)之间
的绝缘体(140，240，340)；
第二隧道结(136，236，336)，它包括：
绝缘体(148，248，348)，以及
邻近所述绝缘体(148，248，348)的至少一个导体(150，152，250，252，350)，其中所述第二隧道结(136，236，336)与所述第一隧道结(134，234，334)串联。
10.如权利要求9所述的存储单元(130，230，330)，其特征在于：当在所述存储单元(130，230，330)两端产生电压时所述第一隧道结(134，234，334)的电阻比所述第二隧道结(136，236，336)的电阻下降得慢。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/983,404 US6473337B1 (en) | 2001-10-24 | 2001-10-24 | Memory device having memory cells with magnetic tunnel junction and tunnel junction in series |
| US09/983404 | 2001-10-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1414559A true CN1414559A (zh) | 2003-04-30 |
Family
ID=25529936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN02146945A Pending CN1414559A (zh) | 2001-10-24 | 2002-10-24 | 其存储单元具有串联的磁隧道结和隧道结的存储器件 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6473337B1 (zh) |
| EP (1) | EP1306850A3 (zh) |
| JP (1) | JP2003179215A (zh) |
| KR (1) | KR20030034026A (zh) |
| CN (1) | CN1414559A (zh) |
| TW (1) | TW567492B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103545339A (zh) * | 2013-11-08 | 2014-01-29 | 北京航空航天大学 | 一种新型可高速计算、大容量存储的存储单元 |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6741494B2 (en) * | 1995-04-21 | 2004-05-25 | Mark B. Johnson | Magnetoelectronic memory element with inductively coupled write wires |
| US6674664B2 (en) * | 2001-05-07 | 2004-01-06 | Nve Corporation | Circuit selected joint magnetoresistive junction tunneling-giant magnetoresistive effects memory cells |
| US7067850B2 (en) * | 2001-10-16 | 2006-06-27 | Midwest Research Institute | Stacked switchable element and diode combination |
| KR20030034500A (ko) * | 2001-10-23 | 2003-05-09 | 주식회사 하이닉스반도체 | 마그네틱 램 |
| FR2832542B1 (fr) * | 2001-11-16 | 2005-05-06 | Commissariat Energie Atomique | Dispositif magnetique a jonction tunnel magnetique, memoire et procedes d'ecriture et de lecture utilisant ce dispositif |
| US6778421B2 (en) * | 2002-03-14 | 2004-08-17 | Hewlett-Packard Development Company, Lp. | Memory device array having a pair of magnetic bits sharing a common conductor line |
| US6751149B2 (en) * | 2002-03-22 | 2004-06-15 | Micron Technology, Inc. | Magnetic tunneling junction antifuse device |
| US6826077B2 (en) * | 2002-05-15 | 2004-11-30 | Hewlett-Packard Development Company, L.P. | Magnetic random access memory with reduced parasitic currents |
| US6667897B1 (en) * | 2002-06-28 | 2003-12-23 | International Business Machines Corporation | Magnetic tunnel junction containing a ferrimagnetic layer and anti-parallel layer |
| US6714444B2 (en) * | 2002-08-06 | 2004-03-30 | Grandis, Inc. | Magnetic element utilizing spin transfer and an MRAM device using the magnetic element |
| US6847547B2 (en) * | 2003-02-28 | 2005-01-25 | Grandis, Inc. | Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element |
| US6768150B1 (en) * | 2003-04-17 | 2004-07-27 | Infineon Technologies Aktiengesellschaft | Magnetic memory |
| US20050073878A1 (en) * | 2003-10-03 | 2005-04-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-sensing level MRAM structure with different magnetoresistance ratios |
| US6947333B2 (en) * | 2003-10-30 | 2005-09-20 | Hewlett-Packard Development Company, L.P. | Memory device |
| KR100669363B1 (ko) * | 2004-10-26 | 2007-01-16 | 삼성전자주식회사 | 메모리 장치의 읽기 방법 |
| WO2007038971A1 (en) * | 2005-09-20 | 2007-04-12 | Freescale Semiconductor, Inc. | Spin-dependent tunnelling cell and method of formation thereof |
| US7777261B2 (en) * | 2005-09-20 | 2010-08-17 | Grandis Inc. | Magnetic device having stabilized free ferromagnetic layer |
| KR100881181B1 (ko) * | 2006-11-13 | 2009-02-05 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조 방법 |
| US7894248B2 (en) * | 2008-09-12 | 2011-02-22 | Grandis Inc. | Programmable and redundant circuitry based on magnetic tunnel junction (MTJ) |
| US8363460B2 (en) * | 2010-04-07 | 2013-01-29 | Avalanche Technology, Inc. | Method and apparatus for programming a magnetic tunnel junction (MTJ) |
| KR101676821B1 (ko) | 2010-03-18 | 2016-11-17 | 삼성전자주식회사 | 자기 메모리 소자 및 그 형성방법 |
| US9093149B2 (en) * | 2012-09-04 | 2015-07-28 | Qualcomm Incorporated | Low cost programmable multi-state device |
| KR101986335B1 (ko) * | 2012-10-08 | 2019-06-05 | 삼성전자주식회사 | 보상 저항성 소자를 포함하는 저항성 메모리 장치 |
| US20150103586A1 (en) * | 2013-10-16 | 2015-04-16 | Qualcomm Incorporated | Write driver and program driver for otp (one-time programmable) memory with magnetic tunneling junction cells |
| US10438997B2 (en) | 2014-05-21 | 2019-10-08 | Avalanche Technology, Inc. | Multilayered seed structure for magnetic memory element including a CoFeB seed layer |
| US10050083B2 (en) | 2014-05-21 | 2018-08-14 | Avalanche Technology, Inc. | Magnetic structure with multilayered seed |
| US10347691B2 (en) | 2014-05-21 | 2019-07-09 | Avalanche Technology, Inc. | Magnetic memory element with multilayered seed structure |
| US9496489B2 (en) * | 2014-05-21 | 2016-11-15 | Avalanche Technology, Inc. | Magnetic random access memory with multilayered seed structure |
| US9548095B2 (en) | 2014-08-20 | 2017-01-17 | Everspin Technologies, Inc. | Redundant magnetic tunnel junctions in magnetoresistive memory |
| US10483026B2 (en) | 2015-06-24 | 2019-11-19 | Intel Corporation | Metallic spin super lattice for logic and memory devices |
| US9536926B1 (en) * | 2015-12-22 | 2017-01-03 | International Business Machines Corporation | Magnetic tunnel junction based anti-fuses with cascoded transistors |
| US10263179B2 (en) * | 2017-07-18 | 2019-04-16 | Nxp B.V. | Method of forming tunnel magnetoresistance (TMR) elements and TMR sensor element |
| KR102274831B1 (ko) * | 2019-05-30 | 2021-07-08 | 한국과학기술연구원 | 전기장 제어 마그네틱램 |
| CN112910466A (zh) * | 2021-01-27 | 2021-06-04 | 东南大学 | 一种磁性隧道结与电阻结合替代纯电阻的调制器电路 |
| US11972785B2 (en) * | 2021-11-15 | 2024-04-30 | International Business Machines Corporation | MRAM structure with enhanced magnetics using seed engineering |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5701222A (en) * | 1995-09-11 | 1997-12-23 | International Business Machines Corporation | Spin valve sensor with antiparallel magnetization of pinned layers |
| US5991193A (en) * | 1997-12-02 | 1999-11-23 | International Business Machines Corporation | Voltage biasing for magnetic ram with magnetic tunnel memory cells |
| US6069820A (en) * | 1998-02-20 | 2000-05-30 | Kabushiki Kaisha Toshiba | Spin dependent conduction device |
| US5930164A (en) * | 1998-02-26 | 1999-07-27 | Motorola, Inc. | Magnetic memory unit having four states and operating method thereof |
| EP0959475A3 (en) * | 1998-05-18 | 2000-11-08 | Canon Kabushiki Kaisha | Magnetic thin film memory and recording and reproducing method and apparatus using such a memory |
| US6331944B1 (en) * | 2000-04-13 | 2001-12-18 | International Business Machines Corporation | Magnetic random access memory using a series tunnel element select mechanism |
| US6269018B1 (en) * | 2000-04-13 | 2001-07-31 | International Business Machines Corporation | Magnetic random access memory using current through MTJ write mechanism |
| US6541792B1 (en) * | 2001-09-14 | 2003-04-01 | Hewlett-Packard Development Company, Llp | Memory device having dual tunnel junction memory cells |
-
2001
- 2001-10-24 US US09/983,404 patent/US6473337B1/en not_active Expired - Fee Related
-
2002
- 2002-08-29 TW TW091119698A patent/TW567492B/zh active
- 2002-10-16 JP JP2002301748A patent/JP2003179215A/ja not_active Withdrawn
- 2002-10-24 CN CN02146945A patent/CN1414559A/zh active Pending
- 2002-10-24 EP EP02257399A patent/EP1306850A3/en not_active Withdrawn
- 2002-10-24 KR KR1020020065323A patent/KR20030034026A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103545339A (zh) * | 2013-11-08 | 2014-01-29 | 北京航空航天大学 | 一种新型可高速计算、大容量存储的存储单元 |
| CN103545339B (zh) * | 2013-11-08 | 2015-12-02 | 北京航空航天大学 | 一种可高速计算、大容量存储的存储单元 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6473337B1 (en) | 2002-10-29 |
| JP2003179215A (ja) | 2003-06-27 |
| TW567492B (en) | 2003-12-21 |
| KR20030034026A (ko) | 2003-05-01 |
| EP1306850A2 (en) | 2003-05-02 |
| EP1306850A3 (en) | 2004-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1414559A (zh) | 其存储单元具有串联的磁隧道结和隧道结的存储器件 | |
| KR101405864B1 (ko) | 멀티-레벨 셀(ｍｌｃ) 데이터 저장 능력을 갖는 자기 메모리 셀 | |
| US10937948B2 (en) | Magnetic memory using spin-orbit torque | |
| CN104008771B (zh) | 具有去耦的读/写路径的存储元件 | |
| CN1283006C (zh) | 磁存储装置及其制造方法 | |
| KR101726460B1 (ko) | 수직의 비트 라인들을 가지는 재프로그래밍 가능한 비휘발성 메모리 요소의 3차원 어레이 | |
| US8514608B2 (en) | Bipolar select device for resistive sense memory | |
| TW459227B (en) | Magnetic random access memory with a reference memory array | |
| CN1423334A (zh) | 具有四个状态的存储单元的存储器件 | |
| CN1145168C (zh) | 磁阻随机存取存储器的写/读结构 | |
| US7933136B2 (en) | Non-volatile memory cell with multiple resistive sense elements sharing a common switching device | |
| EP1329895A2 (en) | High-density magnetic random access memory device and method of operating the same | |
| US8203875B2 (en) | Anti-parallel diode structure and method of fabrication | |
| JP2006107700A (ja) | 相補出力型抵抗性メモリセル | |
| CN1379408A (zh) | 用于运行中固定的软参考层的包围层读－写导体 | |
| JP2003243633A (ja) | プログラミング電力消費を減少するｍｒａｍデバイスの磁性体くびき状構造およびその作製方法 | |
| TW200303028A (en) | Magnetoresistive random access memory (MRAM ) cross-point array with reduced parasitic effects | |
| JP2010123989A (ja) | 非対称メモリセル | |
| US7715225B2 (en) | Memory cell using spin induced switching effects | |
| TW200418021A (en) | Magnetic tunnel junction memory cell architecture | |
| JP2012099823A (ja) | プログラム可能メモリ素子を備える装置、データ記憶メモリを備える装置、ならびにデータ書込および保持方法 | |
| CN100350496C (zh) | 磁存储装置及其制造方法 | |
| US20060039190A1 (en) | Method of writing to MRAM devices | |
| CN1396598A (zh) | 磁存储器装置 | |
| CN1527320A (zh) | 掩埋磁隧道结存储器单元和方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |