CN1423334A - 具有四个状态的存储单元的存储器件 - Google Patents

具有四个状态的存储单元的存储器件 Download PDF

Info

Publication number
CN1423334A
CN1423334A CN02152615A CN02152615A CN1423334A CN 1423334 A CN1423334 A CN 1423334A CN 02152615 A CN02152615 A CN 02152615A CN 02152615 A CN02152615 A CN 02152615A CN 1423334 A CN1423334 A CN 1423334A
Authority
CN
China
Prior art keywords
memory cell
state
write element
write
storage array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN02152615A
Other languages
English (en)
Inventor
M·沙马
L·T·特兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of CN1423334A publication Critical patent/CN1423334A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/26—Floating gate memory which is adapted to be one-time programmable [OTP], e.g. containing multiple OTP blocks permitting limited update ability

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Read Only Memory (AREA)

Abstract

一种存储器件(50)包括具有可重复性写入元件(134,234)以及与可重复性写入元件(134,234)串联的一次性写入元件(136,236)的存储单元(130,230)。可在高电阻状态和低电阻状态之间编程可重复性写入元件(134,234)。一次性写入元件(136,236)可以是从高电阻状态到低电阻状态可编程的反熔丝元件,或从低电阻状态到高电阻状态可编程的熔丝元件。可重复性写入元件(134,234)的两个可能状态和一次性写入元件(136,236)的两个可能状态使存储单元(130,230)存储四个不同位。

Description

具有四个状态的存储单元的存储器件
技术领域
技术领域为用于存储数据的存储器件。更具体的，技术领域为具有能够存储四个不同位的存储单元的存储器件。
背景技术
在消费电子产品中存储器件用于存储数据，例如，产品要用到的指令。非易失性存储器件能够令人满意，因为它们存储数据不需要电源。因此，当电源耗尽或从存储器件上断开时，在非易失性存储器件中储存的数据可以保留。消费者还喜欢体积小巧和价格低廉的产品，并且在存储器件的设计中，非易失性、高密度和低成本的要求成为首要的推动因素。还希望更低的功耗，因为可以使用更小的电源，从而减小消费电子产品的体积。
非易失性存储器件通常具有一次可编程(OTP)或可重复编程存储单元。可重复编程，或“可重写”存储单元可在二进制状态之间切换。一旦对单元编程，OTP，或“一次性写入”存储单元的状态将不可改变。OTP存储器件通常可归为熔丝、反熔丝、电荷存储或掩模只读存储器(mask ROM)中的一种。
通过在单元上施加电压对熔丝存储单元进行编程，从而在编程期间单元“熔断”。在读出过程期间，作为测量单元的电阻可以检测熔丝存储单元的二进制状态。因为每个熔丝元件所需的连接区占据了很大的衬底面积，所以常规的熔丝存储单元的阵列密度较低。常规的熔丝存储单元还通常包括隔离元件，例如二极管或晶体管，这进一步增加了单元的尺寸。隔离二极管和晶体管具有有限的电流容量，并且可能被编程熔丝存储单元所需的写入电流损坏。此外，隔离二极管和晶体管为典型的基于硅的有源元件，非常容易形成在硅晶体衬底上。这种类型的隔离元件妨碍了多层熔丝OTP阵列的叠置，降低了潜在的器件容量。基于硅的隔离元件例如微晶和非晶二极管及晶体管允许叠置，但增加了制造的复杂性和成本。
常规的反熔丝存储单元通常包括金属-介质-金属叠层。通过在单元上施加写电位编程常规的反熔丝存储单元。写电位触发反熔丝，并降低编程存储单元的电阻。常规的反熔丝存储单元存在许多与熔丝/晶体管单元相同的不足之处。例如，常规的反熔丝存储单元需要基于硅的隔离元件，降低了阵列密度。
普通的常规电荷存储器为EPROM。EPROM存储器利用了富勒-诺德海姆隧道效应，将电荷由衬底传送到存储单元中的浮栅。EPROM存储器需要大的写电压，并且EPROM器件中的写速度受到隧道电流密度的限制。
制造的同时编程掩模ROM存储器，而不是用户级(“现场编程”)。因此，每批掩模ROM器件都是专用的。在大多数的制造工艺中，增加数量可以节约成本。因此，为了使掩模ROM的制造成本更经济，专用存储器的需求量必须很大。大规模处理的要求使掩模ROM成本很昂贵。
图1示出了常规的MRAM存储阵列10，其中电阻存储单元12位于字线14和位线16的交叉点处。字线14沿存储阵列10的各行水平地延伸，位线16沿存储阵列10的各列垂直地延伸。每个存储单元12能够存储二进制状态“1”和“0”。图2示出了常规的MRAM存储单元12。存储单元12包括钉扎(pinned)层24和自由层18。钉扎层24具有固定取向的磁性，由箭头26示出。由双向箭头28示出的自由层18的磁性可以定向在沿自由层18的“易磁化轴”的两个方向中的任何一个方向中。如果自由层18和钉扎层24的磁性在相同的方向中，那么存储单元12的取向为“平行”。如果磁性在相反的方向中，那么取向为“反向平行”。两个取向分别对应于二进制状态“1”和“0”。
自由层18和钉扎层24由绝缘的隧道势垒层20隔开。绝缘的隧道势垒层20使自由层18和钉扎层24之间发生量子机械隧道效应。隧道效应与电子自旋有关，使存储单元12的电阻起自由层18和钉扎层24的相对磁性取向的作用。如果取向平行，那么存储单元12的电阻具有R-ΔR/2的“低”值，如果取向为反向平行，那么具有R+ΔR/2的“高”值。
存储阵列10中的每个存储单元12具有可以通过写操作改变的二进制状态。写入电流Ix和Iy施加到选定存储单元12上的字线14和位线16上，在平行和反向平行之间切换自由层18和钉扎层24的磁性。穿过位线16的电流Iy产生磁场Hx，穿过字线14的电流Ix产生磁场Hy。磁场Hx和Hy结合将存储单元12的磁性取向从平行切换为反向平行。施加电流Ix和-Iy使存储单元12回到平行。为了将存储单元12的状态从平行切换成反向平行，反之亦然，使Hx和+/-Hy产生的结合磁场超过存储单元12的临界切换磁场Hc。可以读取由于存储单元磁性变换引起的电阻变化以确定存储单元12的二进制状态。
虽然MRAM可以稳定存储数据并能重新编程，但常规MRAM仅能存储两种状态。每个MRAM存储单元仅能数据存储两个位状态限制了常规MRAM存储阵列的数据存储密度。
因此需要一种具有存储单元的存储器件，具有高数据存储密度和较低的成本。
发明内容
根据第一方案，一种存储阵列包括多个位于字线和位线交叉点处的存储单元。每个存储单元具有两个串联的存储元件。一个存储元件是可重复写入的元件，另一个是一次性写入元件。可重复写入的元件可以在高电阻状态和低电阻状态之间编程。一次性写入元件可以是也可以从高电阻状态到低电阻状态编程的反熔丝元件，或者是从低电阻状态到高电阻状态可编程的熔丝元件。
根据第一方案，可重复写入元件的两个可能状态和一次性写入元件的两个可能状态使存储单元占据了四个不同的状态，因此存储了四位数据。
此外根据第一方案，存储单元小于具有二极管/晶体管隔离元件的常规存储单元。该方案进一步增加了阵列密度。
依然根据第一方案，通过在反熔丝元件中使用较薄的隧道势垒层，存储器件可以在低编程电压下工作。
同样根据第一方案，由于存在可重复写入的元件，存储器件有利地使用了等电位读取法。
此外根据第一方案，不需要基于硅的有源隔离二极管和/或晶体管隔离存储单元。因此存储器件包括叠置的存储元件，增加了阵列密度。
结合附图，从下面详细的说明中其它方案和优点将变得很显然。
附图说明
详细的说明中将参考以下附图，其中类似的数字表示类似的元件，其中：
图1示出了常规的MRAM存储阵列；
图2示出了常规MRAM存储单元的二进制状态；
图3示出了根据第一实施例的存储阵列的示意透视图；
图4示出了包括图3所示存储阵列和相关读取/写入电路的存储器件的示意图；
图5A示出了第一状态中存储单元的第一实施例的示意图；
图5B示出了第二状态中存储单元的第一实施例的示意图；
图5C示出了第三状态中存储单元的第一实施例的示意图；
图5D示出了第四状态中存储单元的第一实施例的示意图；
图6示出了图5A-5D所示存储单元的电阻值；
图7A示出了图3和4所示存储阵列的部分剖面图；
图7B示出了图7A所示存储阵列的部分俯视平面图；
图8A-8D详细地示出了存储单元的第一实施例以及存储单元拥有的四个状态；
图9A示出了根据另一实施例包括存储单元的存储阵列的部分剖面图；
图9B示出了图9A示出的存储阵列的部分剖面图；
图9C示出了图9A和9B中存储阵列的部分俯视平面图；
图10A示出了根据再一实施例具有存储单元的存储阵列的部分侧视剖面图；
图10B示出了图10A所示阵列的部分俯视平面图；
图11示出了图10A所示存储单元的电阻值；
图12A-12C示出了图10A和10B所示阵列的制造方法；以及
图13示出了写操作的流程图。
具体实施方式
借助优选实施例和附图介绍具有能够存储四位的存储单元的存储器件。
图3为存储阵列100的示意性透视图。存储阵列100包括存储单元130，每个存储单元130具有一次性写入元件和可重复写入的元件。在存储阵列100中，字线110在水平行中延伸，位线120在垂直列中延伸。字线110在存储单元130处跨越位线120。每个存储单元130能存储四个存储状态或位中的一个。在图3中，为了说明示出了四行字线110和六列位线120以及交叉处的二十四个存储单元130。实际上，可以使用例如1024×1024个存储单元或更大的阵列。每个电阻元件对应于存储单元130中的一个存储元件。
图4为包括图1所示存储阵列100以及相关读取/写入电路的存储器件10的示意图。存储器件10包括存储阵列100，连接到存储阵列100的1-6行的行译码器300，连接到1-6行的开关触排302，连接到存储阵列100的1-7列的列译码器400，连接到1-7列的开关触排402，以及读取操作期间检测存储单元130二进制状态的检测放大器500。
行译码器300包括将写电位Vw、写电流Iw、写入电流Ix或写电位Vr中的任何一个选择性地施加到包含选定存储单元130的行的多个开关。类似地，列译码器400包括写操作期间将含有选定存储器130的选定列连接到地的多个开关。开关触排402包括将写入电流Iy选择性地施加到含选定存储单元130的列的多个开关。开关触排302包括将含选定存储单元130的列选择性地连接到地的多个开关。
图5A-5D示出了存储单元130的四个状态。在图5A-5D中，存储单元130的元件示例性包括可重复写入的元件134以及与可重复写入的元件134串联的一次性写入元件136。在图5A-5D中，可重复写入的元件134例如为磁随机存取存储器(MRAM)。也可以使用其它可重复写入的元件，例如快闪存储器元件，铁电(FERAM)存储器元件，以及其它可重复写入的元件。一次性写入元件136例如为磁性隧道结(MTJ)。也可以使用其它的反熔丝一次性写入元件，例如，类金刚石结构的碳(DLC)的薄膜，其中X是金属的Ti/Ta/X层，Ti/TaW/TiW层以及其它元件。
存储单元130位于字线110和位线120的相交处或交叉点处。可重复写入的元件134和一次性写入元件136允许存储单元130存储四个不同状态或位中的一个。可以任意指定位的数值，1，2，3，4或任何其它值。每个状态对应于存储器130的不同电阻值。下面讨论四个位状态。
存储单元130的第一状态显示在图5A中，指定状态值“1”。在图6中，状态1也显示为存储单元130的电阻值。在状态1中，MRAM可重复写入的元件134处于低电阻，平行状态，MTJ一次性写入元件136处于高电阻状态。假设存储单元130中的任何导体的电阻都最小，那么存储单元130的电阻基本上等于可重复写入的元件134和一次性写入元件136上的电阻总和。在状态1中，存储单元130的所得电阻为RI。
存储单元130的第二状态显示在图5B中，指定为状态值“2”。在状态2中，MRAM可重复写入的元件134处于高电阻，反向平行状态。MTJ一次性写入元件136处于高电阻状态。存储单元130的所得电阻为R2。
存储单元130的第三状态显示在图5C中，指定为状态值“3”。在状态3中，MRAM可重复写入的元件134处于低电阻，平行状态。MTJ一次性写入元件136处于低电阻状态。存储单元130的所得电阻为R3。在图5C示出的实施例中，低电阻状态为短路(short)状态。短路用符号S表示。
存储单元130的第四状态显示在图5D中，指定为状态值“4”。在状态4中，MRAM可重复写入的元件134处于高电阻，反向平行状态。MTJ一次性写入元件136处于低电阻状态。存储单元130的所得电阻为R4。在图5D示出的实施例中，一次性写入元件136的低电阻状态为短路状态。
在读取操作期间可以检测存储单元130的电阻值RI、R2、R3和R4，并指示出存储单元130处于状态1-4的哪一个。通过写操作可以在存储单元130中编程状态1-4。通常，在编程或写入到一次性写入元件136之前，存储单元130具有状态1和2中的任意一个。编程一次性写入元件136之后，存储单元130具有状态3和4中的任意一个。
图7A为包括存储单元130的存储阵列100的部分剖面图。图7B为存储阵列100的部分俯视平面图。在图7B中，可重复写入的元件134为MRAM元件，一次性写入元件136为MTJ元件。存储单元130设置在衬底160上，并夹在字线110和位线120之间。位线120设置在绝缘层162上，绝缘层162设置在存储阵列100的衬底160上。绝缘层162可以为例如SiOx、SiNx、SiOxNy、AlOx、TaOx、TiOx、AlNx以及其它非导电材料。绝缘层162例如通过淀积工艺形成。衬底160例如可以是半导体衬底。衬底160可以含有电子电路，绝缘层162将电路与存储单元130隔离。此外，位线120可以直接设置在衬底160上。绝缘体164设置在绝缘层162上和各存储单元130之间。为了图示，在图7B中没有示出绝缘体164。绝缘体164可以是例如SiOx、SiNx、SiOxNy、AlOx、TaOx、TiOx、AlNx以及其它非导电材料。绝缘体164例如通过淀积工艺形成。
图8A-8D详细地示出了存储单元130，并示出了存储单元130具有的四个状态。
参考图8A和8B，可重复写入的元件134包括钉扎层138和自由层140。自由层140和钉扎层138由隧道势垒层139隔开。钉扎层138具有固定取向的磁性，由箭头142示出。自由层140的两种可能的磁性方向由箭头144(图8A)和144’(图8B)示出。可以是沿自由层140的“易磁化轴”的两个反向平行方向的任意一个方向中磁性。自由层140可以由铁磁材料例如NiFe和NiFeCo制成。可以通过在MRAM器件中形成钉扎层的任何公知工艺将钉扎层138形成多层。例如层138包括NiFe或NiFeCo的籽晶层，反铁磁金属层，以及设置在反铁磁层上的NiFe或NiFeCo层。隧道势垒层139可以由例如SiOx、SiNx、SiOxNy、AlOx、TaOx、TiOx、AlNx以及其它绝缘体的材料制成。
图8A中的存储单元130为平行取向，对应于图6所示的状态1。图8B中的存储单元130为反向平行取向，对应于状态2。
状态1中的存储单元130没有被编程。和常规的MRAM器件中一样，为了将选定的存储单元130由状态1切换成状态2，写入电流Ix提供到字线110，写入电流Iy提供到跨越选定存储单元130的位线120。由两个写入电流Ix和Iy产生的结合磁场将自由层140的磁性由与钉扎层138平行切换为反向平行。在相反的方向中施加写入电流Iy(即，电流-Iy)将存储单元由状态2切换回状态1。
通过闭合行译码器300中的开关将含选定存储单元130的行连接到写入电流Ix，可以将写入电流Ix施加到选定的存储单元130。同时，通过闭合开关触排302中的开关，可以将选定的行连接到地。通过闭合列译码器400中的开关将含选定存储单元130的列连接到写入电流Iy，可以将写入电流Iy施加到选定的存储单元130。同时，通过闭合开关触排402中的开关，可以将选定的列连接到地。
编程一次性写入元件136使存储单元130在状态3和4之间切换，并且具有使存储单元130的总电阻下移变小的效果。状态1中的可重复写入元件134例如具有R-ΔR/2的低阻值(参见图6)。状态2中的可重复写入元件134具有R+ΔR/2的高电阻。在状态1和2中，一次性写入元件136的电阻可以例如为R。此时，状态1中的存储单元130的电阻为2R-ΔR/2，状态2中的存储单元130的电阻为2R+ΔR/2。下面介绍一次性写入元件136的结构。
在图8A-8D所示的实施例中，一次性写入元件136为MTJ。参考图8C和8D，一次性写入元件136包括第一导体146，隧道势垒层148以及第二导体150。第一和第二导体146，150可以由任何导电材料制成，例如铝、铜、银、金、及其合金、以及其它导体，可以通过例如淀积工艺形成。隧道势垒层148可以由例如SiOx、SiNx、SiOxNy、AlOx、TaOx、TiOx、AlNx以及其它介质材料制成，并且可以通过淀积工艺形成。
在编程之前，一次性写入元件136具有例如R的电阻。通过将写入电压Vw施加到存储单元130，编程期间一次性写入元件136被短路。一次性写入元件短路之后，状态3和4的电阻值分别为R-ΔR/2和R+ΔR/2。存储单元130的电阻下移变小显示在图6中。
通过将激励源电位(即，写入电压Vw)施加到存储单元130可以短路一次性写入元件136。写入电压Vw使导体146，150中一个的导电材料扩散穿过势垒层148到达其它导体。如图8C和8D所示，当施加写入电压Vw时，形成从第二导体150到第一导体146的导电路径GP。使一次性写入元件136短路将一次性写入元件136的电阻由高阻值R改变为低阻值。低阻值例如可以是等于或远低于编程之前一次性写入元件136电阻的数量级。
通过闭合行译码器300中的开关将含选定存储单元130的行连接到写入电压Vw，可以将写入电压Vw施加到选定的存储单元130。同时，通过闭合列译码器400中的开关将选定存储单元130连接到地。通过将写入电流Iw施加到选定的存储单元130也可以编程一次性写入元件136。使用写入电压Vw和写电流Iw之间的区别仅在于编程阵列使用的写电路(例如，电压源与电流源)的作用，两种方法产生类似的结果。
一旦编程一次性写入元件136，可重复性写入元件134在平行和反向平行之间切换，将存储单元分别设置在状态3和4中。图8C中的存储单元130处于状态3中，图8D中的存储单元130处于状态4中。如果短路一次性写入元件136，那么存储单元130的电阻近似为可重复性写入元件134的电阻。因此，状态3中的存储单元130的电阻近似为R-ΔR/2，状态4中存储单元130的电阻为R+ΔR/2。读取操作期间可以检测存储单元130的电阻状态1-4。
图9A-9C示出了具有存储单元130’的存储阵列的另一实施例。图9A和9B为包括存储单元130’的存储阵列100’的部分侧视剖面图。图9C为具有存储单元130’的存储阵列100’的部分俯视平面图。和图8A-8D所示的实施例中一样，存储单元130’包括与可重复性写入元件134串联的一次性写入元件136。可重复性写入元件134为MRAM元件，一次性写入元件136为反熔丝元件，例如隧道结(Ti)。根据可重复性写入元件134的磁性取向，存储单元130’具有状态1和状态2，编程一次性写入元件136并且在一次性写入元件136中形成导电路径CP之后，存储单元130’具有状态3和4。
存储阵列100’与图3中所示的存储阵列100类似，可以用在图4所示的存储器件10中。然而，在图9A-9C所示的实施例中，存储阵列100’包括与位线120平行并有间隔的中间导体122的附加列。中间导体122和位线120的平行布局显示在图9C中。如果中间导体122沿存储阵列100’的各列延伸，那么列译码器400(参见图4)和开关触排402提供有附加组的开关，以将选定列的中间导体122连接到Iy，Vw，Iw或地。
中间导体122作为存储单元130’中的中间电极。在该实施例中，写入电压Vw或写入电流Iw可以施加到一次性写入元件136同时不将可重复性写入元件134与写入电流Iw或写入电压Vw接触。具体地，为了编程选定存储单元130’中的一次性写入元件136，写入电压Vw或写入电流Iw施加到位线120，中间导体122连接到地。字线110不与地连接，由此防止了编程一次性写入元件136期间电流流过可重复性写入元件134。
类似地，写入电流+/-Iy流过中间导体122，以及写入电流Ix流过字线110以改变可重复性写入元件134的磁性取向，由此在状态1和2，或状态3和4之间切换选定的存储单元130’。
存储单元130’还包括与可重复性写入元件134和一次性写入元件136串联的电阻元件152。电阻元件152使图6中的状态1-4的电阻上移，但不会改变存储单元实施例的一般操作。电阻元件152可以由例如类金刚石结构的碳(DLC)的薄膜，其中X是金属的Ti/Ta/X层，Ti/TaW/TiW层以及其它材料制成。选择电阻元件152的材料和/或厚度以便存储单元130’编程期间电阻元件152不表现为反熔丝。
在图9A-9C示出的实施例中，中间导体可以平行字线110而不是位线120并与字线110有间隔。在该结构中，可重复性写入元件134，而不是一次性写入元件136，位于中间导体和位线120之间，由此可以施加正交电流以编程可重复性写入元件134。如果中间导体沿存储阵列100’的行延伸，那么行译码器300和开关触排302提供有附加组的开关，以将选定列的中间导体连接到Iy，Vw，Iw或地。
就短路一次性写入元件介绍了以上实施例。通过在第一隧道结介质上部分铺设导电元件也可以改变存储单元的电阻。这称做“部分熔断”。隧道结的部分熔断减少了隧道结的电阻，同时不会将隧道结完全短路。
图10A为具有另一存储单元230的阵列200的部分侧视剖面图。图10B为图10A所示阵列200的部分俯视平面图。图10A和10B所示的阵列200类似于图3和4所示的阵列100的结构，并且可以引入到图4所示的存储器件10中。
存储单元230包括与一次性写入元件236串联的可重复性写入元件234。存储单元230夹在字线210和位线220之间，绝缘体264设置在存储单元230之间。为了说明在图10B中没有示出绝缘体264。
在图10A和10B示出的实施例中，一次性写入元件236为熔丝元件。存储单元230类似于以上介绍的存储单元130，是由于组合一次性写入元件和可重复性写入元件在存储单元230中提供四种状态。然而，当编程选定存储单元230中的熔丝一次性写入元件236时，选定存储单元230的电阻增加，而不是减少。
可重复性写入元件234可以是例如MRAM元件。MRAM元件234包括钉扎层238和自由层240。自由层240和钉扎层238由隧道势垒层239隔开。自由层240的磁性取向由箭头244和244’示出，钉扎层238的磁性取向由箭头242示出。
熔丝一次性写入元件236包括夹在端子246，250之间的熔丝层248。熔丝层248可以是例如薄膜电阻，可以由例如Si，Ge等的半导体材料，或例如Al，Cu，Ag，Au，Pt等导体及其合金形成。也可以使用低熔点材料例如In，Zn，Sn，Pb，难熔金属(例如Ta，W)以及过渡金属例如Ni，Cr及其合金。端子246，250可以由任何导电材料制成，例如Al，Cu，Ag，Au，Pt以及其它导体，可以通过淀积工艺形成。一次性写入元件236还包括平行或“分流”电阻252。分流电阻252防止了编程一次性写入元件236时存储单元230上断路。分流电阻252可以由电阻性材料制成，例如半导体工艺中使用的材料。这种材料的例子包括氮化物、硅化物、掺杂的氧化物以及其它的半导体材料。
存储单元230具有状态1-4中的任何一个状态。存储单元230的电阻状态显示在图11中。在编程一次性写入元件236之前，存储单元具有状态1和2中任何一个状态。编程一次性写入元件236使存储单元230在状态3和4之间切换。可重复性写入元件234具有例如状态1(平行)中的低阻值和状态2(反向平行)中的可重复性写入元件234的高电阻。
在图10A和10B示出的实施例中，一次性写入元件236为熔丝元件。在编程之前，一次性写入元件236具有较低的电阻。编程期间通过将写入电压Vw或写入电流Iw提供到存储单元230，一次性写入元件236熔断。施加写入电压Vw或写入电流Iw熔断熔丝层248，断开端子246，250之间的电路。如果熔丝层248完全熔断，一次性写入元件236的电阻增加到高状态，近似等于分流电阻252的电阻。通过熔丝层248的“部分熔断”，一次性写入元件的电阻也增加，其中熔丝层248的一些导电部分保持完好无损。
熔断熔丝层248增加了存储单元230的总电阻。电阻上移显示在图11中。编程一次性写入元件236之后，存储单元230在状态3和4之间切换。
图10A和10B所示的阵列200包括中间导体222。中间导体222平行于位线220并与位线220间隔开。中间导体222用做存储单元230中的中间电极。因此写入电压Vw或写入电流Iw施加到一次性写入元件236，同时可重复性写入元件234不与电流Iw或电压Vw接触。通过将写入电压Vw或写入电流Iw施加到位线220可以编程一次性写入元件236，中间导体222可以连接到地。字线210不与地相连以防止电流流过可重复性写入元件234。类似地，写入电流+/-Iy可以流过中间导体222，写入电流Ix可以流过字线210以改变可重复性写入元件234的磁性取向。
在图10A和10B所示的实施例中，中间导体可以与字线210而不是位线220平行并与字线110有间隔。在该结构中，可重复性写入元件234，而不是一次性写入元件236，位于中间导体和位线220之间，由此可以施加正交电流以编程可重复性写入元件234。
如果中间导体222沿存储阵列100’的列延伸，那么列译码器400(参见图4)和开关触排402提供有附加的开关组，以将选定列的中间导体222连接到Iy，Vw，Iw或地。如果中间导体沿存储阵列200’的行延伸，那么行译码器300和开关触排302提供有附加的开关组，以将选定列的中间导体连接到Iy，Vw，Iw或地。
现在参考图12A-12C介绍存储阵列200的制造方法。
参考图12A，示出了要制造的存储阵列200中的一个存储单元230，通过在衬底260上淀积绝缘层262形成存储阵列200。绝缘层可以是例如SiOx、SiNx、SiOxNy、AlOx、TaOx、TiOx、AlNx以及其它非导电材料。绝缘层262例如通过淀积工艺形成。衬底160例如可以是半导体衬底。字线210形成在绝缘层262上。
然后可重复性写入元件234形成在字线210上。如果可重复性写入元件234为MRAM元件，那么可以通过制造MRAM存储器件的任何公知方法形成元件234。
然后中间导体222形成在可重复性写入元件234上。例如通过淀积工艺形成中间导体222。
接下来，一次性写入元件600形成在可重复性写入元件234上，可以通过连续的淀积工艺形成一次性写入元件600。
参考图12B，电阻材料250淀积在一次性写入元件600上，完成了一次性写入元件236。然后制造的阵列由绝缘体264覆盖。绝缘体264可以是例如SiOx、SiNx、SiOxNy、AlOx、TaOx、TiOx、AlNx以及其它非导电材料。绝缘层264可以例如通过淀积工艺形成。
参考图12C，在一次性写入元件236上的绝缘体264中开出孔602。例如通过腐蚀产生孔602。然后在孔602上形成导电位线220。
现在参考图13介绍以上编程存储单元使用的写操作。写操作中介绍的步骤可用于编程包括存储单元130，130’或230的任何实施例的阵列。在图13示出的写操作中，选定的存储单元最初处于状态1中。
在步骤S10中，控制器或其它处理器件(未示出)确定选定的存储单元是否编程到状态2或状态3或4。如果选定的存储单元编程到状态2，那么在选定的存储单元施加写入电流Ix和Iy。写入电流Ix和Iy为产生组合磁场的正交电流以切换选定存储单元中MRAM可重复性写入元件的磁性取向。如果存储阵列100包括中间导体，写入电流Ix或Iy在穿过选定存储单元的中间导体中产生。选定的存储单元现在处于状态2，在步骤S30中单元的编程结束。
如果选定的存储单元要编程到状态3或4，那么首先编程选定单元中的一次性写入元件。在步骤S24中，写入电压Vw或写入电流Iw施加到选定的存储单元以编程选定的存储单元。如果存储阵列100包括中间导体，那么写入电压Vw或写入电流Iw施加到穿过选定存储单元的中间导体，由此仅有一次性写入元件与写入电压Vw或写入电流Iw接触。此外，中间导体可以连接到地，并且写入电流Iw或写入电压Vw可以施加到与选定存储单元相交的字线。
如果选定的存储单元包括反熔丝一次性写入元件，反熔丝元件熔断，并短路减小了选定存储单元的电阻。如果选定的存储单元包括熔丝一次性写入元件，熔丝元件熔断，增加了选定存储单元的电阻。选定的存储单元现在处于状态3。如果状态3为选定存储单元的需要状态，那么在步骤S30结束单元的编程。
如果选定的存储单元编程到状态4，和以上介绍状态S20一样，在步骤S28中写入电流Ix和Iy施加到选定的存储单元。单元的编程在步骤S30中结束。
以上方法介绍了初始处于状态1的选定存储单元的编程。在编程一次性写入元件之前，以上介绍的存储单元实施例在状态1和2之间切换。例如，通过在选定的存储单元处施加写入电流Ix和-Iy，状态2中的存储单元切换到状态1。类似地，在存储单元中编程一次性写入元件之后，选定的存储单元可以在状态3和4之间切换。
现在参考图4介绍存储器件10的读取过程。存储器件10有利地使用等电位读取过程，公开在Tran等人的U.S.专利No.6,259,644中，其内容引入在这里作为参考。下面参考选定的存储单元130概要说明等电位读取过程，然而介绍的过程也适合于使用本说明书中介绍的其它存储单元实施例使用的存储器件10。
为了确定选定存储单元130的状态(即，读取)，读电位Vr施加到对应于选定存储单元130的行的字线110，对应于选定存储单元130的列的位线120通过列译码器400连接到读出放大器500。读出放大器500可以为例如虚拟地。等电位施加到存储阵列100中的所有其它位线120。读出放大器500检测来自选定位线120的电流以确定选定的存储单元130的二进制状态。通过连接到来自读出放大器500的输出的处理装置(未示出)检测状态，读出放大器500的输出指示选定的存储单元130的电阻。此外，读出放大器500包括电路以确定选定的存储单元130的状态，并将状态输出到处理装置。
选定的存储单元130具有状态1-4的任何一个状态，每个状态对应于单元130的不同电阻值。如图6所示，公开了反熔丝实施例的电阻值，按数量级降低的顺序，状态为2，1，4，3。因此，对于状态3，4，1和2的每一个，按数量级降低的顺序，由读出放大器500检测的读取电流将分别为I3，I4，I1，I2。因此，对于状态1，2，3和4的每一个，按数量级降低的顺序，由读出放大器500检测的读取电流将分别为I1，I2，I3，I4。
如果存储器件10包括中间导体，例如在图9A-10B所示的存储阵列单元中，中间导体用于读取配置。例如，电压施加到图9A-9C示出的中间导体122以平衡等电位配置。
另一读取方法包括使用中间导体分别读取一次性写入元件和可重复性写入元件。
根据以上实施例，存储器件10不需要基于硅的有源隔离元件，例如二极管或晶体管，来隔离存储阵列中的存储单元。因此存储器件10包括叠置的存储元件，增加了阵列密度。MRAM、熔丝以及反熔丝器件可以制得较小，进一步增加了阵列100的可能阵列密度。
根据以上各实施例，状态1-4存储在存储单元中。然而，这种约定是随意的，可以用任何符号值表示以上介绍的存储单元的状态。
在本说明书中，术语“行”和“列”或“字”和“位”不意味着存储阵列中的固定取向。此外，这些术语不意味正交关系。
图4中所示的读出放大器500为检测存储器件10中存储单元二进制状态的读出器件。实际上，可以使用其它读出器件，例如转移阻抗读出放大器、电荷注入读出放大器、差分读出放大器、或数字差分读出放大器。在图4中显示了一个读出放大器500。实际上，大量的读出器件可以连接到存储阵列。例如，存储阵列中的每个位线可以包含读出放大器。
以上介绍的各存储器件实施例可以用在多种应用中。一种应用是具有存储模块的计算装置。存储模块可以包括用于长期存储的一个或多个存储阵列。存储模块可以用在例如便携式计算机、个人计算机和服务器等的装置中。
虽然参考示例性的实施例介绍了存储器件10，但许多修改对本领域技术人员来说是显而易见的，本公开意在覆盖它的变形。

Claims (10)

1.一种存储阵列(100，200)，包括：
多个存储单元(130，230)；
多个连接到存储单元(130，230)的字线(110，210)；以及
多个连接到存储单元(130，230)的位线(120，220)，其中字线(110，210)在存储单元(130，230)处跨越位线(120，220)，并且其中存储单元(130，230)包括：
一次性写入元件(136，236)；以及
与一次性写入元件(136，236)串联的可重复性写入元件(134，234)。
2.根据权利要求2的存储阵列(100，200)，其中在编程一次性写入元件(136，236)之前，可在第一和第二状态之间编程存储单元(130，230)。
3.根据权利要求2的存储阵列(100，200)，其中在编程一次性写入元件(136，236)之后，可在第三和第四状态之间编程存储单元(130，230)。
4.根据权利要求3的存储阵列(100)，其中一次性写入元件(136)包括反熔丝元件。
5.根据权利要求4的存储阵列(100)，其中可重复性写入元件(134，234)包括磁随机存取存储器元件。
6.根据权利要求3的存储阵列(200)，其中一次性写入元件(236)包括熔丝元件。
7.根据权利要求6的存储阵列(100，200)，其中可重复性写入元件(134，234)包括磁随机存取存储器元件。
8.根据权利要求1的存储阵列(100，200)，其中可在高阻状态和低阻状态之间编程可重复性写入元件(134，234)。
9.根据权利要求8的存储阵列(100)，其中可从高阻状态到低阻状态编程一次性写入元件(136)。
10.根据权利要求8的存储阵列(200)，其中可从低阻状态到高阻状态编程一次性写入元件(236)。
CN02152615A 2001-11-26 2002-11-26 具有四个状态的存储单元的存储器件 Pending CN1423334A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/992,426 US6483734B1 (en) 2001-11-26 2001-11-26 Memory device having memory cells capable of four states
US09/992426 2001-11-26

Publications (1)

Publication Number Publication Date
CN1423334A true CN1423334A (zh) 2003-06-11

Family

ID=25538333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02152615A Pending CN1423334A (zh) 2001-11-26 2002-11-26 具有四个状态的存储单元的存储器件

Country Status (6)

Country Link
US (1) US6483734B1 (zh)
EP (1) EP1315170A3 (zh)
JP (1) JP2003204045A (zh)
KR (1) KR20030043708A (zh)
CN (1) CN1423334A (zh)
TW (1) TW580707B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100466097C (zh) * 2005-06-23 2009-03-04 联华电子股份有限公司 调整可编程电阻达到预定电阻值的方法
CN100466251C (zh) * 2005-01-04 2009-03-04 台湾积体电路制造股份有限公司 可多次熔烧的电熔丝电路及多次电熔烧的执行方法
CN100490017C (zh) * 2004-08-05 2009-05-20 阿纳洛格装置公司 可编程半熔丝连接只读存储器及其极限测试方法
CN109658963A (zh) * 2017-10-11 2019-04-19 华邦电子股份有限公司 电阻式存储器存储装置的操作方法

Families Citing this family (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570782B1 (en) * 2002-01-16 2003-05-27 Hewlett-Packard Development Company, L.P. Storage and retrieval for resistance-based memory devices
US6751149B2 (en) * 2002-03-22 2004-06-15 Micron Technology, Inc. Magnetic tunneling junction antifuse device
JP3808799B2 (ja) * 2002-05-15 2006-08-16 株式会社東芝 磁気ランダムアクセスメモリ
FR2846776A1 (fr) * 2002-10-30 2004-05-07 St Microelectronics Sa Cellule memoire a trois etats
US7800932B2 (en) * 2005-09-28 2010-09-21 Sandisk 3D Llc Memory cell comprising switchable semiconductor memory element with trimmable resistance
US6982901B1 (en) * 2003-01-31 2006-01-03 Hewlett-Packard Development Company, L.P. Memory device and method of use
US6768150B1 (en) * 2003-04-17 2004-07-27 Infineon Technologies Aktiengesellschaft Magnetic memory
US20050073878A1 (en) * 2003-10-03 2005-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-sensing level MRAM structure with different magnetoresistance ratios
US6947333B2 (en) * 2003-10-30 2005-09-20 Hewlett-Packard Development Company, L.P. Memory device
US6925000B2 (en) * 2003-12-12 2005-08-02 Maglabs, Inc. Method and apparatus for a high density magnetic random access memory (MRAM) with stackable architecture
US7038941B2 (en) * 2003-12-19 2006-05-02 Hewlett-Packard Development Company, L.P. Magnetic memory storage device
US7072209B2 (en) * 2003-12-29 2006-07-04 Micron Technology, Inc. Magnetic memory having synthetic antiferromagnetic pinned layer
KR100612878B1 (ko) * 2004-12-03 2006-08-14 삼성전자주식회사 자기 메모리 소자와 그 제조 및 동작방법
US7812404B2 (en) 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
KR100655078B1 (ko) * 2005-09-16 2006-12-08 삼성전자주식회사 비트 레지스터링 레이어를 갖는 반도체 메모리 장치 및그의 구동 방법
GB2443376B (en) * 2005-09-16 2011-03-23 Samsung Electronics Co Ltd Semiconductor memory device having bit registering layer and method of driving the same
US7834338B2 (en) * 2005-11-23 2010-11-16 Sandisk 3D Llc Memory cell comprising nickel-cobalt oxide switching element
US7816659B2 (en) * 2005-11-23 2010-10-19 Sandisk 3D Llc Devices having reversible resistivity-switching metal oxide or nitride layer with added metal
US7875871B2 (en) * 2006-03-31 2011-01-25 Sandisk 3D Llc Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
US7829875B2 (en) 2006-03-31 2010-11-09 Sandisk 3D Llc Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7808810B2 (en) * 2006-03-31 2010-10-05 Sandisk 3D Llc Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7486537B2 (en) * 2006-07-31 2009-02-03 Sandisk 3D Llc Method for using a mixed-use memory array with different data states
US7450414B2 (en) * 2006-07-31 2008-11-11 Sandisk 3D Llc Method for using a mixed-use memory array
US20080025069A1 (en) * 2006-07-31 2008-01-31 Scheuerlein Roy E Mixed-use memory array with different data states
US7495947B2 (en) * 2006-07-31 2009-02-24 Sandisk 3D Llc Reverse bias trim operations in non-volatile memory
US7492630B2 (en) * 2006-07-31 2009-02-17 Sandisk 3D Llc Systems for reverse bias trim operations in non-volatile memory
WO2008016419A2 (en) * 2006-07-31 2008-02-07 Sandisk 3D Llc Mixed-use memory array and method for use therewith
WO2008016420A2 (en) * 2006-07-31 2008-02-07 Sandisk 3D Llc Multi-use memory cell and memory array and method for use therewith
US7499304B2 (en) * 2006-07-31 2009-03-03 Sandisk 3D Llc Systems for high bandwidth one time field-programmable memory
WO2008016421A2 (en) * 2006-07-31 2008-02-07 Sandisk 3D Llc Mixed-use memory array with different data states and method for use therewith
US7719874B2 (en) * 2006-07-31 2010-05-18 Sandisk 3D Llc Systems for controlled pulse operations in non-volatile memory
US7499355B2 (en) * 2006-07-31 2009-03-03 Sandisk 3D Llc High bandwidth one time field-programmable memory
US7522448B2 (en) * 2006-07-31 2009-04-21 Sandisk 3D Llc Controlled pulse operations in non-volatile memory
US20080023790A1 (en) * 2006-07-31 2008-01-31 Scheuerlein Roy E Mixed-use memory array
WO2008016844A2 (en) * 2006-07-31 2008-02-07 Sandisk 3D Llc Non-volatile memory capable of correcting overwritten cell
US20080174936A1 (en) * 2007-01-19 2008-07-24 Western Lights Semiconductor Corp. Apparatus and Method to Store Electrical Energy
JP4830876B2 (ja) 2007-01-31 2011-12-07 Ｔｄｋ株式会社 トンネル型磁気検出素子及びその製造方法
US7846785B2 (en) * 2007-06-29 2010-12-07 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US7902537B2 (en) 2007-06-29 2011-03-08 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US8233308B2 (en) 2007-06-29 2012-07-31 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US7824956B2 (en) * 2007-06-29 2010-11-02 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US20090086521A1 (en) * 2007-09-28 2009-04-02 Herner S Brad Multiple antifuse memory cells and methods to form, program, and sense the same
US8154005B2 (en) * 2008-06-13 2012-04-10 Sandisk 3D Llc Non-volatile memory arrays comprising rail stacks with a shared diode component portion for diodes of electrically isolated pillars
US7978507B2 (en) * 2008-06-27 2011-07-12 Sandisk 3D, Llc Pulse reset for non-volatile storage
US7881095B2 (en) 2008-08-08 2011-02-01 Seagate Technology Llc Asymmetric write current compensation using gate overdrive for resistive sense memory cells
US20100066567A1 (en) * 2008-09-18 2010-03-18 Microsoft Corporation Resistive switch matrix
US9728240B2 (en) * 2009-04-08 2017-08-08 Avalanche Technology, Inc. Pulse programming techniques for voltage-controlled magnetoresistive tunnel junction (MTJ)
US8478104B2 (en) * 2009-12-30 2013-07-02 Nxp B.V. Copy secure multimedia RFID with analog transmitter
US9224496B2 (en) 2010-08-11 2015-12-29 Shine C. Chung Circuit and system of aggregated area anti-fuse in CMOS processes
US8644049B2 (en) * 2010-08-20 2014-02-04 Shine C. Chung Circuit and system of using polysilicon diode as program selector for one-time programmable devices
US8830720B2 (en) 2010-08-20 2014-09-09 Shine C. Chung Circuit and system of using junction diode as program selector and MOS as read selector for one-time programmable devices
US9460807B2 (en) 2010-08-20 2016-10-04 Shine C. Chung One-time programmable memory devices using FinFET technology
US10249379B2 (en) 2010-08-20 2019-04-02 Attopsemi Technology Co., Ltd One-time programmable devices having program selector for electrical fuses with extended area
US8804398B2 (en) 2010-08-20 2014-08-12 Shine C. Chung Reversible resistive memory using diodes formed in CMOS processes as program selectors
US10923204B2 (en) 2010-08-20 2021-02-16 Attopsemi Technology Co., Ltd Fully testible OTP memory
US9236141B2 (en) 2010-08-20 2016-01-12 Shine C. Chung Circuit and system of using junction diode of MOS as program selector for programmable resistive devices
US8488359B2 (en) 2010-08-20 2013-07-16 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices
US9070437B2 (en) 2010-08-20 2015-06-30 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink
US9496033B2 (en) 2010-08-20 2016-11-15 Attopsemi Technology Co., Ltd Method and system of programmable resistive devices with read capability using a low supply voltage
US10229746B2 (en) 2010-08-20 2019-03-12 Attopsemi Technology Co., Ltd OTP memory with high data security
US9025357B2 (en) * 2010-08-20 2015-05-05 Shine C. Chung Programmable resistive memory unit with data and reference cells
US9818478B2 (en) 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
US9711237B2 (en) 2010-08-20 2017-07-18 Attopsemi Technology Co., Ltd. Method and structure for reliable electrical fuse programming
US9824768B2 (en) 2015-03-22 2017-11-21 Attopsemi Technology Co., Ltd Integrated OTP memory for providing MTP memory
US9251893B2 (en) 2010-08-20 2016-02-02 Shine C. Chung Multiple-bit programmable resistive memory using diode as program selector
US9431127B2 (en) 2010-08-20 2016-08-30 Shine C. Chung Circuit and system of using junction diode as program selector for metal fuses for one-time programmable devices
US9019742B2 (en) 2010-08-20 2015-04-28 Shine C. Chung Multiple-state one-time programmable (OTP) memory to function as multi-time programmable (MTP) memory
US10916317B2 (en) 2010-08-20 2021-02-09 Attopsemi Technology Co., Ltd Programmable resistance memory on thin film transistor technology
US9042153B2 (en) 2010-08-20 2015-05-26 Shine C. Chung Programmable resistive memory unit with multiple cells to improve yield and reliability
US10497713B2 (en) * 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US8913449B2 (en) 2012-03-11 2014-12-16 Shine C. Chung System and method of in-system repairs or configurations for memories
US8988965B2 (en) 2010-11-03 2015-03-24 Shine C. Chung Low-pin-count non-volatile memory interface
US8923085B2 (en) 2010-11-03 2014-12-30 Shine C. Chung Low-pin-count non-volatile memory embedded in a integrated circuit without any additional pins for access
US9019791B2 (en) 2010-11-03 2015-04-28 Shine C. Chung Low-pin-count non-volatile memory interface for 3D IC
US9496265B2 (en) 2010-12-08 2016-11-15 Attopsemi Technology Co., Ltd Circuit and system of a high density anti-fuse
US10586832B2 (en) 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
US10192615B2 (en) 2011-02-14 2019-01-29 Attopsemi Technology Co., Ltd One-time programmable devices having a semiconductor fin structure with a divided active region
US8848423B2 (en) 2011-02-14 2014-09-30 Shine C. Chung Circuit and system of using FinFET for building programmable resistive devices
US8607019B2 (en) 2011-02-15 2013-12-10 Shine C. Chung Circuit and method of a memory compiler based on subtractive approach
KR101357759B1 (ko) * 2011-04-28 2014-02-03 에스케이하이닉스 주식회사 퓨즈회로를 포함하는 반도체 집적회로 및 반도체 메모리 장치
US8866121B2 (en) 2011-07-29 2014-10-21 Sandisk 3D Llc Current-limiting layer and a current-reducing layer in a memory device
US8659001B2 (en) 2011-09-01 2014-02-25 Sandisk 3D Llc Defect gradient to boost nonvolatile memory performance
US9324849B2 (en) 2011-11-15 2016-04-26 Shine C. Chung Structures and techniques for using semiconductor body to construct SCR, DIAC, or TRIAC
US9136261B2 (en) 2011-11-15 2015-09-15 Shine C. Chung Structures and techniques for using mesh-structure diodes for electro-static discharge (ESD) protection
US8912576B2 (en) 2011-11-15 2014-12-16 Shine C. Chung Structures and techniques for using semiconductor body to construct bipolar junction transistors
US8637413B2 (en) 2011-12-02 2014-01-28 Sandisk 3D Llc Nonvolatile resistive memory element with a passivated switching layer
US8698119B2 (en) 2012-01-19 2014-04-15 Sandisk 3D Llc Nonvolatile memory device using a tunnel oxide as a current limiter element
US8917533B2 (en) 2012-02-06 2014-12-23 Shine C. Chung Circuit and system for testing a one-time programmable (OTP) memory
US8861249B2 (en) 2012-02-06 2014-10-14 Shine C. Chung Circuit and system of a low density one-time programmable memory
US9007804B2 (en) 2012-02-06 2015-04-14 Shine C. Chung Circuit and system of protective mechanisms for programmable resistive memories
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
US8923044B2 (en) * 2012-08-20 2014-12-30 Qualcomm Incorporated MTP MTJ device
US9093149B2 (en) 2012-09-04 2015-07-28 Qualcomm Incorporated Low cost programmable multi-state device
US9076526B2 (en) 2012-09-10 2015-07-07 Shine C. Chung OTP memories functioning as an MTP memory
US9183897B2 (en) 2012-09-30 2015-11-10 Shine C. Chung Circuits and methods of a self-timed high speed SRAM
US9324447B2 (en) 2012-11-20 2016-04-26 Shine C. Chung Circuit and system for concurrently programming multiple bits of OTP memory devices
US20140241031A1 (en) 2013-02-28 2014-08-28 Sandisk 3D Llc Dielectric-based memory cells having multi-level one-time programmable and bi-level rewriteable operating modes and methods of forming the same
US9412473B2 (en) 2014-06-16 2016-08-09 Shine C. Chung System and method of a novel redundancy scheme for OTP
CN104701453B (zh) * 2015-02-13 2017-08-08 北京航空航天大学 一种通过缓冲层调控的多比特单元磁存储器件
US9614144B1 (en) 2015-12-21 2017-04-04 International Business Machines Corporation Otp mram
US10535413B2 (en) 2017-04-14 2020-01-14 Attopsemi Technology Co., Ltd Low power read operation for programmable resistive memories
US11062786B2 (en) 2017-04-14 2021-07-13 Attopsemi Technology Co., Ltd One-time programmable memories with low power read operation and novel sensing scheme
US11615859B2 (en) 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme
US10726914B2 (en) 2017-04-14 2020-07-28 Attopsemi Technology Co. Ltd Programmable resistive memories with low power read operation and novel sensing scheme
CN109410997B (zh) 2017-08-16 2021-04-30 华邦电子股份有限公司 电阻式存储器存储装置及其写入方法
US10770160B2 (en) 2017-11-30 2020-09-08 Attopsemi Technology Co., Ltd Programmable resistive memory formed by bit slices from a standard cell library
US11563054B2 (en) 2019-03-21 2023-01-24 International Business Machines Corporation MJT based anti-fuses with low programming voltage

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200652A (en) * 1991-11-13 1993-04-06 Micron Technology, Inc. Programmable/reprogrammable structure combining both antifuse and fuse elements
US5550772A (en) 1995-02-13 1996-08-27 National Semiconductor Corporation Memory array utilizing multi-state memory cells
US5701222A (en) 1995-09-11 1997-12-23 International Business Machines Corporation Spin valve sensor with antiparallel magnetization of pinned layers
JP3434106B2 (ja) * 1995-12-01 2003-08-04 シャープ株式会社 半導体記憶装置
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US5734605A (en) 1996-09-10 1998-03-31 Motorola, Inc. Multi-layer magnetic tunneling junction memory cells
US5862074A (en) 1996-10-04 1999-01-19 Samsung Electronics Co., Ltd. Integrated circuit memory devices having reconfigurable nonvolatile multi-bit memory cells therein and methods of operating same
JPH10312691A (ja) 1997-05-12 1998-11-24 Sony Corp 強誘電体記憶装置
US6259644B1 (en) 1997-11-20 2001-07-10 Hewlett-Packard Co Equipotential sense methods for resistive cross point memory cell arrays
US6169686B1 (en) 1997-11-20 2001-01-02 Hewlett-Packard Company Solid-state memory with magnetic storage cells
US5991193A (en) 1997-12-02 1999-11-23 International Business Machines Corporation Voltage biasing for magnetic ram with magnetic tunnel memory cells
US5930164A (en) 1998-02-26 1999-07-27 Motorola, Inc. Magnetic memory unit having four states and operating method thereof
US6134257A (en) 1998-04-21 2000-10-17 Lucent Technologies Inc. Solid state laser for operation in librational modes
EP0959475A3 (en) 1998-05-18 2000-11-08 Canon Kabushiki Kaisha Magnetic thin film memory and recording and reproducing method and apparatus using such a memory
US6252796B1 (en) 1998-08-14 2001-06-26 U.S. Philips Corporation Device comprising a first and a second ferromagnetic layer separated by a non-magnetic spacer layer
US6351406B1 (en) * 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6178114B1 (en) 1999-01-12 2001-01-23 Macronix International Co., Ltd. Sensing apparatus and method for fetching multi-level cell data
JP3209733B2 (ja) * 1999-09-17 2001-09-17 富士通株式会社 不揮発性半導体記憶装置
EP1134743A3 (en) * 2000-03-13 2002-04-10 Matsushita Electric Industrial Co., Ltd. Magneto-resistive device and magneto-resistive effect type storage device
US6269018B1 (en) 2000-04-13 2001-07-31 International Business Machines Corporation Magnetic random access memory using current through MTJ write mechanism
US6324093B1 (en) * 2000-09-15 2001-11-27 Hewlett-Packard Company Write-once thin-film memory
JP2002163900A (ja) * 2000-11-22 2002-06-07 Hitachi Ltd 半導体ウエハ、半導体チップ、半導体装置および半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100490017C (zh) * 2004-08-05 2009-05-20 阿纳洛格装置公司 可编程半熔丝连接只读存储器及其极限测试方法
CN100466251C (zh) * 2005-01-04 2009-03-04 台湾积体电路制造股份有限公司 可多次熔烧的电熔丝电路及多次电熔烧的执行方法
CN100466097C (zh) * 2005-06-23 2009-03-04 联华电子股份有限公司 调整可编程电阻达到预定电阻值的方法
CN109658963A (zh) * 2017-10-11 2019-04-19 华邦电子股份有限公司 电阻式存储器存储装置的操作方法
CN109658963B (zh) * 2017-10-11 2020-11-17 华邦电子股份有限公司 电阻式存储器存储装置的操作方法

Also Published As

Publication number Publication date
EP1315170A2 (en) 2003-05-28
TW200300555A (en) 2003-06-01
JP2003204045A (ja) 2003-07-18
KR20030043708A (ko) 2003-06-02
EP1315170A3 (en) 2004-07-14
US6483734B1 (en) 2002-11-19
TW580707B (en) 2004-03-21

Similar Documents

Publication Publication Date Title
CN1423334A (zh) 具有四个状态的存储单元的存储器件
CN1280829C (zh) 磁存储装置
US6751149B2 (en) Magnetic tunneling junction antifuse device
KR100669313B1 (ko) 메모리 및 액세스 디바이스
CN1213453C (zh) 包含阻塞寄生路径电流的共享设备的交叉点存储器阵列
US7372722B2 (en) Methods of operating magnetic random access memory devices including heat-generating structures
KR101456766B1 (ko) 저항 메모리 및 저항 메모리를 처리하는 방법
US9025370B2 (en) Cross-point memory devices, electronic systems including cross-point memory devices and methods of accessing a plurality of memory cells in a cross-point memory array
US7706176B2 (en) Integrated circuit, cell arrangement, method for manufacturing an integrated circuit and for reading a memory cell status, memory module
JP2003179215A (ja) トンネル接合に直列の磁気トンネル接合を備えたメモリ・セル
US8203875B2 (en) Anti-parallel diode structure and method of fabrication
JP2012533195A (ja) 非オーム選択層を有する不揮発性メモリセル
JP2009506569A (ja) Ｍｒａｍ埋め込み型集積回路の受動素子
US20080198646A1 (en) Nonvolatile memory device using resistance material
JP2010534941A (ja) 多状態の不揮発性メモリ素子
JP2003142654A (ja) デュアル・トンネル接合メモリ・セルを有するメモリ・デバイス
KR20180086374A (ko) 가변 저항 메모리 소자
US20190272874A1 (en) Memory device, method of forming the same, method for controlling the same and memory array
US11721376B2 (en) Memory device, operation method of memory device and operation method of memory circuit
US20080273364A1 (en) Memory structure with embeded multi-type memory
CN116072173A (zh) 半导体存储器
TWI733520B (zh) 記憶胞、記憶體裝置以及使用記憶胞的選擇器元件來放大資料的方法
US20230360711A1 (en) One-time programmable (otp) memory and method of operating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication