CN109658963A - 电阻式存储器存储装置的操作方法 - Google Patents

电阻式存储器存储装置的操作方法 Download PDF

Info

Publication number
CN109658963A
CN109658963A CN201710940029.1A CN201710940029A CN109658963A CN 109658963 A CN109658963 A CN 109658963A CN 201710940029 A CN201710940029 A CN 201710940029A CN 109658963 A CN109658963 A CN 109658963A
Authority
CN
China
Prior art keywords
crystal cell
reset
current
voltage
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710940029.1A
Other languages
English (en)
Other versions
CN109658963B (zh
Inventor
林立伟
郑如杰
蔡宗寰
曾逸贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201710940029.1A priority Critical patent/CN109658963B/zh
Priority to US16/103,942 priority patent/US10643698B2/en
Publication of CN109658963A publication Critical patent/CN109658963A/zh
Application granted granted Critical
Publication of CN109658963B publication Critical patent/CN109658963B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种电阻式存储器存储装置的操作方法，包括：对存储器晶胞施加形成电压，并且取得存储器晶胞的晶胞电流；以及依据晶胞电流以及参考电流的大小关系，决定是否调整形成电压并且对存储器晶胞施加已调整的形成电压。被施加形成电压后的存储器晶胞操作在重形成模式，并且作为一次性可编程的存储器元件。

Description

电阻式存储器存储装置的操作方法
技术领域
本发明涉及一种存储器存储装置的操作方法，尤其涉及一种电阻式存储器存储装置的操作方法。
背景技术
近年来电阻式存储器(诸如电阻式随机存取存储器(Resistive Random AccessMemory，RRAM))的发展极为快速，是目前最受瞩目的未来存储器的结构。由于电阻式存储器具备低功耗、高速运作、高密度以及相容于互补式金属氧化物半导体(ComplementaryMetal Oxide Semiconductor，CMOS)处理技术的潜在优势，因此非常适合作为下一世代的非易失性存储器元件。
现行的电阻式存储器通常包括相对配置的上电极与下电极以及位于上电极与下电极之间的介电层。当对现行的电阻式存储器进行设定(set)时，我们首先需进行灯丝形成(filament forming)的程序。对电阻式存储器施加正偏压，使电流从上电极流至下电极，使得介电层中产生氧空缺(oxygen vacancy)或氧离子(oxygen ion)而形成电流路径，且此时灯丝形成。在所形成的灯丝中，邻近上电极处的部分的直径会大于邻近下电极处的部分的直径。此外，当对现行的电阻式存储器进行重置(reset)时，对电阻式存储器施加负偏压，使电流从下电极流至上电极。此时，邻近下电极处的氧空缺或氧离子脱离电流路径，使得灯丝在邻近下电极处断开。
然而，在现有技术中，在对现行的电阻式存储器进行设定完成之后，虽然可以得到低阻态(low resistance state，LRS)的存储器晶胞(cell)，且其读取电流大，但是大读取电流无法得知低阻态的存储器晶胞的灯丝是否强健到足以符合高温数据保持能力(HighTemperature Data Retention，HTDR)及耐久性(endurance)的检测。反之，在对现行的电阻式存储器进行重置完成之后，虽然可以得到高阻态(high resistance state，HRS)的存储器晶胞，且其读取电流小，但是小读取电流无法得知高阻态的存储器晶胞的灯丝是否强健到足以符合高温数据保持能力及耐久性的检测。不符合高温数据保持能力及耐久性检测的存储器晶胞，其可靠度不高，不适合作为一次性可编程(One-time programmable，OTP)的存储器元件。
发明内容
本发明提供一种电阻式存储器存储装置的操作方法，其存储器晶胞的可靠度高，适合作为一次性可编程的存储器元件。
本发明的电阻式存储器存储装置的写入方法包括：对存储器晶胞施加形成电压，并且取得存储器晶胞的第一晶胞电流；以及依据第一晶胞电流以及第一参考电流的大小关系，决定是否调整形成电压并且对存储器晶胞施加已调整的形成电压。被施加形成电压后的存储器晶胞操作在重形成(heavy forming)模式，并且作为一次性可编程的存储器元件。
在本发明的一实施例中，上述的电阻式存储器存储装置的操作方法还包括：判断第一晶胞电流是否小于第一参考电流；若第一晶胞电流小于第一参考电流，调整形成电压，并且对存储器晶胞施加已调整的形成电压；以及若第一晶胞电流大于或等于第一参考电流，结束操作方法。
在本发明的一实施例中，上述的电阻式存储器存储装置的操作方法还包括：重复执行调整形成电压并且对存储器晶胞施加已调整的形成电压的步骤直到第一晶胞电流大于或等于第一参考电流。
在本发明的一实施例中，上述的形成电压包括栅极电压以及位元线电压。对存储器晶胞施加形成电压的步骤包括：分别对存储器晶胞的栅极及其所耦接的位元线施加栅极电压及位元线电压。栅极电压及位元线电压的电压值是依据存储器晶胞的介电层的材料来决定。
在本发明的一实施例中，上述的电阻式存储器存储装置的操作方法还包括：对操作在重形成模式的存储器晶胞进行重置操作。进行重置操作后的存储器晶胞操作在重形成模式，并且作为多次可编程(Multiple-time programmable，MTP)的存储器元件。
在本发明的一实施例中，上述的电阻式存储器存储装置的操作方法还包括：取得存储器晶胞的第二晶胞电流；以及依据第二晶胞电流以及第二参考电流的大小关系，决定是否对操作在重形成模式的存储器晶胞进行重置操作。依据第二晶胞电流以及第二参考电流的大小关系，决定是否对操作在重形成模式的存储器晶胞进行重置操作的步骤包括：判断第二晶胞电流是否小于第二参考电流；若第二晶胞电流小于第二参考电流，不对操作在重形成模式的存储器晶胞进行重置操作，并且结束操作方法；以及若第二晶胞电流大于或等于第二参考电流，对操作在重形成模式的存储器晶胞进行重置操作。
在本发明的一实施例中，上述的重置操作包括：设定存储器晶胞的源极线电压，分别对存储器晶胞的栅极及其所耦接的源极线施加重置电压及源极线电压，并且取得存储器晶胞的第一重置电流；调整存储器晶胞的源极线电压，分别对存储器晶胞的栅极及其所耦接的源极线施加重置电压及已调整的源极线电压，并且取得存储器晶胞的第二重置电流；以及依据第一重置电流以及第二重置电流的大小关系，决定是否再次调整存储器晶胞的源极线电压或者记录第二重置电流的电流值。依据第一重置电流以及第二重置电流的大小关系，决定是否再次调整存储器晶胞的源极线电压或者记录第二重置电流的电流值的步骤包括：判断第二重置电流是否小于第一重置电流；若第二重置电流小于第一重置电流，记录第二重置电流的电流值；以及若第二重置电流等于第一重置电流，再次调整存储器晶胞的源极线电压。
在本发明的一实施例中，若第二重置电流等于第一重置电流，再次调整存储器晶胞的源极线电压，并且重复执行分别对存储器晶胞的栅极及其所耦接的源极线施加重置电压及已调整的源极线电压的步骤，直到第二重置电流小于第一重置电流。
在本发明的一实施例中，上述的电阻式存储器存储装置的操作方法还包括：在记录第二重置电流的电流值之后，再次调整存储器晶胞的源极线电压，分别对存储器晶胞的栅极及其所耦接的源极线施加重置电压及已调整的源极线电压，并且取得存储器晶胞的第三重置电流；以及依据第二重置电流以及第三重置电流的大小关系，决定是否再次调整存储器晶胞的源极线电压或者结束重置操作。依据第二重置电流以及第三重置电流的大小关系，决定是否再次调整存储器晶胞的源极线电压或者结束重置操作的步骤包括：判断第三重置电流是否大于或等于第二重置电流；若第三重置电流大于或等于第二重置电流，结束重置操作；以及若第三重置电流小于第二重置电流，再次调整存储器晶胞的源极线电压。
在本发明的一实施例中，若第三重置电流小于第二重置电流，再次调整存储器晶胞的源极线电压，并且重复执行分别对存储器晶胞的栅极及其所耦接的源极线施加重置电压及已调整的源极线电压的步骤，直到第三重置电流大于或等于第二重置电流。
基于上述，在本发明的示范实施例中，被施加形成电压后的存储器晶胞操作在重形成模式中，其可靠度高，适合作为一次性可编程的存储器元件。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1显示本发明一实施例的存储器存储装置的概要示意图；
图2显示本发明一相关例的存储器晶胞中的灯丝经形成程序、重置操作及设定操作的概要示意图；
图3显示本发明一实施例的存储器晶胞经热处理前后，其晶胞电流的累积分布函数图；
图4显示本发明一实施例的存储器存储装置的操作方法的步骤流程图；
图5显示本发明另一实施例的存储器存储装置的操作方法的步骤流程图；
图6显示本发明另一实施例的存储器存储装置的操作方法的步骤流程图。
附图标号说明：
100：存储器存储装置
110：存储器控制电路
120：存储器晶胞阵列
122：存储器晶胞
210：上电极
212：氧离子
220：下电极
222：氧原子
230：介电层
232：氧空缺
V1：形成电压
V2：重置电压
V3：设定电压
HRS：高阻态
LRS：低阻态
A、B、C、D：分布曲线
S100、S110、S200、S210、S220、S230、S240、S300、S310、S322、S324、S326、S332、S334、S336、S340、S350、S362、S364、S366、S370：方法步骤
具体实施方式
以下提出多个实施例来说明本发明，然而本发明不仅限于所例示的多个实施例。又实施例之间也允许有适当的结合。在本申请说明书全文(包括申请专利范围)中所使用的“耦接”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以透过其他装置或某种连接手段而间接地连接至该第二装置。此外，“信号”一词可指至少一电流、电压、电荷、温度、数据、电磁波或任何其他一或多个信号。
图1显示本发明一实施例的存储器存储装置的概要示意图。图2显示本发明一相关例的存储器晶胞中的灯丝经正常形成程序、正常重置操作及正常设定操作的概要示意图。请参考图1及图2，此相关例的存储器存储装置100包括存储器控制电路110以及存储器晶胞阵列120。存储器晶胞阵列120耦接至存储器控制电路110。存储器晶胞阵列120包括多个以阵列方式排列的存储器晶胞122。在此相关例中，电阻式存储器晶胞122包括上电极210、下电极220以及介电层230。上电极210及下电极220为良好的金属导体，两者的材料可以相同或不相同。介电层230设置在上电极210以及下电极220之间。介电层230包括介电材料，例如包括过渡金属氧化物(Transition Metal Oxide，TMO)。此种结构的存储器晶胞122至少具有两种阻值状态，利用在电极两端施加不同的电压来改变电阻式存储器晶胞122的阻值状态，以提供存储数据的功能。
在本实施例中，存储器晶胞122例如具有一晶体管一电阻(1T1R)的结构，或者二晶体管二电阻(2T2R)的结构，其实施方式可以由所属技术领域的通常知识获致足够的教示、建议与实施说明。本发明对存储器晶胞122的结构并不加以限制。
在此相关例中，存储器控制电路110用以对存储器晶胞122进行正常形成程序(forming procedure)。所述正常形成程序是指对存储器晶胞122进行初始化的过程。在此过程中，存储器晶胞122的电极两端持续被施加偏压V1(形成电压)，以对介电层230产生一个外加电场。在此相关例中，在上电极210施加其值为V1伏特的正电压，在下电极220施加0伏特的电压。此外加电场会将氧原子222分离成氧离子212及氧空缺232。氧空缺232在介电层230中形成灯丝(filament)，作为电流传递路径。当外加电场超过临界值时，介电层230会产生介电崩溃现象，从而由高阻态转变为低阻态。此种崩溃并非永久，其阻值仍可改变。
经正常形成程序的存储器晶胞122具有低阻态。在正常重置操作时，存储器晶胞122的上电极210被施加0伏特的电压，下电极220被施加其值为V2(重置电压)伏特的正电压。此电压差值是正常重置电压，例如-V2伏特。经正常重置操作的存储器晶胞122其状态由低阻态转变为高阻态。接着，在正常设定操作时，存储器晶胞122的上电极210被施加其值为V3(设定电压)伏特的正电压，下电极220被施加0伏特的电压。此电压差值是正常设定电压，例如+V3伏特。经正常设定操作的存储器晶胞122其状态由高阻态转变为低阻态。在此相关例中，正常重置电压及正常设定电压的大小及极性仅用以例示说明，不用以限定本发明。在本实施例中，图2所显示的形成程序、重置操作及设定操作仅用以例示说明，不用以限定本发明。
另一方面，对可靠度测试以及商业化而言，存储器存储装置100的高温数据保持能力及耐久性具有决定性的影响。存储器存储装置100的高温数据保持能力之所以会漏失的原因之一在于氧离子212从电极层(例如上电极210)漂移至介电层230，与其中的氧空缺232再次结合，从而可能阻断介电层230中的电流传递路径，亦即造成其中的灯丝断裂。
图3显示本发明一实施例的存储器晶胞经热处理前后，其晶胞电流的累积分布函数(Cumulative Distribution Function，CDF)图。请参考图1至图3，在图2的相关例中，存储器晶胞122经过正常(normal)的形成程序之后，可在后续进行正常设定操作或正常重置操作，以改变存储器晶胞122的电阻状态，从而记录写入的数据是逻辑1或逻辑0。所述正常形成程序例如是在形成程序进行时，对存储器晶胞122的栅极施加1.5至2.5伏特的电压(即栅极电压Vg＝1.5V～2.5V)，并且对与其耦接的位元线施加大于0伏特且小于4伏特的电压(即位元线电压Vbl＝0V～4V)。
在图2的相关例中，经过正常的形成程序的存储器晶胞122，其晶胞电流大致分布在图3的区域I中。区域I是晶胞电流介在0至第一临界电流Ith1之间的区域，第一临界电流Ith1约为22微安培(microampere，μA)。操作在区域I中的存储器晶胞122，在经过热处理程序前后，其晶胞电流分布曲线A、B有显着差异，亦即存储器晶胞122的高温数据保持能力明显衰减。
在本发明的示范实施例中，相较于正常形成程序，存储器控制电路110在重形成程序中对存储器晶胞122施加较大的形成电压，例如栅极电压Vg>6.0V且位元线电压Vbl>5.0V。在本实施例中，栅极电压Vg及位元线电压Vbl的电压值例如是依据存储器晶胞122的介电层230的材料来决定。因此，在本发明的示范实施例中，经过重形成程序的存储器晶胞122，其晶胞电流大致分布在图3的区域II中。区域II是晶胞电流介在第二临界电流Ith2至40微安培之间的区域，第二临界电流Ith2约为27微安培。操作在区域II中的存储器晶胞122，在经过热处理程序前后，其晶胞电流分布曲线C、D大致相同，亦即存储器晶胞122的高温数据保持能力实质上不变，可靠度高。因此，在本发明的示范实施例中，被施加形成电压后的存储器晶胞122操作在重形成模式(即区域II中)，其高温数据保持能力不变，可靠度高，适合作为一次性可编程的存储器元件。
在本发明的示范实施例中，重形成模式例如是相较于正常形成程序，存储器控制电路110在重形成程序中对存储器晶胞122施加较大的形成电压，以使存储器晶胞122可操作在晶胞电流大于第二临界电流的区域II中。可操作在重形成模式的存储器晶胞122的可靠度高，适合作为一次性可编程的存储器元件。在图3的示范实施例中，其所揭示的各种参数(包括栅极电压、位元线电压、分布曲线以及临界电流值)仅用以例示说明，不用以限定本发明。以下例示多个示范实施例以说明电阻式存储器存储装置的操作方法。
图4显示本发明一实施例的存储器存储装置的操作方法的步骤流程图。请参考图1及图4，在本实施例中，在步骤S100中，存储器控制电路110对存储器晶胞122施加形成电压，并且取得存储器晶胞122的第一晶胞电流。在步骤S100中，相较于正常形成程序，施加在存储器晶胞122的形成电压例如是较大的形成电压。在步骤S110中，存储器控制电路110依据第一晶胞电流以及第一参考电流的大小关系，决定是否调整形成电压并且对存储器晶胞122施加已调整的形成电压。在本实施例中，被施加形成电压后的存储器晶胞或者被施加已调整的形成电压后的存储器晶胞可操作在重形成模式，其可靠度高，适合作为一次性可编程的存储器元件。
图5显示本发明另一实施例的存储器存储装置的操作方法的步骤流程图。请参考图1及图5，在本实施例中，在步骤S200中，存储器控制电路110设定形成电压的电压值。形成电压的电压值的大小例如是依据存储器晶胞122的栅极电压或位元线电压，或者依据形成电压的脉冲宽度来决定。在步骤S200中，存储器控制电路110所设定的形成电压例如是相较于正常形成程序的形成电压较大的形成电压。在一实施例中，存储器控制电路110所设定的形成电压的脉冲宽度可与正常形成程序的形成电压的脉冲宽度相同或较大。在步骤S210中，存储器控制电路110对存储器晶胞122施加形成电压。在步骤S210中，对存储器晶胞122施加形成电压的操作例如是分别对存储器晶胞122的栅极及其所耦接的位元线施加栅极电压Vg及位元线电压Vbl。在本实施例中，栅极电压Vg及位元线电压Vbl的电压值例如是依据存储器晶胞122的介电层230的材料来决定。在步骤S220中，存储器控制电路110取得存储器晶胞122的第一晶胞电流I1。
接着，在步骤S230中，存储器控制电路110判断第一晶胞电流I1是否小于第一参考电流Iref1。在本实施例中，第一参考电流Iref1例如被设定为35微安培，此值并不用以限定本发明。若第一晶胞电流I1大于或等于第一参考电流Iref1(即I1≧Iref1)，表示被施加形成电压后的存储器晶胞可操作在重形成模式，并且适合作为一次性可编程的存储器元件。因此，存储器控制电路110结束存储器存储装置100的操作方法。
若第一晶胞电流I1小于第一参考电流Iref1，存储器控制电路110执行步骤S240。在步骤S240中，存储器控制电路110调整步骤S200所设定的形成电压，并且回到步骤S210对存储器晶胞122施加已调整的形成电压。在本实施例中，存储器控制电路110调整形成电压的方式之一例如是步阶化(stepping)形成电压，亦即将形成电压调整为准位逐渐增加的脉冲宽度信号。
接着，存储器控制电路110重复执行步骤S210至S240直到第一晶胞电流I1大于或等于第一参考电流Iref1，并且结束存储器存储装置100的操作方法。因此，被施加已调整的形成电压后的存储器晶胞可操作在重形成模式，并且适合作为一次性可编程的存储器元件。在本实施例中，存储器控制电路110也可以在执行操作方法之前设定对存储器晶胞122施加形成电压的次数为一或多次(例如5次或更少)，此次数不用以限定本发明。因此，存储器控制电路110重复执行步骤S210至S240的次数不大于所设定的次数。在一实施例中，存储器控制电路110也可不重复执行步骤S210至S240，亦即在第一次施加形成电压之后，第一晶胞电流I1即大于或等于第一参考电流Iref1。
因此，在本实施例中，被施加形成电压后的存储器晶胞或者被施加已调整的形成电压后的存储器晶胞可操作在重形成模式，其可靠度高，适合作为一次性可编程的存储器元件。在本发明的示范实施例中，存储器控制电路110可对操作在重形成模式的存储器晶胞122进行重置操作，以使存储器晶胞122可作为多次可编程的存储器元件。以下例示至少一个示范实施例以说明电阻式存储器存储装置的操作方法。
图6显示本发明另一实施例的存储器存储装置的操作方法的步骤流程图。请参考图1及图6，在本实施例中，存储器晶胞122例如是可操作在重形成模式，且可靠度高，适合作为一次性可编程的存储器元件。本实施例的操作方法可对操作在重形成模式的存储器晶胞122进行重置操作，以使存储器晶胞122可作为多次可编程的存储器元件。
在步骤S300中，存储器控制电路110取得存储器晶胞122的第二晶胞电流I2。在步骤S310中，存储器控制电路110判断第二晶胞电流I2是否小于第二参考电流Iref2。若第二晶胞电流I2小于第二参考电流Iref2(即I2<Iref2)，存储器控制电路110不对操作在重形成模式的存储器晶胞122进行重置操作，并且结束操作方法。若第二晶胞电流I2大于或等于第二参考电流Iref2，存储器控制电路110执行步骤S322，对操作在重形成模式的存储器晶胞122进行重置操作。因此，在步骤S310中，存储器控制电路110依据第二晶胞电流I2以及第二参考电流Iref2的大小关系，决定是否对操作在重形成模式的存储器晶胞进行重置操作。
在步骤S322中，存储器控制电路110设定存储器晶胞122的源极线电压。在步骤S324中，存储器控制电路110分别对存储器晶胞122的栅极及其所耦接的源极线施加重置电压及源极线电压。在步骤S326中，存储器控制电路110取得存储器晶胞122的第一重置电流Irst1，并且记录第一重置电流值。在步骤S332中，存储器控制电路110调整存储器晶胞122的源极线电压。在步骤S334中，存储器控制电路110分别对存储器晶胞122的栅极及其所耦接的源极线施加重置电压及已调整的源极线电压。在步骤S336中，存储器控制电路110取得存储器晶胞122的第二重置电流Irst2。
在步骤S340中，存储器控制电路110判断第二重置电流Irst2是否＜小于第一重置电流Irst1。若第二重置电流Irst2小于第一重置电流Irst1(即Irst2<Irst1)，存储器控制电路110执行步骤S350记录第二重置电流Irst2的电流值。若第二重置电流Irst2等于第一重置电流Irst1(即Irst2＝Irst1)，存储器控制电路110重复执行步骤S332至S340，直到第二重置电流Irst2小于第一重置电流Irst1。因此，在步骤S340中，存储器控制电路110依据第一重置电流Irst1以及第二重置电流Irst2的大小关系，决定是否再次调整存储器晶胞122的源极线电压或者记录第二重置电流Irst2的电流值。
在步骤S362中，存储器控制电路110调整存储器晶胞122的源极线电压。在步骤S364中，存储器控制电路110分别对存储器晶胞122的栅极及其所耦接的源极线施加重置电压及已调整的位元线电压。在步骤S366中，存储器控制电路110取得存储器晶胞122的第三重置电流Irst3。在步骤S370中，存储器控制电路110判断第三重置电流Irst3是否大于或等于第二重置电流Irst2。若第三重置电流Irst3大于或等于第二重置电流Irst2(即Irst3≧Irst2)，存储器控制电路110结束重置遭作。若第三重置电流Irst3小于第二重置电流Irst2(即Irst3<Irst2)，存储器控制电路110重复执行步骤S362至S370，直到第三重置电流Irst3大于或等于第二重置电流Irst2。
在本实施例中，取得存储器晶胞122的晶胞电流或重置电流的方式之一例如是对存储器晶胞122施加读取电压或验证电压，以检测存储器晶胞122的电流值的大小。在本实施例中，在本实施例中，存储器控制电路110调整重置电压的方式之一例如是步阶化重置电压，亦即将重置电压调整为准位逐渐增加的脉冲宽度信号。在本实施例中，利用图6所显示的操作方法，存储器控制电路110可对操作在重形成模式的存储器晶胞122进行重置操作，以使存储器晶胞122可作为多次可编程的存储器元件。
综上所述，在本发明的示范实施例中，相较正常形成程序，在重形成程序中被施加较大的形成电压后的存储器晶胞或者被施加已调整的较大的形成电压后的存储器晶胞可操作在重形成模式，其可靠度高，适合作为一次性可编程的存储器元件。此外，存储器控制电路可对操作在重形成模式的存储器晶胞进行重置操作，以使存储器晶胞可作为多次可编程的存储器元件。此种操作方式可维持操作在重形成模式的存储器存储装置的高温数据保持能力以及优化操作在重形成模式的存储器存储装置的耐久性，提高可靠度。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求书所界定的为准。

Claims (10)

1.一种电阻式存储器存储装置的操作方法，其特征在于，包括：
对存储器晶胞施加形成电压，并且取得所述存储器晶胞的第一晶胞电流；以及
依据所述第一晶胞电流以及第一参考电流的大小关系，决定是否调整所述形成电压并且对所述存储器晶胞施加已调整的所述形成电压，其中被施加所述形成电压后的所述存储器晶胞操作在重形成模式，并且作为一次性可编程的存储器元件。
2.根据权利要求1所述的电阻式存储器存储装置的操作方法，其特征在于，还包括：
判断所述第一晶胞电流是否小于所述第一参考电流；
若所述第一晶胞电流小于所述第一参考电流，调整所述形成电压，并且对所述存储器晶胞施加已调整的所述形成电压；以及
若所述第一晶胞电流大于或等于所述第一参考电流，结束所述操作方法。
3.根据权利要求1所述的电阻式存储器存储装置的操作方法，其特征在于，还包括：
重复执行调整所述形成电压并且对所述存储器晶胞施加已调整的所述形成电压的步骤直到所述第一晶胞电流大于或等于所述第一参考电流。
4.根据权利要求1所述的电阻式存储器存储装置的操作方法，其特征在于，所述形成电压包括栅极电压以及位元线电压，以及对所述存储器晶胞施加所述形成电压的步骤包括：
分别对所述存储器晶胞的栅极及其所耦接的位元线施加所述栅极电压及所述位元线电压，其中所述栅极电压及所述位元线电压的电压值是依据所述存储器晶胞的介电层的材料来决定。
5.根据权利要求1所述的电阻式存储器存储装置的操作方法，其特征在于，还包括：
对操作在所述重形成模式的所述存储器晶胞进行重置操作，其中进行所述重置操作后的所述存储器晶胞操作在所述重形成模式，并且作为多次可编程的存储器元件。
6.根据权利要求5所述的电阻式存储器存储装置的操作方法，其特征在于，还包括：
取得所述存储器晶胞的第二晶胞电流；以及
依据所述第二晶胞电流以及第二参考电流的大小关系，决定是否对操作在所述重形成模式的所述存储器晶胞进行所述重置操作，
其中依据所述第二晶胞电流以及所述第二参考电流的大小关系，决定是否对操作在所述重形成模式的所述存储器晶胞进行所述重置操作的步骤包括：判断所述第二晶胞电流是否小于所述第二参考电流；若所述第二晶胞电流小于所述第二参考电流，不对操作在所述重形成模式的所述存储器晶胞进行所述重置操作，并且结束所述操作方法；以及若所述第二晶胞电流大于或等于所述第二参考电流，对操作在所述重形成模式的所述存储器晶胞进行所述重置操作。
7.根据权利要求5所述的电阻式存储器存储装置的操作方法，其特征在于，所述重置操作包括：
设定所述存储器晶胞的源极线电压，分别对所述存储器晶胞的栅极及其所耦接的源极线施加重置电压及所述源极线电压，并且取得所述存储器晶胞的第一重置电流；
调整所述存储器晶胞的所述源极线电压，分别对所述存储器晶胞的栅极及其所耦接的源极线施加所述重置电压及已调整的所述源极线电压，并且取得所述存储器晶胞的第二重置电流；以及
依据所述第一重置电流以及所述第二重置电流的大小关系，决定是否再次调整所述存储器晶胞的所述源极线电压或者记录所述第二重置电流的电流值，
其中依据所述第一重置电流以及所述第二重置电流的大小关系，决定是否再次调整所述存储器晶胞的所述源极线电压或者记录所述第二重置电流的电流值的步骤包括：判断所述第二重置电流是否小于所述第一重置电流；若所述第二重置电流小于所述第一重置电流，记录所述第二重置电流的电流值；以及若所述第二重置电流等于所述第一重置电流，再次调整所述存储器晶胞的所述源极线电压。
8.根据权利要求7所述的电阻式存储器存储装置的操作方法，其特征在于，若所述第二重置电流等于所述第一重置电流，再次调整所述存储器晶胞的所述源极线电压，并且重复执行分别对所述存储器晶胞的栅极及其所耦接的源极线施加所述重置电压及已调整的所述源极线电压的步骤，直到所述第二重置电流小于所述第一重置电流。
9.根据权利要求7所述的电阻式存储器存储装置的操作方法，其特征在于，还包括：
在记录所述第二重置电流的电流值之后，再次调整所述存储器晶胞的所述源极线电压，分别对所述存储器晶胞的栅极及其所耦接的源极线施加所述重置电压及已调整的所述源极线电压，并且取得所述存储器晶胞的第三重置电流；以及
依据所述第二重置电流以及所述第三重置电流的大小关系，决定是否再次调整所述存储器晶胞的所述源极线电压或者结束所述重置操作，
其中依据所述第二重置电流以及所述第三重置电流的大小关系，决定是否再次调整所述存储器晶胞的所述源极线电压或者结束所述重置操作的步骤包括：判断所述第三重置电流是否大于或等于所述第二重置电流；若所述第三重置电流大于或等于所述第二重置电流，结束所述重置操作；以及若所述第三重置电流小于所述第二重置电流，再次调整所述存储器晶胞的所述源极线电压。
10.根据权利要求9所述的电阻式存储器存储装置的操作方法，其特征在于，若所述第三重置电流小于所述第二重置电流，再次调整所述存储器晶胞的所述源极线电压，并且重复执行分别对所述存储器晶胞的栅极及其所耦接的源极线施加所述重置电压及已调整的所述源极线电压的步骤，直到所述第三重置电流大于或等于所述第二重置电流。
CN201710940029.1A 2017-10-11 2017-10-11 电阻式存储器存储装置的操作方法 Active CN109658963B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710940029.1A CN109658963B (zh) 2017-10-11 2017-10-11 电阻式存储器存储装置的操作方法
US16/103,942 US10643698B2 (en) 2017-10-11 2018-08-15 Operating method of resistive memory storage apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710940029.1A CN109658963B (zh) 2017-10-11 2017-10-11 电阻式存储器存储装置的操作方法

Publications (2)

Publication Number Publication Date
CN109658963A true CN109658963A (zh) 2019-04-19
CN109658963B CN109658963B (zh) 2020-11-17

Family

ID=66108853

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710940029.1A Active CN109658963B (zh) 2017-10-11 2017-10-11 电阻式存储器存储装置的操作方法

Country Status (2)

Country Link
US (1) US10643698B2 (zh)
CN (1) CN109658963B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1423334A (zh) * 2001-11-26 2003-06-11 惠普公司 具有四个状态的存储单元的存储器件
CN1725380A (zh) * 2004-06-17 2006-01-25 英特赛尔美国股份有限公司 片内ee－prom编程波形发生
US20060126391A1 (en) * 2004-12-09 2006-06-15 Bo-Geun Kim Methods of program verifying non-volatile memory devices
CN101996143A (zh) * 2009-08-26 2011-03-30 金宝电子工业股份有限公司 电子装置的重置电路与其重置方法
CN102804278A (zh) * 2010-03-30 2012-11-28 松下电器产业株式会社 电阻变化型非易失性存储元件的塑造方法及电阻变化型非易失性存储装置
CN106847337A (zh) * 2015-12-04 2017-06-13 北京兆易创新科技股份有限公司 一种存储单元的编程方法和装置
CN106981313A (zh) * 2016-01-19 2017-07-25 力旺电子股份有限公司 反熔丝型一次编程存储器单元的编程方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8902629B2 (en) * 2010-09-28 2014-12-02 Panasonic Corporation Forming method of performing forming on variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device
US8867259B2 (en) * 2011-08-11 2014-10-21 Panasonic Corporation Method of programming variable resistance nonvolatile memory element
JP5400253B1 (ja) * 2012-03-23 2014-01-29 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
US20140264224A1 (en) 2013-03-14 2014-09-18 Intermolecular, Inc. Performance Enhancement of Forming-Free ReRAM Devices Using 3D Nanoparticles
CN106233392B (zh) * 2014-03-07 2019-03-29 东芝存储器株式会社 存储器设备
US20150279479A1 (en) 2014-04-01 2015-10-01 Qualcomm Incorporated Anti-fuse one-time programmable resistive random access memories
KR102169634B1 (ko) 2014-09-30 2020-10-23 삼성전자주식회사 비휘발성 메모리 소자
CN205177408U (zh) 2015-11-16 2016-04-20 西安紫光国芯半导体有限公司 一种基于阻变存储单元rram的存储单元
CN107768515B (zh) 2016-08-18 2020-05-08 华邦电子股份有限公司 存储器装置的形成方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1423334A (zh) * 2001-11-26 2003-06-11 惠普公司 具有四个状态的存储单元的存储器件
CN1725380A (zh) * 2004-06-17 2006-01-25 英特赛尔美国股份有限公司 片内ee－prom编程波形发生
US20060126391A1 (en) * 2004-12-09 2006-06-15 Bo-Geun Kim Methods of program verifying non-volatile memory devices
CN101996143A (zh) * 2009-08-26 2011-03-30 金宝电子工业股份有限公司 电子装置的重置电路与其重置方法
CN102804278A (zh) * 2010-03-30 2012-11-28 松下电器产业株式会社 电阻变化型非易失性存储元件的塑造方法及电阻变化型非易失性存储装置
CN106847337A (zh) * 2015-12-04 2017-06-13 北京兆易创新科技股份有限公司 一种存储单元的编程方法和装置
CN106981313A (zh) * 2016-01-19 2017-07-25 力旺电子股份有限公司 反熔丝型一次编程存储器单元的编程方法

Also Published As

Publication number Publication date
CN109658963B (zh) 2020-11-17
US20200027507A1 (en) 2020-01-23
US10643698B2 (en) 2020-05-05

Similar Documents

Publication Publication Date Title
CN111465988B (zh) 存取自选择存储器装置的技术
CN101958146B (zh) 一种存储器装置及其操作方法
CN111465987B (zh) 多层自选择存储器装置
Eryilmaz et al. Brain-like associative learning using a nanoscale non-volatile phase change synaptic device array
CN103548085B (zh) 多位存储器单元的条件编程
CN103620688B (zh) 对于带有开关的相变存储器的快速验证
CN106373606B (zh) 电阻式存储器装置及其写入方法
CN109584932A (zh) 记忆体装置及其操作方法
US20220230681A1 (en) Methods of controlling pcram devices in single-level-cell (slc) and multi-level-cell (mlc) modes and a controller for performing the same methods
CN110060722A (zh) 电阻式存储器存储装置的上电复位方法
CN105097021B (zh) 电阻式存储器的形成以及测试方法
US20140063925A1 (en) Parallel programming multiple phase change memory cells
An et al. Robust deep reservoir computing through reliable memristor with improved heat dissipation capability
Afshari et al. Analyzing the impact of memristor variability on crossbar implementation of regression algorithms with smart weight update pulsing techniques
CN105931665A (zh) 一种相变存储器读出电路及方法
García-Redondo et al. Self-controlled multilevel writing architecture for fast training in neuromorphic RRAM applications
US20080074919A1 (en) Phase-change memory device and firing method for the same
CN109427392A (zh) 电阻式存储装置及其写入方法
CN109658963A (zh) 电阻式存储器存储装置的操作方法
CN110223725A (zh) 一种非易失性随机存储器数据读取电路、存储器及方法
TWI643194B (zh) 電阻式記憶體儲存裝置的操作方法
CN107342105A (zh) 电阻式记忆胞的写入方法及电阻式内存
CN109147860A (zh) 存储器存储装置及其测试方法
CN109509496A (zh) 电阻式存储器元件的操作方法
CN109410997A (zh) 电阻式存储器存储装置及其写入方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant