CN205177408U - 一种基于阻变存储单元rram的存储单元 - Google Patents

Abstract

本实用新型涉及一种基于阻变存储单元RRAM的存储单元，包括敏感放大器、参考电阻电路以及数据通路；敏感放大器的一端连接RRAM，另一端连接参考电阻电路，敏感放大器根据两端电阻阻值感应出q端信号和qb端信号，使敏感放大器最终在高电压态或低电压态，实现对数据的锁存；参考电阻电路用于向敏感放大器提供一个参考电阻；数据通路用于通过输出端口fuseq实现输出数据的0、1输出。本实用新型解决了现有的eFUSE技术工艺支持性有限、只能进行一次修复的局限性的技术问题，本实用新型通过对RRAM单元进行编程操作即可实现配置数据的存储，完成芯片的修复或调节工作。

Description

一种基于阻变存储单元RRAM的存储单元

技术领域

本实用新型涉及一种基于阻变存储单元RRAM的存储单元及存储方法。

背景技术

随着信息时代的飞速发展，集成电路的发展也愈发迅速，设计水平的日益提高，超大规模集成电路和片上系统芯片的功能及逻辑复杂度也不断地增加。另一方面，为了追求低功耗，高集成度，芯片的制造工艺也愈发复杂，这使得芯片在制造过程中更为容易出现缺陷，尤其在存储器芯片中，芯片在出厂后不可避免的存在或多或少的损坏存储单元，或有缺陷的逻辑功能，使得良品率降低，增加了芯片设计开发成本。所以在芯片开发中，一般会加入冗余单元以实现后续对缺陷部分的替换，使得芯片可以被修复以提高产品成品率。

阻变存储单元(RRAM)是一种新型的非易失性数据存储技术，其特点在于利用一种能够在特殊条件下发生电阻改变的金属氧化物作为存储单元。图1为阻变存储单元的示意图。

eFuse技术是基于多晶硅熔丝特性的技术。利用多晶硅熔丝初始阻值很小的特性，当大电流持续流过多晶硅熔丝时，多晶硅熔丝会被永久熔断，阻值成倍增加，反之则保持导通状态。eFUSE单元通过判断多晶硅熔丝熔断的断裂与导通，识别为数字信号的0或1。从而实现了对信息的存储。

在存储器开发过程中，利用eFUSE技术。在芯片出厂测试过程中，统计发现芯片的具体功能问题或损坏单元地址，之后对照这些测试信息，通过对预先设计在片内的相关eFUSE电路进行编程，从而实现芯片内部具体逻辑功能的切换和改动，或者通过编程eFUSE以存储具体的错误地址信息，然后芯片内部的地址替换逻辑可以依照存储的错误信息，在外部访问错误地址时，自动对照和映射地址，实现对相应冗余存储空间的访问，以替换原先的缺陷空间。

虽然利用eFUSE技术能够较为方便的对芯片内部进行相应的修复或功能调整改动，一定程度上修复一些存在缺陷的芯片。但是，这种测试依然还是存在以下不足：

1、eFUSE技术虽然成熟，但并不是所有工艺线都支持该技术。对于基于某些不支持eFUSE技术的工艺开发的芯片，不能利用该技术来实现上述功能。

2、eFUSE技术支持芯片出厂后的eFUSE编程以改变内部电路，但该操作为一次性编程，所以仅有一次机会去修复相关电路，有一定的局限性。

发明内容

为了解决现有的eFUSE技术工艺支持性有限、只能进行一次修复的局限性的技术问题，本实用新型提供一种新的基于阻变存储单元RRAM的存储单元，可替代eFUSE技术，能够实现多次编程操作的存储技术。

本实用新型的技术解决方案：

一种基于阻变存储单元RRAM的存储单元，其特殊之处在于：包括敏感放大器、参考电阻电路以及数据通路；

所述敏感放大器的一端连接RRAM，另一端连接参考电阻电路，敏感放大器根据两端电阻阻值感应出q端信号和qb端信号，使敏感放大器最终在高电压态或低电压态，实现对数据的锁存；

所述参考电阻电路用于向敏感放大器提供一个参考电阻；

所述数据通路用于通过输出端口fuseq实现输出数据的0、1输出。

上述敏感放大器为互相反馈串联的环路反相器，所述敏感放大器的输入端与RRAM的位线连接。

上述参考电阻电路由阻值固定的电阻单元和NMOS三级管串联组成，所述参考电阻电路连接在敏感放大器(sense)的输出端。

上述数据通路包括上拉电路和下拉电路，

所述上拉电路包括通过漏端连接的PMOS管P1和PMOS管P2，其中PMOS管P2为弱上拉管；所述PMOS管P1的栅端连接数据输出使能en，所述PMOS管P2的漏端连接输出端口fuseq；

所述下拉电路包括通过漏端连接的NMOS管n1和NMOS管n2，所述NMOS管n2的栅端连接qb端，所述NMOS管n1的栅端连接数据输出使能en，所述NMOS管n1的源端与PMOS管P1的漏端连接。

上述参考电阻电路提供的参考电阻位于RRAM的高阻值和低阻值之间。

一种基于阻变存储单元RRAM的存储方法，其特殊之处在于：包括如下步骤：

1】阻变操作：

对RRAM进行编程和擦除操作，RRAM即实现低阻阻变或高阻阻变，RRAM的可变电阻Rcell将固定的保持在高阻值或低阻值状态；

2】初始化数据操作：

将RRAM的字线wl打开，将敏感放大器的q端信号和qb端信号下拉到地，实现对敏感放大器两端信号的复位初始化；

3】数据感应操作

开通敏感放大器工作，同时参考电阻电路开始工作提供一个参考电阻，经过敏感放大器的q端信号和qb端信号产生竞争：

电阻较小的一端会被下拉至地，另一端相应的变为高电平；

最终会保持在高电压态或低电压态，实现对数据的存储；

4】存储数据的输出：

通过数据通路将存储数据传输至输出端口fuseq。

参考电阻电路提供的参考电阻阻止位于RRAM的高阻值和低阻值之间。

步骤3】具体为

当RRAM阻变值为高阻时，经过数据感应后，阻值较小的qb端信号变为0，而q端变为高电平；

当RRAM阻变为低阻时，阻值较小的q端信号变为0，qb端信号则为高电平。

步骤4】具体为：

当数据输出使能en无效时，输出端口fuseq会被导通的PMOS管P1上拉至高电平，输出端口fuseq保持缺省数据1，此时P2管也导通上拉；

当数据输出使能信号en有效时，NMOS管n1导通，PMOS管P1关断，NMOS管n2的状态取决于来自敏感放大器的qb信号：

若qb为高电平，则NMOS管n2导通，输出端口fuseq到地的通路即导通，输出端口fuseq被下拉到地，输出端口fuseq由缺省数据1变为数据0，同时PMOS管p2关断；

反之若qb为低电平，则NMOS管n2不导通，此时输出端口fuseq依旧保持缺省数据1，同时PMOS管P2保持上拉导通，输出端口fuseq继续保持数据1。

本实用新型所具有的优点：

1、本实用新型通过对RRAM单元进行编程操作即可实现配置数据的存储，完成芯片的修复或调节工作。

2、本实用新型通过对RRAM单元的擦除操作可以清除之前的配置数据，实现对配置数据的再次编程，具有多次编程功能，提供芯片的多次修复机会。

3、本实用新型提供了配置信息读取功能，使测试人员可以读取判断本次配置是否成功，提高了修复成功率。

4、本实用新型能够可靠地替代eFUSE技术，对于无eFUSE工艺支持的芯片设计，提供了芯片后期修复的可行性。

附图说明

图1为阻变存储单元的示意图和工作条件；

图2为本实用新型存储电路的原理框图；

图3a为RRAM单元电路示意图；

图3b为RRAM操作方式示意图；

图4为本实用新型敏感放大器结构示意图；

图5为本实用新型参考电阻电路的结构示意图；

图6为本实用新型数据通路的结构示意图；

图7为本实用新型存储电路整体电路示意图；

图8为RRAM单元操作流程示意图；

图9为初始化数据流程操作示意图；

图10a为高阻态时数据感应操作流程示意图；

图10b为低阻态时数据感应操作流程示意图；

图10c为控制操作序列示意图。

具体实施方式

本实用新型基于RRAM单元，结合其可变电阻特性，加入参考电阻电路，敏感放大器，数据通路等模块实现对数据0、1的存取，替代eFUSE单元实现对芯片后期的修复和调节功能，并提供具有可调试性的存储策略实现在存储器芯片修复过程中的应用。

如图2为该实用新型单元的模块示意图，包括RRAM单元、敏感放大器、参考电阻电路、数据通路。fuseq为数据输出端口，en为数据输出使能，bl、sl、wl为RRAM单元的位线端、源端、字线端。

RRAM单元为传统的1T1R存储单元结构，如图3a，其中rcell为可变电阻，bl、sl、wl分别为RRAM单元的位线端、源端、字线端，根据RRAM的操作方式如图3b，通过给bl、sl不同操作电压，可变电阻在满足阻变条件即可相应的向高阻值状态或低阻值状态转换。swc_bl为位线端开关，swc_sl为源端开关，该两者相当于sl、bl的开关，用于全局控制RRAM的端口信号。其中：

V(bl,sl)＝V(bl)-V(sl)为RRAM单元两端的电压差,当RRAM存储单元两端绝对电压差V(bl,sl)大于阻变阈值时(假设阈值为1V)，其可变电阻的阻值将发生低阻变(SET态，10K欧)；若反相电压V(sl,bl)大于1v时，其可变电阻的阻值将发生高阻变(RESET态，100K欧)。如果两端电压小于1V时，阻值将保持当前的阻值状态。

敏感放大器(sense)为互相反馈串联的环路反相器，如图4，根据其两端信号连接电阻阻值的不同来鉴别信号电压，并放大信号使两端数据q、qb最终保持在稳定的高电压或低电压上，实现对数据的锁存。

参考电阻模块由一个固定阻值的电阻单元和一个NMOS三级管串联构成，如图5，其作用是在敏感放大器开通工作时作为参考电阻，使敏感放大器能够准确的区分RRAM单元当前的高阻或低阻状态，从而正确的鉴别两端信号并最终保持信号电位。其中vwl用于控制NMOS管，使之能够打开到地的通路，使qb接地。根据RRAM的测试数据可知，RRAM的高阻值主要分布在100K欧附近，但仍有少量阻值在60K附近，低阻值主要分布在10K欧附近，故此处设定参考电阻Rref为30K，目的是能够准确的将RRAM的高阻与低阻区分。

数据通路由上拉电路和下拉电路构成，实现对输出数据fuseq端的0、1输出。如图6，上拉电路由两个PMOS管组成，P2为弱上拉管。在输出使能EN无效(EN＝0)时，fuseq会被导通的P1管上拉至高电平，保持缺省数据1，此时P2管也导通上拉；当输出使能信号EN＝1时，n1管导通，P1管关断，n2管的状态取决于来自敏感放大器的qb信号：

若qb为1，则n2导通，fuseq端到地的通路即导通，此时弱上拉管p2不足将fuseq拉至高，故fuseq被下拉到地，端口数据由缺省数据1变为数据0，同时p2管关断；

反之若qb为0，则n2管不开通，此时fuseq依旧保持缺省数据1，同时P2管保持上拉导通，fuseq继续保持数据1。

如上述，数据通路输出端口fuseq的值将根据qb的不同值实现对数据0、1的输出和保持。

图7为本实用新型单元的整体电路示意，在需要对该单元写操作时主要是通过对RRAM单元的常规操作来实现可变电阻Rcell阻值的阻变效应，然后通过敏感放大器根据两端的电阻不同，感应放大得到q/qb的最终数值，实现对数据的存储。对单元进行写操作时主要包括阻变操作、初始化数据、数据感应三步骤操作：

1、阻变操作：主要是通过常规的RRAM单元操作，对RRAM进行编程和擦除操作实现RRAM单元的阻变发生，如图8为RRAM阻变发生操作条件，当对阻变单元两端(bl/sl)给予阻变操作时(set擦除操作或reset编程操作)，RRAM单元即实现低阻阻变或高阻阻变、否则保持当前阻值。如此在操作RRAM之后，Rcell将固定的保持在高阻值或低阻值状态。

2、初始化数据操作：是通过vwl打开下拉通路，将敏感放大器两端的q、qb数据下拉到地，实现对两端数据的复位初始化操作，为之后的数据感应提供初始状态，从而保证敏感放大器的正确工作，如图9。

3、数据感应操作：该步骤主要是依靠敏感放大器对数据进行识别和保持，决定了最终数据的成功写入。如上述阻变操作后，RRAM阻变单元为固定的高阻(100K)或低阻(10K)，结合参考电阻30K，敏感放大器相当于两端q、qb分别连接两个固定阻值的电阻。经过初始化数据后，q、qb被复位到地。此时开通敏感放大器工作时(打开vddf电压)，由于电阻值的不同，两端的数据经过敏感放大器会出现短暂的竞争过程，由于阻值的不同，电阻较小的一方最终会被下拉至地，而另一方相应的变为高电平，最终会稳定在一个平衡状态并保持最终的电平。如图10a，当RRAM单元阻变值为高阻时，经过数据感应后，阻值较小的qb将最终为0，而另一侧q为高电平。同理阻变为低阻时，如图10b所示，阻值较小的q将为0，另一侧qb则为高电平。图10b为步骤1、2的控制序列。图10c为控制操作序列示意图。两个阶段分别完成数据的初始化和数据的感应工作。具体操作时各信号状态如表1。

表1各操作步骤信号状态及控制序列

如上述，根据本实用新型单元，通过对RRAM单元的阻变操作，结合敏感放大器，最终可以实现数据0或1的写入并存储在qb端。由于RRAM的非易失性，该实用新型单元可以实现类似于efuse的数据存储功能。当需要芯片修复替换操作时，通过开启数据通路模块可实现对数据的读取，进行后续工作。读数据操作可结合上述数据通路的功能描述。另外由于RRAM可以实现多次的擦除和编程，如果出现编程错误的情况，可以对RRAM进行重复操作确保操作的正确，所以本实用新型单元可以实现多次的数据存储和复写，大大提高了单元的应用复用性，增加了芯片的修复机会。

Claims (5)

1.一种基于阻变存储单元RRAM的存储单元，其特征在于：包括敏感放大器、参考电阻电路以及数据通路；

所述敏感放大器的一端连接RRAM，另一端连接参考电阻电路，敏感放大器根据两端电阻阻值感应出q端信号和qb端信号，使敏感放大器最终在高电压态或低电压态，实现对数据的锁存；

所述参考电阻电路用于向敏感放大器提供一个参考电阻；

所述数据通路用于通过输出端口fuseq实现输出数据的0、1输出。

2.根据权利要求1所述的基于阻变存储单元RRAM的存储单元，其特征在于：所述敏感放大器为互相反馈串联的环路反相器，所述敏感放大器的输入端与RRAM的位线连接。

3.根据权利要求2所述的基于阻变存储单元RRAM的存储单元，其特征在于：所述参考电阻电路由阻值固定的电阻单元和NMOS三级管串联组成，所述参考电阻电路连接在敏感放大器(sense)的输出端。

4.根据权利要求1或2或3所述的基于阻变存储单元RRAM的存储单元，其特征在于：所述数据通路包括上拉电路和下拉电路，

所述上拉电路包括通过漏端连接的PMOS管P1和PMOS管P2，其中PMOS管P2为弱上拉管；所述PMOS管P1的栅端连接数据输出使能en，所述PMOS管P2的漏端连接输出端口fuseq；

所述下拉电路包括通过漏端连接的NMOS管n1和NMOS管n2，所述NMOS管n2的栅端连接qb端，所述NMOS管n1的栅端连接数据输出使能en，所述NMOS管n1的源端与PMOS管P1的漏端连接。

5.根据权利要求4所述的基于阻变存储单元RRAM的存储单元，其特征在于：所述参考电阻电路提供的参考电阻位于RRAM的高阻值和低阻值之间。