CN109584932A - 记忆体装置及其操作方法 - Google Patents

记忆体装置及其操作方法 Download PDF

Info

Publication number
CN109584932A
CN109584932A CN201811141355.7A CN201811141355A CN109584932A CN 109584932 A CN109584932 A CN 109584932A CN 201811141355 A CN201811141355 A CN 201811141355A CN 109584932 A CN109584932 A CN 109584932A
Authority
CN
China
Prior art keywords
voltage
logic state
memory elements
unit
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811141355.7A
Other languages
English (en)
Other versions
CN109584932B (zh
Inventor
李嘉富
池育德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109584932A publication Critical patent/CN109584932A/zh
Application granted granted Critical
Publication of CN109584932B publication Critical patent/CN109584932B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G11C2013/0066—Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell

Landscapes

  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种记忆体装置及其操作方法。记忆体装置包含：记忆元单元、耦合至记忆元单元的写入电路及耦合至写入电路的控制逻辑电路。通过改变记忆元单元的相对电阻状态，写入电路是配置以利用第一电压将记忆元单元转化为第一逻辑状态，且比较流过记忆元单元的第一电流与第一参考电流。基于第一逻辑状态的读出及第一电流与第一参考电流之间的比较，控制逻辑电路是配置以判定第一逻辑状态是否成功地被写入记忆元单元。

Description

记忆体装置及其操作方法
技术领域
本揭露是关于一种记忆体装置及其操作方法，特别是关于一种可变电阻式随机存取记忆体装置及其操作方法。
背景技术
近年来，非习知的非挥发性记忆体(nonvolatile memory，NVM)已为人所知，例如：铁电随机存取记忆体(ferroelectric random access memory，FRAM)装置、相变化随机存取记忆体(phase-change random access memory，PRAM)装置以及可变电阻式随机存取记忆体(resistive random access memory，RRAM)装置。特别地是，在高电阻状态及低电阻状态之间存在转换行为的可变电阻式随机存取记忆体装置具有各种优于习知非挥发性记忆体的优点。此优点包含例如与互补式金属氧化物半导体(complementary-metal-oxide-semiconductor，CMOS)技术相容的制造步骤、低成本制程、致密的结构、灵活的延展性、快速转换性以及高集成密度等。
一般而言，可变电阻式随机存取记忆体装置或较特别的可变电阻式随机存取记忆元单元包含顶电极(例如阳极)及底电极(例如阴极)，并具有可变式电阻介电层插入前述两者之间。当写入可变电阻式随机存取记忆元单元时，施加“设定”电压穿过顶电极及底电极，以将可变式电阻介电层自第一电阻[例如高电阻状态(high resistance state，HRS)]改变成第二电阻[例如低电阻状态(low resistance state，LRS)]。接着，施加“重设”电压(例如：绝对值小于设定电压)穿过顶电极及底电极，以将可变式电阻介电层自第二电阻变回第一电阻，例如自低电阻状态至高电阻状态。因此，低电阻状态及高电阻状态可分别对应至可变电阻式随机存取记忆元单元的逻辑“1”及逻辑“0”(或反之亦然)。
然而，当对习知可变电阻式随机存取记忆体装置的可变电阻式随机存取记忆元单元进行此写入操作时，流过可变电阻式随机存取记忆元单元的位元电流是不被监控，其是不良地影响可变电阻式随机存取记忆元单元的耐久性(即可变电阻式随机存取记忆元单元的元件寿命)。特别地，由于可变电阻式随机存取记忆元单元的电阻在写入操作时变化，而不监控位元电流，可变电阻式随机存取记忆元单元可能被过度写入，进而导致缩短可变电阻式随机存取记忆元单元的耐久性。再者，此过度写入的可变电阻式随机存取记忆元单元的数目增加，典型地被称为拖尾位元(tailing bits)，会减少习知可变电阻式随机存取记忆体装置的产量。因此，习知可变电阻式随机存取记忆体装置并不完全地令人满意。
发明内容
本揭露的一态样提供一种记忆体装置。此记忆体装置包含：记忆元单元、耦合至记忆元单元的写入电路及耦合至写入电路的控制逻辑电路。通过改变记忆元单元的相对电阻状态，写入电路是配置以利用第一电压将记忆元单元转化为第一逻辑状态，且比较流过记忆元单元的第一电流与第一参考电流。基于第一逻辑状态的读出及第一电流与第一参考电流之间的比较，控制逻辑电路是配置以判定第一逻辑状态是否成功地被写入记忆元单元。
本揭露的另一态样提供一种方法，此方法包含：提供第一电压，以通过改变记忆元单元的相对电阻状态，转化记忆元单元为第一逻辑状态；比较流过记忆元单元的第一电流与第一参考电流；以及监测第一电流与第一参考电流之间的比较与第一逻辑状态的读出，以判定第一逻辑状态是否成功地被写入记忆元单元。
本揭露的再一态样提供一种方法，此方法包含：提供第一电压，以转化记忆元单元为第一逻辑状态；比较对应至第一电压并流过记忆元单元的第一电流与第一参考电流；当第一电流是高于第一参考电流时，比较具有第一逻辑状态的记忆元单元的读出逻辑状态与第一逻辑状态，以决定是否停止提供第一电压至记忆元单元，或者提供第二电压，以仍旧转化记忆元单元为第一逻辑状态；以及当第一电流是低于第一参考电流时，提供第三电压，以仍旧转化记忆元单元为第一逻辑状态，并比较对应至第三电压并流过记忆元单元的第三电流与第三参考电流，其中第二电压及第三电压是不同于第一电压。
附图说明
根据以下详细说明并配合附图阅读，使本揭露的态样获致较佳的理解。需注意的是，如同业界的标准作法，许多特征并不是按照比例绘示的。事实上，为了进行清楚讨论，许多特征的尺寸可以经过任意缩放。
图1是绘示根据一些实施例的可变电阻式随机存取记忆体装置的方块示意图；
图2A是绘示根据一些实施例的图1的可变电阻式随机存取记忆体装置的写入电路的例示电路示意图；
图2B是绘示根据一些实施例的图1的可变电阻式随机存取记忆体装置的读取电路的例示电路示意图；
图3是绘示根据一些实施例的图1的可变电阻式随机存取记忆体装置的例示操作方法的流程图；
图4是绘示根据一些实施例的基于图3的方法操作图1的可变电阻式随机存取记忆体装置时的多种信号的例示波形；
图5是绘示根据一些实施例的图1的可变电阻式随机存取记忆体装置及习知可变电阻式随机存取记忆体装置的比较个别耐久度的例示图表。
具体实施方式
以下揭露提供许多不同实施例或例示，以实施发明的不同特征。以下叙述的成份和排列方式的特定例示是为了简化本揭露。这些当然仅是做为例示，其目的不在构成限制。举例而言，第一特征形成在第二特征之上或上方的描述包含第一特征和第二特征有直接接触的实施例，也包含有其他特征形成在第一特征和第二特征之间，以致第一特征和第二特征没有直接接触的实施例。许多特征的尺寸可以不同比例绘示，以使其简化且清晰。除此之外，本揭露在各种例示中会重复元件符号及/或字母。此重复的目的是为了简化和明确，并不表示所讨论的各种实施例及/或配置之间有任何关系。
再者，空间相对性用语，例如“下方(beneath)”、“在…之下(below)”、“低于(lower)”、“在…之上(above)”、“高于(upper)”等，是为了易于描述附图中所绘示的元素或特征和其他元素或特征的关系。空间相对性用语除了附图中所描绘的方向外，还包含元件在使用或操作时的不同方向。装置可以其他方式定向(旋转90度或在其他方向)，而本文所用的空间相对性描述也可以如此解读。
本揭露提供包含由控制逻辑电路所控制的写入电路及读取电路的新颖的可变电阻式随机存取记忆体装置的各种实施例。在一些实施例中，写入电路是配置以提供写入电压信号至可变电阻式随机存取记忆元单元，以使可变电阻式随机存取记忆元单元转化成逻辑1或0，并监测流过可变电阻式随机存取记忆元单元的写入电流信号，以比较写入电流信号及对应的参考电流信号。为了回应在写入操作时的监测结果，控制逻辑电路可使写入电路迭代地增加写入电压信号的电压等级(以及对应的参考电流信号的电流等级)，或使读取电路提供可变电阻式随机存取记忆元单元的逻辑状态的读出。再者，为了回应逻辑状态的读出(例如：读取操作)，控制逻辑电路可决定预期的逻辑状态是否成功地被写入可变电阻式随机存取记忆元单元，若否，使写入电路迭代地增加写入电压信号的电压等级以及对应的参考电流信号的电流等级，直至预期的逻辑状态成功地被写入可变电阻式随机存取记忆元单元。由于写入及读取监测的结合，上述习知可变电阻式随机存取记忆体装置的问题可有效地被避免。
图1是绘示根据各种实施例的可变电阻式随机存取记忆体装置100的例示方块示意图。如图所示，可变电阻式随机存取记忆体装置100包含可变电阻式随机存取记忆元阵列102(以下称为“阵列102”)、控制逻辑电路104、地址解码器106、写入电路108以及读取电路110。在一些实施例中，阵列102包含多个可变电阻式记忆元单元[例如：自旋转移力矩(spintransfer torque，STT)磁阻式随机存取记忆元(magnetoresistive random accessmemeory，MRAM)单元、无自旋转移力矩的磁阻式随机存取记忆元单元、电阻式记忆体(memristor)随机存取记忆元单元、可变电阻式随机存取记忆元单元、导电桥随机存取记忆元(conductive bridge random access memory，CBRAM)单元等]以行-列配置。为了简洁，在阵列102内的多种可变电阻式记忆元单元在此称为“元单元”。
阵列102的多个元单元是以行-列配置。因此，元单元是配置为沿着多列及多行，且每一个元单元是或可位于各自的列及行地址的组合。在一些实施例中，阵列102中的每一列可包含对应的字元线(word line，WL)及源线(source line，SL)，且阵列102中的每一行可包含对应的位元线(bit line，BL)。如此，阵列102中的每一个元单元可具有各自的字元线、源线及位元线，以电性连接至其他电路，例如写入电路108及读取电路110等，以下做进一步详细说明。
须注意的是，图1所示的方块示意图是为了说明的目的而简化的，故可变电阻式随机存取记忆体装置100可包含一或多个其他电路，其可整合至所示电路(102、104、106、108及110)的一者内或分开地设置。举例而言，可变电阻式随机存取记忆体装置100可包含至少一个多工器电路，其是用以自多行/列中选择一或多行/列。根据一些实施例，此多工器电路可整合至写入电路108及/或读取电路110。再者，可变电阻式随机存取记忆体装置100可包含电路(例如电压控制器)，其是配置以产生阵列102的每一个元单元的设定/重设电压(如上所述)。根据一些实施例，此电压控制器电路可整合至写入电路108或分开地设置为各别的电路。
请继续参阅图1，在一些实施例中，控制逻辑电路104是通过地址解码器106耦合至阵列102。地址解码器106可包含至少一列解码器及一行解码器。在一些实施例中，控制逻辑电路104是配置以提供包含列地址及行地址的地址结合至解码器106。解码器106利用地址结合以使阵列102的元单元生效(例如活化)，其中阵列102是位于由行及列地址结合的地址。一旦被活化，在一些实施例中，控制逻辑电路104可启动存取操作至阵列102中被活化的元单元。根据一些实施例，此存取操作可包含至少一次读取操作(例如：读出阵列102的元单元的逻辑状态)，且为了回应读取操作，存取操作还包含零次或至少一次写入操作，以下再做进一步详细说明。
图2A是绘示根据一些实施例的写入电路108的例示电路示意图。在图2A所绘示的实施例中，写入电路108包含操作放大器(operational amplifier)(典型地被称为“OP”)202、第一晶体管204、第二晶体管206、参考电流来源208及缓冲电路210。
可做为比较器的操作放大器202具有第一输入、第二输入以及输出，其中第一输入及第二输入是配置以分别自控制逻辑电路104获得电压信号201及在节点“X”获得电压信号，而输出是连接至第一晶体管204及第二晶体管206个别的栅极。第一晶体管204是在其个别的源极连接至第一供应电压211(例如：Vdd)，以及在其个别的漏极及节点X连接至例示的元单元102-1。第二晶体管206是在其个别的源接连接至第一供应电压211(例如：Vdd)，以及在其个别的漏极及节点Y连接至电流源208，其中第二晶体管206的栅极是连接至操作放大器202及第一晶体管204的栅极。
配置以提供参考电流信号209的电流源208是连接在节点Y及第二供应电压213(例如：地面)之间。可包含反向器的缓冲电路210是连接至节点Y之间，且是配置以提供写入电流比较信号215至控制逻辑电路104。写入电路108的操作的进一步细节以下进行说明。第一晶体管204及第二晶体管206的每一者是由p型金属氧化物半导体场效晶体管(p-typemetal-oxide-semiconductor field effect transistor，pMOSFET)执行。须理解的是，第一晶体管及第二晶体管(204及206)可分别由各种晶体管或电路单元[例如：双极性接面晶体管(bipolar junction transistor，BJT)、传输栅极等]的任一者执行。
请继续参阅图2A，在一些实施例中，由操作放大器202获得的电压信号201具有个别的电压等级。此电压等级可由控制逻辑电路104迭代地决定，以下参照图3及图4做进一步说明。在一些实施例中，操作放大器202及第一晶体管204形成负回馈回路，其中负回馈回路是来自操作放大器202的输出，并透过晶体管204的栅极及晶体管204的漏极(例如：节点X)回到操作放大器202的第二输入。此负回馈回路可使在节点X的电压信号(以下称为“电压信号X”)的电压等级紧密地跟随电压信号201的电压等级。如此，当控制逻辑电路104更新电压信号201的电压等级时，如上所述，电压信号X的电压等级可随之改变。
在一些实施例中，由于节点X是仅通过一个晶体管(例如：第一晶体管204)连接至第一供应电压211，电压信号X约等于第一供应电压211的电压等级减跨越第一晶体管201的源极及漏极的电压降(例如：第一晶体管204的Vds)。如此，第一供应电压211的电压等级是受Vds加电压信号X的电压等级所控制，其可有效地减少可变电阻式随机存取记忆体装置100整体的能源消耗。
在图2A所绘示的实施例中，在节点X连接至写入电路108的元单元102-1是执行为1-晶体管-1-电阻(1T1R)可变电阻式随机存取记忆元单元，其是包含具有各种电阻值的电阻102-1R及串联连接的选择晶体管102-1T。须注意的是，元单元102-1可以其他任何可变电阻式随机存取记忆元单元的配置(例如：多晶体管-1-电阻可变电阻式随机存取记忆元单元)所执行，其仍是本揭露的范围。
在此具体例中，更特别地，电阻102-1R具有两端，对应至电阻102-1R的顶电极及底电极(图未绘示)，其中的一者是连接至位元线101，而另一者是连接至选择晶体管102-1T的选择晶体管102-1T的漏极。再者，元单元102-1的选择晶体管102-1T的个别的栅极是连接至字元线103，及个别的源极是连接至第二供应电压213。在一些实施例中，选择晶体管102-1T可当作元单元102-1的“开关”。举例而言，当元单元102-1是生效为写入及/或读取时，字元线103是生效为逻辑高(logic high)以使选择晶体管102-1T被打开(由于选择晶体管102-1T的栅极是由字元线103的逻辑状态所闸控，且晶体管102-1T为nMOSFET)。一旦选择晶体管102-1T被打开，沿着元单元102-1的导电路径可由位元线101所形成，穿过电阻102-1R，接着选择晶体管102-1T，然后至源线105。
如上所述，根据一些实施例，电压信号X紧密地跟随电压信号，其可为元单元102-1的设定电压及重设电压。而元单元102-1的位元线101是电性连接至节点X。因此，元单元102-1的设定/重设电压可透过位元线101施加至元单元102-1。在一些实施例中，当设定电压及重设电压的一者施加至元单元102-1时，电流信号205是导通而流过元单元102-1。为了简洁，电压信号201在此是被称为“写入电压信号201”，而电流信号205在此是被称为“写入电流信号205”。更特别地，当写入电压信号201为元单元102-1的设定电压(其是随着电压信号X)时，电压信号X可使元单元102-1从个别的高电阻状态转变成低电阻状态；而当写入电压信号201为元单元102-1的重设电压(其是随着电压信号X)时，电压信号X可使元单元102-1从个别的低电阻状态转变成高电阻状态。据此，写入电流信号205的电流等级可在从低电阻状态至高电阻状态的转变或从高电阻状态至低电阻状态的转变期间或之后改变。在一些实施例中，做为电流反射镜的第一晶体管204及第二晶体管206可从第一晶体管204反射写入电流信号205至第二晶体管206。如此，流过第二晶体管206的电流信号207具有与写入电流信号205的电流等级实质相似的电流等级。
如上所述，电流源208提供参考电流信号209。在一些实施例中，参考电流信号209的电流等级可由控制逻辑电路104迭代地决定，以下将参照图3及图4进一步进行详细说明。在一些实施例中，第二晶体管206、电流源208及缓冲电路210可做为电流监控电路，以通过比较写入电流信号205/207及参考电流信号209监测电流信号207(换言之，写入电流信号205流过元单元102-1)。更特别地，当流过元单元102-1的写入电流信号205的电流等级是高于参考电流信号209时，逻辑高会呈现在节点Y，并导致写入电流比较信号215为逻辑低；而当流过元单元102-1的写入电流信号205的电流等级是低于参考电流信号209时，逻辑低会呈现在节点Y，并导致写入电流比较信号215为逻辑高。写入电流比较信号215的逻辑状态是提供至控制逻辑电路104，以使控制逻辑电路104判定是否增加写入电压信号201的电压等级以及参考电流信号209的电流等级，以下进行进一步详细说明。虽然在图1绘示的实施例中，写入电路108是透过一个线路(例如：母线)连接至控制逻辑电路104，须注意的是，控制逻辑电路104及写入电路108可透过多个线路彼此连接，至少其中的一者是用以通过写入电路108自控制逻辑电路104获得信号(例如：电压信号201)，且至少其中的另一者是用以通过写入电路108发射信号(例如：写入电流比较信号215)至控制逻辑电路104。
图2B是绘示根据一些实施例的读取电路110的例示电路示意图。读取电路110包含晶体管220、晶体管222、晶体管224、晶体管226及晶体管228。晶体管220及晶体管224的每一者是由pMOSFET执行；而晶体管222、晶体管226及晶体管228的每一者是由n型金属氧化物半导体场效晶体管(n-type metal-oxide-semiconductor field effect transistor，nMOSFET)执行。晶体管220、晶体管222、晶体管224、晶体管226及晶体管228的每一者可由不同型式的pMOSFET或任何其他型式的晶体管(例如：双极性接面晶体管、高速电子迁移率晶体管或类似者)执行。
在一些实施例中，晶体管220、晶体管222、晶体管224及晶体管226可做为电流模式或电压模式感应放大器。更特别地，晶体管220及晶体管222是由第一反向器所形成，而晶体管224及晶体管226是由第二反向器所形成，其中第一反向器及第二反向器是彼此跨接在第一供应电压211及晶体管228之间。晶体管228是连接在跨接的第一反向器及第二反向器(分别由晶体管220-222及晶体管224-226所形成)及第二供应电压213之间。晶体管220及晶体管222的个别的漏极是连接在节点Z，其是进一步连接至晶体管224及晶体管226的栅极；且晶体管224及晶体管226的个别的漏极是连接在节点A，其是进一步连接至晶体管220及晶体管220的栅极。在一些实施例中，节点Z是连接至元单元102-1的位元线101，并配置以获得导通流过元单元102-1的电流信号221，且节点A是连接至参考电流源230，并配置以获得由参考电流源230提供的参考电流信号231。
须注意的是，读取电路110的操作应为本领域中具有通常知识者所熟知，故读取电路110的操作在以下仅做简短地描述。电流信号221及电流信号231可当作读取电路110的输入，且在晶体管228被可读取信号229打开后，跨接的第一反向器及第二反向器(分别由晶体管220-222及晶体管224-226所形成)可感测介于电流信号221及电流信号231之间足够大的差值，借以决定元单元102-1所呈现的逻辑状态，其可在晶体管220及晶体管222的栅极被驱动。一旦元单元102-1的逻辑状态被决定，逻辑状态可被提供至控制逻辑电路104，以做为读取电路110的输出。在一些实施例中，当元单元102-1被读取，电流信号221可被当作是“读取”电流信号，其是与当元单元102-1被写入时的写入电流信号205(图2A)不同。典型地，读取电流信号221呈现低于写入电流信号205的电流等级。
图3是绘示根据各种实施例的可变电阻式随机存取记忆体装置100的操作例示方法300的流程图。在各种实施例中，方法300的操作是由绘示于图1至图2B的各种元件所进行。为了说明的目的，以下方法300的实施例是结合图1至图2B进行描述。方法300的说明实施例仅是具体例。因此，应理解的是，任何各种操作可被省略、重新定序及/或增加，且仍为本揭露的范围内。
方法300始于操作302，根据各种实施例，其是对可变电阻式随机存取记忆体阵列的元单元启动存取操作。在一些实施例中，此存取操作可包含至少一次读取操作及零次或至少一次写入操作，以下再进行说明。再者，在一些实施例中，被写入元单元的预设逻辑状态可在操作302中被决定。方法300继续至操作304，根据各种实施例，提供由写入电压信号使用的起始电压等级以及由参考电流信号使用的起始电流等级。在一些实施例中，起始电压等级及起始电流等级可同时被决定，且此起始电压等级及起始电流等级可由控制逻辑电路104所决定，例如基于预设逻辑状态。
方法300继续至判定操作306，根据各种实施例，进行起始读取操作，以判定元单元是否已呈现预设逻辑状态。在一些实施例中，在判定操作306中，若元单元的逻辑状态呈现预设逻辑状态，方法300继续进行操作308，结束存取操作(由于预设逻辑状态已被写入元单元)。另一方面，若元单元的逻辑状态并未呈现预设逻辑状态，方法300继续进行操作310，决定写入电压信号的个别电压等级及参考电流信号的电流等级。
根据一实施例，在操作310中，在操作304中提供的起始电压等级及起始电流等级可分别被决定由写入电压信号及参考电流信号所使用。须注意的是，根据各种实施例，写入电压信号的电压等级及参考电流信号的电流等级可根据彼此并基于可变电阻式随机存取记忆体装置100的操作而被迭代地更新，以下进行说明。
接着，方法继续进行操作312，根据各种实施例，元单元是利用具有起始电压等级的写入电压信号被写入预设逻辑状态，并监测写入电流信号的电流等级。如上所述，在一些实施例中，此写入电流信号包含当元单元被写入时流过元单元的电流信号。方法300继续进行判定操作314，比较写入电流信号的电流等级及参考电流信号的电流等级。如上所述(操作310)，决定被参考电流信号使用的电流等级。换言之，流过元单元的写入电流信号的电流等级是动态地与起始电流等级比较，其中写入电流信号的电流等级可随元单元的电阻变化而改变。
在判定操作314中，若写入电流信号的电流等级是小于起始电流等级，方法300回到操作310。在此状况下，根据一些实施例，在操作310中，可决定写入电压信号的更新电压等级，且借此也可决定参电流信号的更新电流等级。相似地，方法300继续进行操作312，以利用具有“更新”电压等级的写入电压信号以对元单元写入预设逻辑状态，并利用“更新”电流等级监测写入电流信号的电流等级，然后继续进行操作314，当元单元在更新电压等级下被写入时，重新比较写入电流信号的电流等级与参考电流信号的更新电流等级。须注意的是，如上所述，每次写入电压信号的电压等级被更新时，参考电流信号的电流等级会随之更新。在一些实施例中，方法300可迭代地进行此第一回圈操作(操作310、312、314，然后回到操作310)，直至写入电流信号的电流等级等于或大于参考电流信号的判定电流等级(例如：更新电流等级)。
换言之，在判定操作314中，若写入电流信号的电流等级是大于第一电流等级，方法300继续进行操作316，关闭写入路径，并回到判定操作306，以再次检查预设逻辑状态是否已被写入元单元。若是，方法300继续进行操作308，结束存取操作。若否，方法300可迭代地进行第二回圈操作(操作306、310、312、314、316，然后回到操作306)，直至预设逻辑状态已被写入元单元。
图4是绘示根据各种实施例的当进行图3的方法300以操作可变电阻式随机存取记忆体装置100时的多种信号[例如：写入电压信号201、电压信号X、写入电流信号205、参考电流信号209、可写入信号403(由控制逻辑电路104判定及提供)、字元线有效信号403(由控制逻辑电路104判定及提供)、反转写入电流比较信号215’及读取-通过信号405(由控制逻辑电路104判定及提供)]的例示波形。如上所述，方法300的操作是通过图1至图2B内所绘示的个别元件所进行。为了讨论，以下图4的实施例将结合图1至图2B的元件及图3的操作进行说明。
在一些实施例中，可写入信号401是由控制逻辑电路104所提供，以交替启动写入电路108及读取电路110，借以轮流地进行写入及读取操作。在非限制性的具体例中，当可写入信号401被拉至逻辑高状态时，写入电路108被启动，而读取电路110被禁用；当可写入信号401被拉至逻辑低状态时，写入电路108被禁用，而读取电路110被启动。字元线有效信号403亦是由控制逻辑电路104所提供以透过地址解码器106生效字元线(例如：字元线103)，借以允许沿着前述字元线的至少一个元单元(例如：元单元102-1)被读取及/或写入。反转写入电流比较信号215’是逻辑性地反转于写入电流比较信号215，以指出写入电流信号的电流等级及参考电流信号的电流等级之间的比较结果。读取-通过信号405亦是由控制逻辑电路104所提供，以指出预讯逻辑状态是否已被成功地写入至例示元单元102-1。
在一些实施例中，可写入信号401、字元线有效信号403、反转写入电流比较信号215'及读取-通过信号405的每一者是随着时间在逻辑高状态(以下称为“高”)及逻辑低状态(以下称为“低”)之间转换；写入电压信号201及电压信号X的每一者是随着时间在个别的电压等级之间转换；而写入电流信号205及参考电流信号209的每一者是随着时间在个别电流等级之间转换。
在图4绘示的实施例中，元单元102-1是选择以被生效，且逻辑1是预设为被写入元单元102-1，其是对应至操作302。接着，对应至操作304，被写入电压信号201使用的起始电压等级及被参考电流信号209使用的起始电流等级是分别在时间t0之前提供。然后，在时间t0，对应至操作306，由于元单元102-1被读取，可写入信号401为低(写入电路108是被禁用，而读取电路110是被启动)，且字元线有效信号403转移至高，故元单元102-1可被读取。须注意的是，字元线有效信号403具有脉冲宽度，其是延伸自时间t0至时间t1的时间间隔。此时间间隔可被重新定义，根据一些实施例，其是基于元单元102-1允许以被读取所需时间。在此“读取”间隔时，元单元102-1是被读取电路110所读取。
更特别地，在图4中，对应至读取电路110的节点Z(图2B)的电压等级的信号X的电压等级可转换至较高的电压等级，以回应此读取操作；由于写入电路108是被禁用，写入电流信号205的电流等级为低；由于写入电路108是被禁用，且尚未进行在参考电流信号及写入电流信号之间的比较，反转写入电流比较信号215’为低。在此具体例中，由于由读取电路110读出且原本由元单元102-1所呈现的逻辑状态是与预设逻辑状态不一致，控制逻辑电路104决定读取-通过信号405为低。虽然未绘示于图4中，须理解的是，读取电流信号221(图2B)的电流等级可由低转换至回应读取操作的较高的电流等级。
由于在上述具体例中，原本由元单元102-1所呈现的逻辑状态并非预设逻辑状态，然后，自时间t2开始，启动写入操作，其是对应至操作310、312及314。更特别地，在时间t2，可写入信号401转换至高，故写入电路108是被启动(而读取电路110是被禁用)，以使信号X开始跟随写入电压201，其中写入电压201的电压等级是判定为起始电压等级，其是对应至操作310。接着，在时间t3，字元线有效信号403转换为高，故元单元102-1可被写入，其是对应至操作312。更特别地，在此写入操作时，信号X的电压等级转换至约等同于写入电压201的起始电压等级，且写入电流信号205的电流等级转换至较高的电流等级。
基于上述方法300的说明，写入电流信号205的电流等级是在操作312时被监测。而在操作314时，写入电流信号205的电流等级是与参考电流信号209的起始电流等级比较，以决定方法300是否继续进行第一回圈操作或进行操作316。在图4所示的此具体例中，写入电流信号205的电流等级是低于参考电流信号209的起始电流等级，如图4的410所指出，此导致反转写入电流比较信号215’维持为低(由于写入电流比较信号215是输出为高)。如此，方法300继续进行上述的第一回圈操作(即操作310、312、314，再回到操作310)，直至写入电流信号205的电流等级是相等于或大于参考电流信号209的个别的电流等级(例如：更新的电流等级)。须注意的时，由于在时间t2之后，没有进行读取操作，读取-通过信号405维持为低。
相似于读取操作，在一些实施例中，字元线有效信号403亦具有脉冲宽度，其是在写入操作时具有重新定义的时间间隔。举例而言，在写入操作时的字元线有效信号403的时间间隔是自时间t3延伸至时间t4。在此“写入”期间，元单元102-1是被写入电路108所写入。在一些实施例中，在时间t4同时或之后，可写入信号401转换为低(禁用写入电路108)，导致信号X的电压等级转化至接地，借以允许后续的操作可进行在元单元102-1上。
如上所述，启用第一圈操作，可由时间t5开始。在时间t5时，可写入信号401再次转换至高，故写入电路108是被启动(而读取电路110被禁用)，以使信号X开始跟随写入电压201。在此具体例中，写入电压信号201的电压等级是被判定为自起始电压等级更新(例如：增加)，其是对应至操作310。如上所述，当写入电压信号201的电压等级被更新，参考电流信号209的电流等级随之自起始电流等级更新(例如：增加)。为了说明的简洁的目的，在时间t5的此电压等级及电流等级在此分别被称为“第一更新电压等级”及“第一更新电流等级”。然后，在时间t6时，字元线有效信号403再次转换为高，以使元单元102-1可被写入，其是对应至操作312。更特别地，在此写入操作时，写入电流信号205的电流等级是转换至相较于起始电流等级的相对较高的电流等级。
相似地，写入电流信号205的电流等级是在操作312时再次被监测。再者，在操作314时，写入电流信号205的电流等级是与参考电流等级209的第一更新电流等级比较，以判定方法300是否继续进行第一回圈操作或进行操作316。在图4所示的此具体例中，写入电流信号205的电流等级是相等于参考电流信号209的第一更新电流等级，如图4的412所指出，其是导致反转写入电流比较信号215’在时间t7时转换为高(由于写入电流比较信号215是输出为低)。如此，方法300继续进行操作316，关闭写入路径。在一些实施例中，控制逻辑电路104可关闭写入路径，其是通过以下至少一者：浮充电压信号201、拉电压信号201至接地，及使写入电路108将信号X的电压信号拉至接地。如图4所示，信号X的电压等级是在时间t8时拉至接地，且写入电流信号205的电流等级是随之被拉至零。
基于上述说明，方法300回到操作306，以重新检查预设逻辑状态是否已被写入至元单元。若是，方法300继续进行操作308，结束存取操作。若否，方法300可迭代地进行第二回圈操作(操作306、310、312、314、316，然后回到操作306)，直至预设逻辑状态可被写入元单元。因此，在时间t9时，进行其他读取操作。在图4的此具体例中，在读取操作之后，控制逻辑电路104仍可判定预设逻辑状态尚未被写入元单元102-1，以使方法300继续进行第二回圈操作，以进行至少一次写入操作。
如图4所示，接着，在时间t10，可写入信号401再次转换为高，故写入电路108被启动(而读取电路110被禁用)，以使信号X开始跟随写入电压201。在此具体例中，写入电压信号201的电压等级是被判定以自第一更新电压等级再次更新(例如：增加)，其是对应至操作310。如上所述，当写入电压信号201的电压等级被更新，参考电流信号209的电流等级随之自起始电流等级更新(例如：增加)。为了说明的简洁的目的，在时间t10的此电压等级及电流等级在此分别被称为“第二更新电压等级”及“第二更新电流等级”。然后，在时间t11时，字元线有效信号403再次转换为高，以使元单元102-1可被写入，其是对应至操作312。更特别地，在此写入操作时，写入电流信号205的电流等级是转换至相较于第一更新电流等级的相对较高的电流等级。
相似地，写入电流信号205的电流等级是在操作312时再次被监测。再者，在操作314时，写入电流信号205的电流等级是与参考电流等级209的第二更新电流等级比较，以判定方法300是否继续进行第一回圈操作或进行操作316。在图4所示的此具体例中，写入电流信号205的电流等级是相等于参考电流信号209的第二更新电流等级，如图4的414所指出，其是导致反转写入电流比较信号215’在时间t12时转换为高(由于写入电流比较信号215是输出为低)。如此，方法300继续进行操作316，关闭写入路径。如图所示，信号X的电压等级是在时间t13时拉至接地，且写入电流信号205的电流等级是随之被拉至零。
基于上述说明，方法300回到操作306，以重新检查预设逻辑状态是否已被写入至元单元。在图4的此具体例中，在时间t14，进行其他读取操作。在一些实施例中，在读取操作之后，控制逻辑电路104可判定预设逻辑状态被写入元单元102-1，以使读取-通过信号405在时间t15时转换为高。因此，方法300继续进行操作308，结束存取操作。
须注意的是，图4的实施例仅绘示当使用图3的方法300的可变电阻式随机存取记忆体装置100的例示操作。呈现六个阶段以说明操作，且此六个阶段是基于前一个阶段的判定/结果连续地发生。举例而言，在图4中，阶段1对应至方法300的操作306，且由于由元单元102-1所呈现的原始逻辑状态是与预设逻辑状态不一致，操作继续至阶段2。阶段2是对应至方法300的操作310、312及314，且由于写入电流等级不大于起始电流等级，操作继续至阶段3。阶段3是对应至方法300的操作310、312、314及316，且由于写入电流等级大于第一更新电流等级，操作继续至阶段4。阶段4是对应至方法300的操作306，且由于元单元102-1所呈现的逻辑状态仍然与预设逻辑状态不一致，操作继续至阶段5。阶段5对应至方法300的操作310、312、314及316，且由于写入电流等级是大于第一更新电流等级，操作继续至阶段6。阶段6是对应至方法300的操作306，且由于元单元102-1所呈现的逻辑状态是与预设逻辑状态一致，操作结束。
如上所述，利用此写入及读取监控的结合可有效地避免习知可变电阻式随机存取记忆体装置所面对的各种问题，例如可变电阻式随机存取记忆体装置的退火耐久性。图5所示为比较所揭露的可变电阻式随机存取记忆体装置100及习知可变电阻式随机存取记忆体装置的个别耐久性的具体例。如图所示，线501代表所揭露的可变电阻式随机存取记忆体装置100的耐久性曲线，而线503代表习知可变电阻式随机存取记忆体装置的耐久性曲线，其中每一者为“读数(Y轴)”对应“单元电流(X轴)”的函数。在一些实施例中，图5中的读数(例如：可变电阻式随机存取记忆体装置被写入的次数)是对应至可变电阻式随机存取记忆体装置的耐久性；而单元电流是对应至流过可变电阻式随机存取记忆体装置的导通电流。从图5中可看出，习知可变电阻式随机存取记忆体装置(线503)在区域505及区域507中分别具有多个数据点，然而所揭露的可变电阻式随机存取记忆体装置100(线501)的数据点是集中于线501的峰值。这是由于各种原因。举例而言，在区域505内的数据点可能因为习知可变电阻式随机存取记忆体装置缺少写入监测。相反地，所揭露的可变电阻式随机存取记忆体装置100在写入个别元单元时，监测写入电压/电流(例如：图3的方法300的操作312及操作314)，其是避免施加太多电压/电流在元单元上，而降低元单元的耐久性。另外，在区域507内的数据点可能因为习知可变电阻式随机存取记忆体装置缺少读取监测。相反地，所揭露的可变电阻式随机存取记忆体装置100监测元单元是否已被写入预设逻辑状态(例如：图3的方法300的操作306)。如此，元单元可不被过度写入，以避免元单元成为拖尾位元。根据所揭露的可变电阻式随机存取记忆体装置100的写入及读取监测，线501的峰值可有效地推至具有相较于线503(习知可变电阻式随机存取记忆体装置)的较高读数，其呈现较佳的耐久性，且线501可具有较少的拖尾位元(例如：在区域507内较少的数据点)，其呈现较佳的产量。
在一实施例中，一种记忆体装置包含：记忆元单元、耦合至记忆元单元的写入电路及耦合至写入电路的控制逻辑电路。通过改变记忆元单元的相对电阻状态，写入电路是配置以利用第一电压将记忆元单元转化为第一逻辑状态，且比较流过记忆元单元的第一电流与第一参考电流。基于第一逻辑状态的读出及第一电流与第一参考电流之间的比较，控制逻辑电路是配置以判定第一逻辑状态是否成功地被写入记忆元单元。
在一具体例中，上述记忆元单元包含可变电阻式随机存取记忆元单元。
在一具体例中，上述写入电路是配置以决定第一电压，且第一电压是供应电压减掉越过单一晶体管的各别的源极端及漏极端的电压降。
在一具体例中，上述记忆体装置还包含至少一感应放大器，此至少一感应放大器耦合至记忆元单元，且是配置以对控制逻辑电路提供第一逻辑状态的读出。
在一具体例中，当写入电路判定第一电流不低于第一参考电流时，写入电路使控制逻辑电路进一步比较第一逻辑状态的读出与第一逻辑状态。
在一具体例中，当第一逻辑状态的读出是与第一逻辑状态一致时，控制逻辑电路进一步使得写入电路停止提供第一电压至记忆元单元。
在一具体例中，当第一逻辑状态的读出是与第一逻辑状态不一致时，控制逻辑电路进一步使得写入电路利用第二电压仍旧将记忆元单元转化为第一逻辑状态，并比较流过记忆元单元的第二电流与第二参考电流。
在一具体例中，上述第二电压是高于第一电压，且第二参考电流是高于第一参考电流。
在一具体例中，当写入电路判定第一电流是低于第一参考电流时，控制逻辑电路进一步使得写入电路利用第三电压仍旧将记忆元单元转化为第一逻辑状态，并比较流过记忆元单元的第三电流与第三参考电流。
在一具体例中，上述第三电压是高于第一电压，且第三参考电流是高于第一参考电流。
在另一实施例中，一种方法包含：提供第一电压，以通过改变记忆元单元的相对电阻状态，转化记忆元单元为第一逻辑状态；比较流过记忆元单元的第一电流与第一参考电流；以及监测第一电流与第一参考电流之间的比较与第一逻辑状态的读出，以判定第一逻辑状态是否成功地被写入记忆元单元。
在一具体例中，上述记忆元单元包含可变电阻式随机存取记忆元单元。
在一具体例中，其中当第一电流不低于第一参考电流时，上述操作方法还包含比较第一逻辑状态的读出与第一逻辑状态。
在一具体例中，当第一逻辑状态的读出是与第一逻辑状态一致时，上述操作方法还包含停止提供第一电压至记忆元单元。
在一具体例中，当第一逻辑状态的读出是与第一逻辑状态不一致时，上述操作方法还包含提供第二电压，以仍旧转化记忆元单元为第一逻辑状态；以及比较流过记忆元单元的第二电流与第二参考电流。
在一具体例中，上述第二电压是高于第一电压，且第二参考电流是高于第一参考电流。
在一具体例中，当第一电流是低于第一参考电流时，上述操作方法还包含提供第三电压，以仍旧转化记忆元单元为第一逻辑状态；以及比较流过记忆元单元的第三电流与第三参考电流。
在一具体例中，上述第三电压是高于第一电压，且第三参考电流是高于第一参考电流。
在再一实施例中，一种方法包含：提供第一电压，以转化记忆元单元为第一逻辑状态；比较对应至第一电压并流过记忆元单元的第一电流与第一参考电流；当第一电流是高于第一参考电流时，比较具有第一逻辑状态的记忆元单元的读出逻辑状态与第一逻辑状态，以决定是否停止提供第一电压至记忆元单元，或者提供第二电压，以仍旧转化记忆元单元为第一逻辑状态；以及当第一电流是低于第一参考电流时，提供第三电压，以仍旧转化记忆元单元为第一逻辑状态，并比较对应至第三电压并流过记忆元单元的第三电流与第三参考电流，其中第二电压及第三电压是不同于第一电压。
在一具体例中，上述第二电压及第三电压皆高于第一电压，且第二参考电流及第三参考电流皆高于第一参考电流。
上述摘要许多实施例的特征，因此本领域具有通常知识者可更了解本揭露的态样。本领域具有通常知识者应理解利用本揭露为基础可以设计或修饰其他制程和结构以实现和所述实施例相同的目的及/或达成相同优势。本领域具有通常知识者也应了解与此同等的架构并没有偏离本揭露的精神和范围，且可以在不偏离本揭露的精神和范围下做出各种变化、交换和取代。

Claims (10)

1.一种记忆体装置，其特征在于，包含：
一记忆元单元；
一写入电路，耦合至该记忆元单元，通过改变该记忆元单元的一相对电阻状态，该写入电路是配置以利用一第一电压将该记忆元单元转化为一第一逻辑状态，且比较流过该记忆元单元的一第一电流与一第一参考电流；以及
一控制逻辑电路，耦合至该写入电路，且基于该第一逻辑状态的一读出及该第一电流与该第一参考电流之间的比较，该控制逻辑电路是配置以判定该第一逻辑状态是否成功地被写入该记忆元单元。
2.根据权利要求1所述的记忆体装置，其特征在于，该写入电路是配置以决定该第一电压，且该第一电压是一供应电压减掉越过一单一晶体管的各别的一源极端及一漏极端的一电压降。
3.根据权利要求1所述的记忆体装置，其特征在于，当该写入电路判定该第一电流不低于该第一参考电流时，该写入电路使该控制逻辑电路进一步比较该第一逻辑状态的该读出与该第一逻辑状态。
4.根据权利要求3所述的记忆体装置，其特征在于，当该第一逻辑状态的该读出是与该第一逻辑状态一致时，该控制逻辑电路进一步使得该写入电路停止提供该第一电压至该记忆元单元；以及
当该第一逻辑状态的该读出是与该第一逻辑状态不一致时，该控制逻辑电路进一步使得该写入电路利用一第二电压仍旧将该记忆元单元转化为该第一逻辑状态，并比较流过该记忆元单元的一第二电流与一第二参考电流。
5.根据权利要求1所述的记忆体装置，其特征在于，当该写入电路判定该第一电流是低于该第一参考电流时，该控制逻辑电路进一步使得该写入电路利用一第三电压仍旧将该记忆元单元转化为该第一逻辑状态，并比较流过该记忆元单元的一第三电流与一第三参考电流。
6.一种记忆体装置的操作方法，其特征在于，包含：
提供一第一电压，以通过改变一记忆元单元的一相对电阻状态，转化该记忆元单元为一第一逻辑状态；
比较流过该记忆元单元的一第一电流与一第一参考电流；以及
监测该第一电流与该第一参考电流之间的比较与该第一逻辑状态的一读出，以判定该第一逻辑状态是否成功地被写入该记忆元单元。
7.根据权利要求6所述的记忆体装置的操作方法，其特征在于，当该第一电流不低于该第一参考电流时，该操作方法还包含：
比较该第一逻辑状态的该读出与该第一逻辑状态。
8.根据权利要求7所述的记忆体装置的操作方法，其特征在于，当该第一逻辑状态的该读出是与该第一逻辑状态一致时，该操作方法还包含：
停止提供该第一电压至该记忆元单元；以及
当该第一逻辑状态的该读出是与该第一逻辑状态不一致时，该操作方法还包含：
提供一第二电压，以仍旧转化该记忆元单元为该第一逻辑状态；以及
比较流过该记忆元单元的一第二电流与一第二参考电流。
9.根据权利要求6所述的记忆体装置的操作方法，其特征在于，当该第一电流是低于该第一参考电流时，该操作方法还包含：
提供一第三电压，以仍旧转化该记忆元单元为该第一逻辑状态；以及
比较流过该记忆元单元的一第三电流与一第三参考电流。
10.一种记忆体装置的操作方法，其特征在于，包含：
提供一第一电压，以转化一记忆元单元为一第一逻辑状态；
比较对应至该第一电压并流过该记忆元单元的一第一电流与一第一参考电流；
当该第一电流是高于该第一参考电流时，比较该记忆元单元的一读出逻辑状态与该第一逻辑状态，以决定是否停止提供该第一电压至该记忆元单元，或者提供一第二电压，以仍旧转化该记忆元单元为该第一逻辑状态；以及
当该第一电流是低于该第一参考电流时，提供一第三电压，以仍旧转化该记忆元单元为该第一逻辑状态，并比较对应至该第三电压并流过该记忆元单元的一第三电流与一第三参考电流，其中该第二电压及该第三电压是不同于该第一电压。
CN201811141355.7A 2017-09-28 2018-09-28 记忆体装置及其操作方法 Active CN109584932B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762564617P 2017-09-28 2017-09-28
US62/564,617 2017-09-28
US15/904,093 2018-02-23
US15/904,093 US10546638B2 (en) 2017-09-28 2018-02-23 Resistive random access memory device

Publications (2)

Publication Number Publication Date
CN109584932A true CN109584932A (zh) 2019-04-05
CN109584932B CN109584932B (zh) 2021-02-26

Family

ID=65808971

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811141355.7A Active CN109584932B (zh) 2017-09-28 2018-09-28 记忆体装置及其操作方法

Country Status (3)

Country Link
US (4) US10546638B2 (zh)
CN (1) CN109584932B (zh)
TW (1) TWI686802B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023061036A1 (zh) * 2021-10-15 2023-04-20 浙江驰拓科技有限公司 一种mram的写入方法、装置以及电路

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10818349B2 (en) * 2018-09-27 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Programming method and reading method for memory device
US11069742B2 (en) * 2019-11-23 2021-07-20 Tetramem Inc. Crossbar array circuit with parallel grounding lines
CN112787657B (zh) * 2021-01-11 2022-05-17 杭州电子科技大学 一种可编程忆阻器逻辑电路
JP2022127409A (ja) * 2021-02-19 2022-08-31 富士通株式会社 計算機および計算方法
CN113437964B (zh) * 2021-06-10 2022-09-16 安徽大学 一种由rram构成的可阻态区分且可重构的运算电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140010026A1 (en) * 2012-07-05 2014-01-09 SK Hynix Inc. Nonvolatile memory device, operating method thereof, and data storage device having the same
US20140219002A1 (en) * 2013-02-07 2014-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for adaptive timing write control in a memory
CN106158016A (zh) * 2015-05-13 2016-11-23 旺宏电子股份有限公司 集成电路与其相关的方法
CN106328197A (zh) * 2015-07-07 2017-01-11 华邦电子股份有限公司 存储器写入装置以及方法
CN106558335A (zh) * 2015-09-30 2017-04-05 华邦电子股份有限公司 存储器驱动装置以及方法
CN106875973A (zh) * 2015-12-10 2017-06-20 旺宏电子股份有限公司 存储装置与其操作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69524572T2 (de) * 1995-04-28 2002-08-22 St Microelectronics Srl Leseverstärkerschaltung für Halbleiterspeicheranordnungen
WO2010085405A1 (en) * 2009-01-22 2010-07-29 Rambus Inc. Maintenance operations in a dram
KR101948153B1 (ko) * 2012-03-12 2019-02-14 삼성전자주식회사 저항성 메모리 장치 및 그것의 데이터 쓰기 방법
US20140050010A1 (en) * 2012-08-15 2014-02-20 Kabushiki Kaisha Toshiba Semiconductor memory device and file memory system
KR102154296B1 (ko) * 2012-12-18 2020-09-14 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치의 구동 방법 및 비휘발성 메모리 장치
US9437293B1 (en) * 2015-03-27 2016-09-06 Intel Corporation Integrated setback read with reduced snapback disturb
US10026486B1 (en) * 2017-03-06 2018-07-17 Sandisk Technologies Llc First read countermeasures in memory

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140010026A1 (en) * 2012-07-05 2014-01-09 SK Hynix Inc. Nonvolatile memory device, operating method thereof, and data storage device having the same
US20140219002A1 (en) * 2013-02-07 2014-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for adaptive timing write control in a memory
CN106158016A (zh) * 2015-05-13 2016-11-23 旺宏电子股份有限公司 集成电路与其相关的方法
CN106328197A (zh) * 2015-07-07 2017-01-11 华邦电子股份有限公司 存储器写入装置以及方法
CN106558335A (zh) * 2015-09-30 2017-04-05 华邦电子股份有限公司 存储器驱动装置以及方法
CN106875973A (zh) * 2015-12-10 2017-06-20 旺宏电子股份有限公司 存储装置与其操作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023061036A1 (zh) * 2021-10-15 2023-04-20 浙江驰拓科技有限公司 一种mram的写入方法、装置以及电路

Also Published As

Publication number Publication date
TW201926345A (zh) 2019-07-01
US10930347B2 (en) 2021-02-23
US20210183444A1 (en) 2021-06-17
US11232836B2 (en) 2022-01-25
US20200027506A1 (en) 2020-01-23
CN109584932B (zh) 2021-02-26
US20200152266A1 (en) 2020-05-14
TWI686802B (zh) 2020-03-01
US20190096483A1 (en) 2019-03-28
US10546638B2 (en) 2020-01-28
US10726918B2 (en) 2020-07-28

Similar Documents

Publication Publication Date Title
CN109584932A (zh) 记忆体装置及其操作方法
CN101167138B (zh) 电子元件、存储装置及半导体集成电路
TWI632552B (zh) 電阻式隨機存取記憶體電路以及電阻式隨機存取記憶體列的形成方法
CN101199023B (zh) 半导体存储装置
US9666272B2 (en) Resistive change element arrays using resistive reference elements
US7259983B2 (en) Page buffer architecture for programming, erasing and reading nanoscale resistive memory devices
US20110058405A1 (en) Memory Cell With Proportional Current Self-Reference Sensing
EP2124229A1 (en) Resistive memory device with diodic characteristic
CN110797062B (zh) 忆阻器的读写电路及读写方法
CN107305783A (zh) 针对双极性操作的存储器装置及方法
JP5069339B2 (ja) 不揮発性可変抵抗素子の抵抗制御方法
US20110299323A1 (en) Floating Source Line Architecture for Non-Volatile Memory
TWI514384B (zh) 半導體記憶體裝置與其驅動方法
CN107068180A (zh) 电阻式随机存取存储器装置以及感测电路
JPWO2007074504A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
Mbarek et al. On the design and analysis of a compact array with 1T1R RRAM memory element
US9058872B2 (en) Resistance-based random access memory
CN104145308B (zh) 非易失性半导体存储装置
TWI529716B (zh) 電阻式隨機存取記憶體電路以及讀取方法
CN101354910A (zh) 一种新型的相变存储器的读操作方法
Ravi et al. Memristor based memories: defects, testing, and testability techniques
WO2018207353A1 (en) Writing apparatus and method for complementary resistive switch
JPWO2018051931A1 (ja) 半導体装置およびそのプログラミング方法
US11355191B2 (en) Method for programming a phase-change memory device of differential type, phase-change memory device, and electronic system
JP5100778B2 (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant