CN106328197A - 存储器写入装置以及方法 - Google Patents

存储器写入装置以及方法 Download PDF

Info

Publication number
CN106328197A
CN106328197A CN201510391984.5A CN201510391984A CN106328197A CN 106328197 A CN106328197 A CN 106328197A CN 201510391984 A CN201510391984 A CN 201510391984A CN 106328197 A CN106328197 A CN 106328197A
Authority
CN
China
Prior art keywords
voltage
write
current
electric current
writing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510391984.5A
Other languages
English (en)
Other versions
CN106328197B (zh
Inventor
林立伟
蔡宗寰
林家鸿
曾逸贤
郑如杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201510391984.5A priority Critical patent/CN106328197B/zh
Priority to US15/190,569 priority patent/US9620208B2/en
Publication of CN106328197A publication Critical patent/CN106328197A/zh
Application granted granted Critical
Publication of CN106328197B publication Critical patent/CN106328197B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G11C2013/0066—Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种存储器写入装置，包括：电压产生器、电阻式随机存取存储器、电流检测器以及控制器。电压产生器用以产生写入电压。电阻式随机存取存储器接收写入电压而产生写入电流。电流检测器用以检测写入电流。控制器执行写入程序，其中写入程序包括利用电压产生器逐步增加写入电压，并利用电流检测器检测写入电流；找出写入电流的最大值并设为参考电流；利用电压产生器继续增加写入电压，并判断电流检测器检测的写入电流是否不小于参考电流；当写入电流不小于参考电流时，控制器利用电压产生器停止输出写入电压。

Description

存储器写入装置以及方法
技术领域
本发明有关于一种存储器写入装置以及方法，特别有关于一种将电阻式随机存取存储器重置(reset)的装置以及方法。
背景技术
在集成电路中，电阻式随机存取存储器(resistive random access memory,RRAM)为下一代非挥发性存储器元件的整合技术。电阻式随机存取存储器为包括复数电阻式随机存取存储器单元的架构，其中每一电阻式随机存取存储器单元利用阻抗值，而非利用电荷，储存一位元的数据。特别的是，每一电阻式随机存取存储器单元包括一电阻式金属层，其阻抗值能够调整以代表逻辑“0”或逻辑“1”，也就是低阻抗状态代表逻辑“0”，高阻抗状态代表逻辑“1”。电阻式随机存取存储器装置的操作原则为，通常作为绝缘的介电材料可在够高的电压的作用下而形成导电丝(filament)或导电路径(conduction path)。导电丝或导电路径的形成为电阻式随机存取存储器的形成操作(forming operation)，该够高的电压称之为形成电压。
导电路径的形成可通过不同的机制，包括缺陷、金属迁移及其他的机制所产生。各种不同的介电材料皆可用于电阻式随机存取存储器，就算导电丝或导电路径形成，也可被重置(reset)(也就是，打断导电丝或导电路径而产生高阻抗)或利用适当的偏压而设置(set)(也就是重新形成导电丝或导电路径，而产生较低的阻抗)。
发明内容
本发明目的在于克服上述问题，提供一种存储器写入装置及相关方法。
本发明所提出一种存储器写入装置，包括：一电压产生器、一电阻式随机存取存储器、一电流检测器以及一控制器。上述电压产生器用以产生一写入电压。上述电阻式随机存取存储器接收上述写入电压而产生一写入电流。上述电流检测器检测上述电阻式随机存取存储器的上述写入电流。上述控制器执行一写入程序，其中上述写入程序包括：利用上述电压产生器逐步增加上述写入电压，并利用上述电流检测器检测上述写入电流；找出上述写入电流的最大值并设为一参考电流；利用上述电压产生器继续增加上述写入电压，并判断上述电流检测器检测的上述写入电流是否不小于上述参考电流；当上述写入电流不小于上述参考电流时，上述控制器利用上述电压产生器停止输出上述写入电压。
根据本发明的一实施例，上述利用上述电压产生器逐步增加上述写入电压，并利用上述电流检测器检测上述写入电流的步骤包括：当上述写入电压为一第一电压时，利用上述电流检测器检测上述写入电流为一第一电流；将上述第一电流储存于一第一暂存器；以及利用上述电压产生器将上述第一电压增加一既定增量。
根据本发明的一实施例，上述找出上述写入电流的最大值并设为上述参考电流的步骤包括：当上述写入电压为一第二电压时，利用上述电流检测器检测上述写入电流为一第二电流，其中上述第二电压为上述第一电压加上上述既定增量；判断上述第二电流是否小于上述第一电流；以及当上述第二电流小于上述第一电流时，将上述第一电流设为上述参考电流并储存于一第二暂存器。
根据本发明的一实施例，上述找出上述写入电流的最大值并设为上述参考电流的步骤更包括：当上述第二电流并未小于上述第一电流时，将上述第二电流储存于上述第一暂存器；以及利用上述电压产生器将上述第二电压增加上述既定增量。
根据本发明的一实施例，当上述写入电流小于上述参考电流时，利用上述电压产生器继续增加上述写入电压。
本发明更提出一种存储器写入方法，适用于对一电阻式随机存取存储器施加一写入电压而产生一写入电流，包括：逐步增加上述写入电压并检测对应的上述写入电流；找出上述写入电流的最大值并设为一参考电流；继续增加上述写入电压并判断对应的上述写入电流是否不小于上述参考电流；以及当上述写入电流不小于上述参考电流时，停止输出上述写入电压。
根据本发明的一实施例，上述逐步增加上述写入电压并检测对应的上述写入电流的步骤包括：当上述写入电压为一第一电压时，检测上述写入电流为一第一电流；将上述第一电流储存于一第一暂存器；以及将上述第一电压增加一既定增量。
根据本发明的一实施例，上述找出上述写入电流的最大值并设为上述参考电流的步骤包括：当上述写入电压为一第二电压时，检测上述写入电流为一第二电流，其中上述第二电压为上述第一电压加上上述既定增量；判断上述第二电流是否小于上述第一电流；以及当上述第二电流小于上述第一电流时，将上述第一电流设为上述参考电流并储存于一第二暂存器。
根据本发明的一实施例，上述找出上述写入电流的最大值并设为上述参考电流的步骤包括：当上述第二电流并未小于上述第一电流时，将上述第二电流储存于上述第一暂存器；以及将上述第二电压增加上述既定增量。
根据本发明的一实施例，当上述写入电流小于上述参考电流时，继续增加上述写入电压。
附图说明
图1为显示根据本发明的一实施例所述的磁性随机存取存储器的写入电流以及写入电压的关系图；
图2为显示根据本发明的一实施例所述的存储器写入装置的方块图；以及
图3为显示根据本发明的一实施例所述的存储器写入方法的流程图。
附图标号
101 写入曲线
200 存储器写入装置
201 电压产生器
202 电阻式随机存取存储器
203 电流检测器
204 控制器
VL 写入电压
VW 第一电压
VX 第二电压
VY 第三电压
VZ 第四电压
IL 写入电流
IM 最大电流
IS 最小电流
A 第一状态点
B 第二状态点
C 第三状态点
D 第四状态点
S1～S9 步骤流程
具体实施方式
为使本发明的上述目的、特征和优点能更明显易懂，下文特例举一较佳实施例，并配合所附附图，来作详细说明如下：
以下将介绍根据本发明所述的较佳实施例。必须要说明的是，本发明提供了许多可应用的发明概念，在此所揭露的特定实施例，仅是用于说明达成与运用本发明的特定方式，而不可用以局限本发明的范围。
图1显示根据本发明的一实施例所述的电阻式随机存取存储器的写入电流以及写入电压的关系图。如图1所示，写入曲线101显示电阻式随机存取存储器进行重置(reset)操作时，写入电压VL与写入电流IL的关系，其中写入电压VL为施加于电阻式随机存取存储器的两电极的重置电压，写入电流IL为因施加写入电压VL于电阻式随机存取存储器的两电极时所产生的电流。
当重置电阻式随机存取存储器时，写入电压VL自0V开始逐步增加，由于写入电压VL为0V时即具有写入电流IL，因此代表该电阻式随机存取存储器位于低阻抗状态。随着写入电压VL增加至第一电压VW，写入电流IL也在第一状态点A达到最大电流IM。
如写入曲线101所示，当写入电压VL继续增加至第二电压VX时，写入电流IL却下降至最小电流IS，代表电阻式随机存取存储器进行重置操作打断导电丝后而使得阻抗增加，并且电阻式随机存取存储器于第二状态点B达到高阻抗状态。
当电阻式随机存取存储器位于第二状态点B且写入电压VL继续增加至第三电压VY时，写入电流IL与写入电压VL成正比，也就是在第二状态点B以及第三状态点C之间时，电阻式随机存取存储器遵守欧姆定律。并且，当电阻式随机存取存储器于第三状态点C时，写入电流IL再次回到了最大电流IM。
此外，由于电阻式随机存取存储器在第二状态点B之后，写入电流IL便与写入电压VL成正比，代表电阻式随机存取存储器在第二状态点B以及第三状态点C所造成的阻抗变化量趋近于零。换句话说，电阻式随机存取存储器位于第二状态点B以及第三状态点C之间时，已经被完美地重置，也就是导电丝已打断而使得电阻式随机存取存储器为高阻抗状态。
当写入电压VL继续增加至第四电压VZ而到达第四状态点D时，写入电流IL与写入电压VL之间的关系不再遵守欧姆定律而出现阻抗下降的情况，此时电阻式随机存取存储器的阻抗位于高阻抗状态以及低阻抗状态之间，我们称之为过度重置(overreset)。由于电阻式随机存取存储器会因为过度的重置电压而产生焦耳热(JouleHeat)，使得导电丝附近的氧产生热分解而使得断裂的导电丝又重新组合成其他的导电丝，此时电阻式随机存取存储器的阻抗状态发生了反转现象(complementaryswitching)。
为了准确地重置电阻式随机存取存储器并避免发生过度重置，必须限制写入电压VL的增加，使得电阻式随机存取存储器落于第二状态点B以及第三状态点C之间，以达到最佳的重置效果。若是超过第三状态点C的话，电阻式随机存取存储器将有可能发生过度重置的现象。因此，电阻式随机存取存储器的重置操作必须控制于第三状态点C结束，也就是持续检测写入电流IL，当写入电流IL不小于最大电流IM时，随即停止重置操作。
图2显示根据本发明的一实施例所述的存储器写入装置的方块图。如图2所示，存储器写入装置200包括电压产生器201、电阻式随机存取存储器202、电流检测器203以及控制器204。电压产生器201产生写入电压VL，用以重置电阻式随机存取存储器202。
电阻式随机存取存储器202根据电压产生器201所产生的写入电压VL以及接地端所产生的跨压，而产生写入电流IL。电流检测器203用以检测电阻式随机存取存储器202所产生的写入电流IL。根据本发明的一实施例，电流检测器203的跨压为0V，也就是电压产生器201所产生的写入电压VL直接作用于电阻式随机存取存储器202，以下并不考虑电流检测器203所造成的跨压。
控制器204用以执行一写入程序，根据本发明的一实施例，该写入程序用以对电阻式随机存取存储器202进行重置操作。根据本发明的另一实施例，写入程序可包括对电阻式随机存取存储器202进行重置操作以及设定(set)操作。
根据本发明的一实施例，当控制器204执行写入程序对电阻式随机存取存储器202进行重置操作时，控制器204首先利用电压产生器201逐步增加写入电压VL，并利用电流检测器2023持续检测写入电流IL。
根据本发明的一实施例，控制器204利用电压产生器201自0V开始，以一既定增量逐步增加写入电压VL。根据本发明的一实施例，既定增量为0.2V。根据本发明的另一实施例，控制器204以既定时间增加既定增量的斜率，利用电压产生器201连续地增加写入电压VL。
当控制器204根据电流检测器203发现写入电流IL到达最大值时，将该最大值设定为参考电流。也就是，当控制器204发现随着写入电压VL增加，电阻式随机存取存储器202到达图1的第一状态点A时，控制器204将图1的第一电流VW设定为参考电流。
接着，控制器204利用电压产生器201继续增加写入电压VL，并且判断电流检测器203所检测的写入电流IL是否不小于参考电流。当电流检测器203所检测的写入电流IL不小于参考电流时，也就是当写入电流IL大于或等于参考电流时，代表电阻式随机存取存储器202已经到达了图1的第三状态点C，应立即结束写入程序的重置操作。因此，控制器204随即利用电压产生器201停止输出写入电压VL，故写入程序的重置操作随即停止。详细动作流程，将如下所述。
图3显示根据本发明的一实施例所述的存储器写入方法的流程图。根据本发明的一实施例，图3所述的存储器写入方法适用于对一电阻式随机存取存储器进行重置操作。以下针对图3的流程图的叙述，将搭配图2予以详细说明。
首先，图2的控制器204利用电压产生器201，输出写入电压VL的初始值(步骤S1)，开始对电阻式随机存取存储器202进行重置操作。根据本发明的一实施例，写入电压VL的初始值为0V；根据本发明的另一实施例，使用者能够自行设定写入电压VL的初始值。
接着，控制器204利用电流检测器203，用以即时检测电阻式随机存取存储器202因写入电压VL而产生的写入电流IL(步骤S2)，并且将检测的写入电流存入第一暂存器(图2并未显示)而为第一电流(步骤S3)。
随后，控制器204将写入电压VL增加一既定增量(步骤S4)。根据本发明的一实施例，既定增量为0.2V。根据本发明的另一实施例，控制器204以既定时间增加既定增量的斜率，利用电压产生器201连续地增加写入电压VL。
控制器204利用电流检测器203检测写入电流IL而为第二电流(步骤S5)，并且控制器204判断第二电流是否小于第一电流(步骤S6)。根据本发明的一实施例，第二电流代表目前时间点所检测的写入电流IL，第一电流代表上一时间点所检测的写入电流IL。若是第二电流小于第一电流，代表目前时间点所检测到的写入电流IL小于上一时间点所检测到的写入电流IL，也就是写入电流IL于目前时间点开始降低，也意味着上一时间点所检测到的写入电流IL(即，第一电流)为最大电流。
当控制器204判断第二电流的确小于第一电流时，代表第一电流为图1的第一状态点A的最大电流IM，因此将第一电流存入第二暂存器(图2中并未显示)而为参考电流(步骤S7)。
回到步骤S6，当控制器204判断第二电流并未小于第一电流时，代表尚未到达图1的第一状态点A，因此将第二电流(即，利用电流检测器203检测的写入电流IL)存入第一暂存器而替代第一电流，并持续进行步骤S3至步骤S6，直到找到图1的第一状态点A的最大电流IM。
回到步骤S7，当找到图1的第一状态点A的最大电流IM并将其存入第二暂存器而为参考电流后，控制器204继续增加写入电压VL一既定增量(步骤S8)。接着，控制器204判断写入电流IL是否不小于参考电流(步骤S9)。根据本发明的一实施例，在步骤S7、步骤S8以及步骤S9中，图2的电阻式随机存取存储器202正在经历由低阻抗状态转变为高阻抗状态的过程。
在步骤S9中，当写入电流IL不小于参考电流时，代表图2的电阻式随机存取存储器202位于图1的第三状态点C，若是电阻式随机存取存储器202承受超过第三状态点C的写入电压VL的话，有可能进入第四状态点D而发生过度重置(over reset)，进而发生了非理想的反转现象(complementary switching)。
因此，当步骤S9中控制器204判断写入电流IL不小于参考电流时，控制器204随即利用电压产生器201停止输出写入电压VL(步骤S10)。回到步骤S9，当控制器204判断写入电流IL仍小于参考电流时，代表此时电阻式随机存取存储器202尚未到达图1的第三状态点C，故回到步骤S7继续增加写入电压VL一既定增量，使得电阻式随机存取存储器202能够最佳地重置。
根据本发明的一实施例，使用者可增加写入电压来编程电阻式随机存取存储器，以增加电阻式随机存取存储器的数据保存性(data retention)。根据本发明的一实施例，被高写入电压编程的电阻式随机存取存储器，亦可利用图3所示的存储器写入方法而重置(reset)。因此，电阻式随机存取存储器可利用提高写入电压编程以及本发明所述的存储器写入方法，以达到作为多次写入保险丝(multi-time programeFuse)的目的。
以上叙述许多实施例的特征，使本领域相关技术人员能够清楚理解本说明书的形态。本领域相关技术人员能够理解其可利用本发明揭示内容为基础以设计或更动其他工艺及结构而完成相同于上述实施例的目的及/或达到相同于上述实施例的优点。本领域相关技术人员亦能够理解不脱离本发明的精神和范围的等效构造可在不脱离本发明的精神和范围内作任意的更动、替代与润饰。

Claims (10)

1.一种存储器写入装置，其特征在于，所述存储器写入装置包括：
一电压产生器，用以产生一写入电压；
一电阻式随机存取存储器，接收所述写入电压而产生一写入电流；
一电流检测器，检测所述电阻式随机存取存储器的所述写入电流；以及
一控制器，执行一写入程序，其中所述写入程序包括：
利用所述电压产生器逐步增加所述写入电压，并利用所述电流检测器检测所述写入电流；
找出所述写入电流的最大值并设为一参考电流；
利用所述电压产生器继续增加所述写入电压，并判断所述电流检测器检测的所述写入电流是否不小于所述参考电流；
当所述写入电流不小于所述参考电流时，所述控制器利用所述电压产生器停止输出所述写入电压。
2.根据权利要求1所述的存储器写入装置，其特征在于，所述利用所述电压产生器逐步增加所述写入电压，并利用所述电流检测器检测所述写入电流的步骤包括：
当所述写入电压为一第一电压时，利用所述电流检测器检测所述写入电流为一第一电流；
将所述第一电流储存于一第一暂存器；以及
利用所述电压产生器将所述第一电压增加一既定增量。
3.根据权利要求2所述的存储器写入装置，其特征在于，所述找出所述写入电流的最大值并设为所述参考电流的步骤包括：
当所述写入电压为一第二电压时，利用所述电流检测器检测所述写入电流为一第二电流，其中所述第二电压为所述第一电压加上所述既定增量；
判断所述第二电流是否小于所述第一电流；以及
当所述第二电流小于所述第一电流时，将所述第一电流设为所述参考电流并储存于一第二暂存器。
4.根据权利要求3所述的存储器写入装置，其特征在于，所述找出所述写入电流的最大值并设为所述参考电流的步骤更包括：
当所述第二电流并未小于所述第一电流时，将所述第二电流储存于所述第一暂存器；以及
利用所述电压产生器将所述第二电压增加所述既定增量。
5.根据权利要求1所述的存储器写入装置，其特征在于，当所述写入电流小于所述参考电流时，利用所述电压产生器继续增加所述写入电压。
6.一种存储器写入方法，适用于对一电阻式随机存取存储器施加一写入电压而产生一写入电流，其特征在于，所述存储器写入方法包括：
逐步增加所述写入电压并检测对应的所述写入电流；
找出所述写入电流的最大值并设为一参考电流；
继续增加所述写入电压并判断对应的所述写入电流是否不小于所述参考电流；以及
当所述写入电流不小于所述参考电流时，停止输出所述写入电压。
7.根据权利要求6所述的存储器写入方法，其特征在于，所述逐步增加所述写入电压并检测对应的所述写入电流的步骤包括：
当所述写入电压为一第一电压时，检测所述写入电流为一第一电流；
将所述第一电流储存于一第一暂存器；以及
将所述第一电压增加一既定增量。
8.根据权利要求7所述的存储器写入方法，其特征在于，所述找出所述写入电流的最大值并设为所述参考电流的步骤包括：
当所述写入电压为一第二电压时，检测所述写入电流为一第二电流，其中所述第二电压为所述第一电压加上所述既定增量；
判断所述第二电流是否小于所述第一电流；以及
当所述第二电流小于所述第一电流时，将所述第一电流设为所述参考电流并储存于一第二暂存器。
9.根据权利要求8所述的存储器写入方法，其特征在于，所述找出所述写入电流的最大值并设为所述参考电流的步骤包括：
当所述第二电流并未小于所述第一电流时，将所述第二电流储存于所述第一暂存器；以及
将所述第二电压增加所述既定增量。
10.根据权利要求6所述的存储器写入方法，其特征在于，当所述写入电流小于所述参考电流时，继续增加所述写入电压。
CN201510391984.5A 2015-07-07 2015-07-07 存储器写入装置以及方法 Active CN106328197B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510391984.5A CN106328197B (zh) 2015-07-07 2015-07-07 存储器写入装置以及方法
US15/190,569 US9620208B2 (en) 2015-07-07 2016-06-23 Devices and methods for programming a resistive random-access memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510391984.5A CN106328197B (zh) 2015-07-07 2015-07-07 存储器写入装置以及方法

Publications (2)

Publication Number Publication Date
CN106328197A true CN106328197A (zh) 2017-01-11
CN106328197B CN106328197B (zh) 2019-01-25

Family

ID=57728369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510391984.5A Active CN106328197B (zh) 2015-07-07 2015-07-07 存储器写入装置以及方法

Country Status (2)

Country Link
US (1) US9620208B2 (zh)
CN (1) CN106328197B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109584932A (zh) * 2017-09-28 2019-04-05 台湾积体电路制造股份有限公司 记忆体装置及其操作方法
TWI659414B (zh) * 2017-09-13 2019-05-11 日商東芝記憶體股份有限公司 Semiconductor memory device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI671638B (zh) 2018-05-24 2019-09-11 新唐科技股份有限公司 匯流排系統
US11881274B2 (en) * 2021-11-15 2024-01-23 Ememory Technology Inc. Program control circuit for antifuse-type one time programming memory cell array

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118784A (zh) * 2007-09-06 2008-02-06 复旦大学 一种电阻随机存储器的复位操作方法
CN101154444A (zh) * 2006-09-27 2008-04-02 三星电子株式会社 相变存储器件及相关编程方法
CN101882462A (zh) * 2009-05-08 2010-11-10 复旦大学 一种电阻随机存储器的置位操作方法
US20140063899A1 (en) * 2012-08-29 2014-03-06 Micron Technology, Inc. Methods, devices and systems using over-reset state in a memory cell
US20140357046A1 (en) * 2012-02-07 2014-12-04 Intermolecular Inc. ReRAM Cells Including TaXSiYN Embedded Resistors

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012038387A (ja) 2010-08-06 2012-02-23 Toshiba Corp 半導体記憶装置
GB2502568A (en) * 2012-05-31 2013-12-04 Ibm Memory apparatus with gated phase-change memory cells

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154444A (zh) * 2006-09-27 2008-04-02 三星电子株式会社 相变存储器件及相关编程方法
CN101118784A (zh) * 2007-09-06 2008-02-06 复旦大学 一种电阻随机存储器的复位操作方法
CN101882462A (zh) * 2009-05-08 2010-11-10 复旦大学 一种电阻随机存储器的置位操作方法
US20140357046A1 (en) * 2012-02-07 2014-12-04 Intermolecular Inc. ReRAM Cells Including TaXSiYN Embedded Resistors
US20140063899A1 (en) * 2012-08-29 2014-03-06 Micron Technology, Inc. Methods, devices and systems using over-reset state in a memory cell

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI659414B (zh) * 2017-09-13 2019-05-11 日商東芝記憶體股份有限公司 Semiconductor memory device
CN109584932A (zh) * 2017-09-28 2019-04-05 台湾积体电路制造股份有限公司 记忆体装置及其操作方法

Also Published As

Publication number Publication date
US9620208B2 (en) 2017-04-11
US20170011798A1 (en) 2017-01-12
CN106328197B (zh) 2019-01-25

Similar Documents

Publication Publication Date Title
CN106328197A (zh) 存储器写入装置以及方法
Mehonic et al. Emulating the electrical activity of the neuron using a silicon oxide RRAM cell
CN106028857B (zh) 电子烟及其控制方法
CN106373606B (zh) 电阻式存储器装置及其写入方法
CN102411992B (zh) 使用阈值边缘检测的相变存储器状态确定
CN105719691A (zh) 阻变存储器的操作方法及阻变存储器装置
CN108835718A (zh) 一种电子烟功率控制方法及电子烟
CN102403044A (zh) 测试阻变随机访问存储器件的数据保持特性的方法
US9640238B2 (en) Data generating device and data generating method
CN106558335A (zh) 存储器驱动装置以及方法
US10839899B2 (en) Power on reset method for resistive memory storage device
CN106297891A (zh) 一种熔丝存储装置的检测方法及装置
Wang et al. Physics-based modeling of volatile resistive switching memory (RRAM) for crosspoint selector and neuromorphic computing
TWI608484B (zh) 電阻式記憶胞的操作方法及電阻式記憶體
Palma et al. Experimental investigation and empirical modeling of the set and reset kinetics of ag-ges2 conductive bridging memories
CN105591856B (zh) 用于通信的路径上的能量传递
CN109427392A (zh) 电阻式存储装置及其写入方法
CN107342105A (zh) 电阻式记忆胞的写入方法及电阻式内存
González et al. Transient SPICE simulation of Ni/HfO 2/Si-n+ resistive memories
CN106920567A (zh) 一种存储器的刷新方法和装置
TWI579848B (zh) 記憶體寫入裝置以及方法
CN106448727B (zh) 电阻式存储器装置及其读取方法
US10490275B2 (en) Resistive memory storage apparatus and writing method thereof including disturbance voltage
US10490272B2 (en) Operating method of resistive memory element
CN208652929U (zh) 液位开关和热水器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant