CN109427392A - 电阻式存储装置及其写入方法 - Google Patents

电阻式存储装置及其写入方法 Download PDF

Info

Publication number
CN109427392A
CN109427392A CN201710777435.0A CN201710777435A CN109427392A CN 109427392 A CN109427392 A CN 109427392A CN 201710777435 A CN201710777435 A CN 201710777435A CN 109427392 A CN109427392 A CN 109427392A
Authority
CN
China
Prior art keywords
voltage
crystal cell
electric current
memory crystal
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710777435.0A
Other languages
English (en)
Other versions
CN109427392B (zh
Inventor
林立伟
郑隆吉
刘名晏
江焕铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201710777435.0A priority Critical patent/CN109427392B/zh
Priority to US16/105,991 priority patent/US10783962B2/en
Publication of CN109427392A publication Critical patent/CN109427392A/zh
Application granted granted Critical
Publication of CN109427392B publication Critical patent/CN109427392B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提供一种电阻式存储装置及其写入方法，包括：对存储器晶胞施加设定电压以及重置电压当中的其中一者以作为第一选中电压，并且取得存储器晶胞的第一读取电流；对存储器晶胞施加扰动电压，并且取得存储器晶胞的第二读取电流；以及判断第一读取电流以及第二读取电流的大小关系是否符合预设关系，当第一读取电流以及第二读取电流的大小关系不符合预设关系，对存储器晶胞施加设定电压以及重置电压当中的另一者以作为第二选中电压，并且再次对存储器晶胞施加第一选中电压。扰动电压的极性与第一选中电压的极性相反，且扰动电压的绝对值小于第二选中电压的绝对值。另外，一种电阻式存储装置也被提出。

Description

电阻式存储装置及其写入方法
技术领域
本发明涉及一种存储装置及其写入方法，尤其涉及一种电阻式存储装置及其写入方法。
背景技术
近年来电阻式存储器(诸如电阻式随机存取存储器(Resistive Random AccessMemory，RRAM))的发展极为快速，是目前最受瞩目的未来存储器的结构。由于电阻式存储器具备低功耗、高速运作、高密度以及相容于互补式金属氧化物半导体(ComplementaryMetal Oxide Semiconductor，CMOS)制程技术的潜在优势，因此非常适合作为下一世代的非易失性存储器元件。
现行的电阻式存储器通常包括相对配置的上电极与下电极以及位于上电极与下电极之间的介电层。在现行的电阻式存储器可反复地在高低电阻状态间切换以存储数据前，首先需进行通道形成(forming)的程序。形成的程序包括对电阻式存储器施加一偏压，例如正偏压，使电流从上电极流至下电极，使得介电层中产生氧空缺(oxygen vacancy)和氧离子(oxygen ion)而形成电流路径，使电阻式存储器自高阻态(high resistancestate，HRS)变为低阻态(low resistance state，LRS)，以形成导电灯丝(filament)。通常，在所形成的灯丝中，邻近上电极处的部分的直径会小于邻近下电极处的部分的直径。之后，可对电阻式存储器进行重置(reset)或设定(set)，使电阻式存储器分别切换为高阻态与低阻态，以完成数据的存储。此外，当对现行的电阻式存储器进行重置时，包括对电阻式存储器施加与设定时极性相反的反向偏压，使电流从下电极流至上电极。此时，邻近上电极处的氧空缺与部份氧离子结合而中断电流路径，使得灯丝在邻近上电极处断开。当对现行的电阻式存储器进行设定时，包括可对电阻式存储器施加与灯丝形成的程序时极性相同的偏压，使电流从上电极流至下电极。此时，邻近上电极处的氧离子脱离，重新形成氧空缺，使得灯丝在邻近上电极处重新形成。
然而，在现有技术中，在对现行的电阻式存储器进行设定完成之后，虽然可以得到低阻态的存储器晶胞(cell)，且其读取电流大，但是大读取电流无法得知低阻态的存储器晶胞的灯丝是否强健到足以符合高温数据保持能力(High Temperature Data Retention，HTDR)及耐久性(endurance)的检测。类似地，在对现行的电阻式存储器进行重置完成之后，虽然可以得到高阻态的存储器晶胞，且其读取电流小，但是小读取电流无法得知高阻态的存储器晶胞的灯丝是否强健到足以符合高温数据保持能力及耐久性的检测。
发明内容
本发明提供一种电阻式存储装置及其写入方法，其灯丝强健，且高温数据保持能力良好及耐久性佳。
本发明的电阻式存储装置的写入方法包括：对存储器晶胞施加设定电压以及重置电压当中的其中一者以作为第一选中电压，并且取得存储器晶胞的第一读取电流；对存储器晶胞施加扰动电压，并且取得存储器晶胞的第二读取电流；以及判断第一读取电流以及第二读取电流的大小关系是否符合预设关系，当第一读取电流以及第二读取电流的大小关系不符合预设关系，对存储器晶胞施加设定电压以及重置电压当中的另一者以作为第二选中电压，并且再次对存储器晶胞施加第一选中电压。扰动电压的极性与第一选中电压的极性相反，且扰动电压的绝对值小于第二选中电压的绝对值。
在本发明的一实施例中，上述的电阻式存储装置的写入方法还包括：在再次对存储器晶胞施加第一选中电压之前，增加第一选中电压的绝对值。
在本发明的一实施例中，在对存储器晶胞施加第一选中电压之前，上述的存储器晶胞具有高阻态。第一选中电压是设定电压，以及第二选中电压是重置电压。上述的预设关系包括第二读取电流大于或等于第一读取电流。
在本发明的一实施例中，在对存储器晶胞施加第一选中电压之前，上述的存储器晶胞具有低阻态。第一选中电压是重置电压，以及第二选中电压是设定电压。上述的预设关系包括第二读取电流小于第一读取电流。
在本发明的一实施例中，上述的扰动电压的绝对值大于改变存储器晶胞的电阻值的临界电压。扰动电压不改变存储器的状态。
本发明电阻式存储装置包括存储器晶胞阵列以及存储器控制电路。存储器晶胞阵列包括存储器晶胞。存储器控制电路耦接至存储器晶胞阵列。存储器控制电路对存储器晶胞施加设定电压以及重置电压当中的其中一者以作为第一选中电压，并且取得存储器晶胞的第一读取电流。存储器控制电路对存储器晶胞施加扰动电压，并且取得存储器晶胞的第二读取电流。存储器控制电路判断第一读取电流以及第二读取电流的大小关系是否符合预设关系。当第一读取电流以及第二读取电流的大小关系不符合预设关系，存储器控制电路对存储器晶胞施加设定电压以及重置电压当中的第二选中电压，并且再次对存储器晶胞施加第一选中电压。扰动电压的极性与第一选中电压的极性相反，且扰动电压的绝对值小于第二选中电压的绝对值。
基于上述，在本发明的示范实施例中，存储器控制电路依据施加扰动电压前后的存储器晶胞的读取电流的大小关系来决定是否施加第二选中电压以及是否再次施加第一选中电压或者结束写入操作，以维持存储装置的高温数据保持能力以及优化存储装置的耐久性。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1示出本发明一实施例的存储装置的概要示意图。
图2示出本发明一实施例的存储器晶胞中的灯丝经形成程序、重置操作及设定操作的概要示意图。
图3示出本发明一实施例的存储装置的写入方法的步骤流程图。
图4示出本发明另一实施例的存储装置的写入方法的步骤流程图。
图5示出本发明另一实施例的存储装置的写入方法的步骤流程图。
附图标号说明
100：存储装置
110：存储器控制电路
120：存储器晶胞阵列
122：存储器晶胞
210：上电极
212：氧离子
220：下电极
222：氧原子
230：介电层
232：氧空缺
V1：形成电压
V2：重置电压
V3：设定电压
HRS：高阻态
LRS：低阻
S100、S110、S120、S130、S200、S210、S220、S230、S240、S250、S260、S270、S280、S290、S300、S310、S320、S330、S340、S350、S360、S370、S380、S390：方法步骤
具体实施方式
以下提出多个实施例来说明本发明，然而本发明不仅限于所例示的多个实施例。又实施例之间也允许有适当的结合。在本申请说明书全文(包括权利要求)中所使用的“耦接”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。此外，“信号”一词可指至少一电流、电压、电荷、温度、数据、电磁波或任何其他一或多个信号。
图1示出本发明一实施例的存储装置的概要示意图。图2示出本发明一实施例的存储器晶胞中的灯丝经形成程序、重置操作及设定操作的概要示意图。请参考图1及图2，本实施例的存储装置100包括存储器控制电路110以及存储器晶胞阵列120。存储器晶胞阵列120耦接至存储器控制电路110。存储器晶胞阵列120包括多个以阵列方式排列的存储器晶胞122。在本实施例中，电阻式存储器元件122包括上电极210、下电极220以及介电层230。上电极210及下电极220为良好的金属导体，两者的材料可以相同或不相同。介电层230设置在上电极210以及下电极220之间。介电层230包括介电材料，例如包括过渡金属氧化物(Transition Metal Oxide，TMO)。此种结构的存储器晶胞122至少具有两种阻值状态，利用在上电极210及下电极220分别施加不同的电压来改变电阻式存储器元件122的阻值状态，以提供存储数据的功能。
在本实施例中，存储器晶胞122例如具有一晶体管一电阻(1T1R)的结构，或者二晶体管二电阻(2T2R)的结构，其实施方式可以由所属技术领域的技术获致足够的教示、建议与实施说明。本发明对存储器晶胞122的结构并不加以限制。
在本实施例中，存储器控制电路110用以对存储器晶胞122进行形成程序。在此过程中，存储器晶胞122两端的电极持续被施加偏压V1(即形成电压)，以对介电层230产生一个外加电场。在本实施例中，在上电极210施加其值为V1伏特的正电压，在下电极220施加0伏特的电压。此外加电场会将氧原子222分离成氧离子212及氧空缺232。氧空缺232在介电层230中形成灯丝，作为电流传递路径。当外加电场超过临界值时，介电层230会产生介电崩溃现象，从而由高阻态转变为低阻态。此种崩溃并非永久，其阻值仍可改变。
经形成程序的存储器晶胞122具有低阻态。在重置操作时，存储器晶胞122的上电极210被施加0伏特的电压，下电极220被施加其值为V2伏特的正电压。此电压差值是重置电压，例如-V2伏特。经重置操作的存储器晶胞122其状态由低阻态转变为高阻态。接着，在设定操作时，存储器晶胞122的上电极210被施加其值为V3伏特的正电压，下电极220被施加0伏特的电压。此电压差值是设定电压，例如+V3伏特。经设定操作的存储器晶胞122其状态由高阻态转变为低阻态。在本实施例中，重置电压及设定电压的大小及极性仅用以例示说明，不用以限定本发明。在本实施例中，图2所示出的形成程序、重置操作及设定操作仅用以例示说明，不用以限定本发明。
另一方面，对可靠度测试以及商业化而言，存储装置100的高温数据保持能力及耐久性具有决定性的影响。存储装置100的高温数据保持能力之所以会漏失的原因之一在于在高温环境下，氧离子212容易从电极层(例如上电极210)漂移至介电层230，与其中的氧空缺232再次结合，从而可能阻断介电层230中的电流传递路径，也即造成其中的灯丝断裂。
在本发明的示范实施例中，电阻式存储装置的写入方法在存储器晶胞122进行重置操作或设定操作之后，对存储器晶胞122施加扰动电压，并且比较被施加扰动电压前后的存储器晶胞的读取电流，来判断存储器晶胞122是否已经达到稳态。此种写入方式有助于维持存储装置100的高温数据保持能力以及优化存储装置100的耐久性。以下例示多个示范实施例以说明电阻式存储装置的写入方法。
图3示出本发明一实施例的存储装置的写入方法的步骤流程图。请参考图1及图3，在本实施例中，在步骤S100中，存储器控制电路110对存储器晶胞122施加设定电压以及重置电压当中的其中一者以作为第一选中电压，并且取得存储器晶胞122的第一读取电流I1。若存储器晶胞122处于高阻态，则存储器控制电路110对存储器晶胞122施加设定电压，使存储器晶胞122从高阻态转变为低阻态。另一方面，若存储器晶胞122处于低阻态，则存储器控制电路110对存储器晶胞122施加重置电压，使存储器晶胞122从低阻态转变为高阻态。
在本实施例中，第一选中电压的电压值的大小例如是取决于存储器晶胞122的闸极电压或位元线电压，或者取决于第一选中电压的脉冲宽度。并且，在本实施例中，取得存储器晶胞122的第一读取电流I1的方式例如是对存储器晶胞122施加读取电压或验证电压，以侦测存储器晶胞122的电流值的大小。
接着，在步骤S110中，存储器控制电路110对存储器晶胞122施加扰动电压，并且取得存储器晶胞122的第二读取电流I2。第二读取电流I2的取得方式类似于第一读取电流I1。在本实施例中，扰动电压的极性与第一选中电压的极性相反，且扰动电压的绝对值小于设定电压以及重置电压当中的另一者的绝对值。举例而言，若存储器晶胞122在步骤S100中被施加设定电压，则在步骤S110中，存储器控制电路110对存储器晶胞122施加一个绝对值小于重置电压的绝对值且极性与设定电压的极性相反的扰动电压，或可称之为反向干扰(reverse read disturbance)。若存储器晶胞122在步骤S100中被施加重置电压，则在步骤S110中，存储器控制电路110对存储器晶胞122施加一个绝对值小于设定电压的绝对值且极性与重置电压的极性相反的扰动电压。
在另一实施例中，扰动电压的绝对值大于改变存储器晶胞122的电阻值的临界电压，以扰动存储器晶胞122中的氧离子212而改变电阻值，但不致使存储器晶胞122变更阻态。
在步骤S120中，存储器控制电路110判断第一读取电流I1以及第二读取电流I2的大小关系是否符合预设关系。在步骤S120中，当第一读取电流I1以及第二读取电流I2的大小关系符合预设关系，则存储器控制电路110结束写入方法。当第一读取电流I1以及第二读取电流I2的大小关系不符合预设关系，则执行步骤S130。在步骤S130中，对存储器晶胞122施加设定电压以及重置电压当中的另一者以作为第二选中电压。接着，回到步骤S100，以再次对存储器晶胞施加第一选中电压直到第一读取电流I1以及第二读取电流I2的大小关系符合预设关系。
举例而言，若欲将高阻态的存储器晶胞122写为低阻态，则在步骤S100中对存储器晶胞122施加设定电压作为第一选中电压，且所述预设关系例如是被设定为第二读取电流I2大于或等于第一读取电流I1(即I2≧I1)。在步骤S120中，若第二读取电流I2大于或等于第一读取电流I1，则存储器控制电路110结束写入方法，也即不对存储器晶胞122施加重置电压作为第二选中电压。若第二读取电流I2小于第一读取电流I1，则存储器控制电路110会对存储器晶胞122施加重置电压作为第二选中电压，使存储器晶胞122重置为高阻态，接着回到步骤S100，直到第二读取电流I2大于或等于第一读取电流I1。在一实施例中，再次对存储器晶胞122施加设定电压之前，例如可以先增加设定电压的绝对值，再对存储器晶胞122施加绝对值增加后的设定电压。此绝对值增加后的设定电压可作为后续在对存储器晶胞122设定操作时的电压值。
另一方面，若欲将低阻态的存储器晶胞122写为高阻态，则在步骤S100中对存储器晶胞122施加重置电压作为第一选中电压，且所述预设关系例如是被设定为第二读取电流I2小于第一读取电流I1(即I2<I1)。在步骤S120中，若第二读取电流I2小于第一读取电流I1，则存储器控制电路110结束写入方法。若第二读取电流I2大于或等于第一读取电流I1，则存储器控制电路110会对存储器晶胞122施加设定电压作为第二选中电压，使存储器晶胞122设定为低阻态，接着回到步骤S100，直到第二读取电流I2小于第一读取电流I1。在一实施例中，再次对存储器晶胞122施加重置电压之前，例如可以先增加重置电压的绝对值，再对存储器晶胞122施加绝对值增加后的重置电压。此绝对值增加后的重置电压可作为后续在对存储器晶胞122重置操作时的电压值。
因此，在本实施例中，存储装置100的写入方法在存储器晶胞122进行重置操作或设定操作之后，存储器控制电路110会对存储器晶胞122施加扰动电压，并且依据被施加扰动电压前后的存储器晶胞122的读取电流的大小关系，来判断是否再次对存储器晶胞122进行重置操作或设定操作。同时，在第二次进行重置操作或设定操作之时，可增加重置电压或设定电压的大小，以使存储器晶胞122在再次被扰动之后可符合预设关系。此种写入方式有助于维持存储装置100的高温数据保持能力以及优化存储装置100的耐久性。
在本实施例中，存储装置100的写入方法也可作为判断存储器晶胞122的电性是否损坏的分法。例如，若存储器晶胞122施加扰动电压前后的读取电流不符合预设关系，表示存储器晶胞122已损坏，而在后续的数据写入操作时，存储器控制电路110可避免使用此类已损坏的存储器晶胞122。
图4示出本发明另一实施例的存储装置的写入方法的步骤流程图。请参考图1及图4，在本实施例中，在步骤S200中，存储器控制电路110取得存储器晶胞122的状态，例如高阻态。在步骤S210中，存储器控制电路110设定对存储器晶胞122施加扰动电压的次数为一或多次(例如5次或更少)，此次数不用以限定本发明。在步骤S220中，存储器控制电路110设定设定电压的电压值。设定电压的电压值的大小例如是依据存储器晶胞122的闸极电压或位元线电压，或者依据设定电压的脉冲宽度来决定。接着，在步骤S230中，存储器控制电路110对存储器晶胞122施加设定电压，使存储器晶胞122从高阻态转变为低阻态。
在步骤S240中，存储器控制电路110取得存储器晶胞122的第一读取电流I1。在步骤S250中，对存储器晶胞122施加扰动电压。在本实施例中，扰动电压可设定为绝对值小于重置电压且极性与设定电压的极性相反的电压，且扰动电压可大于改变存储器晶胞122的电阻值的临界电压。在步骤S260中，存储器控制电路110取得存储器晶胞122的第二读取电流I2。
在步骤S270中，存储器控制电路110判断第二读取电流I2是否大于或等于第一读取电流I1，也即判断第一读取电流I1及第二读取电流I2的大小关系是否符合预设关系。若第二读取电流I2大于或等于第一读取电流I1，存储器控制电路110结束存储装置100的写入方法。在图4中，标示为LRS者表示在这些步骤中，存储器晶胞122是处于低阻态。
若第二读取电流I2小于第一读取电流I1，存储器控制电路110执行步骤S280，对存储器晶胞122施加重置电压，使存储器晶胞122从低阻态转变为高阻态。在一实施例中，若相对于第一读取电流I1第二读取电流I2减小幅度大于临界百分比，例如15％，或者第二读取电流I2小于电流临界值，例如30微安培(microampere，μA)，存储器控制电路110可判定此存储器晶胞122不够强健(robustness)。此处的临界百分比及电流临界值不用以限定本发明。在步骤S290中，存储器控制电路110增加设定电压之值。接着，存储器控制电路110再次执行步骤S230对存储器晶胞122施加增加后的设定电压。之后，存储器控制电路110依序执行步骤S240至S290直到第二读取电流I2大于或等于第一读取电流I1。
在本实施例中，存储器控制电路110在步骤S210中已设定对存储器晶胞122施加扰动电压的次数，因此，存储器控制电路110重复执行步骤S230至S290的次数不大于在步骤S210中所设定的次数。在一实施例中，存储器控制电路110也可不重复执行步骤S230至S290，也即在第一次施加扰动电压之后，第一读取电流I1及第二读取电流I2的大小关系即符合预设关系。
图5示出本发明另一实施例的存储装置的写入方法的步骤流程图。请参考图1及图5，在本实施例中，在步骤S300中，存储器控制电路110取得存储器晶胞122的状态，例如低阻态。在步骤S310中，存储器控制电路110设定对存储器晶胞122施加扰动电压的次数为一或多次(例如5次或更少)，此次数不用以限定本发明。在步骤S320中，存储器控制电路110设定重置电压的电压值。重置电压的电压值的大小例如是依据存储器晶胞122的闸极电压或位元线电压，或者依据重置电压的脉冲宽度来决定。接着，在步骤S330中，存储器控制电路110对存储器晶胞122施加重置电压，使存储器晶胞122从低阻态转变为高阻态。
在步骤S340中，存储器控制电路110取得存储器晶胞122的第一读取电流I1。在步骤S350中，对存储器晶胞122施加扰动电压。在本实施例中，扰动电压可设定为绝对值小于设定电压且极性与重置电压的极性相反的电压，且扰动电压可大于改变存储器晶胞122的电阻值的临界电压，但不能改变阻值状态。在步骤S360中，存储器控制电路110取得存储器晶胞122的第二读取电流I2。
在步骤S370中，存储器控制电路110判断第二读取电流I2是否小于第一读取电流I1，也即判断第一读取电流I1及第二读取电流I2的大小关系是否符合预设关系。若第二读取电流I2小于第一读取电流I1，存储器控制电路110结束存储装置100的写入方法。在图5中，标示为HRS者表示在这些步骤中，存储器晶胞122是处于高阻态。
若第二读取电流I2大于或等于第一读取电流I1，存储器控制电路110执行步骤S380，对存储器晶胞122施加设定电压，使存储器晶胞122从高阻态转变为低阻态。在步骤S390中，存储器控制电路110增加重置电压之值。接着，存储器控制电路110再次执行步骤S330对存储器晶胞122施加增加后的重置电压。之后，存储器控制电路110依序执行步骤S340至S390直到第二读取电流I2小于第一读取电流I1。
在本实施例中，存储器控制电路110在步骤S310中已设定对存储器晶胞122施加扰动电压的次数，因此，存储器控制电路110重复执行步骤S330至S390的次数不大于在步骤S310中所设定的次数。在一实施例中，存储器控制电路110也可不重复执行步骤S330至S390，也即在第一次施加扰动电压之后，第一读取电流I1及第二读取电流I2的大小关系即符合预设关系。
综上所述，在本发明的示范实施例中，存储器控制电路依据施加扰动电压前后的存储器晶胞的读取电流的大小关系来决定是否施加第二选中电压以及再次施加第一选中电压或者结束写入操作。存储器控制电路也可在增加扰动电压的电压值之后再施加扰动电压给存储器晶胞。存储器控制电路可重复施加第一选中电压、扰动电压以及第二选中电压给存储器晶胞的步骤，直到施加扰动电压前后的存储器晶胞的读取电流的大小关系符合预设关系再结束写入操作。此种写入方式可维持存储装置的高温数据保持能力以及优化存储装置的耐久性。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (14)

1.一种电阻式存储装置的写入方法，包括：
对存储器晶胞施加设定电压以及重置电压当中的其中一者以作为第一选中电压，并且取得所述存储器晶胞的第一读取电流；
对所述存储器晶胞施加扰动电压，并且取得所述存储器晶胞的第二读取电流；以及
判断所述第一读取电流以及所述第二读取电流的大小关系是否符合预设关系，当所述第一读取电流以及所述第二读取电流的大小关系不符合所述预设关系，对所述存储器晶胞施加所述设定电压以及所述重置电压当中的另一者以作为第二选中电压，并且再次对所述存储器晶胞施加所述第一选中电压；
其中所述扰动电压的极性与所述第一选中电压的极性相反，且所述扰动电压的绝对值小于所述第二选中电压的绝对值。
2.根据权利要求1所述的电阻式存储装置的写入方法，还包括：
在再次对所述存储器晶胞施加所述第一选中电压之前，增加所述第一选中电压的绝对值。
3.根据权利要求1所述的电阻式存储装置的写入方法，其中在对所述存储器晶胞施加所述第一选中电压之前，所述存储器晶胞具有高阻态，且所述第一选中电压是设定电压，所述第二选中电压是重置电压。
4.根据权利要求3所述的电阻式存储装置的写入方法，其中所述预设关系包括所述第二读取电流大于或等于所述第一读取电流。
5.根据权利要求1所述的电阻式存储装置的写入方法，其中在对所述存储器晶胞施加所述第一选中电压之前，所述存储器晶胞具有低阻态，且所述第一选中电压是重置电压，所述第二选中电压是设定电压。
6.根据权利要求5所述的电阻式存储装置的写入方法，其中所述预设关系包括所述第二读取电流小于所述第一读取电流。
7.根据权利要求1所述的电阻式存储装置的写入方法，其中所述扰动电压的绝对值大于改变所述存储器晶胞的电阻值的临界电压。
8.一种电阻式存储装置，包括：
存储器晶胞阵列，包括存储器晶胞；以及
存储器控制电路，耦接至所述存储器晶胞阵列，并且所述存储器控制电路对存储器晶胞施加设定电压以及重置电压当中的其中一者以作为第一选中电压，并且取得所述存储器晶胞的第一读取电流；所述存储器控制电路对所述存储器晶胞施加扰动电压，并且取得所述存储器晶胞的第二读取电流；以及所述存储器控制电路判断所述第一读取电流以及所述第二读取电流的大小关系是否符合预设关系，当所述第一读取电流以及所述第二读取电流的大小关系不符合所述预设关系，所述存储器控制电路对所述存储器晶胞施加所述设定电压以及所述重置电压当中的另一者以作为第二选中电压，并且再次对所述存储器晶胞施加所述第一选中电压，其中所述扰动电压的极性与所述第一选中电压的极性相反，且所述扰动电压的绝对值小于所述第二选中电压的绝对值。
9.根据权利要求8所述的电阻式存储装置，其中所述存储器控制电路在再次对所述存储器晶胞施加所述第一选中电压之前，增加所述第一选中电压的绝对值。
10.根据权利要求8所述的电阻式存储装置，其中在对所述存储器晶胞施加所述第一选中电压之前，所述存储器晶胞具有高阻态，且所述第一选中电压是设定电压，所述第二选中电压是重置电压。
11.根据权利要求10所述的电阻式存储装置，其中所述预设关系包括所述第二读取电流大于或等于所述第一读取电流。
12.根据权利要求8所述的电阻式存储装置，其中在对所述存储器晶胞施加所述第一选中电压之前，所述存储器晶胞具有低阻态，且所述第一选中电压是重置电压，所述第二选中电压是设定电压。
13.根据权利要求12所述的电阻式存储装置，其中所述预设关系包括所述第二读取电流小于所述第一读取电流。
14.根据权利要求8所述的电阻式存储装置，其中所述扰动电压的绝对值大于改变所述存储器晶胞的电阻值的临界电压。
CN201710777435.0A 2017-09-01 2017-09-01 电阻式存储装置及其写入方法 Active CN109427392B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710777435.0A CN109427392B (zh) 2017-09-01 2017-09-01 电阻式存储装置及其写入方法
US16/105,991 US10783962B2 (en) 2017-09-01 2018-08-21 Resistive memory storage apparatus and writing method thereof including disturbance voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710777435.0A CN109427392B (zh) 2017-09-01 2017-09-01 电阻式存储装置及其写入方法

Publications (2)

Publication Number Publication Date
CN109427392A true CN109427392A (zh) 2019-03-05
CN109427392B CN109427392B (zh) 2021-01-12

Family

ID=65505643

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710777435.0A Active CN109427392B (zh) 2017-09-01 2017-09-01 电阻式存储装置及其写入方法

Country Status (2)

Country Link
US (1) US10783962B2 (zh)
CN (1) CN109427392B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112802521A (zh) * 2019-11-13 2021-05-14 华邦电子股份有限公司 熟化电阻式随机存取存储器的方法
CN113628651A (zh) * 2020-05-06 2021-11-09 华邦电子股份有限公司 电阻式内存存储装置及其操作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022174874A (ja) * 2021-05-12 2022-11-25 キオクシア株式会社 半導体記憶装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130051164A1 (en) * 2011-08-22 2013-02-28 Samsung Electronics Co., Ltd. Nonvolatile memory devices and methods of driving the same
US20140233299A1 (en) * 2013-02-21 2014-08-21 Sandisk 3D Llc Set/Reset Algorithm Which Detects And Repairs Weak Cells In Resistive-Switching Memory Device
CN105719691A (zh) * 2016-01-22 2016-06-29 清华大学 阻变存储器的操作方法及阻变存储器装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009145308A1 (ja) 2008-05-30 2009-12-03 日本電気株式会社 半導体装置、素子再生回路および素子再生方法
KR101097435B1 (ko) 2009-06-15 2011-12-23 주식회사 하이닉스반도체 멀티 레벨을 갖는 상변화 메모리 장치 및 그 구동방법
US9792985B2 (en) 2011-07-22 2017-10-17 Virginia Tech Intellectual Properties, Inc. Resistive volatile/non-volatile floating electrode logic/memory cell
CN102915762A (zh) 2011-08-03 2013-02-06 中国科学院微电子研究所 阻变存储单元的编程方法
US8773888B2 (en) 2011-08-22 2014-07-08 Samsung Electronics Co., Ltd. Method of operating semiconductor device including variable resistance device
US8958233B2 (en) 2011-10-18 2015-02-17 Micron Technology, Inc. Stabilization of resistive memory
JP5602175B2 (ja) 2012-03-26 2014-10-08 株式会社東芝 不揮発性半導体記憶装置及びそのデータ書き込み方法
JP5902113B2 (ja) 2013-03-13 2016-04-13 株式会社東芝 半導体記憶装置
US9286975B2 (en) 2014-03-11 2016-03-15 Intel Corporation Mitigating read disturb in a cross-point memory
US9240236B1 (en) 2014-12-19 2016-01-19 Intermolecular, Inc. Switching conditions for resistive random access memory cells
US9484094B2 (en) 2015-01-21 2016-11-01 Ememory Technology Inc. Control method of resistive random-access memory
US9595327B2 (en) * 2015-03-06 2017-03-14 Kabushiki Kaisha Toshiba Variable resistance memory device and verify method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130051164A1 (en) * 2011-08-22 2013-02-28 Samsung Electronics Co., Ltd. Nonvolatile memory devices and methods of driving the same
US20140233299A1 (en) * 2013-02-21 2014-08-21 Sandisk 3D Llc Set/Reset Algorithm Which Detects And Repairs Weak Cells In Resistive-Switching Memory Device
CN105719691A (zh) * 2016-01-22 2016-06-29 清华大学 阻变存储器的操作方法及阻变存储器装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112802521A (zh) * 2019-11-13 2021-05-14 华邦电子股份有限公司 熟化电阻式随机存取存储器的方法
CN112802521B (zh) * 2019-11-13 2024-02-23 华邦电子股份有限公司 熟化电阻式随机存取存储器的方法
CN113628651A (zh) * 2020-05-06 2021-11-09 华邦电子股份有限公司 电阻式内存存储装置及其操作方法
CN113628651B (zh) * 2020-05-06 2023-12-08 华邦电子股份有限公司 电阻式内存存储装置及其操作方法

Also Published As

Publication number Publication date
CN109427392B (zh) 2021-01-12
US20190074059A1 (en) 2019-03-07
US10783962B2 (en) 2020-09-22

Similar Documents

Publication Publication Date Title
Zahoor et al. Resistive random access memory (RRAM): an overview of materials, switching mechanism, performance, multilevel cell (MLC) storage, modeling, and applications
US10770141B2 (en) Semiconductor memory devices including a memory array and related method incorporating different biasing schemes
CN103548085B (zh) 多位存储器单元的条件编程
CN108475519B (zh) 包含存储器及其操作的设备及方法
CN105244058B (zh) 使用选择器器件保持特性的非易失性存储器器件感测方法
CN100392758C (zh) 非易失性半导体存储装置
CN101958147B (zh) 一种相变化存储装置及其操作方法
CN110010179A (zh) 电阻式随机存取存储器件及其操作方法
US20140146595A1 (en) Circuit for concurrent read operation and method therefor
US8737151B2 (en) Low read current architecture for memory
US8619457B2 (en) Three-device non-volatile memory cell
CN101958146A (zh) 一种存储器装置及其操作方法
TW201444131A (zh) 具有非線性電流電壓關係的電阻式隨機存取記憶體
CN109427392A (zh) 电阻式存储装置及其写入方法
US11705199B2 (en) Programming memory cells using asymmetric current pulses
CN110060722A (zh) 电阻式存储器存储装置的上电复位方法
CN109509496A (zh) 电阻式存储器元件的操作方法
Ravi et al. Memristor based memories: defects, testing, and testability techniques
TWI629682B (zh) 電阻式記憶體儲存裝置及其寫入方法
CN109410997A (zh) 电阻式存储器存储装置及其写入方法
US20090257264A1 (en) Memory and method of evaluating a memory state of a resistive memory cell
CN109658963B (zh) 电阻式存储器存储装置的操作方法
JP2006147666A (ja) 記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant