CN110797062B - 忆阻器的读写电路及读写方法 - Google Patents

忆阻器的读写电路及读写方法 Download PDF

Info

Publication number
CN110797062B
CN110797062B CN201910877351.3A CN201910877351A CN110797062B CN 110797062 B CN110797062 B CN 110797062B CN 201910877351 A CN201910877351 A CN 201910877351A CN 110797062 B CN110797062 B CN 110797062B
Authority
CN
China
Prior art keywords
voltage
read
memristor
circuit
selector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910877351.3A
Other languages
English (en)
Other versions
CN110797062A (zh
Inventor
王兴晟
黄恩铭
缪向水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201910877351.3A priority Critical patent/CN110797062B/zh
Priority to US17/049,024 priority patent/US11238928B2/en
Priority to PCT/CN2019/117419 priority patent/WO2021051548A1/zh
Publication of CN110797062A publication Critical patent/CN110797062A/zh
Application granted granted Critical
Publication of CN110797062B publication Critical patent/CN110797062B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067—Single-ended amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0042—Read using differential sensing, e.g. bit line [BL] and bit line bar [BLB]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0057—Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种忆阻器的读写电路及读写方法，其中上述读写电路主要包括读电路和写电路，其中写电路包括：与忆阻器存储阵列电连接的第一电压跟随电路及与第一电压选择器，读写电路还包括有与忆阻器存储阵列电连接的第二电压跟随电路及第二电压选择器，通过上述选择器来选择双极写入时的电压稳定跟随，同时在读电路上设置了可变电阻选择接入的方式，将实际读出电压和在相同读电压下的经参考电阻的输出电压输入差分放大器获得读出数据，按照本发明实现的读写电路及读写方法，简化了读写电路，能够提供高速稳定的读写电压，并在读出电路的设计中考虑了忆阻器随机涨落，提高了忆阻器电路的稳定性，其中读电路同样适用于二值与多值忆阻器。

Description

忆阻器的读写电路及读写方法
技术领域
本发明属于忆阻器读写电路领域，更具体地，涉及一种忆阻器的读写电路及读写方法。
背景技术
以忆阻材料为基底的存储器材料，例如以HfOx为基底的材料或类似的材料，可通过对其施加适当的电压，来使忆阻材料在高阻，低阻设置多阻之间进行转换。一般来说低阻态是导电通路形成的状态，具有低阻值，高阻态则是导电通路断开的状态，具有高阻值，通过忆阻材料这种对不同激励的响应形成多种不同的阻态来实现储存或读取数据。
忆阻器的存储和读取操作包括多种幅值大小不同的电压，例如忆阻器读写操作中最基本的操作为set(写1)和reset(写0)操作，而对应于多阻态忆阻器的操作则是加多个相应的set或者reset脉宽来达到相应的电阻态。对于上述的各种操作，需要快速准确地在忆阻器电极端加上电压，同时忆阻器的阻值状态随着各种操作电压地施加发生快速转变，因此施加的写电压必须有较好的稳定性并且不随忆组器阻值的改变而发生漂移改变，否则容易导致写失败或者过操作，使得阻值分布出现更大的随机涨落，导致读出数据出错。
发明内容
针对现有技术的以上缺陷或改进需求，提出一种满足快速稳定的忆阻器读写电路，能够提供高速稳定的读写电压，并在读出电路的设计中考虑了忆阻器随机涨落，提高了忆阻器电路的稳定性。
为实现上述目的，按照本发明，提供了一种忆阻器读写电路，其特征在于，其包括对施加于忆阻器存储单元的读写回路电压，设置电压跟随电路，所述电压跟随电路依据控制信号接选择电压或与所述选择电压对应的对所述忆阻器存储单元形成读写操作回路的导通电压，以此方式对所述读写回路实现开关作用。
进一步地，所述电压跟随电路包括电压选择器，所述电压选择器输入一端接入所述接通回路关闭电压，所述电压选择器另外输入一端接放大器，所述放大器的另外一输入端接入所述操作回路的导通电压，所述放大器输出端连接反馈管，所述电压选择器也接入反馈管以此形成电压跟随回路。
进一步地，所述读写电路应用于双极型忆阻器，与忆阻器存储单元一极电连接的第一电压选择器之间及与忆阻器存储单元另一极和其电连接的第二电压选择器之间，以上两个电连接或其中一个电连接设置所述电压跟随电路，所述第一电压选择器及所述第二电压选择器用于选择所述选择电压输入至所述电压跟随电路。
进一步地，读电路包括输出读出数据的差分放大器，其中所述差分放大器第一支路来自所述忆阻器存储单元的读出信号；
所述读电路还包括可变电阻选择器，所述可变电阻选择器依据控制信号选择相应参考阻值电阻接入参考读电压回路形成第二支路读出信号输入至所述差分放大器。
进一步地，所述参考读电压回路包括第三电压跟随电路，所述第三电压跟随电路包括第三放大器，第三反馈管，其中所述第三放大器一输入端接所述可变电阻选择器的输出，同时与所述第三反馈管及所述第三放大器形成电压跟随回路，所述第三放大器另一输入端接读电压信号。
本发明还公开了一种忆阻器读写电路的写操作方法，其特征在于，上述方法包括如下步骤：
通过第一控制信号将所述选择电压确定为写电压；
通过第二控制信号接通写电压回路，写入端的电压跟随电路保持稳定电压输入。
本发明还公开了一种忆阻器读写电路的读操作方法，其特征在于，上述方法包括如下步骤：
通过第一控制信号将所述选择电压确定为读电压；
通过第二控制信号接通读电压回路，读入端的电压跟随电路保持稳定电压输入，读取信号。
进一步地，所述读操作方法还包括如下步骤：
采集所述忆阻器存储单元的第一路读出信号输入至差分放大器；
生成第四控制信号控制可变选择电阻接入参考读电压回路；
将所述参考读电压回路的读出电压作为第一路参考信号输入至差分放大器(47)；
所述差分放大器依据第一路读出信号及第一路参考信号输出读出数据。
进一步地，所述第四控制信号为由第一路读出信号与参考信号比较生成的控制信号，或者由控制信号选择器随机选择可变电阻接入，读出失败后调整所述控制信号选择器选择其它电阻后继续读操作，直到完成读出，若达到预设次数的读出失败，则判断当前忆阻器存储单元失效。
进一步地，所述第二控制信号接通写电压回路包括如下步骤：
控制所述忆阻器存储单元第一端的所述电压跟随电路接通选择电压；控制所述忆阻器存储单元第二端的所述电压跟随电路接通与所述选择电压对应的与所述忆阻器存储单元形成操作回路的导通电压。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下有益效果：
(1)按照本发明实现的读写电路，通过电压跟随电路中的选择器设置，并通过回路导通信号也作为选择器的一个接收输入，能够在控制信号的作用下实现读写回路的导通，在提供稳定读写电压的同时达到了简化电路的技术效果；
(2)通过选择器选择电压后，对选择好的各类读写电压设置放大器电压跟随电路，达到了快速稳定提供电压的技术效果，并在读写电路的各个需要稳定电压的施加端都进行了放大器电压跟随电路设置；
(3)将读出电路进行了差分的输出设计，并且对参考电压提出了可变参考电阻的读出方式，解决读出电路由于忆阻器电阻差异性引起的读出电路漂移的问题。
附图说明
图1为按照本发明实现的忆阻器读写电路所应用的存储单元示意图；
图2为按照本发明实现的忆阻器读写电路所应用的存储单元的存储基本架构示意图；
图3为按照本发明实现的忆阻器读写电路所应用的存储单元所对应的存储阵列构架示意图；
图4为按照本发明实现的针对忆阻器存储单元的高速读写电路其中一种实施方式的结构框架示意图；
图5为按照本发明实现的针对忆阻器存储单元的高速读写电路其中一种实施方式的具体电路结构示意图；
图6为按照本发明实现的针对忆阻器存储单元的高速读写电路的写方法流程示意图；
图7为按照本发明实现的针对忆阻器存储单元的高速读写电路的读方法其中一种实施例的流程示意图；
图8为按照本发明实现的针对忆阻器存储单元的高速读写电路的读方法另外一种实施例的流程示意图。
所有视图中，同一个附图标记表示相同的结构，其中：
正向输入的电压组，Vforming表示forming操作的正向电压；Vset表示Set操作所需加的正向电压；Vread表示读操作所需要加的正向电压；Vtest表示正向加的测试电压；反向输入电压组，Vreset为reset操作反向电压；Vtest为反向输入测试电压。
11：1T1R结构中的忆阻器单元 12：存储阵列中的位线选择晶体管 13：1T1R结构中的字线晶体管
111：忆阻器上电极 110：忆阻器功能层 112：忆阻 器下电极132：1T1R结构中的晶体管源极 121：位线晶体管开关信号 131：字线晶体管开关信号
21：第一电压跟随电路 22：第二电压跟随电路 31：第一电压选择器(正向电压的4选1选择器，正向输入电压4选1选择器21的控制信号) 32：第二电压选择器(反向电压的2选1选择器，反向输入电压选择器控制信号)
211：第一放大器 212：第一反馈管 213：第三电压选择器(正向电压的2选1选择器)
221：第二放大器(高增益放大器) 222：第二反馈管 223：第四电压选择器
41：第一电流电压转化电路(二极管连接PMOS管212用于将电流转换为电压) 42：电流反馈电路 43：第二电流电压转化电路 44：第三电压跟随电路 45：可变电阻选择器(参考电阻的4选1选择器) 46：可变电阻 47：灵敏差分放大器
441：第三放大器 442：第三反馈管
具体实施方式
图1所示为按照本发明实现的忆阻器读写电路所应用的存储单元的其中一种实施例，其结构包含三个部分，上电极111，功能层110，下电极112，为一种典型的三明治结构，上电极和下电极的电极材料可以为Ti，Ta，TiN，TaN，功能层材料为HfOx。
在本发明所涉及的一种具体实施方式中，忆阻器存储单元的上电极材料为TiN，功能层材料为HfOx，下电极材料为Ti，在这种材料的设置下，对于上述忆阻器存储单元当在上电极加一定的正电压，下电极接0电压时，将执行Set操作，此时将忆阻存储单元置于低阻状态(称为加正向电压)，当在下电极加一定的正电压，上电极接0电压时，将执行Reset操作，将忆阻器至于高阻状态(称为加反向电压)。
当然本发明的读写电路的适用范围并不限定为上述的双极型存储结构的实施例，电极及功能层材料也并不严格限定，本发明的读写电路和读写方法的设计主要是针对施加读写电压的忆阻器的读写电路及读写方法。
图2为按照本发明的其中一种实施例实现的双极型忆阻器读写电路所应用的存储单元的存储基本架构示意图，为传统的1T1R构架，即1个晶体管1个忆阻器单元。其中字线晶体管13的栅极接字线控制信号，漏极接忆阻器的下电极112，上电极111接位选择晶体管12源极。
图3为按照本发明实现的忆阻器读写电路所应用的存储单元所对应的存储阵列构架示意图。位选择晶体管12漏极接一列存储单元的上电极，字选择晶体管13同一行共栅极，由此构成一个N×M的存储阵列，当第X个字选择晶体选中，第Y个位晶体管选中时，将只选中第X行Y列的忆阻器存储单元。
图4为按照本发明实现的针对忆阻器存储单元的高速读写电路其中一种实施方式的结构框架示意图，其中，按照本发明实现的忆阻器读写电路，主要包括两个部分，一个是读电路模块，一个是写电路模块。
其中，读电路模块包括有与忆阻器存储阵列1第一极电极电连接的第一电压跟随电路21及与第一电压跟随电路21电连接的第一电压选择器31，读写电路模块还包括有与忆阻器存储阵列1第二极电极电连接的第二电压跟随电路22及与第二电压跟随电路22电连接的第二电压选择器32；
其中第一电压选择器31，用于针对Forming，Set，Read，Test操作选择相应的电压，其接受外部的控制信号来选择相应的电压施加于第一电压跟随电路21，第一电压跟随电路21的输出接与存储单元上电极111相连的位选择晶体管12的源极；
第二电压选择器32，用于针对第二极的Reset，Test操作选择相应的电压，其接受外部的控制信号选择相应的电压施加于第二电压跟随电路22，第二电压跟随电路22的输出接与存储单元下电极112相连的字选择晶体管13的源极；
其中，作为本发明能够解决保持输入电压稳定性的问题，并且不随忆阻器存储单元阻值的在读写过程中发生快速转变而发生漂移，改进措施主要在于第一电压跟随电路21及第二电压跟随电路22的设置，上述两个电路模块的设置，使得第一电压跟随电路21的输出电压能够稳定输出选择器所选择的电压并施加于选择出的忆阻器存储单元；
其中第一电压跟随电路21包括第一放大器211，第一MOS反馈管212及第三电压选择器213，其中第一放大器211的输入一端接第一电压选择器31的输出，第一放大器的输出接第一MOS反馈管212的栅极，其中，第一放大器211的另外一个输入端与接地信号作为第三电压选择器213的电压选择端，第三电压选择器213的输出端接位选择晶体管12的源极，其中第三电压选择器213的输出端还接第一MOS反馈管212的漏极，第一MOS反馈管212的漏极接位选择晶体管12的源极；
其中第二电压跟随电路22包括第二放大器221，第二MOS反馈管222及第四电压选择器223，其中第二放大器221的输入一端接第二电压选择器32的输出，第二放大器221的输出接第二MOS反馈管222的栅极，其中，第二放大器221的另外一个输入端与接地信号作为第四电压选择器223的电压选择端，第四电压选择器223的输出端接字选择晶体管13的源极，其中第四电压选择器223的输出端还接第二MOS反馈管222的源极，第二MOS反馈管222的源极接字选择晶体管13的源极，第二MOS反馈管222的漏极接一参考电压；
其中读电路4主要包括第一电流电压转化电路41，其中第一电流电压转化电路的输入端接第一MOS反馈管212的源极，输出端一方面接下一级的电流反馈电路42，输出端另一方面还接灵敏差分放大器47，其中第一电流反馈电路42作为一路控制信号，输入可变电阻选择器45的控制端，可变电阻选择器45的输入端接可选择接入的多个电阻值，可变电阻选择器45的输出端接第三电压跟随电路44，第三电压跟随电路44接第二电流电压转化电路43，第二电流电压转化电路43的输出端接灵敏差分放大器47，最后经灵敏差分放大器47的输出读出数据；
进一步地，其中第三电压跟随电路44的电路结构形式包括第三放大器441，第三MOS反馈管442，其中第三放大器441一输入端接可变电阻选择器45的输出，另外一输入端接Vread信号，第三放大器441的输出端接第三MOS反馈管442的栅极，第三放大器441一输入端还接第三MOS反馈管442的源极，其中第三MOS反馈管442的漏极接第二电流电压转化电路43。
进一步地，其中电流反馈模块42为多个比较器组成，可以依据读出电压比较来生成控制信号予可变电阻选择器45，依据控制信号选择相应的可变电阻的阻值，从而能准确读出忆阻器阻值。
电流反馈模块42的工作原理是依据读电路采集的读电压信号来生成一个控制信号，这个控制信号能够选择可变电阻的阻值的接入，实现读电压参考端的输出。其中，对上述电流反馈模块42举出了一种实施方式为多个比较器组成，例如采集的读电压信号输入三个比较器，三个比较器的另外一个输入为三个参考电压信号(例如对应高阻、低阻、中间阻态等)，从而通过比较生成三位的逻辑数字控制信号，实现对可变电阻选择器45的选择控制，当然，比较器可以设置为多个，与多个参考电压信号进行比较，实现更为精准的电压调节控制从而使得电压漂移的读出精度提高。
另外，对于在依据读电压信号生成控制信号的技术方案设计上，以上设置方式为数字化的反馈设置方式，在其它的实施方式中可使用模拟电路的设置方法来实现不同电流电压对应不同电阻接入电路的导通方式来实现可变电阻的选择，在模拟信号反馈控制的实现方式下，第一电流电压转化电路41及电流反馈模块42总体在数字式的实现方式中是利用逻辑输出的控制方式，但在模拟信号的方式中，主要是利用电压电流本身信号的大小来导通相应的可变电阻的阻值的回路，从而使得参考电压端的信号能够随着忆阻器电路阻值的漂移读出参考信号也能相应调整。
基于上述的忆阻器读写电路，本发明也提出了一种忆阻器的读写方法，其中包括如下步骤：
对于写方法而言，如图6中忆阻器存储单元的读写电路的写方法流程示意图所示，主要包括如下主要步骤：
通过第一控制信号选择写电压；
通过第二控制信号导通写电压电路，电压跟随电路保持稳定电压输入到写入端；
进一步地，由于整合简化了写电路，对于双极型忆阻器而言，进一步地，通过第三控制信号使得存储器单元写入端的另外一端接地从而实现忆阻器存储单元相应极的写电压电路导通。
具体来说：通过第一电压选择器31选择第一极性写电压，第三电压选择器213控制端选通第一放大器211的反馈端形成回路，为存储单元加正向电压，同时第四电压选择器223控制端选通第四电压选择器223接地输入端，形成第一极写回路(形成写或擦操作)；
同样的，通过第二电压选择器32选择第二极性写电压，第四电压选择器223控制端选通第二放大器221的反馈端形成回路，为存储单元加反向电压，同时第三电压选择器213控制端选通第三电压选择器213接地输入端，形成第二极写回路(形成写或擦操作)。
如图7中忆阻器存储单元的读写电路的读方法的其中一种实施方式所示，为按照本发明实现的忆阻器的读方法操作主要步骤：
通过第一控制信号选择读电压；
通过第二控制信号导通存储单元的读回路；
采集第一路读出信号输入至差分放大器；
采集第二路读出信号生成控制信号，该控制信号选择合适参考电阻接入参考信号的回路生成第一路参考电压信号；
差分放大器依据第一路读出信号及第一路参考电压信号输出读出数据。
其中，更进一步地，参考回路由电压跟随电路在可变电阻端施加读电压而形成。
具体来说，对于上述的读方法的操作而言：对存储单元施加读电压；读取第一电压跟随电路21上端的电压信号输入灵敏差分放大器47的一端；
生成可变电阻选择器45控制信号，选择可变电阻阻值，在可变电阻上施加同样的读电压，采集读出的电压信号输入灵敏差分放大器47的另外一端，灵敏差分放大器47的输出即为读出数据。
如图8中的忆阻器存储单元的读写电路的读方法的另外一种实施方式所示，按照本发明实现的可变电阻选择器45控制信号的生成，可采集第一电压跟随电路21上端的电压信号，通过电流反馈模块42形成一控制信号选择可变电阻，也可直接由可变电阻选择器45的外部控制端直接形成随机的电阻选择控制信号，如果读出失败再依次选择其它的电阻值接入，直到能够读出，否则判定相应存储单元失效。
其中，如前述在读出电路的介绍中所述，电流反馈模块42的其中一种实施方式为比较器，其工作方式是采集实际存储单元读出信号与参考信号进行比较从而实现对可变电阻的选择信号的生成，以此方式，能够考虑忆阻单元的电阻差异，实现顺利的读出，避免因为电阻差异引起的读出失败。
图5为按照本发明实现的针对忆阻器存储单元的高速读写电路的其中一种实施方式的具体连接电路结构示意图，其中虚线框表示N×M的存储阵列，下面将从Forming，Set，Reset，Read四个操作实施方式进行说明上述读写电路及读写方法的具体实施过程，按照本发明的实施方式实现的忆阻器读写电路，能够快速稳定地写与考虑阻值差异的读，其中：
Forming操作：存储芯片出厂后，将存储单元初始化置1过程；
Set操作：往存储单元加正向电压，将忆阻器置位到低阻的过程；
Reset操作：往存储单元加反向电压，将忆阻器置位到高阻的过程；
Read操作：正向加小电压，读取忆阻器阻值状态的过程。
在本发明的一种实施方式中，为了说明上述读写电路的工作原理，上述高速读写电路的工作过程如下：
(1)Forming操作过程：Forming是将通过控制信号选中的忆阻器存储单元加一定的正向电压(这里用Vforming表示正向电压)，将选中的忆阻器单元初始化到低阻状态。
第一电压选择器31为正向电压的4选1选择器，选择Vforming电压输入第一放大器211，第三电压选择器213为正向电压的2选1选择器，选择输出端接入。此时通过第一反馈管212为一PMOS管，将构成一个反馈回路将正向电压的2选1选择器输出端稳定到Vforming电压，
同时第四电压选择器223为反向电压的2选1选择器，将选择接地端连入。整个存储阵列模组上部分(位线选择晶体管12的漏极)将加上稳定的跟随电压Vforming，而阵列下部分(字线选择晶体管13的源极)将接地。此时通过位线晶体管开关信号121和字线晶体管开关信号131，将从N×M的阵列中选择相应存储单元上端施加正向电压Vforming，实现Forming操作。
(2)Set操作过程，第一电压选择器31(正向电压的4选1选择器)选择Vset电压，经第一反馈管212(PMOS反馈管)做电压跟随作用，整个存储阵列模组上部分(位线选择晶体管12的漏极)将加上稳定的跟随电压Vset，而阵列下部分(字线选择晶体管13的源极)将接地。然后位线晶体管开关信号121和字线晶体管开关信号131选择存储单元相应存储单元上端施加Vset电压，实现Set操作。
(3)Reset操作过程：Reset是将选中的忆阻器单元加一定的反向电压(这里用Vreset表示)，将选中的忆阻器单元置于高阻状态。
首先第二电压选择器32(反向电压的2选1选择器)选择Vreset电压输入第二放大器221，第四电压选择器223(反向电压的2选1选择器)选择输出端接入。
此时通过第二反馈管222(PMOS反馈管)将构成一个反馈回路将第四电压选择器223(反向电压的2选1选择器)输出端稳定到Vreset电压。同时控制正向电压的2选1选择器213将选择接地端连入。
虚线框(整个存储阵列模组)下部分(字线选择晶体管13的源极)将加上稳定的跟随电压Vreset，而阵列上部分(位线选择晶体管12的漏极)将接地。此时通过位线晶体管开关信号121和字线晶体管开关信号131，将从N×M的阵列中选择一个存储单元上端施加反向电压Vreset，实现Reset操作。
(4)Read操作过程：Read操作主要是通过第一电压选择器31(正向电压的4选1选择器)选择Vread电压，第三电压选择器213与第一放大器211将Vread电压施加在存储阵列的上端。而第四电压选择器223(反向电压的2选1选择器)将使存储阵列下端接地。再通过位线晶体管开关信号121和字线晶体管开关信号131将再选择的存储单元上施加一个Vread电压。此时将在整条支路上产生一个读电流；
第一电流电压转化电路(二极管连接PMOS管212用于将电流转换为电压)将在灵敏放大器47一端产生一个电压。同时该电压经过电流反馈电路42将产生一个控制信号，作用于可变电阻选择器45。外部选择器控制信号与电流反馈电路42产生的控制信号同时作用于可变电阻选择器45，选择相应的参考电阻。
第三放大器441与第三反馈管442将Vread电压加到参考电阻上。然后参考电阻的支路电流通过第二电流电压转化电路43转化为电压加到灵敏放大器47另一端。通过灵敏放大器47差分放大进行电压比较，得出存储的数据。
总之，按照本发明实现的忆阻器读写方法，随着操作次数的增加，忆阻器的低阻状态阻值与高阻状态阻值均会发生漂移(包括随机涨落)，那么参考电阻的选择也会发生变化，通过可变参考电阻的选择方式，根据电流反馈模块42的信号(反馈模块可以由多个比较器构成)，选择最佳的参考电阻；或当一次写入并读出失败后，由外部控制信号选择参考电阻，并再次执行读操作，若读出失败，将再选择下一个参考电阻直至所有参考电阻都选择过并还是读出失败，则判断存储单元失效，可启用备用存储单元。
按照本发明实现的读写电路及读写方法，将读与写电路整合到一起，不仅简化了电路，并通过选择器选择电压后放大器电压跟随电路达到了快速稳定提供电压。
值得注意的是，上述实施案例只是举出具体的实施方式，在本发明的其它实施案例中，可以将本发明的读电路模块与其它写电路模块组合，或者是采用本发明的写电路模块与其它读电路模块组合，尤其本发明的读写电路同样适用于多值忆阻器存储器读写。
本实施方式中一些电路限定反馈管为PMOS，但这并不严格限定，依据在电路中的导通方式选择不同的MOS管，针对栅源漏极的回路导通连接设置进行改型选择即可。
另外，作为本发明中的产生控制信号的电流反馈电路，主要是实现实际读出信号与可以是多个或单个的参考信号进行逻辑选择形成控制信号来进行可变电阻阻值的选择，在电路的实现形式上有模拟和数字设计方式。
对于可变电阻选择接入电路的选择电路，其在本技术方案的设计中是依据可能发生电阻漂移的情况下依据不同漂移情况的比较来选择合适的阻值进行读出参考阻值的选择，一种实施方式是通过选择器来进行选择相应阻值接入电路，另外也可通过模拟电路的设计方式来依据读出电压的数值选择导通相应的电路实现参考电阻选择，对于本领域技术人员来说，以上模拟和数字设计的方式的电路设计改型均可实现控制可变电阻的目的。
对于不同的存储单元，高阻和低阻的设置对应写、擦、读等各种操作所施加的正反向电压及对应的读写电路设置，可依据存储单元材料性质设置对称的电路结构形式，也即是说，上述实施例中所涉及的忆阻器为双极性的忆阻器，但是同样对于单极性的忆阻器，或者是其它材料的对应设置使得读写端的电压设置改变，本发明所涉及的读写电路和读写方法各模块也可简单改型实现，即适用于单极性忆阻器，同时针对二值与多值存储单元，读写电路同样适用并可以相应调整。
按照本发明实现的读写电路，需要由控制器进行各类控制信号的产生实现存储单元阵列的选择及读写控制，上述各类控制信号需要有来自忆阻器芯片的整体控制，另外，本实施方式中所举出的选择器、比较器电路结构也为现有技术能够获得，在此不再赘述其具体结构形式。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种忆阻器读写电路，其特征在于，其包括对施加于忆阻器存储单元的读写回路电压，设置电压跟随电路，所述电压跟随电路依据控制信号接选择电压或与所述选择电压对应的对所述忆阻器存储单元形成读写操作回路的导通电压，以此方式对所述读写回路实现开关作用，所述电压跟随电路包括电压选择器，所述电压选择器输入一端接入所述操作回路的导通电压，所述电压选择器另外输入一端接放大器，所述放大器的另外一输入端接入所述选择电压，所述放大器输出端连接反馈管，所述电压选择器也接入反馈管以此形成电压跟随回路。
2.如权利要求1中所述的忆阻器读写电路，其特征在于，所述读写电路应用于双极型忆阻器，与忆阻器存储单元一极电连接的第一电压选择器(31)之间及与忆阻器存储单元另一极和其电连接的第二电压选择器(32)之间，以上两个电连接或其中一个电连接设置所述电压跟随电路，所述第一电压选择器(31)及所述第二电压选择器(32)用于选择所述选择电压输入至所述电压跟随电路。
3.如权利要求1或2中所述的忆阻器读写电路，其特征在于，读电路(4)包括输出读出数据的差分放大器(47)，其中所述差分放大器(47)第一支路来自所述忆阻器存储单元的读出信号；
所述读电路(4)还包括可变电阻选择器(45)，所述可变电阻选择器(45)依据控制信号选择相应参考阻值电阻接入参考读电压回路(43，44)形成第二支路读出信号输入至所述差分放大器(47)。
4.如权利要求3中所述的忆阻器读写电路，其特征在于，所述参考读电压回路(43，44)包括第三电压跟随电路(44)，所述第三电压跟随电路(44)包括第三放大器(441)，第三反馈管(442)，其中所述第三放大器(441)一输入端接所述可变电阻选择器(45)的输出，同时与所述第三反馈管(442)及所述第三放大器(441)形成电压跟随回路，所述第三放大器(441)另一输入端接读电压信号。
5.一种如权利要求1-4中任一项所述的忆阻器读写电路的写操作方法，其特征在于，上述方法包括如下步骤：
通过第一控制信号将所述选择电压确定为写电压；
通过第二控制信号接通写电压回路，写入端的电压跟随电路保持稳定电压输入。
6.一种如权利要求1-4中任一项所述忆阻器读写电路的读操作方法，其特征在于，上述方法包括如下步骤：
通过第一控制信号将所述选择电压确定为读电压；
通过第二控制信号接通读电压回路，读入端的电压跟随电路保持稳定电压输入，读取信号。
7.如权利要求6中所述的忆阻器读写电路的读操作方法，其特征在于，所述读操作方法还包括如下步骤：
采集所述忆阻器存储单元的第一路读出信号输入至差分放大器(47)；
生成第四控制信号控制可变选择电阻接入参考读电压回路；
将所述参考读电压回路的读出电压作为第一路参考信号输入至差分放大器(47)；
所述差分放大器依据第一路读出信号及第一路参考信号输出读出数据。
8.如权利要求7中所述的忆阻器读写电路的的读操作方法，其特征在于，所述第四控制信号为由第一路读出信号与参考信号比较生成的控制信号，或者由控制信号选择器随机选择可变电阻接入，读出失败后调整所述控制信号选择器选择其它电阻后继续读操作，直到完成读出，若达到预设次数的读出失败，则判断当前忆阻器存储单元失效。
9.如权利要求5中的写操作方法，其特征在于，所述第二控制信号接通写电压回路包括如下步骤：
控制所述忆阻器存储单元第一端的所述电压跟随电路接通选择电压；控制所述忆阻器存储单元第二端的所述电压跟随电路接通与所述选择电压对应的与所述忆阻器存储单元形成操作回路的导通电压。
CN201910877351.3A 2019-09-17 2019-09-17 忆阻器的读写电路及读写方法 Active CN110797062B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910877351.3A CN110797062B (zh) 2019-09-17 2019-09-17 忆阻器的读写电路及读写方法
US17/049,024 US11238928B2 (en) 2019-09-17 2019-11-12 Read-write circuit and read-write method of memristor
PCT/CN2019/117419 WO2021051548A1 (zh) 2019-09-17 2019-11-12 忆阻器的读写电路及读写方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910877351.3A CN110797062B (zh) 2019-09-17 2019-09-17 忆阻器的读写电路及读写方法

Publications (2)

Publication Number Publication Date
CN110797062A CN110797062A (zh) 2020-02-14
CN110797062B true CN110797062B (zh) 2021-07-06

Family

ID=69427222

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910877351.3A Active CN110797062B (zh) 2019-09-17 2019-09-17 忆阻器的读写电路及读写方法

Country Status (3)

Country Link
US (1) US11238928B2 (zh)
CN (1) CN110797062B (zh)
WO (1) WO2021051548A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111339579B (zh) * 2020-03-26 2022-07-08 清华大学 电子装置及其操作方法
CN111695678B (zh) * 2020-06-01 2022-05-03 电子科技大学 一种基于忆阻模块阵列的图像标题生成方法
CN112259140B (zh) * 2020-09-24 2023-04-07 浙江驰拓科技有限公司 读出电路以及存储芯片的读出电路
US11373705B2 (en) * 2020-11-23 2022-06-28 Micron Technology, Inc. Dynamically boosting read voltage for a memory device
US11388356B1 (en) * 2021-04-12 2022-07-12 Tetramem Inc. AI fusion pixel sensor using memristors
CN113237562B (zh) * 2021-04-13 2022-08-23 复旦大学 具有盲元记忆和抑制功能的读出电路和红外探测器
CN117558320B (zh) * 2024-01-09 2024-03-26 华中科技大学 一种基于忆阻交叉阵列的读写电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105825885A (zh) * 2016-03-21 2016-08-03 华中科技大学 基于忆阻器的多值存储单元、读写电路及其操作方法
CN106920568A (zh) * 2017-03-10 2017-07-04 东南大学 一种四值忆阻器的读写电路
CN107195323A (zh) * 2017-07-13 2017-09-22 高科创芯(北京)科技有限公司 基于忆阻器的双差分负反馈数据读取电路及其方法
CN206975897U (zh) * 2017-05-10 2018-02-06 南京林业大学 一种忆阻器物理模型特性演示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7920407B2 (en) * 2008-10-06 2011-04-05 Sandisk 3D, Llc Set and reset detection circuits for reversible resistance switching memory material
EP2399261B1 (en) * 2009-02-20 2013-11-20 John Lynch Memory architecture with a current controller and reduced power requirements
US8325508B2 (en) * 2009-06-08 2012-12-04 Panasonic Corporation Writing method for variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device
CN103268772A (zh) 2013-06-03 2013-08-28 上海宏力半导体制造有限公司 读出放大器
US9490011B2 (en) 2013-07-10 2016-11-08 Hewlett Packard Enterprise Development Lp Storage device write pulse control
US10096348B2 (en) * 2015-05-15 2018-10-09 Purdue Research Foundation Memory array with reduced read power requirements and increased capacity
US10431267B2 (en) * 2016-11-28 2019-10-01 SK Hynix Inc. Electronic device and method for driving the same
KR102306347B1 (ko) * 2017-07-05 2021-09-30 에스케이하이닉스 주식회사 집적 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105825885A (zh) * 2016-03-21 2016-08-03 华中科技大学 基于忆阻器的多值存储单元、读写电路及其操作方法
CN106920568A (zh) * 2017-03-10 2017-07-04 东南大学 一种四值忆阻器的读写电路
CN206975897U (zh) * 2017-05-10 2018-02-06 南京林业大学 一种忆阻器物理模型特性演示装置
CN107195323A (zh) * 2017-07-13 2017-09-22 高科创芯(北京)科技有限公司 基于忆阻器的双差分负反馈数据读取电路及其方法

Also Published As

Publication number Publication date
US20210407589A1 (en) 2021-12-30
US11238928B2 (en) 2022-02-01
WO2021051548A1 (zh) 2021-03-25
CN110797062A (zh) 2020-02-14

Similar Documents

Publication Publication Date Title
CN110797062B (zh) 忆阻器的读写电路及读写方法
CN102800360B (zh) 可变电阻元件的成型处理方法和非易失性半导体存储装置
US10395738B2 (en) Operations on memory cells
US8422269B2 (en) Semiconductor memory device
CN110797063B (zh) 忆阻器存储芯片及其操作方法
EP1916665A2 (en) Combined read/write circuit for memory
US20040160798A1 (en) Adaptive programming technique for a re-writable conductive memory device
CN110021322B (zh) 在不同读取模式之间切换的设备和读取存储器的方法
CN109584932B (zh) 记忆体装置及其操作方法
EP2159802A1 (en) Column decoder for non-volatile memory devices, in particular of the phase-change type
US11189343B2 (en) Current-generator circuit
US8446754B2 (en) Semiconductor memory apparatus and method of driving the same
JPWO2007074504A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
CN110827897B (zh) 忆阻器的防过写电路及方法
KR102469810B1 (ko) 멀티-비트 데이터 저장을 위한 이피롬 장치 및 이피롬 장치의 리드 회로
US10186317B2 (en) Phase change memory device and method of operation
JP5044669B2 (ja) 半導体記憶装置
JP5322974B2 (ja) 半導体記憶装置
US11756614B2 (en) Phase change memory device, system including the memory device, and method for operating the memory device
US11355191B2 (en) Method for programming a phase-change memory device of differential type, phase-change memory device, and electronic system
CN117636959A (zh) 驱动电路、存储器装置及其操作方法
JP2023055147A (ja) 記憶回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant