CN103268772A

CN103268772A - 读出放大器

Info

Publication number: CN103268772A
Application number: CN 201310217369
Authority: CN
Inventors: 张圣波; 杨光军
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2013-06-03
Filing date: 2013-06-03
Publication date: 2013-08-28

Abstract

本发明公开一种读出放大器，至少包括：读出放大电路，连接于所选中的存储单元的位线，用于将所选中的存储单元的内容放大读出；位线电压跟随电路，连接于该读出放大电路的两个开关管之间，并与选中存储单元位线的相邻位线相连，以使各位线的位线电压的输入电压跟随相同；以及跟随电路预充电电路，连接于位线电压跟随电路及预充电选通信号，以在该预充电选通信号的控制下进行预充电，通过本发明，可以实现高速准确读出所选单元的存储值的目的。

Description

读出放大器

技术领域

本发明涉及一种读出放大器，特别是涉及一种应用于虚地结构闪存的读出放大器。

背景技术

图1为现有技术一种闪存的闪存阵列示意图。如图1所示，每个存储单元如celln包含C、D上下两个存储位。当WL(0)＝Vwl、CG(0)＝HV、CG(1)＝0、BL<n-1>＝0、BL<n>＝Vbl时，存储单元celln中的存储位D被选中，同时celln中产生电流Icell。存储单元celln通过位线BL<n>连接至读出放大器，位线BL<n>中的电流为Isense。理想情况下，Isense＝Icell，当Isense＞Iref时，DOUT＝1，当Isense＜Iref时，DOUT＝0。

图2为现有技术用于闪存的读出放大器的结构示意图。以连接存储单元celln的读出放大器为例，如图2所示，该读出放大器包括预充电电路20、比较器21以及开关管N1，开关管N1为NMOS管，源极接位线BL<n>，漏极接预充电电路20，预充电电路20包括PMOS管P1、NMOS管N2以及反相器INV1，P1源极接电源电压，栅极接预充电选通信号PREb，漏极接NMOS管N2漏极，N2栅极通过反相器INV1接至源极，源极接开关管N1漏极，P1漏极接比较器21负输入端，并通过PMOS管P2接参考电流Iref，比较器21的正输入端接参考电压VREF，输出Dout为存储位D的存储值，位线BL<n>的相邻位线BL<n+1>及BL<n+2>均通过开关管接一预充电电路。当选中存储位D后，预充电选通信号PREb为低，打开预充电电路20的P1管，N2和反相器INV1的反馈作用使N2的源极输出固定于某电压值，选中存储位D后，开关管N1也是打开的，这样，预充电电压会在位线BL<n>上形成预定电压VBL，因BL<n-1>＝0从而存储位C饱和导通，电流仅和存储单元D的存储信息有关，当Isense＞Iref时，比较器21的负输入端E节点形成低压，从而比较器21的输出DOUT为高电平“1“，相反，当Isense＜Iref时，节点E为高电压，从而比较器21输出DOUT为低电平”0“。

然而，选中存储单元celln后，因同一行的字线和栅极控制电压相同，因此，若临近单元如cellp的位线电压不等如BL<n+1>≠BL<n>，则形成一个电流误差Ileak1，若临近单元如cellq的位线电压不等如BL<n+2>≠BL<n+1>，则形成一个电流误差Ileak2，图3为现有技术之闪存阵列的电流误差形成示意图，电流误差Ileak1连接至所选单元的电压输出端BL<n>，由于误差电流Ileak1的存在，使得Isense≠Icell，这样势必影响所选存储单元的正确读出。

发明内容

为克服上述现有技术的存在的闪存存储单元无法正确读出的问题，本发明的主要目的在于提供一种读出放大器，其可以实现高速准确读出所选单元的存储值的目的。

为达上述及其它目的，本发明提供一种读出放大器，至少包括：

读出放大电路，连接于所选中的存储单元的位线，用于将所选中的存储单元的内容放大读出；

位线电压跟随电路，连接于该读出放大电路的两个开关管之间，并与选中存储单元位线的相邻位线相连，以使各位线的位线电压的输入电压跟随相同；以及

跟随电路预充电电路，连接于位线电压跟随电路及预充电选通信号，以在该预充电选通信号的控制下进行预充电。

进一步地，该位线电压跟随电路包括多个源极跟随器，各源极跟随器的输出端通过一开关管连接选中存储单元位线的相邻位线，正输入端连接于该读出放大电路的两个开关管之间以获得选中存储单元位线电压的输入电压，负输入端与输出端相连并连接于该跟随电路预充电电路，以使选中存储单元位线的相邻位线的输入电压与选中存储单元位线电压的输入电压相同。

进一步地，该位线电压跟随电路包括两个源极跟随器，分别通过一开关管连接选中存储单元位线的相邻位线。

进一步地，该跟随电路预充电电路包括多个预充电模块，每个预充电模块用于连接源极跟随器，并与预充电选通信号相连，以在该预充电选通信号的控制下预充电。

进一步地，每个预充电模块均包括一PMOS管及一NMOS管，该PMOS管源极接电源电压，漏极接该NMOS管漏极，栅极接该预充电选通信号，该NMOS管源极接相应的源极跟随器的输出端，各预充电模块的NMOS管栅极相连，并与该读出放大电路的预充电电路相连。

进一步地，该读出放大电路包括预充电电路、开关电路以及比较电路，该预充电电路连接该预充电选通信号，以在该预充电选通信号进行预充电，该开关电路连接于该预充电电路，并连接于所选中存储单元的位线，该比较电路负输入端连接于该预充电电路，正输入端连接于参考电压，以将选中存储单元的存储信息放大输出。

进一步地，该开关电路包括两个源漏相接的两个NMOS管，其中一NMOS管源极接选中存储单元的位线，另一NMOS的漏极接该预充电电路。

与现有技术相比，本发明一种读出放大器通过增加位线电压跟随电路使得选中存储单元位线的相邻位线的输入电压与选中单元位线电压的输入电压相同，实现了高速准确读出所选单元的存储值的目的。

附图说明

图1为现有技术一种闪存的闪存阵列示意图；

图2为现有技术用于闪存的读出放大器的结构示意图；

图3为现有技术之闪存阵列的电流误差形成示意图；

图4为本发明一种读写放大器之较佳实施例的电路示意图。

具体实施方式

以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。

图4为本发明一种读写放大器之较佳实施例的电路示意图。根据图4，本发明一种读写放大器，应用于虚地结构闪存，包括：读出放大电路40、位线电压跟随电路41以及跟随电路预充电电路42。

其中读出放大电路40连接于所要选中的存储单元的位线，用于将所选存储单元的内容放大读出；位线电压跟随电路41连接于读出放大电路的两开关管之间，并与选中存储单元位线的相邻位线相连，用于使各位线电压的输入电压跟随相同；跟随电路预充电电路42，连接于位线电压跟随电路及预充电选通信号PREb，以在预充电选通信号PREb的控制下进行预充电。

在本发明较佳实施例中，读出放大电路40包括预充电电路401、开关电路402以及比较电路403，预充电电路401包括PMOS管P11、NMOS管N11、反相器INV1，开关电路402包括开关管N12/N13，比较电路403包括PMOS管P12以及比较器CMP11，开关管N12源极接选中存储单元的位线，在本发明较佳实施例中，为存储单元celln的位线BL<n>，选中存储位D后，预充电选通信号PREb信号为低，打开预充电电路401的PMOS管P11，N11和反相器INV1的反馈作用使N11的源极输出固定于某电压值，选中存储位D时，开关管N12和N13也是打开的，开关管N13漏极接预充电电路401，源极接开关管N12的漏极，开关管N12源极接位线BL<n>，这样，预充电电压会在位线BL<n>上形成预定电压VBL，因BL<n-1>＝0，从而存储位C饱和导通，电流仅和存储位D的存储信息有关，当Isense＞Iref时，比较器CMP11的负输入端E节点形成低压，从而比较器CMP11的输出DOUT为高电平“1“，相反，当Isense＜Iref时，节点E为高电压，从而比较器CMP11输出DOUT为低电平”0“。

位线电压跟随电路41包括多个源极跟随器，各源极跟随器的输出端通过开关管(N22/N32)连接选中存储单元位线的相邻位线(BL<n+1>及BL<n+2>)，正输入端连接获得选中存储单元位线电压的输入电压，即连接于开关管N12的漏极M，负输入端与输出端相连并连接于跟随电路预充电电路42，以使选中存储单元位线的相邻位线的输入电压与选中存储单元位线电压的输入电压相同，一般来说，位线电压跟随电路41包括两个源极跟随器即可，本发明不以此为限；跟随电路预充电电路42包括多个预充电模块，预充电模块数量与源极跟随器的数量对应，每个预充电模块均连接于预充电选通信号PREb及一源极跟随器，每个预充电模块均包括一PMOS管(P21/P31)及一NMOS管(N21/N31)，PMOS管源极接电源电压，漏极接NMOS管漏极，栅极接预充电选通信号PREb，NMOS管源极接源极跟随器的输出端，各预充电模块的NMOS管栅极相连，并与读出放大电路40的预充电电路401的NMOS管N11栅极相连。

选中存储位D的同时，P21，N21均导通，由于源极跟随器的跟随作用，节点P1即N22的漏极电压和节点M相同，经过NMOS管N22的输出在BL<n+1>形成和BL<n>相同电压，同理，在BL<n+2>形成和BL<n>相同电压，这样，就保证选中某单元时，其他单元的位线电压均和选中存储单元的位线电压一致，从而避免漏电，以保证高速准确读取存储单元。在此需说明的是，N13可以是多个管子，N12也可以是多个管子，N22和N12、N32等对称即可。

可见，本发明一种读出放大器通过增加位线电压跟随电路使得选中存储单元位线的相邻位线的输入电压与选中单元位线电压的输入电压相同，实现了高速准确读出所选单元的存储值的目的。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims

1.一种读出放大器，至少包括：

2.如权利要求1所述的一种读出放大器，其特征在于：该位线电压跟随电路包括多个源极跟随器，各源极跟随器的输出端通过一开关管连接选中存储单元位线的相邻位线，正输入端连接于该读出放大电路的两个开关管之间以获得选中存储单元位线电压的输入电压，负输入端与输出端相连并连接于该跟随电路预充电电路，以使选中存储单元位线的相邻位线的输入电压与选中存储单元位线电压的输入电压相同。

3.权利要求2述的一种读出放大器，其特征在于：该位线电压跟随电路包括两个源极跟随器，分别通过一开关管连接选中存储单元位线的相邻位线。

4.权利要求2述的一种读出放大器，其特征在于：该跟随电路预充电电路包括多个预充电模块，每个预充电模块用于连接源极跟随器，并与预充电选通信号相连，以在该预充电选通信号的控制下预充电。

5.权利要求4述的一种读出放大器，其特征在于：每个预充电模块均包括一PMOS管及一NMOS管，该PMOS管源极接电源电压，漏极接该NMOS管漏极，栅极接该预充电选通信号，该NMOS管源极接相应的源极跟随器的输出端，各预充电模块的NMOS管栅极相连，并与该读出放大电路的预充电电路相连。

6.权利要求1述的一种读出放大器，其特征在于：该读出放大电路包括预充电电路、开关电路以及比较电路，该预充电电路连接该预充电选通信号，以在该预充电选通信号进行预充电，该开关电路连接于该预充电电路，并连接于所选中存储单元的位线，该比较电路负输入端连接于该预充电电路，正输入端连接于参考电压，以将选中存储单元的存储信息放大输出。

7.权利要求6述的一种读出放大器，其特征在于：该开关电路包括两个源漏相接的两个NMOS管，其中一NMOS管源极接选中存储单元的位线，另一NMOS的漏极接该预充电电路。