CN111339579B - 电子装置及其操作方法 - Google Patents

电子装置及其操作方法 Download PDF

Info

Publication number
CN111339579B
CN111339579B CN202010221399.1A CN202010221399A CN111339579B CN 111339579 B CN111339579 B CN 111339579B CN 202010221399 A CN202010221399 A CN 202010221399A CN 111339579 B CN111339579 B CN 111339579B
Authority
CN
China
Prior art keywords
random access
access memory
resistive random
memory unit
current value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010221399.1A
Other languages
English (en)
Other versions
CN111339579A (zh
Inventor
吴华强
林博瀚
高滨
庞亚川
唐建石
钱鹤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN202010221399.1A priority Critical patent/CN111339579B/zh
Publication of CN111339579A publication Critical patent/CN111339579A/zh
Application granted granted Critical
Publication of CN111339579B publication Critical patent/CN111339579B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种电子装置及其操作方法。该电子装置包括：阻变存储器阵列、初始化电路和输出电路，初始化电路被配置为对第一被选中的阻变存储器单元和第二被选中的阻变存储器单元分别进行不同的初始化过程，以使得第一被选中的阻变存储器单元和第二被选中的阻变存储器单元对应不同的阻变窗口；输出电路被配置为读取多个阻变存储器单元中的至少部分阻变存储器单元的电流值，处理所读取的至少部分阻变存储器单元的电流值以得到并输出处理结果。该电子装置可以使得阻变存储器阵列中的各阻变存储器单元能够同时存储物理不可克隆函数(Physical Unclonable Function,PUF)密钥值和其它数据，从而提高了资源的利用率，避免了阻变存储器阵列中存储的PUF密钥值用尽后资源的浪费。

Description

电子装置及其操作方法
技术领域
本公开的实施例涉及一种电子装置及其操作方法。
背景技术
物理不可克隆函数(Physical Unclonable Function,PUF)是一种专门为保障硬件安全而设计的电路模块。PUF利用其内部电路固有的随机性产生一系列真随机数，可以用于密钥保护、设备认证等安全防护手段。目前，已经存在利用互补金属氧化物半导体(CMOS)电路、阻变存储器阵列等来实现PUF 的多种技术方案。
发明内容
本公开至少一实施例提供一种电子装置，包括：阻变存储器阵列、初始化电路和输出电路，所述阻变存储器阵列包括多个阻变存储器单元，所述多个阻变存储器单元包括第一被选中的阻变存储器单元和第二被选中的阻变存储器单元，所述初始化电路被配置为对所述第一被选中的阻变存储器单元和所述第二被选中的阻变存储器单元分别进行不同的初始化过程，以使得所述第一被选中的阻变存储器单元和所述第二被选中的阻变存储器单元对应不同的阻变窗口；所述输出电路被配置为读取所述多个阻变存储器单元中的至少部分阻变存储器单元的电流值，处理所读取的所述至少部分阻变存储器单元的电流值以得到并输出处理结果。
例如，在本公开至少一实施例提供的电子装置中，所述不同的初始化过程包括第一初始化过程和第二初始化过程，所述第一初始化过程的目标电流值和所述第二初始化过程的目标电流值不相同，所述初始化电路被配置为：对所述第一被选中的阻变存储器单元进行所述第一初始化过程，对所述第二被选中的阻变存储器单元进行所述第二初始化过程。
例如，在本公开至少一实施例提供的电子装置中，所述初始化电路包括第一初始化子电路和第二初始化子电路，所述第一初始化子电路被配置为对所述第一被选中的阻变存储器单元进行所述第一初始化过程，所述第二初始化子电路被配置为对所述第二被选中的阻变存储器单元进行所述第二初始化过程。
例如，在本公开至少一实施例提供的电子装置中，所述不同的初始化过程包括第一初始化过程和第二初始化过程，所述第一初始化过程的目标电流值小于所述第二初始化过程的目标电流值，所述初始化电路被配置为：对所述第一被选中的阻变存储器单元和所述第二被选中的阻变存储器单元进行所述第一初始化过程；在所述第一初始化过程后，响应于所述第一被选中的阻变存储器单元的阻值小于所述第二被选中的阻变存储器单元的阻值，对所述第一被选中的阻变存储器单元进行所述第二初始化过程；或者，响应于所述第二被选中的阻变存储器单元的阻值小于所述第一被选中的阻变存储器单元的阻值，对所述第二被选中的阻变存储器单元进行所述第二初始化过程。
例如，在本公开至少一实施例提供的电子装置中，所述初始化电路包括第一初始化子电路、第二初始化子电路和电阻比较子电路，所述第一初始化子电路被配置为对所述第一被选中的阻变存储器单元和所述第二被选中的阻变存储器单元进行所述第一初始化过程；所述电阻比较子电路被配置为：在所述第一初始化过程后，对所述第一被选中的阻变存储器单元的电阻和所述第二被选中的阻变存储器单元的电阻进行比较，以得到电阻比较结果；所述第二初始化子电路被配置为获取所述电阻比较结果，响应于所述电阻比较结果表示所述第一被选中的阻变存储器单元的阻值小于所述第二被选中的阻变存储器单元的阻值，对所述第一被选中的阻变存储器单元进行所述第二初始化过程；或者，响应于所述电阻比较结果表示所述第二被选中的阻变存储器单元的阻值小于所述第一被选中的阻变存储器单元的阻值，对所述第二被选中的阻变存储器单元进行所述第二初始化过程。
例如，在本公开至少一实施例提供的电子装置中，所述输出电路包括电流比较子电路，所述电流比较子电路被配置为将所述电流值与多个密钥参考电流值进行比较，以得到物理不可克隆函数密钥值，所述物理不可克隆函数密钥值为所述处理结果。
例如，在本公开至少一实施例提供的电子装置中，所述多个密钥参考电流值包括第一参考电流值、第二参考电流值和第三参考电流值，所述第一参考电流值大于所述第二参考电流值，所述第二参考电流值大于所述第三参考电流值，所述电流比较子电路配置为：将所述电流值中被选中的电流值与所述第一参考电流值、所述第二参考电流值和所述第三参考电流值进行比较，响应于所述被选中的电流值大于所述第一参考电流值，得到与所述被选中的电流值对应的物理不可克隆函数密钥值为第一密钥数值；或者，响应于所述被选中的电流值大于所述第三参考电流值但小于所述第二参考电流值，得到与所述被选中的电流值对应的物理不可克隆函数密钥值为第一密钥数值；或者，响应于所述被选中的电流值小于等于所述第三参考电流值，得到与所述中被选中的电流值对应的物理不可克隆函数密钥值为第二密钥数值；或者，响应于所述被选中的电流值大于等于所述第二参考电流值但小于等于所述第一参考电流值，得到与所述被选中的电流值对应的物理不可克隆函数密钥值为第二密钥数值。
例如，在本公开至少一实施例提供的电子装置中，所述阻变存储器阵列包括第一子阻变存储器阵列和第二子阻变存储器阵列，所述多个阻变存储器单元包括多个第一阻变存储器单元和多个第二阻变存储器单元，所述多个第一阻变存储器单元构成所述第一子阻变存储器阵列，所述多个第二阻变存储器单元构成所述第二子阻变存储器阵列，所述多个第一阻变存储器单元的数量和所述多个第二阻变存储器单元的数量相同，所述多个第一阻变存储器单元排列为N行M列，所述多个第二阻变存储器单元排列为N行M列，所述第一被选中的阻变存储器单元位于所述第一子阻变存储器阵列中的第i行j 列，所述第二被选中的阻变存储器单元位于所述第二子阻变存储器阵列中的第i行j列，N、M为正整数，1≤i≤N，1≤j≤M。
例如，本公开至少一实施例提供的电子装置还包括写入电路，所述写入电路被配置为将存储数据写入所述多个阻变存储器单元中的待写入的阻变存储器单元中。
例如，在本公开至少一实施例提供的电子装置中，所述存储数据包括第一存储数值，所述待写入的阻变存储器单元包括第一待写入的阻变存储器单元，所述写入电路被配置为通过第一写操作将所述第一存储数值写入所述第一待写入的阻变存储器单元中。
例如，在本公开至少一实施例提供的电子装置中，所述存储数据包括第二存储数值，所述待写入的阻变存储器单元包括第二待写入的阻变存储器单元，所述写入电路还被配置为通过第二写操作将所述第二存储数值写入所述第二待写入的阻变存储器单元中。
例如，在本公开至少一实施例提供的电子装置中，所述输出电路包括电流比较子电路，所述电流比较子电路被配置为将所述电流值与一个或多个存储参考电流值进行比较，以得到所述存储数据，所述存储数据为所述处理结果。
例如，在本公开至少一实施例提供的电子装置中，所述一个或多个存储参考电流值包括第二参考电流值，所述电流比较子电路还被配置为：将所述电流值中被选中的电流值与所述第二参考电流值进行比较；响应于所述被选中的电流值小于等于所述第二参考电流值，得到所述被选中的电流值对应的存储数据为第一存储数值；响应于所述被选中的电流值大于所述第二参考电流值，得到所述被选中的电流值对应的存储数据为第二存储数值。
本公开至少一实施例还提供一种上述电子装置的操作方法，包括：对所述第一被选中的阻变存储器单元和所述第二被选中的阻变存储器单元分别进行不同的初始化过程，以使得所述第一被选中的阻变存储器单元和所述第二被选中的阻变存储器单元对应不同的阻变窗口；读取所述多个阻变存储器单元中的至少部分阻变存储器单元的电流值，处理所读取的所述至少部分阻变存储器单元的电流值以得到并输出处理结果。
例如，在本公开至少一实施例提供的方法中，所述不同的初始化过程包括第一初始化过程和第二初始化过程，所述第一初始化过程的目标电流值和所述第二初始化过程的目标电流值不相同，对所述第一被选中的阻变存储器单元和所述第二被选中的阻变存储器单元分别进行不同的初始化过程包括：对所述第一被选中的阻变存储器单元进行所述第一初始化过程，对所述第二被选中的阻变存储器单元进行所述第二初始化过程。
例如，在本公开至少一实施例提供的方法中，所述不同的初始化过程包括第一初始化过程和第二初始化过程，所述第一初始化过程的目标电流值小于所述第二初始化过程的目标电流值，对所述第一被选中的阻变存储器单元和所述第二被选中的阻变存储器单元分别进行不同的初始化过程包括：对所述第一被选中的阻变存储器单元和所述第二被选中的阻变存储器单元进行所述第一初始化过程；在所述第一初始化过程后，响应于所述第一被选中的阻变存储器单元的阻值小于所述第二被选中的阻变存储器单元的阻值，对所述第一被选中的阻变存储器单元进行所述第二初始化过程；或者，响应于所述第二被选中的阻变存储器单元的阻值小于所述第一被选中的阻变存储器单元的阻值，对所述第二被选中的阻变存储器单元进行所述第二初始化过程。
例如，在本公开至少一实施例提供的方法中，处理所读取的所述至少部分阻变存储器单元的电流值以得到并输出处理结果，包括：将所述电流值与多个密钥参考电流值进行比较，以得到物理不可克隆函数密钥值，所述物理不可克隆函数密钥值为所述处理结果。
例如，在本公开至少一实施例提供的方法中，所述多个阻变存储器单元还包括待写入的阻变存储器单元，所述方法还包括：将存储数据写入所述待写入的阻变存储器单元中。
例如，本公开至少一实施例提供的方法还包括：将所述电流值与一个或多个存储参考电流值进行比较，以得到所述存储数据，所述存储数据为所述处理结果。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为一种以阻变存储器阵列实现的物理不可克隆函数的示意图；
图2为本公开至少一实施例提供的一种电子装置的示意框图；
图3为阻变存储器单元的一个示例的示意图；
图4为阻变存储器阵列的一个示例的示意图；
图5为根据本公开实施例的经过不同初始化过程的阻变存储器单元的电流分布图；
图6为根据本公开实施例的经过不同初始化过程的阻变存储器单元对应的阻变窗口的示意图；
图7为本公开至少一实施例提供的一种电子装置的另一示意框图；
图8为将存储数据写入待写入的阻变存储器单元的流程图；
图9为本公开至少一实施例提供的操作方法的流程图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
例如，图1为一种以阻变存储器阵列实现的物理不可克隆函数的示意图。在图1中，为清楚起见，仅示例性地图示了阻变存储器阵列中的两个阻变存储器单元10和20。图1所示的物理不可克隆函数通过执行以下操作来存储物理不可克隆函数密钥值：(1)对阻变存储器阵列(未示出)中的所有阻变存储器单元进行相同的初始化(forming)操作；(2)将经过初始化操作的所有阻变存储器单元写到高电阻状态(简称“高阻态”)；(3)选择阻变存储器阵列中的两个阻变存储器单元(例如，图1所示的阻变存储器单元10 和20)，比较被选中的两个阻变存储器单元的电阻值，将电阻值相对较低的阻变存储器单元写到低电阻状态(简称“低阻态”)，以低阻态存储PUF密钥值1，将电阻值相对较高的阻变存储器单元保持在高阻态，以高阻态存储 PUF密钥值0，也就是说，阻变存储器单元处于高阻态时，则表示该阻变存储器单元对应的逻辑值为0，阻变存储器单元处于低阻态时，则表示该阻变存储器单元对应的逻辑值为1；(4)以两个阻变存储器单元为一组，对所有阻变存储器单元进行上述操作(3)。
图1所示的PUF直接利用阻变存储器阵列中的各阻变存储器单元的不同电阻状态(例如，高阻态和低阻态)来存储不同PUF密钥值，在实际应用中，出于安全性考虑，PUF内部存储的密钥值都是一次性的。因此，对于图1所示的PUF的技术方案，一旦PUF存储的密钥值被用尽，该PUF就彻底失效，这造成了资源的浪费并限制了应用前景。
本公开至少一实施例提供一种电子装置，包括：阻变存储器阵列、初始化电路和输出电路，阻变存储器阵列包括多个阻变存储器单元，多个阻变存储器单元包括第一被选中的阻变存储器单元和第二被选中的阻变存储器单元，初始化电路被配置为对第一被选中的阻变存储器单元和第二被选中的阻变存储器单元分别进行不同的初始化过程，以使得第一被选中的阻变存储器单元和第二被选中的阻变存储器单元对应不同的阻变窗口；输出电路被配置为读取多个阻变存储器单元中的至少部分阻变存储器单元的电流值，处理所读取的至少部分阻变存储器单元的电流值以得到并输出处理结果。
本公开至少一实施例还提供对应于上述电子装置的操作方法。
本公开实施例提供的电子装置及其操作方法，可以使得阻变存储器阵列中的各阻变存储器单元在PUF密钥值用尽前能够同时存储PUF密钥值和其它数据，从而提高了资源的利用率；并且可以使得阻变存储器阵列中的各阻变存储器单元在PUF密钥值用尽后依然能够存储其它数据，从而避免了资源的浪费。
下面结合附图对本公开的实施例及其示例进行详细说明
图2为本公开至少一实施例提供的一种电子装置的示意框图。如图2所示，电子装置100包括：阻变存储器阵列110、初始化电路120和输出电路 130。阻变存储器阵列110包括多个阻变存储器单元，多个阻变存储器单元包括第一被选中的阻变存储器单元和第二被选中的阻变存储器单元。初始化电路120被配置为对第一被选中的阻变存储器单元和第二被选中的阻变存储器单元分别进行不同的初始化过程，以使得第一被选中的阻变存储器单元和第二被选中的阻变存储器单元对应不同的阻变窗口。输出电路130被配置为读取多个阻变存储器单元中的至少部分阻变存储器单元的电流值，处理所读取的至少部分阻变存储器单元的电流值以得到并输出处理结果。
例如，图3为阻变存储器单元的一个示例的示意图，图4为阻变存储器阵列的一个示例的示意图。下面结合图3和图4对电子装置100进行说明。需要说明的是，图3所示的阻变存储器单元的结构和图4所示的阻变存储器阵列的结构均为示例性的，而非对本公开的限制。
如图3所示，阻变存储器单元可以采用1T1R结构。例如，在图3中，阻变存储器单元30包括一个晶体管M1和一个阻变元件R1，晶体管M1的栅极和字线端WL连接，例如，字线端WL输入高电平时晶体管M1导通；晶体管M1的第一极可以是源极并被配置为和源线端SL连接，例如晶体管 M1可以通过源线端SL接收复位(RESET)脉冲；晶体管M1的第二极可以是漏极并被配置为和阻变元件R1的第二极(例如负极)连接，阻变元件R1 的第一极(例如正极)和位线端BL连接，例如阻变元件R1可以通过位线端BL接收置位(SET)脉冲。
例如，晶体管M1可以为薄膜晶体管或场效应晶体管(例如MOS场效应晶体管)或其他特性相同的开关器件，并且所采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。例如，晶体管M1可以为图3所示的N型晶体管，也可以为P型晶体管，在晶体管M1为P型晶体管时，晶体管M1的栅极和字线端WL连接，例如，字线端WL输入低电平时晶体管M1导通；晶体管M1的第一极可以是漏极并配置为和源线端SL连接，例如晶体管M1可以通过源线端SL接收复位脉冲；晶体管M1的第二极可以是源极并配置为和阻变元件R1的第二极(例如负极)连接，阻变元件R1的第一极(例如正极)和位线端BL连接，例如阻变元件R1可以通过位线端BL接收置位脉冲。
需要说明的是，在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，而另一极为第二极。
如图4所示，阻变存储器阵列110包括第一子阻变存储器阵列111和第二子阻变存储器阵列112，多个阻变存储器单元包括多个第一阻变存储器单元和多个第二阻变存储器单元，多个第一阻变存储器单元构成第一子阻变存储器阵列111，多个第二阻变存储器单元构成第二子阻变存储器阵列112，多个第一阻变存储器单元的数量和多个第二阻变存储器单元的数量相同，多个第一阻变存储器单元排列为N行M列，多个第二阻变存储器单元排列为 N行M列，N、M为正整数。
例如，在一些实施例中，第一被选中的阻变存储器单元位于第一子阻变存储器阵列111中的第i行j列(如图4所示的阻变存储器单元111i,j)，第二被选中的阻变存储器单元位于第二子阻变存储器阵列112中的第i行j列(如图4所示的阻变存储器单元112i,j)，i、j为正整数，并且1≤i≤N，1≤j≤M。又例如，在另一些实施例中，第一被选中的阻变存储器单元位于第一子阻变存储器阵列111中的第i1行j1列，而第二被选中的阻变存储器单元位于第二子阻变存储器阵列112中的第i2行j2列，i1和i2不相同和/或j1和j2不相同。
需要说明的是，在本公开的实施例中，“第一子阻变存储器阵列”和“第二子阻变存储器阵列”旨在区分两个子阻变存储器阵列，而不是对两个子阻变存储器阵列的限制，第一子阻变存储器阵列和第二子阻变存储器阵列可以集成为一个阻变存储器阵列，即第一子阻变存储器阵列和第二子阻变存储器阵列为同一个阻变存储器阵列中的不同部分；第一子阻变存储器阵列和第二子阻变存储器阵列也可以为两个分开设置的不同阻变存储器阵列。同样地，“第一被选中的阻变存储器单元”和“第二被选中的阻变存储器单元”也旨在区分两个阻变存储器单元，而不是对两个阻变存储器单元的限制。例如，第一被选中的阻变存储器单元也可以位于第二子阻变存储器阵列111中的第 i行j列，第二被选中的阻变存储器单元也可以位于第一子阻变存储器阵列 112中的第i行j列。
需要说明的是，经过初始化过程后，对阻变存储器单元施加适当的电压 (例如，置位脉冲或复位脉冲)会改变该阻变存储器单元的电阻值。在本公开的实施例中，对于经过初始化过程的阻变存储器单元，以施加特定的置位脉冲后阻变存储器单元达到的高电阻状态称为“高阻态”，以施加特定的复位脉冲后阻变存储器单元达到的低电阻状态称为“低阻态”。经过不同的初始化过程后，施加相同的特定的置位脉冲和相同的特定的复位脉冲达到的高阻态和低阻态是不同的。在本文中，将阻变存储器单元的电阻值的变化范围，即该阻变存储器单元从低阻态到高阻态的区间称为阻变窗口。上述施加置位脉冲或复位脉冲的操作可以参考图3的相关描述，在此不再赘述。
还需要说明的是，在本公开的实施中，经过初始化过程而未进一步施加置位或复位脉冲的阻变存储器单元也可以认为其处于“低阻态”。
在本公开的实施例中，电子装置100对第一被选中的阻变存储器单元和第二被选中的阻变存储器单元分别进行不同的初始化过程，使得经过不同的初始化过程的第一被选中的阻变存储器单元和第二被选中的阻变存储器单元对应不同的阻变窗口，即，经过不同的初始化过程的第一被选中的阻变存储器单元的低阻态和高阻态与第二被选中的阻变存储器单元的低阻态和高阻态不同。因此，可以利用阻变存储器单元的阻变窗口来存储PUF密钥值。需要说明的是，区别于图1所述的技术方案，利用阻变窗口来存储PUF密钥值是利用不同的阻变窗口(包括低阻态和高阻态)对应不同的逻辑值，而不再是直接利用不同的阻态对应不同的逻辑值(即高阻态对应一个逻辑值，低阻态对应另一个逻辑值)。
例如，输出电路130被配置为对阻变存储器单元进行读操作，以读取该阻变存储器单元的电流值，并根据该电流值确定该阻变存储器单元存储的 PUF密钥值。例如，输出电路130被配置为对阻变存储器单元的位线端BL 施加电压VBL，对字线端WL施加电压VWL，对源线端SL施加地电压(即将源线端SL接地)，从而读取该阻变存储器单元的电流值。例如，VBL可以为0.15V，VWL可以为5V。
例如，在本公开至少一实施例提供的电子装置的一个示例中，不同的初始化过程包括第一初始化过程和第二初始化过程，第一初始化过程的目标电流值和第二初始化过程的目标电流值不相同，初始化电路120被配置为对第一被选中的阻变存储器单元进行第一初始化过程，对第二被选中的阻变存储器单元进行第二初始化过程。
例如，在一些实施例中，第一初始化过程的目标电流值小于第二初始化过程的目标电流值。例如，第一初始化过程的目标电流值为2uA(微安)，第二初始化过程的目标电流值为6uA。
例如，如图2所示，初始化电路120可以包括第一初始化子电路121和第二初始化子电路122，第一初始化子电路121被配置为对第一被选中的阻变存储器单元进行第一初始化过程，第二初始化子电路122被配置为对第二被选中的阻变存储器单元进行第二初始化过程。又例如，第一初始化子电路 121也可以对第二被选中的阻变存储器单元进行第一初始化过程，第二初始化子电路122也可以对第一被选中的阻变存储器单元进行第二初始化过程。
例如，第一初始化子电路121和第二初始化子电路122可以借助软件、硬件、固件或其任意组合的方式实现。在一些实施例中，第一初始化子电路 121和/或第二初始化子电路122包括存储在存储器中的代码和程序；处理器可以执行该代码和程序以实现如上所述的第一初始化子电路121和/或第二初始化子电路122的一些功能或全部功能，在一些实施例中，第一初始化子电路121和/或第二初始化子电路122可以是专用硬件器件，用来实现如上所述的该第一初始化子电路121和/或第二初始化子电路122的一些或全部功能。例如，第一初始化子电路121和/或第二初始化子电路122可以是一个电路板或多个电路板的组合，用于实现如上所述的功能。在本申请实施例中，该一个电路板或多个电路板的组合可以包括：(1)一个或多个处理器；(2)与处理器相连接的一个或多个非暂时的计算机可读的存储器；以及(3)处理器可执行的存储在存储器中的固件。
例如，第一初始化过程的目标电流值为第一目标电流值，第一初始化子电路121被配置为对第一被选中的阻变存储器单元的位线端BL施加电压 VBL1，对字线端WL施加电压VWL1，对源线端SL施加地电压(即将源线端 SL接地)，直到使得第一被选中的阻变存储器单元的电流值大于第一目标电流值，此时第一初始化过程结束。例如，第二初始化过程的目标电流值为第二目标电流值，第二初始化子电路122被配置为对第二被选中的阻变存储器单元的位线端BL施加电压VBL2，对字线端WL施加VWL2，对源线端SL施加地电压(即将源线端SL接地)，直到使得第二被选中的阻变存储器单元的电流值大于第二目标电流值，此时第二初始化过程结束。
例如，第一初始化子电路121施加的电压VBL1和VWL1以及第二初始化子电路122施加的电压VBL2和VWL2均为步进式电压(即电压(即脉冲幅值) 从小逐渐变大)，以避免过大的电压破坏阻变存储器单元的阻变特性(甚至击穿器件)，过小电压的使得初始化过程时间过长。例如，VWL1为步长0.05V 从1.1V变化到1.4V的步进式电压，VBL1为步长0.1V从3.0V变化到3.5V 的步进式电压；VWL2为步长0.05V从1.4V变化到1.8V的步进式电压，VBL2为步长0.1V从3.5V变化到4.0V的步进式电压。在本公开的实施例中，步进式电压的脉冲宽度为500ms。例如，在一些实施例中，在相同的VWL2＝1.6V 的条件下，当VBL2＝4V时，需要10个脉冲即可实现第二初始化过程；但当 VBL2＝3.5V时，则需要超过50个脉冲才可实现第二初始化过程。
例如，图5为根据本公开实施例的经过不同初始化过程的阻变存储器单元的电流分布图，图6为根据本公开实施例的经过不同初始化过程的阻变存储器单元对应的阻变窗口的示意图。下面结合图5和图6，示例性地对经过不同的初始化过程的阻变存储器单元的状态进行说明。需要说明的是，图5示出的电流分布图是在对阻变存储器单元进行第一初始化过程和第二初始化过程之后立即统计得到的，图6示出的阻变窗口的示意图是在对阻变存储器单元进行第一初始化过程和第二初始化过程之后，且当阻变存储器单元的阻变窗口特征达到稳定之后统计的。
在图5和图6所示的示例中，第一初始化过程的目标电流值为2uA，第二初始化过程的目标电流值为6uA。例如，第一被选中的阻变存储器单元经过第一初始化过程后电流值大于2uA(例如，通常在2-3uA区间)，第二被选中的阻变存储器单元经过第二初始化过程后电流值大于6uA(例如，通常在6-7uA区间)。第一初始化过程对应的目标电阻值为75kΩ(千欧)，第二初始化过程对应的目标电阻值为25kΩ。第一被选中的阻变存储器单元经过第一初始化过程后电阻值小于75kΩ(例如，通常在75～50kΩ)，第二被选中的阻变存储器单元经过第二初始化过程后电阻值小于25kΩ(例如，通常在 25～20kΩ)。需要说明的是，在执行第一初始化过程和第二初始化过程之前，第一被选中的阻变存储器单元的电阻值和第二被选中的阻变存储器单元的电阻值通常均大于100MΩ(兆欧)。
例如，在图5所示的一个128行8列的阻变存储器阵列中，黑色表示对应的阻变存储器单元的电流值在2-6uA区间，即该阻变存储器单元经过第一初始化过程；白色表示对应的阻变存储器单元的电流值在6-7uA区间，即该阻变存储器单元经过第二初始化过程。由黑色表示的阻变存储器单元和由白色表示的阻变存储器单元经过不同的初始化过程后，对应了不同的阻变窗口 (在该情况下，直接表现为对应不同的低阻态)，从而可以利用低阻态来区分由黑色表示的阻变存储器单元和由白色表示的阻变存储器单元。即，可以将黑色表示的阻变存储器单元的阻变窗口对应PUF密钥的第一密钥数值(例如，0)，将白色表示的阻变存储器单元的阻变窗口对应PUF密钥的第二密钥数值(例如，1)，此时整个阻变存储器阵列可以存储由多个第一密钥数值和多个第二密钥数值组成的PUF密钥。
需要说明的是，在实际应用中，经过初始化的阻变存储器单元通常需要进行训练以使得阻变存储器单元的阻变窗口趋于稳定(即，各阻变存储器单元对应的高阻态和低阻态趋于稳定)。例如，训练过程为：对阻变存储器单元施加置位脉冲使得阻变存储器单元达到高阻态，施加复位脉冲使得阻变存储器单元达到低阻态，多次重复上述过程直到该阻变存储器单元的高阻态和低阻态趋于稳定。训练过程可以参考上述关于图1的描述中步骤2和3。
例如，对阻变窗口稳定后的各阻变存储器单元的位线端BL施加0.15V 的电压，对字线端WL施加5V的电压，对源线端施加地电压(即将源线端SL接地)，可以得到各阻变存储器单元稳定后的阻变窗口所对应的电流值。如图6所示，经过第一初始化过程的各阻变存储器单元(即，图5中由黑色表示的各阻变存储器单元)的低阻态对应的电流值在2.5uA附近(通常大于 2uA但小于3uA)，高阻态对应的电流值在0.5uA附近(通常小于0.75uA)；经过第二初始化过程的各阻变存储器单元(即，图5中由白色表示的各阻变存储器单元)的低阻态对应的电流值在4uA附近(通常大于3uA)，高阻态对应的电流值在1uA附近(通常大于0.75uA但小于2uA)。因此，由黑色表示的阻变存储器单元和由白色表示的阻变存储器单元的阻变窗口不同，即由黑色表示的阻变存储器单元和由白色表示的阻变存储器单元的低阻态不同，由黑色表示的阻变存储器单元和由白色表示的阻变存储器单元的高阻态也不同。这样，可以利用阻变窗口来区分由黑色表示的阻变存储器单元和由白色表示的阻变存储器单元。即，黑色表示的阻变存储器单元的阻变窗口(低阻态和高阻态两者)对应PUF密钥的第一密钥数值(例如，0)，白色表示的阻变存储器单元的阻变窗口(低阻态和高阻态两者)对应PUF密钥的第二密钥数值(例如，1)。
例如，在一个实施例中，经过第一初始化过程的被选中的阻变存储器单元对应PUF密钥的第一密钥数值(例如，0)，经过第二初始化过程的被选中的阻变存储器单元对应PUF密钥的第二密钥数值(例如，1)。在这种情况下，阻变存储器单元所经过的初始化过程取决于预先设定，因此可以预先地将各阻变存储器单元所经过的初始化过程的类型(例如，第一初始化过程或第二初始化过程)设定为满足随机分布，从而使得各阻变存储器单元存储的密钥值也具有随机性，满足PUF要求。例如，可以随机选择第一子阻变存储器阵列中的一部分第一阻变存储器单元进行第一初始化过程，可以随机选择第一子阻变存储器阵列中的另一部分第一阻变存储器单元进行第二初始化过程；类似地，可以随机选择第二子阻变存储器阵列中的一部分第二阻变存储器单元进行第一初始化过程，可以随机选择第二子阻变存储器阵列中的另一部分第二阻变存储器单元进行第二初始化过程。
例如，在本公开至少一实施例提供的电子装置的另一示例中，不同的初始化过程包括第一初始化过程和第二初始化过程，第一初始化过程的目标电流值小于第二初始化过程的目标电流值。例如，第一初始化过程的目标电流值为2uA，第二初始化过程的目标电流值为6uA。
初始化电路120被配置为：对第一被选中的阻变存储器单元和第二被选中的阻变存储器单元进行第一初始化过程；在第一初始化过程后，响应于第一被选中的阻变存储器单元的阻值小于第二被选中的阻变存储器单元的阻值，对第一被选中的阻变存储器单元进行第二初始化过程；或者，响应于第二被选中的阻变存储器单元的阻值小于第一被选中的阻变存储器单元的阻值，对第二被选中的阻变存储器单元进行第二初始化过程。
例如，如图2所示，初始化电路120可以包括第一初始化子电路121、第二初始化子电路122和电阻比较子电路123。第一初始化子电路121被配置为对第一被选中的阻变存储器单元和第二被选中的阻变存储器单元进行第一初始化过程；电阻比较子电路123被配置为：在第一初始化过程后，对第一被选中的阻变存储器单元的电阻和第二被选中的阻变存储器单元的电阻进行比较，以得到电阻比较结果；第二初始化子电路122被配置为获取电阻比较结果，响应于电阻比较结果表示第一被选中的阻变存储器单元的阻值小于第二被选中的阻变存储器单元的阻值，对第一被选中的阻变存储器单元进行第二初始化过程；或者，响应于电阻比较结果表示第二被选中的阻变存储器单元的阻值小于第一被选中的阻变存储器单元的阻值，对第二被选中的阻变存储器单元进行第二初始化过程。
例如，第一初始化子电路121、第二初始化子电路122和电阻比较子电路123可以借助软件、硬件、固件或其任意组合的方式实现。例如，电阻比较子电路123可以包括比较器等。
在该示例中，第一初始化子电路121和第二初始化子电路122对被选中的阻变存储器单元进行初始化过程的具体步骤和条件等可以参见上面的示例中的描述，在此不再赘述。另外，在该示例中，经过不同初始化过程的阻变存储器单元的电流分布和阻变窗口也可以类似地参考以上关于图5和图6 的描述，在此不再赘述。
在该示例中，例如，对于第一被选中的阻变存储器单元和第二被选中的阻变存储器单元，仅经过第一初始化过程的被选中的阻变存储器单元对应 PUF密钥的第一密钥数值(例如，0)，以经过第一初始化过程后又经历第二初始化过程的另一被选中的阻变存储器单元对应PUF密钥的第二密钥数值 (例如，1)。在这种情况下，阻变存储器单元所经过的初始化过程(即，在经过第一初始化过程后是否继续经过第二初始化过程)取决于阻变存储器单元自身的属性且具有随机性，从而阻变存储器单元对应的密钥值也具有随机性，满足PUF要求。
例如，图7为本公开至少一实施例提供的一种电子装置的另一示意框图。如图7所示，电子装置200的输出电路230包括电流比较子电路231。电流比较子电路231被配置为将电流值与多个密钥参考电流值进行比较，以得到物理不可克隆函数密钥值，物理不可克隆函数密钥值为处理结果。
例如，多个密钥参考电流值包括第一参考电流值、第二参考电流值和第三参考电流值，第一参考电流值大于第二参考电流值，第二参考电流值大于第三参考电流值，电流比较子电路231配置为：将电流值中被选中的电流值与第一参考电流值、第二参考电流值和第三参考电流值进行比较，响应于被选中的电流值大于第一参考电流值，得到与被选中的电流值对应的物理不可克隆函数密钥值为第一密钥数值；或者，响应于被选中的电流值大于第三参考电流值但小于第二参考电流值，得到与被选中的电流值对应的物理不可克隆函数密钥值为第一密钥数值；或者，响应于被选中的电流值小于等于第三参考电流值，得到与中被选中的电流值对应的物理不可克隆函数密钥值为第二密钥数值；或者，响应于被选中的电流值大于等于第二参考电流值但小于等于第一参考电流值，得到与被选中的电流值对应的物理不可克隆函数密钥值为第二密钥数值。
例如，电流比较子电路231可以包括比较器等。
例如，参考图6所示的经过不同初始化过程的阻变存储器单元对应的阻变窗口，在一些实施例中，第一参考电流值可以为3uA，第二参考电流值可以为2uA，第三参考电流值可以为0.75uA。通过将阻变存储器单元的电流值与多个密钥参考电流值进行比较，可以确定该阻变存储器单元的阻变窗口，从而确定该阻变存储器单元对应的PUF密钥的密钥数值。需要说明的是，在检测阻变存储器单元存储的PUF密钥的密钥数值时，阻变存储器单元的阻变窗口处于稳定状态。
例如，第一密钥数值可以为1，第二密钥数值可以为0。又例如，第一密钥数值可以为0，第二密钥数值可以为1，需要说明的是，第一密钥数值和第二密钥数值可以根据实际情况具体设置，本公开对此不作具体限制。
还需要说明的是，用于与多个密钥参考电流值进行比较的电流值可以是上述第一被选中的阻变存储器单元的电流值或上述第二被选中的阻变存储器单元的电流值中的任一者。
还需说明的是，本公开的实施例也可以参考图1所描述的技术方案，将第一被选中的阻变存储器单元的电流值与第二被选中的阻变存储器单元的电流值进行比较以得到PUF密钥数值，具体过程在此不再赘述。
例如，如图7所示，根据本公开至少一实施所提供的电子装置还包括写入电路240。写入电路240被配置为将存储数据写入多个阻变存储器单元中的待写入的阻变存储器单元中。例如，图8为将存储数据写入待写入的阻变存储器单元的流程图，在图8所示的实施中通过将阻变存储器的电阻值写到高阻态或低阻态，从而利用阻变存储器单元的阻态存储数据。
例如，存储数据包括第一存储数值，待写入的阻变存储器单元包括第一待写入的阻变存储器单元，写入电路被配置为通过第一写操作将第一存储数值写入第一待写入的阻变存储器单元中。
例如，第一存储数值为0，写入电路240被配置为采用带双边校验的写操作将第一存储数值写入第一待写入的阻变存储器单元中。
参见图8，写入电路240被配置为：获取第一待写入的阻变存储器单元的当前电阻R(即，执行写操作来写入第一存储数值之前的电阻值，处于低阻态)；设定第一待写入的阻变存储器单元的电阻的目标区间，例如， (4*R-ε,4*R+ε)，其中，ε为允许误差(例如，10kΩ)；判断第一待写入的阻变存储器单元的电阻(此时，第一待写入的阻变存储器单元的电阻与当前电阻R可能不一样)是否在目标区间内；如果第一待写入的阻变存储器单元的电阻不在目标区间内，则将第一待写入的阻变存储器单元的电阻分别与目标区间的下限值(例如，4*R-ε)和上限值(例如，4*R+ε)进行比较；如果第一待写入的阻变存储器单元的电阻大于目标区间的上限值，则对第一待写入的阻变存储器单元施加置位脉冲，以对第一待写入的阻变存储器单元进行置位操作；如果第一待写入的阻变存储器单元的电阻小于目标区间的下限值，则对第一待写入的阻变存储器单元施加复位脉冲，以对第一待写入的阻变存储器单元进行复位操作；如果第一待写入的阻变存储器单元的电阻在目标区间内，则判定将第一存储数值0成功写入第一待写入的阻变存储器单元中。
需要说明的是，上述写入过程仅描述了当前电阻R处于低阻态的情况，因为若第一待写入的阻变存储器单元的当前电阻R处于高阻态(即，该第一待写入的阻变存储器单元已经存储了第一存储数值0)，则不需要进行上述写入过程。
例如，存储数据包括第二存储数值，待写入的阻变存储器单元包括第二待写入的阻变存储器单元，写入电路240还被配置为通过第二写操作将第二存储数值写入第二待写入的阻变存储器单元中。
例如，第二存储数值为1，写入电路240被配置为采用带单边校验的写操作将第二存储数值1写入第二待写入的阻变存储器单元中。
参见图8，写入电路240被配置为：获取第二待写入的阻变存储器单元的电阻的目标电阻值，例如75kΩ；判断第二待写入的阻变存储器单元的电阻是否小于目标电阻值；如果第二待写入的阻变存储器单元的电阻不小于目标电阻值，则对第二待写入的阻变存储器单元施加置位脉冲，以对第二待写入的阻变存储器单元进行置位操作；如果第二待写入的阻变存储器单元的电阻小于目标电阻值，则判定将第二存储数值1成功写入第二待写入的阻变存储器单元中。
在本公开的实施例中，阻变存储器阵列中的各阻变存储器单元在PUF 密钥用尽前能够同时存储PUF密钥值和其它存储数据，从而提高了资源的利用率，并在PUF密钥用尽后依然能够存储其它存储数据，从而避免了资源的浪费。
需要说明的是，本公开至少一实施例提供的电子装置存储二元形式的存储数据(例如，0和1)仅是示例性的，而不是对本公开的限制。例如，本公开至少一实施例提供的电子装置还可以存储多元形式的存储数据(例如，存储数据可以包括存储数值0、1、2和3等)。
值得注意的是，在利用写入电路240将第一存储数值写入第一待写入的阻变存储器单元和将第二存储数值写入第二待写入的阻变存储器单元时，第一待写入的阻变存储器单元的阻变窗口和第二待写入的阻变存储器单元的阻变窗口处于稳定状态。此外，在利用写入电路240将第一存储数值写入第一待写入的阻变存储器单元和将第二存储数值写入第二待写入的阻变存储器单元的过程中，该第一待写入的阻变存储器单元的阻值不会超过其对应的阻变窗口，该第二待写入的阻变存储器单元的阻值不会超过其对应的阻变窗口，从而保证第一待写入的阻变存储器单元和第二待写入的阻变存储器单元存储的PUF密钥数值保持不变。
还需要说明的是，待写入的阻变存储器单元可以是上述第一被选中的阻变存储器单元和上述第二被选中的阻变存储器单元中的任一者。也就是说，第一子阻变存储器阵列和第二子阻变存储器阵列可以分别单独地用于存储数据，也可以结合起来存储数据。
例如，如图7所示，根据本公开至少一实施所提供的电子装置的输出电路230包括电流比较子电路231，电流比较子电路231被配置为将电流值与一个或多个存储参考电流值进行比较，以得到存储数据，存储数据为处理结果。
例如，一个或多个存储参考电流值包括第二参考电流值。例如，第二参考电流值可以为2uA。电流比较子电路231还被配置为：将电流值中被选中的电流值与第二参考电流值进行比较；响应于被选中的电流值小于等于第二参考电流值，得到被选中的电流值对应的存储数据为第一存储数值；响应于被选中的电流值大于第二参考电流值，得到被选中的电流值对应的存储数据为第二存储数值。
需要说明的是，在本公开至少一实施例提供的电子装置存储多元形式的存储数据时，需要将电流值与多个存储参考电流值比较。例如，在存储数据包括存储数值0、1、2和3的情况下，需要从阻变存储器单元的阻变窗口中选取四个阻值状态来分别对应存储数值0、1、2和3，相应地设定三个存储参考电流值来区分这四个阻值状态。例如，三个存储参考电流值分别为四个阻值状态中的每相邻两个阻值状态对应的电流值的中值。
本公开至少一实施例还提供一种操作方法，该操作方法可以用于操作本公开的实施例提供的电子装置100或200，图9为该操作方法的流程图。如图9所示，该操作方法包括步骤S310和S320。
步骤S310：对第一被选中的阻变存储器单元和第二被选中的阻变存储器单元分别进行不同的初始化过程，以使得第一被选中的阻变存储器单元和第二被选中的阻变存储器单元对应不同的阻变窗口；
步骤S320：读取多个阻变存储器单元中的至少部分阻变存储器单元的电流值，处理所读取的至少部分阻变存储器单元的电流值以得到并输出处理结果。
例如，在本公开至少一实施例提供的操作方法中，不同的初始化过程包括第一初始化过程和第二初始化过程，第一初始化过程的目标电流值和第二初始化过程的目标电流值不相同，在步骤S310中，对第一被选中的阻变存储器单元和第二被选中的阻变存储器单元分别进行不同的初始化过程包括：对第一被选中的阻变存储器单元进行第一初始化过程，对第二被选中的阻变存储器单元进行第二初始化过程。
例如，在本公开至少一实施例提供的操作方法中，不同的初始化过程包括第一初始化过程和第二初始化过程，第一初始化过程的目标电流值小于第二初始化过程的目标电流值，在步骤S310中，对第一被选中的阻变存储器单元和第二被选中的阻变存储器单元分别进行不同的初始化过程包括：对第一被选中的阻变存储器单元和第二被选中的阻变存储器单元进行第一初始化过程；在第一初始化过程后，响应于第一被选中的阻变存储器单元的阻值小于第二被选中的阻变存储器单元的阻值，对第一被选中的阻变存储器单元进行第二初始化过程；或者，响应于第二被选中的阻变存储器单元的阻值小于第一被选中的阻变存储器单元的阻值，对第二被选中的阻变存储器单元进行第二初始化过程。
例如，在本公开至少一实施例提供的操作方法中，在步骤S320中，处理所读取的至少部分阻变存储器单元的电流值以得到并输出处理结果包括：将电流值与多个密钥参考电流值进行比较，以得到物理不可克隆函数密钥值，物理不可克隆函数密钥值为处理结果。
例如，在本公开至少一实施例提供的操作方法中，多个阻变存储器单元还包括待写入的阻变存储器单元，操作方法还包括：将存储数据写入待写入的阻变存储器单元中。
例如，本公开至少一实施例提供的操作方法还包括：将电流值与一个或多个存储参考电流值进行比较，以得到存储数据，存储数据为处理结果。
例如，上述电子装置100或200中的初始化电路用于实现步骤S310的操作，上述电子装置100或200中的输出电路用于实现步骤S320的操作，上述电子装置100或200中的写入电路用于实现将存储数据写入待写入的阻变存储器单元中的操作，重复之处不再赘述。
本公开的实施例提供的电子装置100或200的操作方法的技术效果可以参考上述实施例中关于电子装置100或200的相应描述，这里不再赘述。
有以下几点需要说明：
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述仅是本公开的示范性实施方式，而非用于限制本公开的保护范围，本公开的保护范围由所附的权利要求确定。

Claims (17)

1.一种电子装置，包括：阻变存储器阵列、初始化电路和输出电路，
其中，所述阻变存储器阵列包括多个阻变存储器单元，所述多个阻变存储器单元包括第一被选中的阻变存储器单元和第二被选中的阻变存储器单元；
所述初始化电路被配置为对所述第一被选中的阻变存储器单元和所述第二被选中的阻变存储器单元分别进行不同的初始化过程，以使得所述第一被选中的阻变存储器单元和所述第二被选中的阻变存储器单元对应不同的阻变窗口，其中，所述阻变窗口为所述阻变存储单元的电阻值的变化范围；
所述输出电路被配置为读取所述多个阻变存储器单元中的至少部分阻变存储器单元的电流值，处理所读取的所述至少部分阻变存储器单元的电流值以得到并输出处理结果，其中，
所述输出电路包括电流比较子电路，所述电流比较子电路被配置为：将所述电流值与多个密钥参考电流值进行比较，以得到物理不可克隆函数密钥值，并将所述物理不可克隆函数密钥值为所述处理结果输出，或
所述电流比较子电路被配置为：将所述电流值与一个或多个存储参考电流值进行比较，以得到存储数据，并将所述存储数据为所述处理结果输出。
2.根据权利要求1所述的电子装置，其中，所述不同的初始化过程包括第一初始化过程和第二初始化过程，所述第一初始化过程的目标电流值和所述第二初始化过程的目标电流值不相同，
所述初始化电路被配置为：对所述第一被选中的阻变存储器单元进行所述第一初始化过程，对所述第二被选中的阻变存储器单元进行所述第二初始化过程。
3.根据权利要求2所述的电子装置，其中，所述初始化电路包括第一初始化子电路和第二初始化子电路，
所述第一初始化子电路被配置为对所述第一被选中的阻变存储器单元进行所述第一初始化过程，
所述第二初始化子电路被配置为对所述第二被选中的阻变存储器单元进行所述第二初始化过程。
4.根据权利要求1所述的电子装置，其中，所述不同的初始化过程包括第一初始化过程和第二初始化过程，所述第一初始化过程的目标电流值小于所述第二初始化过程的目标电流值，
所述初始化电路被配置为：
对所述第一被选中的阻变存储器单元和所述第二被选中的阻变存储器单元进行所述第一初始化过程；
在所述第一初始化过程后，响应于所述第一被选中的阻变存储器单元的阻值小于所述第二被选中的阻变存储器单元的阻值，对所述第一被选中的阻变存储器单元进行所述第二初始化过程；或者，响应于所述第二被选中的阻变存储器单元的阻值小于所述第一被选中的阻变存储器单元的阻值，对所述第二被选中的阻变存储器单元进行所述第二初始化过程。
5.根据权利要求4所述的电子装置，其中，所述初始化电路包括第一初始化子电路、第二初始化子电路和电阻比较子电路，
所述第一初始化子电路被配置为对所述第一被选中的阻变存储器单元和所述第二被选中的阻变存储器单元进行所述第一初始化过程；
所述电阻比较子电路被配置为：在所述第一初始化过程后，对所述第一被选中的阻变存储器单元的电阻和所述第二被选中的阻变存储器单元的电阻进行比较，以得到电阻比较结果；
所述第二初始化子电路被配置为获取所述电阻比较结果，响应于所述电阻比较结果表示所述第一被选中的阻变存储器单元的阻值小于所述第二被选中的阻变存储器单元的阻值，对所述第一被选中的阻变存储器单元进行所述第二初始化过程；或者，响应于所述电阻比较结果表示所述第二被选中的阻变存储器单元的阻值小于所述第一被选中的阻变存储器单元的阻值，对所述第二被选中的阻变存储器单元进行所述第二初始化过程。
6.根据权利要求1所述的电子装置，其中，所述多个密钥参考电流值包括第一参考电流值、第二参考电流值和第三参考电流值，所述第一参考电流值大于所述第二参考电流值，所述第二参考电流值大于所述第三参考电流值，
所述电流比较子电路配置为：
将所述电流值中被选中的电流值与所述第一参考电流值、所述第二参考电流值和所述第三参考电流值进行比较，
响应于所述被选中的电流值大于所述第一参考电流值，得到与所述被选中的电流值对应的物理不可克隆函数密钥值为第一密钥数值；或者，
响应于所述被选中的电流值大于所述第三参考电流值但小于所述第二参考电流值，得到与所述被选中的电流值对应的物理不可克隆函数密钥值为第一密钥数值；或者，
响应于所述被选中的电流值小于等于所述第三参考电流值，得到与所述中被选中的电流值对应的物理不可克隆函数密钥值为第二密钥数值；或者，
响应于所述被选中的电流值大于等于所述第二参考电流值但小于等于所述第一参考电流值，得到与所述被选中的电流值对应的物理不可克隆函数密钥值为第二密钥数值。
7.根据权利要求1-5中任一项所述的电子装置，其中，所述阻变存储器阵列包括第一子阻变存储器阵列和第二子阻变存储器阵列，所述多个阻变存储器单元包括多个第一阻变存储器单元和多个第二阻变存储器单元，所述多个第一阻变存储器单元构成所述第一子阻变存储器阵列，所述多个第二阻变存储器单元构成所述第二子阻变存储器阵列，
所述多个第一阻变存储器单元的数量和所述多个第二阻变存储器单元的数量相同，所述多个第一阻变存储器单元排列为N行M列，所述多个第二阻变存储器单元排列为N行M列，
所述第一被选中的阻变存储器单元位于所述第一子阻变存储器阵列中的第i行j列，
所述第二被选中的阻变存储器单元位于所述第二子阻变存储器阵列中的第i行j列，
N、M为正整数，1≤i≤N，1≤j≤M。
8.根据权利要求1-5中任一项所述的电子装置，还包括写入电路，
其中，所述写入电路被配置为将存储数据写入所述多个阻变存储器单元中的待写入的阻变存储器单元中。
9.根据权利要求8所述的电子装置，其中，所述存储数据包括第一存储数值，所述待写入的阻变存储器单元包括第一待写入的阻变存储器单元，
所述写入电路被配置为通过第一写操作将所述第一存储数值写入所述第一待写入的阻变存储器单元中。
10.根据权利要求8所述的电子装置，其中，所述存储数据包括第二存储数值，所述待写入的阻变存储器单元包括第二待写入的阻变存储器单元，
所述写入电路还被配置为通过第二写操作将所述第二存储数值写入所述第二待写入的阻变存储器单元中。
11.根据权利要求1所述的电子装置，其中，所述一个或多个存储参考电流值包括第二参考电流值，所述电流比较子电路还被配置为：
将所述电流值中被选中的电流值与所述第二参考电流值进行比较；
响应于所述被选中的电流值小于等于所述第二参考电流值，得到所述被选中的电流值对应的存储数据为第一存储数值；
响应于所述被选中的电流值大于所述第二参考电流值，得到所述被选中的电流值对应的存储数据为第二存储数值。
12.一种根据权利要求1-11中任一项所述的电子装置的操作方法，包括：
对所述第一被选中的阻变存储器单元和所述第二被选中的阻变存储器单元分别进行不同的初始化过程，以使得所述第一被选中的阻变存储器单元和所述第二被选中的阻变存储器单元对应不同的阻变窗口；
读取所述多个阻变存储器单元中的至少部分阻变存储器单元的电流值，处理所读取的所述至少部分阻变存储器单元的电流值以得到并输出处理结果。
13.根据权利要求12所述的方法，其中，所述不同的初始化过程包括第一初始化过程和第二初始化过程，所述第一初始化过程的目标电流值和所述第二初始化过程的目标电流值不相同，
对所述第一被选中的阻变存储器单元和所述第二被选中的阻变存储器单元分别进行不同的初始化过程包括：
对所述第一被选中的阻变存储器单元进行所述第一初始化过程，对所述第二被选中的阻变存储器单元进行所述第二初始化过程。
14.根据权利要求12所述的方法，其中，所述不同的初始化过程包括第一初始化过程和第二初始化过程，所述第一初始化过程的目标电流值小于所述第二初始化过程的目标电流值，
对所述第一被选中的阻变存储器单元和所述第二被选中的阻变存储器单元分别进行不同的初始化过程包括：
对所述第一被选中的阻变存储器单元和所述第二被选中的阻变存储器单元进行所述第一初始化过程；
在所述第一初始化过程后，响应于所述第一被选中的阻变存储器单元的阻值小于所述第二被选中的阻变存储器单元的阻值，对所述第一被选中的阻变存储器单元进行所述第二初始化过程；或者，响应于所述第二被选中的阻变存储器单元的阻值小于所述第一被选中的阻变存储器单元的阻值，对所述第二被选中的阻变存储器单元进行所述第二初始化过程。
15.根据权利要求12-14中任一项所述的方法，其中，处理所读取的所述至少部分阻变存储器单元的电流值以得到并输出处理结果，包括：将所述电流值与多个密钥参考电流值进行比较，以得到物理不可克隆函数密钥值，所述物理不可克隆函数密钥值为所述处理结果。
16.根据权利要求12所述的方法，其中，所述多个阻变存储器单元还包括待写入的阻变存储器单元，
所述方法还包括：将存储数据写入所述待写入的阻变存储器单元中。
17.根据权利要求16所述的方法，还包括：将所述电流值与一个或多个存储参考电流值进行比较，以得到所述存储数据，所述存储数据为所述处理结果。
CN202010221399.1A 2020-03-26 2020-03-26 电子装置及其操作方法 Active CN111339579B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010221399.1A CN111339579B (zh) 2020-03-26 2020-03-26 电子装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010221399.1A CN111339579B (zh) 2020-03-26 2020-03-26 电子装置及其操作方法

Publications (2)

Publication Number Publication Date
CN111339579A CN111339579A (zh) 2020-06-26
CN111339579B true CN111339579B (zh) 2022-07-08

Family

ID=71186236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010221399.1A Active CN111339579B (zh) 2020-03-26 2020-03-26 电子装置及其操作方法

Country Status (1)

Country Link
CN (1) CN111339579B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112583589B (zh) * 2020-12-14 2022-04-12 北京大学 用于产生安全密钥的单元结构、阻变存储器及方法
CN112863574B (zh) * 2021-02-09 2023-05-12 清华大学 电子装置及其操作方法
CN115114633A (zh) * 2021-03-23 2022-09-27 中国科学院微电子研究所 一种加密方法及装置
CN116126288B (zh) * 2023-01-04 2023-12-01 北京大学 一种基于阻变存储器的随机数发生电路及方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102129886A (zh) * 2010-01-12 2011-07-20 中芯国际集成电路制造(上海)有限公司 电阻随机存储器的初始化以及设置、复位方法
CN102456398A (zh) * 2010-10-26 2012-05-16 三星电子株式会社 阻性存储器件、初始化方法、和包括其的电子设备
CN102800359A (zh) * 2011-05-25 2012-11-28 中国科学院微电子研究所 一种半导体存储器件
CN105719691A (zh) * 2016-01-22 2016-06-29 清华大学 阻变存储器的操作方法及阻变存储器装置
CN107368755A (zh) * 2017-06-07 2017-11-21 中国电子产品可靠性与环境试验研究所 电路及其安全架构设计方法、装置、设备及存储介质
CN107768515A (zh) * 2016-08-18 2018-03-06 华邦电子股份有限公司 存储器装置的形成方法
CN107919375A (zh) * 2016-10-06 2018-04-17 财团法人工业技术研究院 可变电阻装置、物理性不可复制功能电路与控制方法
CN109427408A (zh) * 2017-08-25 2019-03-05 美商新思科技有限公司 用于物理不可克隆功能安全的otp存储器单元
CN109509495A (zh) * 2017-09-14 2019-03-22 清华大学 阻变存储器的操作方法及其操作装置、芯片以及芯片认证方法
CN109522753A (zh) * 2017-09-18 2019-03-26 清华大学 电路结构及其驱动方法、芯片及其认证方法、电子设备
CN109753831A (zh) * 2019-01-08 2019-05-14 郑州云海信息技术有限公司 一种puf电路的管理方法、装置、设备及存储介质
CN110797062A (zh) * 2019-09-17 2020-02-14 华中科技大学 忆阻器的读写电路及读写方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8856482B2 (en) * 2011-03-11 2014-10-07 Micron Technology, Inc. Systems, devices, memory controllers, and methods for memory initialization
US9093128B2 (en) * 2012-11-05 2015-07-28 Infineon Technologies Ag Electronic device with a plurality of memory cells and with physically unclonable function
JP6817888B2 (ja) * 2016-05-27 2021-01-20 ヌヴォトンテクノロジージャパン株式会社 不揮発性メモリ装置
CN109495272B (zh) * 2018-10-31 2021-04-30 复旦大学 一种基于忆阻器的强puf电路
CN110706727B (zh) * 2019-09-30 2021-09-10 湖南大学 磁性随机存取存储器及基于stt marm的可重构puf方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102129886A (zh) * 2010-01-12 2011-07-20 中芯国际集成电路制造(上海)有限公司 电阻随机存储器的初始化以及设置、复位方法
CN102456398A (zh) * 2010-10-26 2012-05-16 三星电子株式会社 阻性存储器件、初始化方法、和包括其的电子设备
CN102800359A (zh) * 2011-05-25 2012-11-28 中国科学院微电子研究所 一种半导体存储器件
CN105719691A (zh) * 2016-01-22 2016-06-29 清华大学 阻变存储器的操作方法及阻变存储器装置
CN107768515A (zh) * 2016-08-18 2018-03-06 华邦电子股份有限公司 存储器装置的形成方法
CN107919375A (zh) * 2016-10-06 2018-04-17 财团法人工业技术研究院 可变电阻装置、物理性不可复制功能电路与控制方法
CN107368755A (zh) * 2017-06-07 2017-11-21 中国电子产品可靠性与环境试验研究所 电路及其安全架构设计方法、装置、设备及存储介质
CN109427408A (zh) * 2017-08-25 2019-03-05 美商新思科技有限公司 用于物理不可克隆功能安全的otp存储器单元
CN109509495A (zh) * 2017-09-14 2019-03-22 清华大学 阻变存储器的操作方法及其操作装置、芯片以及芯片认证方法
CN109522753A (zh) * 2017-09-18 2019-03-26 清华大学 电路结构及其驱动方法、芯片及其认证方法、电子设备
CN109753831A (zh) * 2019-01-08 2019-05-14 郑州云海信息技术有限公司 一种puf电路的管理方法、装置、设备及存储介质
CN110797062A (zh) * 2019-09-17 2020-02-14 华中科技大学 忆阻器的读写电路及读写方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
A strong arbiter PUF using resistive RAM within 1T-1R memory architecture;Rekha Govindaraj 等;《2016 IEEE 34th International Conference on Computer Design (ICCD)》;20161005;141-148 *
RRAM serial configuration for the generation of random bits;D. Arumí 等;《Microelectronic Engineering》;20170625;76-79 *
基于RRAM PUF的可靠性测试及系统搭建;易盛禹;《基于RRAM PUF的可靠性测试及系统搭建》;20190506;1-53 *
阻变存储器擦写PUF的实现方案;张晓波 等;《电子世界》;20190604(第9期);36-38 *

Also Published As

Publication number Publication date
CN111339579A (zh) 2020-06-26

Similar Documents

Publication Publication Date Title
CN111339579B (zh) 电子装置及其操作方法
US10468099B2 (en) Circuit structure and driving method thereof, chip and authentication method thereof, and electronic device
US10103895B1 (en) Method for physically unclonable function-identification generation and apparatus of the same
US20200372949A1 (en) Mixed digital-analog memory devices and circuits for secure storage and computing
US10574469B1 (en) Physically unclonable function and method for generating a digital code
CN109509495B (zh) 阻变存储器的操作方法及其操作装置、芯片以及芯片认证方法
US9224470B1 (en) Memory circuit and method of programming memory circuit
US11309018B2 (en) Stable memory cell identification for hardware security
CN112507398B (zh) 物理不可复制函数代码生成装置及其方法
US9852791B1 (en) Semiconductor memory device, chip ID generation method thereof and manufacturing method thereof
US10147475B1 (en) Refresh in memory based on a set margin
US20230127142A1 (en) Sram with reconfigurable setting
WO2021111157A1 (en) System and method for reading memory cells
CN110751968A (zh) 用于puf的电路结构、获取puf数据的方法及电子设备
CN109147860B (zh) 存储器存储装置及其测试方法
US11164626B2 (en) Methods and systems for accessing memory cells
CN112863574B (zh) 电子装置及其操作方法
CN111797438A (zh) 物理不可克隆函数的实现方法及实现装置
WO2016153513A1 (en) Code comparators
US11195581B1 (en) Memory cell, memory array and operation method using the same
US11670368B2 (en) Methods and systems for accessing memory cells
Lin et al. A novel bi-functional memory-PUF module utilizing adjustable switching window of RRAM
US11894061B2 (en) Non-volatile memory programming circuit and a method of programming non-volatile memory devices
CN106297879B (zh) 存储器装置与其操作方法
CN109753830B (zh) 物理不可克隆函数编码的产生方法及其产生的装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant