KR20030034026A - 메모리 셀 - Google Patents

메모리 셀 Download PDF

Info

Publication number
KR20030034026A
KR20030034026A KR1020020065323A KR20020065323A KR20030034026A KR 20030034026 A KR20030034026 A KR 20030034026A KR 1020020065323 A KR1020020065323 A KR 1020020065323A KR 20020065323 A KR20020065323 A KR 20020065323A KR 20030034026 A KR20030034026 A KR 20030034026A
Authority
KR
South Korea
Prior art keywords
tunnel junction
memory cell
memory
resistance
magnetic tunnel
Prior art date
Application number
KR1020020065323A
Other languages
English (en)
Inventor
트란룽티
샤르마마니쉬
안토니토마스씨
Original Assignee
휴렛-팩커드 컴퍼니(델라웨어주법인)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴렛-팩커드 컴퍼니(델라웨어주법인) filed Critical 휴렛-팩커드 컴퍼니(델라웨어주법인)
Publication of KR20030034026A publication Critical patent/KR20030034026A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 메모리 장치(10)에 관한 것으로서, 터널 접합(tunnel junction)(134, 234, 334)과 직렬 연결되어 있는 자기(magnetic) 터널 접합(134, 234, 334)을 가진 이중 터널 접합 메모리 셀(130, 230, 330)을 구비하고 있다. 자기 터널 접합(134, 234, 334)은 기록 동작 동안 제 1 저항 상태에서 제 2 저항 상태로 변화할 수 있다. 자기 터널 접합(134, 234, 334)은 터널 접합(134, 234, 334)과 다른 저항-전압 특성을 가지고 있으며, 이러한 특성은 기록 동작 동안 터널 접합(134, 234, 334)을 끊어뜨리지 않고 자기 터널 접합(134, 234, 334)을 끊어지게 한다. 판독 동작 동안 검출이 가능한 자기 터널 접합(134, 234, 334)의 저항 상태의 변화는 선택된 메모리 셀(130, 230, 330)의 저항을 변화시킨다.

Description

메모리 셀{MEMORY DEVICE HAVING MEMORY CELLS WITH MAGNETIC TUNNEL JUNCTION AND TUNNEL JUNCTION IN SERIES}
본 발명은 데이타를 저장하는 메모리 장치에 관한 것으로서, 보다 상세하게는 직렬 연결된 터널 접합을 가진 메모리 셀(Cell)이 장착된 메모리 장치에 관한 것이다.
메모리 장치는 제품에 의해 사용되는 인스트럭션(instruction)과 같은 데이타를 저장하는 가전 제품에서 이용된다. 비휘발성 메모리 장치는 데이타를 유지하는 데에 전력을 요구하지 않기 때문에 바람직하다. 따라서, 비휘발성 메모리 장치에 저장된 데이타는 전원 공급이 차단되거나 메모리 장치와 접속이 끊어질 때에 보존된다. 소비자는 또한 부피가 작고 값이 싼 것을 좋아하며, 비휘발성과 고밀도 및 저비용의 요구는 메모리 장치의 설계에 있어서 주요 구동 요인이다. 저(低)전력 소비는 가전 제품의 크기를 줄이면서 더 작은 전원이 사용될 수 있어 바람직하다.
비휘발성 메모리 장치는 통상 한 번 쓰면 버리는 프로그램 가능(OTP : One Time Programmable) 또는 재프로그램 불가 메모리 셀(Cell)을 가지고 있다. 재프로그램 가능 메모리 셀은 이진 상태(binary states) 하에서 스위칭될 수 있다. OTP 메모리 장치의 상태는 일단 셀이 프로그래밍되면 영속적이다. OTP 메모리 장치는 일반적으로 퓨즈(fuse), 앤티 퓨즈(anti-fuse), 차지 스토리지(charge storage) 또는 마스크 롬(mask ROM)들 중 어느 하나로 분류될 수 있다.
퓨즈 메모리 셀은 프로그래밍 중에 셀이 끊어지도록 셀에 전압을 공급함으로써 프로그래밍된다. 퓨즈 메모리 셀의 이진 상태는 판독 과정 중에 측정된 셀의 저항으로서 검출될 수 있다. 통상의 퓨즈 메모리 장치는 각 퓨즈 소자에 요구되는 접촉 영역이 기판의 면적을 넓게 차지하고 있기 때문에 어레이 밀도가 낮다. 통상의 퓨즈 메모리 셀은 또한 종종 셀의 크기를 더욱 증가 시키는 다이오드나 트랜지스터와 같은 절연 소자를 구비하고 있었다. 절연 다이오드와 트랜지스터는 전류 용량을 제한하였으며, 퓨즈 메모리 셀을 프로그래밍하기 위해 요구되는 기록 전류(write current)에 의해 손상받을 수도 있다. 게다가, 절연 다이오드나 트랜지스터는 전형적으로 대부분 실리콘 크리스탈 기판 위에서 즉시 형성된 실리콘 기반 능동 소자들이다. 이런 형태의 절연 소자들은 가능한 장치의 용량을 줄이면서, 퓨즈 OPT 어레이의 다중층을 스택(stack)하는 것을 막을 수가 있다. 마이크로 결정(micro-crystalline) 및 비정질(amorphous) 다이오드 및 트랜지스터와 같은 실리콘 기반 절연 소자는 스택을 인에이블할 수도 있으나, 제조의 복잡성과 비용을 증가시킬 수도 있다.
통상적인 앤티 퓨즈 메모리 셀은 일반적으로 (금속-절연체-금속)스택을 구비하고 있다. 통상적인 앤티 퓨즈 메모리 셀은 셀에 기록 포텐셜(potential)을 공급함으로써 프로그래밍된다. 기록 포텐셜은 앤티 퓨즈를 트리거(trigger)하고 프로그래밍된 메모리 셀의 저항을 감소시킨다. 통상의 앤티 퓨즈 메모리 셀은 퓨즈/트랜지스터 셀로서 똑같은 많은 단점들로 인해 문제점을 갖고 있다. 예컨데, 통상적인 앤티 퓨즈 메모리 셀은 실리콘 기반 절연 소자를 필요로 하는데, 이는 어레이 밀도를 감소시킬 수 있다.
통상적인 종래의 전하 스토리지 메모리는 EPROM이다. EPROM 메모리는 파울러 노드헤임 터널링(Fowler-Nordheim tunneling)을 이용하여 전하를 기판에서 메모리 셀에 있는 플로어팅 게이트(floating gate)로 전달한다. EPROM 메모리는 큰 기록 전압을 요구하며, EPROM 메모리 장치에서의 기록 속도는 터널링 전류 밀도에 의해 제한된다.
마스크 ROM 메모리는 오히려 사용자 레벨에서보다는 제조시에 프로그래밍된다("field programming"). 따라서, 마스크 ROM 장치의 각 뱃치(batch)는 애플리케이션 특정적(application specific)이다. 대부분의 제조 과정에서처럼, 비용 절감은 증가된 부피와 함께 실현된다. 따라서, 마스크 ROM 생산에 드는 비용을 효과적으로 하기 위해서는 특별한 애플리케이션 특정적 메모리가 무척 요구되고 있음이 확실하다. 큰 규모의 처리 필요시 많은 애플리케이션에 있어 마스크 ROM의 비용은 증가하게 된다.
따라서, 고밀도 구성이 가능한 메모리 셀을 가진 저비용 메모리가 필요하다. 또한, 처리에 과도한 전력을 필요로 하지 않는 메모리 장치가 필요하다.
본 발명의 첫 번째 특징에 따르면, 메모리 장치는 터널 접합(tunnel junction)과 직렬 연결되어 있는 자기(magnetic) 터널 접합을 가진 이중 터널 접합을 구비하고 있다. 자기 터널 접합은 기록 동작 동안 제 1 저항 상태에서 제 2 저항 상태로 변화할 수 있다. 자기 터널 접합은 터널 접합과 다른 저항-전압 특성을 가지고 있으며, 이러한 특성은 기록 동작 동안 터널 접합을 끊어뜨리지 않고 자기 터널 접합을 끊어지게 한다. 자기 터널 접합은 자기 터널 접합을 끊어 자기 터널 접합을 단락(short)시킬 수 있도록 앤티 퓨즈(anti-fuse)로 기능할 수 있다. 메모리 셀의 저항 변화는 결국 판독 동안 검출이 가능하다.
첫 번째 특징에 따르면, 터널 접합은 자기 터널 접합이 끊어지면 프로그래밍된 메모리 셀에 절연 기능을 제공할 수 있다. 따라서, 실리콘 기반 절연 다이오드 및/또는 트랜지스터는 메모리 장치에 있는 메모리 셀을 절연시킬 필요가 없다. 따라서, 메모리 장치는 메모리 소자의 스택층(stacked layers of memory elements)을 구비할 수가 있어서 장치의 용량(capacity)를 증가시킨다.
또한, 첫 번째 특징에 따르면, 메모리 셀은 다이오드/트랜지스터를 가진 통상의 메모리 셀보다 크기가 더 작다. 이러한 특성은 어레이 밀도를 증가시킨다. 또한, 다이오드/트랜지스터 절연 소자가 없어 메모리 장치 제조가 단순화된다.
본 발명의 두 번째 특징에 따르면, 선택된 메모리 셀은 기록 전류 또는 기록 전압을 메모리 셀에 공급함으로써 프로그래밍될 수 있다. 자기 터널 접합의 저항은 기록 전류 또는 기록 전압이 공급될 때 터널 접합보다 더 점진적으로 감소된다.
두 번째 특징에 따르면, 자기 터널 접합의 더 높은 저항때문에 더욱 높은 전압이 인가된다. 터널 접합의 저항이 자기 터널 접합의 저항보다도 더욱 빠르게 감소함에 따라, 메모리 셀에 걸린 전압의 더 많은 부분이 자기 터널 접합에 인가된다. 따라서, 터널 접합에 인가된 상대적으로 낮은 전압이 터널 접합의 항복 전압(breakdown voltage)을 넘지 않는 반면에, 상대적으로 높은 자기 터널 접합의 전압이 자기 터널 접합의 항복 전압보다 높게끔 기록 전압 또는 전류가 선택될 수 있다.
본 발명의 세 번째 특징에 따르면, 터널 접합 및 자기 터널 접합의 항복 전압과 저항-전압 특성은 자기 터널 접합과 터널 접합을 형성하는 사용된 물질에 따라 결정될 수 있다.
세 번째 특징에 따르면, 메모리 셀의 제조가 터널 접합을 형성하기 위해 사용되는 특정 물질을 용이하게 변경시킴으로 인해 단순화된다.
본 발명의 네 번째 특징에 따르면, 메모리 셀은 증착 및 스퍼터링 프로세스와 같은 통상적인 기술을 이용하여 제조될 수 있다.
네 번째 특징에 따르면, 메모리 셀은 상대적으로 낮은 비용으로 제조될 수 있다.
다른 특징과 장점들은 첨부하는 도면과 관련하여 아래의 상세한 설명에 의해분명해질 것이다.
도 1은 이중 터널 접합 메모리 셀을 가진 메모리 어레이의 개략적인 사시도,
도 2는 도 1에 설명된 메모리 어레이를 포함하는 메모리 장치의 개략도 및 관련 판독/기록 회로도,
도 3a는 도 1에 설명된 메모리 어레이의 일부에 대한 단면도,
도 3b는 도 3a에 설명된 메모리 어레이의 일부에 대한 평면도,
도 3c는 도 3a에 설면된 메모리 셀의 실시예에 대한 단면도,
도 4는 터널 접합의 저항과 터널 접합의 전압 간 관계를 나타낸 그래프,
도 5는 터널 접합 전류와 이중 터널 접합 메모리 셀의 전압 간 관계를 나타낸 그래프,
도 6은 대체적 실시예에 따른 터널 접합 저항과 터널 접합 전압 간 관계를 나타낸 그래프,
도 7은 메모리 셀의 대체적 실시예의 단면도,
도 8은 메모리 셀의 또 다른 대체적 실시예의 단면도이다.
도면의 주요 부분에 대한 부호의 설명
10 : 메모리 장치100 : 메모리 어레이
130, 230, 330 : 메모리 셀134, 234, 334 : 제 1 터널 접합
136, 236, 336 : 제 2 터널 접합
137, 138, 237, 238, 337, 338 : 자기층
140, 240, 340 : 절연체500 : 센스 증폭기
이중 터널 접합 메모리 셀을 가진 메모리 장치가 바람직한 실시예와 도면에 의해 설명될 것이다.
도 1은 이중 터널 접합 메모리 셀(130)을 가진 메모리 어레이(100)의 개략적인 사시도이다. 메모리 어레이(100)에서, 워드선(word line)(110)과 비트선(bit line)(120)은 각각 가로 행과 세로 열로 연장한다. 메모리 셀(130)에서 워드선(110)은 비트선(120)과 교차한다. 각 메모리 셀(130)은 "1" 또는 "0"의 이진 상태를 저장할 수 있다. 도 1에서, 이중 터널 접합 메모리 셀(130)은 두 개의 저항 소자로서 상징적으로 예시되어 있다. 각 저항 소자는 메모리 셀(130)의 터널 접합에 대응된다.
도 2는 도 1에 도시된 메모리 어레이(100)를 포함하는 메모리 장치(10)의 개략도 및 관련 판독/기록 회로도이다. 메모리 장치(10)는 메모리 어레이(100), 메모리 어레이(100)의 제 1 행 내지 제 6 행에 결합된 로우 디코더(row decoder)(300), 메모리 어레이(100)의 제 1 열 내지 제 7 열에 결합된 칼럼 디코더(column decoder)(400) 및 판독 과정 동안 메모리 셀(130)의 이진 상태를 검출하는 센스 증폭기(500)를 구비하고 있다. 도 2에서, 워드선(110)의 6개 행과 비트선(120)의 7개 열이 설명을 위해 도시되어 있다. 실제로는, 가령 (1024 × 1024) 및 그 보다 큰 메모리 셀의 어레이가 사용될 수도 있다.
로우 디코더(300)는 프로그래밍 또는 기록 과정 동안 선택된 메모리 셀(130)을 포함하고 있는 행에 기록 전압(Vw) 또는 기록 전류(Iw)를 선택적으로 공급하거나, 또는 판독 과정 동안 판독 포텐셜(Vr)을 공급하는 다수의 스위치를 구비하고 있다. 이와 마찬가지로, 칼럼 디코더(400)는 기록 과정 동안 메모리 셀(130)을 포함하고 있는 선택된 칼럼을 그라운드(ground)에 결합시키거나, 또는 판독 과정 동안 선택된 칼럼을 센스 증폭기(500)에 결합시키는 다수의 스위치를 구비할 수 있다.
선택된 메모리 셀(130)을 프로그래밍 또는 기록하기 위하여, 로우 디코더(300)는 기록 전압(Vw) 또는 기록 전류(Iw)와 선택된 열(110)에 있는 행선(110) 간 스위치를 닫으며, 칼럼 디코더(400)는 그라운드와 선택된 열에 있는 비트선(120) 간 스위치를 닫는다. 기록 전압(Vw)과 기록 전류(Iw) 간 선택은 가령, 메모리 어레이(100)에 있는 이중 터널 접합의 유형이나, 메모리 장치에 요구되는 모드에 따라 결정된다.
일 실시예에 따라, 메모리 셀(130)에 있는 두 터널 접합은 다른 저항-전압 특성을 가지고 있다. 다른 저항-전압 특성은 선택된 메모리 셀(130)에 공급된 기록 전압(Vw) 또는 기록 전류(Iw)가 선택된 메모리 셀(130)의 제 1 자기 터널 접합을 절연파괴시키거나 끊어 선택된 메모리 셀(130)의 저항을 변화시키기에 충분하도록 선택된다. 기록 전압(Vw) 및 기록 전류(Iw)는 메모리 셀(130)의 제 2 터널 접합을 끊기에 충분하지 않다.
다른 저항-전압 특성은 자기 터널 접합과 터널 접합을 형성하기 위하여 사용된 물질로부터 실현될 수도 있다. 특히, 본 출원의 발명자들은 자기층 또는 전극을 포함하는 터널 접합은 일반적으로 공급 전압 하에서 비자기 전극을 가진 터널 접합보다도 더 점진적으로 저항이 감소한다는 것을 알게 되었다. 따라서, 기록 전압(Vw) 또는 기록 전류(Iw)가 선택된 메모리 셀에 공급되면, 자기 터널 접합의 저항은 터널 접합의 저항보다도 더 점진적으로 감소한다. 선택된 실시예에서, 자기 터널 접합의 저항은 터널 접합의 저항보다 가령 10배 이상까지 더 클 수 있다. 자기 터널 접합 양단의 더 높은 전압 강하는 결과적으로 터널 접합이 끊어지지 않으면서 자기 터널 접합을 끊어지도록, 자기 터널 접합의 항복 전압보다 크게 선택될 수 있다.
프로그래밍된 메모리 셀(130) 내의 터널 접합은 실질적으로 전(前)기록 저항(pre-write resistance)을 유지할 수 있고, 프로그래밍된 메모리 셀(130)의 절연 소자로 기능할 수 있다. 자기 터널 접합은 기록 전압(Vw) 또는 기록 전류(Iw)를 공급받은 후에는 단락 상태에 있을 수 있다. 자기 터널 접합의 단락으로 인한 선택된 메모리 셀(130)의 저항 변화는 판독하는 동안 검출될 수 있다. 메모리 셀과 기록 과정에 대한 실시예는 이하에서 상세하게 설명하기로 한다.
도 3a는 메모리 셀(130)의 실시예를 포함하여, 도 1에 도시된 메모리 어레이(100)의 일부를 예시하는 단면도이다. 도 3b는 메모리 어레이(100)의 일부의 평면도이다. 도 3c는 도 3a에 도시된 것과 같은 단일 메모리 셀(130)의 단면도이다.
도 3a와 도 3b를 참조하면, 예시된 메모리 어레이(100)의 일부는 워드선(110)과 비트선(120)의 교차점에 위치한 다수의 메모리 셀(130)을 구비하고 있다. 워드선(110)과 비트선(120)은 예를 들어, Al, Au, Ag, Cu 및 이들의 합금 및 다른 도체와 같은 도전체로 제조될 수 있다. 워드선(110)과 비트선(120)은 가령, 이미 공지된 스퍼터링 및 에칭(etching)과 같은 프로세스에 의해 형성될 수 있다.
비트선(120)은 메모리 어레이(100)의 기판 위에 위치한 절연층(128) 위로 배치되어 있다. 절연층은 예를 들면, SiOX,SiNX,SiOXNY,AlOX,TaOX,TiOx,AlNX및 기타 다른 비도전체일 수 있다. 예를 들어, 절연층(128)은 예컨데, 화학 기상 증착법(CVD : Chemical Vapor Deposition)과 같은 공지된 증착 방법에 의해 형성될 수도 있다. 예컨데, 기판(132)은 반도체 기판일 수 있다. 기판(132)은 전자 회로를 구비할 수도 있으며, 절연층(128)은 회로와 메모리 셀(130) 사이에 절연을 제공한다. 이와 달리, 비트선(120)은 기판(132) 바로 위에 위치할 수도 있다.
절연체(125)는 절연층(128) 위에 위치할 수 있으며 메모리 셀(130)들 사이에 위치할 수도 있다. 절연체(125)는 설명을 위해 도 3b에서는 도시하지 않았다. 절연체는 가령, SiOX,SiNX,SiOXNY,AlOX,TaOX,TiOx,AlNX및 기타 다른 비도전체일 수 있다. 절연체(125)는 가령, 증착 프로세스에 의해 형성될 수 있다.
도 3c를 참조로, 메모리 셀(130)은 자기 터널 접합 및 자기 터널 접합과 직렬로 연결된 터널 접합을 구비하고 있다. 자기 터널 접합은 일반적으로 자기층 사이에 개재된 절연체를 가지고 있는 것으로 규정할 수 있다. 자기층은 "전극" 또는 자기 터널 접합의 "단말(terminal)"로 지칭될 수 있으며, 강자성체(feromagnetic)일 수도 있다. 터널 접합은 일반적으로 도전층 사이에 개재된 절연체를 가지고 있는 것으로 규정할 수 있다. 한 개의 자기층 전극을 가진 다른 형태의 터널 접합도 본 상세한 설명에서 논의된다.
도 3c에 도시된 자기 터널 접합은 예를 들어, TMR(Tunneling Magnetro-Resistance) 터널 접합, SDT(Spin Dependent Tunnel)접합이나 기타 다른 형태의 자기 터널 접합일 수 있다. 예시된 실시예에서, 자기 터널 접합은 강자성체층을 가진 TMR 터널 접합이다. 자기 터널 접합(134)은 제 1 강자성체층(137)과 제 2 강자성체층(138)을 구비한다. 제 1 및 제 2 강자성체(137, 138)은 절연체(140)에 의해 분리되어 있다. 제 2 강자성체층(138)은 도체 전극(142)에 의하여 워드선(110)에 전기적으로 결합될 수 있다. 이와 달리, 전극(142)은 생략될 수 있으며, 제 2 강자성체층(138)은 워드선(110)에 직접 결합될 수 있다. 자기 터널 접합(134)은 또한 반자성체층(144)과 터널 접합(136) 위로 시드(seed)층(146)을 구비할 수도 있다.
제 1 강자성체층(137)은 화살표로 표시된 것처럼, 고정된 자화 방향을 가질 수 있고, 제 2 강자성체층(138)은 제 1 강자성체의 자화 방향과 평행 또는 반대 방향으로 정렬될 수 있는 자화 방향을 가지고 있다. 그러나, 도 3c에 도시된 자화 방향이 메모리 셀(130)의 작동에 요구되는 것은 아니다.
터널 접합(136)은 자기 터널 접합(134)과 직렬로 연결되어 이중 터널 접합 메모리 셀(130)을 형성한다. 터널 접합(136)은 절연체(148), 절연체를 비트선(120)에 결합시키는 제 1 도전체(150) 및 절연체(148)와 자기 터널 접합(134) 사이에 제 2 도전체(152)를 구비하고 있다. 이와 달리, 제 1 도전체(150)는 생략할 수 있으며, 절연체(148)는 도전 비트선(120)에 직접 결합될 수 있다. 제 1 및 제 2 도전체(150,152)는 비자성 도체일 수도 있다.
자기 터널 접합(134)은 터널 접합(136)과는 다른 저항-전압 특성을 가지고 있다. 자기 터널 접합은 일반적으로 공급 전압 하에서 터널 접합보다 더 점진적으로 저항이 감소한다. 따라서, 기록 전압(Vw) 또는 기록 전류(Iw)가 제 2 메모리 셀(130)에 공급될 때, 자기 터널 접합(134) 저항은 터널 접합(136) 저항보다도 더 점진적으로 감소할 것이다. 자기 터널 접합(134)과 터널 접합(136)의 예시적인 저항값은 도 4에 예시되어 있다.
도 4는 터널 접합의 저항(R1, R2)과 각 터널 접합의 전압 간 관계에 대한 그래프이다. 도 4에서, 자기 터널 접합(134)은 NiFe 자기층 또는 전극 및 AlO(2) 절연체를 구비한다. 터널 접합(134)은 Al 도전체 또는 전극 및 AlO(1.25) 절연체를 구비하고 있다.
도 4에 도시된 바와 같이, 자기 터널 접합(134)은 터널 접합(136)의 R-V곡선보다도 더 점진적으로 감소하는 저항-전압(R-V) 곡선을 가지고 있다. 이러한 특성은 기록 전압(Vw) 또는 기록 전류(Iw)가 선택된 메모리 셀(130)에 공급될 때 자기터널 접합 양단에 더 높은 전압 강하를 얻는 데에 이용된다. 따라서, 자기 터널 접합(134)에 항복 전압보다 큰 자기 터널 접합의 전압 강하(V1)와 터널 접합(136)의 항복 전압보다 작은 터널 접합(136)의 전압 강하(V2)를 생성하도록 계산된 기록 전압(Vw) 또는 기록 전류(Iw)를 공급함으로써, 선택된 메모리 셀(130)이 프로그래밍되거나 기록될 수 있다.
기록 과정은 기록 전압(Vw)이 선택된 메모리 셀(130)에 공급될 때 생성되는 전압을 참조하여 설명될 수 있다. 기록 전압(Vw)은 상(constant) 전류(Iw)를 선택된 메모리 셀(130)에 공급한 결과이거나, 기록 전압(Vw)이 선택된 메모리 셀(130)에 직접 공급될 수 있다.
기록 전류(Iw)가 공급되면, V1과V2는 다음 식에 따라 결정될 수 있다.
단, V1은 자기 터널 접합(134) 양단의 전압 강하이다.
V2는 터널 접합(136) 양단의 전압 강하이다.
R1은 자기 터널 접합(134) 양단의 저항이다.
R2는 터널 접합(136) 양단의 저항이다.
V1과 V2에 대한 식에서 보듯이, R1과 R2는 자기 터널 접합(134)과 터널 접합(136)의V1과 V2를 결정한다. R1과 R2값은 터널 접합(134, 136) 양단의 전압 V1과 V2값이 증가 함에 따라 변하며, 실험 또는 시뮬레이션 데이타에 의하여 결정될 수 있다. 특정 V1과 V2값에 대한 표를 뒤의 표 1에 나타내었다.
다시 도 4를 참조하면, R1과 R2는 처음에는 즉, 전압을 공급받지 않은 상태에서는 값이 비슷하거나 동일할 수 있다. 만일 기록 전류(Iw)가 메모리 셀을 프로그래밍하는 데에 사용되면, 기록 전류(Iw)는 자기 터널 접합(134)과 터널 접합(136)에서 V1과 V2를 각각 생성한다. 도 4에서, 자기 터널 접합(134)의 항복 전압(VB1)은 약 1.9V이다. 터널 접합의 항복 전압(VB2)도 1.9V 정도 된다. 그러나, 공급 전압(Vw) 하에서는 자기 터널 접합의 저항(R1)이 터널 접합(134)의 저항(R2)보다 훨씬 크기 때문에, 기록 전류(Iw)는 V1(= Iw·R1)은 VB1보다 큰 반면 V2(= Iw·R2)는 VB2보다 작게 할 수 있다.
기록 전류(Iw)를 사용하여 메모리 셀(130)을 프로그래밍할 때의 장점은 일단 자기 터널 접합(134)이 끊어지면 터널 접합(136) 양단의 전압이 실질적으로 변하지 않고 값을 그대로 유지한다는 점이다. 이러한 특성은 선택된 메모리 셀(130)을 프로그래밍하기 위해 기록 전류(Iw)를 주의깊게 타이밍(timing)할 필요가 없게 해준다.
만일 기록 전압(Vw)이 메모리 셀(130)을 프로그래밍하는 데에 사용된다면, V1과 V2는 다음 식에 따라 결정된다.
여기서, I는 메모리 셀(130)을 흐르는 전류이다.
공급된 기록 전압(Vw) 하에서 저항 R1이 R2보다 실질적으로 크기 때문에, 자기 터널 접합(134)의 V1은 터널 접합(136)의 V2보다 실질적으로 더 높다. 따라서, 항복 전압 VB1과 VB2가 비슷할지라도, V2가 VB2보다 높아지기 전에 V1이 VB1보다 높아진다.
도 5는 도 4에서 도시된 메모리 셀 실시예의 데이타에 대한 터널 전류와 공급 전압 간 관계를 나타낸 그래프이다. 약 1.4μA의 기록 전류 Iw가 메모리 셀(130)에 공급되면, 3.2V의 전압이 메모리 셀(130) 양단에 인가된다. 그 결과로, 터널 접합(TJ)(136) 양단의 V2는 1.3V, 자기 터널 접합(MTJ) 양단의 V1은 1.9V가 된다. V1은 자기 터널 접합(134)이 절연파괴되게 한다. 자기 터널 접합(134)에 절연파괴가 일어나면, 터널 접합(136) 양단의 전압은 실질적으로 변하지 않는다.
기록 전압(Vw)이 메모리 셀(130)에 공급되면 메모리 셀(130) 양단의 전압(Vw)은 자기 터널 접합(134)과 터널 접합 사이에서 분할된다. 만일 기록 전압(Vw)이 약 3.2V이면 V1과 V2는 위 (3)식 내지 (6)식에 따라 결정된다. 이 경우, V1과 V2는 각각 약 1.9V와 1.3V가 되어 자기 터널 접합을 절연파괴시킨다. 이 상황에서, 기록 전압(Vw)을 공급하기 위해 사용되는 전압원은 바람직하게 전류 제한(current limitting)한다. 따라서, 전압원에 의해 공급되는 전류는 자기 터널 접합(134)이 끊어질 때 터널 접합(136)이 손상되지 않도록 선택될 수 있다.
위 실시예의 작동에 대해서는 아래의 예들을 참조하여 설명될 것이다.
예 1
도 3c를 참조하면, 메모리 셀(130)은 제 1 자기 터널 접합(134)을 구비하고 있다. 자기 터널 접합(134)은 제 1 NiFe 강자성체층(137)과 제 2 NiFe 강자성체층(138)을 가지고 있다. 강자성체층(137, 138)층의 두께는 약 4nm이다. 절연체(134)는 AlO이고, 그 두께는 약 2.5nm이다. 반자성체층(144)은 IrMn으로 되어 있으며, 그 두께는 약 10nm이다. 시드층(146)은 NiFe와 Ta로 이루어졌으며, 그 두께는 약 11nm이다.
터널 접합(136)은 그 두께가 각각 4nm인 제 1 및 제 2 알루미늄 도전체를구비하고 있다. 절연체(148)는 AlO로 이루어졌으며 그 두께는 1.65nm이다.
이 실시예에 대한 R-V 곡선이 도 4에 도시되어 있다. 자기 터널 접합(134)양단의 저항(R1)은 터널 접합(136)보다 더 점진적으로 감소한다. 두 터널 접합(134, 136) 모두 항복 전압이 약 1.9V이다. 이 예에서, 약 3.2V인 기록 전압(Vw)이 메모리 셀(130)을 프로그래밍하는 데에 사용될 수 있다. 도 5에 도시된 바와 같이, 3.2V인 기록 전압(Vw)은 터널 접합(136)을 끊지 않고서 자기 터널 접합(134)을 끊는다. 3.2V인 기록 전압(Vw)은 1.9V인 V1과 1.3V인 V2를 발생시킨다. 이와 달리 ,약 1.4μA의 기록 전류 (Iw)는 V1이 1.9V일 때 자기 터널 접합(134)을 끊게 한다. 자기 터널 접합(134)이 끊어질 때 V2는 1.3V이다.
자기 터널 접합(134)의 절연파괴는 앤티 퓨즈(anti-fuse)의 동작으로서, 절연체(140)를 통해 도전체의 이동으로 인하여 발생한다. 도전체가 절연체(140)를 지날 때, 각 층(137, 138)이 전기적으로 연결되어 터널 접합(134)를 단락시킨다.
예 2
도 3c를 참조하면, 메모리 셀(130)은 제 1 예와 유사한 자기 터널 접합(134)을 구비한다.
터널 접합(136)은 두께가 4nm인 Al으로된 제 1 도체 전극(150)과 두께가 4nm인 NiFe 강자성체층 전극(152)을 구비하고 있다. 절연체(148)는 AlO로 이루어져있으며, 두께는 1.25nm이다. 터널 접합(136)은 비자성체 전극(150) 한 개와 자성체 전극(152) 한 개를 구비하고 있으며, 따라서 "혼성(hybrid)" 터널 접합의 형태이다.
이 실시예에 대한 R-V곡선은 도 6에 도시되어 있다. 자기 터널 접합(134)의 저항(R1)은 터널 접합(136)의 저항(R2)보다 더 점진적으로 감소한다.
본 예에서, 3.13V 기록 전압(Vw)이 메모리 셀(130)을 프로그래밍하는 데에 사용될 수 있다. 자기 터널 접합(134)의 항복 전압(VB1)은 약 1.9V이며, 터널 접합(136)의 항복 전압(VB2)은 약 1.8V이다. 3.13V인 기록 전압(Vw)은 자기 메모리 셀(134)을 끊는다. 자기 터널 접합(134)이 끊어진 때 V1은 1.9V이고 V2는 1.23V이다.
이와 달리, 약 1.4μA의 기록 전류(Iw)는 자기 터널 접합을 끊는다. 약 1.4μA의 기록 전류(Iw)는 1.9V인 V1에서 자기 터널 접합을 끊는다. 1.4μA의 기록 전류(Iw)가 공급된 상태에서 V2는 1.23V이다.
도 7은 메모리 셀(230)의 대안적 실시예의 단면도이다. 메모리 셀(230)은 도 2에 도시된 것과 같은 메모리 장치(10)에서의 이용에 적합하다. 메모리 셀(230)은 터널 접합(236)과 직렬로 연결된 자기 터널 접합(234)를 구비하고 있다. 메모리 셀(230)은 시드층 또는 반자성체층을 구비하고 있지 않다.
자기 터널 접합(234)은 제 1 자기층(237)과 제 2 자기층(238)을 구비하고 있다. 제 1 및 제 2 자기층(237, 238)은 절연체(240)에 의해 분리되어 있다. 제 1 및 제 2 자기층(237, 238)은 강자성체일 수도 있다. 제 2 자기층(238)은 전극(242)에 의해 워드선(210)과 전기적으로 결합될 수 있다. 이와 달리, 전극(242)은 생략될 수도 있다.
터널 접합(236)은 자기 터널 접합(234)과 직렬로 연결되어 이중 터널 접합 메모리 셀(230)을 형성할 수 있다. 터널 접합(236)은 절연체(248), 절연체(248)를 비트선(220)에 결합시키는 제 1 도전체(250) 및 절연체(248)와 자기 터널 접합(234) 사이에 위치한 제 2 도전체(252)를 구비하고 있다. 이와 달리, 제 1 도전체(250)는 생략될 수도 있다.
도 8은 터널 접합(336)과 직렬로 연결되어 있는 자기 터널 접합(334)을 가지고 있는 메모리 셀을 예시하고 있다. 메모리 셀(330)은 도 2에 도시된 것과 같은 메모리 장치에서 사용하기에 적합하다.
자기 터널 접합(334)은 강자성체층 전극(338), 강자성체층 전극(337) 및 절연체(340)를 구비하고 있다. 터널 접합(336)은 도전체(350)와 절연체(240)로 구성되어 있는 터널 접합(336)일 수 있으며, 제 2 터널 접합은 제 1 터널 접합과 함께 강자성체층 전극(337)을 공유할 수 있다.
이 예에서, 자기 터널 접합(334)은 합성 터널 접합(336)보다 더 낮은 항복 전압을 가지고 있다. 도 6을 참조하면, 터널 접합(336)은 자기 터널 접합(334)의 저항(R1)보다 더 낮은 저항값을 갖고 저항이 더 빠르게 감소하는 V-R곡선(R2)을 가질 수 있다.
위 실시예에서, 제 1 터널 접합에 있는 제 1 및 제 2 자기층의 대체적 물질은, 예를 들어 CoFe, NiFeCo 및 NiFe이다. 자기층은 예를 들면, 스퍼터링 프로세스에 의해 형성될 수 있다. 터널 접합에 있는 절연체는 가령, SiOX, SiNX, SiOXNY, AlOX, TaOX, TiOX, AlNX및 기타 다른 절연 물질로 이루어져 있다. 절연체는 예컨데, 5 내지 50nm 정도의 두께를 가질 수 있으며, CVD 프로세스나 기타 증착 프로세스를 이용하여 형성될 수 있다.
반자성체층은 가령, MnFe 및 IrMn과 같은 물질로 제조될 수 있으며, 스퍼터링 프로세스나 기타 공지의 다른 프로세스에 의해 형성될 수 있다. 시드층은 가령, Ta 및 NiFe와 같은 물질로 이뤄질 수 있으며, 예컨데 스퍼터링 프로세스나 기타 공지의 다른 프로세스에 의해 형성될 수 있다.
도전체는 예를 들어, Al, Cu, Ag, Au 및 이들의 합금과 같은 도전체로 제조될 수 있다. 도전체는 DC 또는 RF 스퍼터링 프로세스나 기타 다른 프로세스에 의해 형성될 수 있다.
아래 표는 선택된 메모리 셀 실시예에 대한 실험 저항과 항복 전압을 요약한 것이다. 메모리 셀은 기록 전류(Iw)를 공급하여 메모리 셀 양단에 Vc를 발생시킴으로써 끊어진다. 표시된 값들은 각 셀 내의 소자 1, 2에 대한 소자 1의 항복 전압(VB1)이 도달될 때 즉, 셀이 끊어질 때의 저항(R1, R2)과 전압(V1, V2)값들이다. 셀에 있는 TJ 또는 MTJ행 아래의 물질들은 셀에서 사용된 자기 터널 접합 및 터널접합과 같은, 각 메모리 셀을 형성하는 데에 사용된 물질을 나타낸다. 표시된 물질들은 전극/절연체/전극의 순서에 해당한다.
위 실시예에 따르면, 메모리 장치(10)는 메모리 어레이(100)에 있는 메모리 셀을 절연(isolate)시키기 위해 다이오드나 트랜지스터와 같은 실리콘 기반 절연 능동 소자를 필요로 하지 않는다. 따라서, 메모리 장치(10)는 스택 메모리 소자(stacked memory elements)를 구비할 수 있어서 장치의 용량을 증가시킨다. 터널 접합은 상대적으로 작게 만들어져 어레이(100)의 가능한 어레이 밀도를 더 증가시킬 수가 있다.
자기 터널 접합을 터널 접합과 직렬로 사용하는 또 하나의 장점은 자기 터널 접합에 대한 R-V곡선이 단순히 사용된 상이한 전극 물질때문에 터널 접합의 R-V곡선과 상당히 다를 수 있다는 점이다. 따라서, 어느 한 터널 접합 양단의 전압이 초과하면서 다른 터널 접합 양단의 전압을 초과하지 않는 것을 보장하기 위해 메모리 셀 기하상(memory cell geometry)의 복잡하고 값비싼 변경을 이용할 필요가 없다.
또 다른 장점으로서, 메모리 셀의 소자는 공지의 제조 프로세스를 이용하여 저비용으로 제조가 가능하다.
도 2를 참조하면, 메모리 장치(10)의 기록 과정을 도 3a 내지 3c에 도시된 메모리 셀 실시예와 관련하여 설명하기로 한다. 이하의 설명에서, 기록 전류(Iw)는 메모리 셀(130)을 프로그래밍하는 데에 공급된다.
도 2를 참조하면, 선택된 메모리 셀(130)에 기록하기 위해, 기록 전류(Iw)는 선택된 메모리 셀(130)을 교차하는 워드선(110)에 공급된다. 기록 전류(Iw)는 로우 디코더(Row Decoder)(300)에 있는 스위치를 닫아 선택된 워드선(110)을 Iw에 결합시켜 공급될 수 있다. 선택되지 않은 워드선(110)에 결합된 로우 디코더(300)에 있는 스위치는 개방되어 있다. 동시에, 칼럼 디코더(400)는 선택된 메모리 셀(130)을 교차하는 비트선(120)을 그라운드(ground)에 연결시킨다. 따라서, 기록 전류(Iw)는 선택된 워드선(110), 선택된 메모리 셀(130) 및 선택된 비트선(120)을 통해 그라운드로 흐른다. 선택되지 않은 비트선(120)으로의 스위치는 개방되어 있다.
기록 전류(Iw)는 선택된 메모리 셀(130) 양단에 기록 전압(Vc)을 생성한다. Vc는 자기 터널 접합(134)의 V1과 터널 접합(136)의 V2와의 합과 같다.도 3c를 참조하면, V1은 자기 터널 접합(134)의 항복 전압(VB1)보다 크고, 선택된 메모리셀(130)에 있는 자기 터널 접합(134)를 끊는다. V2는 터널 접합(136)의 항복 전압(VB2)을 넘지 않는다. V1은 자기 터널 접합(134)을 끊으면서, 절연체(140)에 전도 물질을 확산시키도록 동작한다. 이 과정이 앤티 퓨즈 동작이다.
자기 터널 접합(134)을 끊음으로써 메모리 셀(130)의 저항을 제 1 상태에서 제 2 상태로 변화시키는데, 이는 판독 과정에 의해 검출이 가능하다. 자기 터널 접합(134)이 끊어진 후에는 앤티 퓨즈 동작이 자기 터널 접합(134)의 저항을 가령, 10배 이상까지 감소시킬 수 있다. 결과적인 저항은 0(즉, 단락)에 가까워질 수 있다. 따라서, 기록 프로세스 후에 메모리 셀(130)의 저항값은 터널 접합(136) 양단의 저항값에 의해 근사화(approximation)되어질 수 있다.
도 7 및 8에 예시된 실시예의 기록 과정은 전술한 기록 과정과 비슷하다.
메모리 셀(130, 330)은 자기 터널 접합이 고정된 자화의 방향을 가진 한 개 층과 그 자화 방향과 평행하거나 반대 방향인 자화의 방향을 포함하는 또 하나의 자기층을 구비하도록 설계될 수 있다. 자기 터널 접합은 자화가 반대 방향인 상태에서 더 높은 저항값을 가지며, 따라서 자기 터널 접합은 유리하게도 메모리 어레이(100)를 프로그래밍하기 전에 반대 방향인 상태에 놓일 수 있다. 선택된 셀을 프로그래밍하기 전에 자기 터널 접합을 반대 방향 상태에 놓게 되면 셀이 끊어질 때 선택된 셀의 저항 변화를 증가시킬 수가 있다. 저항값이 크게 변하면 판독 과정 동안 구별하기가 쉽다.
메모리 셀(130, 330)은 통상적인 MRAM 애플리케이션에서와 같이, 칼럼 및 로우 디코더(300, 400)에 의해 공급된 기록 전류를 사용하여 반대 방향 상태에 놓일 수 있다. 이와 달리, 메모리 어레이(100)는 고정층(pinned layer)의 자화를 방해하지 않고, 반대 방향 상태에 있게 할 만한 자기장에 장치를 설치함으로써 제조하는 동안 메모리 셀이 반대 방향 상태에 놓이게 할 수 있다.
이와 달리, 본 명세서에서 기술된 메모리 셀의 실시예는 기록 전압(Vw)을 선택된 메모리 셀(130)에 공급함으로써 프로그래밍될 수 있다.
위 기록 과정에서, 로우 디코더(300)와 칼럼 디코더(400)는 센스 전류가 선택된 메모리 셀을 통해 흐르고 있다는 것을 피드백 센서(도시되지 않음)에 응답할 수 있다. 피드백 센서는 선택된 메모리 셀의 자기 터널 접합이 끊어졌을 때 이를 표시하고, 그 때 기록 과정을 멈출 수 있다.
이제 메모리 장치(10)의 판독 과정에 대하여 도 2를 참조하여 설명하기로 한다. 메모리 장치(10)는 유리하게도, 트란(Tran) 등이 발명한 것으로서 미국 특허 6,259,644에 공개된 것과 같이(그 내용은 본 명세서에서 참조 인용된다), 등위 판독 과정(eqipotential read process)을 이용할 수 있다. 묘사된 과정이 본 명세서에서 기술된 어떠한 메모리 셀을 이용하는 메모리 장치에도 적합하지만, 등위 판독 과정은 메모리 셀(130)과 관련하여 아래에 요약해 놓았다.
선택된 메모리 셀(130)의 이진 상태를 판정(즉, 판독하기 위한)하기 위해, 판독 포텐셜(Vr)이 선택된 메모리 셀(130)의 행에 대응하는 워드선(110)에 공급되고, 선택된 메모리 셀(130)의 열에 대응하는 비트선(120)은 칼럼 디코더(400)를 통해 센스 증폭기(500)에 결합되어 있다. 동일한 포텐셜이 메모리 어레이(100)에 있는 다른 모든 비트선(120)에 공급될 수 있다. 센스 증폭기(500)는 선택된 비트선(120)으로부터 전류를 감지하여 선택된 메모리 셀(130)의 이진 상태를 판정한다. 이진 상태는 선택된 메모리 셀(130)의 저항 상태를 표시하는 센스 증폭기(500)의 출력단에 결합된 프로세싱 장치(도시하지 않음)에 의해 검출될 수도 있다. 이와 달리, 센스 증폭기(500)는 이진 상태를 판정하고, 이진 상태를 프로세싱 장치로 출력하는 회로를 구비할 수 있다.
선택된 메모리 셀(130)의 이진 상태는 선택된 메모리 셀(130)의 저항이 높은 초기 값에서 기록 과정 후에 낮은 두 번째 값으로의 변화로서 판정이 가능하다. 가령, 높은 초기 저항 상태는 메모리 셀(130)을 통해 낮은 전류가 흐르게 하는데, 이는 이진수 "0" 상태를 나타낼 수 있다. (자기 터널 접합(134)을 끊은 후) 낮은 두 번째 저항 상태는 메모리 셀(130)을 통해 높은 전류를 흐르게 하고, 이는 이진수 "1" 상태를 나타낼 수가 있다.
기록 과정 후에, 메모리 셀(130)은 터널 접합(136)을 단락되지 않은 상태로 유지한다. 따라서, 선택된 메모리 셀(130)을 프로그래밍한 후에 메모리 어레이(100)에 단락은 없다. 이러한 절연(isolation) 기능은 다수의 셀(130)을 메모리 어레이(100)에서 판독 및 기록 과정에 나쁜 영향을 주지 않고 프로그래밍될 수 있게 해준다.
상기 실시예에 따라, 이진수 "1" 또는 "2"는 메모리 셀에 저장될 수 있다. 기록 전에 메모리 셀의 높은 초기 저항 상태는 메모리 셀의 이진수 "0" 상태에 해당하고, 감소된 제 2 저항 상태는 이진수 "1" 상태에 해당할 수 있다. 그러나, 이러한 용례(convention)는 임의적이며, 이진수 "0" 상태를 "1"로 재지정해도 무방하며, 또한 다른 어떤 기호 값이라도 무방하다.
본 명세서에서, 메모리 어레이에 있는 "0"과 "1" 상태를 기록하는 전류 플로우(flow)에 대한 용례(convention)는 임의적인 것이며, 메모리 장치(10)의 어떠한 바람직한 애플리케이션에 적합하도록 재지정하는 것이 가능하다.
위 실시예는 메모리 셀의 저항을 높은 초기 상태에서 낮은 제 2 상태로 변화시키기 위해 자기 터널 접합을 단락시키는 것에 관하여 설명하였다. 메모리 셀의 저항은 또한 자기 터널 접합 절연체에 전도 물질을 부분적으로 확산시켜 변화시킬 수도 있다. 이는 "부분적 끊어짐(partial blow)"이라 칭한다. 자기 터널 접합의 부분적 끊어짐은 자기 터널 접합을 단락시키지 않고도 자기 터널 접합의 저항을 감소시킨다. 도전성 소자의 유전체로의 확산은 프로그래밍된 메모리 셀의 저항을 인지할 수 있을 정도로 감소시키며, 저항 변화는 판독 과정에 의해 검출될 수 있다.
본 상세한 설명에서, "로우", "칼럼", "워드" 및 "비트"는 메모리 어레이에 있는 고정된 방향을 의미하는 것은 아니다. 또한, 이러한 용어들은 반드시 수직 관계를 의미하는 것은 아니다.
본 상세한 설명에서, "층(layer)"은 메모리 셀 실시예의 다양한 소자(element)들을 표현하는 데에 사용된다. "층"은 특정한 두께나 넓이, 또는 종횡비를 한정하기 위한 것은 아니다.
도 2에 도시된 센스 증폭기(500)는 메모리 장치(10)에 있는 메모리 셀의 이진 상태를 검출하는 감지 장치의 예이다. 실제로는, 예컨데, 트랜스-임피던스 센스 증폭기(trans-impedence sense ampifier), 차지-인젝션 센스 증폭기(charge-injection sense ampifier) 또는 디지탈 디퍼렌셜 센스 증폭기(digital differential sense amplifier)와 같은 다른 감지 장치가 이용될 수 있다. 센스 증폭기(500)는 메모리 어레이(100)에 있는 메모리 셀의 이진 상태를 감지하는 것을 설명하는 데에 쓰였다. 실제로, 더 많은 감지 장치가 메모리 어레이에 결합될 수 있다.
메모리 어레이(100)는 매우 다양한 애플리케이션에서 이용될 수 있다. 하나의 예로, 스토리지 모듈(storage module)을 구비한 컴퓨터 장치를 들 수가 있다. 스토리지 모듈은 랩탑 컴퓨터(laptop computer), 퍼스널 컴퓨터(personal computer) 및 서버(server)와 같은 장치에 이용될 수 있다.
메모리 장치(10)가 예시적인 실시예와 관련하여 설명되었지만, 다양한 수정이 당업자에게는 분명할 것이며, 본 발명은 다양한 변형을 포함할 것이다.
본 발명에 따른 메모리 셀은 기록 동작 동안 터널 접합을 끊어뜨리지 않고 자기 터널 접합을 끊어지게 하며, 메모리 셀의 저항 변화가 결국 판독 동안 검출될 수 있다.

Claims (10)

  1. 제 1 터널 접합(134, 234, 334)과,
    상기 제 1 터널 접합(134, 234, 334)이 제 1 저항 상태에서 제 2 저항 상태로 변화할 수 있으며, 다른 저항-전압 특성을 가지고 있는 상기 제 1 터널 접합(134, 234, 334)과 직렬 연결되어 있는 제 2 터널 접합(136, 236, 336)
    을 포함하는 메모리 셀(130, 230, 330).
  2. 제 1 항에 있어서,
    전압이 상기 메모리 셀(130, 230, 330) 양단에 걸릴 때 상기 제 1 터널 접합(134, 234, 334)의 저항이 상기 제 2 터널 접합(136, 236, 336)의 저항보다 더 점진적으로 감소하는 메모리 셀(130, 230, 330).
  3. 제 1 항에 있어서,
    상기 제 1 터널 접합(134, 234, 334)이
    두 개의 자기층(137, 138, 237, 238, 337, 338)과,
    상기 자기층(137, 138, 237, 238, 337, 338) 사이에 배치된 절연체(140, 240, 340)
    를 포함하는
    메모리 셀(130, 230, 330).
  4. 제 3 항에 있어서,
    상기 제 2 터널 접합(136, 236, 336)이 상기 제 1 터널 접합(134, 234, 334)과 직렬로 연결된 절연체(148, 248, 348)를 포함하는 메모리 셀(130, 230, 330).
  5. 제 4 항에 있어서,
    상기 제 2 터널 접합(136, 236, 336)이 상기 절연체(148, 248)의 한 면에는 두 개의 도전체(150, 250, 152, 252)가, 다른 한 면에는 한 개의 도전체가 배치되어 있는 메모리 셀(130, 230).
  6. 제 4 항에 있어서,
    상기 제 2 터널 접합(336)은 상기 제 1 터널 접합(334)의 자기층(337)을 공유하는 메모리 셀(130, 230, 330).
  7. 제 6 항에 있어서,
    상기 제 2 터널 접합(336)은
    도전체(350)를 포함하고,
    상기 절연체(340)가 상기 도전체(350) 및 상기 공유 자기층(337) 사이에 배치되어 있는
    메모리 셀(330).
  8. 제 3 항에 있어서,
    상기 자기층(137, 138, 237, 238, 337, 338)은 강자성체인 메모리 셀(130, 230, 330).
  9. 두 개의 강자성체층(137, 138, 237, 238, 337, 338) 및
    상기 강자성체층(137, 138, 237, 238, 337, 338) 사이에 배치된 절연체(140, 240, 340)
    를 포함하는 제 1 터널 접합(134, 234, 334)과,
    절연체(148, 248, 348) 및
    상기 제 1 터널 접합(134, 234, 334)과 직렬 연결되어 있으며, 상기절연체(148, 248, 348)와 인접한 한 개 이상의 도전체
    를 포함하는 제 2 터널 접합(136, 236, 336)
    을 포함하는 메모리 셀(130, 230, 330).
  10. 제 9 항에 있어서,
    전압이 상기 메모리 셀(130, 230, 330) 양단에 걸릴 때 상기 제 1 터널 접합(134, 234, 334)의 저항이 상기 제 2 터널 접합(136, 236, 336)의 저항보다 더 점진적으로 감소하는 메모리 셀(130, 230, 330).
KR1020020065323A 2001-10-24 2002-10-24 메모리 셀 KR20030034026A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/983,404 US6473337B1 (en) 2001-10-24 2001-10-24 Memory device having memory cells with magnetic tunnel junction and tunnel junction in series
US09/983,404 2001-10-24

Publications (1)

Publication Number Publication Date
KR20030034026A true KR20030034026A (ko) 2003-05-01

Family

ID=25529936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020065323A KR20030034026A (ko) 2001-10-24 2002-10-24 메모리 셀

Country Status (6)

Country Link
US (1) US6473337B1 (ko)
EP (1) EP1306850A3 (ko)
JP (1) JP2003179215A (ko)
KR (1) KR20030034026A (ko)
CN (1) CN1414559A (ko)
TW (1) TW567492B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669363B1 (ko) * 2004-10-26 2007-01-16 삼성전자주식회사 메모리 장치의 읽기 방법

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6741494B2 (en) * 1995-04-21 2004-05-25 Mark B. Johnson Magnetoelectronic memory element with inductively coupled write wires
US6674664B2 (en) * 2001-05-07 2004-01-06 Nve Corporation Circuit selected joint magnetoresistive junction tunneling-giant magnetoresistive effects memory cells
US7067850B2 (en) * 2001-10-16 2006-06-27 Midwest Research Institute Stacked switchable element and diode combination
KR20030034500A (ko) * 2001-10-23 2003-05-09 주식회사 하이닉스반도체 마그네틱 램
FR2832542B1 (fr) * 2001-11-16 2005-05-06 Commissariat Energie Atomique Dispositif magnetique a jonction tunnel magnetique, memoire et procedes d'ecriture et de lecture utilisant ce dispositif
US6778421B2 (en) * 2002-03-14 2004-08-17 Hewlett-Packard Development Company, Lp. Memory device array having a pair of magnetic bits sharing a common conductor line
US6751149B2 (en) * 2002-03-22 2004-06-15 Micron Technology, Inc. Magnetic tunneling junction antifuse device
US6826077B2 (en) * 2002-05-15 2004-11-30 Hewlett-Packard Development Company, L.P. Magnetic random access memory with reduced parasitic currents
US6667897B1 (en) * 2002-06-28 2003-12-23 International Business Machines Corporation Magnetic tunnel junction containing a ferrimagnetic layer and anti-parallel layer
US6714444B2 (en) * 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6847547B2 (en) * 2003-02-28 2005-01-25 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6768150B1 (en) * 2003-04-17 2004-07-27 Infineon Technologies Aktiengesellschaft Magnetic memory
US20050073878A1 (en) * 2003-10-03 2005-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-sensing level MRAM structure with different magnetoresistance ratios
US6947333B2 (en) * 2003-10-30 2005-09-20 Hewlett-Packard Development Company, L.P. Memory device
WO2007038971A1 (en) * 2005-09-20 2007-04-12 Freescale Semiconductor, Inc. Spin-dependent tunnelling cell and method of formation thereof
US7777261B2 (en) * 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
KR100881181B1 (ko) * 2006-11-13 2009-02-05 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
US7894248B2 (en) * 2008-09-12 2011-02-22 Grandis Inc. Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
US8363460B2 (en) * 2010-04-07 2013-01-29 Avalanche Technology, Inc. Method and apparatus for programming a magnetic tunnel junction (MTJ)
KR101676821B1 (ko) * 2010-03-18 2016-11-17 삼성전자주식회사 자기 메모리 소자 및 그 형성방법
US9093149B2 (en) * 2012-09-04 2015-07-28 Qualcomm Incorporated Low cost programmable multi-state device
KR101986335B1 (ko) * 2012-10-08 2019-06-05 삼성전자주식회사 보상 저항성 소자를 포함하는 저항성 메모리 장치
US20150103586A1 (en) * 2013-10-16 2015-04-16 Qualcomm Incorporated Write driver and program driver for otp (one-time programmable) memory with magnetic tunneling junction cells
CN103545339B (zh) * 2013-11-08 2015-12-02 北京航空航天大学 一种可高速计算、大容量存储的存储单元
US9496489B2 (en) * 2014-05-21 2016-11-15 Avalanche Technology, Inc. Magnetic random access memory with multilayered seed structure
US10347691B2 (en) 2014-05-21 2019-07-09 Avalanche Technology, Inc. Magnetic memory element with multilayered seed structure
US10050083B2 (en) 2014-05-21 2018-08-14 Avalanche Technology, Inc. Magnetic structure with multilayered seed
US10438997B2 (en) 2014-05-21 2019-10-08 Avalanche Technology, Inc. Multilayered seed structure for magnetic memory element including a CoFeB seed layer
US9548095B2 (en) 2014-08-20 2017-01-17 Everspin Technologies, Inc. Redundant magnetic tunnel junctions in magnetoresistive memory
US10483026B2 (en) 2015-06-24 2019-11-19 Intel Corporation Metallic spin super lattice for logic and memory devices
US9536926B1 (en) * 2015-12-22 2017-01-03 International Business Machines Corporation Magnetic tunnel junction based anti-fuses with cascoded transistors
US10263179B2 (en) * 2017-07-18 2019-04-16 Nxp B.V. Method of forming tunnel magnetoresistance (TMR) elements and TMR sensor element
KR102274831B1 (ko) * 2019-05-30 2021-07-08 한국과학기술연구원 전기장 제어 마그네틱램
CN112910466A (zh) * 2021-01-27 2021-06-04 东南大学 一种磁性隧道结与电阻结合替代纯电阻的调制器电路
US11972785B2 (en) 2021-11-15 2024-04-30 International Business Machines Corporation MRAM structure with enhanced magnetics using seed engineering

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5701222A (en) * 1995-09-11 1997-12-23 International Business Machines Corporation Spin valve sensor with antiparallel magnetization of pinned layers
US5991193A (en) * 1997-12-02 1999-11-23 International Business Machines Corporation Voltage biasing for magnetic ram with magnetic tunnel memory cells
US6069820A (en) * 1998-02-20 2000-05-30 Kabushiki Kaisha Toshiba Spin dependent conduction device
US5930164A (en) * 1998-02-26 1999-07-27 Motorola, Inc. Magnetic memory unit having four states and operating method thereof
EP0959475A3 (en) * 1998-05-18 2000-11-08 Canon Kabushiki Kaisha Magnetic thin film memory and recording and reproducing method and apparatus using such a memory
US6269018B1 (en) * 2000-04-13 2001-07-31 International Business Machines Corporation Magnetic random access memory using current through MTJ write mechanism
US6331944B1 (en) * 2000-04-13 2001-12-18 International Business Machines Corporation Magnetic random access memory using a series tunnel element select mechanism
US6541792B1 (en) * 2001-09-14 2003-04-01 Hewlett-Packard Development Company, Llp Memory device having dual tunnel junction memory cells

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669363B1 (ko) * 2004-10-26 2007-01-16 삼성전자주식회사 메모리 장치의 읽기 방법

Also Published As

Publication number Publication date
CN1414559A (zh) 2003-04-30
JP2003179215A (ja) 2003-06-27
EP1306850A2 (en) 2003-05-02
TW567492B (en) 2003-12-21
EP1306850A3 (en) 2004-07-14
US6473337B1 (en) 2002-10-29

Similar Documents

Publication Publication Date Title
US6473337B1 (en) Memory device having memory cells with magnetic tunnel junction and tunnel junction in series
US6483734B1 (en) Memory device having memory cells capable of four states
JP4140886B2 (ja) デュアル・トンネル接合メモリ・セルを有するメモリ・デバイス
US7170775B2 (en) MRAM cell with reduced write current
US7372722B2 (en) Methods of operating magnetic random access memory devices including heat-generating structures
US7136300B2 (en) Magnetic memory device including groups of series-connected memory elements
US6278631B1 (en) Magnetic random access memory array divided into a plurality of memory banks
KR100606166B1 (ko) 엠램 메모리
US7369428B2 (en) Methods of operating a magnetic random access memory device and related devices and structures
US7166881B2 (en) Multi-sensing level MRAM structures
US6211559B1 (en) Symmetric magnetic tunnel device
US20060152973A1 (en) Multi-sensing level MRAM structure with different magneto-resistance ratios
US7009873B2 (en) Magnetic random access memory
US8514608B2 (en) Bipolar select device for resistive sense memory
US20040061153A1 (en) Non-volatile memory using ferroelectric gate field-effect transistors
KR20030074469A (ko) 자기 메모리 디바이스와 정보 저장 디바이스
KR102266211B1 (ko) 자기 터널 접합(mtj) 메모리용 판독 회로
KR102290721B1 (ko) 자기저항 랜덤 액세스 메모리(mram)에서의 지연 감지를 사용하는 비동기식 판독 회로
GB2368982A (en) Nonvolatile semiconductor memory device and method for recording information
US20060039183A1 (en) Multi-sensing level MRAM structures
US7075819B2 (en) Closed flux magnetic memory
KR100444743B1 (ko) Ｍｒａｍ 메모리 셀
CN110956988A (zh) 存储装置
US20090073749A1 (en) Integrated circuit, cell arrangement, method of operating an integrated circuit, memory module
US7787289B2 (en) MRAM design with local write conductors of reduced cross-sectional area

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application