TW567492B - Memory device having memory cells with magnetic tunnel junction and tunnel junction in series - Google Patents

Memory device having memory cells with magnetic tunnel junction and tunnel junction in series Download PDF

Info

Publication number
TW567492B
TW567492B TW091119698A TW91119698A TW567492B TW 567492 B TW567492 B TW 567492B TW 091119698 A TW091119698 A TW 091119698A TW 91119698 A TW91119698 A TW 91119698A TW 567492 B TW567492 B TW 567492B
Authority
TW
Taiwan
Prior art keywords
connection point
tunnel connection
storage unit
voltage
resistance
Prior art date
Application number
TW091119698A
Other languages
English (en)
Inventor
Lung T Tran
Manish Sharma
Thomas C Anthony
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Application granted granted Critical
Publication of TW567492B publication Critical patent/TW567492B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Description

567492 A7 B7 五、發明説明（2 )
可藉由施加一電壓跨過儲存單元來將熔絲儲存單元 程式化，使得儲存單元在程式化期間“燒斷（blown)”。在一 讀取程序期間量測儲存單元的電阻時，可偵測熔絲儲存i 元的二元狀態。因為各熔絲元件需要的接觸區係佔用大的 基材面積，習知的熔絲記憶體裝置具有低的陣列密度。習 知的熔絲儲存單元亦時常包括一隔離元件諸如二極體或電 晶體，而進一步增加儲存單元尺寸。隔離二極體及電晶體 具有有限的電流能力，且可能因為將熔絲儲存單元程式化 所需要的寫入電流而受損。此外，隔離二極體及電晶體通 常為主動矽基元件，其最易形成於一矽晶基材上，此型隔 離元件無法產生多層熔絲OTP陣列的堆疊，因而降低可能 的裝置容量。諸如微晶及非晶系二極體及電晶體等矽基隔 離元件可以進行堆疊，但會增高製造成本及複雜度。
習知的反熔絲儲存單元通常包括一金屬-介電物-金屬 堆疊，習知的反熔絲儲存單元可藉由跨過儲存單元施加一 寫入電位而受到程式化，寫入電位係觸發反熔絲並降低一 經程式化的健存單元之電阻。習知的反炫絲儲存單元具有 與熔絲/電晶體儲存單元相同之許多缺點，譬如，習知的反 熔絲儲存單元可能需要矽基隔離元件，而降低了陣列密度。 一種常用的習知電荷儲存記憶體係為EPROM， EPROM記憶體利用佛勒諾罕（Fowler-Nordheim)穿隧作用 將電荷從一基材傳送至儲存單元中的一浮閘，EPROM記憶 體需要大的寫入電壓，且EPROM裝置中的寫入速度受到穿 隧電流密度所限制。 567492 A7
________B7 _ 五、發明説明（3 ) 光罩式ROM記憶體係在製造時受到程式化、而非由使 用者加以程式化（現場程式化），因此，各批的光罩式R〇M 裝置係為各種應用所專用。如同大部份製程中，增大產量 可節省成本，因此，為了產生具有成本效益的光罩式ROM 生產，極需要一特定的應用專用性記憶體。大規模加工的 需求將使得光罩式ROM對於許多應用而言成本過高。 因此仍需要一種低成本記憶體裝置，其具有能作高密 度配置的儲存早元。亦需要一種不需過大加工電力之記憶 體裝置。 發明概述 根據第一型態，一記憶體裝置包括具有與一隧道連接 點串聯的一磁性隧道連接點之雙隧道連接點儲存單元。磁 性隧道連接點可在一寫入操作期間從第一電阻狀態變成第 二電阻狀態，磁性隧道連接點具有與隧道連接點不同的一 電阻-電壓特徵，此不同的電阻-電壓特徵能夠在一寫入操 作期間燒斷磁性隧道連接點而不燒斷隧道連接點。磁性隧 道連接點可作為一反熔絲，使得磁性隧道連接點產生跨過 磁性隧道連接點的一短路，在一讀取操作期間可偵測到所 產生的健存單元電阻變化。 根據第一型態，隧道連接點可在磁性隧道連接點燒斷 時對於經程式化的儲存單元提供隔離的功能，因此，在記 憶體裝置中隔離儲存單元時並不需要矽基隔離二極體及/ 或電晶體。因此，記憶體裝置可包括堆疊層狀的記憶元件， 而增高裝置的容量。 6 衣纸汆尺度適用tSS家標準（as) A4規格（210X297公楚〉 567492 A7 B7 五、發明説明（4 ) 亦根據第一型態，儲存單元比具有二極體/電晶體隔離 元件之習知的儲存單元更小，此型態提高了陣列密度，因 為缺少二極體/電晶體隔離亦άρ簡化記憶體裝置的製造。 根據第二型態，可將一寫入電流或一寫入電壓施加至 儲存單元藉以將一選定的儲存單元程式化，當施加寫入電 流或寫入電壓時，磁性隧道連接點的電阻係比隧道連接點 更緩和地減小。 根據第二型態，因為磁性隧道連接點具有較高電阻， 跨過，磁性隧道連接點形成一較高電壓。當隧道連接點的電 阻比磁性隧道連接點的電阻更快速地減小時，跨過儲存單 元形成的一較大電壓部份係跨越磁性隧道連接點，可藉以 選擇寫入電壓或電流，使得跨過磁性隧道連接點的較高電 壓超過磁性隧道連接點的一崩潰電壓，但跨過隧道連接點 形成的較低電壓則不超過隧道連接點的一崩潰電壓。 根據第三型態，可依據所使用材料的隧道連接點及磁 性隨道連接點之崩潰電壓及電阻·電壓特徵來形成磁性隧 道連接點及隧道連接點。 根據第三型態，因為較容易改變用於形成隧道連接點 的特定材料，可以簡化儲存單元的製造。 根據第四型態，可利用諸如沉積及噴減程序等習知程 序來製造儲存單元。 根據第四型態，可以較低成本來製造記憶體裝置。 可參照圖式由下列詳細描述更清楚地得知其他型態 及優點。
土 η；* ，九’ Λ·
.L 裝 線 衣紙采尺度边:η七標準 (〇^).\4規格（210乂297公釐） 567492 、發明說明 凰式簡單說明 參照下列圖式進行詳細描述，其中類似編號代表類似 的元件，且其中·· 第1圖為一具有雙重隧道連接點儲存單元的記憶體陣 列之示意立體圖； 第2圖為一具有如第1圖所示的一記憶體陣列及相關 聯的讀取/寫入電路的記憶體裝置之示意圖； 第3A圖為第1圖所示的一部份記憶體陣列之剖視圖； 第3B圖為第3A圖所示的一部份記憶體陣列之俯視圖； 第3C圖為第3 A圖所示的一記憶體陣列的實施例之剖 視圖； 第4圖為一隧道連接點的電阻vs·跨過此隧道連接點的 電壓之圖示； 第5圖為隧道連接點的電流^•一雙重隧道連接點儲存 單元中的施加電壓之圖示； 第6圖為根據一替代性實施例之一隧道連接點的電阻 vs.跨過隧道連接點的電壓之圖示； 第7圖為一儲存單元的一替代性實施例之剖視圖；及 第8圖為一儲存單元的另一替代性實施例之剖視圖。 洋細描述 ' 藉由較佳實施例及圖式描述一種具有雙重隧道連接 點儲存單元之記憶體裝置。 第1圖為一具有雙重隧道連接點儲存單元130的記憶 體陣列100之示意立體圖。在記憶體陣列1〇〇中，字元線11〇 木紙ik尸、度迖;中茜S家標準（cxs ) Α4規格（2ι〇χ297公釐） 8 詩 t^^lt^v^i 弘項 4Λίί,Ά 木頁) -裝- 訂， 567492 立、發明說明（6 以水平列延伸，而位元線120以垂直行延伸。字元線11〇係 在儲存單元130處與位元線120相交，各儲存單元13〇可儲存 種1’或“0”的二元狀態。第1圖中，雙重隧道連接點儲存 單疋130象徵性顯示為兩種電阻性元件，各電阻性元件係對 應於一儲存單元130中之一隧道連接點。 第2圖為一包括第i圖所示的記憶體陣列1〇〇及相關聯 的讀取/寫入電路之記憶體裝置1〇的示意圖，記憶體裝置1〇 係包含：記憶體陣列100 ; 一列解碼器3〇〇 ,其耦合至記憶 體陣列100的列1·6 ; —行解碼器400，其耦合至記憶體陣列 1〇〇的行1-7;及一感應放大器5〇〇,其用於在讀取程序期間 偵測儲存單元130的二元狀態。第2圖中為方便起見，顯示 在42個儲存單元丨3〇處交會之六列的字元線丨1 〇及七行的位 兀線120。實際上可譬如使用1024x1024儲存單元或更大之 陣列。 列解碼器300包括複數個開關，藉以選擇性在寫入程 序期間將程式化或寫入電壓Vw或寫入電流u施加至含有一 選定的儲存單元130之列、或在讀取程序期間施加一讀取電 位Vr。同樣地，行解碼器4〇〇可包括複數個開關，藉以在寫 入程序期間將包含選定的儲存單元之選定行轉合至地極、 或在讀取程序期間將選定行轉合至感應放大器500。 為了程式化或“寫入至”一選定的儲存單元13〇，列解碼 器300係關閉位於寫入電壓Vw或寫入電流l與選定行中的 列線110之間的1關，行解碼器_係關閉位於地極與選 疋订中的位το線120之間的一開關。寫入電壓寫入電 衣纸*尺,'ΐ这闬中士’3家標节（GS)从規格（2】〇χ297公釐） 9 —---------------------裝----- Γ,ΐ〕ΐ;ί1ΓΙΤΙ;:-;L*怀項今>4巧本頁) 訂：： .線- 567492 A7 ______ B7 五、發明説明（7 ) 机Iw之間的選擇言如可能係取決於包括在記憶趙陣列⑽ 中的雙重隨道連接點健存單元13〇之類型、或記憶體裝置⑺ 的理想操作模式。 根據一實施例，一儲存單元13〇中的兩個隧道連接點 係具有不同的電阻-電壓特徵，選擇不同的電阻_電壓特徵 而使仟施加至選定儲存單元13〇的寫入電壓v、、或寫入電流 U足以崩潰或燒斷選定儲存單元13〇的第一磁性隧道連接 點，藉以改變選定的儲存單元13〇之電阻。寫入電壓V、v及 寫入電流匕係不足以燒斷儲存單元130的第二隧道連接點。 可由用於形成磁性隧道連接點及隧道連接點之材料 來產生不同的電阻-電壓特徵，具體言之，申請人已觀察 到·包括磁性層或電極”的隨道連接點一般係比具有非磁 性電極的隧道連接點更緩和地減小電阻，因此，當一寫入 電壓vw或寫入電流Iw施加至一選定的儲存單元時，一磁場 隧道連接點的電阻係比一隧道連接點電阻更緩和地減小， 在選定實施例中，磁性隧道連接點的電阻譬如可比隧道連 接點電阻更大一個數量級或以上。可選擇跨過磁性隧道連 接點所產生的較高壓降使其超過磁性隧道連接點的一崩潰 電壓’藉以燒斷磁性隧道連接點但不燒斷隧道連接點。 經程式化的儲存單元130之隧道連接點可大致保留其 寫入前電阻並對於經程式化儲存單元13〇作為一隔離元 件。施加寫入電SVW或寫入電流iw之後，磁性隧道連接點 可處於一短路狀態，可在一讀取操作期間偵測到磁性隧道 連接點短路所造成之選定儲存單元13〇的電阻變化，儲存單 10 衣紙ϋ度:基S夂標爷（〇；s) A4規格（21〇父297公爱） 567492 A7
五、發明說明（8 ) 元及寫入程序的實施例詳述於下文中。 第3A圖為顯示第1圖所示的一部份記憶體陣列1〇〇之 剖視圖，包括儲存單元13〇的一實施例。第3B圖為一部份 記憶體陣列100的俯視圖，第3(：圖為如第3A圖所示之單一 儲存單元130的剖視圖。
參照第3 A及3B圖，所顯示的記憶體陣列！ 〇〇部份係包 含位於字元線110與位元線12〇交點處之複數個儲存單元 UO，字元線110與位元線12〇可由諸如八卜Au、Ag、Cu與 其合金等導電材料或其他導體所製成，字元線11〇與位元線 120可由譬如喷濺及蝕刻程序等習知程序製成。 位元線120配置於一絕緣體層128上方，絕緣體層128 係位於記憶體陣列1〇〇的一基材132上，絕緣體層128譬如可 為 SiOx、SiNx、SiOxNY、A10x、TaOx、TiOx、A1NX及其 他不導電材料。絕緣體層128譬如可由一種諸如化學氣相沉 積（CVD)等習知沉積程序製成。基材丨32譬如可為半導體基 材，基材132可包含電子電路，且絕緣體層128在電路與儲 存單元130之間提供隔離。或者，位元線12〇可直接配置於 基材132上方。 一絕緣體125可配置於絕緣體層128上方及儲存單元 b〇之間，絕緣體125示範時並未顯示於第3B圖，絕緣體125 譬如可為 SiOx、SiNx、SiOxNY、A10x、TaOx、TiOx、A1NX 及其他不導電材料。絕緣體125譬如可由沉積程序製成。 參照第3C圖，儲存單元130包含一磁性隧道連接點134 及與磁性隧道連接點134串聯之一隧道連接點136, 一般可 衣纸:£尸、度这用中s s家標準（CXS) A4規格（210X297公釐） 11
訂 567492
將磁性隧道，逸接點定義為具有嵌失在磁性層之間的一Μ 體’磁性層可稱為磁性隨道連接點的“電極，，或“端子”並可 能為鐵磁性。一般可將隧道連接點定義為具有嵌失在導電 層之間的一絕緣體，導電層可稱為隧道連接點的電極或端 子，此說明書亦提及具有一磁性層電極之另一型式隨道連 接點。 第3C圖所示的磁性隧道連接點134譬如可為穿随磁阻 (TMR)隧道連接點、旋動相依性隧道（sdt)連接點、或另一 型磁性隨道連接點。圖示實施例中，磁性隨道連接點係為 一具有鐵磁性層的TMR隧道連接點，磁性随道連接點^ 34 包括一第一鐵磁性層137及一第二鐵磁性層138,第一及第 二鐵磁性層137、138由一絕緣體140分隔。第二鐵磁性層138 可由一導電電極142電性耦合至字元線110,或者可省略電 極142,且第二鐵磁性層138可直接耦合至字元線11〇，磁性 随道連接點134亦可包括一反鐵磁性層144、及位於隧道連 接點13 6上方之*軒層14 6。 第一鐵磁性層137可如箭頭所示具有一固定式磁化定 向，而第二鐵磁性層138具有的磁化定向係可與第一鐵磁性 層137的磁化定向呈平行對準或反向平行。但健存單元ι3〇 的操作並不需要第3C圖所示的磁性定向。 随道連接點136與磁性随道連接點134串聯而形成雙 重隧道連接點儲存單元130，隧道連接點136係包含一絕緣 體148’ 一第一導體150’其將絕緣體〗48耗合至位元線120 ; 及一第一導體152’其位於絕緣體148與磁性隨道連接點134 12 567492 A7 -------B7__ 五、發明說明（l〇 ) 之間。或者可省略第一導體15〇 ,且絕緣體i48可直接耦合 至導電性位元線120,第一及第二導體15〇、ι52可為非磁性 導體。 磁性隨道連接點134具有與隧道連接點丨36不同之一 包阻-電壓特徵，磁性隧道連接點一般係比隧道連接點更緩 和地減小電阻，因此，當一寫入電壓^^或寫入電流丨、、施加 至一選定的儲存單元130時，磁性隧道連接點丨34的電阻將 比隨道連接點136的電阻更緩和地減小，磁性隧道連接點 134及隧道連接點136之示範性電阻值顯示第*圖中。 第4圖分別為隧道連接點134、ι36的電阻Ri&R2 vs跨 過隨道連接點134、136的電壓之圖示，第4圖中，磁性隧道 連接點134具有NiFe磁性層或電極、及一 ai〇(2)絕緣體，隧 道連接點134包括A1導趙或電極、及一 Α1〇(1·25)絕緣趙。 如第4圖所示，磁性隨道連接點134所具有之電阻-電壓 (R-V)曲線係比隧道連接點136之R-V曲線更緩和地減小， 可利用此特徵在一寫入電壓Vw或寫入電流Iw施加至一選定 儲存單元130時獲得跨過磁性隧道連接點134之更高壓降， 因此可藉由施加一寫入電壓Vw或寫入電流lw將選定儲存單 元130程式化或寫入，寫入電壓vw或寫入電流iw經過計算可 以產生跨過磁性随道連接點134超過磁性隧道連接點134的 崩潰電壓VB1之一壓降Vi、及跨過隧道連接點136不超過隧 道連接點136的崩潰電壓VB2之一壓降V2。 可參照當寫入電壓\^施加至一選定儲存單元130時產 生的電壓來描述寫入程序，寫入電壓Vw可由施加至選定的 13 乒紙苳標準（CNS) A4規格（210X297公釐） 567492 A7 --------B7 五、發明說明（11 ) 儲存單元130的一固定電流Iw所產生，或者寫入電壓Vw可直 接施加至選定的儲存單元130。 右方匕加一寫入電流Iw’電壓V丨及由下式決定· (1) V!=IW · Rj (2) V2=IW . R2 其中： \^為跨過磁性隧道連接點134的壓降；
Vs為跨過隧道連接點136的壓降；
Ri為磁性隧道連接點134的電阻；及 R2為隨道連接點136的電阻。 如同V〗&V2的等式所示，電阻心及心係決定跨過磁性 隧道連接點134及隧道連接點136之電壓Vl&v2。1^及112值 係隨著跨過隧道連接點134、136的電壓乂1及乂2增大而改 變、並可由實驗或模擬資料所決定，特定的％及％值列於 下表1中。 再參照第4圖’電阻心及!^起初（亦即不施加電壓）可具 有相似或相同的值，若利用寫入電流“將儲存單元程式 化，寫入電流1〜分別在磁性隧道連接點134及隧道連接點 136中生成電壓Vi及乂2。第4圖中，磁性隧道連接點134的 崩潰電壓VB1約為1.9伏特，隧道連接點的崩潰電壓Vb2亦為 1.9伏特左右。但因為在施加電壓Vw情形下磁性隧道連接 點134的電阻I遠大於隧道連接點丨34的電阻r2，寫入電流 Iw可造成一電壓V1(其中V1=IW · R!)超過VB1，但V2(其中 V2=IW · R2)超過VB2。 衣纸*又度这3】中基叾家標進（CNS) A4規格（210X297公釐） 14 (-Lf-t^fiflf*而之;1*坏項4填穹本頁) -裝- 、¥ 線丨 567492 A7 B7 五、發明説明（l2 使用寫入電流Iw將儲存單元130程式化之優點係為··一 旦磁性隧道連接點134燒斷之後，跨過隧道連接點136的電 壓大致保持不變，此特性不再需將寫入電流Iw的施加予以 小心地定時，而將一選定的儲存單元13〇程式化。 如第4圖所示，在磁性隧道連接點134的崩潰電壓νΒι 附近’電阻心約比電阻&更大一個數量級，以降低隧道連 接點136在寫入操作期間意外燒斷之機會。 若使用一寫入電壓Vw將一儲存單元130程式化，電壓 Vi&V2依下式決定： (3) Vw^Vi+V2
(4) V,=VW R, (5) V2=Vv R, r1+r2 (6) I:
Vw
Rj + 其中I為通過儲存單元13〇的電流。 因為施加一寫入電壓Vw情形下電阻心可顯著高於 R:，跨過磁性隧道連接點134的電壓Vl可明顯高於跨過隧 道連接點136的電壓V2。因此，即使電壓VB1&VB2可能相 似，在V2超過VB2之前，Vi係超過VB1。 第5圖為第4圖所示的儲存單元實施例資料之隧道電 流vs施加電壓的圖示，若將一約ι·4伏特的寫入電流Iw施加 至一儲存單元130，則形成跨過儲存單元130之一3.2伏特電 各紙張尺度这中s 23笮標準（CNS) A4規格（210X297公釐） 15 ^------------------•玎-----------------線 ΓΓΐ,π'^^,ά/Γν.'Λΐ.^^^-^^π) A7 發明説明 壓’結果具有跨過隧道連接點（TJ)136之約1·3伏特的電壓 V2、以及跨過磁性隧道連接點（MTj)134之約i 9伏特電壓 Vi。電壓\^係造成磁性隨道連接點134的發生，跨過隨道 連接點136的電壓係大致不變。 若一寫入電壓Vw施加至一儲存單元130，跨過健存單 元130的電壓Vw係於磁性隧道連接點134與隧道連接點！ 36 之間受到分割。若寫入電壓Vw約為3.2伏特，且V!*%依 上式3至6決定，此情形中，乂丨約為ΐ·9伏特，而v2約為！ 3 伏特’造成磁性隧道連接點134崩潰。此情形中，用於供應 寫入電壓Vw的電壓源較佳係可限制電流，因此可選擇電壓 源供應的電流使得磁性隧道連接點134燒斷時隧道連接點 13 6不會受損。 參照下列範例來描述上述實施例的操作。 範例1 參照第3C圖，一儲存單元130包括一第一磁性隧道連 接點134，磁性隧道連接點134具有NiFe製的第一鐵磁性層 137、及NiFe製的第二鐵磁性層138，鐵磁性層丨37、138的 厚度約為4毫微米。絕緣體140為A10並約有2.5毫微米厚 度，反鐵磁性層144由IrMn製成並約有1〇毫微米厚度，杆 層146由NiFe製成並約有11毫微米厚度。 隧道連接點136包括A1製且各有4毫微米厚度的第一 及苐二導體150、152，絕緣體148由A10製成並約有165毫 微米厚度。 對於第4圖此範例的實施例之R-ν曲線係顯示於第4圖 衣紙汆又度这2]，々s S苳標準（CNS) A4規^ 210X297公釐) 「16 · 567492 A7 *-----------B7____^ 五、發明說明（I4 ) 中，磁性隧道連接點134的電阻Ri比隧道連接點136的電阻 R2更緩和地減小，隧道連接點134及136皆約有1 9伏特的崩 潰電壓，此範例中，可使用約3·2伏特的寫入電壓V\v來將 儲存單元130程式化，如第5圖所示，3.2伏特的寫入電壓Vw 將燒斷磁性隧道連接點134而不燒斷隧道連接點136，3二 伏特的寫入電壓乂…係產生ι·9伏特的電壓及ι·3伏特的電 壓。或者，約1.4//A的寫入電流1〜將燒斷磁性隧道連接點 134，約1.4以A的寫入電流iw係在1 9伏特電壓下燒斷磁性 隧道連接點，當磁性隧道連接點134燒斷時電壓V，係為1.3 伏特。 由於反熔絲作用令導電材料移徙經過絕緣體14{)，使 得磁性隧道連接點134發生崩潰。當導電材料橫越絕緣體 140時，層137、138變成電性連接而使磁性隧道連接點34 短路。 範例2 再參照第3C圖，一儲存單元130包括類似於範例1之一 磁性隧道連接點134。 隧道連接點136係包括A1製且有4毫微米厚度的第一 導體電極150、及NiFe製且有4毫微求厚度的第二鐵磁性層 電極152。絕緣體148由A10製成並有1.25毫微米厚度，隧道 連接點136包括一個非磁性電極150及一個磁性電極152因 而係為一種“混合式”隧道連接點。 對於此範例的實施例之R-V曲線係顯示於第6圖中，磁 性隧道連接點134的電阻1係比隧道連接點136的電阻112更 17 夂紙Utii3】由S3家標準（CNS) A4規格（210X297公釐） 567492
五、發明說明（l5 ) 緩和地減小。 此範例中，可使用一約3 · 13伏特的寫入電壓vw將健存 單元130程式化，對於磁性隧道連接點134的崩潰電壓vB1 係約為1.9伏特，而對於隧道連接點136的崩潰電壓vB2約為 1·8伏特^ 3.13伏特的寫入電壓Vw將燒斷磁性隧道連接點 134，當磁性隧道連接點134燒斷時，1.9伏特的電壓V!係為 1·23伏特。 或者，約1.4/ζΑ的寫入電流1〜將燒斷磁性隧道連接點 134，約1.4 // Α的寫入電流1〜在1.9伏特電壓乂！下燒斷磁性 隧道連接點，在施加1·4“Α的寫入電流1〜時，電壓v2係為 1.23伏特。 第7圖顯示一儲存單元230之一替代性實施例，儲存單 元230適合使用於如第2圖所示之一記憶體裝置1〇中，儲存 單元230包含與一隧道連接點236串聯之一磁性隧道連接點 234，儲存單元230不包含一籽層或一反鐵磁性層。 磁性隧道連接點234包括第一磁性層237及第二磁性 層238，第一及第二磁性層237、238由一絕緣體240分隔， 第一及第二磁性層237、238為鐵磁性，第二磁性層238可由 一電極242電性耦合至字元線210，或者可省略電極242。 隧道連接點236與磁性隧道連接點234串聯而形成雙 重隧道連接點儲存單元230，隧道連接點236係包含一絕緣 體248; —第一導體250,其將絕緣體248耦合至位元線220 ; 及一第二導體252,其位於絕緣體248與磁性隧道連接點234 之間。或者可省略第一導體250。 18
衣纸沍尺度这3】士S3家標準（CNS) A4規格（210X297公D 567492 B7五、發明説明（l6 )
第8圖顯杀一具有與一隧道連接點336串聯的一磁性 隧道連接點334之儲存單元330，儲存單元330適合如第2圖 所示使_«於一記憶體裝置10中。 磁性隧道連接點334係包含一鐵磁性層電極338、一鐵 磁性層電極337、及一絕緣體340。隧道連接點336可為一包 含一導體350及一絕緣體348之隧道連接點336，，而第二隧 道連接點可與第一隧道連接點共用鐵磁性層電極337。 此實施例中，磁性隧道連接點334具有比混合式隧道 連接點336更低之一電壓，參照第6圖，隧道連接點336的 V-R曲線R2係具有比磁性隧道連接點334的電阻心更低之 電阻以及更快速減小之電阻。 上述實施例中，對於第一隧道連接點中第一及第二磁 性層之替代性材料譬如係包括CoFe、NiFeCo、Co及NiFe。 磁性層譬如可由噴濺程序形成，隧道連接點中的絕緣體可 由諸如 Si〇x、SiNx、Si〇xNy、ΑΙΟχ、Ta〇x、Ti〇x、ΑΙΝχ 等介電物質及其他絕緣物質製成，絕緣體可具有譬如0.5 毫微米至50毫微米左右的厚度並可利用CVD程序或其他 沉積程序形成。 反鐵磁性層可由諸如MnFe及IrMn等材料製成並可利 用噴濺程序或其他已知程序形成，籽層可由諸如Ta及NiFe 等材料製成並可譬如利用噴濺程序及其他程序形成。 導體可由諸如A卜Cu、Ag、Au及其合金等導電材料 製成，導體可利用DC或RF喷濺程序及其他程序形成。 下列綜合列出對於選定的儲存單元實施例之實驗性 七 裝 訂 衣纸張尺度这3ί由S S家標準（Cs’S ) A4規格（210X297公釐） 19 567492 A7 -~___B7___ 五、發明説明（丨7 ) 電阻及崩潰電壓，藉由施加一寫入電流^來燒斷緒存單元 以產生跨過儲存單元之一電壓Vc，所列數值係為當抵達元 件1的崩潰電壓VB1時（亦即當餘存單元燒斷時）各健存單元 中對於元件1及2之電阻1^及112與電壓％及％數值。·、一儲 存單元中的TJ或MTJ”攔所列材料係代表使用於儲^單元 中構成各儲存單元之材料，諸如磁性隨道連接點及隨道連 接點。所列的材料係對應於電極/絕緣體/電極的次序。 表1 一儲存單元中的 TJ 或 MTJ Iw (iz A) Vc (伏特） v, (伏特） Ri (ΩΜ) V2 (伏特） Ri (OM) 1. NiFe/A10(2)/NiFe 2. A1/A10(1.25)/A1 1.4 3.20 1.9 1.58 1.30 0.90 1. NiFe/A10(2)/NiFe 2. AI/A10(1.25)/AI 1.4 3.13 1.9 1.58 1.23 0.86 1. NiFe/A10(2)/NiFe 2. Al/A10(1.25)/NiFe 1.4 3.09 1.9 1.58 1.19 0.84 根據上述實施例，記憶體裝置10不需要諸如二極體或 電晶體等主動矽基隔離元件來隔離記憶體陣列丨〇〇中的儲 存單元。因此’記憶體裝置10可包括堆疊式記憶體元件， 而增南裝置容量。可製成較小的隧道連接點，藉以進一步 提高陣列100的可能陣列密度。 使用與隧道連接點串聯的磁性隧道連接點之另一優 點係為：只错由使用不同的電極材料，即可使得磁性隧道 連接點的R-V曲線與隧道連接點的曲線明顯不同。因此 不需要對於儲存單元的幾何形狀使用複雜且昂貴的修改， 藉以確實超過跨過隧道連接點的電壓但不超過磁性隧道連 接點的電壓。 20 衣纸張又/1迖円，口 SS家標唯（CNS) A4規格（210X297公釐） 567492 A7 B7
五、發明說明（IS 另-優點在於·· $利用已知的製程以低成本製造儲存 單元的元件。 V . 參照第2圖，現在就第3Α·3(：圖的健存單元實施例來描 述對於記憶體裝置10的一寫入程序，下文描述中，施加一 寫入電流Iw以將一儲存單元130程式化。 再參照第2圖，為了寫入一選定的儲存單元丨3〇，將一 寫入電流Iw施加至與一選定的儲存單元13〇交會之字元線 110 ,可藉凌關閉列解碼器300中的一開關來施加寫入電流 Iw以將選定的字元線110連接至iw，連接至未選定字元線 110之列解碼器300中的開關係為開啟狀，在此同時，行解 碼器400將與選定的儲存單元no交會之位元線ι2〇連接至 地極。因此，寫入電流IW係流過選定的字元線1 1 〇、經過選 定的儲存單元130、並經過選定的位元線120到達地極，對 於未選定位元線120之開關係為開啟狀。 寫入電流Iw係導致跨過選定的儲存單元130之一寫入 電壓Vc，電壓Vc等於跨過磁性隧道連接點134之電壓乂1加 上跨過隧道連接點136之電壓V2。參照第3C圖，電壓\^超 過磁性隧道連接點134的崩潰電壓VB1，並燒斷選定的儲存 單元130中之磁性隧道連接點134。電壓V2*超過隧道連接 點136的崩潰電壓VB2,電壓Vi的作用在於使導電材料擴散 跨過絕緣體140而燒斷磁性隧道連接點134,此程序係為反 熔絲的作用。 藉由磁性隧道連接點134的燒斷令儲存單元130從第 一狀態變成第二狀態並可由一讀取程序偵測。在磁性隧道 -t-ΐ竹心，/ 乂;5# 項4Λίννι·本页) -裝- 訂- 線 衣纸:3】士 S S孓標CMS) Α4規格（210X297公釐） 21 567492 A7 _B7 五、發明説明（l9 ) 連接點13 4燒斷之後’反溶絲作用可將跨過磁性隨道連接點 134的電阻譬如降低一個數量級或更多。所產生的電阻可能 接近零（亦即短路）’因此在寫入程序之後，可藉由跨過隨 道連接點136的電阻近似求出儲存單元13〇的電阻。 第7及8圖所示的實施例之寫入程序係類似於上述的 寫入程序。 儲存單元130及330的設計可使得：磁性随道連接點係 \ 包括具有一固定式磁化定向之一個磁性層、以及具有可與 固定式磁化呈平行或反向平行的一磁化定向之另一磁性 層。磁性隨道連接點在反向平行狀態係具有更高的電阻， 所以在記憶體陣列100程式化之前最好可將磁# I·生隧道連^ 點放置在一反向平行狀態。藉由在選定的儲存單元程式化 之前將磁性隧道連接點放置在反向平行狀態，將可在儲存 單元燒斷時增加一選定的儲存單元之電阻變化，電阻變化 愈大則在讀取程序期間愈容易辨識。 如同習知的MRAM應用，可利用行與列解碼器3〇〇、4〇〇 所供應的寫入電流將儲存單元130,33〇放置在一反向平行 狀態中。或者，可在製造期間藉由將裝置設定在夠強足以 設定反向平行狀態的一磁場中而使得記憶體陣列1〇〇的儲 存單元放置在一反向平行狀態，而不擾亂被固定層（pinned layer)的磁化。 可將一寫入電壓Vw施加至一選定的儲存單元130，藉 以另將此說明書所描述的儲存單元實施例加以程式化。 上述寫入程序中，列解碼器300及行解碼器4〇〇可回應 衣纸:x 又々a]4 g ,ϋ票準（cns ) Α4規格（210X297公釐） 22 567492
於回饋感應器（未圖示），回饋感應器係用於感應流過一選 定的儲存單元之電流，回饋感應器可指示出_選定的儲存 單元的磁性隧道連接點何時燒斷，並可在該時間停止寫Z 程序。 現在參照第2圖描述.對於記憶體裝置1〇之一讀取程 序，，如發予泉（Tran)等人且以引用#式併入本文中的美國
專利6,259,644號所揭露，記憶體裝置ι〇最好採用一等電位 讀取程序。下文就儲存單元130大略描述一等電位讀Z程 序，但所描述的程序亦適合使用於一種採用此說明書所描 述的任何儲存單元實施例之記憶體裝置1〇。 為了決定一選定的儲存單元13 〇的二元狀態（亦即讀 取），將一讀取電位Vr施加至與選定的儲存單元丨3〇列相對 應之字元線，且選定的儲存單元13〇行相對應之位元線12〇 係經由行解碼器400耦合至感應放大器5〇〇。一相等電位可 装
施加至記憶體陣列100中的所有其他位元線12〇，感應放大 益:>〇〇係感應來自選定位元線12〇之電流以決定所選定的儲 仔早兀130之二元狀態，可由耦合至來自感應放大器5〇〇的 一輸出之加工裝置（未圖示）來偵測二元狀態，感應放大器 500的輸出係指示出所選定儲存單元丨3〇的電阻狀態。或 者’感應放大器500可包括電路藉以決定二元狀態並將二元 狀態輸出至一加工裝置。 可在寫入程序之後藉由選定的儲存單元130電阻值從 南的第一值變成低的第二值，來決定所選定的儲存單元13〇 之一疋狀態。譬如，第一電阻狀態係導致通過儲存單元13〇
線 567492 A7 B7 五、發明説明（21 ) 之一低電流’這指示一種〇的二元狀態。第二低的電阻狀 態（一磁性隧道連接點134燒斷之後）係導致通過儲存單元 130之一高電流，這指示一種“1”的二元狀態。 在寫入程序之後，一儲存單元130將隧道連接點丨36保 持在一未短路狀態，因此在選定的儲存單元13〇程式化之後 於記憶體陣列100中沒有短路，此隔離功能可以將複數個健 存皁元13 0程式化而不4貝及記憶體陣列1 〇 〇中的讀取及寫入 程序。 根據上述實施例，“1”或“〇，，的二元狀態可儲存在儲存 單元中，寫入之前的儲存單元的第一高電阻狀態係對應於 儲存單元之“0”二元狀態，而第二降低的電阻狀態可對應於 “ 1 ’’的二元狀態，但此慣例為任意性質，可將二元狀態“ 〇，， 重新指派為“1”或任何其他符號值。 此說明書中，記憶體陣列中之“〇，，及‘‘丨，，的寫入狀態之 电流流動係為任意性質’並可重新指派以配合記憶體裝置 10的任何所需要應用。 就心性随道連接點的短路來描述上述實施例，藉以使 一儲存單元的電阻從第一高狀態變成第二低狀態，亦可藉 由導電材料擴散跨過磁性隧道連接點絕緣體來改變一儲存 單元的電阻，這稱為“部份燒斷磁性隧道連接點的部份 燒斷係降低磁性隧道連接點的電阻，而不使磁性隧道連接 點短路。藉由導電元件擴散跨過介電物，將可感知地降低 經程式彳匕的儲存單元之電阻，且可由一讀取程序來偵測電 阻變化。 「乞^--.ΛΛί·:7.·'·τν::;;,，·Α.:η -裝-
IV .線
24 - 567492 A7 ____B7_ 五、發明説明（22 ) ;.rtfv;.f:^.:rj 此說明書中，名詞“列”、“行，，、“字元·，、“位元，，並未 暗示S己憶體陣列中的一固定定向，此外，這些名詞未必暗 示一正交關係。 此說明書中，名詞“層”係用於描述儲存單元實施例中 的各種元件，名詞“層”預定並不限於任何特定厚度、寬度 或尺寸比。 φ 第2圖所示的感應放大器500係為用於偵測記憶體裝 訂_ 置10中之儲存單元的二元狀態之一感應裝置的範例。實際 上’譬如可採用諸如跨阻抗式感應放大器、電荷噴射感應 放大器、差異性感應放大器、或數位差異性感應放大器等 其他感應裝置。雖顯示一種用於感應記憶體陣列100中的儲 存單元之二元狀態的感應放大器600,實際上，可將更多個 感應裝置耦合至一記憶體陣列。 線- 記憶體陣列100可使用於多種不同應用中，一種應用 可為一具有一儲存模組的計算裝置，儲存模組可包括長期 ·， 儲存用的一或多個記憶體陣列1 〇〇，儲存模組可使用於諸如 可攜式電腦、個人電腦及伺服器等裝置中。 % 雖然參照示範性實施例來描述記憶體裝置10，熟悉此 技藝者可容易作出許多修改，本揭示預定涵蓋其變化方式。 衣m文这义標艰（CNS) A4規格（210X297公釐) -25 - 567492 A7 B7 五、發明説明（23 ) 元件標號對照
RbR2…電阻 ， 138···第二鐵磁性層 VbV2···壓降 140,240,340…絕緣體 VB1，VB2…崩潰電壓 144…反鐵磁性層 Iw…寫入電流 146…軒層 vw…寫入電壓 150,250···第一導體 10…記憶體裝置 152,252…第二導體 100···記憶體陣列 237…第一磁性層 110···字元線 238…第二磁性層 120…位元線 242…電極 125,148,248···絕緣體、 300…列解碼器 128···絕緣體層 337,338···鐵磁性層 130,230,330*"儲存單元 336…混合式隧道連接為 132…基材 350…導體 134,234,334…第一隧道連接點 400…行解碼器 136,236,336···第二隧道連接點 13 7…第一鐵磁性層 500,600…感應放大器 26 尽纸汆尺度边Ώ中標準（CNS) A4規格（210X297公¢)

Claims (1)

  1. 567492 AS
    7T、申請專利範圍 1.一種儲存單元（130,230,330)，其包含： 一第一隧道連接點（134,234,334);及 、一第二隧道連接點（136,236,336)，其與該苐一隨道 連接點（134,234,334)串聯，其中該第一隧道連接點 (134.234.334) 可從一第一電阻狀態變成一第二電阻狀 態，且該第一隧道連接點（134,234,334)具有與該第二隨 道連接點（136,236,336)不同之一電阻-電壓特徵。 2·如申請專利範圍第1項之儲存單元（13〇 23〇·33〇)，其中 當跨過該儲存單元（130,230,330)形成一電壓時，該第_ 陡道連接點（134,234,334)的一電阻係比該第二隧道連 接點（136,236,336)的一電阻更緩和地減小。 3·如申請專利範圍第i項之儲存單元（13〇,230,330)，其中 該第一隧道連接點（134,234,334)包含： 兩個磁性層（137，138,237,238,337,338);及 一絕緣體（140,240,340)，其配置於該等鉍性層 (137，138,237,238,337,338)之間。 4’如申請專利範圍第3項之儲存單元（130,230,330)，其中 該苐二隧道連接點（136,236,336)包含： 一絕緣體（140,240,340)，其與該第一隧道連接點 (134.234.334) 串聯。 x如申請專利範圍第4項之儲存單元（13〇,23〇)，其中該第 二隧道連接點（13(3..236)包含： 兩個導體（15〇,25〇，152,252)，其中將一琢體配置於 該絕緣體（148,248)的各一側上。
    567492 • A(S B8 C8 ___ D8 . 六、申請專利範圍 • 6·如申請專利範圍第4項之儲存單元（330)，其中該第二隧 道連接點（336)係共用該第一隧道連接點（334)的一個磁 性層（337)。 7·如申請專利範圍第6項之儲存單元（330)，其中該第二隧 道連接點(336)係包含： ' 一導體（350)，且其中該絕緣體（340)配置於該導體 φ (350)與該共用的磁性層（337)之間。 8·如申請專利範圍第3項之儲存單元（130,230,330)，其中 該等磁性層（137，138,237,238,337,338)為鐵磁性。 9. 一種儲存單元（130,230,330)，其包含： 一第一隧道連接點（134,234,334)，其包含： --兩個鐵磁性層（137，138,237,238,337,338);及 •-一絕緣體（140,240,340)，其配置於該等鐵磁性 層（137，138,237,238,337,338)之間；及 一第二隧道連接點（136,236,336)，其包含： ® -一絕緣體（148,248,348);及 、 一至少一導體（150，152,250,252,350)，其與該絕 緣體（248,248,348)相鄰，其中該第二隧道連接點 (136,236,336)與該第一隧道連接點（134,234,334)串 聯。 10·如申請專利範圍第9項之儲存單元（13〇,230,330)，其中 當跨過該儲存單元（130,230,330)形成一電壓時，該第一 隧道連接點（134·234,334)的一電阻係比該第二隧道連 接點（136,236,336)的一電阻更緩和地減小。 28
TW091119698A 2001-10-24 2002-08-29 Memory device having memory cells with magnetic tunnel junction and tunnel junction in series TW567492B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/983,404 US6473337B1 (en) 2001-10-24 2001-10-24 Memory device having memory cells with magnetic tunnel junction and tunnel junction in series

Publications (1)

Publication Number Publication Date
TW567492B true TW567492B (en) 2003-12-21

Family

ID=25529936

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091119698A TW567492B (en) 2001-10-24 2002-08-29 Memory device having memory cells with magnetic tunnel junction and tunnel junction in series

Country Status (6)

Country Link
US (1) US6473337B1 (zh)
EP (1) EP1306850A3 (zh)
JP (1) JP2003179215A (zh)
KR (1) KR20030034026A (zh)
CN (1) CN1414559A (zh)
TW (1) TW567492B (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6741494B2 (en) * 1995-04-21 2004-05-25 Mark B. Johnson Magnetoelectronic memory element with inductively coupled write wires
US6674664B2 (en) * 2001-05-07 2004-01-06 Nve Corporation Circuit selected joint magnetoresistive junction tunneling-giant magnetoresistive effects memory cells
US7067850B2 (en) * 2001-10-16 2006-06-27 Midwest Research Institute Stacked switchable element and diode combination
KR20030034500A (ko) * 2001-10-23 2003-05-09 주식회사 하이닉스반도체 마그네틱 램
FR2832542B1 (fr) * 2001-11-16 2005-05-06 Commissariat Energie Atomique Dispositif magnetique a jonction tunnel magnetique, memoire et procedes d'ecriture et de lecture utilisant ce dispositif
US6778421B2 (en) * 2002-03-14 2004-08-17 Hewlett-Packard Development Company, Lp. Memory device array having a pair of magnetic bits sharing a common conductor line
US6751149B2 (en) * 2002-03-22 2004-06-15 Micron Technology, Inc. Magnetic tunneling junction antifuse device
US6826077B2 (en) * 2002-05-15 2004-11-30 Hewlett-Packard Development Company, L.P. Magnetic random access memory with reduced parasitic currents
US6667897B1 (en) * 2002-06-28 2003-12-23 International Business Machines Corporation Magnetic tunnel junction containing a ferrimagnetic layer and anti-parallel layer
US6714444B2 (en) * 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6847547B2 (en) * 2003-02-28 2005-01-25 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6768150B1 (en) * 2003-04-17 2004-07-27 Infineon Technologies Aktiengesellschaft Magnetic memory
US20050073878A1 (en) * 2003-10-03 2005-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-sensing level MRAM structure with different magnetoresistance ratios
US6947333B2 (en) * 2003-10-30 2005-09-20 Hewlett-Packard Development Company, L.P. Memory device
KR100669363B1 (ko) * 2004-10-26 2007-01-16 삼성전자주식회사 메모리 장치의 읽기 방법
WO2007038971A1 (en) * 2005-09-20 2007-04-12 Freescale Semiconductor, Inc. Spin-dependent tunnelling cell and method of formation thereof
US7777261B2 (en) * 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
KR100881181B1 (ko) * 2006-11-13 2009-02-05 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
US7894248B2 (en) * 2008-09-12 2011-02-22 Grandis Inc. Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
US8363460B2 (en) * 2010-04-07 2013-01-29 Avalanche Technology, Inc. Method and apparatus for programming a magnetic tunnel junction (MTJ)
KR101676821B1 (ko) * 2010-03-18 2016-11-17 삼성전자주식회사 자기 메모리 소자 및 그 형성방법
US9093149B2 (en) * 2012-09-04 2015-07-28 Qualcomm Incorporated Low cost programmable multi-state device
KR101986335B1 (ko) * 2012-10-08 2019-06-05 삼성전자주식회사 보상 저항성 소자를 포함하는 저항성 메모리 장치
US20150103586A1 (en) * 2013-10-16 2015-04-16 Qualcomm Incorporated Write driver and program driver for otp (one-time programmable) memory with magnetic tunneling junction cells
CN103545339B (zh) * 2013-11-08 2015-12-02 北京航空航天大学 一种可高速计算、大容量存储的存储单元
US9496489B2 (en) * 2014-05-21 2016-11-15 Avalanche Technology, Inc. Magnetic random access memory with multilayered seed structure
US10347691B2 (en) 2014-05-21 2019-07-09 Avalanche Technology, Inc. Magnetic memory element with multilayered seed structure
US10050083B2 (en) 2014-05-21 2018-08-14 Avalanche Technology, Inc. Magnetic structure with multilayered seed
US10438997B2 (en) 2014-05-21 2019-10-08 Avalanche Technology, Inc. Multilayered seed structure for magnetic memory element including a CoFeB seed layer
US9548095B2 (en) 2014-08-20 2017-01-17 Everspin Technologies, Inc. Redundant magnetic tunnel junctions in magnetoresistive memory
US10483026B2 (en) 2015-06-24 2019-11-19 Intel Corporation Metallic spin super lattice for logic and memory devices
US9536926B1 (en) * 2015-12-22 2017-01-03 International Business Machines Corporation Magnetic tunnel junction based anti-fuses with cascoded transistors
US10263179B2 (en) * 2017-07-18 2019-04-16 Nxp B.V. Method of forming tunnel magnetoresistance (TMR) elements and TMR sensor element
KR102274831B1 (ko) * 2019-05-30 2021-07-08 한국과학기술연구원 전기장 제어 마그네틱램
CN112910466A (zh) * 2021-01-27 2021-06-04 东南大学 一种磁性隧道结与电阻结合替代纯电阻的调制器电路
US11972785B2 (en) 2021-11-15 2024-04-30 International Business Machines Corporation MRAM structure with enhanced magnetics using seed engineering

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5701222A (en) * 1995-09-11 1997-12-23 International Business Machines Corporation Spin valve sensor with antiparallel magnetization of pinned layers
US5991193A (en) * 1997-12-02 1999-11-23 International Business Machines Corporation Voltage biasing for magnetic ram with magnetic tunnel memory cells
US6069820A (en) * 1998-02-20 2000-05-30 Kabushiki Kaisha Toshiba Spin dependent conduction device
US5930164A (en) * 1998-02-26 1999-07-27 Motorola, Inc. Magnetic memory unit having four states and operating method thereof
EP0959475A3 (en) * 1998-05-18 2000-11-08 Canon Kabushiki Kaisha Magnetic thin film memory and recording and reproducing method and apparatus using such a memory
US6269018B1 (en) * 2000-04-13 2001-07-31 International Business Machines Corporation Magnetic random access memory using current through MTJ write mechanism
US6331944B1 (en) * 2000-04-13 2001-12-18 International Business Machines Corporation Magnetic random access memory using a series tunnel element select mechanism
US6541792B1 (en) * 2001-09-14 2003-04-01 Hewlett-Packard Development Company, Llp Memory device having dual tunnel junction memory cells

Also Published As

Publication number Publication date
CN1414559A (zh) 2003-04-30
JP2003179215A (ja) 2003-06-27
EP1306850A2 (en) 2003-05-02
EP1306850A3 (en) 2004-07-14
KR20030034026A (ko) 2003-05-01
US6473337B1 (en) 2002-10-29

Similar Documents

Publication Publication Date Title
TW567492B (en) Memory device having memory cells with magnetic tunnel junction and tunnel junction in series
US7369428B2 (en) Methods of operating a magnetic random access memory device and related devices and structures
KR100835275B1 (ko) 스핀 주입 메카니즘을 사용하여 자기램 소자를 구동시키는방법들
US6483734B1 (en) Memory device having memory cells capable of four states
US7092283B2 (en) Magnetic random access memory devices including heat generating layers and related methods
TW459227B (en) Magnetic random access memory with a reference memory array
US20200203599A1 (en) Magnetic memory using spin-orbit torque
JP5648940B2 (ja) 磁気トンネル接合において磁界を制御するための装置、方法、メモリ・セル
US7894248B2 (en) Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
US6940747B1 (en) Magnetic memory device
US20010035545A1 (en) MRAM memory
US6819586B1 (en) Thermally-assisted magnetic memory structures
US7166881B2 (en) Multi-sensing level MRAM structures
EP1345231A1 (en) Double magnetic tunnelling junction cell with reference layers dynamically set
KR100450466B1 (ko) Ｍｒａｍ용 판독-/기록 아키텍처
US7408802B2 (en) Nano-contacted magnetic memory device
EP2656346B1 (en) Memory array having local source lines
TWI325631B (en) Nonvolatile memory cell and memory system
KR20050018396A (ko) 다층박막구조의 자유층을 갖는 자기터널 접합 구조체들 및이를 채택하는 자기 램 셀들
US20060039183A1 (en) Multi-sensing level MRAM structures
KR100642638B1 (ko) 낮은 임계 전류를 갖는 자기 램 소자의 구동 방법들
KR100444743B1 (ko) Ｍｒａｍ 메모리 셀
US20030103404A1 (en) Magnetic tunnel junction magnetic random access memory
CN114267389A (zh) 存储设备
KR100678471B1 (ko) 자기램 소자의 구동 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent