JP5648940B2 - 磁気トンネル接合において磁界を制御するための装置、方法、メモリ・セル - Google Patents
磁気トンネル接合において磁界を制御するための装置、方法、メモリ・セル Download PDFInfo
- Publication number
- JP5648940B2 JP5648940B2 JP2013538716A JP2013538716A JP5648940B2 JP 5648940 B2 JP5648940 B2 JP 5648940B2 JP 2013538716 A JP2013538716 A JP 2013538716A JP 2013538716 A JP2013538716 A JP 2013538716A JP 5648940 B2 JP5648940 B2 JP 5648940B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- layer
- write
- writing
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 19
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 9
- 230000001419 dependent effect Effects 0.000 claims description 3
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims 1
- 239000002253 acid Substances 0.000 claims 1
- 230000001939 inductive effect Effects 0.000 claims 1
- 229910052749 magnesium Inorganic materials 0.000 claims 1
- 239000011777 magnesium Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 193
- 239000000395 magnesium oxide Substances 0.000 description 12
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 12
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 12
- 239000000463 material Substances 0.000 description 8
- 230000005415 magnetization Effects 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 6
- 229910019041 PtMn Inorganic materials 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000005641 tunneling Effects 0.000 description 5
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 210000003127 knee Anatomy 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052720 vanadium Inorganic materials 0.000 description 2
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 2
- 229910019236 CoFeB Inorganic materials 0.000 description 1
- 229910005335 FePt Inorganic materials 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000004873 anchoring Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 108700041286 delta Proteins 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 210000002414 leg Anatomy 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1655—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Description
本発明はトランジスタに関し、更に具体的には不揮発性磁気トンネル接合のための磁気の電圧制御に関する。
過去４０年にわたってＣＭＯＳスケーリングから得られた絶え間ない性能の向上は終わりを迎えている。密度スケーリングは少なくとも今後１０年は続くと予想されるが、トランジスタおよび回路レベルの性能はいまや電力の制約によって厳しく制限されている。半導体業界は、過去１０年間この問題を認識し、ＣＭＯＳトランジスタにおいて電圧を降下させるためにその多種多様な変形を試みてきた。
Y.Shiota等「Voltage-Assisted MagnetizationSwitching in Ultrathin Fe80Co20 Alloy Layers」、Applied Physics Express 2 (2009) 063001
EvgenyY Tsymbal、OlegN MryasovおよびPatric R LeClairの「Spin-dependent Tunnelling in magnetic tunneljunctions」、J. Phys.: Condens. Matter 15、R109〜R142 (2003)
D.C.Worledge Appl. Phys. Lett. 91、162509 (2009)
従来より、各世代における動作電圧の降下によってＣＭＯＳ電力は抑制されている。このため、供給電圧は１９７０年代に用いられた５Ｖ技術から今日製造されている約１Ｖ技術まで著しく縮小している。しかしながら、１Ｖを超えるいっそうの電圧低下は、閾値電圧およびゲート酸化物厚スケーリングにおける基本的な限界によって制限される。
充分な電圧降下なしでは、ＣＭＯＳ電力は増大し、ついにはラップトップ・コンピュータの熱によってひざが熱くなり、高性能コンピューティングが利用可能な冷却電力によって制限され、モバイル・コンピューティング性能がバッテリの寿命により制限されることになる。低電圧トランジスタは根本的に世界を変えるであろうと言っても過言ではない。
本発明の１つの例示的な態様は、磁界を生成するための装置である。この装置は、第１の磁気書き込み層および第２の磁気書き込み層を有する書き込み装置を含む。書き込み装置が第１の書き込み電圧によって通電されると、書き込み装置は、第１の磁気書き込み層の磁気異方性を第１の磁気書き込み層の面に対する平行方向から第１の磁気書き込み層の面に対する直交方向へと切り換えるように構成されている。これによって、第２の磁気書き込み層は、書き込み装置に近接した領域に第１の磁界を誘導する。第１の書き込み電圧とは逆の第２の書き込み電圧によって書き込み装置が通電されると、書き込み装置は、第２の磁気書き込み層の磁気異方性を第２の磁気書き込み層の面に対する平行方向から第２の磁気書き込み層の面に対する直交方向へと切り換えるように構成されている。これによって、第１の磁気書き込み層は、書き込み装置に近接した領域に第２の磁界を誘導する。第２の磁界は第１の磁界とは逆の方向である。
本発明の別の例示的な態様は、磁界を生成するための方法である。この方法は、第１および第２の磁気書き込み層間に書き込み電圧を印加することを含む。これによって、第１または第２の磁気書き込み層の磁気異方性は、磁気書き込み層の面に対する平行方向から磁気書き込み層の面に対する直交方向へと切り換わる。磁気書き込み層の面に対して平行方向の磁気異方性を有する磁気書き込み層が磁界を誘導する。
本発明の更に別の例示的な態様は、メモリ・セル・アレイにおける不揮発性メモリ・セルである。このメモリ・セルは磁気トンネル接合（ＭＴＪ）を含む。ＭＴＪは磁気フリー層を含む。ＭＴＪの抵抗は磁気フリー層の磁気方向に依存する。メモリ・セルは、ＭＴＪに近接配置された書き込み装置を更に含む。書き込み装置は、第１または第２の磁気書き込み層のいずれかの磁気異方性を磁気書き込み層の面に対する平行方向から直交方向へと切り換えて、磁気書き込み層の面に対して平行方向の磁気異方性を有する磁気書き込み層がＭＴＪの磁気フリー層において磁界を誘導するように構成されている。
本発明の実施形態を参照して本発明について記載する。本発明の記載全体を通して図１から図８を参照する。図面を参照する場合、全体を通して示す同様の構造および要素は同様の参照番号を用いて図示する。
ここで、磁気の電圧制御を利用する新しい論理デバイスについて説明する。「磁気の電圧制御」という言葉は、絶縁システムに電圧を加え、定常電流が無視できる程度である場合に用いる。この場合の電力損失は、ワイヤおよびデバイスを印加電圧までチャージするように流れる過渡電流に限定される。
以下で説明するように、本発明によって想定される不揮発性磁気トンネル接合は、例えば１００ｍＶで動作する４端子トランジスタである。同じタイプのデバイスから、単に端子を異なる方法で配線することによって、相補型デバイスが形成される。電力を取り除いた場合、デバイスはその論理状態を保持する。デバイスは、ＣＭＯＳに比べて約１０分の１の電圧を用いて切り換わるので、アクティブ電力の損失はＣＭＯＳに比べて約１００分の１である。オン状態からオフ状態で抵抗は１０倍しか変化しないにもかかわらず、切り換え（磁気異方性）を制御する物理機構は電圧の関数として急激に変化するので、ゲインを大きく損なうことなく多数のデバイスを直列にカスケード接続することができる。更に、デバイスは３次元積層を行うことができる。
図１から図３は、磁気フリー層の磁気方向を制御するための、本発明によって想定される装置１０２の例示的な実施形態を示す。以下で詳細に説明するように、装置１０２は、磁気フリー層１０６の磁気方向を制御する書き込み装置１０４を含む。特定の実施形態において、磁気フリー層１０６は書き込み装置１０４に近接配置された磁気トンネル接合（ＭＴＪ）１０８の一部である。これについては以下で論じる。
書き込み装置１０４は、誘電書き込み層１１４によって分離された第１の書き込み層１１０および第２の書き込み層１１２を含む。第１および第２の磁気書き込み層１１０および１２０は実質的に鉄（Ｆｅ）によって構成することができる。誘電書き込み層は実質的に酸化マグネシウム（ＭｇＯ）によって構成することができる。
書き込み装置１０４は更に、第１の書き込み電極１１６および第２の書き込み電極１１８を含む。第１の書き込み電極１１６は第１の磁気書き込み層に電気的に結合され、第２の書き込み電極１１８は第２の磁気書き込み層１１２に電気的に結合されている。
書き込み装置１０４が通電されていない場合、第１の磁気書き込み層１１０および第２の磁気書き込み層１１２の磁気方向は磁気書き込み層の面に平行である。換言すると、第１および第２の磁気書き込み層１１０および１１２は、第１および第２の書き込み電極１１６および１１８間に電圧が印加されていない場合にそれらの磁気方向がそれらの長さに平行であるように製造されている。
更に、書き込み装置１０４が通電されていない場合、第１および第２の磁気書き込み層１１０および１１２の磁気方向は相互に逆である。これは図１において、第１および第２の磁気書き込み層１１０および１１２に示す平行かつ反対方向を指し示す矢印によって示されている。第１および第２の磁気書き込み層１１０および１１２の磁気方向が面内にあり逆平行であるので、磁気フリー層１０６に正味磁界は誘導されない。
ここで図２に移ると、第１および第２の書き込み電極１１６および１１８に正電圧電位２０２が印加されている。２層に印加された電圧電位２０２が、磁気書き込み層の磁気異方性に著しい変化を起こす。この現象に関するこれ以上の詳細は、Y. Shiota等の「Voltage-Assisted Magnetization Switching inUltrathin Fe80Co20 Alloy Layers」、Applied Physics Express 2 (2009) 063001において見ることができる。
具体的には、印加電圧２０２によって、第１の書き込み磁気層１１０はその磁気異方性を第１の磁気書き込み層の面に対する平行方向から第１の磁気書き込み層の面に対する直交方向へと切り換える。これは図２では、第１の書き込み磁気層１１０において上を指し示す矢印により示されている。更に、印加電圧２０２によって、第２の書き込み磁気層１１２の磁気異方性は第２の磁気書き込み層の面に対する平行方向にいっそう強く保持される。
第１の書き込み磁気層１１０がその磁気異方性を第１の磁気書き込み層の面に対する直交方向へと切り換えた結果、その周辺磁界は書き込み装置１０４に対して局所化される。これは図２において磁界線２０４ａおよび２０４ｂにより概略的に示されている。更に、第２の磁気書き込み層の周辺磁界２０６ａおよび２０６ｂは、もはや第１の磁気書き込み層によって打ち消されない。このため、第２の磁気書き込み層は磁気フリー層１０６における磁気方向を誘導する。
図３においては、第１および第２の書き込み電極１１６および１１８間に印加される電圧３０２の極性が反転されている。この結果、第２の磁気書き込み層１１２の周辺磁界３０４ａおよび３０４ｂは書き込み装置１０４に局所化される。更に、第１の磁気書き込み層１１０の周辺磁界３０６ａおよび３０６ｂは、図２に関して論じた第２の磁気書き込み層１１２による誘導方向とは反対の方向に、磁気フリー層１０６における磁気方向を誘導する。
上述のように、装置１０２は書き込み装置１０４に近接配置した磁気トンネル接合（ＭＴＪ）１０８を含むことができる。以下で論じるように、磁気トンネル接合１０８の抵抗は磁気フリー層１０６の磁気方向に依存する。磁気トンネル接合の詳細な考察については、Evgeny Y Tsymbal、OlegN MryasovおよびPatric RLeClairの「Spin-dependent Tunnelling inmagnetic tunnel junctions」、J. Phys.: Condens. Matter 15、R109〜R142 (2003)を参照されたい。
図１に戻ると、第２の書き込み電極１１８と第１のＭＴＪ電極１２２との間に誘電分離層１２０が配置されている。誘電分離層１２０は、磁気トンネル接合１０８から書き込み装置１０４を電気的に分離する。誘電分離層１２０は、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３、ＭｇＯ等の様々な既知の誘電材料から製造することができる。
磁気トンネル接合１０８は、磁気参照層１２４および、磁気参照層１２４と磁気フリー層１０６との間に配置された誘電トンネル・バリア１２６を含む。磁気参照層１２４は、磁気参照層１２４の面に沿って予め設定された磁気方向に磁気方向が固定されている。誘電トンネル・バリア１２６は、電子が磁気参照層１２４と磁気フリー層１０６との間で通り抜けることを可能とするように構成されている。また、磁気参照層１２４の磁気方向と反対の磁気方向に固定された底部磁気層１２８も用いることができる。
磁気トンネル接合１０８は更に、第１のＭＴＪ電極１２２および第２のＭＴＪ電極１３０も含む。第１のＭＴＪ電極１２２は、誘電分離層１２０と磁気フリー層１０６との間に配置されており、磁気フリー層１０６に電気的に結合されている。第２のＭＴＪ電極は、磁気参照層１２４に（底部磁気層１２８を介して）電気的に結合されている。
図４は、本発明の一実施形態に従った磁気フリー層の磁気方向を制御するプロセスのフローチャートである。このプロセスは印加動作４０２において開始する。このステップ中、第１および第２の磁気書き込み層間に書き込み電圧を印加することで、磁気書き込み層の一方の磁気異方性が磁気書き込み層の面に対する平行方向から磁気書き込み層の面に対する直交方向へと切り換わる。これによって、磁気書き込み層の面に対する平行方向に磁気異方性を有する磁気書き込み層が、磁気フリー層における磁気方向を誘導する。
上述のように、第１の書き込み電極は第１の磁気書き込み層に電気的に結合することができ、第２の書き込み電極は第２の磁気書き込み層に電気的に結合することができる。印加動作４０２は、第１の電圧電位を第１の書き込み電極に印加すること、および第２の電圧電位を第２の書き込み電極に印加することを含むことができる。
上述のように、磁気書き込み層の面に対して平行である場合の第１の磁気書き込み層の磁気方向は、磁気書き込み層の面に対して平行である場合の第２の磁気書き込み層の磁気方向と反対である。このため、第１および第２の書き込み電極間に印加された第１の書き込み電圧によって、第１の磁気書き込み層の磁気異方性は磁気第１書き込み層の面に対する直交方向となり、第１の書き込み電圧に対して極性が逆である第１および第２の書き込み電極間に印加された第２の書き込み電圧によって、第２の磁気書き込み層の磁気異方性は第２の磁気書き込み層の面に対する直交方向となる。
このプロセスは、第１または第２の磁気書き込み層に近接配置された磁気トンネル接合（ＭＴＪ）の抵抗を調節するための調節動作４０４を含むことができる。ＭＴＪは、磁気方向が予め設定された方向に固定されている磁気参照層、および、磁気参照層と磁気フリー層との間で電子を通り抜けさせるように構成された誘電トンネル・バリアを含むことができる。ＭＴＪの抵抗は磁気フリー層の磁気方向に依存する。
このプロセスは更に印加動作４０６を含むことができる。印加動作４０６の間、磁気フリー層と磁気参照層との間に読み取り電圧を印加する。ＭＴＪを介した電圧降下は磁気フリー層の磁気方向によって決定する。このため、第１および第２の磁気書き込み層間に書き込み電圧を印加することによってＭＴＪを２つ以上の二進状態にプログラムすることができる。
図５は、本発明の一実施形態に従ったメモリ・セル・アレイ５０２を示す。アレイにおける各メモリ・セルは、誘電分離層１２０によって分離されたＭＴＪ１０８および書き込み装置１０２を含む。誘電分離層１２０はＭＴＪ１０８から書き込み装置１０４を電気的に分離する。
上述のように、ＭＴＪ１０８は磁気フリー層を含む。ＭＴＪ１０８の抵抗は磁気フリー層における磁気方向に依存する。ＭＴＪ１０８に近接配置された書き込み装置１０４は磁気フリー層における磁気方向を誘導する。
書き込み装置は第１および第２の磁気書き込み層を含む。書き込み装置に電圧を印加すると、第１または第２の磁気書き込み層の磁気異方性は、磁気書き込み層の面に対する平行方向から磁気書き込み層の面に対する直交方向へと切り換わる。上述のように、磁気書き込み層の面に対して平行な磁気異方性を有する磁気書き込み層は、ＭＴＪ１０８の磁気フリー層において磁気方向を誘導する。
図６および図７は、本発明によって想定される例示的な磁気トンネル接合トランジスタ（ＭＴＪＴ）６０２を示す。ＭＴＪＴ６０２は２つの別個の部分を有する。すなわち、１０ｎｍの誘電層によって分離された書き込み装置および磁気トンネル接合（ＭＴＪ）である。図６はＭＴＪＴの横断面を示す。図７はＭＴＪＴ６０２の平面を示す。
書き込み装置の中心となるのは、２つのＦｅ層間に挟まれたＭｇＯ層である。書き込み装置の設計は、書き込み装置の双方のＦｅ層における異方性作用の電圧制御を利用する。ＭｇＯに所与の符号の電圧を印加すると、一方のＦｅ層は面内でいっそう強く保持され、他方のＦｅ層は垂直になる。上述のように、この結果、面内のＦｅ層からの周辺磁界がＭＴＪのフリー層に書き込みを行う。
逆の符号の電圧を印加すると、フリー層は逆方向に書き込まれる。電圧を印加しない場合は、双方のＦｅ層は面内かつ逆平行であり、このためフリー層に正味磁界は存在しない。ＭＴＪの抵抗はフリー層磁化の方位に依存し、ソース−ドレイン電流を１０倍変化させる。これは最新のＭｇＯ ＭＴＪにより達成可能である。
ＭＴＪＴ６０２は、ワイヤを有する部分およびほとんどの空間でＦ＝１００ｎｍであるのに対し、ＭＴＪＴフィーチャ（feature）では臨界寸法ＦＭＴＪＴ＝５０ｎｍを用いて、コストを削減するために標準的な１９３ｎｍ光リソグラフィを用いた製造を可能とする。もっと大胆な（かつ高価な）リソグラフィおよびエッチングでは、タイ（ｔｉｅ）の下にソース・コンタクトを移動させることで、デバイス全体で占有する大きさがわずか４Ｆ２である場合がある。
ＭＴＪＴ６０２はＣＭＯＳと同様に動作し、接合またはタイ端子がゲートとして作用するが他は接地されている。論理レベル１はＶｔｈからＶＤＤの範囲の電圧に相当し、論理レベル０は−Ｖｔｈから−ＶＤＤの範囲に相当する。Ｔｔｈは閾値電圧であり、｜ＶＧａｔｅ｜＞Ｖｔｈである場合にデバイスが切り換わるようになっている。接地は、論理レベルとしてでなく、ゲート電圧のための配線接続基準としてのみ用いられる。
ＭＴＪＴ６０２は±５６ｍＶの入力電圧で動作することができ、ＣＭＯＳよりも２オーダー低い電力を可能とする（（１．１Ｖ／２＊５６ｍＶ）２＝９６）と共に、漏れ電力を１オーダー低下させる。論理ゲートの入力および出力は｜ＶＤＤ｜未満である（ＲＳＤの変化は１０分の１だけであるので）。
ＭＴＪＴ６０２の顕著な特性（feature）は、磁気異方性の基本的な物理的性質のために、段間のゲイン損失を生じないということである。直交一軸異方性（書き込み層の容易面（easy-plane）および電圧誘導異方性等）は、各書き込み層が常に面内または面外のいずれかであって中間でないように与えられる。これが意味するのは、ＭＴＪＴ６０２が極めて鋭いターンオン特性を有することができるということである。すなわちこれは常に完全にオンかまたは完全にオフである。これは、駆動電圧の損失なく任意の論理動作を直列にカスケード接続可能であるということを意味する。これは、完全なＶＤＤで入力を駆動する必要がないことも意味する。その代わりに、前段からの典型的な出力電圧である０．７ＶＤＤを用いることができる。
ＭＴＪＴ６０２の著しい利点は、デバイスが不揮発性であるということである。このため、電力をオフした場合に回路の状態は維持される。更に、ＭＴＪＴ６０２は単結晶基板を必要とせず、このため多数の論理層を３次元に積層して極めて高い密度を達成することができる。また、ＭＴＪＴ６０２に用いる材料は、必然的に耐放射線型である。
先に論じたように、ＭＴＪＴ６０２は書き込み部分および読み出し部分から成る。これらの２つの部分は相互に電気的に分離されているが近接しているので、書き込み部分からの周辺磁界が読み取り部分における磁化に影響を与えることができる。書き込み部分はＭｇＯ｜Ｆｅ界面の異方性の電圧制御を利用する。このような、逆のオーダー（order）で成長させたこのような２つの界面を用いるので、上部ＭｇＯは上部のＦｅ層の上にあるが、下部ＭｇＯは下部のＦｅ層の下にある。これが意味するのは、下部Ｔａ端子に電圧を印加した場合、２つのＦｅ層でそれらの異方性に逆の変化が生じるということである。層の一方は常にいっそう強く面内となり、他方はいっそう強く面外となる。概ね１００ｍＶの充分な電圧では、Ｆｅ層の一方は面内から面外に切り換わる。他方の層は、追加電圧が誘導した面内異方性のために強く面内に保持される。２から３ｎｍの充分に厚いＭｇＯを用いて、トンネリング電流を無視できるほど小さくする。電圧を印加しない場合（電力がオフである場合）、２つのＦｅ層はそれらの双極磁界のために面内かつ逆平行である。
ＰｔＭｎ等の薄い反強磁性体を用いて、例えば上層のような層の一方を弱く固定して（オーダー１００Ｏｅの固定磁界によって）、上層が常に右側を指し示し、従って下層は左側を指し示すことが確実となる。この固定は、下層でなく上層にのみ影響を与え、このためこのトグル状構造において顕著な非対称のソースとして機能する。このような非対称性が意味するのは、ゼロ磁界においては定常状態が１つだけあり（例えば、D.C. Worledge Appl. Phys. Lett. 91、162509 (2009) を参照のこと）、このため、電力がオフである場合に書き込み層が１０年間安定しているということである。ＰｔＭｎからの１００Ｏｅの固定は、電圧が克服しなければならない約１０００Ｏｅの容易面異方性に比べ小さいので、必要な電圧を著しく上昇させることはない。あるいは、ＰｔＭｎを省略することも可能であり、層の形状異方性を用いて熱安定性を提供する。積層の上部に電気的接触を形成し、側面および下方において外に出して（ここでは左側のＴａポストとして示す）、書き込み層の下部および上部の双方に対して電気的接触を形成することを可能とする。
書き込み層の正味磁気異方性は面内または面外のいずれかであり、中間のどこかでないことを強調するのは重要である。これが意味するのは、電圧の関数としてデバイスは臨界切り換え電圧において急速にオンまたはオフするということである。これが意味するのは、読み取り層においてオン状態対オフ状態抵抗の比がわずか１０である場合でも、単に少数の論理段ごとに（ＭＴＪＴから形成した）インバータまたはバッファを間に挿入することによって、多数のデバイスを直列に接続しゲインの損失なく切り換え可能であるということである。バッファまたはインバータによって、カスケード接続した論理段数とは無関係に電圧は確実に±ＶＤＤの９０％に維持される。
ＭＴＪ層は、かなり標準的なトンネル接合から成り、上部には単純なフリー層があり、高いＭＲのための二重トンネル・バリアがある。単一のトンネル・バリアも使用可能である。下部から開始して、左側を指し示すＣｏＦｅＢ参照層を提供する標準的なＡＰ固定層がある。参照層は切り換わらず、それらの熱安定性は、それらの下の例えばＰｔＭｎのような厚い反強磁性体によって提供される。
二重トンネル接合は、例えばバナジウムのようなフェルミ・レベルのデルタ１状態を含む薄い共振トンネリング層によって分離された２つの１００方位ＭｇＯ層を用いる。他の材料も使用可能である。外側の磁気電極が逆平行磁化を有する場合、双方のＭｇＯ層および共振トンネリング層から成る効果的に厚いバリアのため、抵抗は高い。磁化が平行である場合、電子はバナジウム層を共振して通り抜けるので、もっと低い抵抗を与えることができる。多くの用途においては、抵抗を１０倍変える磁気抵抗で充分である。トンネル・バリアの厚さは、パターニングしたデバイスの抵抗を低抵抗状態において約１０ｋオームから１０Ｍオームに設定するように選択する。
ＭＴＪＴ６０２を製造するため、Ｔａの最上部までＭＴＪ層を堆積する。次いで、これらを柱状にエッチングし、側面にＴａ（または他の材料）のバイアをエッチングして充填すると同時にＭＴＪ層の上部に接触させる。次いで、固定層をパターニングし、エッチングをフリー層の上部で停止させる。次に、概ね１０ｎｍの厚さの低誘電絶縁体（例えばＳｉＣＯＨ）で絶縁層を堆積してから、書き込み層の全てを堆積する。次いでＴａバイアをエッチングおよび充填する。バイア、シード、およびキャップ層のために、例えばＷのようなＴａ以外の材料も使用可能である。磁気層の各々に他の材料を用いることができ、ここで具体的にそれらの例を与えるが、これは限定を意味するものではない。
ＣＭＯＳに類似した相補型回路の設計には、デバイスの２つの特色が必要である（一方はゲートに＋Ｖｄｄを印加することでデバイスを高抵抗状態に書き込む場合であり、他方はゲートに＋Ｖｄｄを印加することでデバイスを低抵抗状態に書き込む場合である）。第２の特色では、同一のデバイスを用いるが、タイ端子をゲートとして用い、接合端子を接地に設定する。
書き込み層は、フリー層と同一の幅に形成することができる。これによってフリー層上の書き込み層からの双極磁界を増大させ、また、フリー層上の垂直書き込み層からの面内双極磁界を低減させる。この幅広のデバイスを用いる場合、左側の書き込みコンタクトは上部で外に出すことができる。これによって回路における書き込みの柔軟性が得られる。
また、層の全てにおいて垂直磁化を用いることも可能である。これは、デバイスをＣＤにおいて４０ｎｍよりもはるかに小さくするために有用である。垂直層は更に高い活性化エネルギを有し、このため熱的にいっそう安定しているからである。この場合、一方の書き込み層は書き込み端子の各脚部にある。印加電圧によって書き込み層の一方は回転するので面内となり、このためフリー層に作用する垂直双極磁界が低減する。この場合も薄い反強磁性体を用いて書き込み層の１つを弱く固定し、ゼロ磁界においてこの対に一意の方向を与えることができる。あるいは、端子の一方を他方よりも大きくして、所与の回路において全てのデバイスを均一な状態に初期設定することができる。あるいは、層の一方は他方よりも高い保磁力を有することができる（書き込み層を製造するために２回の堆積および２回のエッチングを必要とする）。書き込み層およびフリー層において使用可能な垂直磁気材料の一例はＬ１０合金ＦｅＰｔであるが、他のいずれかの垂直材料も使用可能である。
また、書き込み層において、厚い｛Ｃｏ｜Ｐｔ｝多層から成るもっと単純な積層も用いることができる。これらの材料はほぼ垂直に容易に調整可能であるので、モーメントを面内に回転させるために必要な電圧は小さくて済む。それらは充分に厚いので、安定性を与えるためまたは層を初期設定するためにＰｔＭｎは必要ない。それらの初期設定には書き込み層における厚さの不均衡を用いる。使用可能な他の材料は、｛Ｃｏ｜Ｎｉ｝多層および｛Ｃｏ｜Ｐｄ｝多層である。この手法を用いた場合、書き込み層からの双極磁界が大きいので、単一の層をフリー層として用いることができる。更に、書き込み層の保磁力が大きいので、フリー層からの双極磁界が書き込み層を妨害する恐れはない。
本発明の実施形態（これらは限定でなく例示を意図している）を記載したので、上述の教示を考慮することで当業者によって変更および変形を実行可能であることに留意すべきである。従って、添付の特許請求の範囲によって概説される本発明の精神および範囲内にある開示した特定の実施形態における変更を実行可能であることは理解されよう。特許法によって特に必要とされる本発明の態様を詳細に記載したので、添付の特許請求の範囲において、特許請求し特許証による保護を希望するものを述べる。
Claims (20)
- 磁界を生成するための装置であって、
第１の磁気書き込み層および第２の磁気書き込み層を含む書き込み装置を含み、
前記書き込み装置が、第１の書き込み電圧によって通電されると、前記第１の磁気書き込み層の磁気異方性を前記第１の磁気書き込み層の面に対する平行方向から前記第１の磁気書き込み層の面に対する直交方向へと切り換えて、前記第２の磁気書き込み層が前記書き込み装置に近接した領域において第１の磁界を誘導するように構成され、
前記書き込み装置が、第２の書き込み電圧によって通電されると、前記第２の磁気書き込み層の磁気異方性を前記第２の磁気書き込み層の面に対する平行方向から前記第２の磁気書き込み層の面に対する直交方向へと切り換えて、前記第１の磁気書き込み層が前記書き込み装置に近接した前記領域において第２の磁界を誘導するように構成され、前記第２の磁界が前記第１の磁界とは逆の方向である、装置。 - 前記第１の書き込み電圧の極性が前記第２の書き込み電圧の極性とは逆である、請求項１に記載の装置。
- 前記書き込み装置が、
前記第１の磁気書き込み層に電気的に結合された第１の書き込み電極と、
前記第２の磁気書き込み層に電気的に結合された第２の書き込み電極と、
前記第１の磁気書き込み層と前記第２の磁気書き込み層との間に配置された誘電書き込み層と、を更に含む、請求項１に記載の装置。 - 前記第１および第２の書き込み電極間に印加された第１の書き込み電圧によって、前記第１の磁気書き込み層の前記磁気異方性が前記第１の磁気書き込み層の面に対して直交方向となり、
前記第１の書き込み電圧とは逆の極性の前記第１および第２の書き込み電極間に印加された第２の書き込み電圧によって、前記第２の磁気書き込み層の前記磁気異方性が前記第２の磁気書き込み層の面に対して直交方向となる、請求項３に記載の装置。 - 前記第１および第２の磁気書き込み層が鉄（Ｆｅ）である、請求項１に記載の装置。
- 前記誘電書き込み層が酸化マグネシウム（ＭｇＯ）である、請求項３に記載の装置。
- 前記書き込み装置に近接した前記領域が磁気トンネル接合（ＭＴＪ）の磁気フリー層を含み、前記磁気トンネル接合の抵抗が前記磁気フリー層の磁気方向に依存する、請求項１に記載の装置。
- 前記磁気トンネル接合から前記書き込み装置を電気的に分離する誘電分離層を更に含む、請求項７に記載の装置。
- 前記磁気トンネル接合が、
磁気参照層であって、前記磁気参照層の面に沿って予め設定された磁気方向に固定された磁気方向を有する磁気参照層と、
前記磁気参照層と前記磁気フリー層との間を電子が通り抜けることを可能とするように構成された誘電トンネル・バリアと、を含む、請求項８に記載の装置。 - 前記磁気トンネル接合が、
前記誘電分離層と前記磁気フリー層との間に配置され、前記磁気フリー層に電気的に結合された第１のＭＴＪ電極と、
前記磁気参照層に電気的に結合された第２のＭＴＪ電極と、を含む、請求項９に記載の装置。 - 磁界を生成するための方法であって、
第１および第２の磁気書き込み層間に書き込み電圧を印加することで、前記第１および第２の磁気書き込み層の一方の磁気異方性が前記磁気書き込み層の面に対する平行方向から前記磁気書き込み層の面に対する直交方向へと切り換わって、前記磁気書き込み層の面に対して平行方向の前記磁気異方性を有する前記磁気書き込み層が前記磁界を誘導することを含む、方法。 - 前記磁気書き込み層の面に対して平行方向である場合の前記第１の磁気書き込み層の磁気方向が、前記磁気書き込み層の面に対して平行方向である場合の前記第２の磁気書き込み層の磁気方向とは逆である、請求項１１に記載の方法。
- 前記第１および第２の磁気書き込み層間に前記書き込み電圧を印加することが、
前記第１の磁気書き込み層に電気的に結合された第１の書き込み電極に第１の電圧電位を印加することと、
前記第２の磁気書き込み層に電気的に結合された第２の書き込み電極に第２の電圧電位を印加することと、を含む、請求項１１に記載の方法。 - 前記第１および第２の書き込み電極間に印加された第１の書き込み電圧によって、前記第１の磁気書き込み層の前記磁気異方性が前記第１の磁気書き込み層の面に対して直交方向となり、
前記第１の書き込み電圧とは逆の極性の前記第１および第２の書き込み電極間に印加された第２の書き込み電圧によって、前記第２の磁気書き込み層の前記磁気異方性が前記第２の磁気書き込み層の面に対して直交方向となる、請求項１３に記載の方法。 - 前記第１および第２の磁気書き込み層が鉄（Ｆｅ）である、請求項１１に記載の方法。
- 前記第１および第２の磁気書き込み層の一方に近接配置された磁気トンネル接合（ＭＴＪ）の抵抗を調節することを更に含み、前記磁気トンネル接合の抵抗が前記誘導された磁界を受ける磁気フリー層の磁気方向に依存する、請求項１１に記載の方法。
- 前記磁気トンネル接合が、
予め設定された方向に固定された磁気方向を有する磁気参照層と、
前記磁気参照層と前記磁気フリー層との間を電子が通り抜けることを可能とするように構成された誘電トンネル・バリアと、を含む、請求項１６に記載の方法。 - 前記磁気フリー層および前記磁気参照層を介して読み取り電流を印加することを更に含む、請求項１７に記載の方法。
- メモリ・セル・アレイにおけるメモリ・セルであって、
磁気フリー層を含む磁気トンネル接合（ＭＴＪ）であって、前記磁気トンネル接合の抵抗が前記磁気フリー層の磁気方向に依存する、磁気トンネル接合と、
前記磁気トンネル接合に近接配置された書き込み装置であって、第１および第２の磁気書き込み層の一方の磁気異方性を前記磁気書き込み層の面に対する平行方向から前記磁気書き込み層の面に対する直交方向へと切り換えて、前記磁気書き込み層の面に対して平行方向の前記磁気異方性を有する前記磁気書き込み層が前記磁気フリー層において前記磁気方向を誘導するように構成されている、書き込み装置と、
を含む、メモリ・セル。 - 前記磁気トンネル接合から前記書き込み装置を電気的に分離する誘電分離層を更に含む、請求項１９に記載のメモリ・セル。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/945,848 US8482968B2 (en) | 2010-11-13 | 2010-11-13 | Non-volatile magnetic tunnel junction transistor |
| US12/945,848 | 2010-11-13 | ||
| PCT/US2011/048333 WO2012064395A1 (en) | 2010-11-13 | 2011-08-18 | Non-volatile magnetic tunnel junction transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014501040A JP2014501040A (ja) | 2014-01-16 |
| JP5648940B2 true JP5648940B2 (ja) | 2015-01-07 |
Family
ID=46047640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013538716A Active JP5648940B2 (ja) | 2010-11-13 | 2011-08-18 | 磁気トンネル接合において磁界を制御するための装置、方法、メモリ・セル |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8482968B2 (ja) |
| JP (1) | JP5648940B2 (ja) |
| CN (1) | CN103201796B (ja) |
| DE (1) | DE112011103750B4 (ja) |
| GB (1) | GB2498693B (ja) |
| WO (1) | WO2012064395A1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9300301B2 (en) | 2010-10-05 | 2016-03-29 | Carnegie Mellon University | Nonvolatile magnetic logic device |
| US8971977B2 (en) | 2011-01-17 | 2015-03-03 | Hypres, Inc. | Superconducting devices with ferromagnetic barrier junctions |
| US9013916B2 (en) | 2012-05-31 | 2015-04-21 | Northrop Grumman Systems Corporation | Josephson magnetic memory cell system |
| US9099641B2 (en) * | 2012-11-06 | 2015-08-04 | The Regents Of The University Of California | Systems and methods for implementing magnetoelectric junctions having improved read-write characteristics |
| US9495899B2 (en) | 2013-09-25 | 2016-11-15 | Qualcomm Incorporated | Contactless data communication using in-plane magnetic fields, and related systems and methods |
| US10103317B2 (en) | 2015-01-05 | 2018-10-16 | Inston, Inc. | Systems and methods for implementing efficient magnetoelectric junctions |
| US10217798B2 (en) | 2015-01-13 | 2019-02-26 | Inston, Inc. | Systems and methods for implementing select devices constructed from 2D materials |
| US9978931B2 (en) | 2015-02-13 | 2018-05-22 | Inston Inc. | Systems and methods for implementing robust magnetoelectric junctions |
| WO2017136564A1 (en) * | 2016-02-04 | 2017-08-10 | Northeastern University | Transistors utilizing magnetic, dielectric and magneto-electric films |
| WO2018005699A1 (en) | 2016-06-28 | 2018-01-04 | Inston Inc. | Systems for implementing word line pulse techniques in magnetoelectric junctions |
| US11805703B2 (en) * | 2016-09-29 | 2023-10-31 | Arizona Board Of Regents On Behalf Of The University Of Arizona | Magnetic tunnel junctions with voltage tunable interlayer coupling for memory and sensor applications |
| US10510390B2 (en) * | 2017-06-07 | 2019-12-17 | International Business Machines Corporation | Magnetic exchange coupled MTJ free layer having low switching current and high data retention |
| US10332576B2 (en) * | 2017-06-07 | 2019-06-25 | International Business Machines Corporation | Magnetic exchange coupled MTJ free layer with double tunnel barriers having low switching current and high data retention |
| US10460786B2 (en) | 2017-06-27 | 2019-10-29 | Inston, Inc. | Systems and methods for reducing write error rate in magnetoelectric random access memory through pulse sharpening and reverse pulse schemes |
| US10861527B2 (en) | 2017-06-27 | 2020-12-08 | Inston, Inc. | Systems and methods for optimizing magnetic torque and pulse shaping for reducing write error rate in magnetoelectric random access memory |
| US10447278B1 (en) | 2018-07-17 | 2019-10-15 | Northrop Grumman Systems Corporation | JTL-based superconducting logic arrays and FPGAs |
| US10818346B2 (en) | 2018-09-17 | 2020-10-27 | Northrop Grumman Systems Corporation | Quantizing loop memory cell system |
| US11049538B2 (en) | 2019-01-17 | 2021-06-29 | Western Digital Technologies, Inc. | Voltage-controlled interlayer exchange coupling magnetoresistive memory device and method of operating thereof |
| US10788547B2 (en) | 2019-01-17 | 2020-09-29 | Sandisk Technologies Llc | Voltage-controlled interlayer exchange coupling magnetoresistive memory device and method of operating thereof |
| US11024791B1 (en) | 2020-01-27 | 2021-06-01 | Northrop Grumman Systems Corporation | Magnetically stabilized magnetic Josephson junction memory cell |
| US20230039834A1 (en) * | 2021-08-05 | 2023-02-09 | International Business Machines Corporation | Dual spacer for double magnetic tunnel junction devices |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399436B1 (ko) * | 2001-03-28 | 2003-09-29 | 주식회사 하이닉스반도체 | 마그네틱 램 및 그 형성방법 |
| FR2829868A1 (fr) * | 2001-09-20 | 2003-03-21 | Centre Nat Rech Scient | Memoire magnetique a ecriture par courant polarise en spin, mettant en oeuvre des alliages amorphes ferrimagnetiques et procede pour son ecriture |
| JP2003151260A (ja) | 2001-11-13 | 2003-05-23 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置 |
| US7206220B2 (en) * | 2002-05-22 | 2007-04-17 | Nxp, B.V. | MRAM-cell and array-architecture with maximum read-out signal and reduced electromagnetic interference |
| JP4365591B2 (ja) * | 2003-01-17 | 2009-11-18 | Ｔｄｋ株式会社 | 磁気メモリデバイスおよび書込電流駆動回路、並びに書込電流駆動方法 |
| JP2005302131A (ja) * | 2004-04-09 | 2005-10-27 | Hitachi Global Storage Technologies Netherlands Bv | 磁気ヘッド及びそれを用いた磁気記録再生装置 |
| JP2005310840A (ja) * | 2004-04-16 | 2005-11-04 | Toshiba Corp | 磁気ランダムアクセスメモリ |
| US7075818B2 (en) | 2004-08-23 | 2006-07-11 | Maglabs, Inc. | Magnetic random access memory with stacked memory layers having access lines for writing and reading |
| US7541804B2 (en) | 2005-07-29 | 2009-06-02 | Everspin Technologies, Inc. | Magnetic tunnel junction sensor |
| FR2892231B1 (fr) * | 2005-10-14 | 2008-06-27 | Commissariat Energie Atomique | Dispositif magnetique a jonction tunnel magnetoresistive et memoire magnetique a acces aleatoire |
| US7957175B2 (en) * | 2006-12-22 | 2011-06-07 | Samsung Electronics Co., Ltd. | Information storage devices using movement of magnetic domain walls and methods of manufacturing the same |
| US7929258B2 (en) * | 2008-01-22 | 2011-04-19 | Seagate Technology Llc | Magnetic sensor including a free layer having perpendicular to the plane anisotropy |
| US8274811B2 (en) * | 2010-11-22 | 2012-09-25 | Headway Technologies, Inc. | Assisting FGL oscillations with perpendicular anisotropy for MAMR |
-
2010
- 2010-11-13 US US12/945,848 patent/US8482968B2/en active Active
-
2011
- 2011-08-18 DE DE112011103750.3T patent/DE112011103750B4/de active Active
- 2011-08-18 CN CN201180054198.6A patent/CN103201796B/zh active Active
- 2011-08-18 WO PCT/US2011/048333 patent/WO2012064395A1/en active Application Filing
- 2011-08-18 GB GB1309545.0A patent/GB2498693B/en active Active
- 2011-08-18 JP JP2013538716A patent/JP5648940B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| DE112011103750B4 (de) | 2015-07-02 |
| US8482968B2 (en) | 2013-07-09 |
| JP2014501040A (ja) | 2014-01-16 |
| CN103201796B (zh) | 2016-06-01 |
| DE112011103750T5 (de) | 2013-09-26 |
| GB2498693B (en) | 2014-01-22 |
| WO2012064395A1 (en) | 2012-05-18 |
| GB2498693A (en) | 2013-07-24 |
| CN103201796A (zh) | 2013-07-10 |
| GB201309545D0 (en) | 2013-07-10 |
| US20120120719A1 (en) | 2012-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5648940B2 (ja) | 磁気トンネル接合において磁界を制御するための装置、方法、メモリ・セル | |
| KR102249705B1 (ko) | 스핀 스와핑 유도 스핀 전류를 사용한 수직 sot-mram 메모리 셀 | |
| US9343658B2 (en) | Magnetic memory bits with perpendicular magnetization switched by current-induced spin-orbit torques | |
| US9236105B2 (en) | Magnetic memory devices and methods of writing data to the same | |
| US10262711B2 (en) | Magnetic memory | |
| US8963222B2 (en) | Spin hall effect magnetic-RAM | |
| US11585874B2 (en) | Magnetic tunnel junction device | |
| KR101414485B1 (ko) | 개선된 고용량 저비용 다중-상태 자기 메모리 | |
| JP5441881B2 (ja) | 磁気トンネル接合を備えた磁気メモリ | |
| US8520432B2 (en) | Magnetic memory with separate read and write paths | |
| EP3001470B1 (en) | Antiferromagnetic memory device | |
| US20100277971A1 (en) | Method for reducing current density in a magnetoelectronic device | |
| US20140217487A1 (en) | Stt-mram and method of manufacturing the same | |
| CN106711322B (zh) | 具有利用自旋转移力矩可编程的磁弹性自由层的磁性结 | |
| US10460778B2 (en) | Perpendicular magnetic tunnel junction memory cells having shared source contacts | |
| US8537607B2 (en) | Staggered magnetic tunnel junction | |
| CN112242484A (zh) | 磁性存储器结构 | |
| TWI235371B (en) | Magnetic random access memory, magnetic cell therein, and associated method therefor | |
| Wang et al. | Spintronic devices for low energy dissipation | |
| CN112863566A (zh) | 一种存储阵列、存储器、制备方法及写入方法 | |
| US10777248B1 (en) | Heat assisted perpendicular spin transfer torque MRAM memory cell | |
| CN110366756A (zh) | 磁存储器、半导体装置、电子设备和读取磁存储器的方法 | |
| US10079337B2 (en) | Double magnetic tunnel junction with dynamic reference layer | |
| Bandiera et al. | Magnetic Random Access Memories | |
| US20230005651A1 (en) | Nano spintronic device using spin current of ferromagnetic material and heavy metal channel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140411 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20140616 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20140624 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140616 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20140717 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140826 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140827 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141014 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20141014 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141030 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5648940 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |