CN112863566A - 一种存储阵列、存储器、制备方法及写入方法 - Google Patents

一种存储阵列、存储器、制备方法及写入方法 Download PDF

Info

Publication number
CN112863566A
CN112863566A CN202110123708.6A CN202110123708A CN112863566A CN 112863566 A CN112863566 A CN 112863566A CN 202110123708 A CN202110123708 A CN 202110123708A CN 112863566 A CN112863566 A CN 112863566A
Authority
CN
China
Prior art keywords
memory
magnetic tunnel
coupled
level connection
memory array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110123708.6A
Other languages
English (en)
Other versions
CN112863566B (zh
Inventor
赵巍胜
陈婧乐
曹凯华
王戈飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beihang University
Original Assignee
Beihang University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beihang University filed Critical Beihang University
Priority to CN202110123708.6A priority Critical patent/CN112863566B/zh
Publication of CN112863566A publication Critical patent/CN112863566A/zh
Application granted granted Critical
Publication of CN112863566B publication Critical patent/CN112863566B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明提供一种存储阵列、存储器、制备方法及写入方法，一些实施方式涉及包括磁阻式随机存取存储器存储阵列及其制造方法，所述存储阵列包括：多个阵列排布的存储单元和导体层；每个存储单元包括：写入晶体管，其第一端与顶电极接线耦接；MTJ磁隧道结，其靠近参考层的一端与所述写入晶体管的第二端耦接；所述导体层的一侧表面与所有所述MTJ磁隧道结靠近自由层的一端端面耦接,本发明同时将STT和SOT效应应用于磁隧道结翻转，相对于STT‑MRAM，该磁存储器提高了写入速度和器件可靠性，相对于SOT‑MRAM的模型，本发明的磁存储器降低了电路静态功耗，减少了晶体管的数量，提高了器件存储密度。

Description

一种存储阵列、存储器、制备方法及写入方法
技术领域
本发明涉及半导体领域，更具体的，涉及一种存储阵列、存储器、制备方法及写入方法。
背景技术
磁性随机存储器(magnetic random access memory，MRAM)由于具有非易失性、抗辐照、低功耗等优点，引起了学术与工业领域极大的关注。磁性隧道结(magnetic tunneljunction，MTJ)是磁性随机存储器MRAM的基本存储单元。MTJ的核心部分由两层磁性金属层和一个夹在两层磁性金属层之间的势垒层组成。其中一个磁性金属层叫做参考层，它的磁化固定不变。另一个磁性金属层叫做自由层，它的磁化有两个稳定的取向。MTJ可呈现两种状态，即两层磁性层磁化方向互相平行(parallel，P)或者互相反平行(antiparallel，AP)，使得MTJ出现低阻态或高阻态，这种效应被称为隧穿磁阻效应(tunnelmagnetoresistance，TMR)。MRAM存储的基本原理就是利用隧穿磁阻效应，即高低阻态分别表示数据“0”和“1”。
一种类型的MRAM为自旋转移矩磁性随机存储器(spin transfer torquemagnetoresistive RAM，STT-MRAM)。STT-MRAM的写入操作利用自旋转移矩效应翻转自由磁性层的磁化方向；读取操作通过磁性隧道结的隧穿磁阻效应进行。目前的STT-MRAM写入电流方向在写“0”和写“1”时相反。STT-MRAM写入中，MTJ由平行翻转到反平行，与反平行翻转到平行时的电流大小不一致，即STT翻转的效率不对称。另一方面，对于一晶体管MTJ的单元，因两种写入电流方向同时存在，在某种电流方向时，会出现源级退化现象。这两方面将共同导致STT-MRAM性能下降。此外STT-MRAM还受STT效应固有的翻转时间延迟限制，大大影响了STT-MRAM的写入速度。
另一种类型的MRAM为自旋轨道矩磁性随机存储器(spin orbit torquemagnetoresistive RAM，SOT-MRAM)。SOT-MRAM的基本单元结构为MTJ、重金属层或铁磁层及两个访问晶体管。MTJ自下到上为自由层/势垒层/参考层/钉扎层，MTJ的自由层下方为重金属或反铁磁层，流经重金属或反铁磁层的电流能引发力矩以翻转MTJ的自由层磁化方向，实现磁写入。在这种技术下，SOT效应写入解决了写入速度的问题，但由于现有SOT-MRAM基本单元结构包括两个访问晶体管，即写入的晶体管和读取的晶体管，且写入晶体管与读取晶体管宽度相同，难以提高集成密度。同时，晶体管的源级退化问题依然存在。
发明内容
本发明提供一种存储阵列、存储器、制备方法及写入方法，一些实施方式涉及包括磁阻式随机存取存储器存储阵列及其制造方法，所述存储阵列包括：多个阵列排布的存储单元和导体层；每个存储单元包括：写入晶体管，其第一端与顶电极接线耦接；MTJ磁隧道结，其靠近参考层的一端与所述写入晶体管的第二端耦接；所述导体层的一侧表面与所有所述MTJ磁隧道结靠近自由层的一端端面耦接；其中，所述导体层的两端分别耦接高电平接线和低电平接线，本发明同时将STT和SOT效应应用于磁隧道结翻转，相对于STT-MRAM，该磁存储器提高了写入速度和器件可靠性，相对于SOT-MRAM的模型，该磁存储器降低了电路静态功耗，减少了晶体管的数量，提高了器件存储密度。
本发明第一方面实施方式提供一种磁阻式随机存取器的存储阵列，包括：多个阵列排布的存储单元和导体层；每个存储单元包括：
写入晶体管，其第一端与顶电极接线耦接；
MTJ磁隧道结，其靠近参考层的一端与所述写入晶体管的第二端耦接；
所述导体层的一侧表面与所有所述MTJ磁隧道结靠近自由层的一端端面耦接；其中，所述导体层的两端分别耦接高电平接线和低电平接线。
在某些实施方式中，所述存储阵列中的所有写入晶体管集成在第一晶圆中，所述存储阵列中的所有MTJ磁隧道结集成在第二晶圆中，所述第一晶圆和所述第二晶圆通过键合的方式连接在一起。
在某些实施方式中，所述高电平接线和所述低电平接线上均设置开关元件。
在某些实施方式中，所述导体层为长条形，其顶面积大于全部磁隧道结的底面积，所述磁隧道结的底面形状完全内嵌于所述导体层的顶面形状之中。
本发明第二方面实施方式提供一种存储器，包括：多个存储阵列组、每个存储阵列组包括一对存储阵列，高电平接线以及低电平接线；
所述存储阵列包括多个阵列排布的存储单元和导体层；
每个存储单元包括：
写入晶体管，其第一端与顶电极接线耦接；
MTJ磁隧道结，其靠近参考层的一端与所述写入晶体管的第二端耦接；
所述导体层的一侧表面与所有所述MTJ磁隧道结靠近自由层的一端端面耦接；其中，所述导体层的两端分别耦接高电平接线和低电平接线。
在某些实施方式中，所述高电平接线位于每个存储阵列组中的一对存储阵列之间，该一对存储阵列的导体层相互靠近的一端耦接在所述高电平接线上，并且该一对存储阵列的导体层相互背离的一端各自耦接在一低电平接线上。
在某些实施方式中，所述低电平接线位于每个存储阵列组中的一对存储阵列之间，该一对存储阵列的导体层相互靠近的一端均耦接在所述低电平接线上，并且该一对存储阵列的导体层相互背离的一端各自耦接在一高电平接线上。
本发明第三方面实施方式提供一种制备存储阵列的方法，包括：
形成多个写入晶体管，并将其第一端与顶电极接线耦接；
形成与所述写入晶体管一一对应的多个MTJ磁隧道结，并将其靠近参考层的一端与所述写入晶体管的第二端耦接；
形成一导体层，并且将其一侧表面与所有所述MTJ磁隧道结靠近自由层的一端端面耦接；
将所述导体层的两端分别耦接高电平接线和低电平接线。
在某些实施方式中，所述形成多个写入晶体管，包括：
在第一晶圆中集成所述多个写入晶体管；
所述形成与所述写入晶体管一一对应的多个MTJ磁隧道结，包括：
在第二晶圆中集成所述多个MTJ磁隧道结；
将MTJ磁隧道结靠近参考层的一端与所述写入晶体管的第二端耦接，包括：
将所述第一晶圆和所述第二晶圆键合。
本发明第四方面实施方式提供一种利用如第一方面实施方式中所述的存储阵列进行数据写入方法，包括：
导通高电平接线和所述低电平接线，以使所述存储阵列中的所有MTJ磁隧道结置为第一阻态；其中，所述第一阻态对应第一数值，与第一阻态相对的第二阻态对应第二数值；
根据写入数值串中的第二数值和第二数值所在数值串中的位置，选择对应位置MTJ磁隧道结；
导通与MTJ磁隧道结耦接的写入晶体管，并导通高电平接线和低电平接线的其中一个，以使该对应位置处的MTJ磁隧道结切换为第二阻态。
本发明的有益效果：
本发明提供一种存储阵列、存储器、制备方法及写入方法，一些实施方式涉及包括磁阻式随机存取存储器存储阵列及其制造方法，所述存储阵列包括：多个阵列排布的存储单元和导体层；每个存储单元包括：写入晶体管，其第一端与顶电极接线耦接；MTJ磁隧道结，其靠近参考层的一端与所述写入晶体管的第二端耦接；所述导体层的一侧表面与所有所述MTJ磁隧道结靠近自由层的一端端面耦接；其中，所述导体层的两端分别耦接高电平接线和低电平接线，本发明同时将STT和SOT效应应用于磁隧道结翻转，相对于STT-MRAM，该磁存储器提高了写入速度和器件可靠性，相对于SOT-MRAM的模型，该磁存储器降低了电路静态功耗，减少了晶体管的数量，提高了器件存储密度。
附图说明
为了更清楚地说明本发明实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施方式中一种三维高密度类NAND磁存储器结构示意图之一；
图2为本发明实施方式中一种磁存储器的制造示意图之一；
图3为本发明实施方式中一种三维高密度类NAND磁存储器结构示意图之二；
图4为本发明实施方式中一种磁存储器的制造示意图之二；
图5为本发明实施方式中一种三维高密度类NAND磁存储器结构示意图之三；
图6为本发明实施方式中一种磁存储器的制造示意图之三；
图7为本发明实施方式中一种制备存储阵列的方法流程图；
图8为本发明实施方式中一种存储阵列进行数据写入的方法流程图。
具体实施方式
下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。
现有的STT-MRAM，即使用STT效应翻转MTJ的自由层磁化方向，其写入电流方向在写“0”和写“1”时相反。一方面，STT-MRAM写入中，MTJ由平行翻转到反平行，与反平行翻转到平行时时的电流大小不一致，即STT翻转的效率不对称；另一方面，对于一晶体管一MTJ的单元，因两种写入电流方向同时存在，在某种电流方向时，会出现源级退化现象。这两方面将共同导致STT-MRAM性能下降。
现有的SOT-MRAM，其基本结构为MTJ、重金属层或铁磁层及两个访问晶体管，即写入的晶体管和读取的晶体管，在这种技术下，写入电流远大于读取电流，但由于布局限制，写入晶体管与读取晶体管宽度相同，难以提高集成度。同时，晶体管源级退化问题依然存在。
为了解决上述问题，本发明第一方面实施方式提供一种磁阻式随机存取器的存储阵列，包括：多个阵列排布的存储单元和导体层；每个存储单元包括：写入晶体管，其第一端与顶电极接线耦接；MTJ磁隧道结，其靠近参考层的一端与所述写入晶体管的第二端耦接；所述导体层的一侧表面与所有所述MTJ磁隧道结靠近自由层的一端端面耦接；其中，所述导体层的两端分别耦接高电平接线和低电平接线。
本发明实施方式中的存储阵列同时将STT和SOT效应应用于磁隧道结翻转，相对于STT-MRAM，该磁存储器提高了写入速度和器件可靠性，相对于SOT-MRAM的模型，该磁存储器降低了电路静态功耗，减少了晶体管的数量，提高了器件存储密度。
可以理解，本发明实施方式中的“耦接”，可以包括第一部件和第二部件直接接触形成的实施方式，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施方式。
所述写入晶体管包括但不限于常规晶体管、隧穿场效应管、FinFET、垂直全环栅晶体管。
所述磁隧道结的形状包括但不限于正方形、长方形、圆形或椭圆形。
本发明实施方式中所使用的半导体工艺加工主要包括：深紫外光刻(DUV)，电子束直写(EBL)等曝光技术；电感耦合等离子刻蚀(ICP)，电容耦合等离子刻蚀(CCP)，离子束刻蚀(IBE)等刻蚀技术，等离子增强化学气相沉积(PECVD)，化学气相沉积(CVD)等介质沉积技术；磁控溅射(Magnetron sputtering)等金属沉积技术。
图1为本发明实施方式中一种三维高密度类NAND磁存储器结构示意图之一，所述NAND磁存储器是一种比硬盘驱动器更好的存储方案，该磁存储器包括存储部分和控制部分，存储部分包括磁隧道结MTJ及导体层；控制部分包括高电平接线Vdd、低电平接线GND以及写入晶体管。所述导体层上制造多个磁隧道结，磁隧道结的结构从下至上主要结构依次为第一铁磁金属层、第一氧化物层、第二铁磁金属层、第一合成反铁磁层、第X顶端电极，第X个磁隧道结经第X顶端电极与第X个写入晶体管的源级或漏级互联，每个磁隧道结和写入晶体管共同代表一个存储单元。
所述导体层为反铁磁层条状薄膜或重金属层条状薄膜，包括但不限于铂、钽、钨、铱锰、铂锰等。
所述第一铁磁金属层和第二铁磁金属层，厚度分别相同或不相同，为0～3nm，两层磁性层均由磁性材料组成，材料包括但不限于单质铁磁材料，如铁、钴、镍等；或混合金属材料，如钴铁、钴铁硼、镍铁等，其中混合金属材料的各元素比例不同。结构包括但不限于单层膜、双层膜及多层膜。
当然此处仅仅示出该实施例的具体尺寸和材料构成的其中一种形式，本领域技术人员可以理解，具体的厚度以及材料的选取不会形成实质性的影响，在不影响本申请的主体构思的前提下，本领域技术人员有能力在不付出创造性劳动的基础上，进行其他厚度以及材料的选取，此处不再赘述。
如图2所示，在一些优选的实施方式中，所述存储阵列中的所有写入晶体管集成在第一晶圆中，所述存储阵列中的所有MTJ磁隧道结集成在第二晶圆中，所述第一晶圆和所述第二晶圆通过键合的方式连接在一起。
可以理解，所述键合是将两片表面清洁、原子级平整的同质或异质半导体材料经表面清洗和活化处理，在一定条件下直接结合，通过范德华力、分子力甚至原子力使晶片键合成为一体的技术。
在本实施方式中，第一晶圆由下至上的结构为衬底、写入晶体管，第二晶圆由下至上的结构为衬底、反铁磁层条状薄膜或重金属层条状薄膜、磁隧道结，两个晶圆间使用键合方式直接电连接，使得每个写入晶体管与每个对应的磁隧道结电连接在一起，减少了晶体管的数量，提高了器件存储密度。
本发明实施方式中的晶圆，尺寸可以是1英寸，2英寸，3英寸，4英寸，6英寸，8英寸，12英寸等，本发明不做限制，但第一晶圆和第二晶圆要保证尺寸上可以键合成功，尤其使每个写入晶体管与每个对应的磁隧道结电连接在一起。
在一些优选的实施方式中，所述高电平接线和所述低电平接线上均设置开关元件。
优选的，所述开关元件包括NMOS选择晶体管，和/或PMOS选择晶体管。请继续结合图1，所述高电平接线和所述低电平接线分别与PMOS选择晶体管和NMOS选择晶体管互联，每个NMOS选择晶体管或PMOS选择晶体管可控制多个条状反铁磁层条状薄膜或重金属层条状薄膜的电流。
当然，PMOS选择晶体管和NMOS选择晶体管均为金属氧化物半导体管，在本发明的实施方式中作为开个元件来控制导体层上的电流，在具体应用中，所述高电平接线上可以设置NMOS选择晶体管或PMOS选择晶体管，所述低电平接线上也可以设置NMOS选择晶体管或PMOS选择晶体管，本发明不做限制。
在一些优选的实施方式中，所述导体层为长条形，其顶面积大于全部磁隧道结的底面积，所述磁隧道结的底面形状完全内嵌于所述导体层的顶面形状之中。
可以理解，为实现磁随机存储器高密度存储及高效的自旋轨道矩写入，圆柱形隧道结的直径通常小于50nm，实现高效的写入过程需要厚度低于5nm的配线导体层，同时为了降低极薄配线层带来的高电阻，金属配线尺寸上同样受到限制，宽度基本要接近隧道结直径，长度依据磁隧道结的个数决定。
当然此处仅仅示出该实施例的具体尺寸和材料构成的其中一种形式，本领域技术人员可以理解，具体的尺寸以及材料的选取不会形成实质性的影响，在不影响本发明的主体构思的前提下，本领域技术人员有能力在不付出创造性劳动的基础上，可以进行其他尺寸以及材料的选取，此处不再赘述。
从上述实施方式中可以知晓，本发明同时将STT和SOT效应应用于磁隧道结翻转，相对于STT-MRAM，该磁存储器提高了写入速度和器件可靠性，相对于SOT-MRAM的模型，该磁存储器降低了电路静态功耗，减少了晶体管的数量，提高了器件存储密度。
本发明第二方面实施方式还提供了一种存储器，包括：多个存储阵列组、每个存储阵列组包括一对存储阵列，高电平接线以及低电平接线；所述存储阵列包括多个阵列排布的存储单元和导体层；每个存储单元包括：写入晶体管，其第一端与顶电极接线耦接；MTJ磁隧道结，其靠近参考层的一端与所述写入晶体管的第二端耦接；所述导体层的一侧表面与所有所述MTJ磁隧道结靠近自由层的一端端面耦接；其中，所述导体层的两端分别耦接高电平接线和低电平接线。
基于相同的发明构思，本发明实施方式中的存储器同时将STT和SOT效应应用于磁隧道结翻转，相对于STT-MRAM，该磁存储器提高了写入速度和器件可靠性，相对于SOT-MRAM的模型，该磁存储器降低了电路静态功耗，减少了晶体管的数量，提高了器件存储密度。
在一些优选的实施方式中，所述高电平接线位于每个存储阵列组中的一对存储阵列之间，该一对存储阵列的导体层相互靠近的一端耦接在所述高电平接线上，并且该一对存储阵列的导体层相互背离的一端各自耦接在一低电平接线上。
可以理解，为了提高晶体管的集成密度，本发明实施方式中存储阵列中每对存储阵列可以共用一个高电平接线。
如图3所示，一种三维高密度类NAND磁存储器，核心结构为磁隧道结、反铁磁层条状薄膜或重金属层条状薄膜、写入晶体管、NMOS和PMOS选择晶体管。所述高电平接线Vdd和低电平接线GND分别与一个PMOS和NMOS选择晶体管互联，每个PMOS选择晶体管可以与多个导体层互联。示意图中，每条反铁磁层条状薄膜或重金属层条状薄膜上仅有4个磁隧道结，但实际中每条反铁磁层条状薄膜或重金属层条状薄膜上磁隧道结的个数由电路驱动能力确定，不指定为4个。该实施例使用的写入晶体管为垂直全环栅晶体管。
图4为图3所示的磁存储器的另一种制造示意图，在此制造中，第一晶圆由下至上的结构为衬底、写入晶体管，第二晶圆由下至上的结构为衬底、NMOS选择晶体管，和/或PMOS选择晶体管、反铁磁层条状薄膜或重金属层条状薄膜、磁隧道结，两个晶圆间直接键合，使得每个写入晶体管与磁隧道结耦接在一起。
在一些优选的实施方式中，所述低电平接线位于每个存储阵列组中的一对存储阵列之间，该一对存储阵列的导体层相互靠近的一端均耦接在所述低电平接线上，并且该一对存储阵列的导体层相互背离的一端各自耦接在一高电平接线上。
同样的，可以理解，为了提高晶体管的集成密度，本发明实施方式中存储阵列中每对存储阵列可以共用一个低电平接线。
如图5所示，另一种三维高密度类NAND磁存储器，核心结构为磁隧道结、反铁磁层条状薄膜或重金属层条状薄膜、写入晶体管、NMOS和PMOS选择晶体管。高电平接线Vdd和低电平接线GND分别与一个PMOS和NMOS选择晶体管互联，每个NMOS选择晶体管可以与多个导体层互联。示意图中，每条反铁磁层条状薄膜或重金属层条状薄膜上仅有4个磁隧道结，但实际中每条反铁磁层条状薄膜或重金属层条状薄膜上磁隧道结的个数由电路驱动能力确定，不指定为4个。该实施例使用的写入晶体管为垂直全环栅晶体管。
图6为图5所示的磁存储器的另一种制造示意图，在此制造中，第一晶圆由下至上的结构为衬底、写入晶体管，第二晶圆由下至上的结构为衬底、NMOS/PMOS选择晶体管/驱动电路、反铁磁层条状薄膜或重金属层条状薄膜、磁隧道结，两个晶圆间直接键合，使得每个晶体管与磁隧道结耦接在一起。
如图7所示，本发明第三方面实施方式还提供了一种用于制备存储阵列的方法，所述方法包括：
S1：形成多个写入晶体管，并将其第一端与顶电极接线耦接；
S2：形成与所述写入晶体管一一对应的多个MTJ磁隧道结，并将其靠近参考层的一端与所述写入晶体管的第二端耦接；
S3：形成一导体层，并且将其一侧表面与所有所述MTJ磁隧道结靠近自由层的一端端面耦接；
S4：将所述导体层的两端分别耦接高电平接线和低电平接线。
在一些优选的实施方式中，所述形成多个写入晶体管，包括：在第一晶圆中集成所述多个写入晶体管；所述形成与所述写入晶体管一一对应的多个MTJ磁隧道结，包括：在第二晶圆中集成所述多个MTJ磁隧道结；将MTJ磁隧道结靠近参考层的一端与所述写入晶体管的第二端耦接，包括：将所述第一晶圆和所述第二晶圆键合。
如图8所示，进一步的，本发明第四方面实施方式提供了一种利用如第一方面实施方式中所述的存储阵列进行数据写入方法，所述写入方法包括：
S21：导通高电平接线和所述低电平接线，以使所述存储阵列中的所有MTJ磁隧道结置为第一阻态；其中，所述第一阻态对应第一数值，与第一阻态相对的第二阻态对应第二数值；
S22：根据写入数值串中的第二数值和第二数值所在数值串中的位置，选择对应位置MTJ磁隧道结；
S23：导通与MTJ磁隧道结耦接的写入晶体管，并导通高电平接线和低电平接线的其中一个，以使该对应位置处的MTJ磁隧道结切换为第二阻态。
请继续结合图1，首先在高电平接线Vdd和低电平接线GND之间施加单向电流，将所有磁隧道结写为高电阻状态，即所有磁隧道结全部表示数据“0”；然后根据写入数值串中的第二数值“1”和其所在数值串中的位置，选择对应位置MTJ磁隧道结；最后再导通高电平接线和低电平接线的其中一个，使高电平接线和低电平接线的其中一个与第X顶端电极之间形成单向电流，以使该对应位置处的MTJ磁隧道结切换为第二阻态“1”。
可以理解，导通高电平接线和低电平接线中的任一个，都可以形成基于STT效应的写入方式。
上述存储器、存储阵列的制备方法以及存储阵列数据写入方法的技术效果都是基于本发明前述的存储阵列的特性，因此具有对应的使用效果，本发明不做赘述。
在本说明书的描述中，参考术语“一个实施方式”、“一些实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施方式或示例描述的具体特征、结构、材料或者特点包含于本说明书实施方式的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施方式或示例。
此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施方式或示例以及不同实施方式或示例的特征进行结合和组合。以上所述仅为本说明书实施方式的实施方式而已，并不用于限制本说明书实施方式。对于本领域技术人员来说，本说明书实施方式可以有各种更改和变化。凡在本说明书实施方式的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本说明书实施方式的权利要求范围之内。

Claims (10)

1.一种存储阵列，其特征在于，包括：多个阵列排布的存储单元和导体层；
每个存储单元包括：
写入晶体管，其第一端与顶电极接线耦接；
MTJ磁隧道结，其靠近参考层的一端与所述写入晶体管的第二端耦接；
所述导体层的一侧表面与所有所述MTJ磁隧道结靠近自由层的一端端面耦接；其中，所述导体层的两端分别耦接高电平接线和低电平接线。
2.根据权利要求1所述的存储阵列，其特征在于，所述存储阵列中的所有写入晶体管集成在第一晶圆中，所述存储阵列中的所有MTJ磁隧道结集成在第二晶圆中，所述第一晶圆和所述第二晶圆通过键合的方式连接在一起。
3.根据权利要求1所述的存储阵列，其特征在于，所述高电平接线和所述低电平接线上均设置开关元件。
4.根据权利要求1所述的存储阵列，其特征在于，
所述导体层为长条形，其顶面积大于全部磁隧道结的底面积，所述磁隧道结的底面形状完全内嵌于所述导体层的顶面形状之中。
5.一种存储器，其特征在于，包括：多个存储阵列组、每个存储阵列组包括一对存储阵列，高电平接线以及低电平接线；
所述存储阵列包括多个阵列排布的存储单元和导体层；
每个存储单元包括：
写入晶体管，其第一端与顶电极接线耦接；
MTJ磁隧道结，其靠近参考层的一端与所述写入晶体管的第二端耦接；
所述导体层的一侧表面与所有所述MTJ磁隧道结靠近自由层的一端端面耦接；其中，所述导体层的两端分别耦接高电平接线和低电平接线。
6.根据权利要求5所述的存储器，其特征在于，所述高电平接线位于每个存储阵列组中的一对存储阵列之间，该一对存储阵列的导体层相互靠近的一端耦接在所述高电平接线上，并且该一对存储阵列的导体层相互背离的一端各自耦接在一低电平接线上。
7.根据权利要求5所述的存储器，其特征在于，所述低电平接线位于每个存储阵列组中的一对存储阵列之间，该一对存储阵列的导体层相互靠近的一端均耦接在所述低电平接线上，并且该一对存储阵列的导体层相互背离的一端各自耦接在一高电平接线上。
8.一种制备存储阵列的方法，其特征在于，包括：
形成多个写入晶体管，并将其第一端与顶电极接线耦接；
形成与所述写入晶体管一一对应的多个MTJ磁隧道结，并将其靠近参考层的一端与所述写入晶体管的第二端耦接；
形成一导体层，并且将其一侧表面与所有所述MTJ磁隧道结靠近自由层的一端端面耦接；
将所述导体层的两端分别耦接高电平接线和低电平接线。
9.根据权利要求8所述的方法，其特征在于，所述形成多个写入晶体管，包括：
在第一晶圆中集成所述多个写入晶体管；
所述形成与所述写入晶体管一一对应的多个MTJ磁隧道结，包括：
在第二晶圆中集成所述多个MTJ磁隧道结；
将MTJ磁隧道结靠近参考层的一端与所述写入晶体管的第二端耦接，包括：
将所述第一晶圆和所述第二晶圆键合。
10.一种利用如权利要求1所述的存储阵列进行数据写入方法，其特征在于，包括：
导通高电平接线和所述低电平接线，以使所述存储阵列中的所有MTJ磁隧道结置为第一阻态；其中，所述第一阻态对应第一数值，与第一阻态相对的第二阻态对应第二数值；
根据写入数值串中的第二数值和第二数值所在数值串中的位置，选择对应位置MTJ磁隧道结；
导通与MTJ磁隧道结耦接的写入晶体管，并导通高电平接线和低电平接线的其中一个，以使该对应位置处的MTJ磁隧道结切换为第二阻态。
CN202110123708.6A 2021-01-29 2021-01-29 一种存储阵列、存储器、制备方法及写入方法 Active CN112863566B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110123708.6A CN112863566B (zh) 2021-01-29 2021-01-29 一种存储阵列、存储器、制备方法及写入方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110123708.6A CN112863566B (zh) 2021-01-29 2021-01-29 一种存储阵列、存储器、制备方法及写入方法

Publications (2)

Publication Number Publication Date
CN112863566A true CN112863566A (zh) 2021-05-28
CN112863566B CN112863566B (zh) 2023-06-13

Family

ID=75986634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110123708.6A Active CN112863566B (zh) 2021-01-29 2021-01-29 一种存储阵列、存储器、制备方法及写入方法

Country Status (1)

Country Link
CN (1) CN112863566B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023087884A1 (zh) * 2021-11-22 2023-05-25 浙江驰拓科技有限公司 一种磁传感器及其制作方法
CN117500281A (zh) * 2024-01-02 2024-02-02 致真存储(北京)科技有限公司 磁存储器及其制备方法、电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106229004A (zh) * 2016-07-11 2016-12-14 北京航空航天大学 一种光写入的非易失性磁存储器
US9734883B1 (en) * 2016-09-09 2017-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Reference circuit and MRAM
US20170365777A1 (en) * 2016-06-17 2017-12-21 HGST Netherlands B.V. Sot mram cell with perpendicular free layer and its cross-point array realization
CN107919375A (zh) * 2016-10-06 2018-04-17 财团法人工业技术研究院 可变电阻装置、物理性不可复制功能电路与控制方法
CN111740011A (zh) * 2020-06-24 2020-10-02 中国科学院微电子研究所 自旋轨道扭矩磁随机存储单元、存储阵列及存储器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170365777A1 (en) * 2016-06-17 2017-12-21 HGST Netherlands B.V. Sot mram cell with perpendicular free layer and its cross-point array realization
CN106229004A (zh) * 2016-07-11 2016-12-14 北京航空航天大学 一种光写入的非易失性磁存储器
US9734883B1 (en) * 2016-09-09 2017-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Reference circuit and MRAM
CN107919375A (zh) * 2016-10-06 2018-04-17 财团法人工业技术研究院 可变电阻装置、物理性不可复制功能电路与控制方法
CN111740011A (zh) * 2020-06-24 2020-10-02 中国科学院微电子研究所 自旋轨道扭矩磁随机存储单元、存储阵列及存储器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023087884A1 (zh) * 2021-11-22 2023-05-25 浙江驰拓科技有限公司 一种磁传感器及其制作方法
CN117500281A (zh) * 2024-01-02 2024-02-02 致真存储(北京)科技有限公司 磁存储器及其制备方法、电子设备
CN117500281B (zh) * 2024-01-02 2024-04-12 致真存储(北京)科技有限公司 磁存储器及其制备方法、电子设备

Also Published As

Publication number Publication date
CN112863566B (zh) 2023-06-13

Similar Documents

Publication Publication Date Title
US7732881B2 (en) Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US7242048B2 (en) Magnetic elements with ballistic magnetoresistance utilizing spin-transfer and an MRAM device using such magnetic elements
US7190611B2 (en) Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US9236105B2 (en) Magnetic memory devices and methods of writing data to the same
KR101497356B1 (ko) 비휘발성 자기 메모리 소자
JP5648940B2 (ja) 磁気トンネル接合において磁界を制御するための装置、方法、メモリ・セル
JP2019114816A (ja) 磁気抵抗ランダムアクセスメモリの製造方法
US9799822B2 (en) Magnetic memory element and magnetic memory
US8976577B2 (en) High density magnetic random access memory
CN110957420B (zh) 磁性随机存取记忆体辅助的非挥发性装置和其制造方法
TW201913656A (zh) 記憶體裝置、用於提供所述記憶體裝置的方法以及三維可堆疊記憶體裝置
US8884388B2 (en) Magnetic memory element, magnetic memory and manufacturing method of magnetic memory
CN112863566B (zh) 一种存储阵列、存储器、制备方法及写入方法
JP5397384B2 (ja) 磁性記憶素子の初期化方法
JP2004303801A (ja) 磁気メモリ及びその書き込み方法
TWI833221B (zh) 磁性記憶體裝置
US20220045267A1 (en) Magnetoresistive element having a sidewall-current-channel structure
WO2022160226A1 (zh) 一种存储阵列、存储器、制备方法及写入方法
CN113451355B (zh) 基于自旋轨道矩的磁性存储器件
WO2012137911A1 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
WO2010013566A1 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ及びその初期化方法
CN116741218A (zh) 自旋轨道力矩磁性存储器电路与其布局

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant