CN116741218A - 自旋轨道力矩磁性存储器电路与其布局 - Google Patents

自旋轨道力矩磁性存储器电路与其布局 Download PDF

Info

Publication number
CN116741218A
CN116741218A CN202210207577.4A CN202210207577A CN116741218A CN 116741218 A CN116741218 A CN 116741218A CN 202210207577 A CN202210207577 A CN 202210207577A CN 116741218 A CN116741218 A CN 116741218A
Authority
CN
China
Prior art keywords
spin
orbit torque
read
write
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210207577.4A
Other languages
English (en)
Inventor
曾俊砚
郭有策
王淑如
王荏滺
黄莉萍
吴奕廷
吴家荣
黄俊宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202210207577.4A priority Critical patent/CN116741218A/zh
Priority to US17/707,934 priority patent/US20230282261A1/en
Publication of CN116741218A publication Critical patent/CN116741218A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明提出了一种自旋轨道力矩磁性存储器电路与其布局，其中该自旋轨道力矩磁性存储器电路包含一读取晶体管对，具有两个并联的读取晶体管、一写入晶体管对，具有两个并联的写入晶体管、一自旋轨道力矩磁性存储器单元，具有一磁隧穿结以及一自旋轨道力矩层，其中该磁隧穿结的一端连接到该读取晶体管对的源极而另一端连接到该自旋轨道力矩层，该自旋轨道力矩层的一端连接到一来源线而另一端连接到该写入晶体管对的源极、一读取位线，连接到该读取晶体管对的漏极、以及一写入位线，连接到该写入晶体管对的漏极。

Description

自旋轨道力矩磁性存储器电路与其布局
技术领域
本发明涉及一种自旋轨道力矩磁性存储器(SOT-MRAM)电路以及其布局有关，更具体言之，其涉及一种4T1M(四晶体管与一存储器单元)自旋轨道力矩磁性存储器(SOT-MRAM)电路以及其布局。
背景技术
磁性随机存取存储器(MRAM)因为其读写速度快、具非易失性、易于与半导体制作工艺整合等优点，一直被业界视为是未来举足轻重的新兴存储器。从早期通过磁场运作的类型、到近期刚开始商业化生产的自旋转移力矩(spin-transfer torque,STT)类型，再到现在业界正在积极研究开发的自旋轨道力矩(spin-transfer orbit,SOT)类型，MRAM的运作模式也从间接地由电流给予磁场，转变为直接给予非常短暂的脉冲就可以读写运作，达到快速读写的目标。
对于自旋轨道力矩磁性随机存取存储器(SOT-MRAM)而言，由于其读写分离的三端架构设计，使得其写入运作时电流不需经过磁隧穿结(magnetic tunnel junction,MTJ)部位，如此可增进存储器元件的耐受度与可靠度。但也由于采用三端架构的原因，SOT-MRAM的布局区域上需要设置更多的组件，因此如何改进布局设计以降低所需的布局面积，成为了目前SOT-MRAM技术开发的要点。对此，现有技术中有采用共用字线或共用位线等做法(共用其读取与写入线路)，然而这类做法都有其既有的缺点存在，例如需要设置额外的隔离字线，或是读取与写入主动区域具有同样的栅极宽度等。此外，现有的SOT-MRAM设计有电流效率不佳的问题，相较于一般存储器而言，其所需通入的操作电流较高，此点同样不利于元件尺寸的微缩。本领域的一般技术人士仍须对现有的SOT-MRAM布局结构进行改良，以期改善上述结构设计导致电流效率不高的问题。
发明内容
有鉴于上述现有的自旋轨道力矩磁性存储器(SOT-MRAM)设计的缺点，本发明于此提出了一种新颖的自SOT-MRAM电路与其布局，其特点在于采用4T1M(四晶体管与一存储器单元)架构，其中的读取晶体管以及写入晶体管两两并联成对，使得存储器单元可以接收到两倍的操作电流。此外，读取与写入主动(有源)区域可具有不同的宽度，且不需要设置额外的隔离字线。
本发明的其一面向在于提出一种自旋轨道力矩磁性存储器电路，其结构包含一读取晶体管对，包含两个并联的读取晶体管、一写入晶体管对，包含两个并联的写入晶体管、一自旋轨道力矩磁性存储器单元，包含一磁隧穿结以及一自旋轨道力矩层，其中该磁隧穿结的一端连接到该读取晶体管对的源极而另一端连接到该自旋轨道力矩层，该自旋轨道力矩层的一端连接到一来源线而另一端连接到该写入晶体管对的源极、一读取位线，连接到该读取晶体管对的漏极、一写入位线，连接到该写入晶体管对的漏极、一第一字线，连接到其中一该读取晶体管的栅极以及其中一该写入晶体管的栅极、以及一第二字线，连接到另一该读取晶体管的栅极以及另一该写入晶体管的栅极。
本发明的另一面向在于提出一种自旋轨道力矩磁性存储器电路布局，其结构包含一基底，其上形成有一读取主动区与一写入主动区、一第一字线与一第二字线，两者都延伸经过该读取主动区与该写入主动区，将该读取主动区划分为两侧的第一漏极与第二漏极以及位于中间的第一共同源极以及将该写入主动区划分为两侧的第三漏极与第四漏极以及位于中间的第二共同源极、一读取位线，位于该读取主动区上方并与该第一漏极以及该第二漏极连接，如此该第一漏极、该第二漏极、该第一共同源极、该第一字线以及该第二字线共同构成一读取晶体管对，该读取晶体管对包含两个并联的读取晶体管、一写入位线，位于该写入主动区上方并与该第三漏极以及该第四漏极连接，如此该第三漏极、该第四漏极、该第二共同源极、该第一位线以及该第二位线共同构成一写入晶体管对，该写入晶体管对包含两个并联的写入晶体管、一磁隧穿结，位于与该第一共同源极上方并与该第一共同源极连接、一自旋轨道力矩层，位于该磁隧穿结上并与该磁隧穿结连接，该自旋轨道力矩层的两端分别与该第二共同源极以及一来源线连接。
本发明的这类目的与其他目的在阅者读过下文中以多种图示与绘图来描述的优选实施例的细节说明后应可变得更为明了显见。
附图说明
本说明书含有附图并于文中构成了本说明书的一部分，使阅者对本发明实施例有进一步的了解。该些图示描绘了本发明一些实施例并连同本文描述一起说明了其原理。在该些图示中：
图1为本发明优选实施例中一自旋轨道力矩磁性存储器(SOT-MRAM)的电路示意图；
图2为本发明优选实施例中SOT-MRAM在写入运作时的电路示意图；
图3为本发明优选实施例中SOT-MRAM在读取运作时的电路示意图；
图4为本发明优选实施例中SOT-MRAM在写入与读取运作时各线路所施加的电压的表格图；以及
图5至图9为本发明优选实施例中一SOT-MRAM各个层级的布局图。
需注意本说明书中的所有图示都为图例性质，为了清楚与方便图示说明之故，图示中的各部件在尺寸与比例上可能会被夸大或缩小地呈现，一般而言，图中相同的参考符号会用来标示修改后或不同实施例中对应或类似的元件特征。
主要元件符号说明
102 读取晶体管对
104 写入晶体管对
106 自旋轨道力矩磁性存储器单元
200 基底
202 读取主动(有源)区
204 写入主动区
206a,206b 接触件
208 第一金属层
210a,210b,210c 第一金属层
212a,212b 第二金属层
214 导孔件
216 钨导孔件
218 第三金属层
220a,220b,220c 导孔件
222 桥接块
BLr 读取位线
BLw 字元位线
D 漏极
D1 第一方向
D2 第二方向
FL 自由层
Hiz 高阻态
MTJ 磁隧穿结
PL 针扎层
S 源极
SA 感应放大器
SL 来源线
SOT 自旋轨道力矩层
Tr1,Tr2 读取晶体管
Tw1,Tw2 写入晶体管
VDD 工作电压
WL1～WL3 字线
具体实施方式
现在下文将详细说明本发明的示例性实施例，其会参照附图示出所描述的特征以便阅者理解并实现技术效果。阅者将可理解文中的描述仅通过例示的方式来进行，而非意欲要限制本案。本案的各种实施例和实施例中彼此不冲突的各种特征可以以各种方式来加以组合或重新设置。在不脱离本发明的精神与范畴的情况下，对本案的修改、等同物或改进对于本领域技术人员来说是可以理解的，并且旨在包含在本案的范围内。
阅者应能容易理解，本案中的「在…上」、「在…之上」和「在…上方」的含义应当以广义的方式来解读，以使得「在…上」不仅表示「直接在」某物「上」而且还包括在某物「上」且其间有居间特征或层的含义，并且「在…之上」或「在…上方」不仅表示「在」某物「之上」或「上方」的含义，而且还可以包括其「在」某物「之上」或「上方」且其间没有居间特征或层(即，直接在某物上)的含义。此外，诸如「在…之下」、「在…下方」、「下部」、「在…之上」、「上部」等空间相关术语在本文中为了描述方便可以用于描述一个元件或特征与另一个或多个元件或特征的关系，如在附图中示出的。
如本文中使用的，术语「基底」是指向其上增加后续材料的材料。可以对基底自身进行图案化。增加在基底的顶部上的材料可以被图案化或可以保持不被图案化。此外，基底可以包括广泛的半导体材料，例如硅、锗、砷化镓、磷化铟等。或者，基底可以由诸如玻璃、塑胶或蓝宝石晶片的非导电材料制成。
如本文中使用的，术语「层」是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构的厚度的均质或非均质连续结构的区域。例如，层可以位于在连续结构的顶表面和底表面之间或在顶表面和底表面处的任何水平面对之间。层可以水准、竖直和/或沿倾斜表面延伸。基底可以是层，其中可以包括一个或多个层，和/或可以在其上、其上方和/或其下方具有一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(其中形成触点、互连线和/或通孔)和一个或多个介电层。
阅者通常可以至少部分地从上下文中的用法理解术语。例如，至少部分地取决于上下文，本文所使用的术语「一或多个」可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义描述特征、结构或特性的组合。类似地，至少部分地取决于上下文，诸如「一」、「一个」、「该」或「所述」之类的术语同样可以被理解为传达单数用法或者传达复数用法。另外，术语「基于」可以被理解为不一定旨在传达排他性的因素集合，而是可以允许存在不一定明确地描述的额外因素，这同样至少部分地取决于上下文。
阅者更能了解到，当「包含」与/或「含有」等词用于本说明书时，其明定了所陈述特征、区域、整体、步骤、操作、要素以及/或部件的存在，但并不排除一或多个其他的特征、区域、整体、步骤、操作、要素、部件以及/或其组合的存在或添加的可能性。
首先请参照图1，其为根据本发明优选实施例中一自旋轨道力矩磁性存储器(spin-orbit torque magnetic random access memory,SOT-MRAM)的电路示意图。本发明的自旋轨道力矩磁性存储器电路是由一读取晶体管对102、一写入晶体管对104以及一自旋轨道力矩磁性存储器单元106三个主要部件所组成，其构成了本发明4T1M(四晶体管与一存储器单元)的磁性存储器架构。其中，读取晶体管对102由两个并联的读取晶体管所组成，写入晶体管对104由两个并联的写入晶体管所组成，而自旋轨道力矩磁性存储器单元106由一磁隧穿结(magnetic tunnel junction)MTJ以及一自旋轨道力矩层SOT所组成。在连接关系上，自旋轨道力矩磁性存储器单元106的磁隧穿结MTJ的一端会连接到读取晶体管对102的源极，另一端则直接与自旋轨道力矩层SOT接触。自旋轨道力矩层SOT的一端连接到一来源线SL，另一端则连接到写入晶体管对104的源极。读取晶体管对102的漏极连接到一读取位线BLr，写入晶体管对104的漏极连接到一写入位线BLw。读取晶体管对102的其中一栅极与写入晶体管对104的其中一栅极连接到一共同的第一字线WL1，而读取晶体管对102的另一栅极与写入晶体管对104的另一栅极连接到一共同的第二字线WL2。此外，读取位线BLr与写入位线BLw都连接到一感应放大器SA。
在结构方面，磁隧穿结MTJ可由一针扎层(pinned layer)PL与一自由层(freelayer)FL所构成。针扎层PL的材料可为铁磁材料，其包含但不限定是铁(Fe)、钴(Co)、镍(Ni)或是其合金如铁钴硼(CoFeB)或是铁钴(CoFe)。或者，针扎层PL也可能是由反铁磁(antiferromagnetic,AFM)材料所构成，其包含但不限定是铁锰(FeMn)、铂锰(PtMn)、铱锰(IrMn)、氧化镍(NiO)或是其组合。针扎层PL的作用是固定或限制其邻近层结构中的磁矩方向，使其不易受到外加磁场的影响而翻转。自由层FL的材料可为铁磁材料，其包含但不限定是铁(Fe)、钴(Co)、镍(Ni)或是其合金如铁钴硼(CoFeB)或是铁钴(CoFe)。自由层FL的磁矩可随着外加电场自由地翻转改变。当针扎层PL与自由层FL的磁化方向一致时，两层铁磁材料中多数态的电子自旋方向是相同的，隧穿概率较高，故而隧穿电流较大，磁隧穿结MTJ会呈现低阻态(“0”bit)。反之，磁隧穿结MTJ则呈现高阻态(“1”bit)。另一方面，自旋轨道力矩层SOT的材料可包含钨(W)。在本发明中，当电流流过自旋轨道力矩层SOT时会发生自旋霍尔效应(spin Hall effect,SHE)而产生自旋力矩，以此改变磁隧穿结MTJ中磁性材料的磁矩。如此通过改变电子自旋方向来改变电阻的做法即为磁性存储器可达成数据存储的原理。
现在请参照图2，其为根据本发明优选实施例中SOT-MRAM在写入运作时的电路示意图，并可同时参照图4中SOT-MRAM在写入运作时其各线路所施加的电压表格。在本发明SOT-MRAM写入低位逻辑态“0”的运作中，从第一字线WL1与第二字线WL2施加工作电压VDD来开启读取晶体管对102与写入晶体管对104中的晶体管，并从写入位线BLw施加工作电压VDD依序经由开启的写入晶体管对104以及自旋轨道力矩层SOT至来源线SL接地(0V)，而读取位线BLr则处于高阻态(Hiz)，此时不会有电流流过磁隧穿结MTJ与读取位线BLr。所施加的电流在上述流经自旋轨道力矩层SOT的过程中会改变磁隧穿结MTJ中磁性材料的磁矩，使其处于低阻态(“0”bit)。感应放大器SA在此写入过程中处于关闭(off)的状态。此即本发明实施例写入低位逻辑态“0”的运作。
另一方面，同样参照图2与图4。在本发明SOT-MRAM写入高位逻辑态“1”的运作中，同样从第一字线WL1与第二字线WL2施加工作电压VDD来开启读取晶体管对102与写入晶体管对104中的晶体管，但是改从来源线SL施加工作电压VDD依序经由自旋轨道力矩层SOT以及开启的写入晶体管对104至写入位线BLw接地(0V)，而读取位线BLr则处于高阻态(Hiz)，此时不会有电流流过磁隧穿结MTJ与读取位线BLr。所施加的电流在上述流经自旋轨道力矩层SOT的过程中会改变磁隧穿结MTJ中磁性材料的磁矩，使其处于高阻态(“1”bit)。感应放大器SA在此写入过程中处于关闭(off)的状态。此即本发明实施例写入高位逻辑态“1”的运作。
现在请参照图3，其为根据本发明优选实施例中SOT-MRAM在读取运作时的电路示意图，并可同时参照图4中SOT-MRAM在读取运作时其各线路所施加的电压表格。在本发明SOT-MRAM的读取运作中，从第一字线WL1与第二字线WL2施加工作电压VDD开启读取晶体管对102与写入晶体管对104中的晶体管，从读取位线BLr施加工作电压VDD依序经由开启的读取晶体管对102、磁隧穿结MTJ以及自旋轨道力矩层SOT分别至来源线SL与写入位线BLw接地(0V)。在此过程中，感应放大器SA会被开启(on)使其能够接受到来自读取位线BLr与写入位线BLw的电流，通过所测量到的电流值大小即可以得知其所流过的磁隧穿结MTJ部位的电阻，进而得知其逻辑态。
在说明了本发明的电路结构后，下文实施例将根据图5至图9来说明本发明优选实施例中SOT-MRAM各个层级的布局图，其可让阅者更了解本发明SOT-MRAM结构各部件的相对位置与连结关系。
首先请参照图5。本发明的SOT-MRAM建构在一基底200上。基底200的材料可以包括广泛的半导体材料，例如硅、锗、砷化镓、磷化铟等，不以此为限。基底200上形成有一读取主动区202以及一写入主动区204，其可通过离子注入制作工艺在基底200中掺杂掺质来形成。如图5所示，在本发明优选实施例中，读取主动区202与写入主动区204往一第一方向D1延伸并相隔一段距离，且由于磁性存储器的写入运作需要较大的电流之故，写入主动区204在与第一方向D1正交的第二方向D2上的宽度w1设计成大于读取主动区202在该第二方向D2上的宽度w2。多条字线WL1～WL3设置在基底200上，其往第二方向D2延伸并等间隔排列。字线WL1～WL3会延伸越过读取主动区202以及写入主动区204，其中每条字线WL1～WL3都会与其两侧所越过的读取主动区202构成了一读取晶体管，每条字线WL1～WL3与其两侧所越过的写入主动区204构成了一写入晶体管。
举例言之，字线WL1与两侧读取主动区202的源极S与漏极D构成了一读取晶体管Tr1，字线WL2与两侧读取主动区202的源极S与漏极D构成了一读取晶体管Tr2，字线WL1与两侧的写入主动区204的源极S与漏极D构成了一写入晶体管Tw1，字线WL2与两侧的写入主动区204的源极S与漏极D构成了一写入晶体管Tw2。字线WL1,WL2会作为上述晶体管的栅极。从图中可以看到，读取晶体管Tr1,Tr2共用一个源极S，且其漏极D也会通过接触件与金属互连层等互连结构连接到上方的一共同读取位线(将于后续图示中说明与示出)，故在本发明实施例中，读取晶体管Tr1,Tr2并联成一读取晶体管对(即图1中的102)。同样地，写入晶体管Tw1,Tw2共用一个源极S，且其漏极D也会通过接触件206b连接到上方一共同的写入位线BLw，故在本发明实施例中，写入晶体管Tw1,Tw2并联成一写入晶体管对(即图1中的104)。
复参照图5。字线WL1～WL3上方是CMOS后段制作工艺(BEOL)中所形成的金属互连结构，如接触件(contact)206a,206b、第一金属层(M1)208以及导孔件(V1)210a～210c。在实施例中，读取晶体管Tr1,Tr2的源极S与漏极D都会通过接触件206a连接到其上方的一第一金属层(金属岛块)208，写入晶体管Tw1,Tw2的源极S也通过接触件(与其上的导孔件210c图案重叠)连接到上方的第一金属层208，但是其漏极D是通过接触件206b连接到上方共同的写入位线BLw。上述的第一金属层208上都会设置有导孔件，并由此连接到更上层的结构，如第二金属层(M2)。从图中可以看到，读取晶体管Tr1,Tr2上方的导孔件210a,210b在第一方向D1上交错排列，其中负责接出漏极D的导孔件210b会与下方的读取主动区202重叠，负责接出源极S的导孔件210a则会设置在读取主动区202与写入主动区204之间的位置。在此实施例中，写入位线BLw同样位于第一金属层208的层级，其往第一方向D1延伸并与下方的写入主动区204重叠。
现在请参照图6。前述的导孔件(V1)210a～210c会连接到上层的第二金属层(M2，金属岛块)或是读取位线。如图6所示，读取晶体管Tr1,Tr2的共同源极上方的导孔件210a会连接到上方的第二金属层212a，而其漏极上方的导孔件210b则连接到上方的一共同读取位线BLr，如此达到读取晶体管Tr1,Tr2并联的效果。写入晶体管Tw1,Tw2的共同源极上方的导孔件(与其上的导孔件214图案重叠)会连接到上方的第二金属层212b。在本发明实施例中，读取位线BLr往第一方向延伸并与下方的读取主动区202部分重叠，且其与第二金属层212a,212b位于相同的层级。第二金属层212a大体上位于读取主动区202与写入主动区204之间，第二金属层212b则大体上与写入主动区204重叠，且该第二金属层212a与第二金属层212b以下层的写入位线BLw为中线在第二方向D2上对称，其中第二金属层212b上设置有导孔件214，由此连接到更上层的结构，如第三金属层(M3)。
现在请参照图7。在读取晶体管Tr1,Tr2方面，读取晶体管Tr1,Tr2的共同源极会依序经由接触件206a、第一金属层208、导孔件210a(图5)连接至第二金属层212a(图6)，该第二金属层212a上会依序设置钨导孔件216、磁隧穿结MTJ以及自旋轨道力矩层SOT等结构。磁隧穿结MTJ通过钨导孔件216与下方的第二金属层212a连接，上方则与自旋轨道力矩层SOT直接接触，较佳是自旋轨道力矩层SOT的中间部位，如此构成了本发明的自旋轨道力矩磁性存储器单元(即图1中的106)。其中，磁隧穿结MTJ较佳设置在读取主动区202与写入主动区204之间的位置，自旋轨道力矩层SOT则设置在字线WL1,WL2之间的位置并往第二方向D2延伸至与读取主动区202、写入主动区204、读取位线BLr以及写入位线BLw等部位部分重叠。整体而言，上述钨导孔件216、磁隧穿结MTJ以及自旋轨道力矩层SOT可位于与导孔件214相同的层级中。
现在请参照图8。接续前图的自旋轨道力矩层SOT，自旋轨道力矩层SOT的两端上分别设置有一导孔件220a,220b，两者大致以下方的磁隧穿结MTJ为中线在第二方向D2上对称，其中导孔件220a与下方的写入位线BLw以及写入主动区204重叠，导孔件220b则与下方的读取位线BLr以及读取主动区202重叠。在写入晶体管Tw1,Tw2方面，导孔件214(图7)上方会连接到一第三金属层(M3)218，其平面图案可与下方的第二金属层212b(图7)完全重叠。第三金属层218上方还会设置另一导孔件220c，其平面图案可与下方的导孔件214(图7)以及导孔件210c(图5)完全重叠。上述的导孔件220a,220b,220c较佳都位于字线WL1,WL2之间的位置。从图中可以看到，读取位线BLr与写入位线BLw较佳可以磁隧穿结MTJ为中线在第二方向D2上对称。
最后请参照图9。接续前述的导孔件220a,220b,220c，自旋轨道力矩层SOT一端的导孔件220b会与上方的一来源线SL连接。在本发明实施例中，来源线SL往第一方向D1延伸并与下方的读取位线BLr以及读取主动区202(图5)重叠。自旋轨道力矩层SOT另一端的导孔件220a则会与上层的一桥接块222连接，并经由该桥接块222连接到写入主动区204的导孔件220c。在本发明实施例中，桥接块222设置在字线WL1,WL2之间的位置并往第二方向D2延伸，与其下方的写入主动区204大致重叠，并于下层的自旋轨道力矩层SOT部分重叠。
复参照图9。通过上述布局图案可以清楚地了解到，在本发明实施例中，自旋轨道力矩磁性存储器单元的自旋轨道力矩层SOT的一端连接到来源线SL，构成了存储器元件的一端。自旋轨道力矩层SOT的另一端经由桥接块222连接到写入晶体管对以及其所连接的写入字线，构成了存储器元件的另一端。再者，自旋轨道力矩磁性存储器单元下方连接到读取晶体管对以及其所连接的读取字线BLr，构成了存储器元件的第三端。
综合上述实施例说明，本发明所提出的SOT-MRAM电路与其布局，其采用4T1M(四晶体管与一存储器单元)架构，其中包含了具有两个并联的读取晶体管的读取晶体管对以及具有两个并联的写入晶体管的写入晶体管对，通过共用源极的方式来减少其布局所需的面积。再者，读取晶体管对与写入晶体管对都具有两个漏极连至一共同的位线来提供工作电流，使得存储器单元相较于现有技术而言可以接收到两倍的工作电流，改善了磁性存储器电流效率不佳的问题。此外，读取主动区与写入主动区具有不同的宽度，可以给予布局设计弹性，且不需要设置额外的隔离字线来分离存储器单元。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (17)

1.一种自旋轨道力矩磁性存储器电路，包含：
读取晶体管对，包含两个并联的读取晶体管；
写入晶体管对，包含两个并联的写入晶体管；
自旋轨道力矩磁性存储器单元，包含磁隧穿结以及自旋轨道力矩层，其中该磁隧穿结的一端连接到该读取晶体管对的源极而另一端连接到该自旋轨道力矩层，该自旋轨道力矩层的一端连接到来源线而另一端连接到该写入晶体管对的源极；
读取位线，连接到该读取晶体管对的漏极；
写入位线，连接到该写入晶体管对的漏极；
第一字线，连接到其中一该读取晶体管的栅极以及其中一该写入晶体管的栅极；以及
第二字线，连接到另一该读取晶体管的栅极以及另一该写入晶体管的栅极。
2.如权利要求1所述的自旋轨道力矩磁性存储器电路，其中在写入低位态“0”数据的运作时，从该第一字线与该第二字线施加工作电压开启该些读取晶体管与该些写入晶体管，以及从该写入位线施加工作电压经由该写入晶体管对以及该自旋轨道力矩层至该来源线，而该读取位线处于高阻态。
3.如权利要求1所述的自旋轨道力矩磁性存储器电路，其中在写入高位态“1”数据的运作时，从该第一字线与该第二字线施加工作电压开启该些读取晶体管与该些写入晶体管，以及从该来源线施加工作电压经由该自旋轨道力矩层以及该写入晶体管对至该写入位线，而该读取位线处于高阻态。
4.如权利要求1所述的自旋轨道力矩磁性存储器电路，其中在读取运作时，从该第一字线与该第二字线施加工作电压开启该些读取晶体管与该些写入晶体管，从该读取位线施加工作电压经由该读取晶体管对、该磁隧穿结以及该自旋轨道力矩层分别至该来源线以及该写入位线。
5.如权利要求1所述的自旋轨道力矩磁性存储器电路，其中该磁隧穿结包含针扎层与自由层，该自由层与该自旋轨道力矩层连接。
6.如权利要求1所述的自旋轨道力矩磁性存储器电路，还包含感测放大器与该写入位线以及该读取位线连接。
7.一种自旋轨道力矩磁性存储器布局，包含：
基底，其上形成有读取主动区与写入主动区；
第一字线与第二字线，两者都延伸经过该读取主动区与该写入主动区，将该读取主动区划分为两侧的第一漏极与第二漏极以及位于中间的第一共同源极以及将该写入主动区划分为两侧的第三漏极与第四漏极以及位于中间的第二共同源极；
读取位线，位于该读取主动区上方并与该第一漏极以及该第二漏极连接，如此该第一漏极、该第二漏极、该第一共同源极、该第一字线以及该第二字线共同构成读取晶体管对，该读取晶体管对包含两个并联的读取晶体管；
写入位线，位于该写入主动区上方并与该第三漏极以及该第四漏极连接，如此该第三漏极、该第四漏极、该第二共同源极、该第一位线以及该第二位线共同构成写入晶体管对，该写入晶体管对包含两个并联的写入晶体管；
磁隧穿结，位于与该第一共同源极上方并与该第一共同源极连接；
自旋轨道力矩层，位于该磁隧穿结上并与该磁隧穿结连接，该自旋轨道力矩层的两端分别与该第二共同源极以及来源线连接。
8.如权利要求7所述的自旋轨道力矩磁性存储器布局，其中该读取主动区、该写入主动区、读取位线、该写入位线、该来源线往第一方向延伸，该第一字线与该第二字线往第二方向延伸，该第一方向与该第二方向呈直角。
9.如权利要求7所述的自旋轨道力矩磁性存储器布局，其中该写入位线位于金属互连结构中的第一金属层中并与下方的该写入主动区完全重叠，该写入位线通过接触件与该第三漏极以及该第四漏极连接。
10.如权利要求7所述的自旋轨道力矩磁性存储器布局，其中该读取位线位于金属互连结构中的第二金属层中并与下方的该读取主动区部分重叠，该读取位线通过接触件、第一金属层以及第一导孔件与该第三漏极以及该第四漏极连接。
11.如权利要求7所述的自旋轨道力矩磁性存储器布局，其中该磁隧穿结位于金属互连结构中的第二金属层与第三金属层之间的层级且介于该读取主动区与该写入主动区之间的位置，该磁隧穿结通过该第二金属层、第一导孔件、第一金属层以及接触件与该第一共同源极连接。
12.如权利要求7所述的自旋轨道力矩磁性存储器布局，其中该自旋轨道力矩层位于金属互连结构中的第二金属层与第三金属层之间的层级且其中间部位与下方的该磁隧穿结连接。
13.如权利要求12所述的自旋轨道力矩磁性存储器布局，其中该第一字线与该第二字线往第二方向延伸，该自旋轨道力矩层、该写入位线以及该读取位线以该磁隧穿结为中线在该第二方向上对称，该自旋轨道力矩层的一端与该读取位线以及该第一共同源极部分重叠，该自旋轨道力矩层的另一端与该写入位线以及该第二共同源极部分重叠。
14.如权利要求13所述的自旋轨道力矩磁性存储器布局，其中该自旋轨道力矩层位于该第一字线与该第二字线之间。
15.如权利要求7所述的自旋轨道力矩磁性存储器布局，其中该来源线位于金属互连结构中的第四金属层中且与下方的该读取位线、该读取主动区以及该自旋轨道力矩层部分重叠，该来源线通过第三导孔件与下方的该自旋轨道力矩层的一端连接。
16.如权利要求15所述的自旋轨道力矩磁性存储器布局，其中该自旋轨道力矩层的另一端通过另一第三导孔件连接到上方的该第四金属层中的桥接块，再通过该桥接块向下连接到下方的该第二共同源极。
17.如权利要求16所述的自旋轨道力矩磁性存储器布局，其中该桥接块位于该第一字线与该第二字线之间的该第二共同源极上方并与该自旋轨道力矩层部分重叠。
CN202210207577.4A 2022-03-04 2022-03-04 自旋轨道力矩磁性存储器电路与其布局 Pending CN116741218A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210207577.4A CN116741218A (zh) 2022-03-04 2022-03-04 自旋轨道力矩磁性存储器电路与其布局
US17/707,934 US20230282261A1 (en) 2022-03-04 2022-03-29 Spin-orbit torque magnetic random access memory circuit and layout thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210207577.4A CN116741218A (zh) 2022-03-04 2022-03-04 自旋轨道力矩磁性存储器电路与其布局

Publications (1)

Publication Number Publication Date
CN116741218A true CN116741218A (zh) 2023-09-12

Family

ID=87850900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210207577.4A Pending CN116741218A (zh) 2022-03-04 2022-03-04 自旋轨道力矩磁性存储器电路与其布局

Country Status (2)

Country Link
US (1) US20230282261A1 (zh)
CN (1) CN116741218A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118072779A (zh) * 2024-04-18 2024-05-24 山东云海国创云计算装备产业创新中心有限公司 存算单元结构及其控制方法、阵列电路及装置、电子设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11271035B2 (en) * 2019-05-02 2022-03-08 Western Digital Technologies, Inc. Spin-orbit-torque magnetoresistive memory cell with integrated selector elements and method of making the same
US11765984B2 (en) * 2021-03-05 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device

Also Published As

Publication number Publication date
US20230282261A1 (en) 2023-09-07

Similar Documents

Publication Publication Date Title
US7755077B2 (en) Semiconductor memory device
US10262711B2 (en) Magnetic memory
US7529114B2 (en) Semiconductor memory device
US8174086B2 (en) Magnetoresistive element, and magnetic random access memory
US11195991B2 (en) Magnetic random access memory assisted devices and methods of making
US6946712B2 (en) Magnetic memory device using SOI substrate
US7545672B2 (en) Spin injection write type magnetic memory device
US9799822B2 (en) Magnetic memory element and magnetic memory
US8687414B2 (en) Magnetic memory element and magnetic random access memory
US7468541B2 (en) Magnetic random access memory
CN111354392B (zh) 磁性存储器阵列及读写控制方法
US7154773B2 (en) MRAM cell with domain wall switching and field select
US20100238718A1 (en) Semiconductor memory device
KR101375389B1 (ko) 자기 메모리 소자, 자기 메모리 장치, 스핀 트랜지스터 및 집적 회로
JP2007317895A (ja) 磁気抵抗メモリ装置
JP2010212661A (ja) 磁気ランダムアクセスメモリ
JP5488833B2 (ja) Ｍｒａｍ混載システム
JP2012028489A (ja) 磁気記憶装置
US20110199818A1 (en) Method of initializing magnetic memory element
CN116741218A (zh) 自旋轨道力矩磁性存储器电路与其布局
CN112863566A (zh) 一种存储阵列、存储器、制备方法及写入方法
US7295460B2 (en) Magnetic memory cell, magnetic memory device, and method of manufacturing magnetic memory device
TWI833221B (zh) 磁性記憶體裝置
CN116052740A (zh) 磁阻随机存取存储器设备
US7522450B2 (en) Magnetic storage cell, magnetic memory device and magnetic memory device manufacturing method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination