CN114267389A - 存储设备 - Google Patents

存储设备 Download PDF

Info

Publication number
CN114267389A
CN114267389A CN202111008655.XA CN202111008655A CN114267389A CN 114267389 A CN114267389 A CN 114267389A CN 202111008655 A CN202111008655 A CN 202111008655A CN 114267389 A CN114267389 A CN 114267389A
Authority
CN
China
Prior art keywords
node
current
signal
transistor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111008655.XA
Other languages
English (en)
Inventor
片山明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN114267389A publication Critical patent/CN114267389A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0057—Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Valve Device For Special Equipments (AREA)
  • Iron Core Of Rotating Electric Machines (AREA)
  • Vehicle Body Suspensions (AREA)

Abstract

实施例提供了一种存储设备，可以改进存储设备的特性。根据一个实施例，一种设备包括感测放大器，其感测基于单元中的第一数据的第一信号和基于单元中的第二数据的第二信号。感测放大器包括：电流镜，其使第一电流流入被连接到单元的第一节点，并基于第一节点的电位，使第二电流流入第二节点；第一开关，其被连接到第二节点和第三节点；晶体管，其包括被连接到第二节点的端子和被连接到第三节点的栅极；第二开关，其被连接到第二节点和第四节点；以及电路，其被连接到第二节点和第三节点，并基于第三节点的电位，使第三电流流入第二节点。

Description

存储设备
相关申请的交叉引用
本申请基于并要求2020年9月16日提交的日本专利申请No.2020-155568和2021年3月15日提交的美国专利申请No.17/200966的优先权的权益，其全部内容通过引用并入本文。
技术领域
本文所描述的实施例一般涉及存储设备。
背景技术
使用可变电阻元件(例如，磁阻效应元件)作为存储元件的存储设备是已知的。
发明内容
实施例提供一种存储设备，可以改进存储设备的特性。
一般地，根据一个实施例，存储设备包括：存储单元；以及读电路，其被配置为感测基于存储单元中的第一数据的第一信号，将第二数据写入存储单元，感测基于存储单元中的第二数据的第二信号，以及基于第一信号与第二信号之间的比较结果来读取存储单元中的数据。读电路包括被配置为感测第一信号和第二信号的第一感测放大器，并且第一感测放大器包括：电流镜电路，其被配置为使第一电流流入被连接到存储单元的第一节点，并基于第一节点的电位，使第二电流流入第二节点；第一开关元件，其包括被连接到第二节点的第一端子和被连接到第三节点的第二端子；第一晶体管，其包括被连接到第二节点的第三端子和被连接到第三节点的第一栅极；第二开关元件，其包括被连接到第二节点的第四端子和被连接到第四节点的第五端子；以及第一电路，其被连接到第二节点和第三节点，并被配置为基于第三节点的电位，使第三电流流入第二节点。
附图说明
图1是示出根据第一实施例的存储设备的配置的示例的框图。
图2是根据第一实施例的存储设备的存储单元阵列的等效电路图。
图3和图4是各自示出根据第一实施例的存储设备的存储单元阵列的结构的示例的截面图。
图5是示出根据第一实施例的存储设备的存储元件的配置的示例。
图6是示出根据第一实施例的存储设备的读电路的配置的示例的框图。
图7和图8是根据第一实施例的存储设备的读电路的等效电路图。
图9是示出根据第一实施例的存储设备的操作的示例的流程图。
图10是示出根据第一实施例的存储设备的操作的示例的时序图。
图11和图12是示出根据第一实施例的存储设备的操作的示例的图。
图13、图14、图15和图16是示出根据第一实施例的存储设备的特性的图。
图17是示出根据第二实施例的存储设备的配置的示例的等效电路图。
图18是示出根据第二实施例的存储设备的操作的示例的时序图。
图19和图20是示出根据第二实施例的存储设备的操作的示例的图。
图21是示出根据第三实施例的存储设备的操作的示例的图。
图22是示出根据第三实施例的存储设备的操作的示例的时序图。
图23是示出根据第四实施例的存储设备的操作的示例的图。
图24是示出根据第四实施例的存储设备的操作的示例的时序图。
图25是示出根据第五实施例的存储设备的配置的示例的等效电路图。
图26是示出根据第六实施例的存储设备的配置的示例的等效电路图。
图27是示出根据第七实施例的存储设备的配置的示例的等效电路图。
具体实施方式
下面将参考附图描述实施例。注意，在以下描述中，具有相同功能和配置的构成元件由共同的附图标记表示。另外，通过将后缀添加到共同的附图标记来区分具有共同的附图标记的多个构成元件。注意，当不需要区分多个构成元件时，多个构成元件仅用共同的附图标记表示而不添加任何后缀。在这种情况下，除了下标和上标之外，后缀还包括例如被添加到共同的附图标记的末尾以指示阵列的索引。
(1)第一实施例
将参考图1、图2、图3、图4、图5、图6、图7、图8、图9、图10、图11、图12、图13、图14、图15和图16描述根据第一实施例的存储设备。
(1a)配置示例
将参考图1、图2、图3、图4、图5、图6、图7和图8描述根据该实施例的存储设备的配置的示例。
图1是示出根据该实施例的存储设备的配置的示例的框图。
如图1所示，例如，存储设备1被连接到在存储设备1外部的设备(在下文中被称为外部设备)。外部设备9向存储设备1发送命令CMD、地址ADR、和控制信号CNT。在写入时，外部设备9发送待写入在存储设备1的数据(在下文中被称为写入数据)。在读取时，外部设备9从存储设备1接收从存储设备1读出的数据(在下文中被称为读取数据)。
存储设备1包括存储单元阵列10、行控制电路11、列控制电路12、写电路13、读电路14、电压产生电路15、输入/输出电路16、和控制电路17。
存储单元阵列10包括多个存储单元MC、多个字线、和多个位线。
多个存储单元中的每一个与对应的一对行和列相关联。每个存储单元MC被连接到多个字线WL中的对应字线。每个存储单元MC被连接到多个位线BL中的对应位线。
行控制电路11经由字线WL被连接到存储单元阵列10。行控制电路11接收有关地址ADR的行的解码结果(行地址)。行控制电路11基于有关地址ADR的解码结果来控制多个字线WL。采用该操作，行控制电路11将多个字线WL(多个行)设定在选择状态和非选择状态。在以下描述中，被设定在选择状态的字线WL被称为选择字线WL，并且除了选择字线WL之外的字线WL被称为非选择字线WL。
列控制电路12经由位线BL被连接到存储单元阵列10。列控制电路12接收有关地址ADR的列的解码结果(列地址)。列控制电路12基于关于地址ADR的解码结果来控制多个位线BL。采用该操作，列控制电路12将多个位线BL(多个列)设定在选择状态和非选择状态。在以下描述中，被设定在选择状态的位线BL被称为选择位线BL，并且除了选择位线BL之外的位线BL被称为非选择位线BL。
写电路13将数据写入存储单元MC中。写电路13包括例如写驱动器(未示出)。
读电路14从存储单元MC读取数据。读电路14包括例如前置放大器141和感测放大器142。稍后将描述前置放大器141和感测放大器142的详细配置。
电压产生电路15通过使用从外部设备9提供的电源电压来产生用于存储单元阵列10的各种类型的操作的电压。例如，电压产生电路15产生用于写操作的各种类型的电压。电压产生电路15将所产生的电压输出到写电路13。例如，电压产生电路15产生用于读操作的各种类型的电压。电压产生电路15将所产生的电压输出到读电路14。
输入/输出电路16用作用于存储设备1与外部设备9之间的各种类型的信号ADR、CMD、CNT、和DT的接口电路。
输入/输出电路16将地址ADR从外部设备9传递到控制电路17。输入/输出电路16将命令CMD从外部设备9传递到控制电路17。输入/输出电路16在外部设备9与控制电路17之间传递各种控制信号CNT。输入/输出电路16将数据DT从外部设备9传递到写电路13。输入/输出电路16将从读电路14传递的数据DT传递到外部设备9。
控制电路(也被称为定序器、状态机、或内部控制器)17对命令CMD解码。控制电路17基于命令CMD的解码结果、控制信号CNT、和命令CMD来控制存储设备1中的行控制电路11、列控制电路12、写电路13、读电路14、电压产生电路15、和输入/输出电路16的操作。
控制电路17对地址ADR解码。控制电路17向行控制电路11、列控制电路12等发送地址解码结果。注意，可以在存储设备1中的控制电路17外部提供用于解码命令的电路(命令解码器)和用于解码地址的电路(地址解码器)。
(1a-1)存储单元阵列的配置的示例
图2是示出根据该实施例的存储设备的存储单元阵列的配置的示例的等效电路图。参考图2，通过后缀(索引)来区分字线WL、位线BL、和存储单元MC。
如图2所示，多个存储单元MC在存储单元阵列10中被布置成矩阵图案。每个存储单元MC被连接到多个位线BL(BL<0>，BL<1>，...，BL<n-1>)中的对应位线BL和多个字线WL(WL<0>，WL<1>，...，WL<m-1>)中的对应字线WL。在这种情况下，m和n是任意整数。存储单元MC<i,j>(0≤i≤m-1,0≤j≤n-1)被连接在字线WL<i>与位线BL<j>之间。
每个存储单元MC包括开关元件20和存储元件(可变电阻元件)21。
在向对应的存储元件21写入数据和从对应的存储元件21读取数据时，开关元件20用作控制向存储元件21提供电流(或电压)的选择元件。
当例如被施加到给定存储单元MC的电压低于存储单元MC中的开关元件20的阈值电压Vth时，开关元件20被设定在OFF状态(高阻状态或绝缘状态)。在这种情况下，开关元件20切断到存储单元MC的电流。
当被施加到给定存储单元MC的电压等于或高于存储单元MC中的开关元件20的阈值电压Vth时，开关元件20被设定在ON状态(低阻状态或导通状态)。在这种情况下，开关元件20使电流流入存储单元MC。
开关元件20具有能够根据被施加到存储单元MC的电压的幅度来切换是否允许电流流动到存储单元MC而不管电流的流动方向的功能。
开关元件20例如是二端元件。作为二端元件的开关元件20包括在两个端子之间提供的层。开关元件20包括具有在层的电阻状态之间切换的功能的层(也被称为切换层或电阻改变层)。
当被施加在开关元件20的两个端子之间的电压低于开关元件20的阈值电压时，开关元件20处于高阻状态(OFF状态)。在这种情况下，开关元件20被设定在非导电状态。
当被施加在开关元件20的两个端子之间的电压等于或高于阈值电压时，开关元件20处于低阻状态(ON状态)。在这种情况下，开关元件20被设定在非导电状态。
优选地，开关元件20具有关于被施加到开关元件20的电压的双极(即，正极和负极)的开关函数(特性)。然而注意，开关元件20可以具有关于被施加到开关元件20的正极和负极中的至少一个的开关函数(特性)。
例如，存储元件21是可变电阻元件。可变电阻元件21的电阻状态取决于其提供由开关元件20控制的电流(或电压)而改变成多个电阻状态(例如，低阻状态和高阻状态)。存储元件21可以通过将元件21的电阻状态与数据(例如，“0”数据和“1”数据)相关联来存储数据。
图3和图4用于说明根据该实施例的存储设备的存储单元阵列的结构的示例。图3是示出沿着X方向的存储阵列的剖面结构的示意性截面图。图4是示出沿着Y方向的存储阵列的剖面结构的示意性截面图。
如图3和图4所示，存储单元阵列10被提供在基板100的上表面的上方。
在以下描述中，假定与基板100的上表面平行的平面被定义为X-Y平面，并且与X-Y方面垂直的方向(轴)被定义为Z方向(Z轴)。
在Z方向上在基板100的上表面的上方提供多个导电层50。多个导电层50沿着Y方向布置。每个导电层50沿着X方向延伸。多个导电层50用作例如字线WL。
图3和图4示出了其中多个导电层50与基板100接触的情况。然而注意，可在多个导电层50与基板100之间提供绝缘层(未示出)。
在Z方向上在多个导电层50的上方提供多个导电层51。多个导电层51沿着X方向布置。每个导电层51沿着Y方向延伸。多个导电层51用作例如位线BL。
在多个导电层50与多个导电层51之间提供多个存储单元MC。多个存储单元MC在X-Y平面中被排列成矩阵图案。
在一个导电层50上提供在X方向上布置的多个存储单元MC。在X方向上布置的多个存储单元MC被连接到公共字线WL。
在一个导电层51下面提供在Y方向上布置的多个存储单元MC。在Y方向上布置的多个存储单元MC被连接到公共位线BL。
例如，在每个存储单元MC中，在Z方向上在开关元件20上提供存储元件(可变电阻元件)21。在这种情况下，在导电层(字线)50上提供开关元件20。在可变电阻元件21上提供导电层(位线)51。
注意，开关元件20和存储元件21在Z方向上的配置可以与图3和图4所示的布置相反。在这种情况下，在元件21上提供元件20。
根据存储单元阵列和存储单元配置，导电层50和导电层51可被分别用作位线BL和字线WL。
存储单元MC是包括开关元件20和存储元件21的层堆叠。
作为二端元件的开关元件20包括两个电极201、203和切换层(电阻改变层)202。在Z方向上在两个电极201、203之间提供切换层202。
存储元件21是可变电阻元件。可变电阻元件21可以具有多个电阻状态(电阻值)。可变电阻元件21通过将可变电阻元件21的电阻状态与数据(例如，1位数据)相关联来用作存储元件。
例如，存储元件21是磁阻效应元件。在这种情况下，根据该实施例的存储设备是像MRAM(磁阻随机存取存储器)的磁存储器。
<磁阻效应元件>
将参考图5描述根据该实施例的存储设备的存储元件(磁阻效应元件)的配置的示例。
图5是示出磁阻效应元件的配置的示例的截面图。图5示出了例如沿着与图3和图4所示的存储元件21的Z方向平行的平面(例如，X-Z平面)的剖面的示例。
例如，磁阻效应元件21包括至少两个磁层211、213和非磁层212。在Z方向上在两个磁层211、213之间提供非磁层212。例如，多个层(即磁层211、非磁层212、和磁层213)按该顺序从字线WL侧堆叠到位线BL侧。
在Z方向上排列的两个磁层211、213和非磁层212形成磁隧道结(MTJ)。在以下描述中，包括磁隧道结的磁阻效应元件21将通过以MTJ元件21的使用为例来描述。MTJ元件21的非磁层212将被称为隧道势垒层。
磁层211和213各自是例如铁磁层，其包括钴、铁、和/或硼。磁层211和213各自可以是单层膜或多层膜(例如，人工晶格膜)。隧道势垒层212是例如包括氧化镁的绝缘膜。隧道势垒层可以是单层膜或多层膜。
例如，磁层211和213各自具有垂直磁各向异性。每个磁层211、213的易磁化轴方向与每个磁层211、213的层表面(膜表面)垂直。每个磁层211、213的磁化方向平行于磁层211、213的阵列方向(Z方向)。磁层211和213各自具有与每个磁层211、213的层表面垂直的磁化。
如上文所描述的，在该实施例中，MTJ元件21是垂直磁化类型的磁阻效应元件。
两个磁层211和213中的一个具有可变的磁化方向，而另一个磁层具有不变的磁化方向。根据一个磁层的磁化方向与另一个磁层的磁化方向之间的相对关系(在下文中被称为磁化对准)，MTJ元件21可以具有多个电阻状态(电阻值)。
在图5所示的情况下，磁层213具有可变的磁化方向。磁层211具有不变(固定)的磁化方向。在以下描述中，具有可变的磁化方向的磁层213被称为存储层。在以下描述中，具有不变(固定)的磁化方向的磁层211被称为参考层。注意，存储层213有时被称为自由层、磁化自由层、或磁化可变层。磁层211有时被称为钉扎层(pin layer)、被钉扎层(pinnedlayer)、磁化不变层、或磁化固定层。
在该实施例中，“参考层(磁层)具有不变的磁化方向”或者“参考层(磁层)具有固定的磁化方向”意味着当用于改变存储层的磁化方向的电流或电压被提供给磁阻效应元件时，无论该电流或电压在电流/电压的提供之前或之后提供，参考层的磁化方向不改变。
例如，MTJ元件21包括两个电极219A和219B。在Z方向上在两个电极219A和219B之间提供磁层211、213和隧道势垒层212。在电极219A与隧道势垒层212之间提供参考层211。在电极219B与隧道势垒层212之间提供存储层213。
例如，在MTJ元件21中可以提供移位消除层(未示出)。在参考层211与电极219A之间提供移位消除层。移位消除层是用于减轻来自参考层211的杂散磁场的影响的磁层。
在移位消除层与参考层211之间提供非磁层(未示出)。非磁层例如是金属层，诸如Ru(钌)层。
参考层211通过非磁层被反铁磁性地结合到移位消除层。这使包括参考层211和移位消除层的层堆叠形成SAF(合成反铁磁性)结构。在SAF结构中，移位消除的磁化方向与参考层211的磁化方向相反。在SAF结构中，参考层211的磁化方向被设定在固定状态。
例如，MTJ元件21可以包括基础层(未示出)和覆盖层(未示出)中的至少一个。在磁层(在这种情况下是参考层)211与电极219A之间提供基础层。基础层是非磁层(例如，导电复合物层)。基础层是用于改进与基础层接触的磁层211的特性(例如，结晶性和/或磁特性)的层。覆盖层是在磁层(在这种情况下是存储层)213与电极219B之间的非磁层(例如，导电复合物层)。覆盖层是用于改进与覆盖层接触的磁层213的特性(例如，结晶性和磁特性)的层。注意，基础层和覆盖层可以被认为是电极219(219A和219B)的构成元件。
当存储层213的磁化方向与参考层211的磁化方向相同时，MTJ元件21的磁化对准的状态是磁化平行状态(在下文中被称为P状态)。当存储层213的磁化方向与参考层211的磁化方向相反时，MTJ元件21的磁化对准的状态是磁化反平行状态(在下文中被称为AP状态)。
MTJ元件21的磁化对准状态与MTJ元件21的电阻值(磁阻)之间的关系的示例是：处于P状态的MTJ元件21的电阻值低于处于AP状态的MTJ元件21的电阻值。在这种情况下，处于P状态的MTJ元件的电阻状态对应于低阻状态，处于AP状态的MTJ元件的电阻状态对应于高阻状态。
例如，“0”数据与处于P状态(低阻状态)的MTJ元件21相关联，并且“1”数据与处于AP状态(高阻状态)的MTJ元件21相关联。然而注意，将MTJ元件21的磁化对准状态(电阻状态)与“1”/“0”数据相关联的方式不限于以上情况。
利用MTJ元件21的这些特性，MTJ元件21用作存储元件。
使用MTJ元件21将数据写入存储单元MC是通过控制MTJ元件21的存储层213的磁化方向来执行的。当数据被写入时，MTJ元件21的电阻状态(电阻值)根据MTJ元件21的磁化对准状态来改变。
当例如存储层213的磁化方向通过STT(自旋转移矩)来切换时，写入电流IWR(IWR0,IWR1)被提供给MTJ元件21。
根据写入电流IWR是从存储层213流到参考层211还是从参考层211流到存储层213，控制MTJ元件21的磁化对准状态从AP状态到P状态或从P状态到AP状态的改变。写入电流IWR的电流值被设定为小于参考层211的磁化翻转阈值并且等于或大于存储层213的磁化翻转阈值。注意，存储层213的磁化翻转阈值优选地大于用于将开关元件设定在低阻状态的阈值电流。
在MTJ元件21中流动的写入电流IWR产生有助于存储层213的磁化翻转的自旋力矩。所产生的自旋力矩被施加到存储层213。
当MTJ元件21的磁化对准状态从AP状态改变为P状态(在下文中也被称为P写入)时，从存储层213流到参考层211的写入电流IWR0被提供给MTJ元件21。这将在与参考层211的磁化方向相同的方向上的自旋(电子)的自旋力矩施加到存储层213的磁化。当存储层213的磁化方向与参考层211的磁化方向相反时，通过所施加的自旋力矩，存储213的磁化方向被改变到与参考层211的磁化方向相同的方向。
因此，MTJ元件21的磁化对准状态被设定为P状态。在这种情况下，MTJ元件21保持“0”数据。
当MTJ元件21的磁化对准状态从P状态改变为AP状态(在下文中也被称为AP写入)时，从参考层211流到存储层213的写入电流IWR1被提供给MTJ元件21。这将在与参考层211的磁化方向相反的方向上的自旋的自旋力矩施加到存储层213的磁化。当存储层213的磁化方向与参考层211的磁化方向相同时，通过所施加的自旋力矩，存储层213的磁化方向被改变到与参考层211的磁化方向相反的方向。
因此，MTJ元件21的磁化对准状态被设定为AP状态。在这种情况下，MTJ元件21保持“1”数据。
通过区分MTJ元件21的磁化对准状态(电阻值)，从存储单元MC中读取数据。在数据读取时，根据电压被施加到存储单元MC，电流在MTJ元件21中流动。在数据读取时的电流的电流值被设定为小于存储层213的磁化翻转阈值的值。
基于在将电压施加到存储单元MC时来自MTJ元件21的输出信号(例如，电流或电压)的幅度，MTJ元件21的电阻值(磁化对准状态)被等效地区分。
采用该操作，存储单元MC中的数据被区分和读取。
在该实施例中，基于自参考方案来执行读操作。稍后将详细描述基于自参考方案的读操作。
(a-2)读电路的配置
将参考图6、图7和图8描述根据该实施例的存储设备(例如，MRAM)的读电路的配置的示例。
图6是用于说明根据该实施例的MRAM的读电路的配置的框图。
如图6所示，读电路14包括一个或多个前置放大器(也被称为前置级感测放大器电路)144和一个或多个感测放大器(也被称为后置级感测放大器电路)142。
例如，使前置放大器141和感测放大器142对应于位线BL(列)。一个前置放大器141和一个感测放大器142的一个对被提供用于一个位线BL。注意，一对前置放大器141和感测放大器142可以被提供用于一组两个或更多个位线BL。
前置放大器141经由对应的位线BL被连接到存储单元MC。前置放大器141可以感测基于存储单元MC中的数据的信号。
前置放大器141经由节点NDe和NDf被连接到对应的感测放大器142。注意，每个节点是包括互连线、接触点、和端子的构成元件。
前置放大器141感测并放大来自存储单元MC的多个信号(电压或电流)。前置放大器141在节点NDe和NDf中保持被感测放大的信号。
感测放大器142感测被提供给节点NDe和NDf的信号(电压或电流)，并放大被感测的信号。
感测放大器142基于被感测放大的信号来区分存储单元MC中的数据。存储单元MC中的数据作为信号DO和DOB被输出到读电路14的外部。
如上文所描述的，读电路14使用前置放大器141和感测放大器142来读取存储单元MC(存储单元阵列)中的数据。
<感测放大器>
将参考图7描述根据该实施例的存储设备的感测放大器(后置级感测放大器电路)的配置的示例。
图7是用于说明根据该实施例的存储设备的感测放大器的配置的电路图。如图7所示，感测放大器142包括多个晶体管TR1至TR18。
晶体管TR1、TR2、TR3、TR4、TR5和TR6例如是具有p型传导性的场效应晶体管(例如，MOS晶体管)。晶体管TR7、TR8、TR9、TR10、TR11、TR12、TR13、TR14、TR15、TR16、TR17和TR18例如是具有n型传导性的场效应晶体管(例如，MOS晶体管)。
晶体管TR1至TR18中的每一个包括多个端子(例如，源极和漏极)和栅极。
晶体管TR1的一个端子(源极和漏极中的一个)被连接到电压(例如，电源电压)VDD被施加到的端子。电压VDD被提供到晶体管TR1的一个端子(源极和漏极中的一个)。电源电压VDD被施加到的端子(或节点)在下文中将被表示为电源端子(或电源节点)VDD。
晶体管TR1的另一个端子(源极和漏极中的另一个)被连接到节点ND1。
信号LATNB被提供到晶体管TR1的栅极。信号LATNB例如是(将在稍后描述的)信号LATN的反信号。
晶体管TR2的一个端子被连接到节点ND1。晶体管TR2的另一个端子被连接到节点ND2。晶体管TR2的栅极被连接到节点ND3。
晶体管TR3的一个端子被连接到节点ND1。晶体管TR3的另一个端子被连接到节点ND3。晶体管TR3的栅极被连接到节点ND2。
晶体管TR4的一个端子被连接到节点ND3。晶体管TR4的另一个端子被连接到节点ND2。信号SEN被提供到晶体管TR4的栅极。信号SEN例如是指示感测被提供到节点NDe和NDf的电压的处理(其在下文中将被称为感测处理)的开始(感测放大器142的激活)的信号。
晶体管TR5的一个端子被连接到电源端子VDD。电源电压VDD被提供到晶体管TR5的一个端子。晶体管TR5的另一个端子被连接到节点ND2。信号SEN被提供到晶体管TR5的栅极。
晶体管TR6的一个端子被连接到电压端子VDD。电源电压VDD被提供到晶体管TR6的一个端子。晶体管TR6的另一个端子被连接到节点ND3。信号SEN被提供到晶体管TR6的栅极。
晶体管TR7的一个端子被连接到节点ND2。晶体管TR7的另一个端子被连接到节点ND4。晶体管TR7的栅极被连接到节点ND3。
晶体管TR8的一个端子被连接到节点ND3。晶体管TR8的另一个端子被连接到节点ND5。晶体管TR8的栅极被连接到节点ND2。
晶体管TR9的一个端子被连接到节点ND4。晶体管TR9的另一个端子被连接到接地电压VSS被施加到的端子。接地电压VSS被提供到晶体管TR9的一个端子。接地电压VSS被施加到的端子(或节点)在下文中将被表示为接地端子(或接地节点)VSS。信号LATN被提供到晶体管TR9的栅极。信号LATN例如是指示感测处理的结束的信号。
晶体管TR10的一个端子被连接到节点ND5。晶体管TR10的另一个端子被连接到接地端子VSS。信号LATN被提供到晶体管TR10的栅极。
晶体管TR11的一个端子被连接到节点ND4。晶体管TR11的另一个端子被连接到节点ND6。信号SEN2被提供到晶体管TR11的栅极。信号SEN2例如是与信号SEN一起指示感测处理的开始的信号。
晶体管TR12的一个端子被连接到节点ND5。晶体管TR12的另一个端子被连接到节点ND7。信号SEN2被提供到晶体管TR11的栅极。
晶体管TR13的一个端子被连接到节点ND6。晶体管TR13的另一个端子被连接到接地端子VSS。接地电压VSS被提供到晶体管TR13的另一个端子。晶体管TR13的栅极被连接到节点NDe。来自前置放大器141的信号(电压)VSMPL经由节点NDe被提供到晶体管TR13的栅极。晶体管TR13的栅极变成感测放大器142的一个输入端子。晶体管TR13用作用于从前置放大器141到感测放大器142的信号(电压VSMPL)的输入部。
晶体管TR14的一个端子被连接到节点ND7。晶体管TR14的另一个端子被连接到接地端子VSS。接地电压VSS被提供到晶体管TR14的另一个端子。晶体管TR14的栅极被连接到节点NDf。来自前置放大器141的信号(电压)VEVAL经由节点NDf被提供到晶体管TR14的栅极。晶体管TR14的栅极变成感测放大器142的另一个输入端子(输入部)。晶体管TR14用作用于从前置放大器141到感测放大器142的信号(电压VEVAL)的输入单元。
晶体管TR15的一个端子被连接到节点ND6。晶体管TR15的另一个端子被连接到晶体管TR16的一个端子。信号SHFTDOB被提供到晶体管TR15的栅极。信号SHFTDOB例如是指示感测放大器142是否通过偏移(偏置)与节点NDe的电压VSMPL对应的值来感测该值的信号。
晶体管TR16的另一个端子被连接到接地端子VSS。电压VSHFTa被提供到晶体管TR16的栅极。电压VSHFTa例如是指示节点NDe的电压VSMPL(或与电压VSMPL对应的值)的偏移值(偏置量)的信号电压。
晶体管TR17的一个端子被连接到节点ND7。晶体管TR17的另一个端子被连接到晶体管TR18的一个端子。信号SHFTDO被提供到晶体管TR17的栅极。信号SHFTDO是信号SHFTDO的反信号。信号SHFTDO例如是指示感测放大器142是否通过偏移(偏置)节点NDf的电压VEVAL(或与电压VEVAL对应的值)来感测该值的信号。
晶体管TR18的另一个端子被连接到接地端子VSS。电压VSHFTb被提供到晶体管TR18的栅极。
电压VSHFTb是指示与节点NDf的电压VEVAL对应的值的偏移值的电压。
感测放大器142的输出端子OT1被连接到节点ND2。信号DO从输出端子OT1输出到感测放大器142的外部。
感测放大器142的输出端子OT2被连接到节点ND3。信号DOB从输出端子OT2输出到感测放大器142的外部。信号DOB是信号DO的反信号。
在该实施例中，晶体管TR15和TR16用作偏移电路72a。
包括晶体管TR15和TR16的偏移电路72a将给定偏移值(偏移电流)添加到根据节点NDe的电压VSMPL的来自晶体管TR13的输出(电流)。这使得可以在感测放大器142内等效地偏移电压VSMPL的值。要被偏移电路72a添加的偏移量根据信号VSHFT的电压值来设定。
在该实施例中，晶体管TR17和TR18用作偏移电路72b。
包括晶体管TR17和TR18的偏移电路72b将给定偏移值添加到与节点NDf的电压VEVAL对应的来自晶体管TR14的输出(电流)。这使得可以在感测放大器142内等效地偏移电压VEVAL的值。要被偏移电路72b添加的偏移量根据信号VSHFT的电压值来设定。
图7中的感测放大器142可以将节点NDe的电压VSMPL的幅度与节点NDf的电压VEVAL的幅度进行比较。
感测放大器142可以将基于比较结果的信号作为信号DO和DOB分别输出到输出端子OT1和OT2。
<前置放大器>
将参考图8描述根据该实施例的存储设备的前置放大器(前置级感测放大器电路)的配置的示例。
图8是用于说明根据该实施例的MRAM的前置放大器的配置的示例的电路图。
采用图8中的配置，前置放大器141可以感测、放大、和保持基于存储单元中的数据(MTJ元件的电阻状态)的来自存储单元MC的信号作为感测结果。
如图8所示，感测放大器142包括多个晶体管TRa、TRb、TRc、TRd、TRe、TRf、TRg、TRh、TRi、TRp和TRq。晶体管TRa、TRb、TRe、TRf、TRh、TRp和TRq例如是具有n型传导性的场效应晶体管(例如，MOS晶体管)。晶体管TRc、TRd、TRg和TRi例如是具有p型传导性的场效应晶体管(例如，MOS晶体管)。
晶体管TRa、TRb、TRc、TRd、TRe、TRf、TRg、TRh、TRi、TRp和TRq中的每一个包括多个端子(源极和漏极)和栅极。
晶体管TRa的一个端子经由节点DNa被连接到位线BL。晶体管TRa的另一个端子被连接到节点NDb。信号REN被提供到晶体管TRa的栅极。信号REN例如是指示来自存储单元MC的数据读操作的开始和结束的信号。
晶体管TRb的一个端子被连接到节点NDb。晶体管TRb的另一个端子被连接到节点NDc。信号VCLMP被提供到晶体管TRb的栅极。信号VCLMP例如是用于将经由晶体管TRa和TRb被施加到存储单元MC的电压调节(钳位)到预定幅度的信号。
晶体管TRc的一个端子被连接到节点NDc。晶体管TRc的另一个端子被连接到电源端子VDD。晶体管TRc的栅极被连接到节点NDc。
晶体管TRd的一个端子被连接到电源端子VDD。晶体管TRd的另一个端子被连接到节点NDd。晶体管TRd的栅极被连接到节点NDc。
晶体管TRc和TRd用作电流镜电路70。包括晶体管TRc和TRd的电流镜电路70被配置为在执行读操作时使得与在存储单元MC中流动的电流(在下文中也被称为单元电流)对应的电流(在下文中也被称为镜像电流或复制电流)Imr流入节点NDd。
电流镜电路70中的镜像电流Imr与单元电流Icell之间的电流比根据两个晶体管TRc和TRd的栅极尺寸(例如，栅极宽度)之间的比率来设定。在该实施例中，例如，晶体管TRd的栅极宽度被设定为与晶体管TRc的栅极宽度基本上相同的栅极宽度。在这种情况下，镜像电流Imr的幅度与单元电流的幅度基本上相同。
晶体管TRe的一个端子被连接到节点NDd。晶体管TRe的另一个端子被连接到接地端子VSS。晶体管TRe的栅极被连接到节点NDe。当(稍后将描述的)晶体管TRg和TRf处于ON状态时，晶体管TRe的栅极经由处于ON状态的晶体管TRg和TRf被电连接到节点NDd(以及晶体管TRe的一个端子)。在这种情况下，晶体管TRe被二极管连接到节点NDd。晶体管TRe也将被称为二极管接法晶体管TRe。
晶体管TRf的一个端子被连接到节点NDd。晶体管TRf的另一个端子被连接到节点NDe。信号S1被提供到晶体管TRf的栅极。
晶体管TRg的一个端子被连接到节点NDd。晶体管TRg的另一个端子被连接到节点NDe。信号S1b被提供到晶体管TRg的栅极。信号S1b是信号S1的反信号。
晶体管TRg和TRf用作MOS开关(开关元件)SW1。MOS开关SW1控制节点NDd与节点NDe之间的电连接和电断开。可以控制晶体管TRg和TRf以通过具有互补关系的信号S1和S1b来被同时设定在ON状态或OFF状态。
晶体管TRh的一个端子被连接到节点NDd。晶体管TRh的另一个端子被连接到节点NDf。信号S2被提供到晶体管TRf的栅极。
晶体管TRi的一个端子被连接到节点NDd。晶体管TRi的另一个端子被连接到节点NDf。信号S2b被提供到晶体管TRi的栅极。信号S2b是信号S2的反信号。
晶体管TRh和TRi用作MOS开关SW2。MOS开关SW2控制节点NDd与节点NDf之间的电连接和电断开。可以控制晶体管TRh和TRi以通过具有互补关系的信号S2和S2b来被同时设定在ON状态或OFF状态。
节点NDe和NDf用作前置放大器141的输出端子。
节点NDe被连接到(如上所述的)感测放大器142的晶体管TR13的栅极(感测放大器142的一个输入端子)。节点NDe包括电容分量C1。例如，电容分量C1是节点NDe的互连电容(互连线和端子的寄生电容)。电容分量C1的大小(以及电容分量C1的充电时间)被设定成使得晶体管TRe和TR13可通过被保持在电容分量C1中的电压(例如，节点NDe的充电电压)来驱动。
节点NDf被连接到上文所描述的感测放大器142的晶体管TR14的栅极(感测放大器的另一个输入端子)。节点NDf包括电容分量C2。例如，电容分量C2是节点NDf的互连电容(互连线和端子的寄生电容)。电容分量C2的大小(以及电容分量C2的充电时间)被设定成使得晶体管TR14可通过被保持在电容分量C2中的电压(例如，节点NDf的充电电压)来驱动。
注意，电容分量C1和C2中的每一个不限于节点的互连电容，并且可以是被连接到节点NDe或NDf的元件(例如，电容器)。
节点NDe和NDf中的每一个可以保持由电容分量C1或C2感测到的信号。
节点NDe可以用电容分量C1来保持在第一处理时对单元电流Icell的感测结果。例如，用被提供到节点NDe的电流来对节点NDe充电。这使得节点NDe保持电容分量C1中的电压VSMPL作为感测结果。
节点NDf可以用电容分量C2来保持在第一处理之后执行的第二处理时对单元电流Icell的感测结果。例如，用被供到节点NDf的电流来对节点NDf充电。这使得节点NDf保持电容分量C2中的电压VEVAL作为感测结果。
在根据该实施例的MRAM 1中，前置放大器141包括偏移电路71a。在实施例中，前置放大器141可以通过使用偏移电路71a来控制二极管接法晶体管TRe的电流驱动力。
偏移电路71a被连接到节点NDd、节点NDe和接地端子VSS。
偏移电路71a包括晶体管TRp和TRq。
晶体管TRp的一个端子被连接到节点NDd。晶体管TRp的另一个端子被连接到晶体管TRq的一个端子。晶体管TRq的另一个端子被连接到接地端子VSS。晶体管TRp的栅极被连接到节点NDe(和晶体管TRe的栅极)。信号OFST1被提供给晶体管TRq的栅极。
根据信号OFST1的信号电平来激活或不激活偏移电路71a。晶体管TRq是根据信号OFST1的信号电平来被开/关控制的。
偏移电路71a将给定大小的偏移值添加到基于所选择的单元MC-s中的单元电流Icell的镜像电流Imr上以偏移由前置放大器141获得的感测结果。偏移电路71a使得偏移电流Iofst1从节点NDd流到接地端子VSS以将偏移值添加到电流Imr上。
在处于激活状态的偏移电路71a中，偏移电流Iofst1从节点NDd经由晶体管TRp和TRq的电流路径(沟道)流到接地端子VSS。
当偏移电路71被设定在激活状态时，信号OFST1的信号电平被设定在“H(高)”电平。晶体管TRq通过“H”电平信号OFST1被设定在ON状态。处于ON状态的晶体管TRq将晶体管TRp电连接到接地端子VSS。在这种情况下，偏移电流Iofst1在晶体管TRp和TRq的电流路径中流动。
偏移电路71a将电流Iofst1从节点NDd拉到接地端子VSS。
当偏移电路71a被设定在非激活状态时，信号OFST1的信号电平被设定在“L(低)”电平。“L”电平信号OFST1将晶体管TRq设定在OFF状态。处于OFF状态的晶体管TRq将晶体管TRp与接地端子电断开。在这种情况下，偏移电流Iofst1不在晶体管TRp和TRq的电流路径中流动。
例如，偏移电流Iofst1的电流值小于镜像电流(从晶体管TRd输出的电流)Imr的电流值。偏移电流Iofst1的电流值的大小根据晶体管TRp的电流驱动力来设定。
晶体管TRp的电流驱动力可以根据晶体管TRp的栅极尺寸(晶体管TRp的栅极宽度)来设定。晶体管TRp的栅极宽度小于晶体管TRe的栅极宽度。例如，晶体管TRp的栅极宽度被设定为晶体管TRe的栅极宽度的大约0.1倍至0.2倍。在这种情况下，偏移电流Iofst1的电流值是从晶体管TRd输出的电流Imr的电流值的大约0.1倍至0.2倍。
以这种方式，基于晶体管TRp的栅极尺寸来设定偏移电流Iofst1的电流值的上限。
偏移电流Iofst1的电流值根据被施加到晶体管TRp的栅极的节点NDe的电位改变，其中，基于晶体管TRp的栅极尺寸的电流值是上限。
以这种方式，在该实施例中，偏移电路71a可以增加晶体管(二极管接法晶体管)TRe的驱动力。
以上配置允许前置放大器141在(稍后将描述的)基于自参考方案的读操作时在节点NDe和节点NDf中分别保持与给定存储单元MC中的多个单元电流分别对应的多个信号(电压)。
节点NDe的电位于存储单元MC中的单元电流Icell和前置放大器141中的镜像电流Imr相对应。因此，节点NDe的电位包括在存储单元MC和前置放大器141中的元件(例如，晶体管TR)之中的特性变化的影响。因此，在存储单元MC和晶体管TR之中的特性变化的影响可以被反映在偏移电流Iofst1的电流值中。
由于该原因，根据该实施例的MRAM 1可以通过使用偏移电路71a来减小在存储单元MC和晶体管TR之中的PVT(工艺-电压-温度)变化对于感测结果的影响。
因此，根据该实施例的MRAM 1可以自动减小在存储单元MC和晶体管TR之中的特性变化对于感测结果的不利影响。这允许根据该实施例的MRAM 1缩短节点NDe和NDf的充电时间(信号电压的上升时间和下降时间)。
根据该实施例的MRAM 1可以通过在前置放大器141中提供偏移电流Iofst1来增加电压VSMPL与电压VEVAL之间的电位差。这允许根据该实施例的MRAM 1提高读裕度。这允许根据该实施例的MRAM 1提高数据读取的可靠性。
根据该实施例的MRAM 1可以通过使用包括偏移电路71的前置放大器141来改进读操作特性。
(1b)操作
将参考图9、图10、图11和图12描述根据该实施例的存储设备(例如，MRAM)的操作的示例。下面将描述根据实施例的MRAM中的存储单元MC中的数据读操作。
注意，在根据该实施例的MRAM中，数据通过已知的数据写入技术被写入存储单元MC。因此，将省略数据写操作的描述。
(1b-1)基于自参考方案的读操作
图9是用于说明根据该实施例的MRAM中的基于自参考方案的读操作的流程图。图9示出了在从给定存储单元MC中读取数据时执行的各种类型的处理。
<ST10>
如图9所示，在基于自参考方案的读操作中，在步骤ST10中，MRAM1从存储单元(所选择的单元)MC-s读取第一数据作为数据读取目标(在下文中也将被称为第一单元访问处理)。控制电路17控制读电路14(例如，前置放大器141)以执行第一单元访问处理。
第一单元访问处理包括通过访问所选择的单元MC-s来将前置放大器141的节点NDe充电到基于被存储在所选择的单元MC-s中的数据(在本文中被称为用户数据)的电压VSMPL的处理。
以这种方式，在第一单元访问处理中，控制电路17将节点NDe充电到基于步骤ST10中被存储在所选择的单元MC-s中的数据的电压VSMPL。作为结果，在第一单元访问处理中，前置放大器141感测电压VSMPL作为来自所选择的单元MC-s的信号。
<ST20>
在基于自参考方案的读操作中，在步骤ST20中，MRAM 1执行针对所选择的单元MC-s的预定数据写入(在下文中被称为重置写入处理)。
控制电路17控制写电路13以用于重置写入处理。
重置写入处理包括通过将预定数据(在下文中被称为参考数据或重置数据)写入所选择的单元MC-s来重置被存储在所选择的单元MC-s中的数据的处理。
在该实施例中，通过重置写入处理，“0”数据被写入所选择的单元MC-s。然而注意，通过重置写入处理，“1”数据也可被写入所选择的单元MC-s。
<ST30>
在基于自参考方案的读操作中，在重置写入处理之后，在步骤ST30中，MRAM 1执行关于所选择的单元MC-s的第二次数据读取(在下文中也被称为第二单元访问处理)。控制电路17控制读电路14(例如，前置放大器141)以用于第二单元访问处理。
第二单元访问处理包括访问所选择的单元MC-s并将前置放大器141的节点NDf充电到基于所选择的单元MC-s中的数据的电压VEVAL的处理。
以这种方式，在第二单元访问处理中，，控制电路17将节点NDf充电到基于在步骤ST20中被写入所选择的单元MC-s的参考数据的电压VEVAL。作为结果，在第二单元访问处理中，前置放大器141感测电压VEVAL作为来自所选择的单元MC-s的信号。
在该实施例中，控制电路17在第二单元访问处理中控制前置放大器141的偏移电路71a的操作。偏移电路71a在第二单元访问处理时将给定大小的偏移值添加到感测结果(例如，基于单元电流的镜像电流)。
<ST40>
在基于自参考方案的读操作中，在步骤ST40中，MRAM 1执行感测处理。控制电路17控制读电路14(例如，感测放大器142)以用于感测处理。
感测处理包括将在步骤ST10中被充电到节点NDe的电压VSMPL与在步骤ST30中被充电到节点NDf的电压VEVAL进行比较的处理。采用该处理，感测放大器142确定被存储在所选择的单元MC-s中的数据(用户数据)是否与参考数据相同。
如上所述，根据该实施例的MRAM 1可以通过基于自参考方案的读操作来从所选择的单元MC-s中读取数据。
(1b-2)操作示例
图10是用于说明根据该实施例的MRAM的读操作的时序图。图10示出了在图9所示的基于自参考方案的读操作中的各种类型的处理中被提供给前置放大器141和感测放大器142的各种类型的信号和被充电到节点NDe和NDf的电压。注意，在图10中的情况下，示出了在重置写入处理中“0”数据作为参考数据被写入所选择的单元MC-s作为读取目标的示例。
在发出对用于根据该实施例的MRAM 1的操作的请求时，外部设备9向根据实施例的MRAM 1发送命令CMD、地址ADR、和控制信号CNT。MRAM 1接收命令CMD、地址ADR、和控制信号CNT。控制电路17根据命令CMD执行针对基于地址ADR的存储单元(所选择的单元)的操作。
当命令CMD指示读操作时，在根据该实施例的MRAM 1中，控制电路17执行用于执行基于自参考方案的读操作的各种类型的控制。
<时间t0至时间t3:S10>
如图10所示，在基于自参考方案的读操作时，控制电路17基于用于基于自参考方案的读操作的处理序列，在包括从时间t0至时间t2的间隔的时段中执行第一单元访问处理(第一次数据读取)。
控制电路17激活读电路14的前置放大器141。前置放大器141在控制电路17的控制下控制各种类型的信号的信号电平。
在时间t0，前置放大器141将信号REN的信号电平从“L”电平改变到“H”电平。在前置放大器141中，晶体管TR1被设定在ON状态。前置放大器141将预定电压VCLMP施加到晶体管TR2的栅极。晶体管TR2控制被连接到所选择的单元MC-s的位线(所选择的位线)BL的电位。
例如，读电路14(例如，前置放大器141)将接地电压VSS施加到被连接到所选择的单元MC-s的字线(所选择的字线)WL。采用该操作，预定电压(在下文中也被称为读取电压)被施加到读取目标所选择的单元MC-s。
读取电压(或由读取电压产生的电流)的施加将所选择的单元MC-s中的开关元件20设定在ON状态。这使得所选择的单元MC-s访问前置放大器141。
图11示意性地示出在基于自参考方案的读操作中的第一单元访问处理时在根据该实施例的MRAM中的前置放大器的内部状态。
如图11所示，所选择的单元MC-s经由处于ON状态的晶体管TRa和TRb被电连接到前置放大器141中的电流镜电路70的晶体管TRc。
在时间t0之后，单元电流Icell1在(位线BL与字线WL之间的)所选择的单元MC-s中流动。单元电流Icell1的电流值与所选择的单元MC-s中的用户数据(MTJ元件的电阻状态)相对应。节点NDc的电位(电压值)根据单元电流Icell1的幅度来变化。
包括晶体管TRc和TRd的电流镜电路70使得基于单元电流Icell1的镜像电流Imr1(节点NDc的电位)流入节点NDd。当晶体管TRd的栅极尺寸(例如，栅极宽度)与晶体管TRc的栅极尺寸(例如，栅极宽度)基本上相同时，从晶体管TRd输出的镜像电流Imr1的电流值基本上等于单元电流Icell1的电流值。
前置放大器141将信号S2的信号电平设定在“L”电平，并将信号S2b的信号电平设定在“H”电平。这将MOS开关SW2的晶体管TRh和TRi设定在OFF状态。节点NDd通过处于OFF状态的MOS开关SW2而与节点NDf电断开。
在时间t1，前置放大器141将信号S1的信号电平从“L”电平改变到“H”电平，并将信号S1b的信号电平从“H”电平改变到“L”电平。这将MOS开关SW1的晶体管TRf和TRg设定在ON状态。节点NDd经由处于ON状态的MOS开关SW1被电连接到节点NDe。
在该实施例中，前置放大器141在第一单元访问处理时将信号OFST1的信号电平维持在“L”电平。这将偏移电路71a设定在非激活状态。在晶体管TRp中没有电流流动。
因此，在第一访问处理时，偏移电路71a不向镜像电流Imr1施加偏移电流Iofst1。
镜像电流Imr1作为电流Ismpl1从节点NDd经由处于ON状态的MOS开关SW1流到节点NDe。用所提供的电流Ismpl1来对节点NDe的电容分量C1充电。流入节点NDe的电流Ismpl1的电流值基本上等于从电流镜电路70输出的镜像电流Imr1的电流值。
采用该操作，节点NDe的电容分量C1被充电到具有给定电压值的电压(在下文中也被称为充电电压)VSMPL。例如，电压VSMPL的电压值(节点NDe的电位)从接地电压VSS上升到给定电压值。
充电电压VSMPL的电压值可以具有与电流Ismpl1的电流值对应的大小。节点NDe的电压VSMPL的电压值在所选择的单元MC-s中的用户数据是“0”数据时与所选择的单元MC-s中的用户数据是“1”数据时之间稍微不同。
例如，“0”数据被存储在所选择的单元MC-s中时的电压VSMPL的电压值是“V1”。“1”数据被存储在所选择的单元MC-s中时的电压VSMPL具有比电压值V1低了值δa(>0)的电压值(V1-δa)。
例如，节点NDe的电压VSMPL的电压值在时间ta稳定。
随后，在时间2，前置放大器141将信号S1的信号电平从“H”电平改变到“L”电平，并将信号S1b的信号电平从“L”电平改变到“H”电平。
这将MOS开关SW1的晶体管TRg和TRf设定在OFF状态。节点NDe通过处于OFF状态的MOS开关SW1而与节点NDd电断开。结果，节点NDe的充电停止。
在时间t3，前置放大器141将信号REN的信号电平从“H”电平改变到“L”电平。这将晶体管TRa设定在OFF状态。前置放大器141通过处于OFF状态的晶体管TRa而与所选择的单元MC-s电断开。
结果，电流(和电压)从前置放大器141到所选择的单元MC-s的提供停止。
以这种方式，基于自参考方案的读操作中的第一单元访问处理终止。
<时间t4至时间t5:S20>
在根据该实施例的MRAM 1中的基于自参考方案的读操作中，控制电路17在从时间t4至时间t5的间隔中执行重置写入处理。
在时间t4，控制电路17将用于写电路13的控制信号CNT-WR的信号电平从“L”电平改变到“H”电平。这将写电路13设定在激活状态。写电路13在提供了写电流时将参考数据(例如，“0”数据)写入所选择的单元MC-s。这将所选择的单元MC-s设定在重置状态(参考数据保持状态)。
注意，在重置写入处理中，前置放大器141的节点NDf被设定在浮动状态。由于该原因，节点NDf的电位可以降低到例如接近接地电压VSS。
在时间t5，控制电路17将信号CNT-WR的信号电平从“H”电平改变到“L”电平。“L”电平信号CNT-WR将写电路13设定在非激活状态。写电路13停止向所选择的单元MC-s提供写电流。
以这种方式，基于自参考方案的读操作中的重置写入处理终止。
<时间t6至时间t9:S30>
在MRAM 1中的基于自参考方案的读操作时，控制电路17在从时间t6至时间t9的间隔中执行第二单元访问处理。
控制电路17激活前置放大器141。前置放大器141在控制电路17的控制下控制各种类型的信号的信号电平。
在时间t6，前置放大器141将信号REN从“L”电平改变到“H”电平。晶体管TRa被设定在ON状态。预定电压被施加到所选择的单元MC-s。所选择的单元MC-s中的开关元件20通过所施加的电压(或电流)而被设定在ON状态。这使得前置放大器141访问所选择的单元MC-s。
图12示意性地示出在基于自参考方案的读操作中的第二单元访问处理时在根据该实施例的MRAM中的前置放大器的内部状态。
如图12所示，在第二访问处理时，基于参考数据(在这种情况下是“0”数据)的单元电流Icell2在所选择的单元MC-s中流动。电流镜电路70使得基于单元电流Icell2(参考电流Iref)的镜像电流Imr2流入节点NDd。
晶体管TRe根据被施加到栅极的电压VSMPL而使电流Ix从节点NDd流到接地端子VSS。
前置放大器141将信号S1的信号电平设定在“L”电平，并将信号S1b的信号电平设定在“H”电平。这将MOS开关SW1的晶体管TRf和TRg设定在OFF状态。节点NDe通过处于OFF状态的MOS开关SW1而与节点NDd电断开。节点NDe维持充电状态(电压VSMPL的保持状态)。
在时间t7，前置放大器141将信号S2的信号电平从“L”电平改变到“H”电平，并将信号S2b的信号电平从“H”电平改变到“L”电平。这将MOS开关SW2的晶体管TRr和TRi设定在ON状态。节点NDd经由处于ON状态的MOS开关SW2被电连接到节点NDf。
这使电流Ieval1流入节点NDf。
在该实施例中，在第二单元访问处理时，控制电路17使前置放大器141偏移(移位)单元电流Icell2。
前置放大器141将信号OFST1的信号电平从“L”电平改变到“H”电平。“H”电平信号OFST1激活偏移电路71a。“H”电平信号OFST1被提供到偏移电路71a的晶体管TRq的栅极。这将晶体管TRq设定在ON状态。
偏移电路71a的晶体管TRp经由处于ON状态的晶体管TRq被连接到接地端子VSS。这使晶体管TRp输出偏移电流Iofst1。
如上所述，偏移电流Iofst1具有与晶体管TRp的电流驱动力(例如，晶体管TRp的栅极宽度)和栅极电压对应的电流值。例如，晶体管TRp的栅极宽度被设定为晶体管TRd的栅极宽度的大约0.1倍至0.2倍。在这种情况下，偏移电流Iofst1的电流值是从晶体管TRd输出的镜像电流Imr2的电流值的大约0.1倍至0.2倍。
偏移电流Iofst1的电流值根据被施加到晶体管TRe的栅极的电压VSMPL而变化。
偏移电路71a将偏移电流Iofst1施加到节点NDd。采用该操作，偏移电流Iofst1被添加到基于单元电流Icell的镜像电流Imr2。偏移电流Iofst1从节点NDd经由处于ON状态的晶体管TRp和TRq流到接地端子VSS。以这种方式，在偏移电路71a中，处于ON状态的晶体管TRp和TRq将流入节点NDd的镜像电流Imr2的一部分(偏移电流Iofst1)拉到接地端子VSS。
结果，在第二单元访问处理时的镜像电流Imr2根据与晶体管TRe的驱动力对应的电流Ix和与晶体管TRp的驱动力对应的偏移电流Iofst1来偏移。
以这种方式，在该实施例中，晶体管TRp可以增加晶体管TRe的驱动力(输出电流)。
在第二单元访问处理时，晶体管TRp被在第一单元访问处理时获得的充电电压VSMPL驱动。充电电压VSMPL可包括在所选择的单元和前置放大器中的元件之中的变化(例如，PVT变化)的影响。因此，特性变化的影响可以被反映在偏移电流Iofst1的电流值中。
用偏移电流Iofst1被施加到的电流Ieval1来对节点NDf的电容分量C2充电。节点NDf的充电电压VEVAL在时间tb饱和。
在第二单元访问处理时，来自由充电电压VSMPL驱动的晶体管TRe的电流Ix被施加到流入节点NDf的电流。将充电电压VSMPL施加到栅极将使晶体管TRe流动电流Ix。电流Ix的电流值与充电电压VSMPL的电压值V1或电压值V1-δa相对应。
另外，在偏移电路71a中，充电电压VSMPL被施加到晶体管TRp的栅极。因此，偏移电流Iofst1的电流值与充电电压VSMPL的电压值V1或电压值V1-δa相对应。
如上所述，根据在第一单元访问处理时的所选择的单元MC-s中的用户数据，节点NDe的充电电压VSMPL包括在用户数据是“1”数据时被设定的电压VSMPL的电压值与在用户数据是“1”数据时被设定的电压VSMPL的电压值之间的微小差异δa。该差异δa引起在第二单元访问处理时在晶体管TRe和TRp中流动的电流的幅度的变化。因此，流入节点NDf的电流(被提供到电容分量C2的电流)Ieval1的幅度根据所选择的单元MC-s中的用户数据来改变。
以这种方式，在充电之后的节点NDf的电压VEVAL的电压值根据通过第一单元访问处理获得的感测结果(VSMPL)来改变。
例如，在充电电压VSMPL的电压值是“V1”时(在用户数据是“0”数据时)的电流Ix的电流值大于在充电电压VSMPL的电压值是“V1-δa”时(在用户数据是“1”数据时)的电流Ix的电流值。
另外，在充电电压VSMPL的电压值是“V1”时的偏移电流Iofst1的电流值大于在充电电压VSMPL的电压值是“V1-δa”时的偏移电流Iofst1的电流值。
当在(在重置写入处理之后的)第二单元访问处理时在所选择的单元MC-s中的数据与在(在重置写入处理之前的)第一单元访问处理时在所选择的单元MC-s中的数据相同时，节点NDf的充电电压VEVAL的电压值是电压值V2。
当在第二单元访问处理时在所选择的单元MC-s中的数据与在第一单元访问处理时在所选择的单元MC-c中的数据不同时，节点NDf的充电电压VEVAL的电压值变为电压值V2-δb。
电压值V2大于电压值V2-δb。在第二单元访问处理中的充电电压VEVAL的电位差δb相对于在第一单元访问处理中的充电电压VEVAL的电位差δa足够大。
如上文所描述的，在该实施例中，在第二单元访问处理时，基于单元电流Icell2的镜像电流Imr2被偏移了偏移电流Iofst1。
采用该操作，电压值V2变得大于电压值V1和电压值V1-δa，并且电压值V2-δb变得小于电压值V1和电压值V1-δa。
在节点NDf的充电电压VEVAL的电压值稳定之后，在时间t8，前置放大器141将信号S2的信号电平从“H”电平改变到“L”电平，并将信号S2b的信号电平从“L”电平改变到“H”电平。MOS开关S2的晶体管TRh和TRi被设定在OFF状态。处于OFF状态的MOS开关S2将节点NDf与节点NDd电断开。
结果，节点NDf的充电停止。
前置放大器141将信号OFST1的信号电平从“L”电平改变到“H”电平。“H”电平信号OFST1将晶体管TRq设定在OFF状态。这将偏移电路71a设定在非激活状态。
结果，向节点NDd提供偏移电流Iofst1停止。
在时间t9，前置放大器141将信号REN的信号电平从“H”电平改变到“L”电平。这将晶体管TRa设定在OFF状态。处于OFF状态的晶体管TRa将前置放大器141与所选择的单元MC-s电断开。
结果，从前置放大器141到所选择的单元MC-s的电流(和电压)的提供停止。
以这种方式，基于自参考方案的读操作中的第二单元访问处理终止。
<时间t10至时间t15:S40>
在根据该实施例的MRAM 1的自参考读操作中，控制电路17在从时间t10至时间t15的间隔中执行感测处理。
在时间t10之前的间隔(从时间t0至时间t9的间隔)中，在图7中的感测放大器142中，“L”电平信号SEN将晶体管TR4、TR5和TR6设定在ON状态。节点ND2经由处于ON状态的晶体管TR4被电连接到节点ND3。
处于ON状态的晶体管TR5和TR6将节点ND2和ND3预充电到大约电源电压VDD。
在时间t10，感测放大器142将信号SEN2的信号电平从“L”电平改变到“H”电平。“H”电平信号SEN2将晶体管TR9和TR10设定在ON状态。
节点ND2和ND4经由处于ON状态的晶体管TR9被电连接到节点ND6。
节点ND3和ND5经由处于ON状态的晶体管TR10被电连接到节点ND7。
在时间t11，感测放大器142将信号SEN的信号电平从“L”电平改变到“H”电平。“H”电平信号SEN将晶体管TR4、TR5和TR6设定在OFF状态。采用该操作，处于OFF状态的晶体管TR5和TR6停止向节点ND2和ND3提供电源电压VDD。节点ND2通过处于OFF状态的晶体管TR4而与节点ND3电断开。
注意，在从时间t10至时间t11的间隔中，信号LATN的信号电平被设定在“L”电平，并且信号LATNB的信号电平被设定在“H”电平。这在从时间t10至时间t11的间隔中将晶体管TR1、TR11和TR12设定在OFF状态。
节点ND2和ND4经由处于ON状态的晶体管TR9被电连接到节点ND6。节点ND3和ND5经由处于ON状态的晶体管TR10被电连接到节点ND7。
节点NDe的电压VSMPL被施加到晶体管TR13的栅极。晶体管TR13使与电压VSMPL的电压值对应的电流I1流入节点ND2。
节点NDf的电压VEVAL被施加到晶体管TR14的栅极。晶体管TR14使与电压VEVAL的电压值对应的电流I2流入节点ND3。
在该实施例中，在由感测放大器142进行感测处理时，偏移电路72a和72b基于信号SHFTDO和SHFTDOB来操作。为了使电流I1和I2偏移，激活两个偏移电路72a和72b中的一个。
例如，在第二单元访问处理时，当前置放大器141已通过使用偏移电流Iofst1来使单元电流Icell2(镜像电流Imr2)偏移时，信号SHFTDO的信号电平被设定在“H”电平，并且信号SHFTDOB的信号电平被设定在“L”电平。这激活在晶体管TR14侧的偏移电路72b并且未激活在晶体管TR13侧的偏移电路72a。
在偏移电路72a中，“L”电平信号SHFTDOB将晶体管TR15设定在OFF状态。晶体管TR16通过处于OFF状态的晶体管TR17而与节点ND6电断开。因此，偏移电路72a不使任何偏移电流流动。
在偏移电路72b中，“H”电平信号SHFTDO将晶体管TR17设定在ON状态。晶体管TR18被电连接到节点ND7。晶体管TR18使与被施加到栅极的电压VSHFT对应的电流Ishftb流动。偏移电流Ishftb从节点ND7流到被连接到偏移电路72b的接地端子VSS。
结果，作为电流I2和电流Ishftb的和的电流I2+Ishftb流入节点ND3。
以这种方式，根据该实施例的MRAM 1可通过使用偏移电路72a和72b来使感测放大器142中的电流I1和I2中的一个偏移。这允许感测放大器142可靠地使电压VSMPL(电流Ismpl1和电流I1)的幅度与电压VEVAL(电流Ieval1和电流I2)的幅度不同。
这允许根据该实施例的MRAM 1进一步基于电压VSMPL和电压VEVAL来增加读裕度。
注意，偏移电流Ishft(Ishfta，Ishftb)的电流值根据电压VSHFT(VSHFTa，VSHFTb)的幅度来设定。电压VSHFT的幅度可以基于针对MRAM的测试过程、MRAM的规格、MRAM在使用后的调节等来适当地设定。然而注意，偏移电流Ishft的电流值被设定为电流I1和I2的电流值的大约0.1倍至0.2倍。
节点ND2的电位根据电流I1的幅度来改变。节点ND3的电位根据电流I2+Ishftb的幅度来改变。
电流I1与电流I2+Ishftb之间的幅度关系根据电压VSMPL的电压值和电压VEVAL的电压值来改变。
当电压VSMPL的电压值大于电压VEVAL的电压值时，电流I1的电流值大于电流I2+Ishftb的电流值。在这种情况下，节点ND2的电位的变化量(在这种情况下是放电量)大于节点ND3的电位的变化量(在这种情况下是放电量)。因此，节点ND2的电位低于节点ND3的电位。
当电压VSMPL的电压值小于电压VEVAL的电压值时，电流I1的电流值小于电流I2+Ishftb的电流值。在这种情况下，节点ND2的放电量小于节点ND3的放电量。因此，节点ND2的电位高于节点ND3的电位。
以这种方式，基于由前置放大器141感测的电压VSMPL与电压VEVAL之间的幅度关系，在节点ND2与节点ND3之间出现电位差。由于晶体管TR2、TR3、TR7和TR8的正反馈，节点DN2与节点ND3之间的电位差增加。
在时间t12，感测放大器142将信号LATN的信号电平从“H”电平改变到“L”电平，并将信号LATNB的信号电平从“L”电平改变到“H”电平。晶体管TR1、TR11和TR12被设定在ON状态。通过处于ON状态的晶体管，晶体管TR1、TR11和TR12将节点ND2和ND3电连接到电源端子VDD或接地端子VSS。
根据节点ND2与ND3之间的幅度关系，这将节点ND2和节点ND3的电位放大到电源电压VDD或接地电压VSS。
例如，当节点ND2的电位低于节点ND3的电位(电压VSMPL的电压值大于电压VEVAL的电压值)时，节点ND2的电位下降到大约接地电压VSS，并且节点ND3的电位上升到大约电源电压VDD。
在这种情况下，节点ND2被设定在“L”电平信号(数据)的保持状态，并且节点ND3被设定在“H”电平信号(数据)的保持状态。
例如，当节点ND2的电位高于节点ND3的电位(电压VSMPL的电压值小于电压VEVAL的电压值)时，节点ND2的电位上升到大约电源电压VDD，并且节点ND3的电位下降到大约接地电压VSS。
在这种情况下，节点ND2被设定在“H”电平信号的保持状态，并且节点ND3被设定在“L”电平信号的保持状态。
作为感测处理的结果，当节点ND2的电位低于节点ND3的电位时，信号DO的信号电平是“L”电平，信号DOB的信号电平是“H”电平。因此，“0”数据作为信号DO从感测放大器142的输出端子OT1输出，“1”数据作为信号DOB从感测放大器142的输出端子OT2输出。
与此相反，当节点ND2的电位高于节点ND3的电位时，信号DO的信号电平是“H”电平，信号DOB的信号电平是“L”电平。采用该操作，“1”数据作为信号DO从感测放大器142的输出端子OT1输出，“0”数据作为信号DOB从感测放大器142的输出端子OT2输出。
以这种方式，基于节点ND2和ND3的电位的信号被区分为所选择的单元MC-s中的用户数据(被读取数据)。
在时间t13，感测放大器142将信号LATN的信号电平从“H”电平改变到“L”电平，并将信号LATNB的信号电平从“L”电平改变到“H”电平。处于OFF状态的晶体管TR1、TR11和TR12将节点ND2和ND3与电源端子VDD和接地端子VSS电断开。
在时间t14，感测放大器142将信号SEN的信号电平从“H”电平改变到“L”电平。处于ON状态的晶体管TR2、TR3和TR4将节点ND2和ND3电连接到电源端子VDD。
在时间t15，感测放大器142将信号SEN2的信号电平从“H”电平改变到“L”电平。处于OFF状态的晶体管TR9和TR10将节点ND2与节点ND6电断开，并将节点ND3与节点ND7电断开。
这未激活感测放大器142。节点ND2和ND3被设定在预充电状态。
以这种方式，基于自参考方案的读操作中的感测处理终止。
通过读操作获得的数据DO和DOB经由输入/输出电路16被从读电路14传送到外部设备9。
在该实施例中，被读取数据(信号DO)可以在给定定时处(例如，在与下一命令对应的操作之前)通过回写处理被写入所选择的单元MC-s。这将所选择的单元MC-s从重置状态改变到用户数据的保持状态。
以上述方式，根据该实施例的MRAM中的基于自参考方案的读操作终止。
(1c)特性
将参考图13、图14和图15描述根据该实施例的MRAM的读电路(前置放大器和感测放大器)的特性。
图13的(a)和(b)是示出根据该实施例的MRAM中的前置放大器的操作点特性的图。
图13的(a)是示出根据比较例的前置放大器的操作特性的图。图13的(b)是示出根据该实施例的MRAM中的前置放大器的操作点分析的图。
参考图13的(a)和(b)中的每一个，图的横坐标对应于电压，图的纵坐标对应于电流。
图13的(a)和(b)中的每一个指示与存储单元(所选择的单元)的数据保持状态有关的前置放大器中的电流镜电路的晶体管TRd的电压-电流特性。
图13的(a)和(b)中的每一个指示与电压-电流特性对应的多条线M1-0、M1-1，M2-0、M2-1、M2a-0和M2a-1。
线M1-0指示当在第一单元访问处理时所选择的单元保持“0”数据(MTJ元件处于P状态)时的晶体管TRd的电压-电流特性。线M1-1指示当在第一单元访问处理时所选择的单元保持“0”数据(MTJ元件处于P状态)时的晶体管TRd的电压-电流特性。
线M2-0和M2a-0指示当在第一单元访问处理时所选择的单元保持“0”数据作为用户数据时在第二单元访问处理时的晶体管TRd(例如，包括晶体管TRd、TRe和TRp的构成元件)的电压-电流特性。线M2-1和M2a-1指示当在第一单元访问处理时所选择的单元保持“1”数据作为用户数据时在第二单元访问处理时的晶体管TRd(例如，包括晶体管TRd、TRe和TRp的构成元件)的电压-电流特性。
线D1指示前置放大器的晶体管(二极管接法晶体管)TRe的电压-电流特性。
图13的(a)示出根据比较例的前置放大器的特性。根据比较例的前置放大器不包括偏移电路。
图13的(b)示出根据该实施例的MRAM中的前置放大器的特性。如上文所描述的，在该实施例中，前置放大器141包括偏移电路71a。在基于自参考方案的读操作中的第二单元访问处理时，偏移电路71a将偏移电流施加到与在单元电流对应的电流。
如图13的(a)所示，基于每个元件的电压-电流特性，当用户数据是“0”数据时通过第二单元访问处理获得的电压VEVAL-0x与通过第一单元访问处理获得的电压VSMPL-0和VSMPL-1基本上相同。
当用户数据是“1”数据时通过第二单元访问处理获得的电压VEVAL-1x高于通过第一单元访问处理获得的电压VSMPL-0和VSMPL-1。
如图13的(b)所示，在该实施例中，采用偏移电路的针对第二单元访问处理的偏移操作，线M2-0移位到相对于线M2x-0更大的电流值侧。同样，线M2-1移位到相对于线M2x-1更大的电流值侧。
这使电压VEVAL-0低于电压VSMPL。电压VEVAL-1高于电压VSMPL。
以这种方式，在该实施例中，确保电压VEVAL-0与电压VSMPL之间相对大的裕度。
图14是用于说明根据该实施例的MRAM中通过第一单元访问处理获得的电压与通过第二单元访问处理获得的电压之间的关系的示意图。
参考图14，图的横坐标对应于时间，图的纵坐标对应于电压值。参考图14，由于在用户数据是“0”数据时被设定的电压值与在用户数据是“1”数据时被设定的电压值之间的微小差异，因此，电压VSMPL通过一条线表示。
如图14所示，，通过前置放大器141中的偏移电路71a的偏移操作，电压VEVAL-0的电压值移位到相对于比较例中的电压VEVAL-0x更低的电位侧。
因此，该实施例中的在第一单元访问处理时感测的电压VSMPL与在第二单元访问处理时感测的VEVAL-0之间的差大于比较例中的电压VSMPL与电压VEVAL-0x之间的差。
以这种方式，在根据该实施例的MRAM中，对于与通过第二单元访问处理获得的感测结果对应的电压值，可以对于与通过第一单元访问处理获得的感测结果对应的电压值确保更大的读裕度。
结果，根据该实施例的MRAM可以提高数据读取可靠性。
如图14所示，由于稍后描述的原因，在根据该实施例的MRAM中，与在根据比较例的前置放大器中对于电压VEVAL到达预定电压值所花费的时间段T1x相比，包括偏移电路71a的前置放大器141可以缩短对于电压VEVAL到达预定电压值(例如，最大电压值的80％或最小电压值的80％)所花费的时间段T1。
图15是示出根据该实施例的MRAM中的前置放大器中的电压的时间变化的图。
图15的(a)是示出根据第一比较例的前置放大器的内部电压的时间变化的图。根据第一比较例的前置放大器的电路配置不包括偏移电路。图15的(b)是示出根据第二比较例的前置放大器的内部电压的时间变化的图。根据第二比较例的前置放大器的电路配置包括用具有固定值的电压输出偏移电流的偏移电路。图15的(c)是示出根据该实施例的MRAM中的前置放大器的内部电压的时间变化的图。
参考图15的(a)、(b)和(c)中的每一个，图的横坐标对应于时间，图的纵坐标对应于电压。
参考图15的(a)、(b)和(c)中的每一个，，属于组G1的多条线对应于当用户数据是“0”数据时的节点NDe的充电电压VSMPL-0。属于组G2的多条线对应于当用户数据是“1”数据时的节点NDe的充电电压VSMPL-1。属于组G3的多条线对应于当用户数据是“0”数据时的节点NDf的充电电压VEVAL-0。属于组G4的多条线对应于当用户数据是“1”数据时的节点NDf的充电电压VEVAL-1。
参考图15的(a)、(b)和(c)中的每一个，前置放大器141中的被连接到节点NDd的晶体管TRd和TRe的阈值电压的幅度被设定为实验中的参数。
参考图15的(a)，电压VEVAL-0与电压VSMPL-0和VSMPL-1之间的电压差相对小。因此，如在第一比较例中，当前置放大器不包括偏移电路时，读电路中的读裕度是小的。
如图15的(b)所示，当用具有固定值的电压产生偏移电流时，根据存储单元特性的变化以及晶体管TRd和TRe的阈值电压的变化，在针对相应的电压VSMPL和VEVAL的角条件(电压脉冲的前沿和后沿)下，电压值极大地变化。
在图15的(b)所示的情况中的前置放大器中，由于元件之间的特性变化的影响，其中每个信号电压从电压的前沿(后沿)到达给定电压值的时间段(在下文中被称为SDT(信号发展时间))相对长。
如图15的(c)所示，在根据该实施例的MRAM中，包括偏移电路71a的前置放大器141允许电压VEVAL-0与电压VSMPL之间和电压VEVAL-1与电压VSMPL之间的相对大的电压差。因此，根据该实施例的MRAM可获得大的读裕度。
在该实施例中，在前置放大器141中的偏移电路71a中，与单元电流Icell对应的电压被施加到输出偏移电流的晶体管TRp的栅极。
结果，在该实施例中，在偏移电流的幅度中反映对可包括特性变化的来自存储单元的单元电流的监测结果。前置放大器141可以将更适合的偏移值(偏移电流)施加到感测结果(单元电流)。
因此，根据该实施例的MRAM 1可以通过使用前置放大器141的偏移电路71a来减小PVT(工艺-电压-时间)变化对于感测结果(电压VSMPL和VEVAL)的不利影响。
根据该实施例的MRAM 1可以利用PVT变化的影响的减小来缩短由前置放大器感测的电压的SDT(例如，时间段T1)。这允许根据该实施例的MRAM 1缩短读操作时段。
结果，根据该实施例的MRAM可以加速读操作。
图16是用于说明根据该实施例的MRAM中的读电路的特性的图。
图16是用于评估根据该实施例的MRAM中的读电路中的前置放大器和感测放大器的特性的图。
图16的(a)示出当仅根据该实施例的感测放大器将偏移施加到由前置放大器获得的感测结果时的读电路的特性。图16的(b)示出当仅前置放大器将偏移施加到由前置放大器获得的感测结果时的根据该实施例的MRAM中的读电路的特性。图16的(c)示出当前置放大器和感测放大器两者将偏移施加到由前置放大器获得的感测结果时的根据该实施例的MRAM中的读电路的特性。
参考图16的(a)、(b)和(c)中的每一个，图的横坐标对应于在感测放大器的偏移电路中使用的偏移电压(VSHFT)，图的纵坐标对应于标准偏差(σ)。图16的(a)、(b)和(c)中的每一个示出感测放大器的偏移电压的σ图。
参考图16的(a)、(b)和(c)中的每一个，偏移电压为正的区域对应于其中信号SHFTDO的信号电平被设定在“H”电平并且信号SHFTDOB的信号电平被设定在“L”电平的情况。参考图16的(a)、(b)和(c)中的每一个，偏移电压为负的区域对应于其中信号SHFTDO的信号电平被设定在“L”电平并且信号SHFTDOB的信号电平被设定在“H”电平的情况。
参考图15的(a)、(b)和(c)，当读电路(前置放大器和感测放大器)具有理想特性时，表示感测放大器142的偏移电压VSHFT与偏差σ之间的关系的σ图用直线表示。
如图16的(a)所示，当仅感测放大器142将偏移值施加到感测结果时，在等于或低于感测放大器142的偏移电路72的N型晶体管的阈值电压的电压范围(例如，图16的(a)、(b)和(c)中的每一个中的区域RX)内，该图不用直线表示。
如图16的(b)所示，在该实施例中，当仅前置放大器141将偏移值施加到感测结果时，σ图用直线表示。
如图16的(c)所示，在该实施例中，当前置放大器141和感测放大器142两者将偏移值施加到感测结果时，在高于N型晶体管的阈值电压的电压区域中获得直线σ图。
以这种方式，根据该实施例的MRAM可以通过使用前置放大器的偏移电路和感测放大器的偏移电路来提高读裕度。
如图13、图14、图15和图16所示，根据该实施例的MRAM可以提高读操作特性和可靠性。
因此，可以改进根据该实施例的存储设备的特性。
(2)第二实施例
将参考图17、图18、图19和图20描述根据第二实施例的存储设备。
在根据该实施例的存储设备(例如，MRAM)中，读电路的前置放大器的配置与在第一实施例中描述的前置放大器的配置不同。
(2a)配置示例
图17是示出根据该实施例的MRAM中的读电路的前置放大器的配置的示例的等效电路图。
如图17所示，在该实施例中，前置放大器141中的偏移电路71b的连接位置与根据第一实施例的前置放大器中的偏移电路的连接位置不同。
在该实施例中，前置放大器141可以通过使用偏移电路71b来控制电流镜电路70的驱动力。
偏移电路71b被连接到前置放大器141中的节点NDc、节点NDd和电源端子VDD。
偏移电路71b包括晶体管TRr和TRs。每个晶体管TRr、TRs是p型电场效应晶体管。每个晶体管TRr、TRs具有两个端子和栅极。
晶体管TRr的一个端子被连接到节点NDd。晶体管TRr的另一个端子被连接到晶体管TRs的一个端子。晶体管TRs的另一个端子被连接到电源端子VDD。
晶体管TRr的栅极与晶体管TRc和TRd的栅极共同连接到节点NDc。
信号OFST2被提供到晶体管TRs的栅极。晶体管TRs根据信号OFST2的信号电平被开/关控制。
当偏移电路71b被设定在非激活状态时，信号OFST2的信号电平被设定在“H”电平。“H”电平信号OFST2将晶体管TRs设定在OFF状态。在这种情况下，偏移电路71b不使偏移电流Iofst2流动。
当偏移电路71b被设定在激活状态时，信号OFST2的信号电平被设定在“L”电平。“L”电平信号OFST2将晶体管TRs设定在ON状态。在这种情况下，晶体管TRr经由处于ON状态的晶体管TRs被电连接到电源端子VDD。这使得偏移电路71b使偏移电流Iofst2流动。
在处于激活状态的偏移电路71b中，偏移电流Iofst2从电源端子VDD经由晶体管TRr和TRs的电流路径(沟道)流到节点NDd。
偏移电路71b将偏移电流Iofst2从电源端子VDD提供到节点NDd。采用该操作，偏移电路71b使流入节点NDd的电流的电流值增加了偏移电流Iofst2的电流值。
偏移电路71b基于所选择的单元MC-s的单元电流Icell来使镜像电流Imr的幅度偏移。偏移电路71b将具有给定电流值的偏移电流Iofst2施加到镜像电流Imr。
偏移电流Iofst2的幅度对应于晶体管TRr的电流驱动力。
晶体管TRr的电流驱动力可以根据晶体管TRr的栅极尺寸(例如，晶体管TRr的栅极宽度)来设定。
晶体管TRr的栅极宽度小于晶体管TRe的栅极宽度。偏移电流Iofst2的电流值小于从晶体管TRd输出的镜像电流Imr的电流值。
例如，晶体管TRr的栅极宽度被设定为晶体管TRd的栅极宽度的大约0.1倍至0.2倍。在这种情况下，偏移电流Iofst2的电流值是镜像电流Imr的电流值的大约0.1倍至0.2倍。
偏移电流Iofst2的幅度根据节点NDc的电位(例如，第一单元访问处理中的单元电流Icell)来改变。
在该实施例中，偏移电路71b在基于自参考方案的读操作中的第一单元访问处理时将偏移电流Iofst2施加到从节点NDd流到节点NDe的镜像电流Imr。
以这种方式，在该实施例中，偏移电路71b可以增加电流镜电路40的晶体管TRd的驱动力。
(2b)操作的示例
将参考图18、图19和图20描述根据该实施例的MRAM的操作的示例。
图18是用于说明根据该实施例的MRAM的操作的示例的时序图。
根据该实施例的MRAM 1以与第一实施例相同的方式执行图9中的基于自参考方案的读操作。
<时间t0至时间t3:S10>
如图18所示，在根据该实施例的MRAM 1中，控制电路17在基于自参考方案的读操作中在从时间t0至时间t3的间隔中执行第一单元访问处理。
控制电路17激活读电路14的前置放大器141。前置放大器141在控制电路17的控制下控制各种类型的信号的信号电平。
在时间t0，前置放大器141将信号REN的信号电平从“L”电平改变到“H”电平。前置放大器141将预定电压VCLMP提供到晶体管TRb的栅极。
这使单元电流Icell1在所选择的单元MC-s中流动。单元电流Icell1具有与所选择的单元MC-s中的用户数据对应的电流值。
图19示意性地示出在根据该实施例的MRAM中的在基于自参考方案的读操作中的第一单元访问处理时的前置放大器的内部状态。
在前置放大器141中，电流镜电路70使基于单元电流Icell1的镜像电流Imr1流入节点NDd。
在时间t1，前置放大器141将信号S1的信号电平设定在“H”电平，并将信号S1b的信号电平设定在“L”电平。这将MOS开关SW1的晶体管TRg和TRh设定在ON状态。处于ON状态的MOS开关SW1将节点NDe电连接到节点NDd。
注意，处于OFF状态的MOS开关SW2将节点NDf与节点NDd电断开。
在该实施例中，偏移电路71b在第一单元访问处理时被激活。
前置放大器141在第一单元访问处理时将信号OFST2的信号电平从“H”电平改变到“L”电平。“L”电平信号OFST2将偏移电路71b设定在激活状态。采用该操作，偏移电路71b在第一单元访问处理时使偏移电流Iofst2流动。
当偏移电路71b被设定在激活状态时，节点NDc的电位被施加到晶体管TRr的栅极。在第一单元访问处理时，偏移电路71b使偏移电流Iofst2流动。
偏移电流Iofst2从电源端子VDD经由晶体管TRr和TRs的电流路径流到节点NDd。
偏移电流Iofst2的电流值对应于从晶体管TRr输出的电流的电流值。因此，偏移电流Iofst2的电流值根据节点NDc的电位(单元电流Icell1的幅度)在与晶体管TRr的电流驱动力对应的范围内改变。
以这种方式，在该实施例中，晶体管TRr可以增加晶体管TRd的驱动力(输出电流)。
包括镜像电流Imr1和偏移电流Iofst2的电流作为电流Ismpl2从节点NDd经由处于ON状态的MOS开关SW1流动到节点NDe。用电流Ismpl2对节点NDe充电。在该实施例中，流入节点NDe的电流Ismpl2的电流值基本上等于镜像电流Imr1的电流值和偏移电流Iofst2的电流值的总和。
用电流Ismpl2(镜像电流Imr2+Iofst2)对节点NDe充电将使节点NDe的充电电压VSMPL从接地电压VSS升高到给定电压值。
如上文所描述的，当所选择的单元MC-s保持“0”数据时，充电电压VSMPL具有电压值V3。当所选择的单元MC-s保持“1”数据时，充电电压VSMPL具有低于电压值V3的电压值V3-δc。
例如，在时间ta，节点NDe的电位饱和。
在时间t2，前置放大器141将信号S1的信号电平从“H”电平改变到“L”电平，并将信号S1b的信号电平从“L”电平改变到“H”电平。这将MOS开关SW1设定在OFF状态。处于OFF状态的MOS开关SW1将节点NDe与节点NDd电断开。
在时间t3，前置放大器141将信号REN的信号电平从“H”电平改变到“L”电平。这将前置放大器141与所选择的单元MC-s电断开。
以这种方式，基于自参考方案的读操作中的第一单元访问处理终止。
<时间t4至时间t5:S20>
在根据该实施例的MRAM 1中，控制电路17在基于自参考方案的读操作中在从时间t3至时间t4的间隔中执行如在第一实施例中的重置写入处理。
在第一单元访问处理之后，在时间t4，写电路13被“H”电平控制信号CNT-WR激活。写电路13将参考数据(在这种情况下是“0”数据)写入所选择的单元MC中。这将所选择的单元MC-s设定在重置状态(参考数据的保持状态)。
在时间t5，写电路13未被“L”电平控制信号CNT-WR激活。
以这种方式，基于自参考方案的读操作中的重置写入处理终止。
<时间t6至时间t9:S30>
在从时间t6至时间t9的间隔中，控制电路17执行第二单元访问处理。
控制电路17激活前置放大器141。前置放大器141在控制电路17的控制下控制各种类型的信号的信号电平。
在时间t6，前置放大器141将信号REN从“L”电平改变到“H”电平。采用该操作，如同在第一实施例中，前置放大器141经由处于ON状态的晶体管TRa访问所选择的单元MC-s。
图20是示出在读操作中的第二单元访问处理时的根据该实施例的MRAM中的前置放大器的内部状态的示意图。
如图20所示，与参考数据(在这种情况下是“0”数据)对应的单元电流Icell2在所选择的单元MC-s中流动。
电流镜电路70使基于单元电流Icell2的镜像电流Imr2流入节点NDd。
在时间t7，前置放大器141将信号S1的信号电平设定在“L”电平，并将信号S1b的信号电平设定在“H”电平。这将MOS开关SW1设定在OFF状态。处于OFF状态的MOS开关SW1将节点NDe与节点NDd电断开。节点NDe维持充电状态(电压VSMPL的保持状态)。
前置放大器141将信号S2的信号电平从“L”电平改变到“H”电平，并将信号S2b的信号电平从“H”电平改变到“L”电平。这将MOS开关SW2设定在ON状态。这将节点NDd经由处于ON状态的MOS开关SW2电连接到节点NDf。
在第二单元访问处理时，节点NDe的电压VSMPL将晶体管TRe设定在ON状态。
因此，晶体管TRe使具有与充电电压VSMPL的电压值(V3或V3-δc)对应的电流值的电流Ix从节点NDd流到接地端子VSS。
在该实施例中，前置放大器141在第二单元访问处理时未激活偏移电路71b。前置放大器141将信号OFST2的信号电平设定在“H”电平。这将偏移电路71b设定在非激活状态。结果，没有偏移电流被提供到节点NDd。
镜像电流Imr2流入节点NDd。另外，电流Ix从节点NDd流到接地端子VSS。
因此，在该实施例中，流入节点NDf的电流Ieval2对应于“Imr2-Ix”。
电流Ieval2的提供对节点NDf的电容分量C2进行充电。节点NDf的充电电压在时间tb饱和。
例如，当所选择的单元MC-s中的用户数据是“0”数据时，充电电压VEVAL的电压值是“V4”。当所选择的单元MC-s中的用户数据是“1”数据时，充电电压VEVAL的电压值变成比电压值V4小了给定值δd的值(V4-δd)。
以这种方式，在该实施例中，如同在第一实施例中，在当所选择的单元MC-s保持“0”数据时的充电电压VEVAL的电压值与当所选择的单元MC-s保持“1”数据时的充电电压VEVAL的电压值之间确保比差δc足够大的差δd。
另外，在该实施例中，如同在第一实施例中，在当用户数据是“0”数据时的电压VEVAL与电压VSMPL之间确保相对大的裕度(电位差)。
在节点NDf的电压VEVAL稳定后，在时间t8，前置放大器141将信号S2的信号电平从“H”电平改变到“L”电平，并将信号S2b的信号电平从“L”电平改变到“H”电平。处于OFF状态的MOS开关SW2将节点NDf与节点NDd电断开。这停止对节点NDf进行充电。
前置放大器141将信号REN的信号电平从“H”电平改变到“L”电平。“L”电平信号REN将晶体管TRa设定在OFF状态。处于OFF状态的晶体管TRa停止将电流从前置放大器141提供到所选择的单元MC-s。
以这种方式，基于自参考方案的读操作中的第二单元访问处理终止。
<时间t10至时间t15:S40>
在基于自参考方案的读操作中的第二单元访问处理之后，控制电路17以与第一实施例相同的方式执行感测处理。
如同在第一实施例中，感测放大器142控制信号SEN2、SEN和LATN的信号电平。
节点ND2被电连接到节点ND6，并且节点ND3被电连接到节点ND7。
晶体管TR13使电流I1流入节点ND6。晶体管TR14使电流I2流入节点ND7。
在该实施例中，通过第一单元访问处理获得的感测结果(电压VSMPL)被偏移。
因此，偏移电路72a被激活，并且偏移电路72b未被激活。“H”电平信号SHFTDOB将偏移电路72a中的晶体管TR15设定在ON状态。晶体管TR16使电流Ishfta从节点ND6流到接地端子VSS。电流Ishfta的电流值对应于电压VSHFTa。
采用该操作，偏移电流Ishfta根据电压VSMPL被施加到流入节点ND6的电流I1。电流I1+Ishfta流入节点ND2。
节点ND2的电位和节点ND3的电位根据电流I1+Ishfta和电流I2来变化。节点ND2和ND3的电位通过来自晶体管TR1、TR11和TR12的电压VDD和VSS的提供和晶体管TR2、TR3、TR7和TR8的正反馈来放大。
这确定节点ND2的电位和节点ND3的电位(信号DO和DOB的信号电平)。
以这种方式，基于自参考方案的读操作中的感测处理终止。
通过读操作获得的数据DO和DOB从读电路14经由输入/输出电路16被传送到外部设备9。
以上述方式，根据该实施例的MRAM中的基于自参考方案的读操作终止。
根据该实施例的MRAM 1可以获得与参考图13、图14、图15和图16所描述的效果基本上相同的效果。
因此，根据第二实施例的存储设备可以改进存储设备的特性。
(3)第三实施例
将参考图21和图22描述根据第三实施例的存储设备。
图21是用于说明根据该实施例的存储设备的操作的示例的示意图。图22是用于说明根据实施例的存储设备的操作的示例的时序图。
如图21所示，在上文所描述的根据第一实施例的MRAM 1的读电路中，前置放大器141的偏移电路71a可以在第二单元访问处理时不使任何偏移电流流动，并且可以在第一单元访问处理时使偏移电流Iofst1z流动。
采用该操作，根据该实施例的MRAM在第一单元访问处理时将偏移电流Iofst1z施加到基于处于用户数据的保持状态的所选择的单元MC-s中的单元电流Icell1的镜像电流Imr1。
例如，如图22所示，在第一单元访问处理期间的时间t1，前置放大器141将信号OFST1的信号电平从“L”电平改变到“H”电平。这将偏移电路71a设定在激活状态。
如图21所示，在该实施例中，在第一单元访问处理期间，偏移电路71a使偏移电流Iofst1z从节点NDd流到接地端子VSS。这将偏移电流Iofst1z施加到基于单元电流Icell1的镜像电流Imr1。
用被施加了偏移电流Iofst1z的镜像电流Imr1对节点NDe充电。
在第二单元访问处理时，前置放大器141将信号OFST1的信号电平维持在“L”电平。这在第二单元访问处理时将偏移电路71a设定在非激活状态。因此，在该实施例中，偏移电路71a在第二单元访问处理期间不使任何偏移电流流动。
用没有被施加偏移电流的镜像电流Imr2对节点NDf充电。
随后，，感测放大器142如同在第一实施例中地执行感测处理。然而注意，在第二实施例中，在感测放大器142中，偏移电路72a被激活，并且偏移电路72b未被激活。偏移电路72a中的偏移电流Ishfta被施加到电流I1。
采用该操作，在该实施例中，所选择的单元MC-s中的数据被区分。
例如，在该实施例中，关于由偏移电路71a获得的感测结果的偏移方向与关于在第一实施例中获得的感测结果的偏移方向不同。在这种情况下，电压VEVAL-0移位到比电压VSMPL(VSMPL-0或VSMPL-1)更高的电压值。
以这种方式，包括图8中的偏移电路71a的前置放大器141可以通过控制激活偏移电路71a的定时来控制关于感测结果的偏移方向。
根据该实施例的MRAM可以获得与参考图13、图14、图15和图16所描述的效果基本上相同的效果。
因此，根据第三实施例的存储设备可以获得与上文所描述的实施例相同的效果。
(4)第四实施例
将参考图23和图24描述根据第四实施例的存储设备。
图23是用于说明根据该实施例的存储设备(例如，MRAM)的操作的示例的示意图。图24是用于说明根据实施例的存储设备的操作的示例的时序图。
如图23所示，在根据第二实施例的MRAM 1的读电路中，前置放大器141的偏移电路71b可以在第一单元访问处理时不使任何偏移电流流动，并且可以在第二单元访问处理时使偏移电流Iofst2z流动。
采用该操作，根据该实施例的MRAM在第二访问处理时将偏移电流Iofst2z施加到基于处于参考数据的保持状态的所选择的单元MC-s中的单元电流Icell2的镜像电流Imr2。
例如，如图24所示，在第一单元访问处理时，前置放大器141将信号OFST1的信号电平维持在“H”电平。这在第一单元访问处理时将偏移电路71b设定在非激活状态。因此，在该实施例中，偏移电路71a在第一单元访问处理期间不使任何偏移电流流动。
用没有被施加偏移电流的镜像电流Imr1对节点NDe充电。
在第二单元访问处理期间的时间t6，前置放大器141将信号OFST1的信号电平从“H”水平改变到“L”电平。这激活偏移电路71b。
如图23所示，在该实施例中，在第二单元访问处理期间，偏移电路71b使偏移电流Iofst2z从电源端子VDD流到节点NDd。这将偏移电流Iofst2z施加到基于单元电流Icell2的镜像电流Imr2。
用被施加了偏移电流Iofst2z的镜像电流Imr2对节点NDf充电。
随后，，感测放大器142如同在上述的第二实施例中地执行感测处理。然而注意，在该实施例中，在感测放大器142中，偏移电路72a未被激活，并且偏移电路72b被激活。偏移电路72b将偏移电流Ishftb施加到电流I2。
采用该操作，在该实施例中，所选择的单元MC-s中的数据被区分。
例如，在该实施例中，关于由偏移电路71b获得的感测结果的偏移方向与关于在第二实施例中获得的感测结果的偏移方向不同。在这种情况下，电压VEVAL-0移位到比电压VSMPL(VSMPL-0或VSMPL-1)更高的电压值。
以这种方式，包括图17中的偏移电路71b的前置放大器141可以通过控制激活偏移电路71b的定时来控制关于感测结果的偏移方向。
根据该实施例的MRAM 1可以获得与参考图13、图14、图15和图16所描述的效果基本上相同的效果。
因此，根据第四实施例的存储设备可以获得与上文所描述的实施例相同的效果。
(5)第五实施例
将参考图25描述根据第五实施例的存储设备。
图25是示出根据该实施例的存储设备(例如，MRAM)的配置的示例的电路图。
如图25所示，偏移电路71a包括多个场效应晶体管TRp<0>至TRp<j-1>，其中，j是等于或大于1的整数。使偏移电流流动的晶体管TRp包括多个场效应晶体管。
多个晶体管TRp<0>至TRp<j-1>具有相同的栅极尺寸(例如，栅极宽度)或不同的栅极尺寸。
多个晶体管TRp<1>至TRp<j-1>的电流路径与晶体管TRp<0>的电流路径并联连接。晶体管TRp<1>至TRp<j-1>的栅极被连接到晶体管TRp<0>的栅极。
多个晶体管TRp<0>至TRp<j-1>有效地用作输出偏移电流Iofst的一个晶体管(在下文中被称为偏移晶体管)TRp。
根据由偏移电流Iofst设定的电流值，对晶体管TRp<0>至TRp<j-1>进行修整。
例如，多个晶体管TRp<1>至TRp<j-1>中给定数量(k)个晶体管的栅极通过熔断、开关电路等与晶体管TRq<0>的栅极电分离。在这种情况下，k是等于或大于0并且等于或小于j-1的整数。
因此，包括(j-k)个晶体管TR<0>至TRp<j-k-1>的偏移晶体管TRp的有效栅极宽度小于包括j个晶体管TRp<0>至TRp<j-1>的偏移晶体管TRp的有效栅极宽度。
结果，被包括(j-k)个晶体管TRp<0>至TRp<j-k-1>的偏移晶体管TRp引起流动的偏移电流Iofst的电流值小于被包括j个晶体管TRp<0>至TRp<j-1>的偏移晶体管TRp引起流动的偏移电流Iofst的电流值。
以这种方式，根据偏移电路71a的晶体管TRp<0>至TRp<j-1>的数量，调整被晶体管TRp引起流动的偏移电流Iofst的电流值。
注意，要被修整的晶体管TRp<0>至TRp<j-1>的数量(k)通过MRAM1的测试过程来适当确定。
当被偏移电路71a使得流动的偏移电流的电流值具有期望幅度时，对于多个晶体管TRp<0>至TRp<j-1>有时不执行修整。
注意，电流镜电路70的晶体管TRd可以包括多个场效应晶体管TRd<0>至TRd<h-1>，像晶体管TRp(TRp<0>至TRp<j-1>)。在这种情况下，h是等于或大于1的整数。
这使得可以调整镜像电流Imr相对于单元电流Icell的幅度。例如，晶体管TRd的栅极尺寸(晶体管TRc与晶体管TRd之间的电流比)根据被用于存储元件的MTJ元件的磁阻值(或MR比)来适当设定。
根据该实施例的存储设备可以获得与上文所描述的实施例相同的效果。
(6)第六实施例
将参考图26描述根据第六实施例的存储设备。
图26是示出根据该实施例的存储设备(例如，MRAM)的配置的示例的电路图。
如图26所示，偏移电路71b可包括具有并联连接的电流路径的多个晶体管TRr<0>至TRr<j-1>。
多个晶体管TRr<0>至TRr<j-1>有效地用作输出偏移电流Iofst的一个晶体管(在下文中被称为偏移晶体管)TRr。
在这种情况下，如同在图25所示的情况下，偏移电流Iofst的电流值可以通过修整多个晶体管TRr<0>至TRr<j-1>中预定数量的晶体管来调整。
注意，要被修整的晶体管TRp<0>至TRp<j-1>的数量(k)通过MRAM1的测试过程来适当地确定。当被偏移电路71b引起流动的偏移电流的电流值具有期望幅度时，多个晶体管TRp<0>至TRp<j-1>有时不被修整。
根据该实施例的存储设备可以获得与上文所描述的实施例的效果基本上相同的效果。
(7)第七实施例
将参考图27描述根据第七实施例的存储设备。
图27是示出根据该实施例的存储设备(例如，MRAM)的配置的示例的电路图。
如图27所示，一个前置放大器141可包括多个偏移电路71a和71b。
在该实施例中，在一个读操作时，两个偏移电路71a和71b中的一个被激活。采用该操作，对第一单元访问处理和第二单元访问处理中的一个中的感测结果提供偏移电流(偏移值)。
根据该实施例的存储设备可以获得与上文所描述的实施例基本上相同的效果。
(8)其他
根据实施例的存储设备不限于以上实施例，并且可以进行各种修改。
例如，根据上文所描述的每个实施例的存储单元MC包括磁阻效应元件和二端开关元件。然而注意，存储单元MC也可以包括磁阻效应元件和三端开关元件(例如，场效应晶体管)。
注意，根据以上实施例的存储设备以使用磁阻效应元件作为存储元件的存储设备(例如，MRAM)为例。
然而注意，根据该实施例的存储设备可使用与磁阻效应元件不同的可变电阻元件作为存储元件。
例如，存储设备可以是电阻随机存取存储器(例如，ReRAM)或相变存储器(例如，PCRAM)，只要它是使用通过使用元件的电阻的变化来存储数据的元件的设备。
根据该实施例的存储设备可以是易失性存储器或非易失性存储器。
虽然已经描述了某些实施例，但是这些实施例仅以示例的方式呈现，并且不旨在限制本发明的范围。实际上，可以以各种其他形式实现本文所描述的新颖实施例；此外，可以在不脱离本发明的精神下，对本文所描述的实施例的形式进行各种省略、替代和改变。所附的权利要求及其等同旨在覆盖如落在本发明的范围和精神内的这种形式或修改。
标记的说明
1：存储设备，10：存储单元阵列，11：行控制电路，12：列控制电路，13：写电路，14：读电路，15：电压产生电路，16：输入/输出电路，17：控制电路，141：前置放大器，142：感测放大器。

Claims (18)

1.一种存储设备，包括：
存储单元；以及
读电路，其被配置为感测基于所述存储单元中的第一数据的第一信号，将第二数据写入所述存储单元，感测基于所述存储单元中的所述第二数据的第二信号，以及基于所述第一信号与所述第二信号之间的比较结果来读取所述存储单元中的数据，
其中，所述读电路包括：第一感测放大器，其被配置为感测所述第一信号和所述第二信号，
所述第一感测放大器包括：
电流镜电路，其被配置为使第一电流流入被连接到所述存储单元的第一节点，并基于所述第一节点的电位，使第二电流流入第二节点；
第一开关元件，其包括被连接到所述第二节点的第一端子和被连接到第三节点的第二端子；
第一晶体管，其包括被连接到所述第二节点的第三端子和被连接到所述第三节点的第一栅极；
第二开关元件，其包括被连接到所述第二节点的第四端子和被连接到第四节点的第五端子；以及
第一电路，其被连接到所述第二节点和所述第三节点，并被配置为基于所述第三节点的电位，使第三电流流入所述第二节点。
2.根据权利要求1所述的存储设备，其中，当所述第一感测放大器感测所述第一信号时，所述第一电路不使所述第三电流流动，以及
当所述第一感测放大器感测所述第二信号时，所述第一电路使所述第三电流流动。
3.根据权利要求1所述的存储设备，其中，当所述第一感测放大器感测所述第一信号时，所述第一电路使所述第三电流流动，以及
当所述第一感测放大器感测所述第二信号时，所述第一电路不使所述第三电流流动。
4.根据权利要求1所述的存储设备，其中，所述第一电路包括：
第二晶体管，其包括第六端子、被连接到所述第二节点的第七端子、和被连接到所述第三节点的第二栅极，以及
第三晶体管，其包括被连接到所述第六端子的第八端子、被连接到接地端子的第九端子、和向其提供第一控制信号的第三栅极。
5.根据权利要求4所述的存储设备，其中，当基于在第一电平的第一控制信号激活所述第三晶体管时，所述第二晶体管使所述第三电流从所述第二节点流到所述接地端子，以及
当基于在第二电平的第一控制信号而未激活所述第三晶体管时，所述第二晶体管不使所述第三电流流动。
6.根据权利要求5所述的存储设备，其中，所述第二栅极的尺寸小于所述第一栅极的尺寸。
7.根据权利要求1所述的存储设备，其中，所述第三电流的电流值是基于所述第三节点的电位。
8.根据权利要求1所述的存储设备，其中，所述读电路还包括第二感测放大器，其被配置为将所述第一信号与所述第二信号相比较，以及
所述第二感测放大器包括第二电路，其被配置为将偏移值施加到所述第三节点的所述第一信号和所述第四节点的所述第二信号中的一个。
9.根据权利要求1所述的存储设备，其中，所述存储单元包括磁阻效应元件。
10.一种存储设备，包括：
存储单元；以及
读电路，其被配置为感测基于所述存储单元中的第一数据的第一信号，将第二数据写入所述存储单元，感测基于所述存储单元中的所述第二数据的第二信号，以及基于所述第一信号与所述第二信号之间的比较结果来读取所述存储单元中的数据，
其中，所述读电路包括：第一感测放大器，其被配置为感测所述第一信号和所述第二信号，
所述第一感测放大器包括：
电流镜电路，其被配置为使第一电流流入被连接到所述存储单元的第一节点，并基于所述第一节点的电位，使第二电流流入第二节点；
第一开关元件，其包括被连接到所述第二节点的第一端子和被连接到第三节点的第二端子；
第一晶体管，其包括被连接到所述第二节点的第三端子和被连接到所述第三节点的第一栅极；
第二开关元件，其包括被连接到所述第二节点的第四端子和被连接到第四节点的第五端子；以及
第一电路，其被连接到所述第一节点和所述第二节点，并被配置为基于所述第一节点的电位，使第三电流流入所述第二节点。
11.根据权利要求10所述的存储设备，其中，当所述第一感测放大器感测所述第一信号时，所述第一电路使所述第三电流流动，以及
当所述第一感测放大器感测所述第二信号时，所述第一电路不使所述第三电流流动。
12.根据权利要求10所述的存储设备，其中，当所述第一感测放大器感测所述第一信号时，所述第一电路不使所述第三电流流动，以及
当所述第一感测放大器感测所述第二信号时，所述第一电路使所述第三电流流动。
13.根据权利要求10所述的存储设备，其中，所述第一电路包括：
第二晶体管，其包括第六端子、被连接到所述第二节点的第七端子、和被连接到所述第一节点的第二栅极，以及
第三晶体管，其包括被连接到所述第六端子的第八端子、被连接到电源端的第九端子、和向其提供第一控制信号的第三栅极。
14.根据权利要求13所述的存储设备，其中，当基于在第一电平的所述第一控制信号而激活所述第三晶体管时，所述第二晶体管使所述第三电流从所述电源端流到所述第二节点，以及
当基于在第二电平的第一控制信号而未激活所述第三晶体管时，所述第二晶体管不使所述第三电流流动。
15.根据权利要求13所述的存储设备，其中，所述电流镜电路包括：
第四晶体管，其包括被连接到所述第一节点的第十端子和被连接到所述第一节点的第四栅极，
第五晶体管，其包括被连接到所述第一节点的第五栅极和被连接到所述第二节点的第一端子，以及
所述第二栅极的尺寸比所述第五栅极的尺寸更小。
16.根据权利要求10所述的存储设备，其中，所述第三电流的电流值是基于所述第一节点的电位。
17.根据权利要求10所述的存储设备，其中，所述读电路还包括第二感测放大器，其被配置为将所述第一信号与所述第二信号相比较，以及
所述第二感测放大器包括第二电路，其被配置为将偏移值施加到所述第三节点的所述第一信号和所述第四节点的所述第二信号中的一个。
18.根据权利要求10所述的存储设备，其中，所述存储单元包括磁阻效应元件。
CN202111008655.XA 2020-09-16 2021-08-31 存储设备 Pending CN114267389A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2020155568A JP2022049383A (ja) 2020-09-16 2020-09-16 メモリデバイス
JP2020-155568 2020-09-16
US17/200,966 US11538512B2 (en) 2020-09-16 2021-03-15 Memory device that executes a read operation based on a self-reference scheme
US17/200966 2021-03-15

Publications (1)

Publication Number Publication Date
CN114267389A true CN114267389A (zh) 2022-04-01

Family

ID=80627084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111008655.XA Pending CN114267389A (zh) 2020-09-16 2021-08-31 存储设备

Country Status (4)

Country Link
US (1) US11538512B2 (zh)
JP (1) JP2022049383A (zh)
CN (1) CN114267389A (zh)
TW (1) TWI785733B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11398262B1 (en) * 2021-04-16 2022-07-26 Sandisk Technologies Llc Forced current access with voltage clamping in cross-point array

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3836823B2 (ja) 2003-08-25 2006-10-25 株式会社東芝 半導体集積回路装置
JP2010055679A (ja) * 2008-08-27 2010-03-11 Toshiba Corp 半導体記憶装置及びその検査方法
US8830759B2 (en) * 2011-12-09 2014-09-09 Atmel Corporation Sense amplifier with offset current injection
US8854898B2 (en) * 2011-12-14 2014-10-07 Micron Technology, Inc. Apparatuses and methods for comparing a current representative of a number of failing memory cells
US9001559B2 (en) 2013-03-22 2015-04-07 Masahiro Takahashi Resistance change memory
US8902636B2 (en) 2013-03-22 2014-12-02 Akira Katayama Resistance change memory
US9741434B2 (en) 2013-03-22 2017-08-22 SK Hynix Inc. Resistance change memory
US20150070971A1 (en) 2013-09-11 2015-03-12 Akira Katayama Resistance change memory
JP2015109120A (ja) 2013-12-03 2015-06-11 マイクロン テクノロジー， インク． 半導体装置
CN106233392B (zh) 2014-03-07 2019-03-29 东芝存储器株式会社 存储器设备
US20150262640A1 (en) 2014-03-11 2015-09-17 Akira Katayama Memory system
CN106256004B (zh) 2014-03-12 2019-04-12 东芝存储器株式会社 半导体存储设备
US20160078915A1 (en) 2014-09-11 2016-03-17 Akira Katayama Resistance change memory
WO2017043105A1 (en) 2015-09-11 2017-03-16 Kabushiki Kaisha Toshiba Resistance change type memory
TWI630607B (zh) 2016-09-09 2018-07-21 東芝記憶體股份有限公司 Memory device
CN106875963B (zh) * 2017-02-21 2019-05-14 中国科学院上海微系统与信息技术研究所 一种三维存储器读出电路及读出方法
CN108630266B (zh) 2017-03-24 2022-10-11 铠侠股份有限公司 存储设备及其控制方法
JP6860411B2 (ja) 2017-04-27 2021-04-14 ラピスセミコンダクタ株式会社 不揮発性半導体記憶装置
JP2019057348A (ja) 2017-09-21 2019-04-11 東芝メモリ株式会社 メモリデバイス
JP2019169209A (ja) * 2018-03-22 2019-10-03 東芝メモリ株式会社 メモリデバイス
JP2020135913A (ja) 2019-02-25 2020-08-31 キオクシア株式会社 半導体記憶装置

Also Published As

Publication number Publication date
TW202213336A (zh) 2022-04-01
TWI785733B (zh) 2022-12-01
US11538512B2 (en) 2022-12-27
US20220084575A1 (en) 2022-03-17
JP2022049383A (ja) 2022-03-29

Similar Documents

Publication Publication Date Title
US9847116B2 (en) Circuit and method for controlling MRAM cell bias voltages
US7161861B2 (en) Sense amplifier bitline boost circuit
US10157655B2 (en) Memory device
JP4155975B2 (ja) データ記憶装置およびその方法
TW459227B (en) Magnetic random access memory with a reference memory array
TWI657439B (zh) 磁性記憶體及記憶體系統
US8780618B2 (en) Writing circuit for a magnetoresistive memory cell
US8331136B2 (en) Recording method of nonvolatile memory and nonvolatile memory
JP4071531B2 (ja) 薄膜磁性体記憶装置
US10636467B2 (en) SOT-MRAM and method for writing data thereof
JP2011501342A (ja) ビット線をグランドレベルにプリチャージする構成のスピントランスファートルク磁気ランダムアクセスメモリにおける読み出し動作
JP6821776B2 (ja) セレクタ電圧補償を用いる磁気ランダムアクセスメモリ
JP4361067B2 (ja) Ｍｒａｍメモリセル
CN108630262B (zh) 半导体存储装置
TW202240578A (zh) 用於ｓｔｔ－ｍｒａｍ之中點感測參考產生
TWI785733B (zh) 記憶體元件
CN108630271B (zh) 存储器设备和存储器系统
KR102316257B1 (ko) 자기 터널 접합부 판독에서의 전류 조종
JP2008084533A (ja) 薄膜磁性体記憶装置
US11837288B2 (en) Memory device
CN117746937A (zh) 存储装置
KR20120087717A (ko) 자기 저항 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination