TW202240578A - 用於ｓｔｔ－ｍｒａｍ之中點感測參考產生 - Google Patents

用於ｓｔｔ－ｍｒａｍ之中點感測參考產生 Download PDF

Info

Publication number
TW202240578A
TW202240578A TW110145171A TW110145171A TW202240578A TW 202240578 A TW202240578 A TW 202240578A TW 110145171 A TW110145171 A TW 110145171A TW 110145171 A TW110145171 A TW 110145171A TW 202240578 A TW202240578 A TW 202240578A
Authority
TW
Taiwan
Prior art keywords
bit line
magnetoresistive
magnetoresistive device
row
sense amplifier
Prior art date
Application number
TW110145171A
Other languages
English (en)
Inventor
席德 Ｍ 艾朗姆
章堯君
弗雷德里克 諾伊邁爾
Original Assignee
美商艾爾斯賓科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商艾爾斯賓科技公司 filed Critical 美商艾爾斯賓科技公司
Publication of TW202240578A publication Critical patent/TW202240578A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1204—Bit line control

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本揭露內容係關於一種磁阻裝置，該磁阻裝置包括按列及行配置的記憶體單元之一陣列，每一記憶體單元包含一磁性穿隧接面，每一列包含一字線，且每一行包含一位元線；選擇一位元線之一行選擇裝置。該磁阻裝置亦包括一感測放大器，該感測放大器包含對應於一所選位元線之一第一輸入、對應於一參考位元線之一第二輸入及一資料輸出。該複數個行包含一參考行，該參考行包含耦接至該參考行中之該等磁性穿隧接面的一導電元件。

Description

用於STT-MRAM之中點感測參考產生
本揭露內容之實施例係關於磁阻裝置。更確切地，本揭露內容之實施例係關於用於自旋轉移力矩磁阻記憶體中之中點感測參考產生的電路及方法。
記憶體系統可包括用於儲存資料之記憶體裝置及用於控制記憶體裝置之操作的主機(或控制器)。一般而言，記憶體裝置可分類為揮發性記憶體(諸如例如動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)等)及非揮發性記憶體(諸如例如電可抹除可程式化唯讀記憶體(EEPROM)、鐵電隨機存取記憶體(FRAM)、相變記憶體(PRAM)、磁阻記憶體(MRAM)、電阻式隨機存取記憶體(RRAM/ReRAM)、快閃記憶體等)。
在MRAM中使用之磁阻堆疊或磁性穿隧接面(MTJ)包括安置於「固定」磁性區域與「自由」磁性區域之間的至少一個非磁性層(例如，至少一個介電層或一非磁性卻導電之層)，每一磁性區域包括一層或多層鐵磁材料。資訊係藉由切換、程式化及/或控制自由磁性區域之磁性層中之磁化向量的方向而儲存於磁阻記憶體堆疊中。自由磁性區域之磁化向量的方向可藉由鄰近或經由磁阻記憶體堆疊施加寫入信號(例如，一或多個電流脈衝)來切換及/或程式化(例如，經由自旋軌道扭矩(SOT)及/或自旋轉移扭矩(STT))。
特別地，STT-MRAM裝置藉由控制MTJ上之電阻使得通過MTJ之讀取電流導致具有基於磁阻堆疊之狀態之量值的電壓降來儲存資訊。每一MTJ中之電阻可基於磁阻堆疊內之磁阻層之相對磁狀態而改變。在此種記憶體裝置中，通常存在具有固定磁狀態的磁阻堆疊之一部分及具有自由磁狀態之另一部分，該自由磁狀態相對於具有固定磁狀態之部分被控制為兩種可能狀態之一。因為MTJ中之電阻基於自由部分相對於固定部分之方向而變化，所以資訊可藉由設定自由部分之方向來儲存。資訊稍後藉由感測自由部分之方向來擷取。
相關申請案之交互參照
本申請案主張於2020年12月7日申請之美國專利申請案第17/113,595號之權益，該美國專利申請案之全部內容係以引用方式併入本文中。
在本文中揭示詳細的說明性態樣。然而，出於描述本揭露內容之實例實施例之目的，本文中揭示之特定結構及功能細節僅為代表性的。本揭露內容可以多種替代形式來體現且不應被解釋為僅限於本文中所闡述之實施例。此外，本文中所使用之術語僅用於描述特定實施例之目的，且不欲限制本文中所描述之例示性實施例。
當說明書提及「一個實施例」或「一實施例」時，意欲意謂結合所論述之實施例而描述之特定特徵、結構、特性或功能包括於本揭露內容之至少一個預期實施例中。因此，在說明書中在不同位置出現之短語「在一個實施例中」或「在一實施例中」不構成對本揭露內容之單個實施例的多次引用。
如本文所用，單數形式「一」及「該」意欲亦包括複數形式，除非上下文另有明確指示。亦應注意，在一些替代實施中，所描述之特徵及/或步驟可不按圖中所描繪或本文中所論述之次序發生。舉例而言，視所涉及之功能性/動作而定，連續示出之兩個步驟或圖可改為實質上同時地執行或有時可以相反次序執行。在一些態樣中，視所涉及之功能性/動作而定，在不脫離本文中描述的實施例之範疇的情況下，一或多個所描述之特徵或步驟可完全省略，或可在其間具有中間步驟來執行。
應注意，本文中所闡述之描述僅為說明性的，且不欲限制主題之實施例，或此類實施例之應用及用途。本文中描述為例示性之任何實施不應被解釋為比其他實施更佳或有利。實情為，術語「例示性」在實例或「說明性」意義上使用，而非「理想的」。術語「包含」、「包括」、「具有(have)」、「具有(with)」及其任何變體同義地用於表示或描述非排他性包括。因此，使用此類術語之裝置或方法不僅包括彼等元件或步驟，而且可包括未明確列出或此類裝置及方法固有之其他元件及步驟。此外，本文中之術語「第一」、「第二」及類似者不表示任何次序、數量或重要性，而是用於區分一個元件與另一個元件。類似地，相對定向之術語，諸如「頂部」、「底部」等將參考所描述之圖中所圖示之結構的定向使用。
在一個態樣中，本揭露內容係關於用於STT-MRAM裝置中之中點感測參考產生之技術及實施。儘管以下描述提及MRAM裝置，但本發明可在包括但不限於EEPROM、FRAM、PRAM、RRAM/ReRAM 及/或快閃記憶體的其他記憶體裝置中實施。
為簡潔起見，與讀取及寫入記憶體及某些系統及子系統(及其各個操作組件)之其他功能態樣相關的習知技術在本文中可以不進行詳細描述。此外，本文中所含的各種圖中所示出之連接線意欲表示各種元件之間的例示性功能關係及/或實體耦接。應注意，相對於所描述的主題之實施例，可存在或以其他方式設想許多替代或附加的功能關係或實體連接。
寫入至磁性記憶體單元可藉由發送通過記憶體單元之自旋極化寫入電流來完成，其中由自旋極化電流攜帶之角動量可改變磁性穿隧接面之自由部分的磁狀態。本領域普通技術人員理解，此種電流可被直接驅動通過記憶體單元或可為施加一或多個電壓之結果，其中施加之電壓產生所要的電流。視通過記憶體單元之電流的方向而定，自由部分之最終磁化將與固定部分平行或反平行。若平行定向表示邏輯「0」，則反平行定向表示邏輯「1」，反之亦然。因此，通過記憶體單元之寫入電流的方向判定記憶體單元經寫入至第一狀態或第二狀態。在此類記憶體中，寫入電流之量值通常大於用於感測儲存於記憶體單元中之資訊的讀取電流之量值。
每一記憶體單元通常包括與相應的選擇電晶體串聯耦接之磁性穿隧接面，該選擇電晶體允許單獨地選擇每一記憶體單元進行存取。在一些架構中，每一記憶體單元耦接在兩條共用線之間，該兩條共用線通常被稱為位元線及源極線。記憶體陣列通常包括允許選擇性存取陣列內之記憶體單元之多個子集的許多位元線及源極線。字線耦接至選擇電晶體之閘極，由此基於由例如位元線及源極線施加至磁性記憶體單元之端部的電壓來控制通過每一記憶體單元之串聯電路的電流。
現在參考圖1，描繪出在雙態觸發MRAM裝置中使用之中點產生器的一例示性示意圖。利用雙態觸發MRAM之中點感測使用感測放大器中之高態MTJ及低態MTJ (即，圖1中指定為Rhi及Rlo之組件)的並聯連接。可量測高態MTJ及低態MTJ之電流，且可將高態MTJ及低態MTJ之電流的總和除以二以判定中點感測參考。
圖2描繪圖示雙態觸發MRAM裝置之電阻分佈的一例示性圖表。特別地，該圖表繪製低態MTJ及高態MTJ (或位元)相對於對應數目個MTJ之電阻。中點感測一般使用一參考，該參考可在圖表中識別。舉例而言，該參考可處於低態MTJ之分佈與高態MTJ之分佈之間的中點。磁阻比(MR)可指代電阻自低電阻狀態至高電阻狀態之百分比增加。分佈之間的參考可使用圖1中圖示之電路(即，中點產生器)獲得。
圖3描繪圖示雙態觸發MRAM裝置之陣列結構的一例示性圖。位元單元陣列303包括位元線304及字線305。感測放大器301連接至複數條位元線304以將適當電壓提供至用於執行操作(例如，寫入、讀取等)之某些位元線304。字線驅動器302為字線305產生適當之字線電壓，以便選擇/啟動一或多條字線305以存取沿著所選字線305之MTJ。一般而言，位元單元陣列303包括複數個行(例如，一或多組32或64行)，每一行包括複數個MTJ，每一MTJ耦接至相應的選擇電晶體及位元線304。位元單元陣列303亦包括複數個列(例如，一或多組256列)，每一列包括相應的字線305。可為每預定數目個常規列添加用於中點感測之額外參考列(例如，每256個常規列一個參考列)，使得每一參考列不會定位地離位元單元太遠。同樣地，可為每預定數目個常規位元線304添加額外參考位元線(例如，每32或64條常規位元線304一條參考位元線)，使得每一參考位元線不會定位地離位元單元太遠。圖3中圖示的參考列及參考位元線之配置可適用於雙態觸發MRAM裝置而沒有效能之顯著降低，因為一旦參考經設定為高及低，彼等狀態就會保持，除非有來自外部磁場之干擾。由於各種效能原因，此種配置在例如STT-MRAM裝置中可能不可行，此將在下文更詳細地解釋。
圖4圖示出圖示STT-MRAM裝置之區域源極線陣列架構的一例示性示意圖。STT-MRAM裝置可包括行多工器，該行多工器包含位元線多工器401及源極線多工器405。位元線多工器401可經組態以接收通常高之位元線電壓(Vbl)。源極線多工器405可經組態以接收可由接地開關406提供的大約0伏之源極線電壓(Vsl)或接地電壓。電壓經施加至對應於包括目標MTJ 402之列的字線408。每一磁性位元單元可包括MTJ 402及耦接至其的選擇電晶體403。區域源極線404可跨位元單元之列(例如，32個位元單元)共用，位於同一列上之每一位元單元的選擇電晶體403耦接至共用的區域源極線404。寫入0或低態(例如，向下寫入方向)操作之電流路徑在圖4中示出，該圖圖示電流自位元線多工器401朝著使用行多工器選擇之MTJ 402行進。圖4圖示使用單個字線408之區域源極線架構。磁性位元單元之陣列可包括複數條字線，該複數條字線之實例在圖5中圖示。
圖5圖示出圖示STT-MRAM裝置之區域源極線陣列架構的另一例示性示意圖。如圖5所示，STT-MRAM裝置之陣列結構500可包括複數個行501及複數個列502，每一行包括複數個磁性位元單元。每一磁性位元單元可包括選擇電晶體503及MTJ 504。每一MTJ可耦接在位元線與選擇電晶體之第一電極(例如，源極)之間，而每一選擇電晶體之第二電極(例如，汲極)可耦接至跨MTJ定位所在之列水平地延伸之區域源極線505。區域源極線因此可跨定位於該列中的所有或特定數目(例如32位元單元) MTJ而共用。每一選擇電晶體之控制電極(例如，閘極)可耦接至字線驅動器，該字線驅動器經組態以施加電壓至選定的字線或列。每一列可含有單個字線506，該字線連接至跨該列定位之所有選擇電晶體的控制電極(例如，閘極)。
區域源極線可為下層金屬層，且區域源極線可在位於同一列上之一組選擇電晶體(例如，32個選擇電晶體)之間共用。在讀取操作期間，電流沿著位元線向下行進至作用列507 (即，由字線驅動器選擇且字線電壓所施加至的列)，行進通過相應的區域源極線，然後向上經由相應位元線返回行進通過相鄰的位元單元，如圖5中之箭頭508所示。換言之，在位元線上以向下方向執行讀取，且區域源極線提供向上其他位元線之返迴路徑。位元線可在具有低電阻之高層級金屬層(例如，金屬4)上。
因為返迴路徑包括MTJ裝置，所以若將參考行及相應的參考列添加至根據圖3之陣列，雙態觸發MRAM裝置之陣列結構，且參考行不具有與其他行相同之MTJ 裝置，則可引入系統偏移。此外，返迴路徑中之MTJ之狀態可在中點感測期間導致與參考行之失配。為減少失配，用於中點感測之參考MTJ應置放在正在讀取之MTJ附近。此外，參考高態MTJ及低態MTJ可由於資料保留及讀取電壓干擾而失去狀態。
雖然多晶矽電阻器可用作參考，但多晶矽電阻器可能太大而無法裝入諸如圖5所示之陣列的位元單元陣列中。此外，將多晶矽電阻器置放在位元單元陣列外可能無法追踪用於位元線電阻及常規位元線漏電之字線位置。另外，多晶矽電阻器之電壓及電流特性可能不與常規MTJ之電壓及電流特性相同。舉例而言，多晶矽電阻可能無法追踪常規MTJ之電阻及MR溫度係數。此外，多晶矽電阻器可能無法提供任何方式來抵消區域源極線陣列中之返迴路徑MTJ電阻。圖6圖示之例示性實施例可最小化或減輕與添加參考區域及/或使用多晶矽電阻器用於STT-MRAM裝置中之中點參考產生相關聯的以上問題中之一或多個。
根據本揭露內容之一態樣，圖6描繪圖示經組態用於中點感測之STT-MRAM裝置之區域源極線陣列架構的一例示性示意圖。STT-MRAM位元單元陣列620 (即，陣列620之位元線)可耦接至行選擇電路608，該行選擇電路又可耦接至感測放大器612。確切地，陣列620中之複數條位元線，包括所選位元線606及返回位元線607，可經由行選擇電路608連接至感測放大器612之輸入端604。此外，陣列620中之參考位元線605可經由行選擇電路608及追踪電路610連接至感測放大器612之輸入端602。位元單元陣列620可包括複數個行，每一行包括複數個MTJ 618及耦接至其的選擇電晶體617。值得注意地，該複數個行包括經組態用於中點參考產生之參考行611。位元單元陣列620亦可包括複數個列，每一列包括區域源極線614及經由相應選擇電晶體617連接至區域源極線614的複數個MTJ 618。
區域源極線614可延伸至參考行611中且可連接至選擇電晶體617之相應第二電極。舉例而言，對於每預定數目個行(例如，32行)，可添加包括參考位元線605及連接至參考位元線605之MTJ 618的參考行611作為附加行(例如，第33 行)。將參考位元單元與定位於同一列上之其他MTJ裝置置放在同一區域源極線上之優勢為返迴路徑具有相同的MTJ裝置，從而提高一致性。另外，返迴路徑MTJ電阻在感測期間存在於參考位元線及常規位元線兩者中。
此外，參考行611可包括跨參考行611中之MTJ 618連接之元件613。根據一例示性實施例，元件613可為橋接元件(例如，M3橋)。換言之，橋接元件613可形成於STT-MRAM裝置之第3 金屬層處。然而，任何金屬層可用於橋接元件613。在一些實施例中，任何導電層可用於橋接元件613。
由於橋接元件613跨MTJ 618連接，參考行611中之所有MTJ 618都短路，且每一MTJ 618之有效電阻隨著其除以參考行611中之MTJ的數目(例如，512)而變小。因此，STT-MRAM裝置可使用參考行611中之MTJ 618而不具有來自MTJ之電阻的任何顯著影響。參考行611中之MTJ 618不需要設定或重設至高態或低態。此外，參考行611中之共用區域源極線614使得參考行611具有相同的返迴路徑。根據另一例示性實施例，參考行611可包括複數個短路的MTJ裝置，以替代使用橋接元件。根據又一例示性實施例，參考行611可不包括任何MTJ且可存在將參考位元線605直接連接至參考位元線605中之選擇電晶體617的短路。根據又一例示性實施例，陣列620可包括具有橋接元件613之複數條參考位元線605，以進一步減小返迴路徑MTJ電阻。
STT-MRAM裝置亦可包括用於調整參考位元線605上之電流之溫度係數的電路元件。舉例而言，連接至參考位元線605之行選擇電路608又可連接至追踪電路610內之電路元件603。根據一例示性實施例，電路元件603可包含一或多個多晶矽電阻器(例如，藉由短路至轉移閘或任何其他方式，以多種方式具有修整能力之多晶矽電阻器的鏈)。儘管多晶矽電阻器在位元單元陣列620之外，但可基於參考行611之使用來匹配陣列字線位置影響及位元線漏電。多晶矽電阻器可具有與MRAM MTJ不同之特性。舉例而言，為了獲得與 MTJ之溫度係數相似的溫度係數，可使用電流修整電路，該電流修整電路使其自參考位元線605取出之電流具有溫度相依量值。藉由控制被取出之電流(例如，電流609)，可控制感測放大器612在參考位元線605上看到的電阻量。儘管多晶矽電阻器可具有與MTJ之特性不同的特性，但藉由控制參考電流Iref (例如，電路元件601)，特性可變得與MTJ之特性更相似(或甚至幾乎相同)。參考電流Iref之溫度係數與並聯的高態MTJ及低態MTJ跨溫度之電阻匹配。多晶矽電阻器電阻值可藉由使用多種方法中之任何一種來判定，諸如低態MTJ及高態MTJ電阻之平均值或具有任何偏移電阻的低態MTJ及高態MTJ電阻之並聯電阻組態。多晶矽電阻器可用覆蓋中心值(例如，4k歐姆)周圍之寬範圍(例如，2k歐姆)的一系列小解析度(例如，250或500歐姆)小電阻器來實現。
根據另一例示性實施例，追踪電路610可使用任何類型之電阻器。舉例而言，可使用n阱電阻器。在一些實施例中，電阻器修整可以多種方式中之任何一種來實現。舉例而言，電阻器修整可使用轉移閘及/或PMOS開關或NMOS開關來實現。在一些實施例中，並非在追踪電路610中使用NMOS鏡，而是可使用PMOS鏡來注入電流。在一些實施例中，追踪電路610可不含有任何電流鏡，但藉由提供溫度相依電壓來執行追踪功能。在一些實施例中，可使用一或多個多晶矽電阻器及一或多個n阱電阻器之組合來調整溫度係數而不調整電流。在其他實施例中，具有不同溫度係數之可調式電阻器可經組態/程式化以達成所要的溫度係數。此外，具有不同溫度係數之任何兩種電阻材料可一起使用，以便達成所要的溫度係數。
根據另一例示性實施例，可使用開關電容器以替代多晶矽電阻器。開關電容器電路可控制頻率。舉例而言，壓控振盪器可用於以多種方式追踪溫度。
圖7描繪圖示基於溫度的低態MTJ及高態MTJ之電阻之偏移的一例示性曲線圖。兩條曲線701圖示低態MTJ之電阻分佈，兩條曲線702圖示高態MTJ之電阻分佈。虛線圖示MTJ在低溫或室溫下之電阻分佈。實線圖示MTJ在高溫下之電阻分佈。線703 (即，中點703)圖示表示高溫下之電阻分佈的實線之間的中點。線704 (即，中點704)圖示表示低溫或室溫下之電阻分佈的虛線之間的中點。
在由曲線701表示之低態分佈中，與由曲線702表示之高態分佈相比，高溫之實線曲線不會偏離低溫之虛線很遠。在由曲線701表示之低態分佈的一些情況下，高溫之實線曲線可能不會偏離低溫之虛線曲線任何顯著量。當如曲線702所表示之高態分佈中所示，高溫之實線曲線移動離開低溫之虛線曲線更遠時，中點703相對於中點704偏移更遠。此可藉由減慢感測及/或增加位元故障來影響MRAM裝置之操作。根據一例示性實施例，可控制溫度控制係數以防止高態分佈之偏移。舉例而言，藉由自參考位元線605取出電流或藉由將電流注入至參考位元線605中，如以上在圖6之描述中所描述，可調整溫度效應。中點參考位置隨溫度調整以最大化用於藉由感測放大器來讀取低態及高態分佈之讀取信號。因此，參考電流Iref可用於控制溫度係數。
根據一例示性實施例，圖8描繪圖示STT-MRAM裝置之記憶體架構的一例示性圖。一般而言，STT-MRAM裝置之記憶體架構可包括字線驅動器、行電路控制(即，間隙電路)、包括感測放大器及寫入驅動器之讀/寫電路，及行多工器開關。字線驅動器可產生用於字線之適當字線電壓，以便選擇/啟動一或多條字線以存取沿著所選字線之MTJ。間隙電路可產生位址信號(例如，行解碼線信號、讀/寫使能信號等)且將該等位址信號發送至行多工器開關及讀/寫電路(例如，感測放大器及寫入驅動器)以例如允許區域解碼，區域解碼判定為特定操作(例如，讀取、寫入等)要驅動哪些位元線及源極線。區域解碼可藉由讀/寫電路來控制對位元線及源極線之選擇性驅動，且亦可控制感測放大器的至記憶體單元之選擇性耦接或對記憶體單元之感測以用於判定儲存於記憶體單元中之資料位元。更特別地，讀/寫使能信號可各自提供關於對於特定操作(例如，讀取、寫入等)是否要存取包括於陣列中之記憶體單元的指示。行解碼線信號可控制行多工器開關以選擇所要的位元線及源極線行。行多工器開關可包含位元線行多工器開關及源極線行多工器開關。位元線行多工器開關可經組態以提供單向讀取電流且可用NMOS或PMOS型電晶體來實現。位元線行多工器開關可經進一步組態以提供雙向寫入電流且可用轉移閘、PMOS型電晶體或自動啟動式NMOS電晶體來實現。位元線行多工器開關可經組態以提供雙向電流且可用轉移閘或自動啟動式NMOS電晶體來實現。在另一實施例中，在使用區域源極線位元單元陣列的情況下，源極線行多工器開關可連接至位元單元陣列中之位元線，如圖5所描繪。
如上所述，讀/寫電路可包含感測放大器及寫入驅動器，且可耦接至位元線及源極線，以將適當電壓提供至用於執行操作之某些位元線及源極線。被驅動的位元線及源極線之選擇基於自間隙電路接收之位址資訊，其中位址資訊可經解碼且用於判定要存取之記憶體單元。舉例而言，若目標記憶體單元包括於要存取之頁中，則讀/寫電路可使用解碼位址來選擇性地驅動適合於存取相應MTJ之彼等位元線及源極線。
讀取MTJ之狀態且判定由彼狀態表示之位元(即，讀取操作，或單位元讀取操作)可由讀/寫電路執行，該讀/寫電路可包括感測放大器，該感測放大器經組態以感測表示所儲存位元之低電壓信號且將該信號放大至可識別之邏輯位準。此外，讀取兩個MTJ之狀態且判定由彼等狀態表示之位元(即，差分位元讀取操作)亦可由包括感測放大器之讀/寫電路執行，該感測放大器經組態以感測表示MTJ之狀態的低功率信號且判定由不同狀態表示之單個位元。因為此等兩個MTJ儲存互補狀態，所以比較可以很簡單，因為一個MTJ將具有比另一個MTJ相對高之電阻，從而產生增加的感測信號。因此，在差分位元取操作之情況下，MTJ分佈中的電阻變化之量值相對於單位元讀取操作而言不太重要。為了執行上文論述之讀取操作，感測放大器可連接至每一行MTJ以用於讀取儲存於其中之資料值。
根據一例示性實施例，感測放大器可包括前置放大器及鎖存器，且前置放大器可在讀取操作期間調節位元線上之電壓。
儘管已經在上文呈現例示性實施例，但應了解，存在許多變化。此外，景觀描述使用包括成特定實例配置的記憶體單元的STT-MRAM裝置，但教示可應用於具有不同架構之其他記憶體裝置，其中可應用相同的概念。因此，在上文揭示之特定實施例僅為說明性的，不應被視為限制，因為可以不同但等效之方式來修改及實踐該等實施例，該等方式對於受益於本文中之教示的本領域技術人員而言是顯而易見的。因此，前述描述不欲將揭露內容限於所闡述之特定形式，相反地，意欲涵蓋可包括於如由隨附申請專利範圍界定的本發明之精神及範疇內的此類替代、修改及等效物，使得本領域技術人員應理解，他們可在不脫離本發明的最廣泛形式之精神及範疇的情況下做出各種改變、替換及變更。
在一個實施例中，一磁阻裝置可包括一陣列，該陣列包含配置成複數個列及複數個行的複數個磁阻裝置，其中該複數個行中之每一者包含一位元線，該位元線為一常規位元線及一參考位元線中的一者，其中該複數個磁阻裝置中之每一磁阻裝置耦接至一位元線及一選擇裝置，且其中該複數個行包含一參考行，該參考行包含該複數個磁阻裝置中之磁阻裝置之一子集，該磁阻裝置子集中之每一磁阻裝置耦接在該參考位元線與一橋接元件之間。
該磁阻裝置之各種實施例可包括其中該橋接元件提供跨該參考行中之第一組磁阻裝置的一電短路；該磁阻裝置進一步包含一行選擇電路，該行選擇電路經組態以自該複數條位元線選擇一位元線；該磁阻裝置進一步包含一感測放大器，該感測放大器耦接至該行選擇電路；該磁阻裝置進一步包含一感測放大器，該感測放大器耦接至該行選擇電路，該感測放大器包括與複數條常規位元線相關聯的一第一輸入及與該參考位元線相關聯的一第二輸入；該磁阻裝置進一步包含一追踪電路，該追踪電流連接至該參考位元線，該追踪電路經組態以基於與該參考位元線相關聯之一參考電流來調整一溫度係數；其中該追踪電路包括用以調整該溫度係數之一電流鏡；其中該追踪電路包括用以調整該溫度係數之一NMOS鏡；其中該追踪電路包括用以調整該溫度係數之一PMOS鏡；其中該追踪電路包括經組態用於電阻修整之一或多個多晶矽電阻器；其中該複數個列中之每一列中的該等磁阻裝置，包括該參考行中之一磁阻裝置，耦接至同一源極線；其中該源極線定位於一第一導電層處，該橋接元件定位於一第二導電層處，且該參考位元線定位於一第三導電層處；該磁阻裝置進一步包含一感測放大器，該感測放大器包括一前置放大器及一鎖存器。
在另一實施例中，一磁阻裝置可包括：一陣列，該陣列包含配置成複數個列及複數個行的複數個記憶體單元，每一記憶體單元包含一磁性穿隧接面(MTJ)，每一列包含一字線且每一行包含一位元線；一行選擇裝置，該行選擇裝置經組態以自該複數條位元線選擇一位元線；一感測放大器，該感測放大器包含對應於一所選位元線之一第一輸入、對應於一參考位元線之一第二輸入及一資料輸出；一追踪電路，該追踪電路連接至該第一輸入至該感測放大器，該追踪電路經組態以基於與該參考位元線相關聯之一參考電流來調整一溫度係數，其中該複數個行包含一參考行，該參考行包含提供跨該參考行中之該等MTJ的一電短路的一導電元件。
該磁阻裝置之各種實施例可包括其中該追踪電路包含用以調整該溫度係數之一電流鏡；其中該追踪電路包含具有修整之一多晶矽電阻器，該多晶矽電阻器連接至該第一輸入至該感測放大器；其中該追踪電路包含用以補償一溫度效應的一溫度係數電流及連接至該第一輸入至該感測放大器的具有修整之一多晶矽電阻器；該磁阻裝置進一步包含鄰近該參考位元線之一第二參考位元線；其中該導電元件為一橋接元件；其中該橋接元件為一金屬橋接元件。
為了清楚及理解之目的，已經描述本發明之先前描述。不欲將本發明限於所揭示之精確形式。在本申請案件之範疇及等效物內，各種修改可為可能的。
301:感測放大器 302:字線驅動器 303:位元單元陣列 304:位元線 305:字線 401:位元線多工器 402:磁性穿隧接面(MTJ) 403:選擇電晶體 404:區域源極線 405:源極線多工器 406:接地開關 408:字線 500:STT-MRAM裝置之陣列結構 501:行 502:列 503:選擇電晶體 504:磁性穿隧接面/MTJ 505:區域源極線 506:字線 507:作用列 508:箭頭 601:電路元件 602:輸入 603:電路元件 604:輸入 605:參考位元線 606:所選位元線 607:返回位元線 608:行選擇電路 609:電流 610:追踪電路 611:參考行 612:感測放大器 613:元件/橋接元件 614:區域源極線 617:選擇電晶體 618:MTJ 620:STT-MRAM位元單元陣列 701:曲線 702:曲線 703:線/中點 704:線/中點 Iref:參考電流 Rhi:組件 Rlo:組件 Vbl:位元線電壓 Vsl:源極線電壓
在下面的詳細描述之過程中，將參考附圖。附圖示出了本揭露內容的不同方面，並且在適當的情況下，不同圖中示出類似結構、部件、材料及/或元件的參考數字被類似地標記。應當理解，除了具體示出的那些之外的結構、部件及/或元件的各種組合是預期的並且在本揭露內容的範圍內。
此外，在本文中描述且說明本揭露內容之許多實施例。本揭露內容既不限於任何單個態樣或其實施例，也不限於此類態樣及/或實施例之任何組合及/或配置。此外，本揭露內容之態樣及/或其實施例中之每一者可單獨使用或與本揭露內容及/或其實施例之其他態樣中之一或多者結合使用。為簡潔起見，本文中未單獨地論述及/或說明某些配置及組合；然而，認為所有配置及組合在本揭露內容之範疇內。
圖1描繪在雙態觸發MRAM裝置中使用之中點產生器的一例示性示意圖。 圖2描繪圖示雙態觸發MRAM裝置之電阻分佈的一例示性圖表。 圖3描繪圖示雙態觸發MRAM裝置之陣列結構的一例示性圖。 圖4圖示出圖示STT-MRAM裝置之區域源極線陣列架構的一例示性示意圖。 圖5圖示出圖示STT-MRAM裝置之區域源極線陣列架構的另一例示性示意圖。 根據本揭露內容之一態樣，圖6描繪圖示經組態用於中點感測之STT-MRAM裝置之區域源極線陣列架構的一例示性示意圖。 根據本揭露內容之一態樣，圖7描繪圖示基於溫度的低態MTJ及高態MTJ之電阻分佈之偏移的一例示性圖表。 根據本揭露內容之一態樣，圖8描繪圖示STT-MRAM裝置之記憶體架構的一例示性圖。
同樣地，在本文中描述且說明本揭露內容之許多實施例。本揭露內容既不限於任何單個態樣或其實施例，也不限於此類態樣及/或實施例之任何組合及/或配置。本揭露內容之態樣及/或其實施例中之每一者可單獨使用或與本揭露內容及/或其實施例之其他態樣中之一或多者結合使用。為簡潔起見，本文中不單獨論述彼等組合及配置中的多者。

Claims (20)

  1. 一種磁阻裝置，該磁阻裝置包含： 一陣列，該陣列包含配置成複數個列及複數個行的複數個磁阻裝置， 其中該複數個行中之每一者包含一位元線，該位元線為一常規位元線及一參考位元線中的一者， 其中該複數個磁阻裝置中之每一磁阻裝置耦接至一位元線及一選擇裝置，且 其中該複數個行包含一參考行，該參考行包含該複數個磁阻裝置的磁阻裝置之一子集，該磁阻裝置子集中之每一磁阻裝置耦接在該參考位元線與一橋接元件之間。
  2. 如請求項1之磁阻裝置，其中該橋接元件提供跨該參考行中之第一組磁阻裝置的一電短路。
  3. 如請求項1之磁阻裝置，該磁阻裝置進一步包含一行選擇電路，該行選擇電路經組態以自該複數條位元線選擇一位元線。
  4. 如請求項3之磁阻裝置，該磁阻裝置進一步包含一感測放大器，該感測放大器耦接至該行選擇電路。
  5. 如請求項3之磁阻裝置，該磁阻裝置進一步包含一感測放大器，該感測放大器耦接至該行選擇電路，該感測放大器包括與複數條常規位元線相關聯的一第一輸入及與該參考位元線相關聯的一第二輸入。
  6. 如請求項1之磁阻裝置，該磁阻裝置進一步包含一追踪電路，該追踪電路連接至該參考位元線，該追踪電路經組態以基於與該參考位元線相關聯之一參考電流來調整一溫度係數。
  7. 如請求項6之磁阻裝置，其中該追踪電路包括用以調整該溫度係數之一電流鏡。
  8. 如請求項6之磁阻裝置，其中該追踪電路包括用以調整該溫度係數之一NMOS鏡。
  9. 如請求項6之磁阻裝置，其中該追踪電路包括用以調整該溫度係數之一PMOS鏡。
  10. 如請求項6之磁阻裝置，其中該追踪電路包括經組態用於電阻修整之一或多個多晶矽電阻器。
  11. 如請求項1之磁阻裝置，其中該複數個列中之每一列中的該等磁阻裝置，包括該參考行中之一磁阻裝置，耦接至同一源極線。
  12. 如請求項11之磁阻裝置，其中該源極線定位於一第一導電層處，該橋接元件定位於一第二導電層處，且該參考位元線定位於一第三導電層處。
  13. 如請求項1之磁阻裝置，該磁阻裝置進一步包含一感測放大器，該感測放大器包括一前置放大器及一鎖存器。
  14. 一種磁阻裝置，該磁阻裝置包含： 一陣列，該陣列包含配置成複數個列及複數個行的複數個記憶體單元，每一記憶體單元包含一磁性穿隧接面(MTJ)，每一列包含一字線且每一行包含一位元線； 一行選擇裝置，該行選擇裝置經組態以自該複數條位元線選擇一位元線； 一感測放大器，該感測放大器包含對應於一所選位元線之一第一輸入、對應於一參考位元線之一第二輸入及一資料輸出；及 一追踪電路，該追踪電路連接至該第一輸入至該感測放大器，該追踪電路經組態以基於與該參考位元線相關聯之一參考電流來調整一溫度係數， 其中該複數個行包含一參考行，該參考行包含一導電元件，該導電元件提供跨該參考行中之該等MTJ的一電短路。
  15. 如請求項14之磁阻裝置，其中該追踪電路包含用以調整該溫度係數之一電流鏡。
  16. 如請求項14之磁阻裝置，其中該追踪電路包含具有修整之一多晶矽電阻器，該多晶矽電阻器連接至該第一輸入至該感測放大器。
  17. 如請求項14之磁阻裝置，其中該追踪電路包含用以補償一溫度效應的一溫度係數電流及連接至該第一輸入至該感測放大器的具有修整之一多晶矽電阻器。
  18. 如請求項14之磁阻裝置，該磁阻裝置進一步包含鄰近該參考位元線之一第二參考位元線。
  19. 如請求項14之磁阻裝置，其中該導電元件為一橋接元件。
  20. 如請求項19之磁阻裝置，其中該橋接元件為一金屬橋接元件。
TW110145171A 2020-12-07 2021-12-03 用於ｓｔｔ－ｍｒａｍ之中點感測參考產生 TW202240578A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/113,595 US11651807B2 (en) 2020-12-07 2020-12-07 Midpoint sensing reference generation for STT-MRAM
US17/113,595 2020-12-07

Publications (1)

Publication Number Publication Date
TW202240578A true TW202240578A (zh) 2022-10-16

Family

ID=78819289

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110145171A TW202240578A (zh) 2020-12-07 2021-12-03 用於ｓｔｔ－ｍｒａｍ之中點感測參考產生

Country Status (3)

Country Link
US (2) US11651807B2 (zh)
EP (1) EP4030430A3 (zh)
TW (1) TW202240578A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11940831B2 (en) * 2021-12-07 2024-03-26 Infineon Technologies LLC Current generator for memory sensing
CN116978419A (zh) * 2022-04-21 2023-10-31 联华电子股份有限公司 具温度补偿的感测放大器电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331943B1 (en) * 2000-08-28 2001-12-18 Motorola, Inc. MTJ MRAM series-parallel architecture
JP3920565B2 (ja) * 2000-12-26 2007-05-30 株式会社東芝 磁気ランダムアクセスメモリ
US6445612B1 (en) * 2001-08-27 2002-09-03 Motorola, Inc. MRAM with midpoint generator reference and method for readout
JP4084089B2 (ja) * 2002-05-30 2008-04-30 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
US6885600B2 (en) * 2002-09-10 2005-04-26 Silicon Storage Technology, Inc. Differential sense amplifier for multilevel non-volatile memory
TWI223259B (en) * 2003-01-07 2004-11-01 Ind Tech Res Inst A reference mid-point current generator for a magnetic random access memory
US7057958B2 (en) * 2003-09-30 2006-06-06 Sandisk Corporation Method and system for temperature compensation for memory cells with temperature-dependent behavior
KR100528341B1 (ko) 2003-12-30 2005-11-15 삼성전자주식회사 자기 램 및 그 읽기방법
US8902641B2 (en) * 2012-04-10 2014-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Adjusting reference resistances in determining MRAM resistance states
KR102476355B1 (ko) * 2018-05-10 2022-12-09 삼성전자주식회사 레퍼런스 셀을 포함하는 저항성 메모리 장치 및 그것의 동작 방법

Also Published As

Publication number Publication date
EP4030430A3 (en) 2022-10-19
US11651807B2 (en) 2023-05-16
US20220180913A1 (en) 2022-06-09
EP4030430A2 (en) 2022-07-20
US20230245692A1 (en) 2023-08-03

Similar Documents

Publication Publication Date Title
US7196957B2 (en) Magnetic memory structure using heater lines to assist in writing operations
US7187577B1 (en) Method and system for providing current balanced writing for memory cells and magnetic devices
US8040718B2 (en) Semiconductor memory device
US10269404B2 (en) Resistance change memory
US8014219B2 (en) Semiconductor memory device
US7609543B2 (en) Method and implementation of stress test for MRAM
US20230245692A1 (en) Midpoint sensing reference generation for stt-mram
KR20040080357A (ko) 온도 보상 ｒｒａｍ 회로
US10593375B2 (en) Semiconductor memory device with correcting resistances in series with memory array signal lines
US8036015B2 (en) Resistive memory
US20160078915A1 (en) Resistance change memory
US9548111B2 (en) Memory device
JP7290754B2 (ja) ノイズ及び変動に対する耐性を有する狭範囲センスアンプ
US9437270B2 (en) Nonvolatile memory apparatus for controlling a voltage level of enabling a local switch
US10896709B2 (en) Integrated circuit memory device and method of operating same
CN113129953B (zh) 磁性随机存储器的读电路
JP2011023046A (ja) 抵抗変化型メモリデバイス
US20170076791A1 (en) Semiconductor memory device
TWI537947B (zh) 磁阻記憶體裝置
US6925003B2 (en) Magnetic memory cell structure
TW202307835A (zh) 用於窄範圍感測放大器的參考生成
US9812498B2 (en) Semiconductor device
CN112542189B (zh) 磁性存储器及其编程控制方法、读取方法、磁性存储装置
CN113539317A (zh) 存储器及存储器的读写方法