TWI785733B - 記憶體元件 - Google Patents

記憶體元件 Download PDF

Info

Publication number
TWI785733B
TWI785733B TW110129701A TW110129701A TWI785733B TW I785733 B TWI785733 B TW I785733B TW 110129701 A TW110129701 A TW 110129701A TW 110129701 A TW110129701 A TW 110129701A TW I785733 B TWI785733 B TW I785733B
Authority
TW
Taiwan
Prior art keywords
node
current
signal
transistor
voltage
Prior art date
Application number
TW110129701A
Other languages
English (en)
Other versions
TW202213336A (zh
Inventor
片山明
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202213336A publication Critical patent/TW202213336A/zh
Application granted granted Critical
Publication of TWI785733B publication Critical patent/TWI785733B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0057—Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element

Abstract

實施例提供一種可改善記憶體元件的特性的記憶體元件。 根據一個實施例，一種元件包括感測放大器，所述感測放大器基於胞元中的第一資料感測第一訊號且基於胞元中的第二資料感測第二訊號。感測放大器包括：電流鏡，使第一電流在連接至胞元的第一節點中流動且基於第一節點的電位而使第二電流在第二節點中流動；第一切換器，連接至第二節點及第三節點；電晶體，包括連接至第二節點的端子及連接至第三節點的閘極；第二切換器，連接至第二節點及第四節點；以及電路，連接至第二節點及第三節點且基於第三節點的電位而使第三電流在第二節點中流動。

Description

記憶體元件 [相關申請案的交叉參考]
本申請案基於且主張2020年9月16日提出申請的日本專利申請案第2020-155568號及2021年3月15日提出申請的美國專利申請案第17/200966號的優先權權益，上述專利申請案的全部內容併入本案供參考。
本文中所述的實施例大體而言是有關於一種記憶體元件。
使用可變電阻構件(例如，磁阻效應構件)作為記憶體構件的記憶體元件是已知的。
實施例提供一種可改善記憶體元件的特性的記憶體元件。
一般而言，根據一個實施例，一種記憶體元件包括：記憶體胞元；以及讀取電路，被配置成基於所述記憶體胞元中的第一資料感測第一訊號，將第二資料寫入所述記憶體胞元中，基於所述記憶體胞元中的所述第二資料感測第二訊號，且基於所述第 一訊號與所述第二訊號之間的比較結果讀取所述記憶體胞元中的資料。所述讀取電路包括第一感測放大器，所述第一感測放大器被配置成感測所述第一訊號及所述第二訊號，且所述第一感測放大器包括：電流鏡電路，被配置成使第一電流在連接至所述記憶體胞元的第一節點中流動且基於所述第一節點的電位而使第二電流在第二節點中流動；第一切換構件，包括連接至所述第二節點的第一端子及連接至第三節點的第二端子；第一電晶體，包括連接至所述第二節點的第三端子及連接至所述第三節點的第一閘極；第二切換構件，包括連接至所述第二節點的第四端子及連接至第四節點的第五端子；以及第一電路，連接至所述第二節點及所述第三節點且被配置成基於所述第三節點的電位而使第三電流在所述第二節點中流動。
1:記憶體元件/磁阻隨機存取記憶體(MRAM)
9:元件/外部元件
10:記憶體胞元陣列
11:列控制電路
12:行控制電路
13:寫入電路
14:讀取電路
15:電壓產生電路
16:輸入/輸出電路
17:控制電路
20:切換構件/構件
21:記憶體構件/可變電阻構件/構件/磁阻效應構件/磁性穿隧接面(MTJ)構件
50、51:導電層
70:電流鏡電路
71a、71b、72a、72b:偏移電路
100:基板
141:前置放大器
142:感測放大器
201、203、219A、219B:電極
202:切換層
211:磁性層/參考層
212:非磁性層/穿隧阻障層
213:磁性層/儲存層
ADR:位址/訊號
BL:位元線/選定位元線/非選定位元線
BL<0>、BL<1>:位元線
C1、C2:電容組件
CMD:命令/訊號
CNT:控制訊號/訊號
CNT-WR:控制訊號/訊號/L位準訊號/H位準控制訊號
D1、M1-0、M1-1、M2-0、M2-1、M2a-0、M2a-1:線
DO、DOB、DT:訊號/資料
G1、G2、G3、G4:群組
I1、I2、Ieval1、Ieval2、Ismpl1、Ismpl2、Ix:電流
Icell、Icell1、Icell2:胞元電流
Iref:參考電流
Imr:電流/鏡電流
Imr1、Imr2:鏡電流
Iofst、Iofst1z、Iofst2、Iofst2z:偏移電流
Iofst1、Ishfta、Ishftb:偏移電流/電流
LATN、LATNB、S1、S2、S1b、S2b:訊號
MC:記憶體胞元/給定記憶體胞元
MC-s:選定胞元/記憶體胞元/讀取目標選定胞元
ND1、ND2、ND3、ND4、ND5、ND6、ND7、NDa、NDb、NDc、NDd、NDe、NDf:節點
OFST1、OFST2、SEN、SHFTDOB:訊號/H位準訊號/L位準訊號
OT1、OT2:輸出端子
REN:訊號/L位準訊號
RX:區
SEN2、SHFTDO:訊號/H位準訊號
ST10、ST20、ST30、ST40:步驟
SW1、SW2:金屬氧化物半導體(MOS)切換器
t0、t1、t2、t3、t4、t5、t6、t7、t8、t9、t10、t11、t12、t13、t14、t15:時間
T1、T1x:週期
TR1、TR2、TR3、TR4、TR5、TR6、TR7、TR8、TR9、TR10、TR11、TR12、TR13、TR14、TR15、TR16、TR17、TR18、TRa、TRb、TRc、TRd、TRf、TRg、TRh、TRi、TRq、TRq<0>、TRr、TRr<0>、TRr<1>、TRr<j-1>、TRs:電晶體
TRd<0>、TRd<h-1>:場效電晶體
TRe:電晶體/二極體連接電晶體
TRp:電晶體/偏移電晶體
TRp<0>、TRp<1>、TRp<j-1>:場效電晶體/電晶體
V1、V1-δa、V2、V2-δb、V3、V3-δc、V4:電壓值
V4-δd:值
VCLMP:訊號/預定電壓
VDD:電壓/電源供應電壓/電源供應端子/電源供應節點/電壓端子
VEVAL:訊號/電壓/充電電壓
VEVAL-0、VEVAL-1、VSMPL-0、VSMPL-1:電壓/充電電壓
VEVAL-0x、VEVAL-1x、VSHFTa、VSHFTb:電壓
VSHFT:訊號/電壓/偏移電壓
VSMPL:訊號/電壓/充電電壓/感測結果
VSS:接地電壓/接地端子
WL:字元線/選定字元線/非選定字元線
WL<0>、WL<1>:字元線
X、Y:方向
Z:軸/方向
δa:值/差/電位差
δb:電位差
δc:差
δd:給定值/差
圖1是示出根據第一實施例的記憶體元件的配置的實例的方塊圖。
圖2是根據第一實施例的記憶體元件的記憶體胞元陣列的等效電路圖。
圖3及圖4是各自示出根據第一實施例的記憶體元件的記憶體胞元陣列的結構的實例的剖視圖。
圖5是示出根據第一實施例的記憶體元件的記憶體構件的配置的實例的視圖。
圖6是示出根據第一實施例的記憶體元件的讀取電路的配置的實例的方塊圖。
圖7及圖8是根據第一實施例的記憶體元件的讀取電路的等效電路圖。
圖9是示出根據第一實施例的記憶體元件的操作的實例的流程圖。
圖10是示出根據第一實施例的記憶體元件的操作的實例的時序圖。
圖11及圖12是示出根據第一實施例的記憶體元件的操作的實例的圖。
圖13、圖14、圖15及圖16是示出根據第一實施例的記憶體元件的特性的圖表。
圖17是示出根據第二實施例的記憶體元件的配置的實例的等效電路圖。
圖18是示出根據第二實施例的記憶體元件的操作的實例的時序圖。
圖19及圖20是示出根據第二實施例的記憶體元件的操作的實例的圖。
圖21是示出根據第三實施例的記憶體元件的操作的實例的圖。
圖22是示出根據第三實施例的記憶體元件的操作的實例的時序圖。
圖23是示出根據第四實施例的記憶體元件的操作的實例的圖。
圖24是示出根據第四實施例的記憶體元件的操作的實例的時序圖。
圖25是示出根據第五實施例的記憶體元件的配置的實例的等效電路圖。
圖26是示出根據第六實施例的記憶體元件的配置的實例的等效電路圖。
圖27是示出根據第七實施例的記憶體元件的配置的實例的等效電路圖。
下文將參考附圖闡述實施例。注意，在以下說明中，具有相同功能及配置的構成構件由共同參考編號來標示。另外，藉由將後綴添加至共同參考編號來區分具有共同參考編號的多個構成構件。注意，當無需區分多個構成構件時，所述多個構成構件藉由共同參考編號來標示，而不添加任何後綴。在此種情形中，除下標及上標之外，後綴亦包括例如添加至共同參考編號的末尾以指示陣列的索引。
(1)第一實施例
將參考圖1、圖2、圖3、圖4、圖5、圖6、圖7、圖8、圖9、圖10、圖11、圖12、圖13、圖14、圖15及圖16闡述根據第一實施例的記憶體元件。
(1a)配置實例
將參考圖1、圖2、圖3、圖4、圖5、圖6、圖7及圖8闡述根據此實施例的記憶體元件的配置的實例。
圖1是示出根據此實施例的記憶體元件的配置的實例的方塊圖。
如圖1中所示，舉例而言，記憶體元件1連接至位於記憶體元件1之外的元件(在後文中被稱為外部元件)9。外部元件9將命令CMD、位址ADR及控制訊號CNT發送至記憶體元件1。在寫入時，外部元件9發送欲寫入記憶體元件1中的資料(在後文中被稱為寫入資料)。在讀取時，外部元件9自記憶體元件1接收自記憶體元件1讀出的資料(在後文中被稱為讀取資料)。
記憶體元件1包括記憶體胞元陣列10、列控制電路11、行控制電路12、寫入電路13、讀取電路14、電壓產生電路15、輸入/輸出電路16及控制電路17。
記憶體胞元陣列10包括多個記憶體胞元MC、多條字元線及多條位元線。
多個記憶體胞元中的每一者與成對的列及行中對應的一對列及行相關聯。每一記憶體胞元MC連接至多條字元線WL中的對應字元線WL。每一記憶體胞元MC連接至多條位元線BL中的對應位元線BL。
列控制電路11經由字元線WL連接至記憶體胞元陣列10。列控制電路11接收涉及位址ADR的列的解碼結果(列位址)。 列控制電路11基於涉及位址ADR的解碼結果而控制所述多條字元線WL。藉由此操作，列控制電路11將所述多條字元線WL(多個列)設定成選定狀態及非選定狀態。在以下說明中，設定成選定狀態的字元線WL被稱為選定字元線WL，且除選定字元線WL之外的字元線WL被稱為非選定字元線WL。
行控制電路12經由位元線BL連接至記憶體胞元陣列10。行控制電路12接收涉及位址ADR的行的解碼結果(行位址)。行控制電路12基於涉及位址ADR的解碼結果而控制所述多條位元線BL。藉由此操作，行控制電路12將所述多條位元線BL(多個行)設定成選定狀態及非選定狀態。在以下說明中，設定成選定狀態的位元線BL被稱為選定位元線BL，且除選定位元線BL之外的位元線BL被稱為非選定位元線BL。
寫入電路13將資料寫入記憶體胞元MC中。寫入電路13包括例如寫入驅動器(未示出)。
讀取電路14自記憶體胞元MC讀取資料。讀取電路14包括例如前置放大器141及感測放大器142。稍後將闡述前置放大器141及感測放大器142的詳細配置。
電壓產生電路15使用自外部元件9提供的電源供應電壓來產生用於記憶體胞元陣列10的各種類型的操作的電壓。舉例而言，電壓產生電路15產生用於寫入操作的各種類型的電壓。電壓產生電路15將所產生電壓輸出至寫入電路13。舉例而言，電壓產生電路15產生用於讀取操作的各種類型的電壓。電壓產生電路15 將所產生電壓輸出至讀取電路14。
輸入/輸出電路16用作記憶體元件1與外部元件9之間的介面電路以傳輸各種類型的訊號ADR、CMD、CNT及DT。
輸入/輸出電路16將位址ADR自外部元件9傳送至控制電路17。輸入/輸出電路16將命令CMD自外部元件9傳送至控制電路17。輸入/輸出電路16在外部元件9與控制電路17之間傳送各種控制訊號CNT。輸入/輸出電路16將資料DT自外部元件9傳送至寫入電路13。輸入/輸出電路16將自讀取電路14傳送而來的資料DT傳送至外部元件9。
控制電路(亦被稱為定序器、狀態機或內部控制器)17對命令CMD進行解碼。控制電路17基於命令CMD、控制訊號CNT的解碼結果來控制記憶體元件1中的列控制電路11、行控制電路12、寫入電路13、讀取電路14、電壓產生電路15及輸入/輸出電路16的運作。
控制電路17對位址ADR進行解碼。控制電路17將位址解碼結果發送至列控制電路11、行控制電路12等。注意，在記憶體元件1中，可在控制電路17之外設置用於對命令進行解碼的電路(命令解碼器)及用於對位址進行解碼的電路(位址解碼器)。
(1a-1)記憶體胞元陣列的配置的實例
圖2是示出根據此實施例的記憶體元件的記憶體胞元陣列的配置的實例的等效電路圖。參考圖2，藉由後綴(索引)來區分字元線WL、位元線BL及記憶體胞元MC。
如圖2中所示，所述多個記憶體胞元MC以矩陣圖案排列成記憶體胞元陣列10。每一記憶體胞元MC連接至所述多條位元線BL(BL<0>、BL<1>、...、BL<n-1>)中的對應位元線BL及所述多條字元線WL(WL<0>、WL<1>、...、WL<m-1>)中的對應字元線WL。在此種情形中，m及n是任意整數。記憶體胞元MC<i,j>(0
Figure 110129701-A0305-02-0011-31
i
Figure 110129701-A0305-02-0011-32
m-1，0
Figure 110129701-A0305-02-0011-33
j
Figure 110129701-A0305-02-0011-34
n-1)連接於字元線WL<i>與位元線BL<j>之間。
每一記憶體胞元MC包括切換構件20及記憶體構件(可變電阻構件)21。
在將資料寫入對應記憶體構件21及自對應記憶體構件21讀取資料時，切換構件20用作控制向記憶體構件21的電流(或電壓)供應的選定構件。
例如當施加至給定記憶體胞元MC的電壓低於記憶體胞元MC中的切換構件20的臨限電壓Vth時，切換構件20被設定成關斷狀態(高電阻狀態或絕緣狀態)。在此種情形中，切換構件20切斷去向記憶體胞元MC的電流。
當施加至給定記憶體胞元MC的電壓等於或高於記憶體胞元MC中的切換構件20的臨限電壓Vth時，切換構件20被設定成接通狀態(低電阻狀態或導電狀態)。在此種情形中，切換構件20使電流流動至記憶體胞元MC中。
切換構件20具有以下功能：無論電流的流動方向如何皆能夠根據施加至記憶體胞元MC的電壓的量值而就是否允許電流 流動至記憶體胞元MC進行切換。
舉例而言，切換構件20是兩端子構件。切換構件20作為兩端子構件包括設置於兩個端子之間的層。切換構件20包括具有在層的電阻狀態之間切換的功能的層(亦被稱為切換層或電阻改變層)。
當施加於切換構件20的兩個端子之間的電壓低於切換構件20的臨限電壓時，切換構件20處於高電阻狀態(關斷狀態)中。在此種情形中，切換構件20被設定成非導電狀態。
當施加於切換構件20的所述兩個端子之間的電壓等於或高於臨限電壓時，切換構件20處於低電阻狀態(接通狀態)中。在此種情形中，切換構件20被設定成導電狀態。
切換構件20較佳地具有關於施加至切換構件20的電壓的兩個極性(即，正極性及負極性)的切換功能(特性)。然而，注意，切換構件20可具有關於施加至切換構件20的電壓的正極性及負極性中的至少一者的切換功能(特性)。
舉例而言，記憶體構件21是可變電阻構件。可變電阻構件21的電阻狀態根據電流(或電壓)改變為多個電阻狀態(例如，低電阻狀態及高電阻狀態)，所述電流(或電壓)的供應由切換構件20控制。記憶體構件21可藉由使構件21的電阻狀態與資料(例如，「0」資料及「1」資料)相關聯來儲存資料。
圖3及圖4用於闡釋根據此實施例的記憶體元件的記憶體胞元陣列的結構的實例。圖3是示出記憶體陣列沿著X方向的 截面結構的示意性剖視圖。圖4是示出記憶體陣列沿著Y方向的截面結構的示意性剖視圖。
如圖3及圖4中所示，記憶體胞元陣列10設置於基板100的上表面上方。
在以下說明中，假定將與基板100的上表面平行的平面界定為X-Y平面，且垂直於X-Y平面的方向(軸)界定為Z方向(Z軸)。
多個導電層50在Z方向上設置於基板100的上表面上方。所述多個導電層50沿著Y方向排列。每一導電層50沿著X方向延伸。所述多個導電層50例如用作字元線WL。
圖3及圖4示出所述多個導電層50接觸基板100的情形。然而，注意所述多個導電層50與基板100之間可設置有絕緣層(未示出)。
多個導電層51在Z方向上設置於所述多個導電層50上方。所述多個導電層51沿著X方向排列。每一導電層51沿著Y方向延伸。舉例而言，所述多個導電層51用作位元線BL。
所述多個記憶體胞元MC設置於所述多個導電層50與所述多個導電層51之間。所述多個記憶體胞元MC在X-Y平面中以矩陣圖案排成陣列。
排列於X方向上的所述多個記憶體胞元MC設置於一個導電層50上。排列於X方向上的所述多個記憶體胞元MC連接至共同字元線WL。
排列於Y方向上的所述多個記憶體胞元MC設置於一個導電層51之下。排列於Y方向上的所述多個記憶體胞元MC連接至共同位元線BL。
舉例而言，在每一記憶體胞元MC中，記憶體構件(可變電阻構件)21在Z方向上設置於切換構件20上。在此種情形中，切換構件20設置於導電層(字元線)50上。導電層(位元線)51設置於可變電阻構件21上。
注意，切換構件20及記憶體構件21在Z方向上的配置可翻轉成圖3及圖4中所示的排列。在此種情形中，構件20設置於構件21上。
根據記憶體胞元陣列及記憶體胞元配置，導電層50及導電層51可分別用作位元線BL及字元線WL。
記憶體胞元MC是包括切換構件20及記憶體構件21的層堆疊。
切換構件20作為兩端子構件包括兩個電極201及203以及切換層(電阻改變層)202。切換層202在Z方向上設置於兩個電極201與203之間。
記憶體構件21是可變電阻構件。可變電阻構件21可具有多個電阻狀態(電阻值)。藉由使可變電阻構件21的電阻狀態與資料(例如，1位元資料)相關聯來將可變電阻構件21用作記憶體構件。
舉例而言，記憶體構件21是磁阻效應構件。在此種情形 中，根據此實施例的記憶體元件是磁性記憶體，如磁阻隨機存取記憶體(Magnetoresistive Random Access Memory，MRAM)。
<磁阻效應構件>
將參考圖5闡述根據此實施例的記憶體元件的記憶體構件(磁阻效應構件)的配置的實例。
圖5是示出磁阻效應構件的配置的實例的剖視圖。舉例而言，圖5示出沿著與圖3及圖4中所示的記憶體構件21的Z方向平行的平面(例如，X-Z平面)的截面的實例。
舉例而言，磁阻效應構件21包括至少兩個磁性層211及213以及非磁性層212。非磁性層212在Z方向上設置於兩個磁性層211與213之間。舉例而言，所述多個層(即磁性層211、非磁性層212及磁性層213)按照此次序自字元線WL側至位元線BL側堆疊。
在Z方向上排成陣列的兩個磁性層211及213以及非磁性層212形成磁性穿隧接面(magnetic tunnel junction，MTJ)。在以下說明中，將藉由例示MTJ構件21的使用闡述包括磁性穿隧接面的磁阻效應構件21。MTJ構件21的非磁性層212將被稱為穿隧阻障層。
舉例而言，磁性層211及213各自是包含鈷、鐵及/或硼的鐵磁層。磁性層211及213可各自是單層膜或多層膜(例如，人造晶格膜)。舉例而言，穿隧阻障層212是包含氧化鎂的絕緣膜。穿隧阻障層可以是單層膜或多層膜。
舉例而言，磁性層211及213各自具有垂直磁性非等向性。磁性層211及213中的每一者的易磁化軸方向垂直於磁性層211及213中的每一者的層表面(膜表面)。磁性層211及213中的每一者的磁化方向平行於磁性層211及213的陣列方向(Z方向)。磁性層211及213各自具有垂直於磁性層211及213中的每一者的層表面的磁化。
如上文所述，在此實施例中，MTJ構件21是垂直磁化型磁阻效應構件。
兩個磁性層211及213中的一者具有可變磁化方向，而另一磁性層具有不可變磁化方向。MTJ構件21可根據一個磁性層的磁化方向與另一磁性層的磁化方向之間的相對關係(在後文中被稱為磁化對齊)而具有多個電阻狀態(電阻值)。
在圖5中所示的情形中，磁性層213具有可變磁化方向。磁性層211具有不可變(固定)磁化方向。在以下說明中，具有可變磁化方向的磁性層213被稱為儲存層。在以下說明中，具有不可變(固定)磁化方向的磁性層211被稱為參考層。注意，儲存層213有時被稱為自由層、磁化自由層或磁化可變層。磁性層211有時被稱為釘紮層(pin layer、pinned layer)、磁化不可變層或磁化固定層。
在此實施例中，「參考層(磁性層)具有不可變磁化方向」或「參考層(磁性層)具有固定磁化方向」意指當將用於改變儲存層的磁化方向的電流或電壓供應至磁阻效應構件時，無論所供 應的電流或電壓如何在供應電流/電壓之前或之後參考層的磁化方向皆不會改變。
舉例而言，MTJ構件21包括兩個電極219A及219B。磁性層211及213以及穿隧阻障層212在Z方向上設置於兩個電極219A與219B之間。參考層211設置於電極219A與穿隧阻障層212之間。儲存層213設置於電極219B與穿隧阻障層212之間。
舉例而言，移位取消層(未示出)可設置於MTJ構件21中。移位取消層設置於參考層211與電極219A之間。移位取消層是用於減輕來自參考層211的雜散磁場的影響的磁性層。
非磁性層(未示出)設置於移位取消層與參考層211之間。舉例而言，非磁性層是金屬層，例如Ru層。
參考層211經由非磁性層反鐵磁性地接合至移位取消層。此使得包括參考層211及移位取消層的層堆疊形成合成反鐵磁(synthetic antiferromagnetic，SAF)結構。在SAF結構中，移位取消層的磁化方向與參考層211的磁化方向相反。在SAF結構中，參考層211的磁化方向被設定於固定狀態中。
舉例而言，MTJ構件21可包括基礎層(未示出)及頂蓋層(未示出)中的至少一者。基礎層設置於磁性層(在此種情形中，參考層)211與電極219A之間。基礎層是非磁性層(例如，導電化合物層)。基礎層是用於改善與基礎層接觸的磁性層211的特性(例如，結晶度及/或磁性特性)的層。頂蓋層是位於磁性層(在此種情形中，儲存層)213與電極219B之間的非磁性層(例 如，導電化合物層)。頂蓋層是用於改善與頂蓋層接觸的磁性層213的特性(例如，結晶度及磁性特性)的層。注意，基礎層及頂蓋層可被視為電極219(219A及219B)的構成構件。
當儲存層213的磁化方向與參考層211的磁化方向相同時，MTJ構件21的磁化對齊狀態是磁化平行狀態(在後文中被稱為P狀態)。當儲存層213的磁化方向與參考層211的磁化方向相反時，MTJ構件21的磁化對齊狀態是磁化反向平行狀態(在後文中被稱為AP狀態)。
MTJ構件21的磁化對齊狀態與MTJ構件21的電阻值(磁阻)之間關係的實例是處於P狀態中的MTJ構件21的電阻值低於處於AP狀態中的MTJ構件21的電阻值。在此種情形中，處於P狀態中的MTJ構件的電阻狀態對應於低電阻狀態，且處於AP狀態中的MTJ構件的電阻狀態對應於高電阻狀態。
舉例而言，「0」資料與處於P狀態(低電阻狀態)中的MTJ構件21相關聯，且「1」資料與處於AP狀態(高電阻狀態)中的MTJ構件21相關聯。然而，注意，MTJ構件21的磁化對齊狀態(電阻狀態)與「1」/「0」資料相關聯的方式並不僅限於以上情形。
在MTJ構件21具有該些特性的情況下，MTJ構件21用作記憶體構件。
藉由控制MTJ構件21的儲存層213的磁化方向來執行使用MTJ構件21將資料寫入至記憶體胞元MC。當寫入資料時， MTJ構件21的電阻狀態(電阻值)根據MTJ構件21的磁化對齊狀態而改變。
例如當儲存層213的磁化方向因自旋轉移力矩(Spin Transfer Torque，STT)而翻轉時，將寫入電流IWR(IWR0、IWR1)供應至MTJ構件21。
根據寫入電流IWR是自儲存層213流動至參考層211還是自參考層211流動至儲存層213來控制MTJ構件21的磁化對齊狀態自AP狀態至P狀態或自P狀態至AP狀態的改變。寫入電流IWR的電流值被設定成小於參考層211的磁化翻轉臨限值且等於或大於儲存層213的磁化翻轉臨限值。注意，儲存層213的磁化翻轉臨限值較佳地大於將切換構件20設定於低電阻狀態中的臨限電流。
在MTJ構件21中流動的寫入電流IWR產生致使儲存層213發生磁化翻轉的自旋力矩。將所產生的自旋力矩施加至儲存層213。
當MTJ構件21的磁化對齊狀態自AP狀態改變為P狀態(在後文中亦將被稱為P寫入)時，將自儲存層213流動至參考層211的寫入電流IWR0供應至MTJ構件21。此在與參考層211的磁化方向相同的方向上對儲存層213的磁化施加自旋(電子)的自旋力矩。當儲存層213的磁化方向與參考層211的磁化方向相反時，藉由所施加的自旋力矩將儲存層213的磁化方向改變為與參考層211的磁化方向相同的方向。
因此，MTJ構件21的磁化對齊狀態被設定成P狀態。在此種情形中，MTJ構件21保持「0」資料。
當MTJ構件21的磁化對齊狀態自P狀態改變為AP狀態(在後文中亦被稱為AP寫入)時，將自參考層211流動至儲存層213的寫入電流IWR1供應至MTJ構件21。此在與參考層211的磁化方向相反的方向上對儲存層213的磁化施加自旋的自旋力矩。當儲存層213的磁化方向與參考層211的磁化方向相同時，藉由所施加的自旋力矩將儲存層213的磁化方向改變為與參考層211的磁化方向相反的方向。
因此，MTJ構件21的磁化對齊狀態被設定成AP狀態。在此種情形中，MTJ構件21保持「1」資料。
藉由區分MTJ構件21的磁化對齊狀態(電阻值)來自記憶體胞元MC讀取資料。在讀取資料時，根據對記憶體胞元MC施加的電壓使電流在MTJ構件21中流動。在讀取資料時電流的電流值被設定成較儲存層213的磁化翻轉臨限值小的值。
基於在對記憶體胞元MC施加電壓時來自MTJ構件21的輸出訊號(例如，電流或電壓)的量值等效地區分MTJ構件21的電阻值(磁化對齊狀態)。
藉由此操作，區分並讀取記憶體胞元MC中的資料。
在此實施例中，基於自參考方案執行讀取操作。稍後將詳細地闡述基於自參考方案的讀取操作。
(a-2)讀取電路的配置
將參考圖6、圖7及圖8闡述根據此實施例的記憶體元件(例如，MRAM)的讀取電路的配置的實例。
圖6是闡釋根據此實施例的MRAM的讀取電路的配置的方塊圖。
如圖6中所示，讀取電路14包括一或多個前置放大器(亦被稱為前級感測放大器電路)141以及一或多個感測放大器(亦被稱為後級感測放大器電路)142。
舉例而言，使前置放大器141及感測放大器142對應於位元線BL(行)。針對一條位元線BL提供一對一個前置放大器141及一個感測放大器142。注意，可針對一組兩條或更多條位元線BL提供一對前置放大器141及感測放大器142。
前置放大器141經由對應的位元線BL連接至記憶體胞元MC。前置放大器141可基於記憶體胞元MC中的資料感測訊號。
前置放大器141經由節點NDe及NDf連接至對應的感測放大器142。注意，每一節點是包括互連件、接觸點及端子的構成構件。
前置放大器141感測並放大來自記憶體胞元MC的多個訊號(電壓或電流)。前置放大器141將所感測且所放大的訊號保持於節點NDe及NDf中。
感測放大器142感測供應至節點NDe及NDf的訊號(電壓或電流)並放大所感測的訊號。
感測放大器142基於所感測且所放大的訊號區分記憶體 胞元MC中的資料。將記憶體胞元MC中的資料作為訊號DO及DOB輸出至讀取電路14之外。
如上文所述，讀取電路14使用前置放大器141及感測放大器142讀取記憶體胞元MC(記憶體胞元陣列)中的資料。
<感測放大器>
將參考圖7闡述根據此實施例的記憶體元件的感測放大器(後級感測放大器電路)的配置的實例。
圖7是闡釋根據此實施例的記憶體元件的感測放大器的配置的電路圖。如圖7中所示，感測放大器142包括多個電晶體TR1至TR18。
舉例而言，電晶體TR1、TR2、TR3、TR4、TR5及TR6是具有p型導電性的場效電晶體(例如，金屬氧化物半導體(Metal Oxide Semiconductor，MOS)電晶體)。舉例而言，電晶體TR7、TR8、TR9、TR10、TR11、TR12、TR13、TR14、TR15、TR16、TR17及TR18是具有n型導電性的場效電晶體(例如，MOS電晶體)。
電晶體TR1至TR18中的每一者包括多個端子(例如，源極及汲極)及閘極。
電晶體TR1的一個端子(源極及汲極中的一者)連接至被施加電壓(例如，電源供應電壓)VDD的端子。將電壓VDD供應至電晶體TR1的一個端子(源極及汲極中的一者)。在後文中，被施加電源供應電壓VDD的端子(或節點)將被標示為電源 供應端子(或電源供應節點)VDD。
電晶體TR1的另一端子(源極及汲極中的另一者)連接至節點ND1。
訊號LATNB被供應至電晶體TR1的閘極。舉例而言，訊號LATNB是訊號LATN的反相訊號(將在稍後闡述)。
電晶體TR2的一個端子連接至節點ND1。電晶體TR2的另一端子連接至節點ND2。電晶體TR2的閘極連接至節點ND3。
電晶體TR3的一個端子連接至節點ND1。電晶體TR3的另一端子連接至節點ND3。電晶體TR3的閘極連接至節點ND2。
電晶體TR4的一個端子連接至節點ND3。電晶體TR4的另一端子連接至節點ND2。訊號SEN被供應至電晶體TR4的閘極。舉例而言，訊號SEN是指示開始(啟用感測放大器142)感測供應至節點NDe及NDf的電壓的處理(在後文中將被稱為感測處理)的訊號。
電晶體TR5的一個端子連接至電源供應端子VDD。電源供應電壓VDD被供應至電晶體TR5的一個端子。電晶體TR5的另一端子連接至節點ND2。訊號SEN被供應至電晶體TR5的閘極。
電晶體TR6的一個端子連接至電壓端子VDD。電源供應電壓VDD被供應至電晶體TR6的一個端子。電晶體TR6的另一端子連接至節點ND3。訊號SEN被供應至電晶體TR6的閘極。
電晶體TR7的一個端子連接至節點ND2。電晶體TR7 的另一端子連接至節點ND4。電晶體TR7的閘極連接至節點ND3。
電晶體TR8的一個端子連接至節點ND3。電晶體TR8的另一端子連接至節點ND5。電晶體TR8的閘極連接至節點ND2。
電晶體TR9的一個端子連接至節點ND4。電晶體TR9的另一端子連接至被施加接地電壓VSS的端子。接地電壓VSS被供應至電晶體TR9的一個端子。在後文中，被施加接地電壓VSS的端子(或節點)將被標示為接地端子(或接地節點)VSS。訊號LATN被供應至電晶體TR9的閘極。舉例而言，訊號LATN是指示感測處理結束的訊號。
電晶體TR10的一個端子連接至節點ND5。電晶體TR10的另一端子連接至接地端子VSS。訊號LATN被供應至電晶體TR10的閘極。
電晶體TR11的一個端子連接至節點ND4。電晶體TR11的另一端子連接至節點ND6。訊號SEN2被供應至電晶體TR11的閘極。舉例而言，訊號SEN2是與訊號SEN一起指示開始感測處理的訊號。
電晶體TR12的一個端子連接至節點ND5。電晶體TR12的另一端子連接至節點ND7。訊號SEN2被供應至電晶體TR11的閘極。
電晶體TR13的一個端子連接至節點ND6。電晶體TR13的另一端子連接至接地端子VSS。接地電壓VSS被供應至電晶體TR13的另一端子。電晶體TR13的閘極連接至節點NDe。經由節 點NDe將訊號(電壓)VSMPL自前置放大器141供應至電晶體TR13的閘極。電晶體TR13的閘極成為感測放大器142的一個輸入端子。電晶體TR13用作訊號(電壓VSMPL)的自前置放大器141至感測放大器142的輸入部分。
電晶體TR14的一個端子連接至節點ND7。電晶體TR14的另一端子連接至接地端子VSS。接地電壓VSS被供應至電晶體TR14的另一端子。電晶體TR14的閘極連接至節點NDf。經由節點NDf將訊號(電壓)VEVAL自前置放大器141供應至電晶體TR14的閘極。電晶體TR14的閘極成為感測放大器142的另一輸入端子(輸入部分)。電晶體TR14用作訊號(電壓VEVAL)的自前置放大器141至感測放大器142的輸入單元。
電晶體TR15的一個端子連接至節點ND6。電晶體TR15的另一端子連接至電晶體TR16的一個端子。訊號SHFTDOB被供應至電晶體TR15的閘極。舉例而言，訊號SHFTDOB是指示感測放大器142是否藉由將與節點NDe的電壓VSMPL對應的值偏移(偏置)來感測所述值的訊號。
電晶體TR16的另一端子連接至接地端子VSS。電壓VSHFTa被供應至電晶體TR16的閘極。舉例而言，電壓VSHFTa是指示節點NDe的電壓VSMPL(或與電壓VSMPL對應的值)的偏移值(偏置量)的訊號電壓。
電晶體TR17的一個端子連接至節點ND7。電晶體TR17的另一端子連接至電晶體TR18的一個端子。訊號SHFTDO被供 應至電晶體TR17的閘極。訊號SHFTDOB是訊號SHFTDO的反相訊號。舉例而言，訊號SHFTDO是指示感測放大器142是否藉由將值偏移(偏置)來感測節點NDf的電壓VEVAL(或與電壓VEVAL對應的值)的訊號。
電晶體TR18的另一端子連接至接地端子VSS。電壓VSHFTb被供應至電晶體TR18的閘極。
電壓VSHFTb是指示與節點NDf的電壓VEVAL對應的值的偏移值的電壓。
感測放大器142的輸出端子OT1連接至節點ND2。訊號DO自輸出端子OT1輸出至感測放大器142之外。
感測放大器142的輸出端子OT2連接至節點ND3。訊號DOB自輸出端子OT2輸出至感測放大器142之外。訊號DOB是訊號DO的反相訊號。
在此實施例中，電晶體TR15及TR16用作偏移電路72a。
包括電晶體TR15及TR16的偏移電路72a根據節點NDe的電壓VSMPL將給定偏移值(偏移電流)添加至來自電晶體TR13的輸出(電流)。此使得可在感測放大器142中等效地偏移電壓VSMPL的值。將由偏移電路72a添加的偏移量是根據訊號VSHFT的電壓值設定。
在此實施例中，電晶體TR17及TR18用作偏移電路72b。
包括電晶體TR17及TR18的偏移電路72b將給定偏移值添加至來自電晶體TR14的輸出(電流)，所述輸出(電流)對 應於節點NDf的電壓VEVAL。此使得可在感測放大器142中等效地偏移電壓VEVAL的值。將由偏移電路72b添加的偏移量是根據訊號VSHFT的電壓值設定。
圖7中的感測放大器142可將節點NDe的電壓VSMPL的量值與節點NDf的電壓VEVAL的量值進行比較。
感測放大器142可基於比較結果輸出訊號來分別作為去向輸出端子OT1及OT2的訊號DO及DOB。
<前置放大器>
將參考圖8闡述根據此實施例的記憶體元件的前置放大器(前級感測放大器電路)的配置的實例。
圖8是闡釋根據此實施例的MRAM的前置放大器的配置的實例的電路圖。
在圖8中的配置下，前置放大器141可基於記憶體胞元中的資料(MTJ構件的電阻狀態)感測、放大並保持來自記憶體胞元MC的訊號作為感測結果。
如圖8中所示，前置放大器141包括多個電晶體TRa、TRb、TRc、TRd、TRe、TRf、TRg、TRh、TRi、TRp及TRq。舉例而言，電晶體TRa、TRb、TRe、TRf、TRh、TRp及TRq是具有n型導電性的場效電晶體(例如，MOS電晶體)。舉例而言，電晶體TRc、TRd、TRg及TRi是具有p型導電性的場效電晶體(例如，MOS電晶體)。
電晶體TRa、TRb、TRc、TRd、TRe、TRf、TRg、TRh、 TRi、TRp及TRq中的每一者包括多個端子(源極及汲極)及閘極。
電晶體TRa的一個端子經由節點NDa連接至位元線BL。電晶體TRa的另一端子連接至節點NDb。訊號REN被供應至電晶體TRa的閘極。舉例而言，訊號REN是指示自記憶體胞元MC進行資料讀取操作的開始及結束的訊號。
電晶體TRb的一個端子連接至節點NDb。電晶體TRb的另一端子連接至節點NDc。訊號VCLMP被供應至電晶體TRb的閘極。舉例而言，訊號VCLMP是用於將經由電晶體TRa及TRb施加至記憶體胞元MC的電壓調整(箝制)至預定量值的訊號。
電晶體TRc的一個端子連接至節點NDc。電晶體TRc的另一端子連接至電源供應端子VDD。電晶體TRc的閘極連接至節點NDc。
電晶體TRd的一個端子連接至電源供應端子VDD。電晶體TRd的另一端子連接至節點NDd。電晶體TRd的閘極連接至節點NDc。
電晶體TRc及TRd用作電流鏡電路70。包括電晶體TRc及TRd的電流鏡電路70被配置成在執行讀取操作時使與在記憶體胞元MC中流動的電流(在後文中亦被稱為胞元電流)對應的電流(在後文中亦被稱為鏡電流或複製電流)Imr在節點NDd中流動。
電流鏡電路70中的鏡電流Imr與胞元電流Icell之間的電流比率是根據兩個電晶體TRc及TRd的閘極大小(例如，閘極 寬度)之間的比率設定。在此實施例中，舉例而言，電晶體TRd的閘極寬度被設定成與電晶體TRc的閘極寬度實質上相同的閘極寬度。在此種情形中，鏡電流Imr的量值與胞元電流的量值實質上相同。
電晶體TRe的一個端子連接至節點NDd。電晶體TRe的另一端子連接至接地端子VSS。電晶體TRe的閘極連接至節點NDe。當電晶體TRg及TRf(將在稍後闡述)處於接通狀態中時，電晶體TRe的閘極經由處於接通狀態中的電晶體TRg及TRf電性連接至節點NDd(及電晶體TRe的一個端子)。在此種情形中，電晶體TRe二極體式連接至節點NDd。電晶體TRe亦將被稱為二極體連接電晶體TRe。
電晶體TRf的一個端子連接至節點NDd。電晶體TRf的另一端子連接至節點NDe。訊號S1被供應至電晶體TRf的閘極。
電晶體TRg的一個端子連接至節點NDd。電晶體TRg的另一端子連接至節點NDe。訊號S1b被供應至電晶體TRg的閘極。訊號S1b是訊號S1的反相訊號。
電晶體TRg及TRf用作MOS切換器(切換構件)SW1。MOS切換器SW1控制節點NDd與節點NDe之間的電性連接及不連接。可藉由具有互補關係的訊號S1與訊號S1b來控制電晶體TRg及TRf以將其同時設定於接通狀態或關斷狀態中。
電晶體TRh的一個端子連接至節點NDd。電晶體TRh的另一端子連接至節點NDf。訊號S2被供應至電晶體TRf的閘極。
電晶體TRi的一個端子連接至節點NDd。電晶體TRi的另一端子連接至節點NDf。訊號S2b被供應至電晶體TRi的閘極。訊號S2b是訊號S2的反相訊號。
電晶體TRh及TRi用作MOS切換器SW2。MOS切換器SW2控制節點NDd與節點NDf之間的電性連接及不連接。可藉由具有互補關係的訊號S2與訊號S2b來控制電晶體TRh及TRi以將其同時設定於接通狀態或關斷狀態中。
節點NDe及NDf用作前置放大器141的輸出端子。
節點NDe連接至感測放大器142(上文闡述)的電晶體TR13的閘極(感測放大器142的一個輸入端子)。節點NDe包括電容組件C1。舉例而言，電容組件C1是節點NDe的互連件電容(互連件及端子的寄生電容)。電容組件C1的量值(及電容組件C1的充電時間)被設定成使得電晶體TRe及TR13可由保持於電容組件C1中的電壓(例如，節點NDe的充電電壓)驅動。
節點NDf連接至上文所述的感測放大器142的電晶體TR14的閘極(感測放大器142的另一輸入端子)。節點NDf包括電容組件C2。舉例而言，電容組件C2是節點NDf的互連件電容(互連件及端子的寄生電容)。電容組件C2的量值(及電容組件C2的充電時間)被設定成使得電晶體TR14可由保持於電容組件C2中的電壓(例如，節點NDf的充電電壓)驅動。
注意，電容組件C1及C2中的每一者並不僅限於節點的互連件電容，且可以是連接至節點NDe或NDf的構件(例如，電 容器)。
節點NDe及NDf中的每一者可保持電容組件C1或C2所感測的訊號。
節點NDe可利用電容組件C1保持在第一處理時對胞元電流Icell的感測結果。舉例而言，供應至節點NDe的電流對節點NDe進行充電。此使節點NDe將電壓VSMPL保持於電容組件C1中作為感測結果。
節點NDf可利用電容組件C2保持在第一處理之後執行的第二處理時對胞元電流Icell的感測結果。舉例而言，供應至節點NDf的電流對節點NDf進行充電。此使節點NDf將電壓VEVAL保持於電容組件C2中作為感測結果。
在根據此實施例的MRAM 1中，前置放大器141包括偏移電路71a。在實施例中，前置放大器141可使用偏移電路71a來控制二極體連接電晶體TRe的電流驅動力。
偏移電路71a連接至節點NDd、節點NDe及接地端子VSS。
偏移電路71a包括電晶體TRp及TRq。
電晶體TRp的一個端子連接至節點NDd。電晶體TRp的另一端子連接至電晶體TRq的一個端子。電晶體TRq的另一端子連接至接地端子VSS。電晶體TRp的閘極連接至節點NDe(及電晶體TRe的閘極)。訊號OFST1被供應至電晶體TRq的閘極。
根據訊號OFST1的訊號位準啟用或禁用偏移電路71a。 根據訊號OFST1的訊號位準控制電晶體TRq的接通及關斷。
偏移電路71a將具有給定量值的偏移值添加至基於選定胞元MC-s中的胞元電流Icell的鏡電流Imr，以偏移藉由前置放大器141獲得的感測結果。偏移電路71a使偏移電流Iofst1自節點NDd流動至接地端子VSS以將偏移值添加至電流Imr。
在偏移電路71a處於啟用狀態中時，偏移電流Iofst1自節點NDd經由電晶體TRp及TRq的電流路徑(通道)流動至接地端子VSS。
當將偏移電路71設定於啟用狀態中時，訊號OFST1的訊號位準被設定成「H」位準。藉由「H」位準訊號OFST1將電晶體TRq設定於接通狀態中。處於接通狀態中的電晶體TRq將電晶體TRp電性連接至接地端子VSS。在此種情形中，偏移電流Iofst1在電晶體TRp及TRq的電流路徑中流動。
偏移電路71a將電流Iofst1自節點NDd汲取至接地端子VSS。
當將偏移電路71a設定於禁用狀態中時，訊號OFST1的訊號位準被設定成「L」位準。「L」位準訊號OFST1將電晶體TRq設定於關斷狀態中。處於關斷狀態中的電晶體TRq使電晶體TRp與接地端子電性不連接。在此種情形中，偏移電流Iofst1不在電晶體TRp及TRq的電流路徑中流動。
舉例而言，偏移電流Iofst1的電流值小於鏡電流(自電晶體TRd輸出的電流)Imr的電流值。偏移電流Iofst1的電流值 的量值是根據電晶體TRp的電流驅動力設定。
電晶體TRp的電流驅動力可根據電晶體TRp的閘極大小(電晶體TRp的閘極寬度)設定。電晶體TRp的閘極寬度小於電晶體TRe的閘極寬度。舉例而言，電晶體TRp的閘極寬度被設定成電晶體TRe的閘極寬度的約10%至20%。在此種情形中，偏移電流Iofst1的電流值是自電晶體TRd輸出的電流Imr的電流值的約10%至20%。
如此一來，偏移電流Iofst1的電流值的上限是基於電晶體TRp的閘極大小設定。
偏移電流Iofst1的電流值根據節點NDe的施加至電晶體TRp的閘極的電位而改變，其中基於電晶體TRp的閘極大小的電流值是上限。
如此一來，在此實施例中，偏移電路71a可增大電晶體(二極體連接電晶體)TRe的驅動力。
以上配置允許前置放大器141在基於自參考方案的讀取操作時(將在稍後闡述)將分別與給定記憶體胞元MC中的多個胞元電流對應的多個訊號(電壓)分別保持於節點NDe及節點NDf中。
節點NDe的電位對應於記憶體胞元MC中的胞元電流Icell及前置放大器141中的鏡電流Imr。因此，節點NDe的電位包括記憶體胞元MC中及前置放大器141中的構件(例如，電晶體TR)當中的特性變化的影響。因此，偏移電流Iofst1的電流值 中可反映出記憶體胞元MC及電晶體TR當中的特性變化的影響。
因此，根據此實施例的MRAM 1可使用偏移電路71a來減小記憶體胞元MC及電晶體TR的過程-電壓-溫度(Process-Voltage-Temperature，PVT)變化對感測結果的影響。
因此，根據此實施例的MRAM 1可自動地減小記憶體胞元MC及電晶體TR當中的特性變化對感測結果的負面效應。此允許根據此實施例的MRAM 1縮短節點NDe及NDf的充電週期(訊號電壓的上升時間及下降時間)。
根據此實施例的MRAM 1可藉由在前置放大器141中供應偏移電流Iofst1增大電壓VSMPL與電壓VEVAL之間的電位差。此允許根據此實施例的MRAM 1增大讀取餘裕。此允許根據此實施例的MRAM 1提高資料讀取的可靠性。
根據此實施例的MRAM 1可使用包括偏移電路71的前置放大器141來改善讀取操作特性。
(1b)操作
將參考圖9、圖10、圖11及圖12闡述根據此實施例的記憶體元件(例如，MRAM)的操作的實例。下文將闡述根據實施例的MRAM中的記憶體胞元MC中的資料讀取操作。
注意，在根據此實施例的MRAM中，資料是藉由已知的資料寫入技術寫入記憶體胞元MC中。因此，將省略資料寫入操作的說明。
(1b-1)基於自參考方案的讀取操作
圖9是闡釋在根據此實施例的MRAM中基於自參考方案的讀取操作的流程圖。圖9示出在自給定記憶體胞元MC讀取資料時執行的各種類型的處理。
<ST10>
如圖9中所示，在基於自參考方案的讀取操作中，在步驟ST10(在後文中亦將被稱為第一胞元存取處理)中MRAM 1自作為資料讀取目標的記憶體胞元(選定胞元)MC-s讀取第一資料。控制電路17控制讀取電路14(例如，前置放大器141)實行第一胞元存取處理。
第一胞元存取處理包括以下處理：藉由存取選定胞元MC-s基於儲存於選定胞元MC-s中的資料(在後文中被稱為使用者資料)將前置放大器141的節點NDe充電至電壓VSMPL。
如此一來，在第一胞元存取處理中，在步驟ST10中控制電路17基於儲存於選定胞元MC-s中的資料將節點NDe充電至電壓VSMPL。因此，在第一胞元存取處理中前置放大器141自選定胞元MC-s感測電壓VSMPL作為訊號。
<ST20>
在基於自參考方案的讀取操作中，在步驟ST20中，MRAM 1對選定胞元MC-s執行預定資料寫入(在後文中被稱為重設寫入處理)。
控制電路17控制寫入電路13進行重設寫入處理。
重設寫入處理包括以下處理：藉由將預定資料(在後文 中被稱為參考資料或重設資料)寫入選定胞元MC-s中來重設儲存於選定胞元MC-s中的資料。
在此實施例中，藉由重設寫入處理將「0」資料寫入選定胞元MC-s中。然而，注意，可藉由重設寫入處理將「1」資料寫入選定胞元MC-s中。
<ST30>
在基於自參考方案的讀取操作中，在重設寫入處理之後，在步驟ST30中，MRAM 1對選定胞元MC-s執行第二資料讀取(在後文中亦被稱為第二胞元存取處理)。控制電路17控制讀取電路14(例如，前置放大器141)進行第二胞元存取處理。
第二胞元存取處理包括以下處理：存取選定胞元MC-s且基於選定胞元MC-s中的資料將前置放大器141的節點NDf充電至電壓VEVAL。
如此一來，在第二胞元存取處理中，控制電路17基於在步驟ST20中寫入選定胞元MC-s中的參考資料將節點NDf充電至電壓VEVAL。因此，在第二胞元存取處理中前置放大器141自選定胞元MC-s感測電壓VEVAL作為訊號。
在此實施例中，控制電路17在第二胞元存取處理中控制前置放大器141的偏移電路71a的操作。在進行第二胞元存取處理時，偏移電路71a將具有給定量值的偏移值添加至感測結果(例如，基於胞元電流的鏡電流)。
<ST40>
在基於自參考方案的讀取操作中，在步驟ST40中，MRAM 1執行感測處理。控制電路17控制讀取電路14(例如，感測放大器142)進行感測處理。
感測處理包括以下處理：將在步驟ST10中充電於節點NDe中的電壓VSMPL與在步驟ST30中充電於節點NDf中的電壓VEVAL進行比較。藉由此處理，感測放大器142判斷儲存於選定胞元MC-s中的資料(使用者資料)與參考資料是否相同。
如上文所述，根據此實施例的MRAM 1可藉由基於自參考方案的讀取操作自選定胞元MC-s讀取資料。
(1b-2)操作實例
圖10是闡釋根據此實施例的MRAM的讀取操作的時序圖。圖10示出在圖9中所示的基於自參考方案的讀取操作中的各種類型的處理中供應至前置放大器141及感測放大器142的各種類型的訊號以及充電於節點NDe及NDf中的電壓。注意，在圖10的情形中，示出在重設寫入處理中將「0」資料作為參考資料寫入作為讀取目標的選定胞元MC-s中的實例。
在發出操作根據此實施例的MRAM 1的請求時，外部元件9將命令CMD、位址ADR及控制訊號CNT發送至根據實施例的MRAM 1。MRAM 1接收命令CMD、位址ADR及控制訊號CNT。控制電路17根據命令CMD基於位址ADR對記憶體胞元(選定胞元)執行操作。
當命令CMD指示讀取操作時，控制電路17實行各種類 型的控制以在根據此實施例的MRAM 1中執行基於自參考方案的讀取操作。
<時間t0至時間t3：S10>
如圖10中所示，在進行基於自參考方案的讀取操作時，控制電路17在包括自時間t0至時間t2的間隔的週期中基於用於基於自參考方案的讀取操作的處理順序執行第一胞元存取處理(第一資料讀取)。
控制電路17啟用讀取電路14的前置放大器141。前置放大器141在控制電路17的控制下控制各種類型的訊號的訊號位準。
在時間t0處，前置放大器141將訊號REN的訊號位準自「L」位準改變為「H」位準。在前置放大器141中，電晶體TR1被設定於接通狀態中。前置放大器141將預定電壓VCLMP施加至電晶體TR2的閘極。電晶體TR2控制連接至選定胞元MC-s的位元線(選定位元線)BL的電位。
舉例而言，讀取電路14(例如，前置放大器141)將接地電壓VSS施加至連接至選定胞元MC-s的字元線(選定字元線)WL。藉由此操作，將預定電壓(在後文中亦被稱為讀取電壓)施加至讀取目標選定胞元MC-s。
讀取電壓(或由所述讀取電壓產生的電流)的施加將選定胞元MC-s中的切換構件20設定於接通狀態中。此使選定胞元MC-s存取前置放大器141。
圖11示意性地示出在進行基於自參考方案的讀取操作中的第一胞元存取處理時根據此實施例的MRAM中的前置放大器的內部狀態。
如圖11中所示，選定胞元MC-s經由處於接通狀態中的電晶體TRa及TRb電性連接至前置放大器141中的電流鏡電路70的電晶體TRc。
在時間t0之後，胞元電流Icell1在選定胞元MC-s中(在位元線BL與字元線WL之間)流動。胞元電流Icell1的電流值對應於選定胞元MC-s中的使用者資料(MTJ構件的電阻狀態)。節點NDc的電位(電壓值)根據胞元電流Icell1的量值而變化。
包括電晶體TRc及TRd的電流鏡電路70使基於胞元電流Icell1(節點NDc的電位)的鏡電流Imr1在節點NDd中流動。當電晶體TRd的閘極大小(例如，閘極寬度)與電晶體TRc的閘極大小(例如，閘極寬度)實質上相同時，自電晶體TRd輸出的鏡電流Imr1的電流值實質上等於胞元電流Icell1的電流值。
前置放大器141將訊號S2的訊號位準設定成「L」位準，且將訊號S2b的訊號位準設定成「H」位準。此將MOS切換器SW2的電晶體TRh及TRi設定於關斷狀態中。處於關斷狀態中的MOS切換器SW2使節點NDd與節點NDf電性不連接。
在時間t1處，前置放大器141將訊號S1的訊號位準自「L」位準改變為「H」位準，且將訊號S1b的訊號位準自「H」位準改變為「L」位準。此將MOS切換器SW1的電晶體TRf及 TRg設定於接通狀態中。節點NDd經由處於接通狀態中的MOS切換器SW1電性連接至節點NDe。
在此實施例中，在進行第一胞元存取處理時前置放大器141將訊號OFST1的訊號位準維持於「L」位準。此將偏移電路71a設定於禁用狀態中。電晶體TRp中沒有電流流動。
因此，在進行第一存取處理時，偏移電路71a不將偏移電流Iofst1施加至鏡電流Imr1。
鏡電流Imr1作為電流Ismpl1自節點NDd經由處於接通狀態中的MOS切換器SW1流動至節點NDe。利用所供應的電流Ismpl1對節點NDe的電容組件C1進行充電。在節點NDe中流動的電流Ismpl1的電流值實質上等於自電流鏡電路70輸出的鏡電流Imr1的電流值。
藉由此操作，將節點NDe的電容組件C1充電至具有給定電壓值的電壓(在後文中亦被稱為充電電壓)VSMPL。舉例而言，電壓VSMPL的電壓值(節點NDe的電位)自接地電壓VSS上升至給定電壓值。
充電電壓VSMPL的電壓值可具有與電流Ismpl1的電流值對應的量值。在選定胞元MC-s中的使用者資料是「0」資料時與在選定胞元MC-s中的使用者資料是「1」資料時，節點NDe的電壓VSMPL的電壓值略有不同。
舉例而言，當「0」資料儲存於選定胞元MC-s中時，電壓VSMPL的電壓值是「V1」。當「1」資料儲存於選定胞元MC-s 中時，電壓VSMPL具有較電壓值V1低值δa(>0)的電壓值(V1-δa)。
舉例而言，節點NDe的電壓VSMPL的電壓值在時間ta處是穩定的。
隨後，在時間t2處，前置放大器141將訊號S1的訊號位準自「H」位準改變為「L」位準，且將訊號S1b的訊號位準自「L」位準改變為「H」位準。
此將MOS切換器SW1的電晶體TRg及TRf設定於關斷狀態中。處於關斷狀態中的MOS切換器SW1使節點NDe與節點NDd電性不連接。因此，對節點NDe的充電停止。
在時間t3處，前置放大器141將訊號REN的訊號位準自「H」位準改變為「L」位準。此將電晶體TRa設定於關斷狀態中。處於關斷狀態中的電晶體TRa使前置放大器141與選定胞元MC-s電性不連接。
因此，自前置放大器141至選定胞元MC-s的電流(及電壓)供應停止。
如此一來，終止基於自參考方案的讀取操作中的第一胞元存取處理。
<時間t4至時間t5：S20>
在根據此實施例的MRAM 1中的基於自參考方案的讀取操作中，控制電路17在自時間t4至時間t5的間隔中執行重設寫入處理。
在時間t4處，控制電路17將用於寫入電路13的控制訊號CNT-WR的訊號位準自「L」位準改變為「H」位準。此將寫入電路13設定於啟用狀態中。在供應寫入電流時，寫入電路13將參考資料(例如，「0」資料)寫入選定胞元MC-s中。此將選定胞元MC-s設定於重設狀態(參考資料保持狀態)中。
注意，在重設寫入處理中，前置放大器141的節點NDf被設定於浮置狀態中。因此，節點NDf的電位可減小至接近例如接地電壓VSS。
在時間t5處，控制電路17將訊號CNT-WR的訊號位準自「H」位準改變為「L」位準。「L」位準訊號CNT-WR將寫入電路13設定於禁用狀態中。寫入電路13停止向選定胞元MC-s供應寫入電流。
如此一來，終止基於自參考方案的讀取操作中的重設寫入處理。
<時間t6至時間t9：S30>
於在MRAM 1中進行基於自參考方案的讀取操作時，控制電路17在自時間t6至時間t9的間隔中執行第二胞元存取處理。
控制電路17啟用前置放大器141。前置放大器141在控制電路17的控制下控制各種類型的訊號的訊號位準。
在時間t6處，前置放大器141將訊號REN自「L」位準改變為「H」位準。電晶體TRa被設定於接通狀態中時。預定電壓被施加至選定胞元MC-s。藉由所施加的電壓(或電流)將選定 胞元MC-s中的切換構件20被設定於接通狀態中。此使前置放大器141存取選定胞元MC-s。
圖12示意性地示出在進行基於自參考方案的讀取操作中的第二胞元存取處理時根據此實施例的MRAM中的前置放大器的內部狀態。
如圖12中所示，在進行第二存取處理時，使基於參考資料(在此種情形中，「0」資料)的胞元電流Icell2在選定胞元MC-s中流動。電流鏡電路70使基於胞元電流Icell2(參考電流Iref)的鏡電流Imr2在節點NDd中流動。
電晶體TRe根據施加至閘極的電壓VSMPL使電流Ix自節點NDd流動至接地端子VSS。
前置放大器141將訊號S1的訊號位準設定成「L」位準，且將訊號S1b的訊號位準設定成「H」位準。此將MOS切換器SW1的電晶體TRf及TRg設定於關斷狀態中。處於關斷狀態中的MOS切換器SW1使節點NDe與節點NDd電性不連接。節點NDe維持充電狀態(電壓VSMPL的保持狀態)。
在時間t7處，前置放大器141將訊號S2的訊號位準自「L」位準改變為「H」位準，且將訊號S2b的訊號位準自「H」位準改變為「L」位準。此將MOS切換器SW2的電晶體TRr及TRi設定於接通狀態中。節點NDd經由處於接通狀態中的MOS切換器SW2電性連接至節點NDf。
此使電流Ieval1在節點NDf中流動。
在此實施例中，在進行第二胞元存取處理時，控制電路17使前置放大器141對胞元電流Icell2進行偏移(移位)。
前置放大器141將訊號OFST1的訊號位準自「L」位準改變為「H」位準。「H」位準訊號OFST1啟用偏移電路71a。「H」位準訊號OFST1被供應至偏移電路71a的電晶體TRq的閘極。此將電晶體TRq設定於接通狀態中。
偏移電路71a的電晶體TRp經由處於接通狀態中的電晶體TRq連接至接地端子VSS。此使電晶體TRp輸出偏移電流Iofst1。
如上文所述，偏移電流Iofst1具有與電晶體TRp的電流驅動力(例如，電晶體TRp的閘極寬度)及閘極電壓對應的電流值。舉例而言，電晶體TRp的閘極寬度被設定成電晶體TRd的閘極寬度的約10%至20%。在此種情形中，偏移電流Iofst1的電流值是自電晶體TRd輸出的鏡電流Imr2的電流值的約10%至20%。
偏移電流Iofst1的電流值根據施加至電晶體TRe的閘極的電壓VSMPL而變化。
偏移電路71a將偏移電流Iofst1施加至節點NDd。藉由此操作，將偏移電流Iofst1添加至基於胞元電流Icell的鏡電流Imr2。偏移電流自節點NDd經由處於接通狀態中的電晶體TRp及TRq流動至接地端子VSS。如此一來，在偏移電路71a中，處於接通狀態中的電晶體TRp及TRq將在節點NDd中流動的鏡電流Imr2的一部分(偏移電流Iofst1)汲取至接地端子VSS。
因此，在第二胞元存取處理時的鏡電流Imr2根據與電晶體TRe的驅動力對應的電流Ix及與電晶體TRp的驅動力對應的偏移電流Iofst1而偏移。
如此一來，在此實施例中，電晶體TRp可增大電晶體TRe的驅動力(輸出電流)。
在進行第二胞元存取處理時，藉由在進行第一胞元存取處理時獲得的充電電壓VSMPL驅動電晶體TRp。充電電壓VSMPL可包括選定胞元中及前置放大器中的構件當中的變化(例如，PVT變化)的影響。因此，偏移電流Iofst1的電流值中可反映出特性變化的影響。
利用被施加偏移電流Iofst1的電流Ieval1對節點NDf的電容組件C2進行充電。節點NDf的充電電壓VEVAL在時間tb處飽和。
在進行第二胞元存取處理時，將來自充電電壓VSMPL所驅動的電晶體TRe的電流Ix施加至在節點NDf中流動的電流。將充電電壓VSMPL施加至閘極將使電晶體TRe致使電流Ix流動。電流Ix的電流值對應於充電電壓VSMPL的電壓值V1或電壓值V1-δa。
另外，在偏移電路71a中，將充電電壓VSMPL施加至電晶體TRp的閘極。因此，偏移電流Iofst1的電流值對應於充電電壓VSMPL的電壓值V1或電壓值V1-δa。
如上文所述，根據在進行第一胞元存取處理時選定胞元 MC-s中的使用者資料，節點NDe的充電電壓VSMPL包括在使用者資料是「1」資料時設定的電壓VSMPL的電壓值與在使用者資料是「0」資料時設定的電壓VSMPL的電壓值之間的微小的差δa。差δa使在進行第二胞元存取處理時在電晶體TRe及TRp中流動的電流的量值發生改變。因此，在節點NDf中流動的電流(供應至電容組件C2的電流)Ieval1的量值根據選定胞元MC-s中的使用者資料而改變。
如此一來，在充電之後節點NDf的電壓VEVAL的電壓值根據第一胞元存取處理所獲得的感測結果(VSMPL)而改變。
舉例而言，當充電電壓VSMPL的電壓值是「V1」時(當使用者資料是「0」資料時)電流Ix的電流值大於當充電電壓VSMPL的電壓值是「V1-δa」時(當使用者資料是「1」資料時)電流Ix的電流值。
另外，在充電電壓VSMPL的電壓值是「V1」時偏移電流Iofst1的電流值大於在充電電壓VSMPL的電壓值是「V1-δa」時偏移電流Iofst1的電流值。
當在進行第二胞元存取處理時(在重設寫入處理之後)選定胞元MC-s中的資料與在進行第一胞元存取處理時(在重設寫入處理之前)選定胞元MC-s中的資料相同時，節點NDf的充電電壓VEVAL的電壓值是電壓值V2。
當在進行第二胞元存取處理時選定胞元MC-s中的資料不同於在進行第一胞元存取處理時選定胞元MC-s中的資料時，節 點NDf的充電電壓VEVAL的電壓值變成電壓值V2-δb。
電壓值V2大於電壓值V2-δb。在第二胞元存取處理中的充電電壓VEVAL的電位差δb相對於在第一胞元存取處理中的充電電壓VSMPL的電位差δa而言足夠大。
如上文所述，在此實施例中，在進行第二胞元存取處理時，偏移電流Iofst1使基於胞元電流Icell2的鏡電流Imr2偏移。
藉由此操作，電壓值V2大於電壓值V1及電壓值V1-δa，且電壓值V2-δb小於電壓值V1及電壓值V1-δa。
在節點NDf的充電電壓VEVAL的電壓值穩定之後，在時間t8處，前置放大器141將訊號S2的訊號位準自「H」位準改變為「L」位準，且將訊號S2b的訊號位準自「L」位準改變為「H」位準。MOS切換器SW2的電晶體TRh及TRi被設定於關斷狀態中。處於關斷狀態中的MOS切換器SW2使節點NDf與節點NDd電性不連接。
因此，對節點NDf的充電停止。
前置放大器141將訊號OFST1的訊號位準自「L」位準改變為「H」位準。「H」位準訊號OFST1將電晶體TRq設定於關斷狀態中。此將偏移電路71a設定於禁用狀態中。
因此，停止向節點NDd供應偏移電流Iofst1。
在時間t9處，前置放大器141將訊號REN的訊號位準自「H」位準改變為「L」位準。此將電晶體TRa設定於關斷狀態中。處於關斷狀態中的電晶體TRa使前置放大器141與選定胞元 MC-s電性不連接。
因此，自前置放大器141至選定胞元MC-s的電流(及電壓)供應停止。
如此一來，終止基於自參考方案的讀取操作中的第二胞元存取處理。
<時間t10至時間t15：S40>
在根據此實施例的MRAM 1的自參考讀取操作中，控制電路17在自時間t10至時間t15的間隔中執行感測處理。
在時間t10之前的間隔(自時間t0至時間t9的間隔)中，在圖7中的感測放大器142中，「L」位準訊號SEN將電晶體TR4、TR5及TR6設定於接通狀態中。節點ND2經由處於接通狀態中的電晶體TR4電性連接至節點ND3。
處於接通狀態中的電晶體TR5及TR6將節點ND2及ND3預充電至約電源供應電壓VDD。
在時間t10處，感測放大器142將訊號SEN2的訊號位準自「L」位準改變為「H」位準。「H」位準訊號SEN2將電晶體TR9及TR10設定於接通狀態中。
節點ND2及ND4經由處於接通狀態中的電晶體TR9電性連接至節點ND6。
節點ND3及ND5經由處於接通狀態中的電晶體TR10電性連接至節點ND7。
在時間t11處，感測放大器142將訊號SEN的訊號位準 自「L」位準改變為「H」位準。「H」位準訊號SEN將電晶體TR4、TR5及TR6設定於關斷狀態中。藉由此操作，處於關斷狀態中的電晶體TR5及TR6停止向節點ND2及ND3供應電源供應電壓VDD。處於關斷狀態中的電晶體TR4使節點ND2與節點ND3電性不連接。
注意，在自時間t10至時間t11的間隔中，訊號LATN的訊號位準被設定成「L」位準，且訊號LATNB的訊號位準被設定成「H」位準。此在自時間t10至時間t11的間隔中將電晶體TR1、TR11及TR12設定於關斷狀態中。
節點ND2及ND4經由處於接通狀態中的電晶體TR9電性連接至節點ND6。節點ND3及ND5經由處於接通狀態中的電晶體TR10電性連接至節點ND7。
節點NDe的電壓VSMPL被施加至電晶體TR13的閘極。電晶體TR13使與電壓VSMPL的電壓值對應的電流I1在節點ND2中流動。
節點NDf的電壓VEVAL被施加至電晶體TR14的閘極。電晶體TR14使與電壓VEVAL的電壓值對應的電流I2在節點ND3中流動。
在此實施例中，在感測放大器142進行感測處理時，偏移電路72a及72b基於訊號SHFTDO及SHFTDOB而運作。為了使電流I1及I2偏移，啟用兩個偏移電路72a及72b中的一者。
舉例而言，當前置放大器141已在第二胞元存取處理時 使用偏移電流Iofst1使胞元電流Icell2(鏡電流Imr2)偏移時，訊號SHFTDO的訊號位準被設定成「H」位準，且訊號SHFTDOB的訊號位準被設定成「L」位準。此啟用電晶體TR14側上的偏移電路72b且禁用電晶體TR13側的偏移電路72a。
在偏移電路72a中，「L」位準訊號SHFTDOB將電晶體TR15設定於關斷狀態中。處於關斷狀態中的電晶體TR15使電晶體TR16與節點ND6電性不連接。因此，偏移電路72a不使任何偏移電流流動。
在偏移電路72b中，「H」位準訊號SHFTDO將電晶體TR17設定於接通狀態中。電晶體TR18電性連接至節點ND7。電晶體TR18使與施加至閘極的電壓VSHFT對應的電流Ishftb流動。偏移電流Ishftb自節點ND7流動至連接至偏移電路72b的接地端子VSS。
因此，作為電流I2與電流Ishftb之和的電流I2+Ishftb在節點ND3中流動。
如此一來，根據此實施例的MRAM 1可使用偏移電路72a及72b來使感測放大器142中的電流I1及I2中的一者偏移。此允許感測放大器142可靠地使電壓VSMPL(電流Ismpl1及電流I1)的量值不同於電壓VEVAL(電流Ieval1及電流I2)的量值。
此允許根據此實施例的MRAM 1進一步基於電壓VSMPL及電壓VEVAL增大讀取餘裕。
注意，偏移電流Ishft(Ishfta、Ishftb)的電流值是根據 電壓VSHFT(VSHFTa、VSHFTb)的量值設定。電壓VSHFT的量值可基於MRAM的測試過程、MRAM的規格、MRAM在使用之後的調整等恰當地設定。然而，注意，偏移電流Ishft的電流值被設定成電流I1及電流I2的電流值的約10%至20%。
節點ND2的電位根據電流I1的量值改變。節點ND3的電位根據電流I2+Ishftb的量值改變。
電流I1與電流I2+Ishftb之間的量值關是根據電壓VSMPL的電壓值及電壓VEVAL的電壓值改變。
當電壓VSMPL的電壓值大於電壓VEVAL的電壓值時，電流I1的電流值大於電流I2+Ishftb的電流值。在此種情形中，節點ND2的電位的變化量(在此種情形中，放電量)大於節點ND3的電位的變化量(在此種情形中，放電量)。因此，節點ND2的電位低於節點ND3的電位。
當電壓VSMPL的電壓值小於電壓VEVAL的電壓值時，電流I1的電流值小於電流I2+Ishftb的電流值。在此種情形中，節點ND2的放電量小於節點ND3的放電量。因此，節點ND2的電位高於節點ND3的電位。
如此一來，節點ND2與節點ND3之間會基於由前置放大器141感測的電壓VSMPL與電壓VEVAL之間的量值關係而出現電位差。節點ND2與節點ND3之間的電位差由於電晶體TR2、TR3、TR7及TR8的正回饋而增大。
在時間t12處，感測放大器142將訊號LATN的訊號位 準自「H」位準改變為「L」位準，且將訊號LATNB的訊號位準自「L」位準改變為「H」位準。電晶體TR1、TR11及TR12被設定於接通狀態中。藉由處於接通狀態中的電晶體，電晶體TR1、TR11及TR12將節點ND2及ND3電性連接至電源供應端子VDD或接地端子VSS。
此根據節點ND2與節點ND3之間的量值關係將節點ND2的電位及節點ND3的電位放大至電源供應電壓VDD或接地端子VSS。
舉例而言當節點ND2的電位低於節點ND3的電位(電壓VSMPL的電壓值大於電壓VEVAL的電壓值)時，節點ND2的電位下降至約接地電壓VSS，且節點ND3的電位升高至約電源供應電壓VDD。
在此種情形中，節點ND2被設定於「L」位準訊號(資料)的保持狀態中，且節點ND3被設定於「H」位準訊號(資料)的保持狀態中。
舉例而言，當節點ND2的電位高於節點ND3的電位(電壓VSMPL的電壓值小於電壓VEVAL的電壓值)時，節點ND2的電位升高至約電源供應電壓VDD，且節點ND3的電位下降至約接地電壓VSS。
在此種情形中，節點ND2被設定於「H」位準訊號的保持狀態中，且節點ND3被設定於「L」位準訊號的保持狀態中。
由於感測處理，當節點ND2的電位低於節點ND3的電 位時，訊號DO的訊號位準是「L」位準，且訊號DOB的訊號位準是「H」位準。因此，自感測放大器142的輸出端子OT1輸出「0」資料作為訊號DO，且自感測放大器142的輸出端子OT2輸出「1」資料作為訊號DOB。
與此相比，當節點ND2的電位高於節點ND3的電位時，訊號DO的訊號位準是「H」位準，且訊號DOB的訊號位準是「L」位準。藉由此操作，自感測放大器142的輸出端子OT1輸出「1」資料作為訊號DO，且自感測放大器142的輸出端子OT2輸出「0」資料作為訊號DOB。
如此一來，將基於節點ND2的電位及節點ND3的電位的訊號區分為選定胞元MC-s中的使用者資料(讀取資料)。
在時間t13處，感測放大器142將訊號LATN的訊號位準自「H」位準改變為「L」位準，且將訊號LATNB的訊號位準自「L」位準改變為「H」位準。處於關斷狀態中的電晶體TR1、TR11及TR12使節點ND2及ND3與電源供應端子VDD及接地端子VSS電性不連接。
在時間t14處，感測放大器142將訊號SEN的訊號位準自「H」位準改變為「L」位準。處於接通狀態中的電晶體TR2、TR3及TR4將節點ND2及ND3電性連接至電源供應端子VDD。
在時間t15處，感測放大器142將訊號SEN2的訊號位準自「H」位準改變為「L」位準。處於關斷狀態中的電晶體TR9及TR10使節點ND2與節點ND6電性不連接且使節點ND3與節 點ND7電性不連接。
此禁用感測放大器142。節點ND2及ND3被設定於預充電狀態中。
如此一來，終止基於自參考方案的讀取操作中的感測處理。
經由輸入/輸出電路16將藉由讀取操作獲得的資料DO及DOB自讀取電路14傳送至外部元件9。
在此實施例中，可在給定時序(例如，在與下一命令對應的操作之前)處藉由回寫處理將讀取資料(訊號DO)寫入選定胞元MC-s中。此將選定胞元MC-s自重設狀態改變為使用者資料的保持狀態。
藉由以上方式，終止根據此實施例的MRAM 1中的基於自參考方案的讀取操作。
(1c)特性
將參考圖13、圖14及圖15闡述根據此實施例的MRAM的讀取電路(前置放大器及感測放大器)的特性。
圖13的(a)及(b)是示出根據此實施例的MRAM中的前置放大器的操作點特性的圖表。
圖13的(a)是示出根據比較實例的前置放大器的操作特性的圖表。圖13的(b)是示出根據此實施例的MRAM中的前置放大器的操作點分析的圖表。
參考圖13的(a)及(b)中的每一者，圖表的橫座標 對應於電壓，且圖表的縱座標對應於電流。
圖13的(a)及(b)中的每一者指示前置放大器中的電流鏡電路的電晶體TRd涉及記憶體胞元(選定胞元)的資料保持狀態的電壓-電流特性。
圖13的(a)及(b)中的每一者指示與電壓-電流特性對應的多條線M1-0、M1-1、M2-0、M2-1、M2a-0及M2a-1。
線M1-0指示在進行第一胞元存取處理時當選定胞元保持「0」資料(MTJ構件處於P狀態中)時電晶體TRd的電壓-電流特性。線M1-1指示在進行第一胞元存取處理時當選定胞元保持「1」資料(MTJ構件處於AP狀態中)時電晶體TRd的電壓-電流特性。
線M2-0及M2a-0指示當在進行第一胞元存取處理時選定胞元保持「0」資料作為使用者資料時，在進行第二胞元存取處理時電晶體TRd(例如，包括電晶體TRd、TRe及TRp的構成構件)的電壓-電流特性。線M2-1及M2a-1指示當在進行第一胞元存取處理時選定胞元保持「1」資料作為使用者資料時，在進行第二胞元存取處理時電晶體TRd(例如，包括電晶體TRd、TRe及TRp的構成構件)的電壓-電流特性。
線D1指示前置放大器的電晶體(二極體連接電晶體)TRe的電壓-電流特性。
圖13的(a)示出根據比較實例的前置放大器的特性。根據比較實例的前置放大器不包括偏移電路。
圖13的(b)示出根據此實施例的MRAM中的前置放大器的特性。如上文所述，在此實施例中，前置放大器141包括偏移電路71a。在進行基於自參考方案的讀取操作中的第二胞元存取處理時，偏移電路71a將偏移電流施加至與胞元電流對應的電流。
如圖13的(a)中所示，基於每一構件的電壓-電流特性，藉由第二胞元存取處理在使用者資料是「0」資料時獲得的電壓VEVAL-0x與藉由第一胞元存取處理獲得的電壓VSMPL-0及VSMPL-1實質上相同。
藉由第二胞元存取處理在使用者資料是「1」資料時獲得的電壓VEVAL-1x高於藉由第一胞元存取處理獲得的電壓VSMPL-0及VSMPL-1。
如圖13的(b)中所示，在此實施例中，在藉由偏移電路進行第二胞元存取處理的偏移操作的情況下，線M2-0相對於線M2x-0移位至較大電流值側。同樣地，線M2-1相對於線M2x-1移位至較大電流值側。
此使得電壓VEVAL-0低於電壓VSMPL。電壓VEVAL-1高於電壓VSMPL。
如此一來，在此實施例中，確保電壓VEVAL-0與電壓VSMPL之間存在相對大的餘裕。
圖14是闡釋在根據此實施例的MRAM中藉由第一胞元存取處理獲得的電壓與藉由第二胞元存取處理獲得的電壓之間的 關係的示意圖。
參考圖14，圖表的橫座標對應於時間，且圖表的縱座標對應於電壓值。參考圖14，由於在使用者資料是「0」資料時設定的電壓值與在使用者資料是「1」資料時設定的電壓值之間的差是微小的，因此藉由一條線表達電壓VSMPL。
如圖14中所示，藉由前置放大器141中的偏移電路71a進行的偏移操作使電壓VEVAL-0的電壓值相對於比較實例中的電壓VEVAL-0x移位至較低電位側。
因此，在此實施例中在第一胞元存取處理時所感測的電壓VSMPL與在第二胞元存取處理時所感測的電壓VEVAL-0之間的差大於在比較實例中電壓VSMPL與電壓VEVAL-0x之間的差。
如此一來，在根據此實施例的MRAM中，與藉由第二胞元存取處理獲得的感測結果對應的電壓值及與藉由第一胞元存取處理獲得的感測結果對應的電壓值可確保較大的讀取餘裕。
因此，根據此實施例的MRAM可改善資料讀取可靠性。
如圖14中所示，出於稍後所述的原因，與在根據比較實例的前置放大器中電壓VEVAL達到預定電壓值所花費的週期T1x相比，在根據此實施例的MRAM中，包括偏移電路71a的前置放大器141可縮短電壓VEVAL達到預定電壓值(例如，最大電壓值的80%或最小電壓值的80%)所花費的週期T1。
圖15是示出根據此實施例的MRAM中的前置放大器中的電壓的時間改變的圖表。
圖15的(a)是示出根據第一比較實例的前置放大器的內部電壓的時間改變的圖表。根據第一比較實例的前置放大器具有不包括偏移電路的電路配置。圖15的(b)是示出根據第二比較實例的前置放大器的內部電壓的時間改變的圖表。根據第二比較實例的前置放大器具有包括偏移電路的電路配置，所述偏移電路利用具有固定值的電壓輸出偏移電流。圖15的(c)是示出根據此實施例的MRAM中的前置放大器的內部電壓的時間改變的圖表。
參考圖15的(a)、(b)及(c)中的每一者，圖表的橫座標對應於時間，且圖表的縱座標對應於電壓。
參考圖15的(a)、(b)及(c)中的每一者，屬於群組G1的多條線對應於在使用者資料是「0」資料時節點NDe的充電電壓VSMPL-0。屬於群組G2的多條線對應於在使用者資料是「1」資料時節點NDe的充電電壓VSMPL-1。屬於群組G3的多條線對應於在使用者資料是「0」資料時節點NDf的充電電壓VEVAL-0。屬於群組G4的多條線對應於在使用者資料是「1」資料時節點NDf的充電電壓VEVAL-1。
參考圖15的(a)、(b)及(c)中的每一者，按照實驗參數設定連接至前置放大器141中的節點NDd的電晶體TRd及TRe的臨限電壓的量值。
參考圖15的(a)，電壓VEVAL-0與電壓VSMPL-0及VSMPL-1之間的電壓差相對小。因此，如在第一比較實例中一樣， 當前置放大器不包括偏移電路時，讀取電路中的讀取餘裕是小的。
如圖15的(b)中所示，當利用具有固定值的電壓產生偏移電流時，電壓值根據記憶體胞元特性的變化及電晶體TRd及TRe的臨限電壓的變化在相應電壓VSMPL及VEVAL的隅角條件(電壓脈衝的前緣及後緣)下極大地變化。
在前置放大器處於圖15的(b)中所示的情形中時，由於構件當中的特性變化的影響，每一訊號電壓自電壓的前緣(後緣)達到給定電壓值的週期(在後文中被稱為訊號演變時間(Signal Development Time，SDT))T1x相對長。
如圖15的(c)中所示，在根據此實施例的MRAM中，包括偏移電路71a的前置放大器141允許電壓VEVAL-0與電壓VSMPL之間以及電壓VEVAL-1與電壓VSMPL之間具有相對大的電壓差。因此，根據此實施例的MRAM可獲得大的讀取餘裕。
在此實施例中，在前置放大器141中的偏移電路71a中，將與胞元電流Icell對應的電壓施加至輸出偏移電流的電晶體TRp的閘極。
因此，在此實施例中，偏移電流的量值中反映出對來自可包括特性變化的記憶體胞元的胞元電流的監測結果。前置放大器141可將更適合的偏移值(偏移電流)應用於感測結果(胞元電流)。
因此，根據此實施例的MRAM 1可使用前置放大器141的偏移電路71a來減小過程-電壓-時間(PVT)變化對感測結果(電 壓VSMPL及電壓VEVAL)的負面效應。
根據此實施例的MRAM 1可在減小PVT變化的影響的情況下縮短前置放大器所感測的電壓的SDT(例如，週期T1)。此允許根據此實施例的MRAM 1縮短讀取操作週期。
因此，根據此實施例的MRAM可加速讀取操作。
圖16是闡釋根據此實施例的MRAM中的讀取電路的特性的圖表。
圖16是評估根據此實施例的MRAM中的讀取電路中的前置放大器及感測放大器的特性的圖表。
圖16的(a)示出當僅根據此實施例的感測放大器對前置放大器所獲得的感測結果施加偏移時讀取電路的特性。圖16的(b)示出當僅前置放大器對前置放大器所獲得的感測結果施加偏移時根據此實施例的MRAM中的讀取電路的特性。圖16的(c)示出當前置放大器及感測放大器兩者皆對前置放大器所獲得的感測結果施加偏移時根據此實施例的MRAM中的讀取電路的特性。
參考圖16的(a)、(b)及(c)中的每一者，圖表的橫座標對應於用於感測放大器的偏移電路中的偏移電壓(VSHFT)，且圖表的縱座標對應於標準偏差(σ(sigma))。圖16的(a)、(b)及(c)中的每一者示出感測放大器的偏移電壓的σ曲線。
參考圖16的(a)、(b)及(c)中的每一者，偏移電壓是正偏移電壓的區對應於訊號SHFTDO的訊號位準被設定成「H」位準且訊號SHFTDOB的訊號位準具有「L」位準的情形。參考圖 16的(a)、(b)及(c)中的每一者，偏移電壓是負偏移電壓的區對應於訊號SHFTDO的訊號位準被設定成「L」位準且訊號SHFTDOB的訊號位準被設定成「H」位準的情形。
參考圖16的(a)、(b)及(c)，當讀取電路(前置放大器及感測放大器)具有理想特性時，表示感測放大器142的偏移電壓VSHFT與偏差σ之間的關係的σ曲線表達為直線。
如圖16的(a)中所示，當僅感測放大器142對感測結果施加偏移值時，在等於或低於感測放大器142的偏移電路72的N型電晶體的臨限電壓的電壓範圍(例如，圖16的(a)、(b)及(c)中的每一者中的區RX)中，所述曲線不表達為直線。
如圖16的(b)中所示，在此實施例中，當僅前置放大器141對感測結果施加偏移值時，σ曲線表達為直線。
如圖16的(c)中所示，在此實施例中，當前置放大器141及感測放大器142兩者皆對感測結果施加偏移值時，在高於N型電晶體的臨限電壓的電壓區中獲得直的σ曲線。
如此一來，根據此實施例的MRAM可使用前置放大器的偏移電路及感測放大器的偏移電路來增大讀取餘裕。
如圖13、圖14、圖15及圖16中所示，根據此實施例的MRAM可改善讀取操作特性及可靠性。
因此，可改善根據此實施例的記憶體元件的特性。
(2)第二實施例
將參考圖17、圖18、圖19及圖20闡述根據第二實施 例的記憶體元件。
在根據此實施例的記憶體元件(例如，MRAM)中，讀取電路的前置放大器的配置不同於第一實施例中所述的前置放大器的配置。
(2a)配置實例
圖17是示出根據此實施例的MRAM中的讀取電路的前置放大器的配置的實例的等效電路圖。
如圖17中所示，在此實施例中，偏移電路71b在前置放大器141中的連接位置不同於偏移電路在根據第一實施例的前置放大器中的連接位置。
在此實施例中，前置放大器141可使用偏移電路71b控制電流鏡電路70的驅動力。
在前置放大器141中，偏移電路71b連接至節點NDc、節點NDd及電源供應端子VDD。
偏移電路71b包括電晶體TRr及TRs。電晶體TRr及TRs中的每一者是p型電場電晶體。電晶體TRr及TRs中的每一者具有兩個端子及一個閘極。
電晶體TRr的一個端子連接至節點NDd。電晶體TRr的另一端子連接至電晶體TRs的一個端子。電晶體TRs的另一端子連接至電源供應端子VDD。
電晶體TRr的閘極與電晶體TRc的閘極及電晶體TRd的閘極一起共同連接至節點NDc。
訊號OFST2被供應至電晶體TRs的閘極。根據訊號OFST2的訊號位準對電晶體TRs進行接通/關斷控制。
當將偏移電路71b設定於禁用狀態中時，訊號OFST2的訊號位準被設定成「H」位準。「H」位準訊號OFST2將電晶體TRs設定於關斷狀態中。在此種情形中，偏移電路71b不使偏移電流Iofst2流動。
當將偏移電路71b設定於啟用狀態中時，訊號OFST2的訊號位準被設定成「L」位準。「L」位準訊號OFST2將電晶體TRs設定於接通狀態中。在此種情形中，電晶體TRr經由處於接通狀態中的電晶體TRs電性連接至電源供應端子VDD。此使得偏移電路71b使偏移電流Iofst2流動。
在偏移電路71b處於啟用狀態中時，偏移電流Iofst2自電源供應端子VDD經由電晶體TRr及TRs的電流路徑(通道)流動至節點NDd。
偏移電路71b將偏移電流Iofst2自電源供應端子VDD供應至節點NDd。藉由此操作，偏移電路71b將在節點NDd中流動的電流的電流值增大達偏移電流Iofst2的電流值。
偏移電路71b使基於選定胞元MC-s的胞元電流Icell的鏡電流Imr的量值偏移。偏移電路71b將具有給定電流值的偏移電流Iofst2施加至鏡電流Imr。
偏移電流Iofst2的量值對應於電晶體TRr的電流驅動力。
可根據電晶體TRr的閘極大小(例如，電晶體TRr的閘極寬度)設定電晶體TRr的電流驅動力。
電晶體TRr的閘極寬度小於電晶體TRe的閘極寬度。偏移電流Iofst2的電流值小於自電晶體TRd輸出的鏡電流Imr的電流值。
舉例而言，電晶體TRr的閘極寬度被設定成電晶體TRd的閘極寬度的約10%至20%。在此種情形中，偏移電流Iofst2的電流值是鏡電流Imr的電流值的約10%至20%。
偏移電流Iofst2的量值根據節點NDc的電位(例如，第一胞元存取處理中的胞元電流Icell)而改變。
在此實施例中，在進行基於自參考方案的讀取操作中的第一胞元存取處理時，偏移電路71b將偏移電流Iofst2施加至自節點NDd流動至節點NDe的鏡電流Imr。
如此一來，在此實施例中，偏移電路71b可增大電流鏡電路40的電晶體TRd的驅動力。
(2b)操作實例
將參考圖18、圖19及圖20闡述根據此實施例的MRAM的操作的實例。
圖18是闡釋根據此實施例的MRAM的操作的實例的時序圖。
根據此實施例的MRAM 1以與第一實施例中相同的方式基於圖9中的自參考方案執行讀取操作。
<時間t0至時間t3：S10>
如圖18中所示，在根據此實施例的MRAM 1中，控制電路17在基於自參考方案的讀取操作中的自時間t0至時間t3的間隔中執行第一胞元存取處理。
控制電路17啟用讀取電路14的前置放大器141。前置放大器141在控制電路17的控制下控制各種類型的訊號的訊號位準。
在時間t0處，前置放大器141將訊號REN的訊號位準自「L」位準改變為「H」位準。前置放大器141將預定電壓VCLMP施加至電晶體TRb的閘極。
此使胞元電流Icell1在選定胞元MC-s中流動。胞元電流Icell1具有與選定胞元MC-s中的使用者資料對應的電流值。
圖19示意性地示出在根據此實施例的MRAM中在進行基於自參考方案的讀取操作中的第一胞元存取處理時前置放大器的內部狀態。
在前置放大器141中，電流鏡電路70使基於胞元電流Icell1的鏡電流Imr1在節點NDd中流動。
在時間t1處，前置放大器141將訊號S1的訊號位準設定成「H」位準，且將訊號S1b的訊號位準設定成「L」位準。此將MOS切換器SW1的電晶體TRg及TRh設定於接通狀態中。處於接通狀態中的MOS切換器SW1將節點NDe電性連接至節點NDd。
注意，處於關斷狀態中的MOS切換器SW2使節點NDf與節點NDd電性不連接。
在此實施例中，在進行第一胞元存取處理時啟用偏移電路71b。
在進行第一胞元存取處理時，前置放大器141將訊號OFST2的訊號位準自「H」位準改變為「L」位準。「L」位準訊號OFST2將偏移電路71b設定於啟用狀態中。藉由此操作，在進行第一胞元存取處理時，偏移電路71b使偏移電流Iofst2流動。
當將偏移電路71b設定於啟用狀態中時，節點NDc的電位被施加至電晶體TRr的閘極。在進行第一胞元存取處理時，偏移電路71b使偏移電流Iofst2流動。
偏移電流Iofst2自電源供應端子VDD經由電晶體TRr及TRs的電流路徑流動至節點NDd。
偏移電流Iofst2的電流值對應於自電晶體TRr輸出的電流的電流值。因此，偏移電流Iofst2的電流值在與電晶體TRr的電流驅動力對應的範圍中根據節點NDc的電位(胞元電流Icell1的量值)而改變。
如此一來，在此實施例中，電晶體TRr可增大電晶體TRd的驅動力(輸出電流)。
包括鏡電流Imr1及偏移電流Iofst2的電流作為電流Ismpl2自節點NDd經由處於接通狀態中的MOS切換器SW1流動至節點NDe。電流Ismpl2對節點NDe進行充電。在此實施例中， 在節點NDe中流動的電流Ismpl2的電流值實質上等於鏡電流Imr1的電流值與偏移電流Iofst2的電流值之和。
利用電流Ismpl2(鏡電流Imr2+Iofst2)對節點NDe進行充電將使節點NDe的充電電壓VSMPL自接地電壓VSS上升至給定電壓值。
如上文所述，當選定胞元MC-s保持「0」資料時，充電電壓VSMPL具有電壓值V3。當選定胞元MC-s保持「1」資料時，充電電壓VSMPL具有較電壓值V3低的電壓值V3-δc。
舉例而言，在時間ta處，節點NDe的電位飽和。
在時間t2處，前置放大器141將訊號S1的訊號位準自「H」位準改變為「L」位準，且將訊號S1b的訊號位準自「L」位準改變為「H」位準。此將MOS切換器SW1設定於關斷狀態中。處於關斷狀態中的MOS切換器SW1使節點NDe與節點NDd電性不連接。
在時間t3處，前置放大器141將訊號REN的訊號位準自「H」位準改變為「L」位準。此使前置放大器141與選定胞元MC-s電性不連接。
如此一來，終止基於自參考方案的讀取操作中的第一胞元存取處理。
<時間t4至時間t5：S20>
在根據此實施例的MRAM 1中，控制電路17在基於自參考方案的讀取操作中的自時間t3至時間t4的間隔中執行與第一 實施例中一樣的重設寫入處理。
在第一胞元存取處理之後，在時間t4處，藉由「H」位準控制訊號CNT-WR啟用寫入電路13。寫入電路13將參考資料(在此種情形中，「0」資料)寫入選定胞元MC中。此將選定胞元MC-s設定於重設狀態(參考資料的保持狀態)中。
在時間t5處，藉由「L」位準控制訊號CNT-WR禁用寫入電路13。
如此一來，終止基於自參考方案的讀取操作中的重設寫入處理。
<時間t6至時間t9：S30>
在自時間t6至時間t9的間隔中，控制電路17執行第二胞元存取處理。
控制電路17啟用前置放大器141。前置放大器141在控制電路17的控制下控制各種類型的訊號的訊號位準。
在時間t6處，前置放大器141將訊號REN自「L」位準改變為「H」位準。藉由此操作，如在第一實施例中一樣，前置放大器141經由處於接通狀態中的電晶體TRa存取選定胞元MC-s。
圖20是示出在進行讀取操作中的第二胞元存取處理時根據此實施例的MRAM中的前置放大器的內部狀態的示意圖。
如圖20中所示，與參考資料(在此種情形中，「0」資料)對應的胞元電流Icell2在選定胞元MC-s中流動。
電流鏡電路70使基於胞元電流Icell2的鏡電流Imr2在 節點NDd中流動。
在時間t7處，前置放大器141將訊號S1的訊號位準設定成「L」位準，且將訊號S1b的訊號位準設定成「H」位準。此將MOS切換器SW1設定於關斷狀態中。處於關斷狀態中的MOS切換器SW1使節點NDe與節點NDd電性不連接。節點NDe維持充電狀態(電壓VSMPL的保持狀態)。
前置放大器141將切換器SW2的訊號位準自「L」位準改變為「H」位準，且將訊號S2b的訊號位準自「H」位準改變為「L」位準。此將MOS切換器SW2設定於接通狀態中。此經由處於接通狀態中的MOS切換器SW2將節點NDd電性連接至節點NDf。
在進行第二胞元存取處理時，節點NDe的電壓VSMPL將電晶體TRe設定於接通狀態中。
因此，電晶體TRe使電流值與充電電壓VSMPL的電壓值(V3或V3-δc)對應的電流Ix自節點NDd流動至接地端子VSS。
在此實施例中，在進行第二胞元存取處理時，前置放大器141禁用偏移電路71b。前置放大器141將訊號OFST2的訊號位準設定成「H」位準。此將偏移電路71b設定於禁用狀態中。因此，不向節點NDd供應偏移電流。
鏡電流Imr2在節點NDd中流動。另外，電流Ix自節點NDd流動至接地端子VSS。
因此，在此實施例中，在節點NDf中流動的電流Ieval2 對應於「Imr2-Ix」。
供應電流Ieval2會對節點NDf的電容組件C2進行充電。節點NDf的充電電壓在時間tb處飽和。
舉例而言，當選定胞元MC-s中的使用者資料是「0」資料時，充電電壓VEVAL的電壓值是「V4」。當選定胞元MC-s中的使用者資料是「1」資料時，充電電壓VEVAL的電壓值變為較電壓值V4小給定值δd的值(V4-δd)。
如此一來，在此實施例中，如在第一實施例中一樣，確保在選定胞元MC-s保持「0」資料時充電電壓VEVAL的電壓值與在選定胞元MC-s保持「1」資料時充電電壓VEVAL的電壓值之間存在差δd，差δd充分大於差δc。
另外，在此實施例中，如在第一實施例中一樣，確保當使用者資料是「0」資料時的電壓VEVAL與電壓VSMPL之間存在相對大的餘裕(電位差)。
在節點NDf的電壓VEVAL穩定之後，在時間t8處，前置放大器141將訊號S2的訊號位準自「H」位準改變為「L」位準，且將訊號S2b的訊號位準自「L」位準改變為「H」位準。處於關斷狀態中的MOS切換器SW2使節點NDf與節點NDd電性不連接。此停止對節點NDf的充電。
前置放大器141將訊號REN的訊號位準自「H」位準改變為「L」位準。「L」位準訊號REN將電晶體TRa設定於關斷狀態中。處於關斷狀態中的電晶體TRa停止自前置放大器141至選 定胞元MC-s供應電流。
如此一來，終止基於自參考方案的讀取操作中的第二胞元存取處理。
<時間t10至時間t15：S40>
在進行基於自參考方案的讀取操作中的第二胞元存取處理之後，控制電路17以與在第一實施例中相同的方式執行感測處理。
如在第一實施例中一樣，感測放大器142控制訊號SEN2、SEN及LATN的訊號位準。
節點ND2電性連接至節點ND6，且節點ND3電性連接至節點ND7。
電晶體TR13使電流I1在節點ND6中流動。電晶體TR14使電流I2在節點ND7中流動。
在此實施例中，藉由第一胞元存取處理獲得的感測結果(電壓VSMPL)發生偏移。
因此，啟用偏移電路72a且禁用偏移電路72b。「H」位準訊號SHFTDOB將偏移電路72a中的電晶體TR15設定於接通狀態中。電晶體TR16使電流Ishfta自節點ND6流動至接地端子VSS。電流Ishfta的電流值對應於電壓VSHFTa。
藉由此操作，根據電壓VSMPL將偏移電流Ishfta施加至在節點ND6中流動的電流I1。電流I1+Ishfta在節點ND2中流動。
節點ND2的電位及節點ND3的電位根據電流I1+Ishfta及電流I2而變化。自電晶體TR1、TR11及TR12供應的電壓VDD及VSS及藉由電晶體TR2、TR3、TR7及TR8的正回饋會放大節點ND2的電位及ND3的電位。
此確定節點ND2的電位及節點ND3的電位(訊號DO的訊號位準及Dob的訊號位準)。
如此一來，終止基於自參考方案的讀取操作中的感測處理。
經由輸入/輸出電路16將藉由讀取操作獲得的資料DO及DOB自讀取電路14傳送至外部元件9。
藉由以上方式，終止根據此實施例的MRAM 1中的基於自參考方案的讀取操作。
根據此實施例的MRAM 1可獲得與參考圖13、圖14、圖15及圖16所述的MRAM實質上相同的效果。
因此，根據第二實施例的記憶體元件可改善記憶體元件的特性。
(3)第三實施例
將參考圖21及圖22闡述根據第三實施例的記憶體元件。
圖21是闡釋根據此實施例的記憶體元件的操作的實例的示意圖。圖22是闡釋根據實施例的記憶體元件的操作的實例的時序圖。
如圖21中所示，在根據上文所述的第一實施例的MRAM 1的讀取電路中，在進行第二胞元存取處理時前置放大器141的偏移電路71a可不使任何偏移電流流動，且在進行第一胞元存取處理時前置放大器141的偏移電路71a可使偏移電流Iofst1z流動。
藉由此操作，在進行第一胞元存取處理時，根據此實施例的MRAM將偏移電流Iofst1z施加至鏡電流Imr1，鏡電流Imr1是基於處於使用者資料保持狀態中的選定胞元MC-s中的胞元電流Icell1。
舉例而言，如圖22中所示，在第一胞元存取處理期間的時間t1處，前置放大器141將訊號OFST1的訊號位準自「L」位準改變為「H」位準。此將偏移電路71a設定於啟用狀態中。
如圖21中所示，在此實施例中，在第一胞元存取處理期間，偏移電路71a使偏移電流Iofst1z自節點NDd流動至接地端子VSS。此將偏移電流Iofst1z施加至基於胞元電流Icell1的鏡電流Imr1。
利用被施加偏移電流Iofst1z的鏡電流Imr1對節點NDe進行充電。
在進行第二胞元存取處理時，前置放大器141將訊號OFST1的訊號位準維持為「L」位準。此在進行第二胞元存取處理時將偏移電路71a設定於禁用狀態中。因此，在此實施例中，在第二胞元存取處理期間偏移電路71a不使任何偏移電流流動。
利用未被施加偏移電流的鏡電流Imr2對節點NDf進行充電。
隨後，感測放大器142執行如在第一實施例中一樣的感測處理。然而，注意在第二實施例中，在感測放大器142中啟用偏移電路72a且禁用偏移電路72b。將偏移電路72a中的偏移電流Ishfta施加至電流I1。
藉由此操作，在此實施例中，能區分選定胞元MC-s中的資料。
舉例而言，在此實施例中，關於藉由偏移電路71a獲得的感測結果的偏移方向不同於關於在第一實施例中獲得的感測結果的偏移方向。在此種情形中，電壓VEVAL-0移位至較電壓VSMPL(VSMPL-0或VSMPL-1)高的電壓值。
如此一來，圖8中的包括偏移電路71a的前置放大器141可藉由控制啟用偏移電路71a的時序來控制關於感測結果的偏移方向。
根據此實施例的MRAM可獲得與參考圖13、圖14、圖15及圖16所述的MRAM實質上相同的效果。
因此，根據第三實施例的記憶體元件可獲得與上文所述的實施例的記憶體元件相同的效果。
(4)第四實施例
將參考圖23及圖24闡述根據第四實施例的記憶體元件。
圖23是闡釋根據此實施例的記憶體元件(例如，MRAM)的操作的實例的示意圖。圖24是闡釋根據實施例的記憶體元件的操作的實例的時序圖。
如圖23中所示，在根據第二實施例的MRAM 1的讀取電路中，在進行第一胞元存取處理時前置放大器141的偏移電路71b可不使任何偏移電流流動，且在進行第二胞元存取處理時前置放大器141的偏移電路71b可使偏移電流Iofst2z流動。
藉由此操作，在進行第二存取處理時，根據此實施例的MRAM將偏移電流Iofst2z施加至鏡電流Imr2，鏡電流Imr2是基於處於參考資料保持狀態中的選定胞元MC-s中的胞元電流Icell2。
舉例而言，如圖24中所示，在進行第一胞元存取處理時，前置放大器141將訊號OFST1的訊號位準維持為「H」位準。此在第一胞元存取處理時將偏移電路71b設定於禁用狀態中。因此，在此實施例中，在第一胞元存取處理期間偏移電路71a不使任何偏移電流流動。
利用未被施加偏移電流的鏡電流Imr1對節點NDe進行充電。
在第二胞元存取處理期間的時間t6處，前置放大器141將訊號OFST1的訊號位準自「H」位準改變為「L」位準。此啟用偏移電路71b。
如圖23中所示，在此實施例中，在第二胞元存取處理 期間，偏移電路71b使偏移電流Iofst2z自電源供應端子VDD流動至節點NDd。此將偏移電流Iofst2z施加至基於胞元電流Icell2的鏡電流Imr2。
利用被施加偏移電流Iofst2z的鏡電流Imr2對節點NDf進行充電。
隨後，感測放大器142執行如在上文所述的第二實施例中一樣的感測處理。然而，注意在此實施例中，在感測放大器142中禁用偏移電路72a且啟用偏移電路72b。偏移電路72b將偏移電流Ishftb施加至電流I2。
藉由此操作，在此實施例中，能區分選定胞元MC-s中的資料。
舉例而言，在此實施例中，關於藉由偏移電路71b獲得的感測結果的偏移方向不同於關於在第二實施例中獲得的感測結果的偏移方向。在此種情形中，電壓VEVAL-0移位至較電壓VSMPL(VSMPL-0或VSMPL-1)高的電壓值。
如此一來，圖17中的包括偏移電路71b的前置放大器141可藉由控制啟用偏移電路71b的時序來控制關於感測結果的偏移方向。
根據此實施例的MRAM 1可獲得與參考圖13、圖14、圖15及圖16所述的MRAM實質上相同的效果。
因此，根據第四實施例的記憶體元件可獲得與上文所述的實施例的記憶體元件相同的效果。
(5)第五實施例
將參考圖25闡述根據第五實施例的記憶體元件。
圖25是示出根據此實施例的記憶體元件(例如，MRAM)的配置的實例的電路圖。
如圖25中所示，偏移電路71a包括多個場效電晶體TRp<0>至TRp<j-1>，其中j是等於或大於1的整數。使偏移電流流動的電晶體TRp由多個場效電晶體構成。
多個電晶體TRp<0>至TRp<j-1>可具有相同的閘極大小(例如，閘極寬度)或不同的閘極大小。
多個電晶體TRp<1>至TRp<j-1>的電流路徑與電晶體TRp<0>的電流路徑並聯連接。電晶體TRp<1>至TRp<j-1>的閘極連接至電晶體TRp<0>的閘極。
所述多個電晶體TRp<0>至TRp<j-1>有效地用作輸出偏移電流Iofst的一個電晶體(在後文中被稱為偏移電晶體)TRp。
根據由偏移電流Iofst設定的電流值來修整電晶體TRp<0>至TRp<j-1>。
舉例而言，藉由熔體、切換器電路等將所述多個電晶體TRp<1>至TRp<j-1>中的給定數目(k)個電晶體的閘極與電晶體TRq<0>的閘極電性隔開。在此種情形中，k是等於或大於0且等於或小於j-1的整數。
因此，包括(j-k)個電晶體TR<0>至TRp<j-k-1>的偏移電晶體TRp的有效閘極寬度小於包括j個電晶體TRp<0>至 TRp<j-1>的偏移電晶體TRp的有效閘極寬度。
因此，因包括(j-k)個電晶體TRp<0>至TRp<j-k-1>的偏移電晶體TRp而流動的偏移電流Iofst的電流值小於因包括j個電晶體TRp<0>至TRp<j-1>的偏移電晶體TRp而流動的偏移電流Iofst的電流值。
如此一來，根據偏移電路71a的電晶體TRp<0>至TRp<j-1>的數目來調整因電晶體TRp而流動的偏移電流Iofst的電流值。
注意，依據MRAM 1的測試過程恰當地確定將被修整的電晶體TRp<0>至TRp<j-1>的數目(k)。
當藉由偏移電路71a致使流動的偏移電流的電流值具有所期望量值時，有時不對所述多個電晶體TRp<0>至TRp<j-1>執行修整。
注意，電流鏡電路70的電晶體TRd可由多個場效電晶體TRd<0>至TRd<h-1>構成，所述多個場效電晶體TRd<0>至TRd<h-1>與電晶體TRp(TRp<0>至TRp<j-1>)相似。在此種情形中，h是等於或大於1的整數。
此使得可參照胞元電流Icell調整鏡電流Imr的量值。舉例而言，根據用於記憶體構件的MTJ構件的磁阻值(或MR比率)恰當地設定電晶體TRd的閘極大小(電晶體TRc與電晶體TRd之間的電流比率)。
根據此實施例的記憶體元件可獲得與上文所述的實施 例的記憶體元件相同的效果。
(6)第六實施例
將參考圖26闡述根據第六實施例的記憶體元件。
圖26是示出根據此實施例的記憶體元件(例如，MRAM)的配置的實例的電路圖。
如圖26中所示，偏移電路71b可包括多個電晶體TRr<0>至TRr<j-1>，所述多個電晶體TRr<0>至TRr<j-1>具有並聯連接的電流路徑。
所述多個電晶體TRr<0>至TRr<j-1>有效地用作輸出偏移電流Iofst的一個電晶體(在後文中被稱為偏移電晶體)TRr。
在此種情形中，如在圖25中所示的情形中一樣，可藉由修整所述多個電晶體TRr<0>至TRr<j-1>的預定電晶體數目來調整偏移電流Iofst的電流值。
注意，依據MRAM 1的測試過程恰當地確定將修整的電晶體TRp<0>至TRp<j-1>的數目(k)。當因偏移電路71b而流動的偏移電流的電流值具有所期望量值時，有時不修整所述多個電晶體TRp<0>至TRp<j-1>。
根據此實施例的記憶體元件可獲得與上文所述的實施例的記憶體元件實質上相同的效果。
(7)第七實施例
將參考圖27闡述根據第七實施例的記憶體元件。
圖27是示出根據此實施例的記憶體元件(例如，MRAM) 的配置的實例的電路圖。
如圖27中所示，一個前置放大器141可包括多個偏移電路71a及71b。
在此實施例中，在進行一次讀取操作時，啟用兩個偏移電路71a及71b中的一者。藉由此操作，在第一胞元存取處理及第二胞元存取處理中的一者中為感測結果提供偏移電流(偏移值)。
根據此實施例的記憶體元件可獲得與上文所述的實施例的記憶體元件實質上相同的效果。
(8)其他
根據實施例的記憶體元件並不僅限於以上實施例且可對根據實施例的記憶體元件做出各種修改。
舉例而言，根據上文所述的每一實施例的記憶體胞元MC由磁阻效應構件及兩端子切換構件構成。然而，注意，記憶體胞元MC可由磁阻效應構件及三端子切換構件(例如，場效電晶體)構成。
注意，根據以上實施例的記憶體元件各自被例示為使用磁阻效應構件作為記憶體構件的記憶體元件(例如，MRAM)。
然而，注意，根據此實施例的記憶體元件可使用與磁阻效應構件不同的可變電阻構件作為記憶體構件。
舉例而言，記憶體元件可以是電阻隨機存取記憶體(例如，resistance random access memory，ReRAM)或相變記憶體(例 如，相變隨機存取記憶體(phase-change random access memory，PCRAM))，只要其是使用藉由使用構件的電阻改變儲存資料的構件的元件即可。
根據此實施例的記憶體元件可以是揮發性記憶體或非揮發性記憶體。
雖然已闡述了某些實施例，但該些實施例僅藉由實例來呈現，且不旨在限制本發明的範疇。事實上，本文中所述的新穎實施例可體現為各種其他形式；此外，可對本文中所述的實施例的形式做出各種省略、替代及改變，而此並不背離本發明的精神。隨附申請專利範圍及其等效內容旨在涵蓋處於本發明的範疇及精神內的該些形式或修改。
10:記憶體胞元陣列
70:電流鏡電路
71a:偏移電路
141:前置放大器
142:感測放大器
BL:位元線/選定位元線/非選定位元線
C1、C2:電容組件
Icell:胞元電流
Imr:電流/鏡電流
Iofst1:偏移電流/電流
MC-s:選定胞元/記憶體胞元/讀取目標選定胞元
NDa、NDb、NDc、NDd、NDe、NDf:節點
OFST1:訊號/H位準訊號/L位準訊號
REN:訊號/L位準訊號
S1、S2、S1b、S2b:訊號
SW1、SW2:金屬氧化物半導體(MOS)切換器
TRa、TRb、TRc、TRd、TRf、TRg、TRh、TRi、TRq:電晶體
TRe:電晶體/二極體連接電晶體
TRp:電晶體/偏移電晶體
VCLMP:訊號/預定電壓
VDD:電壓/電源供應電壓/電源供應端子/電源供應節點/電壓端子
VSMPL:訊號/電壓/充電電壓/感測結果
VEVAL:訊號/電壓/充電電壓
WL:字元線/選定字元線/非選定字元線

Claims (18)

  1. 一種記憶體元件，包括： 記憶體胞元；以及 讀取電路，被配置成基於所述記憶體胞元中的第一資料感測第一訊號，將第二資料寫入所述記憶體胞元中，基於所述記憶體胞元中的所述第二資料感測第二訊號，且基於所述第一訊號與所述第二訊號之間的比較結果讀取所述記憶體胞元中的資料；且 所述讀取電路包括第一感測放大器，所述第一感測放大器被配置成感測所述第一訊號及所述第二訊號，且 所述第一感測放大器包括： 電流鏡電路，被配置成使第一電流在連接至所述記憶體胞元的第一節點中流動，且基於所述第一節點的電位而使第二電流在第二節點中流動； 第一切換構件，包括連接至所述第二節點的第一端子及連接至第三節點的第二端子； 第一電晶體，包括連接至所述第二節點的第三端子及連接至所述第三節點的第一閘極； 第二切換構件，包括連接至所述第二節點的第四端子及連接至第四節點的第五端子；以及 第一電路，連接至所述第二節點及所述第三節點，且被配置成基於所述第三節點的電位而使第三電流在所述第二節點中流動。
  2. 如請求項1所述的記憶體元件，其中 當所述第一感測放大器感測所述第一訊號時所述第一電路不使所述第三電流流動，且 當所述第一感測放大器感測所述第二訊號時所述第一電路使所述第三電流流動。
  3. 如請求項1所述的記憶體元件，其中 當所述第一感測放大器感測所述第一訊號時所述第一電路使所述第三電流流動，且 當所述第一感測放大器感測所述第二訊號時，所述第一電路不使所述第三電流流動。
  4. 如請求項1所述的記憶體元件，其中 所述第一電路包括： 第二電晶體，包括第六端子、連接至所述第二節點的第七端子及連接至所述第三節點的第二閘極，以及 第三電晶體，包括連接至所述第六端子的第八端子、連接至接地端子的第九端子及被供應第一控制訊號的第三閘極。
  5. 如請求項4所述的記憶體元件，其中 當基於所述第一控制訊號處於第一位準而啟用所述第三電晶體時，所述第二電晶體使所述第三電流自所述第二節點流動至所述接地端子，且 當基於所述第一控制訊號處於第二位準而禁用所述第三電晶體時，所述第二電晶體不使所述第三電流流動。
  6. 如請求項5所述的記憶體元件，其中 所述第二閘極的大小小於所述第一閘極的大小。
  7. 如請求項1所述的記憶體元件，其中 所述第三電流的電流值是基於所述第三節點的電位。
  8. 如請求項1所述的記憶體元件，其中 所述讀取電路更包括第二感測放大器，所述第二感測放大器被配置成將所述第一訊號與所述第二訊號進行比較，且 所述第二感測放大器包括第二電路，所述第二電路被配置成對所述第三節點的所述第一訊號及所述第四節點的所述第二訊號中的一者施加偏移值。
  9. 如請求項1所述的記憶體元件，其中 所述記憶體胞元包括磁阻效應構件。
  10. 一種記憶體元件，包括： 記憶體胞元；以及 讀取電路，被配置成基於所述記憶體胞元中的第一資料感測第一訊號，將第二資料寫入所述記憶體胞元中，基於所述記憶體胞元中的所述第二資料感測第二訊號，並基於所述第一訊號與所述第二訊號之間的比較結果讀取所述記憶體胞元中的資料；且 所述讀取電路包括第一感測放大器，所述第一感測放大器被配置成感測所述第一訊號及所述第二訊號，且 所述第一感測放大器包括： 電流鏡電路，被配置成使第一電流在連接至所述記憶體胞元的第一節點中流動，並基於所述第一節點的電位而使第二電流在第二節點中流動； 第一切換構件，包括連接至所述第二節點的第一端子及連接至第三節點的第二端子； 第一電晶體，包括連接至所述第二節點的第三端子及連接至所述第三節點的第一閘極； 第二切換構件，包括連接至所述第二節點的第四端子及連接至第四節點的第五端子；以及 第一電路，連接至所述第一節點及所述第二節點，且被配置成基於所述第一節點的電位而使第三電流在所述第二節點中流動。
  11. 如請求項10所述的記憶體元件，其中 當所述第一感測放大器感測所述第一訊號時所述第一電路使所述第三電流流動，且 當所述第一感測放大器感測所述第二訊號時所述第一電路不使所述第三電流流動。
  12. 如請求項10所述的記憶體元件，其中 當所述第一感測放大器感測所述第一訊號時所述第一電路不使所述第三電流流動，且 當所述第一感測放大器感測所述第二訊號時所述第一電路使所述第三電流流動。
  13. 如請求項10所述的記憶體元件，其中 所述第一電路包括： 第二電晶體，包括第六端子、連接至所述第二節點的第七端子及連接至所述第一節點的第二閘極，以及 第三電晶體，包括連接至所述第六端子的第八端子、連接至電源供應端子的第九端子及被供應第一控制訊號的第三閘極。
  14. 如請求項13所述的記憶體元件，其中 當基於所述第一控制訊號處於第一位準而啟用所述第三電晶體時，所述第二電晶體使所述第三電流自所述電源供應端子流動至所述第二節點，且 當基於所述第一控制訊號處於第二位準而禁用所述第三電晶體時，所述第二電晶體不使所述第三電流流動。
  15. 如請求項13所述的記憶體元件，其中 所述電流鏡電路包括： 第四電晶體，包括連接至所述第一節點的第十端子及連接至所述第一節點的第四閘極， 第五電晶體，包括連接至所述第一節點的第五閘極及連接至所述第二節點的第一端子，且 所述第二閘極具有較所述第五閘極小的大小。
  16. 如請求項10所述的記憶體元件，其中 所述第三電流的電流值是基於所述第一節點的電位。
  17. 如請求項10所述的記憶體元件，其中 所述讀取電路更包括第二感測放大器，所述第二感測放大器被配置成將所述第一訊號與所述第二訊號進行比較，且 所述第二感測放大器包括第二電路，所述第二電路被配置成對所述第三節點的所述第一訊號及所述第四節點的所述第二訊號中的一者施加偏移值。
  18. 如請求項10所述的記憶體元件，其中 所述記憶體胞元包括磁阻效應構件。
TW110129701A 2020-09-16 2021-08-12 記憶體元件 TWI785733B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2020-155568 2020-09-16
JP2020155568A JP2022049383A (ja) 2020-09-16 2020-09-16 メモリデバイス
US17/200966 2021-03-15
US17/200,966 US11538512B2 (en) 2020-09-16 2021-03-15 Memory device that executes a read operation based on a self-reference scheme

Publications (2)

Publication Number Publication Date
TW202213336A TW202213336A (zh) 2022-04-01
TWI785733B true TWI785733B (zh) 2022-12-01

Family

ID=80627084

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110129701A TWI785733B (zh) 2020-09-16 2021-08-12 記憶體元件

Country Status (4)

Country Link
US (1) US11538512B2 (zh)
JP (1) JP2022049383A (zh)
CN (1) CN114267389A (zh)
TW (1) TWI785733B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11398262B1 (en) 2021-04-16 2022-07-26 Sandisk Technologies Llc Forced current access with voltage clamping in cross-point array

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100054042A1 (en) * 2008-08-27 2010-03-04 Kabushiki Kaisha Toshiba Semiconductor memory device and method of inspecting the same
US8830759B2 (en) * 2011-12-09 2014-09-09 Atmel Corporation Sense amplifier with offset current injection
US8854898B2 (en) * 2011-12-14 2014-10-07 Micron Technology, Inc. Apparatuses and methods for comparing a current representative of a number of failing memory cells
WO2018152952A1 (zh) * 2017-02-21 2018-08-30 中国科学院上海微系统与信息技术研究所 一种三维存储器读出电路及读出方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3836823B2 (ja) 2003-08-25 2006-10-25 株式会社東芝 半導体集積回路装置
US9001559B2 (en) 2013-03-22 2015-04-07 Masahiro Takahashi Resistance change memory
US8902636B2 (en) 2013-03-22 2014-12-02 Akira Katayama Resistance change memory
US9741434B2 (en) 2013-03-22 2017-08-22 SK Hynix Inc. Resistance change memory
US20150070971A1 (en) 2013-09-11 2015-03-12 Akira Katayama Resistance change memory
JP2015109120A (ja) 2013-12-03 2015-06-11 マイクロン テクノロジー， インク． 半導体装置
CN106233392B (zh) 2014-03-07 2019-03-29 东芝存储器株式会社 存储器设备
US20150262640A1 (en) 2014-03-11 2015-09-17 Akira Katayama Memory system
CN106256004B (zh) 2014-03-12 2019-04-12 东芝存储器株式会社 半导体存储设备
US20160078915A1 (en) 2014-09-11 2016-03-17 Akira Katayama Resistance change memory
CN107851451B (zh) 2015-09-11 2021-11-30 东芝存储器株式会社 阻变型存储器
TWI630607B (zh) 2016-09-09 2018-07-21 東芝記憶體股份有限公司 Memory device
CN108630266B (zh) 2017-03-24 2022-10-11 铠侠股份有限公司 存储设备及其控制方法
JP6860411B2 (ja) 2017-04-27 2021-04-14 ラピスセミコンダクタ株式会社 不揮発性半導体記憶装置
JP2019057348A (ja) 2017-09-21 2019-04-11 東芝メモリ株式会社 メモリデバイス
JP2019169209A (ja) * 2018-03-22 2019-10-03 東芝メモリ株式会社 メモリデバイス
JP2020135913A (ja) 2019-02-25 2020-08-31 キオクシア株式会社 半導体記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100054042A1 (en) * 2008-08-27 2010-03-04 Kabushiki Kaisha Toshiba Semiconductor memory device and method of inspecting the same
US8830759B2 (en) * 2011-12-09 2014-09-09 Atmel Corporation Sense amplifier with offset current injection
US8854898B2 (en) * 2011-12-14 2014-10-07 Micron Technology, Inc. Apparatuses and methods for comparing a current representative of a number of failing memory cells
WO2018152952A1 (zh) * 2017-02-21 2018-08-30 中国科学院上海微系统与信息技术研究所 一种三维存储器读出电路及读出方法

Also Published As

Publication number Publication date
TW202213336A (zh) 2022-04-01
US11538512B2 (en) 2022-12-27
CN114267389A (zh) 2022-04-01
JP2022049383A (ja) 2022-03-29
US20220084575A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
TWI312154B (en) Multiple state sense amplifier for memory architecture
TWI657439B (zh) 磁性記憶體及記憶體系統
US10157655B2 (en) Memory device
JP5060435B2 (ja) 半導体記憶装置
US8331136B2 (en) Recording method of nonvolatile memory and nonvolatile memory
US9142293B2 (en) Resistance change type memory
US8077501B2 (en) Differential read and write architecture
JP2011501342A (ja) ビット線をグランドレベルにプリチャージする構成のスピントランスファートルク磁気ランダムアクセスメモリにおける読み出し動作
US9754664B2 (en) Semiconductor memory
TWI674584B (zh) 記憶體裝置
US20160078915A1 (en) Resistance change memory
JP2006302495A (ja) Ｍｒａｍメモリセルおよびｍｒａｍメモリデバイス
TWI797778B (zh) 不受雜訊和變化影響的窄範圍讀出放大器及資料讀取方法
US11676648B2 (en) Current steering in reading magnetic tunnel junction
TWI785733B (zh) 記憶體元件
CN108630271B (zh) 存储器设备和存储器系统
US11837288B2 (en) Memory device
JP2012256388A (ja) 半導体装置
KR20120087717A (ko) 자기 저항 메모리 장치