JP2006302495A - Mramメモリセルおよびmramメモリデバイス - Google Patents
Mramメモリセルおよびmramメモリデバイス Download PDFInfo
- Publication number
- JP2006302495A JP2006302495A JP2006107477A JP2006107477A JP2006302495A JP 2006302495 A JP2006302495 A JP 2006302495A JP 2006107477 A JP2006107477 A JP 2006107477A JP 2006107477 A JP2006107477 A JP 2006107477A JP 2006302495 A JP2006302495 A JP 2006302495A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- memory cell
- drain
- voltage
- mram memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】メモリデバイス100は、MR素子104のMR比を超える読み取りマージンを持ち、MR素子104と、基準トランジスタ106と、増幅トランジスタ108とを有するメモリセル102を備える。MR素子104は、電極層52〜57間に挟まれた磁気トンネル効果結合を有する。一つの電極層57に接続する入力ノード118は、基準トランジスタ106のドレインまたはソースと、増幅トランジスタ108のゲートに接続される。増幅トランジスタ106のドレインは、導電プログラム線114を通して感知増幅器116に接続される。メモリセル102は、MR素子104を流れる電流を使用して、増幅トランジスタ108のゲート・ソース間電圧を制御し、増幅トランジスタ108の電圧降下(電流損失)により、メモリセル102の記憶状態を感知する。
【選択図】図3
Description
57 下部電極(第1の電極層)
102 メモリセル
104 磁気抵抗素子
106 基準トランジスタ(第1のトランジスタ)
108 増幅トランジスタ(第2のトランジスタ)
112 ビット線(第1の導電線)
114 プログラム線(第2の導電線)
116 感知増幅器
VDD 所定電圧
VSS 信号グランド
Claims (7)
- 電極層を有する磁気抵抗素子と、
ドレインとソースを有し、このドレインとソースの内の1つが前記磁気抵抗素子の電極層に接続される第1のトランジスタと、
前記磁気抵抗素子の電極層と接続されるゲートを有する第2のトランジスタと、から構成されることを特徴とするMRAMメモリセル。 - 前記第1のトランジスタのドレインが前記磁気抵抗素子の電極層に接続され、前記第1のトランジスタのソースが信号グランドに接続されることを特徴とする請求項1記載のMRAMメモリセル。
- 前記第1のトランジスタのソースが前記磁気抵抗素子の電極層に接続され、前記第1のトランジスタのドレインが所定電圧を受け取るように接続されることを特徴とする請求項1記載のMRAMメモリセル。
- 磁気抵抗素子と、基準トランジスタと、増幅トランジスタとを有するメモリセルを備え、
前記磁気抵抗素子が第1の電極層と第2の電極層を有し、
前記基準トランジスタがドレインとソースを有し、
前記基準トランジスタのドレインとソースの内の1つが前記磁気抵抗素子の前記第1の電極層に接続され、
前記増幅トランジスタが前記磁気抵抗素子に接続されるゲートを有することを特徴とするMRAMメモリデバイス。 - 第1の導電線をさらに備え、この第1の導電線は前記磁気抵抗素子の前記第2の電極層に接続されることを特徴とする請求項4記載のMRAMメモリデバイス。
- 第2の導電線をさらに備え、この第2の導電線は前記増幅トランジスタのドレインに接続されることを特徴とする請求項4記載のMRAMメモリデバイス。
- 感知増幅器をさらに備え、この感知増幅器に接続されるドレインを前記増幅トランジスタが有することを特徴とする請求項4記載のMRAMメモリデバイス。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/907,977 US7236391B2 (en) | 2005-04-22 | 2005-04-22 | Magnetic random access memory device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006302495A true JP2006302495A (ja) | 2006-11-02 |
JP4361067B2 JP4361067B2 (ja) | 2009-11-11 |
Family
ID=37133299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006107477A Active JP4361067B2 (ja) | 2005-04-22 | 2006-04-10 | Mramメモリセル |
Country Status (4)
Country | Link |
---|---|
US (1) | US7236391B2 (ja) |
JP (1) | JP4361067B2 (ja) |
CN (1) | CN100505087C (ja) |
TW (1) | TWI288410B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012084202A (ja) * | 2010-10-12 | 2012-04-26 | Fujitsu Ltd | 半導体メモリおよびシステム |
JP2013531330A (ja) * | 2010-06-01 | 2013-08-01 | クアルコム,インコーポレイテッド | 抵抗メモリ用の高速検出 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7391641B2 (en) | 2005-11-23 | 2008-06-24 | Samsung Electronics Co., Ltd. | Multi-layered magnetic memory structures |
US7457153B1 (en) * | 2005-11-23 | 2008-11-25 | Samsung Electronics Co., Ltd. | Integrated circuit memory devices having magnetic memory cells therein that utilize dual-ferromagnetic data layers |
US20080094874A1 (en) * | 2006-10-23 | 2008-04-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple-read resistance-variable memory cell structure and method of sensing a resistance thereof |
JP5159116B2 (ja) * | 2007-02-07 | 2013-03-06 | 株式会社東芝 | 半導体記憶装置 |
US7742329B2 (en) * | 2007-03-06 | 2010-06-22 | Qualcomm Incorporated | Word line transistor strength control for read and write in spin transfer torque magnetoresistive random access memory |
KR101068573B1 (ko) * | 2009-04-30 | 2011-09-30 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
US11309005B2 (en) | 2018-10-31 | 2022-04-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Current steering in reading magnetic tunnel junction |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6829160B1 (en) * | 2001-04-06 | 2004-12-07 | Western Digital (Fremont), Inc. | Magnetic ram cell with amplification circuitry and MRAM memory array formed using the MRAM cells |
US6466471B1 (en) | 2001-05-29 | 2002-10-15 | Hewlett-Packard Company | Low power MRAM memory array |
US6801450B2 (en) | 2002-05-22 | 2004-10-05 | Hewlett-Packard Development Company, L.P. | Memory cell isolation |
KR100829556B1 (ko) * | 2002-05-29 | 2008-05-14 | 삼성전자주식회사 | 자기 저항 램 및 그의 제조방법 |
US6778433B1 (en) | 2002-06-06 | 2004-08-17 | Taiwan Semiconductor Manufacturing Company | High programming efficiency MRAM cell structure |
US6944049B2 (en) * | 2002-10-30 | 2005-09-13 | Infineon Technologies Ag | Magnetic tunnel junction memory cell architecture |
US6711053B1 (en) | 2003-01-29 | 2004-03-23 | Taiwan Semiconductor Manufacturing Company | Scaleable high performance magnetic random access memory cell and array |
CN100461292C (zh) * | 2003-07-17 | 2009-02-11 | 台湾积体电路制造股份有限公司 | 磁阻式存储单元以及磁阻式随机存取存储器电路 |
US7079415B2 (en) * | 2004-06-30 | 2006-07-18 | Stmicroelectronics, Inc. | Magnetic random access memory element |
-
2005
- 2005-04-22 US US10/907,977 patent/US7236391B2/en active Active
- 2005-09-08 TW TW094130865A patent/TWI288410B/zh active
- 2005-10-20 CN CNB2005101092730A patent/CN100505087C/zh active Active
-
2006
- 2006-04-10 JP JP2006107477A patent/JP4361067B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013531330A (ja) * | 2010-06-01 | 2013-08-01 | クアルコム,インコーポレイテッド | 抵抗メモリ用の高速検出 |
JP2012084202A (ja) * | 2010-10-12 | 2012-04-26 | Fujitsu Ltd | 半導体メモリおよびシステム |
Also Published As
Publication number | Publication date |
---|---|
TW200638421A (en) | 2006-11-01 |
JP4361067B2 (ja) | 2009-11-11 |
CN1851822A (zh) | 2006-10-25 |
US20060239064A1 (en) | 2006-10-26 |
US7236391B2 (en) | 2007-06-26 |
CN100505087C (zh) | 2009-06-24 |
TWI288410B (en) | 2007-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7292467B2 (en) | Magnetic random access memory device | |
US9858975B1 (en) | Zero transistor transverse current bi-directional bitcell | |
JP4361067B2 (ja) | Mramメモリセル | |
US7286429B1 (en) | High speed sensing amplifier for an MRAM cell | |
TWI436360B (zh) | 自旋轉移力矩磁阻隨機存取記憶體中之字線電壓控制 | |
JP4987616B2 (ja) | 磁気ランダムアクセスメモリ及び抵抗ランダムアクセスメモリ | |
JP5422665B2 (ja) | 固定されていない基準層および一方向書込電流を有するスピントルクビットセル | |
US8331136B2 (en) | Recording method of nonvolatile memory and nonvolatile memory | |
JP4660529B2 (ja) | 二重接合磁気メモリデバイスの読み出し方法および二重接合磁気メモリデバイスへの書き込み方法 | |
US10102894B2 (en) | Magnetic memory | |
JP2005116162A (ja) | 直列に接続されたメモリ素子のグループを含む磁気メモリデバイス | |
US20050180205A1 (en) | Magnetic random access memory and method of reading data from the same | |
KR20140095792A (ko) | 스핀 홀 효과를 이용한 메모리 소자와 그 제조 및 동작방법 | |
US6754097B2 (en) | Read operations on multi-bit memory cells in resistive cross point arrays | |
JP2007317895A (ja) | 磁気抵抗メモリ装置 | |
US7403413B2 (en) | Multiple port resistive memory cell | |
CN111755050A (zh) | 非易失性存储器件 | |
KR20140021781A (ko) | 가변 저항 메모리를 포함하는 반도체 메모리 장치 | |
JP5135609B2 (ja) | 半導体装置 | |
US8514614B2 (en) | Magnetic memory | |
US8107285B2 (en) | Read direction for spin-torque based memory device | |
US10586578B2 (en) | Storage device, information processing apparatus, and storage device control method | |
JP3427974B2 (ja) | 磁気ランダムアクセスメモリ回路 | |
JP2003109375A (ja) | 磁気メモリ装置の読み出し回路 | |
JP4741758B2 (ja) | 磁気メモリ装置の読み出し回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090323 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090623 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090721 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090811 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4361067 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130821 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |