CN100461292C - 磁阻式存储单元以及磁阻式随机存取存储器电路 - Google Patents
磁阻式存储单元以及磁阻式随机存取存储器电路 Download PDFInfo
- Publication number
- CN100461292C CN100461292C CNB2004100709090A CN200410070909A CN100461292C CN 100461292 C CN100461292 C CN 100461292C CN B2004100709090 A CNB2004100709090 A CN B2004100709090A CN 200410070909 A CN200410070909 A CN 200410070909A CN 100461292 C CN100461292 C CN 100461292C
- Authority
- CN
- China
- Prior art keywords
- mentioned
- magnetic axis
- storage unit
- axis layer
- magnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
本发明提供一种磁阻式存储单元以及磁阻式随机存取存储器电路。磁阻式存储单元具有固定磁轴层、第一自由磁轴层、第二自由磁轴层,以及分别设置于固定磁轴层与第一自由磁轴层之间以及第一与第二自由磁轴层之间的绝缘层。位线是耦接于磁阻式存储单元,用以提供第一磁场。第一编程线与第二编程线分别提供第二磁场与第三磁场以结合第一磁场而分别改变第一自由磁轴层与第二自由磁轴层至少一者的磁轴方向。开关装置是耦接于磁阻式存储单元以及第一编程线与第二编程线的一者之间,具有一控制闸。字符线是耦接于控制闸,用以提供信号以导通开关装置。
Description
技术领域
本发明有关于一种存储器电路,特别是有关于一种储存多位数据的磁阻式随机存取存储器的电路。
发明背景
磁阻式随机存取存储器(Magnetic Random Access Memory,以下简称为MRAM)是一种金属磁性材料,其抗辐射性比半导体材料要高出许多,属于非挥发性存储器(Non-volatile Random Access Memory),当计算机断电、关机的时候,仍然可以保持记忆性。
MRAM是利用磁电阻特性储存记录信息,具有低耗能、非挥发、以及无读写次数限制的特性。其运作的基本原理与在硬盘上存储数据一样,数据以磁性的方向为依据,储存为0或1,所储存的数据具有永久性,直到被外界的磁场影响之后,才会改变这个磁性数据。
传统技术所揭露的MRAM数组大多是以一晶体管对应一MRAM单元为架构,例如美国专利编号US 6055178,US 6331943,以及US 6335890等所揭露的技术。上述的传统技术所揭露的架构,需要大量的晶体管,因此造成电路体积过大。另外,美国专利编号US 5930164揭露一种利用不同阻值的串接MRAM单元构成的存储单元来储存具有4种组态的数据,但并未揭露利用具有不同磁阻比例的MRAM单元来储存具有4种组态的数据。
图1是显示传统MRAM数组的架构图。MRAM单元10A及10B的顶部是耦接于位线Bn,而其底部是耦接于电极12。晶体管14的栅极是耦接于字符线(Wm,Wm+1),源极是接地,而其汲极是分别耦接于对应的电极12。用以写入数据的编程线(16A、16B)与电极12之间具有一绝缘层13,用以隔离编程线16A、16B与电极12。
图2A及图2B是显示MRAM单元10的详细结构图。电流可垂直由一自由磁轴层102透过绝缘层(tunnel junction)104流过(或穿过)固定磁轴层106。自由磁轴层102的磁轴方向可受其它磁场的影响而变化,而固定磁轴层106的磁轴方向固定,其磁轴方向分别如图2A及图2B的标号108A及108B所示。当自由磁轴层102与固定磁轴层106的磁轴方向为同一方向时(如图2A所示),MRAM单元会有低电阻的情况,而当自由磁轴层102与固定磁轴层106为不同方向时,则MRAM单元便会有具有高电阻的特质。参阅图1,MRAM单元10A及10B的自由磁轴层102的磁轴方向是分别藉由编程线16A、16B所产生的磁场、并结合位线Bn产生的磁场而改变。
各MRAM单元的自旋反转磁场是由流经位线Bn与编程线的电流磁场所共同合成的。经由此动作则只有被选择的MRAM单元的磁轴会进行反转,而得以顺利进行记录的动作。至于未被选择的存储单元部分,则只有位线或是编程线的其中之一会被施加电流磁场,因此无法形成足够的反转磁场,所以无法进行信息写入动作。
上述位线与编程线的电流所产生的磁场,必须经过精确的设计才能够使得MRAM数组正常执行编程动作。参阅图3,图3是显示位线与编程线所提供的磁场与MRAM切换条件的关系图。横向磁场Ht是由位线的电流所提供,而纵向磁场H1是由编程线的电流所提供,而在没有横向磁场Ht的况下,纵向磁场H1为H0时,将导致MRAM单元切换其导通程度。若有横向磁场Ht的存在,此时使MRAM单元切换的临界值将降低,因此,施加较H0小的纵向磁场H1即可使MRAM单元切换其导通状态。
在虚线所形成的区域A中,MRAM单元呈第一导通状态(以高阻抗为例),而在区域A以外的部分,MRAM单元将受到磁场的影响而切换为另一导通状态(以低阻抗为例)。
在读取MRAM数据时,以MRAM单元10A为例,此时字符线Wm导通晶体管14,而根据MRAM单元10A的导通状态,即可改变位线Bn在提供的电流经由MRAM单元10A、晶体管14流至接地点后的电压位准,藉由侦测位线Bn的电压位准,即可读取MRAM单元10A所储存的数据。
在写入步骤中,藉由于编程线16A的编程电流以及选择位线Bn的电流所产生的磁场,即可改变MRAM单元10A的导通状态。
如图1所示的电路中,各MRAM单元分别对应于一MOS晶体管,由于MOS晶体管所占的体积相当大,在传统磁阻式存储单元电路的架构下,大量的MOS晶体管数目限制了电路的密集度,同时,也导致记忆数组的尺寸因而变大,在现今半导体产品的积集度与尺寸要求逐渐严苛的趋势下,必须有效的减少传统磁阻式存储单元电路所需的晶体管数目。
发明内容
有鉴于此,为了解决上述问题,本发明主要目的在于提供一种磁阻式随机存取存储器的电路,具有由多个MRAM单元所构成的存储单元,各存储单元中的MRAM单元具有不同的磁阻比例,因此,各存储单元能够储存多个字元的数据。再者,上述存储单元中的多个MRAM单元是共享单一开关装置,例如MOS晶体管,相较于传统技术中,开关装置的数目必须与MRAM单元的数目相同的情形而言,大幅提高电路的积集度以及存储器的尺寸。
一种磁阻式存储单元,包括:
一第一自由磁轴层以及一第二自由磁轴层;
一固定磁轴层;以及
多个绝缘层,分别设置于上述第一与第二自由磁轴层之间,以及设置于上述固定磁轴层与上述第一自由磁轴层与第二自由磁轴层的一者之间,其中上述绝缘层具有不同的磁阻比例。
一种磁阻式随机存取存储器电路,其中包括:
一磁阻式存储单元,具有一固定磁轴层、一第一自由磁轴层、一第二自由磁轴层,以及分别设置于上述固定磁轴层与第一自由磁轴层之间以及上述第一与第二自由磁轴层之间的多个绝缘层;
一位线,耦接于上述磁阻式存储单元,用以提供一第一磁场;
一第一编程线与一第二编程线,分别提供一第二磁场与一第三磁场,以结合上述第一磁场而分别改变上述第一自由磁轴层与第二自由磁轴层至少一者的磁轴方向;
一开关装置,耦接于上述磁阻式存储单元以及上述第一编程线与第二编程线的一者之间,并具有一控制闸;以及
一字符线,耦接于上述控制闸,用以提供一信号以导通上述开关装置。
所述的磁阻式随机存取存储器电路,其中于执行编程动作时,上述字符线接地,而上述位线所提供的第一磁场与分别由第一编程线以及第二编程线所提供的第二磁场以及第三磁场至少一者结合而改变上述第一与第二自由磁轴层至少一者的磁轴方向,以改变上述磁阻式存储单元的阻抗。
所述的磁阻式随机存取存储器电路,其中于执行读取动作时,上述字符线提供上述信号以导通上述开关装置,而上述位线提供一读取电流流经上述磁阻式存储单元,经由上述开关装置而流至上述开关装置所耦接的第一编程线与第二编程线的一者,并根据上述位线的电压位准读取储存于上述磁阻式存储单元的数据。
所述绝缘层具有不同磁阻比例。
所述绝缘层的磁阻比例是根据上述固定磁轴层、第一自由磁轴层、第二自由磁轴层,以及上述绝缘层的材质所决定。
所述第一编程线与第二编程线分别邻设于上述第一自由磁轴层与第二自由磁轴层附近。
一种磁阻式随机存取存储器电路,包括:
多个串接的磁阻式存储单元,分别具有一固定磁轴层、一自由磁轴层,以及设置于上述固定磁轴层以及自由磁轴层之间的绝缘层,且上述磁阻式存储单元具有不同的磁阻比例;
一位线,耦接于上述串接的磁阻式存储单元,用以提供一第一磁场;
多个编程线,各自设置于上述磁阻式存储单元附近,用以提供一第二磁场,以结合上述第一磁场以改变对应的磁阻式存储单元的阻抗;
一开关装置,耦接于上述磁阻式存储单元以及上述编程线的一者之间,并具有一控制闸;以及
一字符线,耦接于上述控制闸,用以提供一信号以导通上述开关装置。
所述的磁阻式随机存取存储器电路,其中于执行编程动作时,上述字符线是接地,而上述位线与编程线所提供的第一磁场以及第二磁场改变上述编程线所对应的磁阻式存储单元的自由磁轴层的磁轴方向以改变上述磁阻式存储单元的阻抗。
所述的磁阻式随机存取存储器电路,其中于执行读取动作时,上述字符线提供上述信号以导通上述开关装置,而上述位线提供一读取电流流经上述磁阻式存储单元,经由上述开关装置而流至上述开关装置所耦接的编程线,并根据上述位线的电压位准读取储存于上述多个磁阻式存储单元的数据。
所述的磁阻式随机存取存储器电路,其中上述编程线与对应的磁阻式存储单元的距离远小于与非对应的磁阻式存储单元的距离。
一种磁阻式随机存取存储器电路,包括:
一第一磁阻式存储单元,具有一第一固定磁轴层、一第一自由磁轴层,以及设置于上述第一固定磁轴层以及第一自由磁轴层之间的第一绝缘层;
一第二磁阻式存储单元,具有一第二固定磁轴层、一第二自由磁轴层,以及设置于上述第二固定磁轴层与上述第二自由磁轴层之间的第二绝缘层,上述第二磁阻式存储单元是与上述第一磁阻式存储单元并联;
一位线,直接与上述第一与第二磁阻式存储单元电性连接,用以提供一第一磁场;
二编程线,各自设置于上述第一与第二自由磁轴层附近,用以分别提供一第二磁场与一第三磁场,以结合上述第一磁场而分别改变对应的第一与第二自由磁轴层的磁轴方向;
一开关装置,耦接于上述第一与第二磁阻式存储单元的连接点以及上述编程线的一者之间,并具有一控制闸;以及
一字符线,耦接于上述控制闸,用以提供一信号以导通上述开关装置。
所述的磁阻式随机存取存储器电路,其中于执行编程动作时,上述字符线是接地,而上述位线所提供的第一磁场与分别由第一编程线以及第二编程线所提供的第二磁场以及第三磁场至少一者结合而改变上述第一与第二自由磁轴层至少一者的磁轴方向。
所述的磁阻式随机存取存储器电路,其中于执行读取动作时,上述字符线提供上述信号以导通上述开关装置,而上述位线提供一读取电流流经上述第一与第二磁阻式存储单元,经由上述开关装置而流至上述开关装置所耦接的编程线,并根据上述位线的电压位准读取储存于上述第一与第二磁阻式存储单元的数据。
所述开关装置为晶体管。
附图说明
图1是显示传统MRAM数组的架构图;
图2A及图2B是显示MRAM单元10的详细结构图;
图3是显示位线与编程线所提供的磁场与MRAM切换条件的关系图;
图4是显示根据本发明第一实施例所述的磁阻式随机存取存储器电路的电路架构图;
图5是显示根据本发明第一实施例所述的磁阻式存储单元的详细结构图;
图6是显示如图5所示的磁阻式存储单元中,各铁磁层磁轴方向的组合对于总阻抗值的影响;
图7是显示根据本发明第二实施例所述的磁阻式随机存取存储器电路的存储单元的结构图;
图8是显示如图7所示的多个磁阻式存储单元中,不同铁磁层磁轴方向的组合对于串接的总阻抗值的影响;
图9是显示的存储单元的结构图;
图10是显示如图9所示的多个磁阻式存储单元中,不同铁磁层磁轴方向的组合对于并联的总阻抗值的影响;
图11是显示根据本发明实施例所述的具有合成反铁磁层SAF的磁阻式存储单元的铁磁层结构的一例。
符号说明:
10A、10B、41、51A、51B、61A、61B~MRAM单元
12~电极
14、46、55、66~晶体管
13、104、45A、45B、55A、55B、61A、61B~绝缘层
16A、16B、PL1、PL2~编程线
102、42A、42B、52A、52B、62A、62B~自由磁轴层
106、43、53A、53B、63A、63B~固定磁轴层
108A、108B~磁轴方向
40~存储单元
44、54A、54B、64A、64B~反铁磁层
70、71A、71B~铁磁层
72~导电间隔物
Bn、BL、BL1、BL2~位线
Ht~横向磁场
H1、H0~纵向磁场
Wm、Wm+1、WL1、WL2、WL~字符线
具体实施方式
本发明提出一种磁阻式随机存取存储器电路。磁阻式存储单元具有固定磁轴层、第一自由磁轴层、第二自由磁轴层,以及分别设置于固定磁轴层与第一自由磁轴层之间以及第一与第二自由磁轴层之间的绝缘层。位线是耦接于磁阻式存储单元,用以提供第一磁场。第一编程线与第二编程线分别提供第二磁场与第三磁场以结合第一磁场而分别改变第一自由磁轴层与第二自由磁轴层至少一者的磁轴方向。开关装置是耦接于磁阻式存储单元以及第一编程线与第二编程线的一者之间,具有一控制闸。字符线是耦接于控制闸,用以提供信号以导通开关装置。
另外,本发明提出另一种磁阻式随机存取存储器电路。多个串接的磁阻式存储单元分别具有固定磁轴层、自由磁轴层,以及设置于固定磁轴层以及自由磁轴层之间的绝缘层,在此,磁阻式存储单元具有不同的磁阻比例。位线是耦接于串接的磁阻式存储单元,用以提供第一磁场。多个编程线是各自设置于磁阻式存储单元附近,用以提供第二磁场以结合第一磁场以改变对应的磁阻式存储单元的阻抗。开关装置是耦接于磁阻式存储单元以及编程线的一者之间,具有一控制闸。字符线是耦接于控制闸,用以提供信号以导通开关装置。
另外,本发明提出另一种磁阻式随机存取存储器电路。第一磁阻式存储单元具有第一固定磁轴层、第一自由磁轴层,以及设置于第一固定磁轴层以及第一自由磁轴层之间的第一绝缘层。第二磁阻式存储单元具有第二固定磁轴层、第二自由磁轴层,以及设置于第二固定磁轴层与第二自由磁轴层之间的第二绝缘层。位线是直接与第一与第二磁阻式存储单元电性连接,用以提供第一磁场。二编程线是各自设置于第一与第二自由磁轴层附近,用以分别提供第二磁场与第三磁场以结合第一磁场而分别改变对应的第一与第二自由磁轴层的磁轴方向。开关装置是耦接于第一与第二磁阻式存储单元以及编程线的一者之间,具有一控制闸。字符线是耦接于控制闸,用以提供信号以导通开关装置。
第一实施例:
参阅图4,图4是显示根据本发明第一实施例所述的磁阻式随机存取存储器电路的电路架构图。其中,WL1与WL2为字符线,PL1~PL2为编程线,而BL1~BL2为位线。
在此以存储单元40的架构为例说明,其余各存储单元,具有相同的结构,在此不予赘述以精简说明。存储单元40具有磁阻式存储单元41,其详细结构如图5所示。图5是显示根据本发明第一实施例所述的磁阻式存储单元的详细结构图。在磁阻式存储单元41中,具有多个铁磁层,包括多个自由磁轴层42A与42B以及固定磁轴层43。而反铁磁层44是用以固定铁磁层43的磁轴方向,使其成为固定磁轴层。在此,上述铁磁层的材质皆由镍铁或钴铁所制成。绝缘层45A与45B是分别设置于上述铁磁层42A与42B以及42B与43之间,其材质可为氧化铝(Al2O3)。根据本发明实施例,存储单元40中的各磁阻式存储单元在相同导通状态下具有不同的阻抗。在第一实施例中,磁阻式存储单元的铁磁层42A、42B与绝缘层45A所形成的通道接面的磁阻比例和铁磁层42A、42B与绝缘层45A所形成的通道接面的磁阻比例(magnetroresistance ratio,MR比例)并不相同,假设分别为30%与60%,且切换临界磁场也不相同。MR比例的定义为磁阻式存储单元于高阻抗状态与低阻抗状态的阻抗值差与低阻抗状态的阻抗值的比例,MR比例值是决定于铁磁层以及位于其间的绝缘层的材质以及制程。
参阅图4,位线BL1是直接与磁阻式存储单元41电性连接,用以提供读取电流以及第一编程电流。编程线PL1是设置于磁阻式存储单元41附近,用以提供一第二磁场,以结合位线BL1所提供的第一编程电流所产生的第一磁场以改变磁阻式存储单元的自由磁轴层的磁轴方向。编程线与磁阻式存储单元之间可藉由一绝缘层连接。
开关装置46为一NMOS晶体管,其汲极是耦接于上述磁阻式存储单元41,而其源极是耦接于编程线PL1。字符线WL1是耦接于开关装置46的栅极,用以提供导通信号以导通开关装置46。
图6是显示如图5所示的磁阻式存储单元中,各铁磁层磁轴方向的组合对于总阻抗值的影响,图中所述的阻抗值仅为举例说明,假设自由磁轴层2、绝缘层2与自由磁轴层1于磁轴方向相同时,其阻抗值为1欧姆,当磁轴方向相反时,其阻抗值为1.3欧姆;自由磁轴层1、绝缘层1与固定磁轴层于磁轴方向相同时,其阻抗值为1欧姆,当磁轴方向相反时,其阻抗值为1.6欧姆;其中,自由磁轴层2代表磁阻式存储单元的自由磁轴层42A,自由磁轴层1代表磁阻式存储单元的自由磁轴层42B,而固定磁轴层代表磁阻式存储单元的固定磁轴层43,而绝缘层2代表绝缘层45A,绝缘层1代表绝缘层45B,分别具有30%以及60%的MR比例。因此,可知上述铁磁层在不同的磁轴方向组态时会有不同的阻抗值。
当要于磁阻式存储单元41写入数据时,此时由位线BL以及编程线PL1分别提供第一编程电流以及第二编程电流以产生足够的磁场来改变磁阻式存储单元41的特定自由磁轴层的磁轴方向,达到写入数据的目的。此时,字符线WL1与其它存储单元的导线皆接地。如上所述,由于铁磁层42A、42B与绝缘层45A所形成的通道接面的磁阻比例和铁磁层42A、42B与绝缘层45A所形成的通道接面的切换磁场并不相同,因此藉由调整第二编程电流的大小,可调整对应的自由磁轴层的磁轴方向。如图6所示,假设预设的磁轴方向组态为组态1,自由磁轴层1与2的磁轴方向皆为向右,且切换自由磁轴层2磁轴方向的临界磁场是小于切换自由磁轴层1磁轴方向的临界磁场。因此,若要写入组态2的数据时,藉由调整编程线与位线所提供的第一总磁场来切换自由磁轴层2的磁轴方向。由于自由磁轴层1的磁轴方向的切换磁场较大,因此此时其磁轴方向并不会改变,即写入组态2的数据。若要写入组态3的数据时,藉由调整编程线与位线所提供的第二总磁场来切换自由磁轴层1的磁轴方向。由于自由磁轴层1的磁轴方向的切换磁场较大,因此第二总磁场是大于第一总磁场。在施加第二总磁场时,同时会切换自由磁轴层1的磁轴方向,因此可直接由组态1藉由施加第二总磁场而写入组态3的资料。若要写入组态4的数据时,此时必须执行两次的数据写入动作。亦即,先施加第二总磁场将磁阻式存储单元由组态1切换为组态3,再由组态3时提供反相的第一总磁场来改变自由磁轴层2的磁轴方向,即可完成组态4的数据写入动作。
当要读取存储单元40所储存的数据时,将字符线WL1的电压位准拉升至高位准,并将编程线PL1接地,另外,其它导线皆浮接。此时于位线BL1提供一读取电流。读取电流流经位线BL1、磁阻式存储单元41、开关装置46以及编程线PL1而流至接地点。接着,藉由侦测位BL1的电压位准,即可读取存储单元40所储存的数据。
根据图6所示,由于磁阻式存储单元41的总阻抗在不同组态下各不相同,当读取电流由位线流至接地点时,不同组态所造成位线的位准差异能由一般侦测电路所得知,故,根据本发明第一实施例所述的存储单元能够储存多个字元的数据。
第二实施例:
参阅图7,图7是显示根据本发明第二实施例所述的磁阻式随机存取存储器电路的存储单元的结构图。其中,WL为字符线,而BL为位线。在此,仅讨论单一存储单元的电路结构,整个电路架构与图4类似,差异仅在于存储单元内部结构的不同。根据本发明第二实施例,编程线PL1与PL2的位置是分别设置于多个磁阻式存储单元51A与51B的附近,其设置的方式可藉由设置于不同金属层上,以得到独立施加磁场至对应的磁阻式存储单元的效果。另外,各磁阻式存储单元分别具有多个铁磁层,包括自由磁轴层52A与52B以及固定磁轴层53A与53B。而反铁磁层54A与54B是分别用以固定铁磁层53A与53B的磁轴方向,使其成为固定磁轴层。另外,于自由磁轴层52A与52B以及固定磁轴层53A与53B之间分别具有绝缘层55A与55B。
开关装置55为一NMOS晶体管,其汲极是耦接于上述磁阻式存储单元51B,而其源极是耦接于编程线PL2。字符线WL是耦接于开关装置55的栅极,用以提供导通信号以导通开关装置55。
根据本发明实施例,存储单元中的各磁阻式存储单元在具有不同的MR比例。图8是显示如图7所示的多个磁阻式存储单元中,不同铁磁层磁轴方向的组合对于串接的总阻抗值的影响,图中所述的阻抗值仅为举例说明,假设自由磁轴层2与固定磁轴层于磁轴方向相同时,其阻抗值为1欧姆,当磁轴方向相反时,其阻抗值为1.3欧姆;自由磁轴层1与固定磁轴层于磁轴方向相同时,其阻抗值为1欧姆,当磁轴方向相反时,其阻抗值为1.6欧姆;其中,自由磁轴层2代表磁阻式存储单元的自由磁轴层52A,自由磁轴层1代表磁阻式存储单元的自由磁轴层52B,而固定磁轴层代表磁阻式存储单元的固定磁轴层53A与53B,而绝缘层2代表绝缘层55A,绝缘层1代表绝缘层55B,分别具有30%以及60%的MR比例。因此,可知上述铁磁层在不同的磁轴方向组态时会有不同的阻抗值。
当要于根据本发明第二实施例所述的存储单元写入数据时,此时由位线BL以及编程线PL1或编程线PL2分别提供第一编程电流以及第二编程电流或第三编程电流以产生磁场来分别改变磁阻式存储单元51A或磁阻式存储单元51B的自由磁轴层52A与52B的磁轴方向,达到写入数据的目的。此时,字符线WL1与其它存储单元的导线皆接地。如图8所示,假设预设的磁轴方向组态为组态1,自由磁轴层1与2的磁轴方向皆为向右。因此,若要写入组态2的数据时,藉由编程线PL1与位线BL所提供的第一总磁场来切换自由磁轴层2的磁轴方向,即写入组态2的资料。若要写入组态3的数据时,藉由调整编程线PL2与位线BL所提供的第二总磁场来切换自由磁轴层1的磁轴方向,因此可直接由组态1藉由施加第二总磁场而写入组态3的资料。若要写入组态4的资料时,此时仅需分别于编程线PL1与PL2提供编程电流结合位线所提供的磁场来改变自由磁轴层1与2的磁轴方向,即可完成组态4的数据写入动作。
当要于存储单元写入与读取数据时,其动作与第一实施例相同,在此不予赘述以精简说明。
根据图8所示,由于串接的具有不同MR比例的磁阻式存储单元51A与51B的总阻抗在不同组态下各不相同,当读取电流由位线流至接地点时,不同组态所造成位线的位准差异能由一般侦测电路所得知,故,根据本发明第二实施例所述的存储单元能够储存多个字元的数据。
第三实施例:
参阅图9,图9是显示根据本发明第三实施例所述的磁阻式随机存取存储器电路的存储单元的结构图。其中,WL为字符线,而BL为位线。在此,仅讨论单一存储单元的电路结构,整个电路架构与图4类似,差异仅在于存储单元内部结构的不同。根据本发明第三实施例,多个磁阻式存储单元61A与61B是直接耦接于位线BL,分别具有多个铁磁层,包括自由磁轴层62A与62B以及固定磁轴层63A与63B。而反铁磁层64A与64B是分别用以固定铁磁层63A与63B的磁轴方向,使其成为固定磁轴层。另外,于自由磁轴层62A与62B以及固定磁轴层63A与63B之间分别具有绝缘层65A与65B。
编程线PL1与PL2的位置是分别设置于磁阻式存储单元61A与61B的附近,用以分别提供对应的磁场来改变磁阻式存储单元61A与61B的自由磁轴层的磁轴方向。另外,开关装置66为一NMOS晶体管,其汲极是耦接于上述磁阻式存储单元61A与61B,而其源极是耦接于编程线PL2。字符线WL是耦接于开关装置66的栅极,用以提供导通信号以导通开关装置66。
根据本发明第三实施例,存储单元中的各磁阻式存储单元在具有不同的MR比例。图10是显示如图9所示的多个磁阻式存储单元中,不同铁磁层磁轴方向的组合对于并联的总阻抗值的影响,图中所述的阻抗值仅为举例说明,假设自由磁轴层2与固定磁轴层于磁轴方向相同时,其阻抗值为1欧姆,当磁轴方向相反时,其阻抗值为1.25欧姆;自由磁轴层1与固定磁轴层于磁轴方向相同时,其阻抗值为1欧姆,当磁轴方向相反时,其阻抗值为1.58欧姆;其中,自由磁轴层2代表磁阻式存储单元的自由磁轴层62A,自由磁轴层1代表磁阻式存储单元的自由磁轴层62B,而固定磁轴层代表磁阻式存储单元的固定磁轴层63A与63B,而绝缘层2代表绝缘层65A,绝缘层1代表绝缘层65B,分别具有25%以及58%的MR比例。因此,可知上述铁磁层在不同的磁轴方向组态时会有不同的阻抗值。
当要于根据本发明第三实施例所述的存储单元写入数据时,此时由位线BL以及编程线PL1或编程线PL2分别提供第一编程电流以及第二编程电流或第三编程电流以产生磁场来分别改变磁阻式存储单元61A或磁阻式存储单元61B的自由磁轴层62A与62B的磁轴方向,达到写入数据的目的。此时,字符线WL1与其它存储单元的导线皆接地。如图8所示,假设预设的磁轴方向组态为组态1,自由磁轴层1与2的磁轴方向皆为向右。因此,若要写入组态2的数据时,藉由编程线PL1与位线BL所提供的第一总磁场来切换自由磁轴层2的磁轴方向,即写入组态2的资料。若要写入组态3的数据时,藉由调整编程线PL2与位线BL所提供的第二总磁场来切换自由磁轴层1的磁轴方向,因此可直接由组态1藉由施加第二总磁场而写入组态3的资料。若要写入组态4的资料时,此时仅需分别于编程线PL1与PL2提供编程电流结合位线所提供的磁场来改变自由磁轴层1与2的磁轴方向,即可完成组态4的数据写入动作。
当要于存储单元写入与读取数据时,其动作与第一实施例相同,在此不予赘述以精简说明。
根据图10所示,由于并联的磁阻式存储单元61A与61B具有不同的MR比例,因此其总阻抗在不同组态下各不相同,当读取电流由位线流至接地点时,不同组态所造成位线的位准差异能由一般侦测电路所得知,故,根据本发明第三实施例所述的存储单元能够储存多个字元的数据。
另外,根据本发明,上述各实施例中所述的铁磁层(包含自由磁轴层以及固定自由磁轴层等),皆可另采用合成反铁磁层(synthetic antiferromagnetlayer,SAF)结构,如图11所示,其结构的特征是在铁磁层70中,利用一导电间隔物72将铁磁层区隔为两分离的铁磁层71A与71B,使得整个SAF结构具有封闭的磁力线以避免对其他铁磁层的干扰。其中,上述导电间隔物可使用钌(Ruthenium)金属为材质。
综上所述,根据本发明所提供的磁阻式随机存取存储器的电路,具有由多个MRAM单元所构成的存储单元,各存储单元中的MRAM单元具有不同的阻抗,因此,各存储单元的存储单元能够储存多个字元的数据。在本发明所揭露的实施例中,各MRAM单元的阻抗值以及MR比例皆可由设计者自行调整。再者,上述存储单元中的多个MRAM单元是共享单一开关装置,相较于传统技术中,开关装置的数目必须与MRAM单元的数目相同的情形而言,大幅提高电路的积集度以及存储器的尺寸。
本发明虽以较佳实施例揭露如上,然其并非用以限定本发明的范围,任何熟习此项技艺者,在不脱离本发明的精神和范围内,当可做些许的更动与润饰,因此本发明的保护范围当视后附的申请专利范围所界定者为准。
Claims (18)
1.一种磁阻式存储单元,其特征在于包括:
一第一自由磁轴层以及一第二自由磁轴层;
一固定磁轴层,由反铁磁层固定磁化方向;以及
多个绝缘层,分别设置于上述第一与第二自由磁轴层之间,以及设置于上述固定磁轴层与上述第一自由磁轴层与第二自由磁轴层的一者之间,其中上述绝缘层具有不同的磁阻比例。
2.如权利要求1所述的磁阻式存储单元,其特征在于:上述绝缘层的磁阻比例是根据上述固定磁轴层、第一自由磁轴层、第二自由磁轴层,以及上述绝缘层的材质所决定。
3.一种磁阻式随机存取存储器电路,其特征在于包括:
一磁阻式存储单元,具有一固定磁轴层、一第一自由磁轴层、一第二自由磁轴层,以及分别设置于上述固定磁轴层与第一自由磁轴层之间以及上述第一与第二自由磁轴层之间的多个绝缘层,该固定磁轴层,由反铁磁层固定磁化方向;
一位线,耦接于上述磁阻式存储单元,用以提供一第一磁场;
一第一编程线与一第二编程线,分别提供一第二磁场与一第三磁场,以结合上述第一磁场而分别改变上述第一自由磁轴层与第二自由磁轴层至少一者的磁轴方向;
一开关装置,耦接于上述磁阻式存储单元以及上述第一编程线与第二编程线的一者之间,并具有一控制闸;以及
一字符线,耦接于上述控制闸,用以提供一信号以导通上述开关装置。
4.如权利要求3所述的磁阻式随机存取存储器电路,其特征在于:于执行编程动作时,上述字符线接地,而上述位线所提供的第一磁场与分别由第一编程线以及第二编程线所提供的第二磁场以及第三磁场至少一者结合而改变上述第一与第二自由磁轴层至少一者的磁轴方向,以改变上述磁阻式存储单元的阻抗。
5.如权利要求3所述的磁阻式随机存取存储器电路,其特征在于:于执行读取动作时,上述字符线提供上述信号以导通上述开关装置,而上述位线提供一读取电流流经上述磁阻式存储单元,经由上述开关装置而流至上述开关装置所耦接的第一编程线与第二编程线的一者,并根据上述位线的电压位准读取储存于上述磁阻式存储单元的数据。
6.如权利要求3所述的磁阻式随机存取存储器电路,其特征在于:上述绝缘层具有不同磁阻比例。
7.如权利要求6所述的磁阻式随机存取存储器电路,其特征在于:上述绝缘层的磁阻比例是根据上述固定磁轴层、第一自由磁轴层、第二自由磁轴层,以及上述绝缘层的材质所决定。
8.如权利要求3所述的磁阻式随机存取存储器电路,其特征在于:上述第一编程线与第二编程线分别邻设于上述第一自由磁轴层与第二自由磁轴层。
9.如权利要求3所述的磁阻式随机存取存储器电路,其特征在于:上述开关装置为晶体管。
10.一种磁阻式随机存取存储器电路,其特征在于包括:
多个串接的磁阻式存储单元,分别具有一固定磁轴层、一自由磁轴层,以及设置于上述固定磁轴层以及自由磁轴层之间的绝缘层,且上述磁阻式存储单元具有不同的磁阻比例,该固定磁轴层,由反铁磁层固定磁化方向;
一位线,耦接于上述串接的磁阻式存储单元,用以提供一第一磁场;
多个编程线,各自设置于上述磁阻式存储单元,用以提供一第二磁场,以结合上述第一磁场以改变对应的磁阻式存储单元的阻抗;
一开关装置,耦接于上述磁阻式存储单元以及上述编程线的一者之间,并具有一控制闸;以及
一字符线,耦接于上述控制闸,用以提供一信号以导通上述开关装置。
11.如权利要求10所述的磁阻式随机存取存储器电路,其特征在于:于执行编程动作时,上述字符线是接地,而上述位线与编程线所提供的第一磁场以及第二磁场改变上述编程线所对应的磁阻式存储单元的自由磁轴层的磁轴方向以改变上述磁阻式存储单元的阻抗。
12.如权利要求10所述的磁阻式随机存取存储器电路,其特征在于:于执行读取动作时,上述字符线提供上述信号以导通上述开关装置,而上述位线提供一读取电流流经上述磁阻式存储单元,经由上述开关装置而流至上述开关装置所耦接的编程线,并根据上述位线的电压位准读取储存于上述多个磁阻式存储单元的数据。
13.如权利要求10所述的磁阻式随机存取存储器电路,其特征在于:上述编程线与对应的磁阻式存储单元的距离远小于与非对应的磁阻式存储单元的距离。
14.如权利要求10所述的磁阻式随机存取存储器电路,其特征在于:上述开关装置为晶体管。
15.一种磁阻式随机存取存储器电路,其特征在于包括:
一第一磁阻式存储单元,具有一第一固定磁轴层、一第一自由磁轴层,以及设置于上述第一固定磁轴层以及第一自由磁轴层之间的第一绝缘层,该固定磁轴层,由反铁磁层固定磁化方向;
一第二磁阻式存储单元,具有一第二固定磁轴层、一第二自由磁轴层,以及设置于上述第二固定磁轴层与上述第二自由磁轴层之间的第二绝缘层,上述第二磁阻式存储单元是与上述第一磁阻式存储单元并联,该固定磁轴层,由反铁磁层固定磁化方向;
一位线,直接与上述第一与第二磁阻式存储单元电性连接,用以提供一第一磁场;
二编程线,各自设置于上述第一与第二自由磁轴层,用以分别提供一第二磁场与一第三磁场,以结合上述第一磁场而分别改变对应的第一与第二自由磁轴层的磁轴方向;
一开关装置,耦接于上述第一与第二磁阻式存储单元的连接点以及上述编程线的一者之间,并具有一控制闸;以及
一字符线,耦接于上述控制闸,用以提供一信号以导通上述开关装置。
16.如权利要求15所述的磁阻式随机存取存储器电路,其特征在于:于执行编程动作时,上述字符线是接地,而上述位线所提供的第一磁场与分别由第一编程线以及第二编程线所提供的第二磁场以及第三磁场至少一者结合而改变上述第一与第二自由磁轴层至少一者的磁轴方向。
17.如权利要求15所述的磁阻式随机存取存储器电路,其特征在于:于执行读取动作时,上述字符线提供上述信号以导通上述开关装置,而上述位线提供一读取电流流经上述第一与第二磁阻式存储单元,经由上述开关装置而流至上述开关装置所耦接的编程线,并根据上述位线的电压位准读取储存于上述第一与第二磁阻式存储单元的数据。
18.如权利要求15所述的磁阻式随机存取存储器电路,其特征在于:上述开关装置为晶体管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100709090A CN100461292C (zh) | 2003-07-17 | 2004-07-13 | 磁阻式存储单元以及磁阻式随机存取存储器电路 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN03145942 | 2003-07-17 | ||
CN03145942.0 | 2003-07-17 | ||
CNB2004100709090A CN100461292C (zh) | 2003-07-17 | 2004-07-13 | 磁阻式存储单元以及磁阻式随机存取存储器电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1577616A CN1577616A (zh) | 2005-02-09 |
CN100461292C true CN100461292C (zh) | 2009-02-11 |
Family
ID=34593066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100709090A Active CN100461292C (zh) | 2003-07-17 | 2004-07-13 | 磁阻式存储单元以及磁阻式随机存取存储器电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100461292C (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7236391B2 (en) * | 2005-04-22 | 2007-06-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetic random access memory device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5930164A (en) * | 1998-02-26 | 1999-07-27 | Motorola, Inc. | Magnetic memory unit having four states and operating method thereof |
CN1398434A (zh) * | 2000-11-08 | 2003-02-19 | 索尼株式会社 | 磁致电阻效应元件和磁致电阻效应型磁头 |
CN2757293Y (zh) * | 2003-07-17 | 2006-02-08 | 台湾积体电路制造股份有限公司 | 磁阻式存储单元以及磁阻式随机存取存储器电路 |
-
2004
- 2004-07-13 CN CNB2004100709090A patent/CN100461292C/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5930164A (en) * | 1998-02-26 | 1999-07-27 | Motorola, Inc. | Magnetic memory unit having four states and operating method thereof |
CN1398434A (zh) * | 2000-11-08 | 2003-02-19 | 索尼株式会社 | 磁致电阻效应元件和磁致电阻效应型磁头 |
CN2757293Y (zh) * | 2003-07-17 | 2006-02-08 | 台湾积体电路制造股份有限公司 | 磁阻式存储单元以及磁阻式随机存取存储器电路 |
Also Published As
Publication number | Publication date |
---|---|
CN1577616A (zh) | 2005-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5699293A (en) | Method of operating a random access memory device having a plurality of pairs of memory cells as the memory device | |
TW518597B (en) | MRAM-arrangement | |
KR100518704B1 (ko) | 자기 기억 장치 | |
JP4780878B2 (ja) | 薄膜磁性体記憶装置 | |
US7411815B2 (en) | Memory write circuit | |
US7173846B2 (en) | Magnetic RAM and array architecture using a two transistor, one MTJ cell | |
US7577016B2 (en) | Twin-cell semiconductor memory devices | |
US20030123281A1 (en) | Magnetic random access memory | |
US6477077B2 (en) | Non-volatile memory device | |
US20030128580A1 (en) | High-density magnetic random access memory device and method of operating the same | |
JP2004297049A (ja) | 磁気ランダムアクセスメモリ | |
US20040223368A1 (en) | Semiconductor device | |
KR20000017086A (ko) | 비휘발성 자기 메모리 셀 및 디바이스 | |
JP3768143B2 (ja) | 磁気メモリ装置 | |
US6961261B2 (en) | Magnetic random access memory and data read method thereof | |
US20020000597A1 (en) | Nonvolatile semiconductor memory device and method for recording information | |
US6661689B2 (en) | Semiconductor memory device | |
JP2001217398A (ja) | 強磁性トンネル接合素子を用いた記憶装置 | |
US6724651B2 (en) | Nonvolatile solid-state memory and method of driving the same | |
US7145795B2 (en) | Multi-cell resistive memory array architecture with select transistor | |
US6822897B2 (en) | Thin film magnetic memory device selecting access to a memory cell by a transistor of a small gate capacitance | |
US6781873B2 (en) | Non-volatile memory device capable of generating accurate reference current for determination | |
JP2005526351A (ja) | 読み出し信号が最大で且つ電磁妨害を低減するmramセルおよびアレイ構造 | |
KR20020008057A (ko) | Mram 메모리 셀 | |
CN100461292C (zh) | 磁阻式存储单元以及磁阻式随机存取存储器电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |