TWI506832B - 自旋霍爾效應記憶體 - Google Patents

自旋霍爾效應記憶體 Download PDF

Info

Publication number
TWI506832B
TWI506832B TW102121118A TW102121118A TWI506832B TW I506832 B TWI506832 B TW I506832B TW 102121118 A TW102121118 A TW 102121118A TW 102121118 A TW102121118 A TW 102121118A TW I506832 B TWI506832 B TW I506832B
Authority
TW
Taiwan
Prior art keywords
metal layer
layer
memory cell
metal
ferromagnetic
Prior art date
Application number
TW102121118A
Other languages
English (en)
Other versions
TW201419599A (zh
Inventor
Sasikanth Manipatruni
Dmitri E Nikonov
Ian A Young
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201419599A publication Critical patent/TW201419599A/zh
Application granted granted Critical
Publication of TWI506832B publication Critical patent/TWI506832B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Description

自旋霍爾效應記憶體
本發明係關於自旋霍爾效應記憶體。
例如自旋轉移扭矩隨機存取記憶體(STTRAM)等某些磁性記憶體利用磁穿隧接面(MTJ)以切換及偵測記憶體的磁狀態。如圖1所示，MTJ由鐵磁(FM)層125、127及穿隧障壁126(例如，MgO)組成。MTJ將位元線(BL)105耦合至選取開關120(例如，電晶體)、字線(WL)110、及感測線(SL)115。藉由評估FM層125、127的不同相對磁化之電阻的改變(例如，穿隧磁阻(TMR))，「讀取」記憶體100。
200‧‧‧記憶體胞
204‧‧‧讀取線
205‧‧‧位元寫入線
206‧‧‧感測線
207‧‧‧感測線
210‧‧‧閘極電極
211‧‧‧接地線
220‧‧‧選取開關
225‧‧‧磁鐵層
230‧‧‧金屬層
235‧‧‧切換節點
236‧‧‧讀取節點
237‧‧‧寫入節點
238‧‧‧感測節點
240‧‧‧延伸部
241‧‧‧延伸部
252‧‧‧電壓
280‧‧‧基底
281‧‧‧氧化矽膜
282‧‧‧源極/汲極
283‧‧‧通道區
284‧‧‧汲極/源極
285‧‧‧閘極絕緣膜
286‧‧‧介電膜部
287‧‧‧介電膜部
288‧‧‧線
290‧‧‧介電層
291‧‧‧介電層
293‧‧‧絕緣膜
295‧‧‧長度
296‧‧‧長度
297‧‧‧寬度
298‧‧‧維度
299‧‧‧維度
305‧‧‧寫入線
310‧‧‧寫入線
320‧‧‧電晶體
325‧‧‧磁鐵層
330‧‧‧金屬層
337‧‧‧節點
345‧‧‧電荷電流
346‧‧‧自旋電流
404‧‧‧讀取線
425‧‧‧磁鐵層
430‧‧‧金屬層
436‧‧‧節點
438‧‧‧感測節點
450‧‧‧讀取電流
451‧‧‧自旋電流
452‧‧‧電壓
453‧‧‧向上自旋電子
454‧‧‧向下自旋電子
504‧‧‧線
505‧‧‧線
506‧‧‧線
510‧‧‧寫入線
545‧‧‧電荷電流
546‧‧‧自旋電流
547‧‧‧電荷電流
548‧‧‧自旋電流
604‧‧‧線
606‧‧‧線
625‧‧‧磁鐵層
630‧‧‧金屬層
650‧‧‧讀取電流
651‧‧‧自旋電流
704‧‧‧線
706‧‧‧感測線
720‧‧‧電晶體
725‧‧‧磁鐵
730‧‧‧金屬
760‧‧‧開關
845‧‧‧電荷電流
846‧‧‧自旋電流
950‧‧‧讀取電流
951‧‧‧自旋電流
1004‧‧‧BL讀取
1005‧‧‧BL寫入
1010‧‧‧閘極
1011‧‧‧感測線
1025‧‧‧磁鐵層
1030‧‧‧金屬層
1080‧‧‧基底
1081‧‧‧氧化矽膜
1082‧‧‧汲極/源極
1083‧‧‧通道
1084‧‧‧源極/汲極
1086‧‧‧介電/絕緣層
1087‧‧‧介電/絕緣層
1090‧‧‧介電/絕緣層
1091‧‧‧介電/絕緣層
1092‧‧‧介電/絕緣層
1093‧‧‧介電/絕緣層
1094‧‧‧介電/絕緣層
1095‧‧‧介電/絕緣層
1096‧‧‧介電/絕緣層
1100‧‧‧多處理器系統
圖1顯示習知的磁性記憶胞。
圖2a、2b、及2c顯示本發明的實施例中記憶胞的視圖，圖2d及2e顯示多胞陣列的圖2c的剖面視圖。
圖3a及3b顯示本發明的實施例中的寫入操作。
圖4a及4b顯示本發明的實施例中的讀取操作。
圖5a、5b、及5c顯示本發明的實施例中的寫入操作。
圖6a及6b顯示本發明的實施例中的讀取操作。
圖7a、7b、及7c顯示本發明的實施例中的記憶體胞的視圖。
圖8a及8b顯示本發明的實施例中的寫入操作。
圖9a及9b顯示本發明的實施例中的讀取操作。
圖10顯示本發明的實施例中的記憶體胞的剖面視圖。
圖11包含設有本發明的一實施例的記憶體胞之系統。
在下述說明中，揭示眾多特定細節，但不用這些特定細節，仍能實施本發明的實施例。未詳細顯示習知的電路、結構及技術，以免模糊本發明的瞭解。「實施例」、「各式各樣實施例」等等係表示所述的實施例包含特定特徵、結構、特性，但是並非每一實施例一定包含特定特徵、結構、特性。某些實施例具有其它實施例所述的特點中之某些、全部、或是完全沒有。「第一」、「第二」、「第三」等說明共同物體及表示述及類似物體的不同情形。這些形容詞並非意指所述的物體必須是給定順序地、或暫時地、空間地、排序地、或是任何其它方式。「連 接」表示元件彼此直接實體或電接觸，「耦合」表示元件彼此合作或互動，但是，可以是或不是直接實體或電接觸。而且，雖然在不同圖式中使用類似或相同的數字以代表相同或類似構件，但是，如此作並非意指包含類似或相同數字的所有圖式構成單一或相同實施例。
MTJ為基礎的記憶體存在技術難度。對於MgO裝置，舉例而言，這些困難包括需要控制MgO厚度及均一性以確保所需的TMR。而且，適當的裝置功能取決於用於MgO之精準的晶體次序及晶軸方向。而且，即使在最溫和的偏壓位準(例如，0.6V)下，MgO也會崩潰。此外，在很多MTJ切換循環之後，有TMR劣化。
本發明的實施例包含具有耦合至金屬層和讀取線的磁層之記憶體胞。金屬層也耦合至寫入及感測線。在寫入操作期間，電荷電流經由寫入線而供應給金屬層以及包含根據自旋霍爾效應(SPE)的磁層內之自旋電流和磁狀態。在某些金屬中(例如，鉑、鉭、黃金及具有高自旋軌道耦合的其它金屬)，SPE從一般電流產生大的自旋極化電流。在讀取操作期間，經由讀取線，讀取電流供應給磁鐵層，然後供應金屬層，以及，讀取電流包含在金屬層內的另一自旋電流，根據反自旋霍爾效應(ISHE)，在耦合至感測線的感測節點處，另一自旋電流產生電場及電壓。ISHE是回應具有高自旋軌道耦合的金屬中之自旋極化電流而之電壓產生。電壓極性是根據寫入操作期間產生的下述磁狀態。記憶體僅需低供應電壓以驅動電荷、讀取、及 旋轉電流。於此，說明其它實施例。
圖2a及2b顯示本發明的實施例中的記憶體胞的不同視圖。記憶體胞200包含磁鐵層225。層225可為用於保存記憶體200的狀態之FM層。層225包含鎳、鈷、鐵、胡斯勒(Huesler)合金、釓、及其組合，但其它實施例不侷限於此。在實施例中，用於層225的任何元件可以摻雜例如硼或類似材料(例如，有助於奈米製造)。舉例而言，由於這些材料在室溫下具有良好的磁化及/或強的磁性各向異性，所以，另一實施例包含適用於層225之類似於鎳、鈷、鐵、胡斯勒合金、及釓的材料。在一實施例中，磁鐵層225直接耦合至高SHE金屬層230。在其它實施例中，層225間接地耦合至(例如，經由中間層或非常短的通孔)層230。
在一實施例中，層230包含自旋軌道耦合材料，自旋軌道耦合材料包括鉑、鉭、銅、及黃金中至少之一(或其組合)，但是，其它實施例不限於此。其它實施例包含與雜質結合的銅。雜質包含一或更多5d過渡金屬，例如鉿、鉭、鎢、錸、鋨、銥、鉑、黃金、及水銀。在一實施例中，鉭包含貝它相鉭。其它實施例包含一或更多與黃金、銀、及/或鉑結合的這些雜質。仍然有其它實施例包含與一或更多4d過渡金屬雜質相結合的黃金、銀、及/或鉑，4d過渡金屬可為例如釔、鋯、鈮、鉬、鎝、釕、銠、鈀、銀、及/或鎘。另一實施例包含水銀及碲。另外的其它實施例包含例如磁性超晶格等人造工程金屬結構及 其它金屬材料。其它實施例包含與任何4d或5d過渡金屬雜質相結合的任何貴金屬。舉例而言，這些貴金屬包含黃金、銀、鉑、釕、銠、鈀、鋨、錸、及銥。舉例而言，由於它們呈現自旋相依散射及/或自旋軌道互動，所以，其它實施例包含適用於層230之類似於與任何4d或5d過渡金屬雜質相結合的貴金屬之材料。雜質包含一或更多過渡金屬，例如鎦。
金屬層230經由切換節點235而耦合至選取開關(例如，電晶體)220。開關220由WL(寫入線)210賦能。開關220又耦合至接地(GND)線211。位元寫入線205經由寫入節點237而直接或間接地耦合至金屬層230。經由讀取節點236，讀取線204直接地或間接地耦合至磁鐵層225。此外，經由感測節點238、238’，感測線206、207直接或間接地耦合至金屬層230。如下所述，其它實施例呈現未要求各讀取、寫入、及感測線之分別的線(亦即，其它實施例允許一條線執行多個功能)。
圖2c顯示本發明的實施例中的記憶體胞。氧化矽膜281是形成於矽基底280上及絕緣膜293之下的絕緣膜(例如，氮化矽)。部份282(源極/汲極)、284(汲極/源極)是極性與通道區283相反的摻雜矽層區。閘極電極210形成於電晶體區282、283、284的矽層上方及藉由閘極絕緣膜285而與它們分離，以及藉由介電膜部286、287而與源極線211和線288分離。源極線211通過層287及形成於介電層290之內。線288將電晶體區284耦 合至高SHE金屬層230。SHE金屬層230耦合至介電層291、290、磁鐵層225、BL寫入線205及感測線206、207(圖2d中所示)。在一實施例中，層230未使用穿孔而直接連接至層225。因此，在圖2c中，層225、230在用於元件205和211的金屬層之間，但是，在其它實施例中，它們可以在其它金屬層之間(例如，在用於元件288和210的層之間、在用於元件204、206、207的層與用於元件205的層之間，等等)。而且，雖然電晶體部282、283、284代表開關且並非要將實施例限定於任何特定型式的電晶體。舉例而言，實施例包含三閘極及/或奈米線電晶體等等。
圖2d包含在圖2c的剖面A-A的上視圖及顯示磁鐵層225和耦合至延伸部240、241的感測線206、207(請參見圖2b)。這包含多胞陣列，多胞陣列包含胞A及B，用於胞B的元件加上連字號以顯示它們與元件A之未加連字號的類比關係。圖2e包含圖2c的B-B剖面上視圖，以及，顯示SHE金屬層230和介電層299。這包含多胞陣列，多胞陣列包含胞A及B，用於胞B的元件加上連字號以顯示它們與元件A之未加連字號的類比關係。於下說明多胞陣列的其它實例(例如，圖5a、b、及c)。
關於圖2a、2b、2d、及2e以及磁鐵層225和SHE金屬層230的維度，在一實施例中，根據選擇用於層230的金屬之自旋翻轉長度，決定金屬層230的厚度，以及，磁鐵層225製成足夠厚以確保良好固持資料儲存。在一實施 例中，用於磁鐵層225的厚度(顯示於圖2a和圖2c的垂直方向中，而沒有顯示於圖2b中)可以約為3nm，以及，用於SHE金屬層230的厚度約為10nm。但是，其它實施例包含用於層225的厚度約為1、2、4、5、6nm或更厚，以及，用於SHE金屬層230的厚度約為5、6、7、8、9、11、12、13、14、15、16、17、18、19、20nm或更厚。
在一實施例中，用於磁鐵層225的長度296可以約為用於SHE金屬層230的長度295的一半或四分之一。用於磁鐵層225的長度296約為50nm以及寬度297約為100nm。在另一實施例中，長度295約為104nm，長度296約為26nm，以及寬度297約為52nm。但是，在另一實施例中，長度296約為10、20、40、60、80、100、120、140、160、180nm或更長，長度295為50、60、70、80、120、140、160、180nm或更長，寬度297為30、40、75、150nm或更寬。而且，RSHE =2 ρ a/bt，其中，RSHE 是SHE金屬層230的電阻，ρ是電阻率，a是尺寸296的一半，b是尺寸297的一半，以及，t是層230的厚度。在一實施例中，b是a值的至少二倍。為了取得用於層230之所需的電阻等級，在一實施例中，尺寸295約為尺寸297的二倍。在實施例中，尺寸295約為尺寸296的四倍。在實施例中，尺寸297約為尺寸296的二倍。其它實施例不侷限於此。
雖然在圖2b中磁鐵層225呈現為長方形，但是，在其它實施例中，其可以是長圓形的或是設有圓化部的其它 形狀等等。而且，在圖2b中，磁鐵層225呈現為以延著SHE金屬層230的長度295為中心，但是，在其它實施例中，磁鐵層225可為長度295的中間點之橫向(左或右)。而且，雖然在一實施例中，寬度297同於其它實施例層225中的各層225、230，但是，在其它實施例中，層225可以比層230更寬或更窄。
圖3a及3b顯示在本發明的實施例中的寫入操作。以經過WL(寫入線)310賦能電晶體320的電流路徑，寫入操作包含將電荷電流345從BL寫入線305至節點337、然後注入金屬層330。結果，自旋電流346在金屬層330中經由SHE而產生，以及由磁鐵層325吸收。在金屬層325中產生自旋扭矩以切換磁鐵。在圖3b中說明磁鐵層325的自旋扭矩切換機制。隨著包含具有向上自旋的電子及向下自旋的其它電子之電荷電流345傳播經過金屬層330，會因為金屬330中自旋相依散射處理而產生例如稍後自旋電流346等橫向自旋電流。因此，在寫入操作期間，電荷電流345供應至金屬層330以及包含在磁鐵層325內之自旋電流346及磁鐵狀態(例如，0、1、或包含在具有二個以上的記憶體狀態的記憶體中的其它記憶體狀態)。
在一實施例中，自旋電流包含具有延著金屬層的第一自旋的電子(請參見，舉例而言，如箭頭371所示般，向上自旋的電子)以及具有延著與第一側相反的金屬層的第二側之與第一自旋反向的第二自旋之電子(請參見，舉例而言，如箭頭372所示般，向下自旋的電子)。可以因對 應於箭頭371之電子而產生自旋電流346。自旋電流346與電荷電流345成正交。
經由自旋霍爾角度，用於電流346之自旋電流密度與用於電流345之電荷電流密度相關連：
其中，αSHE 是自旋霍爾角度，σszy 是自旋霍爾導電率，σsxx 是用於金屬330的導電率，Jsz 是自旋電流346密度，Jsy 是電荷電流345密度。注入磁鐵層的自旋電流給定為下述：
其中，Is 是自旋電流346，Ie 是電荷電流345，A是磁鐵層325與金屬層330交界的區域之表面面積，a是與電流345正交的金屬層330的剖面面積，L是磁鐵層的長度，d是金屬層的厚度。因此，對於通過金屬的較大電流有更大的自旋電流存在。換言之，磁鐵層325經由具有第一表面積的位置與金屬層330交界，基於圖2b，此位置可為矩形形狀，但其它實施例並沒有如此限制，例如，其它形狀包括圓形，長圓及方形界面。在一實施例中，磁鐵層325與金屬層330直接交界。金屬層330又具有垂直於電流345的方向之剖面區。自旋電流量與磁鐵/金屬界面的表面積成正比以及與金屬層的剖面面積成反比。
圖4a及4b顯示本發明的實施例中的讀取操作。一實 施例的操作如下所述地作用。自旋極化電流450(讀取電流)從節點436及BL讀取線404經由磁鐵層425而注入金屬層430。考慮到電流450包含自旋極化電流，所以，電流450是自旋極化，所述自旋極化電流包括具有第一自旋方向(例如向上)的第一部份自旋電流以及具有與第一自旋方向相反的第二自旋方向(例如向下)的第二部份自旋電流。第一部份不等於第二部份，以致於，舉例而言，向上自旋的電子比向下自旋的電子還多。電流450的此自旋極化由磁鐵層425的磁化方向決定。純自旋電流451從磁鐵之下朝向金屬430的感測節點438、438’(未顯示)流動。純自旋電流是不用伴隨電荷電流而存在的電流(亦即，純自旋電流獨自存在)。因ISHE而橫跨感測節點438、438’(請參見圖2b的感測節點238、238’)感應出電壓452(請參見圖2b的電壓252)。電壓452的極性由磁鐵層425的磁化方向(磁鐵狀態)決定。
圖4b顯示多個箭頭453，表示大量的向上自旋電子。單箭頭454表示相對較小量的向下自旋電子。此電荷差異導致電壓452連同其根據此差異之量值和極性。換言之，電壓452的極性和量值都是根據第一部份(例如，電子453)不等於第二部份(例如電子454)。
再參考圖2b，在本發明的一實施例(但非所有實施例)中，金屬層230在最遠離選取電晶體220的層230的端部上包含一或更多正交金屬延伸部240、241。節點238、238’分別位於延伸部240、241上以感測ISHE電壓 452。因此，在一實施例中，金屬層230包含延伸部，所述延伸部(a)包括感測節點(例如，238或238’)，(b)從金屬層向外突出，以及(c)與金屬層正交。在真實世界中，「正交」是解譯為包含以90度或接近90度(非絕對90度)大致地向外突出。正交本質使感測節點與根據反向自旋電子453、454之間的差而產生的電壓452(及其對應的場)相對齊。在其它實施例中，當無延伸部240、241存在時，節點238、238’設於層230上。在不同的實施例中，延伸部240、241以5、10、15、20、或25nm(或更進一步包含50、100、200nm或更多)延伸遠離層230的主要部份(請參見圖2b的維度298、299)。一延伸部比其它延伸部更遠離層230的主要部份。但是，在另一實施例中，它們等距離地延伸離開層230的主部份。在不同實施例中，它們可以是600nm寬(與維度298、299正交的維度)以及300nm厚。在其它實施例中，延伸部可以是100、200、300、400、500、700、800nm寬或更寬，以及，厚度可為100、200、400nm或更厚。厚度不一定等於層230的厚度，但是事實上可以幾乎是相同厚度。延伸部無需是長方形，可以替代地為方形或包含圓化邊緣等等。
因此，讀取電流450包含自旋極化電流，該自旋極化電流具有根據磁鐵層425之內的磁狀態之自旋方向；以及，電荷電流345未具有佔優勢的自旋方向。對於讀取操作，在耦合至金屬層430的感測節點238、238’，在金屬 層430之內自旋電流451根據ISPE而產生電場以及對應電壓452。根據磁鐵層425之內的磁狀態，決定電壓452的極性。
導因於ISHE之由自旋電流451產生的電場EISHE 寫成如下：
其中，αSHE 是自旋霍爾角度(例如，對於鉑構成的金屬層為~0.1，對於鉭構成的金屬層為0.15，ρN 是電阻率，js 是自旋電流密度，是自旋極化的方向。在節點238、238’之間的浮電壓以下述取得：
其中，Ws 是節點238、238’之間的寬度。因此，雖然某些實施例未包含突部240、241，但是，其它實施例可以包含突部以增加Ws 以及使電壓/狀態感測更容易根據產生較大的VISHE 。
圖5a、5b、5c顯示本發明的實施例中之寫入操作。陣列包含延著各列的一WL(以賦能/禁能選取電晶體)以及延著行的二位元線(例如，線504、505)(以執行讀取及寫入)。第三垂直線(例如，線506)從記憶體胞高電阻讀出自旋霍爾電壓。
圖5a顯示將1寫至記憶體胞「A」，圖5b顯示將0寫至記憶體胞A。藉由使BLwrite 505及WL(寫入線)510對適當胞賦能，以對陣列執行寫入操作。藉由施加+V (造成圖5a中的自旋電流546之電荷電流545)或-V(造成圖5b中的自旋電流548之電荷電流547)至BLwrite 行，而使電荷電流方向反向。圖5c包含用於圖5a和5b的各胞A、B、C、D之寫入操作的元件偏壓條件。因此，隨著電荷電流極性改變，自旋電流極性也隨著改變，這造成記憶體胞的磁狀態切換(例如，從0至1，反之亦然)。
圖6a及6b顯示本發明的實施例中的讀取操作。再度地，讀取電流650經由線604而供應至磁鐵層625，然後至金屬層630。這樣作會產生自旋電流651，自旋電流651是經由線606而被感測。圖6b包含用於圖6a的各胞A、B、C、及D的讀取操作之元件偏壓條件。
圖7a、7b、及7c顯示本發明的實施例中的記憶體胞的不同視圖。此實施例有助於對抗可能對胞C「干擾」的議題。舉例而言，假使經過感測線706(耦合胞C及A)的阻抗低時，則線706形成至胞A之WL電晶體720的路徑。具體而言，在胞A的讀取操作期間，線706被賦能，以致於金屬730中的自旋電流的迴路是從胞A經由作動線706而至胞C。由於線704也是作動的，所以，電流可以繼續其迴路而流經胞C的金屬及磁鐵層並經由線704而至胞A。為防止此迴路，開關(例如，電晶體)760可以包含在胞中。當胞A正被讀取時，在胞C中開關760接著不作動(根據不作動的WL胞C)，藉以終止迴路。
因此，假使滿足下述二條件，則發生例如上述之讀取 干擾：(1)因源於SHE(根據從平面外轉至平面中的注入電流)之二次自旋扭矩效應，經過受干擾的胞(C)之讀取電流造成自旋扭矩，以及(2)延著行連接胞A及C之感測線706的阻抗足夠低而造成從胞C至胞A的電流路徑。經由連接BLread 704至磁鐵725以使BLread路徑選擇性地賦能之電晶體760，避免/消除此讀取干擾可能性。考慮這些胞的尺寸由磁元件及它們的有關接點(而非對電晶體的接點)之尺寸所限制，每一胞具有二電晶體對於記憶體單元的面積具有少許問題。
圖8a及8b顯示本發明的實施例中的寫入操作。圖8a顯示經由自旋電流846及電荷電流845的寫入操作。圖8b包含用於圖8a的各胞A、B、C、和D之寫入操作的元件偏壓條件。圖9a和9b顯示在本發明的實施例中的讀取操作。圖9a顯示經由讀取電流950及自旋電流951的讀取操作。圖9b包含用於圖9a的各胞A、B、C、和D之寫入操作的元件偏壓條件。
在另一實施例中，僅使用類似於圖7a的胞，在本實施例中的切換裝置720(耦合金屬層730至接地)省略且由耦合金屬層730至選取線(SL)的線取代。此線將不會介接WL。僅管以元件720完成的切換現在由其它耦合至SL的切換邏輯處理，但是，本實施例的其餘部份類似於圖7a的實施例。圖10包含此實施例的剖面。BL讀取1004耦合(使用通孔)至源極/汲極1084，源極/汲極1084是包含通道1083和汲極/源極1082的切換裝置的一 部份。汲極/源極1082耦合(使用通孔)至磁鐵層1025，磁鐵層1025直接連接至金屬層1030。閘極1010耦合至寫入線(WL)。層1030耦合(使用通孔)至線，所述線耦合至選取線(SL)。SHE金屬層1030也耦合(使用通孔)至BL寫入1005以及感測線1011。耦合至金屬層1030的延伸部的感測線未見於此視圖中。氧化矽膜1081是形成在矽基底1080上的絕緣膜。也包含介電/絕緣層1093、1086、1087、1096、1090、1094、1093、1095、1091(閘極絕緣線)、以及1092。
如圖2a中所見般，舉例而言，磁鐵層225在切換節點235與感測節點238、238’之間的區域耦合至金屬層230。遠離節點235的延展節點238、238’有助於使電流451免於被電流450遮罩(亦即，有助於增加訊號對雜訊比(SNR))。本實施例未包含磁隧接面以及磁鐵層以外的其它磁性層。由於使用SHE及ISPE電荷電流，讀取電流可以由小於.3伏特的供應電壓產生，藉以提供能量有效率的記憶體胞。
如上所見般，各式各樣的實施例包含利用SHE以寫入記憶體及ISHE以感測記憶體狀態之記憶體胞。在具有從一般電流耦合的高自旋軌道之某些金屬中，SHE產生自旋極化電流。ISHE從自旋極化電流產生電壓，自旋極化電流接著是由記憶體元件的磁化決定。在高自旋軌道耦合金屬(例如，具有某些雜質的鉑、鉭、黃金及銅)中，一般的電荷電流因自旋相依散射過程而產生自旋電流。此效 應因橫越磁鐵的整個剖面之自旋電流的產生而強化(請參見有關A及圖3的a之說明)。雖然例如圖2的實施例包含用於寫入及感測操作的分別線，但是，在其它實施例中，這些線可以相結合及被共用、多工化、等等。此外，在實施例中，在磁鐵與金屬層之間有界面層。
在很多不同的系統型式中，可以實施實施例。現在參考圖11，其顯示根據本發明的實施例之系統的方塊圖(例如，行動電話、智慧型電話、平板電腦、超薄筆記型電腦、筆記型電腦、膝上型電腦、桌上型電腦、伺服器、個人數位助理、行動計算裝置、等等)。多處理器系統1100是點對點互連系統，以及包含經由點對點互連1150耦合的第一處理器1170和第二處理器1180。各處理器1170和1180可以是多核心處理器。「處理器」一詞意指處理來自暫存器及/或記憶體的電子資料以將電子資料轉換成其它可以儲存在暫存器及/或記憶體中的其它電子資料之任何裝置或是裝置的一部份。第一處理器1170包含記憶體控制器集線器(MCH)及點對點(P-P)介面。類似地，第二處理器1180包含記憶體控制器集線器(MCH)及點對點(P-P)介面。MCH將處理器耦合至各別的記憶體，亦即，記憶體1132和記憶體1134，它們可為區域地附著至各別處理器的主記憶體(例如，動態隨機存取記憶體(DRAM))之部份。第一處理器1170及第二處理器1180分別經由P-P互連而耦合至晶片組1190。晶片組1190包含P-P介面。此外，晶片組1190經由介面 而耦合至第一匯流排1116。各式各樣的輸入/輸出(I/O)裝置1114可以伴隨匯流排橋接器1118而耦合至第一匯流排1116，匯流排橋接器1118耦合第一匯流排1116至第二匯流排1120。各式各樣的裝置耦合至第二匯流排1120，舉例而言，在一實施例中，各式各樣的裝置包含鍵盤/滑鼠1122、通訊裝置1126、及例如硬碟裝置或其它大量儲存裝置等可以包含碼1130之資料儲存單元1128。碼可以包含在包括記憶體1128、1132、1134的一或更多記憶體、經由網路而耦合至系統1100的記憶體、等等之中。此外，音頻I/O 1124可以耦合至第二匯流排1120。此處所述的記憶體的實施例可見於處理器1170、1180、晶片組1190、等等之內的記憶體1132、1134、及1128中。
實施例可以以碼實施以及儲存在儲存媒體上，所述儲存媒體於其上儲存有指令，指令可以被用以程式化系統以執行指令。儲存媒體包含但不限於包含軟碟、光碟、固態驅動器(SSD)、光碟唯讀記憶體(CD-ROM)、光碟可重寫(CD-RW)、及磁光碟等任何碟片型式、例如唯讀記憶體(ROM)、例如動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)等隨機存取記憶體(RAM)、可抹除可編程唯讀記憶體(EPROM)、快閃記憶體、電可抹除可編程唯讀記憶體(EEPROM)等半導體裝置、磁或光學卡、或適用於儲存電子指令的任何型式的媒體。
此處，參考例如指令、功能、程序、資料結構、應用程式、配置設定、碼、等等，說明本發明的實施例。如同此處更詳細說明般，當資料由機器存取時，機器藉由執行工作、界定抽象資料類型、建立低階硬體配置、及/或執行其它操作以作回應。資料可以儲存在依電性及/或非依電性資料儲存器中。「碼」或「程式」等詞涵蓋組件及構造的廣義範圍，包含應用程式、驅動程式、處理、常式、方法、模組、及副程式，以及，可意指當由處理系統執行時執行所需的一或更多操作之任何指令集合。此外，替代實施例包含使用比所有揭示的操作更少的處理、使用額外操作的處理、使用不同順序的相同操作之處理、以及此處揭示的各別操作結合、再分割、或依其它方式改變的處理。在一實施例中，所使用的控制邏輯一詞包含例如電晶體、暫存器等硬體、或例如可編程邏輯裝置(1135)等其它硬體。但是，在另一實施例中，邏輯也包含軟體或碼(1131)。此邏輯可以與例如韌體或微碼(1136)等硬體相整合。處理器或控制器包含此技藝中習知的用以代表範圍廣泛的各式各樣控制邏輯之控制邏輯，如此，處理器或控制器可以良好地實施成微處理器、微控制器、現場可編程閘陣列(FPGA)、特定應用積體電路(ASIC)、可編程邏輯裝置(PLD)等等。
實施例包含記憶體胞，記憶體胞包括：磁鐵層，耦合至金屬層；字線，經由切換元件及切換節點而耦合至金屬層；寫入線，經由寫入節點而連接至金屬層；以及，讀取 線，經由讀取節點而連接至磁鐵層；其中，在寫入操作期間，電荷電流經由寫入線而供應至金屬層以及包含在金屬層之內的自旋電流及磁狀態。在實施例中，在增加的寫入操作期間，增加的電荷電流經由寫入線而供應至金屬層以及在磁鐵層內感應出增加的自旋電流以及在磁鐵層內感應出增加的磁狀態切換，電荷及自旋電流分別具有增加的電荷及自旋電流之相反極性；以及，磁狀態不等於增加的磁狀態。在實施例中，在寫入操作期間，電荷電流根據自旋霍爾效應(SHE)而感應出自旋電流及磁狀態。在實施例中，自旋電流包含具有延著金屬層的第一側之第一自旋的電子、以及具有延著與第一側相反的金屬層的第二側之與第一自旋相反的第二自旋之電子；自旋電流與電荷電流正交；以及，磁狀態是根據自旋霍爾效應(SHE)。在實施例中，在讀取操作期間，經由讀取線，讀取電流供應給磁鐵層、然後供應給金屬層，以及，讀取電流在金屬層之內感應出另一自旋電流，另一自旋電流在耦合至金屬層的感測節點，根據反自旋霍爾效應(ISPE)而產生電場及對應電壓。在實施例中，根據磁鐵層之內的磁狀態而決定電壓的極性。在實施例中，在讀取操作期間，讀取電流經由讀取線而供應至磁鐵層、然後供應至金屬層，讀取電流感應出另一自旋電流。在實施例中，讀取電流包含具有根據磁鐵層內的磁狀態的自旋方向的自旋極化電流；以及，電荷電流未具有佔優勢的自旋方向。在實施例中，讀取電流包含自旋極化電流，自旋極化電流包括具有第一自旋方向的 第一部份自旋電流以及具有與第一自旋方向相反的第二自旋方向的第二部份自旋電流；第一部份不等於第二部份；以及，電壓的極性及量值都是根據不等於第二部份之第一部份。在實施例中，感測節點電耦合至包含在記憶體胞中的寫入線及感測線中之一。在實施例中，磁鐵層在切換與感測節點之間的區域耦合至金屬層。在實施例中，金屬層包含延伸部，延伸部(a)包含感測節點、(b)從金屬層向外突出、以及(c)與金屬層正交。在實施例中，胞未包含磁隧接面以及磁鐵層之外的其它磁鐵層。在實施例中，以小於.3伏特的供應電壓產生電荷電流。在實施例中，磁鐵層經由具有第一表面積的區域而與金屬層交界；在寫入操作期間，電荷電流在第一方向上流經金屬層；金屬層具有垂直於第一方向的第一剖面面積；以及，自旋電流量與第一表面積成正比及與第一剖面面積成反比。實施例包含增加的切換元件，耦合於磁鐵層與讀取節點之間。在實施例中，磁鐵層包含磁鐵，磁鐵包括鎳、鈷、鐵、及胡斯勒合金中至少之一，以及，金屬層包含自旋軌道耦合材料，自旋軌道耦合材料包括鉑、鉭、銅、及黃金中至少之一。實施例包含行動計算裝置，行動計算裝置包括如上所述的耦合至記憶體胞的至少一處理器。
實施例包含記憶體，記憶體包括：磁鐵層，耦合至金屬層；字線，經由切換元件及切換節點而耦合至金屬層；寫入線，經由寫入節點而連接至金屬層；以及，讀取線，經由讀取節點而連接至磁鐵層；以及，至少一處理 器，耦合至記憶體以執行包括寫入操作的多個操作，其中，電荷電流經由寫入線而供應至金屬層以及包含在金屬層之內的自旋電流及磁狀態。在實施例中，自旋電流包含具有延著金屬層的第一側之第一自旋的電子、以及具有延著與第一側相反的金屬層的第二側之與第一自旋相反的第二自旋之電子；以及，自旋電流與電荷電流正交。在實施例中，多個操作包括讀取操作，其中，經由讀取線，讀取電流供應給磁鐵層、然後供應給金屬層，以及，讀取電流在金屬層之內感應出另一自旋電流，另一自旋電流在耦合至金屬層的感測節點，根據反自旋霍爾效應(ISPE)而產生電場及對應電壓。在實施例中，根據磁鐵層之內的磁狀態而決定電壓的極性。在實施例中，讀取電流包含具有根據磁鐵層內的磁狀態的自旋方向的自旋極化電流；以及，電荷電流未具有佔優勢的自旋方向。在實施例中，磁鐵層經由具有第一表面積的區域而與金屬層交界；在寫入操作期間，電荷電流在第一方向上流經金屬層；金屬層具有垂直於第一方向的第一剖面面積；以及，自旋電流量與第一表面積成正比及與第一剖面面積成反比。
實施例包含記憶體胞，記憶體胞包括：基底；在基底上的金屬層；以及，直接接觸金屬層的鐵磁層；其中，沒有直接接觸金屬層的第二鐵磁層。在實施例中，金屬層具有金屬層厚度、金屬層長度、及金屬層寬度，鐵磁層具有鐵磁層厚度、鐵磁層長度、及比鐵磁層長度更長的鐵磁層寬度，以及，鐵磁層長度比金屬層長度更短。在實施例 中，金屬層寬度比金屬層長度更短。在實施例中，鐵磁層寬度大致上等於金屬層寬度。在實施例中，鐵磁層寬度小於金屬層寬度。在實施例中，金屬層寬度具有第一橫向邊界及第二橫向邊界，以及，鐵磁層延伸至第一橫向邊界之外且未延伸至第二橫向邊界之外。在實施例中，鐵磁層厚度不大於5nm，金屬層厚度不小於5nm，以及，鐵磁層寬度不小於25nm。在實施例中，金屬層包括至少一貴金屬及至少一5d過渡金屬。在實施例中，貴金屬是鉑、銅、銀、及黃金中至少之一，5d過渡金屬是鎦、鉿、鉭、鎢、錸、鋨、銥、及水銀中至少之一。在實施例中，鐵磁層包含鎳、鈷、鐵、及胡斯勒合金中至少之一。在實施例中，金屬層包含至少一貴金屬及至少一4d過渡金屬，貴金屬包含鉑、鉭、銅、銀及黃金中至少之一。4d過渡金屬包含釔、鋯、鈮、鉬、鎝、釕、銠、鈀、銀、及/或鎘中至少之一。實施例包含在相鄰於金屬層的基底上之選取電晶體，選取電晶體具有源極和汲極中之一以電耦合至金屬層。實施例包括連接至金屬層的第一端之第一接點、連接至金屬層的第二端之第二接點、連接至金屬層的第二端之第三接點、以及連接至鐵磁層的第四接點。在實施例中，鐵磁層位於第一與第二接點之間。實施例包括連接至金屬層的第一端之第一接點；第一延伸部，包括第二接點，自金屬層向外突出；第二延伸部，包括第三接點，自金屬層向外突出；其中，鐵磁層位於第一與第二接點之間。在實施例中，第一及第二延伸部與金屬層正交，第二 延伸部在與第一延伸部相反的方向上從金屬層向外突出，以及，金屬層及第一和第二延伸部彼此共平面。在實施例中，在寫入操作期間，電荷電流供應至金屬層以及在磁鐵層之內感應出自旋電流及磁狀態。在實施例中，在寫入操作期間，電荷電流根據自旋霍爾效應(SHE)而感應出自旋電流及磁狀態。在實施例中，自旋電流與電荷電流正交。
實施例包含記憶體胞，記憶體胞包括：基底；在基底上的金屬層；以及，在金屬層上的鐵磁層；其中，在金屬與鐵磁層之間沒有穿隧障壁，以及，其中，金屬層包括至少一貴金屬及至少一過渡金屬。在實施例中，金屬層具有金屬層厚度、金屬層長度、及金屬層寬度，鐵磁層具有鐵磁層厚度、鐵磁層長度、及比鐵磁層長度更長的鐵磁層寬度，以及，鐵磁層長度比金屬層長度更短。在實施例中，金屬層寬度比金屬層長度更短。在實施例中，未使用通孔，鐵磁層直接接觸金屬層，以及，記憶體胞包括在基底上的選取電晶體，選取電晶體具有源極和汲極中之一以電耦合至金屬層。實施例包含連接至金屬層的第一端之第一接點；第一延伸部，包括第二接點，自金屬層向外突出；第二延伸部，包括第三接點，自金屬層向外突出；其中，鐵磁層位於第一與第二接點之間。在實施例中，在寫入操作期間，電荷電流供應至金屬層以及在磁鐵層之內感應出自旋電流及磁狀態，以及，電荷電流根據自旋霍爾效應(SHE)而感應出自旋電流及磁狀態。在實施例中，自旋 電流與電荷電流正交。
實施例包含：基底；在基底上的金屬層；以及，直接接觸金屬層的鐵磁層；其中，沒有直接接觸金屬層的第二鐵磁層。在實施例中，金屬層具有金屬層厚度、金屬層長度、及金屬層寬度，鐵磁層具有鐵磁層厚度、鐵磁層長度、及比鐵磁層長度更長的鐵磁層寬度，以及鐵磁層長度比金屬層長度更短。在實施例中，金屬層寬度比金屬層長度更短。在實施例中，鐵磁層寬度大致上等於金屬層寬度。在實施例中，鐵磁層寬度小於金屬層寬度。在實施例中，金屬層寬度具有第一橫向邊界及第二橫向邊界，以及，鐵磁層延伸至第一橫向邊界之外且未延伸至第二橫向邊界之外。在實施例中，鐵磁層厚度不大於5nm，金屬層厚度不小於5nm，以及，鐵磁層寬度不小於25nm。在實施例中，金屬層包括至少一貴金屬及至少一5d過渡金屬。在實施例中，貴金屬是鉑、銅、銀、及黃金中至少一，5d過渡金屬是鎦、鉿、鉭、鎢、錸、鋨、銥、及水銀中至少之一。在實施例中，鐵磁層包含鎳、鈷、鐵、及胡斯勒合金中至少之一。在實施例中，金屬層包含至少一貴金屬及至少一4d過渡金屬，貴金屬包含鉑、鉭、銅、銀及黃金中至少之一。4d過渡金屬包含釔、鋯、鈮、鉬、鎝、釕、銠、鈀、銀、及鎘中至少之一。實施例包含在相鄰於金屬層的基底上之選取電晶體，選取電晶體具有源極和汲極中之一以電耦合至金屬層。實施例包括連接至金屬層的第一端之第一接點、直接連接至金屬層的第二端 之第二接點、連接至金屬層的第二端之第三接點、以及直接連接至鐵磁層的第四接點。在實施例中，鐵磁層位於第一與第二接點之間。實施例包括：直接連接至金屬層的第一端之第一接點；第一延伸部，包括第二接點，自金屬層向外突出；以及，第二延伸部，包括第三接點，自金屬層向外突出；其中，鐵磁層位於第一與第二接點之間。在實施例中，第一及第二延伸部均以至少45度的角度延伸離開金屬層，第二延伸部在與第一延伸部大致相反的方向上從金屬層向外突出，以及，金屬層及第一和第二延伸部彼此大致地共平面。在實施例中，在寫入操作期間，電荷電流供應至金屬層以及在磁鐵層之內感應出自旋電流及磁狀態。在實施例中，在寫入操作期間，電荷電流根據自旋霍爾效應(SHE)而感應出自旋電流及磁狀態。在實施例中，自旋電流與電荷電流正交。
實施例包含記憶體胞，記憶體胞包括：基底；在基底上的金屬層；以及，在金屬層上的鐵磁層；其中，在金屬與鐵磁層之間沒有穿隧障壁，以及，金屬層包括至少一貴金屬及至少一過渡金屬。在實施例中，金屬層具有金屬層厚度、金屬層長度、及金屬層寬度，鐵磁層具有鐵磁層厚度、鐵磁層長度、及比鐵磁層長度更長的鐵磁層寬度，以及鐵磁層長度比金屬層長度更短。在實施例中，金屬層寬度比金屬層長度更短。在實施例中，未使用通孔，鐵磁層直接接觸金屬層，以及，記憶體胞包括在基底上的選取電晶體，選取電晶體具有源極和汲極中之一以電耦合至金屬 層。實施例包含直接連接至金屬層的第一端之第一接點；第一延伸部，包括第二接點，自金屬層向外突出；以及，第二延伸部，包括第三接點，自金屬層向外突出；其中，鐵磁層位於第一與第二接點之間。在實施例中，在寫入操作期間，電荷電流供應至金屬層以及在磁鐵層之內感應出自旋電流及磁狀態，以及，電荷電流根據自旋霍爾效應(SHE)而感應出自旋電流及磁狀態。在實施例中，自旋電流與電荷電流大致上正交。
雖然已參考有限數目的實施例，說明本發明，但是，習於此技藝者將瞭解其眾多修改及變異。後附的申請專利範圍是涵蓋落在本發明的真正精神及範圍之內的所有這些修改及變異。
200‧‧‧記憶體胞
204‧‧‧讀取線
205‧‧‧位元寫入線
206‧‧‧感測線
210‧‧‧閘極電極
211‧‧‧接地線
220‧‧‧選取開關
225‧‧‧磁鐵層
230‧‧‧金屬層
235‧‧‧切換節點
236‧‧‧讀取節點
237‧‧‧寫入節點
238‧‧‧感測節點
293‧‧‧厚度
294‧‧‧厚度

Claims (25)

  1. 一種記憶體胞，包括：基底；在該基底上的金屬層；以及，直接接觸該金屬層的鐵磁層；其中，沒有直接接觸該金屬層的第二鐵磁層，且該金屬層包括至少一貴金屬及至少一過渡金屬。
  2. 如申請專利範圍第1項之記憶體胞，其中，該金屬層具有金屬層厚度、金屬層長度、及金屬層寬度，該鐵磁層具有鐵磁層厚度、鐵磁層長度、及比該鐵磁層長度更長的鐵磁層寬度，以及該鐵磁層長度比該金屬層長度更短。
  3. 如申請專利範圍第2項之記憶體胞，其中，該金屬層寬度比該金屬層長度更短。
  4. 如申請專利範圍第2項之記憶體胞，其中，該鐵磁層寬度大致上等於該金屬層寬度。
  5. 如申請專利範圍第2項之記憶體胞，其中，該鐵磁層寬度小於該金屬層寬度。
  6. 如申請專利範圍第2項之記憶體胞，其中，該金屬層寬度具有第一橫向邊界及第二橫向邊界，以及，該鐵磁層延伸至該第一橫向邊界之外且未延伸至該第二橫向邊界之外。
  7. 如申請專利範圍第2項之記憶體胞，其中，該鐵磁層厚度不大於5nm，該金屬層厚度不小於5nm，以及，該鐵磁層寬度不小於25nm。
  8. 如申請專利範圍第1項之記憶體胞，其中，該貴金屬是鉑、銅、銀、及黃金中至少之一，且該5d過渡金屬是鑭、鉿、鉭、鎢、錸、鋨、銥、及水銀中至少之一。
  9. 如申請專利範圍8項之記憶體胞，其中，該鐵磁層包含鎳、鈷、鐵、釓、及胡斯勒合金中至少之一。
  10. 如申請專利範圍第1項之記憶體胞，其中，，該貴金屬包含鉑、銅、銀及黃金中至少之一，且該4d過渡金屬包含釔、鋯、鈮、鉬、鎝、釕、銠、鈀、銀、及鎘中至少之一。
  11. 如申請專利範圍第1項之記憶體胞，包括直接連接至該金屬層的第一端之第一接點、直接連接至該金屬層的第二端之第二接點、直接連接至該金屬層的該第二端之第三接點、以及直接連接至該鐵磁層的第四接點。
  12. 如申請專利範圍第11項之記憶體胞，其中，該鐵磁層位於該第一接點與該第二接點之間。
  13. 如申請專利範圍第1項之記憶體胞，包括：連接至該金屬層的第一端之第一接點；第一延伸部，包括第二接點，自該金屬層向外突出；第二延伸部，包括第三接點，自該金屬層向外突出；其中，該鐵磁層位於該第一接點與該第二接點之間。
  14. 如申請專利範圍第13項之記憶體胞，其中，該第一延伸部及該第二延伸部均以至少45度的角度延伸離開該金屬層，該第二延伸部在與該第一延伸部大致相反的方向上從該金屬層向外突出，以及，該金屬層及該第一和第 二延伸部彼此大致上共平面。
  15. 如申請專利範圍第1項之記憶體胞，其中，在寫入操作期間，電荷電流供應至該金屬層以及在該鐵磁層之內感應出自旋電流及磁狀態。
  16. 一種記憶體胞，包括：基底；在該基底上的金屬層；以及，在該金屬層上的鐵磁層；其中，在該金屬層與該鐵磁層之間沒有穿隧障壁，以及，該金屬層包括至少一貴金屬及至少一過渡金屬。
  17. 如申請專利範圍第16項之記憶體胞，其中，該金屬層具有金屬層厚度、金屬層長度、及金屬層寬度，該鐵磁層具有鐵磁層厚度、鐵磁層長度、及比鐵磁層長度更長的鐵磁層寬度，以及該鐵磁層長度比該金屬層長度更短。
  18. 如申請專利範圍第17項之記憶體胞，其中，該金屬層寬度比該金屬層長度更短。
  19. 如申請專利範圍第16項之記憶體胞，其中，未使用通孔，該鐵磁層直接接觸該金屬層，以及，該記憶體胞包括在基底上的選取電晶體，該選取電晶體具有源極和汲極中之一以電耦合至該金屬層。
  20. 如申請專利範圍第16項之記憶體胞，包括：直接連接至該金屬層的第一端之第一接點；第一延伸部，包括第二接點，自該金屬層向外突出；以及， 第二延伸部，包括第三接點，自該金屬層向外突出。
  21. 如申請專利範圍第16項之記憶體胞，其中，在寫入操作期間，電荷電流供應至該金屬層以及在該鐵磁層之內感應出自旋電流及磁狀態，以及，該電荷電流根據自旋霍爾效應(SHE)而感應出自旋電流及磁狀態。
  22. 如申請專利範圍第1項之記憶體胞，其中，在讀取操作期間，讀取電流供應給該鐵磁層及該金屬層兩者。
  23. 如申請專利範圍第1項之記憶體胞，包括接點，其耦接至直接接觸該鐵磁層的讀取線。
  24. 如申請專利範圍第10項之記憶體胞，包括：直接連接至該金屬層的第一端之第一接點；直接連接至該金屬層的第二端之第二接點；其中，該鐵磁層位於該第一接點與該第二接點之間。
  25. 如申請專利範圍第10項之記憶體胞，其中，在讀取操作期間，讀取電流供應給該鐵磁層及該金屬層兩者。
TW102121118A 2012-06-29 2013-06-14 自旋霍爾效應記憶體 TWI506832B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/537,541 US9281467B2 (en) 2012-06-29 2012-06-29 Spin hall effect memory

Publications (2)

Publication Number Publication Date
TW201419599A TW201419599A (zh) 2014-05-16
TWI506832B true TWI506832B (zh) 2015-11-01

Family

ID=49777192

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102121118A TWI506832B (zh) 2012-06-29 2013-06-14 自旋霍爾效應記憶體

Country Status (4)

Country Link
US (1) US9281467B2 (zh)
DE (1) DE112013003224B4 (zh)
TW (1) TWI506832B (zh)
WO (1) WO2014004751A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099119B2 (en) * 2013-02-11 2015-08-04 HGST Netherlands B.V. Magnetic read sensor using spin hall effect
US9130155B2 (en) * 2013-03-15 2015-09-08 Samsung Electronics Co., Ltd. Magnetic junctions having insertion layers and magnetic memories using the magnetic junctions
WO2014204492A1 (en) * 2013-06-21 2014-12-24 Intel Corporation Mtj spin hall mram bit-cell and array
US9864950B2 (en) * 2014-01-29 2018-01-09 Purdue Research Foundation Compact implementation of neuron and synapse with spin switches
US9520180B1 (en) 2014-03-11 2016-12-13 Hypres, Inc. System and method for cryogenic hybrid technology computing and memory
WO2015195122A1 (en) 2014-06-18 2015-12-23 Intel Corporation Coupled spin hall nano oscillators with tunable strength
CN107004440B (zh) 2014-07-17 2021-04-16 康奈尔大学 基于用于有效自旋转移矩的增强自旋霍尔效应的电路和装置
WO2016209226A1 (en) * 2015-06-24 2016-12-29 Intel Corporation Metallic spin super lattice for logic and memory devices
US10157656B2 (en) * 2015-08-25 2018-12-18 Western Digital Technologies, Inc. Implementing enhanced magnetic memory cell
WO2017155510A1 (en) * 2016-03-07 2017-09-14 Intel Corporation Spin and charge interconnects with rashba effects
TWI581261B (zh) * 2016-03-15 2017-05-01 賴志煌 自旋軌道扭力式磁性隨存記憶體及其寫入方法
JP6316474B1 (ja) * 2017-03-21 2018-04-25 株式会社東芝 磁気メモリ
WO2018182740A1 (en) * 2017-03-31 2018-10-04 Intel Corporation Spin hall effect device with spin absorption layer
US10276783B2 (en) 2017-06-09 2019-04-30 Sandisk Technologies Llc Gate voltage controlled perpendicular spin orbit torque MRAM memory cell
US10229723B1 (en) 2017-09-12 2019-03-12 Sandisk Technologies Llc Spin orbit torque magnetoresistive random access memory containing composite spin hall effect layer including beta phase tungsten
US10762942B1 (en) 2019-03-29 2020-09-01 Honeywell International Inc. Magneto-resistive random access memory cell with spin-dependent diffusion and state transfer
US20220238537A1 (en) * 2021-01-25 2022-07-28 Board Of Regents Of The University Of Nebraska Thin film molecular memory
CN113005405A (zh) * 2021-02-20 2021-06-22 浙江驰拓科技有限公司 巨自旋霍尔角合金材料及其制备方法和用途

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090075399A1 (en) * 2007-09-14 2009-03-19 Seiko Epson Corporation Method for manufacturing ferroelectric memory device
US20100102369A1 (en) * 2008-10-29 2010-04-29 Seagate Technology Llc Ferroelectric memory with magnetoelectric element
US20120012956A1 (en) * 2009-03-25 2012-01-19 Tohoku University Magnetic sensor and magnetic memory
TW201218199A (en) * 2010-09-17 2012-05-01 Micron Technology Inc Spin Torque Transfer memory cell structures and methods

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006059869A (ja) 2004-08-17 2006-03-02 Sony Corp トグルモード書込型不揮発性磁気メモリ装置
JP5397902B2 (ja) 2007-03-16 2014-01-22 国立大学法人東北大学 スピン緩和変動方法、スピン流検出方法、及び、スピン緩和を利用したスピントロニクスデバイス
JP4934582B2 (ja) 2007-12-25 2012-05-16 株式会社日立製作所 スピンホール効果素子を用いた磁気センサ、磁気ヘッド及び磁気メモリ
JP5339272B2 (ja) 2008-06-05 2013-11-13 国立大学法人東北大学 スピントロニクスデバイス及び情報伝達方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090075399A1 (en) * 2007-09-14 2009-03-19 Seiko Epson Corporation Method for manufacturing ferroelectric memory device
US20100102369A1 (en) * 2008-10-29 2010-04-29 Seagate Technology Llc Ferroelectric memory with magnetoelectric element
US20120012956A1 (en) * 2009-03-25 2012-01-19 Tohoku University Magnetic sensor and magnetic memory
TW201218199A (en) * 2010-09-17 2012-05-01 Micron Technology Inc Spin Torque Transfer memory cell structures and methods

Also Published As

Publication number Publication date
DE112013003224T5 (de) 2015-03-26
US20140001524A1 (en) 2014-01-02
WO2014004751A1 (en) 2014-01-03
US9281467B2 (en) 2016-03-08
TW201419599A (zh) 2014-05-16
DE112013003224B4 (de) 2019-10-02

Similar Documents

Publication Publication Date Title
TWI506832B (zh) 自旋霍爾效應記憶體
JP6195974B2 (ja) 高安定スピントロニクスメモリ
US10600460B2 (en) Perpendicular magnetic memory using spin-orbit torque
US9830966B2 (en) Three terminal SOT memory cell with anomalous Hall effect
US9589616B2 (en) Energy efficient three-terminal voltage controlled memory cell
US9401385B2 (en) Semiconductor memory device
TWI226133B (en) Layout for thermally selected cross point MRAM cell
CN111261771B (zh) 包括自旋轨道转矩线的半导体器件
CN1758372B (zh) 磁存储器
TWI717038B (zh) 磁性隨機存取記憶體輔助的非揮發性裝置和其製造方法
US20180062073A1 (en) Double spin filter tunnel junction
TW201517337A (zh) 磁性穿隧接面（ｍｔｊ）自旋霍爾磁性隨機存取記憶體（ｍｒａｍ）位元胞及陣列
TW200303028A (en) Magnetoresistive random access memory (MRAM ) cross-point array with reduced parasitic effects
TW200402055A (en) Improved diode for use in MRAM devices and method of manufacture
KR20170037716A (ko) 자기 메모리 장치 및 그 제조 방법
US10636840B2 (en) Quaternary spin hall memory
TW201721645A (zh) 自旋霍耳效應磁性隨機存取記憶體位元胞
US10403811B2 (en) Magnetic diffusion barriers and filter in PSTTM MTJ construction
US20200144330A1 (en) Multi-channel vertical transistor for embedded non-volatile memory
US10777248B1 (en) Heat assisted perpendicular spin transfer torque MRAM memory cell
CN110739326B (zh) 磁性随机存取存储器结构
CN107017275B (zh) 磁存储装置
JP2019054197A (ja) 記憶装置
US7505306B2 (en) Magnetic memory device
US20050234659A1 (en) Write line design in MRAM

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees