CN1484245A - 半导体集成电路器件 - Google Patents

半导体集成电路器件 Download PDF

Info

Publication number
CN1484245A
CN1484245A CNA031277721A CN03127772A CN1484245A CN 1484245 A CN1484245 A CN 1484245A CN A031277721 A CNA031277721 A CN A031277721A CN 03127772 A CN03127772 A CN 03127772A CN 1484245 A CN1484245 A CN 1484245A
Authority
CN
China
Prior art keywords
bit line
line group
group
lines
magnetoresistive element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA031277721A
Other languages
English (en)
Inventor
dz���
浅尾吉昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1484245A publication Critical patent/CN1484245A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

半导体集成电路器件包含：根据第一列选择信号(CSL0)把第一位线群(2－0)电连接在数据线群(1)上的第一列选通电路(CG0)、根据第二列选择信号(CSL1)把第二位线群(2－1)电连接在数据线群(1)上的第二列选通电路(CG1)、与位线(BL)交叉的字线(WWL)、电连接在位线(BL)上并且由字线(WWL)选择的包含磁阻元件(12)的存储单元(10)。磁阻元件(12)的自旋方向从平面观察垂直于位线(BL)。

Description

半导体集成电路器件
技术领域
本发明涉及具备包含了磁阻元件的存储单元的半导体集成电路器件。
背景技术
近年，提出了很多种根据新原理存储信息的存储器。作为其中之一，我们知道利用了磁阻效应、特别是Roy Scheuerlein等人提出的隧道型磁阻(Tunneling Magneto-Resistive：以下称作TMR)效应的磁随机存储器。
(参考文献)
ISSCC2000 Technical Digest p.128“A 10ns Read and WriteNon-Volatile Memory Array Using a Magnetic Tunnel Junction andFET Switch in each Cell”。
磁随机存储器通过TMR元件存储“1”、“0”信息。如图18所示，TMR元件具有由两个磁性层(强磁性层)夹着绝缘层(隧道势垒层)的构造。根据两个磁性层的自旋方向是平行或反平行判断TMR元件中存储的信息。
这里，如图19A、图19B所示，平行意味着两个磁性层的自旋方向相同，反平行意味着两个磁性层的自旋方向相反平行(箭头的方向表示自旋的方向)。
须指出的是，在两个磁性层的一方一侧配置有反强磁性层。反强磁性层是用于固定一方一侧的磁性层的自旋方向，通过只改变另一方一侧的自旋方向，容易地改写信息的构件。
如图19A所示，当两个磁性层的自旋方向平行时，夹在这两个磁性层中的绝缘层(隧道势垒层)的隧道电阻变得最低。该状态例如是“1”状态。
此外，如图19B所示，当两个磁性层的自旋方向变为反平行时，夹在这两个磁性层中的绝缘层(隧道势垒层)的隧道电阻变得最高。该状态例如是“0”状态。
下面，参照图20简单说明对于TMR元件的写入动作原理。
TMR元件配置在彼此交叉的写入字线WWL和数据选择线(位线)BL的交点上。而且，分别使电流流过写入字线WWL和数据选择线BL，使用由流过两布线的电流产生的磁场，通过使TMR元件的自旋方向平行或反平行，实现了写入。
在写入时，只使向着一个方向的电流流过数据选择线BL，按照写入数据，向着一个方向或另一方向的电流流过写入字线WWL。当向着一个方向的电流流过写入字线WWL时，TMR元件的自旋方向变为平行(“1”状态)。而当向着另一方向的电流流过写入字线WWL时，TMR元件的自旋方向变为反平行(“0”状态)。
以下说明TMR元件的自旋方向改变的情况。
如图21A的TMR曲线所示，如果在TMR元件的长边(易磁化轴)方向作用磁场Hx，则TMR元件的电阻值例如变化17％左右。该变化率即变化前后的电阻比被称作MR比。
须指出的是，MR比根据磁性层的性质变化。现在，能取得MR比为50％左右的TMR元件。
在TMR元件上作用易磁化轴方向的磁场Hx和难磁化轴方向的磁场Hy的合成磁场。如图21A的实线和虚线所示，根据难磁化轴方向的磁场Hy的大小，为了改变TMR元件的电阻值所必要的易磁化轴方向的磁场Hx的大小也变化。通过利用该现象，能把数据只写入存在于配置为阵列状的存储单元中选择的写入字线WWL和选择的数据选择线BL的交点的TMR元件中。
参照图21B的星形曲线说明该情形。
TMR元件的星形曲线例如如图21B的实线所示。即易磁化轴方向的磁场Hx和难磁化轴方向的磁场Hy的合成磁场的大小如果位于星形曲线(实线)外侧(例如黑圈的位置)，就能使磁性层的自旋方向颠倒。
相反，当易磁化轴方向的磁场Hx和难磁化轴方向的磁场Hy的合成磁场的大小位于星形曲线(实线)内侧(例如白圈的位置)时，就无法使磁性层的方向颠倒。
因此，通过改变易磁化轴方向的磁场Hx和难磁化轴方向的磁场Hy的合成磁场的大小，改变合成磁场的大小在Hx-Hy平面内的位置，就能控制对TMR元件的数据写入。
须指出的是，通过使电流流过选择的TMR元件，检测该TMR元件的电阻值，就能进行读出。
在这样的磁随机存储器中也摸索了多位的动作。
发明内容
本发明第一方面的半导体集成电路器件包括：具有多条数据线的数据线群；具有多条位线的第一位线群；根据第一列选择信号，把所述第一位线群电连接在所述数据线群上的第一列选通电路；包含多条位线的第二位线群；根据与所述第一列选择信号不同的第二列选择信号，把所述第二位线群电连接在所述数据线群上的第二列选通电路；与所述第一、第二位线群中包含的多条位线交叉的多条字线；电连接在所述第一、第二位线群中包含的多条位线上，并且由所述多条字线选择的包含磁阻元件的多个存储单元；其中：所述磁阻元件的自旋方向从平面观察垂直于所述第一、第二位线群中包含的多条位线。
本发明第二方面的半导体集成电路器件包括：具有多条数据线的数据线群；具有多条位线的第一位线群；根据第一列选择信号，把所述第一位线群电连接在所述数据线群上的第一列选通电路；包含多条位线的第二位线群；根据与所述第一列选择信号不同的第二列选择信号，把所述第二位线群电连接在所述数据线群上的第二列选通电路；与所述第一、第二位线群中包含的多条位线交叉的多条字线；电连接在所述第一、第二位线群中包含的多条位线上，并且由所述多条字线选择的包含磁阻元件的多个存储单元；其中：所述磁阻元件从平面观察是具有短边和长边的长方形，其长边从平面观察与第一、第二位线群中包含的多条位线交叉。
本发明第三方面的半导体集成电路器件包括：具有多条数据线的数据线群；具有多条位线的第一位线群；根据第一列选择信号，把所述第一位线群电连接在所述数据线群上的第一列选通电路；包含多条位线的第二位线群；根据与所述第一列选择信号不同的第二列选择信号，把所述第二位线群电连接在所述数据线群上的第二列选通电路；与所述第一、第二位线群中包含的多条位线交叉的多条字线；电连接在所述第一、第二位线群中包含的多条位线上，并且由所述多条字线选择的包含磁阻元件的多个存储单元；其中：所述磁阻元件从平面观察是具有短边和长边的平行四边形，它的长边从平面观察与第一、第二位线群中包含的多条位线交叉。
附图说明
下面简要说明附图。
图1是表示本发明实施例1的磁随机存储器的框图。
图2是本发明实施例1的磁随机存储器的等价电路图。
图3是本发明实施例1的磁随机存储器的平面图。
图4A、图4B分别是表示本发明实施例1的磁随机存储器的自旋方向的剖视图。
图5A是表示存储单元的一个例子的平面图。
图5B是沿着图5A中的5B-5B线的剖视图。
图5C是沿着图5A中的5C-5C线的剖视图。
图5D是图5A所示的存储单元的等价电路图。
图6是表示本发明实施例2的磁随机存储器的平面图。
图7是表示本发明实施例3的磁随机存储器的平面图。
图8是表示存储单元的其他例子的剖视图。
图9是表示存储单元的其他例子的剖视图。
图10A是表示磁阻元件的第一例的剖视图。
图10B是表示磁阻元件的第二例的剖视图。
图10C是表示磁阻元件的第三例的剖视图。
图10D是表示磁阻元件的第四例的剖视图。
图11是用于说明本发明实施例1～11的MRAM的应用例1，是表示数字用户线(DSL)用调制解调器的DSL数据总线部分的框图。
图12是用于说明本发明实施例1～11的MRAM的应用例2，是表示移动电话终端的框图。
图13是用于说明本发明实施例1～11的MRAM的应用例3，是表示把MRAM应用于收藏Smart Media等媒体内容的卡(MRAM卡)中的例子的俯视图。
图14是表示用于向MRAM卡复制数据的复制装置的平面图。
图15是表示用于向MRAM卡复制数据的复制装置的剖视图。
图16是表示用于向MRAM卡复制数据的嵌入型复制装置的剖视图。
图17是表示用于向MRAM卡复制数据的滑动型复制装置的剖视图。
图18是表示TMR元件的剖视图。
图19A和图19B是表示TMR效应的图。
图20是表示数据写入动作的原理图。
图21A是表示TMR曲线的图。
图21B是表示星形曲线的图。
具体实施方式
下面，参照附图说明本发明的实施例。在说明时，在全部图中，对于公共部分采用了公共的参照符号。
(实施例1)
图1是表示本发明实施例1的磁随机存储器的框图，图2是表示同一磁随机存储器的等价电路图，图3是同一磁随机存储器的平面图。
如图1～图3所示，实施例1的磁随机存储器包含：数据线群1、第1～第N位线群2-0～2-N、第1～第N列选通电路CG0～CGN、多条读出字线RWL0～RWL7…、多条写入字线WWL0～WWL7、具有磁阻元件的多个存储单元。
数据线群1包含多条数据线。在本实施例中，包含4条数据线I/O0～I/O3。数据线I/O0～I/O3电连接在读出放大器电路(S/A)3、位线驱动电路和位线吸收器电路(BL.DRV./BL.SNK.)4上。读出放大器电路3在读出数据时，把传给数据线I/O0～I/O3的读出数据与参照电位比较，判断读出数据的逻辑值，把与该数据的逻辑值对应的电位放大。位线驱动电路和位线吸收器电路4是在写入时控制流过位线的写入电流的方向的电路。
第1～第N位线群2-0～2-N分别包含多条位线。在本实施例中，分别包含4条位线BL00～BL30、BL01～31、BL02～32、BL0N～BL3N。此外，本实施例的位线BL00～BL3N分别是读出和写入兼用。位线BL00～BL3N的一端连接在位线驱动电路和位线吸收器电路(BL.DRV./BL.SNK.)5上，另一端连接在第1～第N列选通电路CG0～CGN上，根据第1～第N列选择信号CSL0～CSLN，把第1～第N位线群2-0～2-N的任意一个电连接在数据线群1上。第1～第N列选择信号CSL0～CSLN例如从列解码器(COL. DEC.)6输出。列解码器6例如根据列地址AC的逻辑值，使第1～第N列选择信号CSL0～CSLN的任意一个例如为“HIGH”电平。据此，选择了第1～第N列选通电路CG0～CGN的任意一个，连接在选择的列选通电路上的位线群电连接在数据线群1上。这样，通过使位线群电连接在数据线群1上，本实施例1的磁随机存储器进行了多位动作。多位动作是指用多位同时进行数据读出或数据写入的动作。在本实施例中，用4位同时进行数据的读出或数据的写入。位线驱动电路和位线吸收器电路5在数据的写入时，与位线驱动电路和位线吸收器电路4一起控制流过位线的写入电流的方向。
多条读出字线RWL0～RWL7…和多条写入字线WWL0～WWL7例如在存储单元阵列7中与位线BL00～L3N交叉。读出字线RWL0～RWL7…的一端连接在读出字线驱动电路和写入字线驱动电路(RWL.DRV./WWL.DRV.)8中的读出字线驱动电路上。写入字线WWL0～WWL7…的一端连接在读出字线驱动电路和写入字线驱动电路8中的写入字线驱动电路上，另一端连接在写入字线吸收器电路(WWL.SNK.)9上。
在存储单元阵列7中，包含磁阻元件的多个存储单元10例如配置为矩阵状。磁阻元件的一个例子是利用了隧道型磁阻(TunnelingMagneto-Resistive：TMR)效应的所谓TMR元件。多个存储单元10分别电连接在位线BL上，并且由读出字线选择。
行解码器11在数据的读出时或数据的写入时，选择存储单元阵列7的行。行解码器11例如根据行地址R.ADD.的逻辑值，通过读出字线驱动电路和写入字线驱动电路8使读出字线RWL或写入字线WWL的任意一个例如为“HIGH”电平。据此，选择存储单元阵列7的行。
存储单元的一个例子例如如图2的等价电路图所示，能列举出MOSFET为开关元件的例子。此外，作为开关元件，代替MOSFET，能运用使用了二极管的存储单元。
下面，说明它的动作的一个例子。
如图3所示，如果选择了列地址AC＝1，就选择了位线群2-1，属于它的4条位线同时工作。而且，如果选择了1条写入字线，就同时选择了图中作为选择单元而表示的4位。当向同时选择的4位分别写入任意的数据时，则本例子中，电流向一个方向流过选择的写入字线。据此，同一方向的磁场提供给4位。当向4位分别写入任意的数据时，任意方向的电流流过选择的4条位线。据此，TMR元件的磁记录层的自旋方向改变。在本例子中，TMR元件的自旋方向从平面观察垂直于位线。在图4A、图4B的截面表示TMR元件的自旋方向。
如图4A、4B所示，通过使TMR元件的自旋方向从平面观察垂直于位线，能同时向多位写入数据。
此外，在半导体工艺中，金属布线越变为上层，布线宽度就变得越粗。因此，如图4A、图4B所示，位于TMR元件上部的位线的宽度比位于下部的位线的宽度大。当TMR元件为长方形时，  自旋向着TMR元件的长边方向。因此，对于TMR元件的自旋方向，与位于TMR元件之下的布线相比，最好以流过位于TMR元件之上的布线电流方向改变自旋方向。
这样，如果根据实施例1，则TMR元件的自旋方向从平面观察垂直于位线。据此，在数据的写入时，不用写入字线，而是用位线能改变与数据的“0”、“1”对应的写入电流的方向。结果，既具备包含磁阻元件的存储单元，也能同时向多位写入数据。
下面，说明能在本发明的磁随机存储器中能使用的存储单元的例子。
图5A是表示本发明的磁随机存储器中能使用的存储单元的第一例的平面图，图5B是沿着图5A中的5B-5B线的剖视图，图5C是沿着图5A中的5C-5C线的剖视图，图5D是第一例的存储单元的等价电路图。
如图5A～图5D所示，本第一例作为包含磁阻元件的存储单元，是包含一个磁阻元件12和一个单元晶体管13的1磁阻元件-1晶体管型的存储单元。
单元晶体管13例如形成在P型硅衬底21的元件区域中。元件区域由形成在衬底21上的元件分离区域22划分。单元晶体管13具有栅电极24和N型源漏区25。栅电极24与衬底21通过栅绝缘膜、例如栅氧化膜23绝缘，在第一方向延伸，作为读出字线RWL起作用。在单元晶体管13的上方形成有源线(SL)26-1、单元内引线26-2。它们例如由第一层金属层形成。源线26-1在与读出字线RWL相同的第一方向延伸，通过第一层金属-衬底接点27连接在单元晶体管的源漏区25的一方例如源区上。单元内引线26-2通过第一层金属-衬底接点27连接在单元晶体管的源漏区25的另一方例如漏区上。在源线26-1和单元内引线26-2的上方形成写入字线(WWL)28-1和单元内引线28-2。它们例如由第二层金属层形成。单元内引线28-2通过第二层金属-第一层金属接点29连接在单元内引线26-2上。写入字线28-1在与写入字线RWL相同的第一方向形成并延伸。在写入字线28-1和单元内引线28-2的上方形成了单元内局部布线30。单元内局部布线例如由第三层金属层形成。单元内局部布线30通过第三层金属-第二层金属接点31连接在单元内引线28-2上。在单元内局部布线30上形成有磁阻元件12例如TMR元件。TMR元件包含：由磁性层例如强磁性层构成的磁化固定层31和磁记录层32、形成在磁化固定层31和磁记录层32之间的由绝缘性非磁性层构成的隧道势垒层33。磁化固定层31是固定自旋方向的层，磁记录层32是按照写入磁场改变自旋方向的层。本例子的TMR元件的形状如图5A的平面图所示，是从平面观察具有短边34和长边35的长方形。在TMR元件的加工后，一边外加磁场，一边进行退火，决定了磁化固定层31的自旋方向。这时，如果TMR元件的形状为长方形，则自旋方向稳定为向着长边方向，所以与长边方向平行外加磁场。此外，TMR元件配置为其长边方向沿着写入字线延伸的28-1的第一方向。据此，TMR元件的易磁化轴沿着写入字线28-1延伸的第一方向。磁化固定层31连接在单元内局部布线30上，磁记录层32连接在位线(BL)36上。位线36例如由第四层金属层形成。而且，在与第一方向正交的第二方向形成并延伸。据此，TMR元件的长边如图5A的平面图所示，从与平面观察与位线36交叉例如正交。
(实施例2)
图6是表示本发明实施例2的磁随机存储器的平面图。
如图6所示，本实施例2是TMR元件的自旋方向从平面观察，对于位线从垂直具有倾斜的例子。这时，TMR元件的平面形状从平面观察成为具有短边和长边的平行四边形例如菱形。当TMR元件为平行四边形时，TMR元件的自旋方向从平面观察，对于位线从垂直具有倾斜。TMR元件为平行四边形，并且如图6所示，通过交替配置向右侧倾斜的TMR元件和向左侧倾斜的TMR元件，能抑制数据写入时的串扰。
参照文献：美国专利第6,005,800。
在本实施例2中，当TMR元件的平面形状是从平面观察具有短边和长边的平行四边形时，把它的长边配置为从平面观察与位线交叉。
据此，与实施例1同样，在数据的写入时，不用写入字线，而是用位线能改变与数据的“0”、“1”对应的写入电流的方向。因此，与实施例1同样，能同时向多位写入数据。
(实施例3)
图7是本发明实施例3的磁随机存储器的平面图。
如图7所示，实施例3是使位线群间的间隔P2比位线群内的位线间的间隔P1宽。
据此，在数据的写入时，能抑制基于流过选择的位线群的写入电流的磁场影响波及未选择的位线。据此，能抑制数据写入时的串扰。
此外，在数据的写入时，在选择的位线群的多条位线中，分别流过写入电流，所以难以发生串扰。因此，位线群内的位线间的间隔能比位线群间的间隔还窄。据此，能促进存储单元阵列的高密度化。
此外，使磁阻元件间的间隔比位线群内以及位线群间的间隔还宽也能取得所述同样的效果。
本实施例3能与实施例2组合。
[存储单元的例子]
在实施例1中，作为存储单元的一个例子，表示了具有一个磁阻元件和一个单元晶体管的1磁阻元件-1单元晶体管型的存储单元。
可是，在本发明中也能使用1磁阻元件-1单元晶体管型的存储单元以外的存储单元。
例如，作为图8所示的开关元件，代替晶体管，能使用应用了二极管的单元、图9所示的没有开关元件的所谓的交叉点型单元等。
作为实施例1～3的磁随机存储器的存储单元，当使用了这些单元时，也能取得与实施例1～3同样的效果。
[磁阻效应元件的例子]
[第一例]
在实施例1～3中说明的磁阻效应元件3中能使用TMR元件。下面，说明TMR元件的几个例子。
图10A是表示TMR元件的第一例的剖视图。
如图10A所示，在底层150上依次形成反强磁性层151、强磁性层152、隧道势垒层153、强磁性层154和保护层155。
在本例子中，强磁性层152作为固定自旋方向的磁化固定层起作用，强磁性层154作为自旋方向变化的磁记录层起作用。反强磁性层151是固定强磁性层152的自旋方向的层。例如，可以使用反强磁性层151固定作为磁化固定层起作用的强磁性层152的自旋方向。
须指出的是，底层151例如是用于容易形成或保护强磁性层或反强磁性层的层，按照必要而设置。保护层155例如是用于保护强磁性层或反强磁性层的层，与底层151同样按照必要而设置。例如可以利用对反强磁性层151、强磁性层152、隧道势垒层153、强磁性层154和保护层155构图时的硬掩模层形成保护层155。
关于底层151以及保护层155的事项在以下说明的第二～第四例中也是同样的。
作为强磁性层152、154的材料例，能列举出以下的材料。
Fe、Co、Ni或它们的合金
自旋极化率大的磁铁矿
CrO2、RXMnO3-y等的氧化物(R：稀土类，X：Ca、Ba、Sr)
NiMnSb、PtMnSb等惠斯勒合金(Heusler alloy)
须指出的是，在所述强磁性体152、154的材料例中，例如在不失去强磁性的范围内，也可以包含非磁性元素。
作为非磁性元素的例子，能列举出以下的元素。
Ag、Cu、Au、Al、Mg、Si、Bi、Ta、B、C、O、N、Pd、Pt、Zr、Ir、W、Mo、Nb
强磁性层152、154的厚度的例子为强磁性层152、154不变成超顺磁性(super-paramagnetic)程度的厚度以上。具体的例子为强磁性层152、154是0.4nm以上。此外，虽然没有强磁性层152、154的厚度上限，但是TMR元件的制作上最好在100nm以下。
作为反强磁性层151的材料例，能列举出以下的材料。
Fe-Mn、Pt-Mn、Pt-Cr-Mn、Ni-Mn、Ir-Mn、NiO、Fe2O3
作为隧道势垒层153的材料例，能列举出以下的材料。
Al2O3、SiO2、MgO、AlN、Bi2O3、MgF2、CaF2、SrTiO2、AlLaO3
须指出的是，在所述隧道势垒层153的材料例中，例如在不失去绝缘性的范围内，还可以包含氧、氮和氟的至少一种，例如在不失去绝缘性的范围内，可以缺少氧、氮和氟的至少任意一种。
虽然希望隧道势垒层153的厚度薄，但是并未特别限制，如果表示一个例子，则隧道势垒层153的厚度为10nm以下。这是从TMR元件的制作上的观点出发。
[第二例]
图10B是表示TMR元件的第二例的剖视图。
第二例的TMR元件是称作双结型的TMR元件。
如图40B所示，在底层150上依次形成反强磁性层151-1、强磁性层152-1、隧道势垒层153-1、强磁性层154、隧道势垒层153-2、强磁性层152-2、反强磁性层151-2和保护层155。
在本例子中，强磁性层152-1、152-2作为磁化固定层起作用，强磁性层154作为磁记录层起作用。反强磁性层151-1是固定强磁性层152-1的自旋方向的层，反强磁性层151-2是固定强磁性层152-2的自旋方向的层。
本例子的双结型的TMR元件与图40A所示的TMR元件(单结型)相比，具有能进一步增大低电阻时的电阻值和高电阻时的电阻值的比即所谓的MR比(magneto-resistance ratio)的优点。
反强磁性层151-1、151-2、强磁性层152-1、152-2、154以及隧道势垒层153-1、153-2的各材料例象所述第一例说明的那样。
此外，强磁性层151-1、151-2、154的各厚度例象所述第一例说明的那样。
此外，隧道势垒层153-1、153-2的材料例和厚度例象所述第一例说明的那样。
[第三例]
图10C是表示TMR元件的第三例的剖视图。
如图10C所示，第三例的TMR元件是使第一例的TMR元件的强磁性层152、154为强磁性层和非磁性层的层叠构造。作为层叠构造，如本例子所示，能列举出强磁性层/非磁性层/强磁性层的三层膜。在本例子中，强磁性层152是强磁性层161/非磁性层162/强磁性层163的三层膜，强磁性层154是强磁性层164/非磁性层165/强磁性层166的三层膜。
强磁性层161、163、164、166的材料例象所述第一例说明的那样。
非磁性层162、165的材料例能列举以下的材料。
Ru、Ir
如果列举强磁性层/非磁性层/强磁性层的三层膜的具体例，则能列举以下的例子。
Co/Ru/Co、Co/Ir/Co
Co-Fe/Ru/Co-Fe、Co-Fe/Ir/Co-Fe
当作为磁化固定层起作用的强磁性层152为层叠构造时，例如当为强磁性层161/非磁性层162/强磁性层163的三层膜时，在强磁性层161和强磁性层163之间隔着非磁性层162产生反强磁性结。再挨着三层膜设置反强磁性层151。通过采用这样的构造，能进一步牢固地固定作为磁化固定层起作用的强磁性层152特别是强磁性层163的自旋方向。由于该优点，强磁性层152特别是强磁性层163很难受电流磁场的影响，能抑制作为磁化固定层起作用的强磁性层152的自旋方向意外颠倒。
此外，当作为磁记录层起作用的强磁性层154为层叠构造时，例如为强磁性层164/非磁性层165/强磁性层166的三层膜时，在强磁性层164和强磁性层166之间隔着非磁性层产生反强磁性结。这时，磁通量在所述三层膜内闭合，所以例如能抑制磁极引起的开关磁场的增大。结果，即使存储单元的大小或TMR元件的大小变为亚微米以下，也能取得能抑制反磁场引起的电流磁场导致的耗电增大的优点。
此外，作为磁记录层起作用的强磁性层154也能是软强磁性层和强磁性层的层叠构造。这里描述的软强磁性层是指与强磁性层相比，自旋方向容易颠倒的层。
当强磁性层154为软强磁性层和强磁性层的层叠构造时，在靠近电流磁场布线例如位线的一方配置软强磁性层。
在该层叠构造中还能包含非磁性层。例如，当如本例子所示，为强磁性层164/非磁性层165/强磁性层166的三层膜时，例如强磁性层166可以是软强磁性层。
在本例子中，强磁性层152、154分别为层叠构造，但是也可以是只有强磁性层152或只有强磁性层154为层叠构造。
[第四例]
图10D是表示TMR元件的第四例的剖视图。
如图10D所示，第四例的TMR元件是第二例的TMR元件的强磁性层152-1、154、152-2为第三例描述的层叠构造的例子。
在本例子中，强磁性层152-1为强磁性层161-1/非磁性层162-1/强磁性层163-1的三层膜，强磁性层154为强磁性层164/非磁性层165/强磁性层166的三层膜，强磁性层152-2为强磁性层161-2/非磁性层162-2/强磁性层163-2的三层膜。
强磁性层161-1、161-2、163-1、163-2、164、166的材料例如所述第一例说明的那样。
非磁性层162-1、162-2、165的材料例如所述第三例说明的那样。
在本例子中，强磁性层152-1、154、152-2分别为层叠构造，但是可以至少任意一层为层叠构造。
须指出的是，本发明的实施例1～3的磁随机存储器(半导体存储器件)能应用于各种装置。如图11～图17表示了这些应用例的几个。
(应用例1)
图11抽出表示数字用户线(DSL)用调制解调器的DSL数据总线部分。该调制解调器包含：可编程数字信号处理器(DSP：DigitalSignal Processor)100、模拟-数字(A/D)转换器110、发送驱动器130、接收机放大器140等。在图11中，虽然省略了带通滤波器，但是作为用于保持线路代码程序(用于按照用DSP执行的代码化的用户线路信息、传输条件等(线路代码；QAM、CAP、RSK、FM、AM、PAM、DWMT等)选择调制解调器并使其工作的程序)的各种类型选择存储器，表示了本实施例的磁随机存储器170和EEPROM180。
须指出的是，在本应用例中，作为用于保持线路代码程序的存储器，使用磁随机存储器170和EEPROM180，但是也可以把EEPROM180置换为磁随机存储器。即不使用两种存储器，可以只使用磁随机存储器而构成。
(应用例2)
图12表示移动电话终端300作为其他应用例。实现通信功能的通信部200具有收发天线201、天线公用器202、接收部203、基带处理部204、作为多媒体数字信号编解码器而使用的DSP205、扬声器(受话器)206、麦克风(送话器)207、发送部208和频率合成器299等。
此外，在该移动电话终端300中设置有控制该移动电话终端的各部的控制部220。控制部220是通过CPU总线连接CPU221、ROM222、本实施例的磁随机存储器(MRAM)223、闪存224而形成的微型计算机。在所述ROM222中预先存储着CPU221执行的程序或用于显示的字体等必要的数据。MRAM223主要作为工作区使用，在CPU221执行程序时，按照必要存储计算途中的数据等，或暂时存储控制部220和各部间交换的数据时使用。此外，闪存224是当即使移动电话终端300的电源断开，也存储之前的设定条件等，在下次电源接通时采用相同的设定的使用方法时，预先存储这些设定参数。据此，即使移动电话终端300的电源断开，也不会删除存储的设定参数。
在该移动电话终端300中设置有音频再现处理部211、外部输出端子212、LCD控制器213、显示用的LCD(液晶显示器)214、产生呼叫音的振铃器215。所述音频再现处理部211再现输入到移动电话终端300的音频信息(或者存储在后面描述的外部存储器240中的音频信息)。再现的音频信息通过外部输出端子212传输给耳机或便携式扬声器等，能取出到外部。这样，通过设置音频再现处理部211，音频信息的再现成为可能。所述LCD控制器213例如通过CPU总线225接收来自所述CPU221的显示信息，转换为用于控制LCD214的LCD控制信息，驱动LCD214，进行显示。
在所述移动电话终端300中，设置有接口电路(I/F)231、233、235、外部存储器240、外部存储器插槽232、键盘操作部234、外部输入输出端子236。在所述外部存储器插槽232中插入存储卡等外部存储器240。该外部存储器插槽232通过接口电路(I/F)231连接在CPU总线225上。这样，通过在移动电话终端300上设置插槽232，能把移动电话终端300的内部信息写入外部存储器240中，或者把存储在外部存储器240中的信息(例如音频信息)输入到移动电话终端300中。所述键盘操作部234通过接口电路(I/F)233连接在CPU总线225上。从键盘操作部234输入的键输入信息例如传输给CPU221。所述外部输入输出端子236通过接口电路(I/F)233连接在CPU总线225上，作为从外部向移动电话终端300输入各种信息或从移动电话终端300向外部输出信息时的端子起作用。
须指出的是，在本应用例中，使用了ROM222、MRAM223和闪存224，但是可以把闪存224置换为磁随机存储器，也可以把ROM22也置换为磁随机存储器。
(应用例3)
图13～图17分别表示把磁随机存储器应用于收容了SmartMedia等媒体内容的卡(MRAM卡)中的例子。
在MRAM卡主体400中内置有MRAM芯片401。在该MRAM卡主体400中，在与MRAM芯片401对应的位置形成开口部402，MRAM芯片401露出。在该开口部402设置有开闭器403，在该MRAM卡的携带时，用开闭器403保护MRAM芯片401。该开闭器403是具有屏蔽外部磁场的效果的材料，例如由陶瓷构成。当复制数据时，打开开闭器403，使MRAM芯片401露出而进行。外部端子404用于把存储在MRAM卡中的内容数据取出到外部。
图14和图15分别表示用于把数据复制到所述MRAM卡中的复制装置。图14是卡插入型的复制装置的俯视图，图15是它的剖视图。按箭头所示，把最终用户使用的第  MRAM卡从复制装置500的插入部510插入，插入到停止部520为止。停止部520作为用于使第一MRAM550和第二MRAM卡450对位的构件工作。如果把第二MRAM卡450配置在给定位置，则控制信号从第一MRAM数据改写控制部提供给外部端子530，存储在第一MRAM550中的数据复制到第二MRAM卡450中。
图16表示了嵌入型的复制装置。该复制装置如箭头所示，是以停止部520为目标，嵌入第二MRAM卡450，使它放置在第一MRAM550上的类型。关于复制方法，与卡插入型相同，所以省略说明。
在图17中表示了滑动型的复制装置。该复制装置与CD-ROM驱动器或DVD驱动器同样，在复制装置500中设置滑动托盘560，该滑动托盘560按箭头所示移动。当滑动托盘560移动到虚线的位置时，把第二MRAM卡450放置到滑动托盘560上，把第二MRAM卡450搬运到复制装置500的内部。搬运到第二MRAM卡450的顶端部接触停止部520的点以及复制方法与卡插入型相同，所以省略说明。
以上通过实施例1～3说明了本发明，但是它们并不局限于实施例，在实施时，在不脱离发明的宗旨的范围中能进行各种变形。
此外，所述实施例1～3分别能单独实施，但是也能适当组合实施。
此外，在实施例1～3中，包含各种阶段的发明，通过在各实施例中描述的多个构成要件的适当组合，能抽出各种阶段的发明。
此外，在实施例1～3中，根据把本发明应用御磁随机存储器的例子进行了说明，但是内置了所述磁随机存储器的半导体集成电路器件例如处理器、系统LSI等也是本发明的范畴。
根据所述实施例1～3，能提供具备包含磁阻元件的存储单元，并且能同时向多位写入数据的半导体集成电路器件。
对那些熟知本技术的人来说，能很容易取得附加的利益和修改。因此，本发明在它更广阔的范围并不局限于这里描述的特定细节和代表实施例。因此，在不脱离附加的权利要求书和它们的相等物中定义的通用发明概念的精神和范围的前提下，能进行各种修改。

Claims (10)

1.一种半导体集成电路器件，包括：
具有多条数据线的数据线群；
具有多条位线的第一位线群；
根据第一列选择信号，把所述第一位线群电连接在所述数据线群上的第一列选通电路；
包含多条位线的第二位线群；
根据与所述第一列选择信号不同的第二列选择信号，把所述第二位线群电连接在所述数据线群上的第二列选通电路；
与所述第一、第二位线群中包含的多条位线交叉的多条字线；
电连接在所述第一、第二位线群中包含的多条位线上，并且由所述多条字线选择的包含磁阻元件的多个存储单元；
其中：所述磁阻元件的自旋方向从平面观察垂直于所述第一、第二位线群中包含的多条位线。
2.一种半导体集成电路器件，包括：
具有多条数据线的数据线群；
具有多条位线的第一位线群；
根据第一列选择信号，把所述第一位线群电连接在所述数据线群上的第一列选通电路；
包含多条位线的第二位线群；
根据与所述第一列选择信号不同的第二列选择信号，把所述第二位线群电连接在所述数据线群上的第二列选通电路；
与所述第一、第二位线群中包含的多条位线交叉的多条字线；
电连接在所述第一、第二位线群中包含的多条位线上，并且由所述多条字线选择的包含磁阻元件的多个存储单元；
其中：所述磁阻元件从平面观察是具有短边和长边的长方形，其长边从平面观察与第一、第二位线群中包含的多条位线交叉。
3.一种半导体集成电路器件，包括：
具有多条数据线的数据线群；
具有多条位线的第一位线群；
根据第一列选择信号，把所述第一位线群电连接在所述数据线群上的第一列选通电路；
包含多条位线的第二位线群；
根据与所述第一列选择信号不同的第二列选择信号，把所述第二位线群电连接在所述数据线群上的第二列选通电路；
与所述第一、第二位线群中包含的多条位线交叉的多条字线；
电连接在所述第一、第二位线群中包含的多条位线上，并且由所述多条字线选择的包含磁阻元件的多个存储单元；
其中：所述磁阻元件从平面观察是具有短边和长边的平行四边形，它的长边从平面观察与第一、第二位线群中包含的多条位线交叉。
4.根据权利要求1、2或3所述的半导体集成电路器件，其中：
所述第一位线群和所述第二位线群间的间隔比所述第一、第二位线群中包含的位线间的间隔宽。
5.根据权利要求1、2或3所述的半导体集成电路器件，其中：
所述磁阻元件间的间隔，在所述第一、第二位线群间的间隔比在所述第一、第二位线群内的间隔宽。
6.根据权利要求1、2或3所述的半导体集成电路器件，其中：
所述多个存储单元包含电连接在所述磁阻元件上的晶体管。
7.根据权利要求1、2或3所述的半导体集成电路器件，其中：
所述多个存储单元包含电连接在所述磁阻元件上的二极管。
8.根据权利要求1、2或3所述的半导体集成电路器件，其中：
所述磁阻元件是具有第一磁化固定层、第一隧道势垒层、磁记录层、第二隧道势垒层和第二磁化固定层的双结型的隧道磁阻效应元件。
9.根据权利要求1、2或3所述的半导体集成电路器件，其中：
所述磁阻元件是具有磁化固定层、隧道势垒层、磁记录层的隧道磁阻效应元件，至少所述磁化固定层包含强磁性层和非磁性层的层叠构造。
10.根据权利要求1、2或3所述的半导体集成电路器件，其中：
所述磁阻元件是具有第一磁化固定层、第一隧道势垒层、磁记录层、第二隧道势垒层和第二磁化固定层的双结型的隧道磁阻效应元件；
所述第一、第二磁化固定层的至少一方和所述磁记录层包含强磁性层和非磁性层的层叠构造。
CNA031277721A 2002-08-12 2003-08-12 半导体集成电路器件 Pending CN1484245A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002235070A JP2004079632A (ja) 2002-08-12 2002-08-12 半導体集積回路装置
JP235070/2002 2002-08-12

Publications (1)

Publication Number Publication Date
CN1484245A true CN1484245A (zh) 2004-03-24

Family

ID=30768034

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA031277721A Pending CN1484245A (zh) 2002-08-12 2003-08-12 半导体集成电路器件

Country Status (6)

Country Link
US (1) US20040065906A1 (zh)
EP (1) EP1389780A3 (zh)
JP (1) JP2004079632A (zh)
KR (1) KR20040014916A (zh)
CN (1) CN1484245A (zh)
TW (1) TWI232450B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1971932B (zh) * 2005-11-25 2011-05-04 尔必达存储器股份有限公司 半导体存储装置
CN101661794B (zh) * 2005-01-05 2012-08-29 瑞萨电子株式会社 半导体装置
CN102792478A (zh) * 2010-08-17 2012-11-21 松下电器产业株式会社 磁性隧道结元件

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050141148A1 (en) * 2003-12-02 2005-06-30 Kabushiki Kaisha Toshiba Magnetic memory
US7187576B2 (en) * 2004-07-19 2007-03-06 Infineon Technologies Ag Read out scheme for several bits in a single MRAM soft layer
CN100524765C (zh) * 2004-11-30 2009-08-05 株式会社半导体能源研究所 半导体器件
KR100816759B1 (ko) 2006-11-09 2008-03-25 삼성전자주식회사 가변저항 스토리지를 갖는 비휘발성 기억 장치 및 동작방법
EP2447949B1 (en) * 2010-10-26 2016-11-30 Crocus Technology Multi level magnetic element
JP5214068B1 (ja) * 2011-07-11 2013-06-19 パナソニック株式会社 膜構造体とその製造方法
KR20130015927A (ko) * 2011-08-05 2013-02-14 에스케이하이닉스 주식회사 멀티 레벨을 갖는 자기 저항 메모리 장치 및 그 구동방법
US9373779B1 (en) * 2014-12-08 2016-06-21 Micron Technology, Inc. Magnetic tunnel junctions
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734605A (en) * 1996-09-10 1998-03-31 Motorola, Inc. Multi-layer magnetic tunneling junction memory cells
US6111781A (en) * 1998-08-03 2000-08-29 Motorola, Inc. Magnetic random access memory array divided into a plurality of memory banks
US6005800A (en) * 1998-11-23 1999-12-21 International Business Machines Corporation Magnetic memory array with paired asymmetric memory cells for improved write margin
US6269018B1 (en) * 2000-04-13 2001-07-31 International Business Machines Corporation Magnetic random access memory using current through MTJ write mechanism
US6424561B1 (en) * 2000-07-18 2002-07-23 Micron Technology, Inc. MRAM architecture using offset bits for increased write selectivity
DE10062570C1 (de) * 2000-12-15 2002-06-13 Infineon Technologies Ag Schaltungsanordnung zur Steuerung von Schreib- und Lesevorgängen in einer magnetoresistiven Speicheranordnung (MRAM)
KR100407907B1 (ko) * 2001-05-15 2003-12-03 한국과학기술연구원 자기 터널 접합 소자의 열처리 방법과 그 방법으로 제조된자기 터널 접합 소자
DE60205569T2 (de) * 2001-12-21 2006-05-18 Kabushiki Kaisha Toshiba MRAM mit gestapelten Speicherzellen

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101661794B (zh) * 2005-01-05 2012-08-29 瑞萨电子株式会社 半导体装置
CN1971932B (zh) * 2005-11-25 2011-05-04 尔必达存储器股份有限公司 半导体存储装置
CN102792478A (zh) * 2010-08-17 2012-11-21 松下电器产业株式会社 磁性隧道结元件

Also Published As

Publication number Publication date
TW200414189A (en) 2004-08-01
US20040065906A1 (en) 2004-04-08
EP1389780A3 (en) 2004-10-13
JP2004079632A (ja) 2004-03-11
KR20040014916A (ko) 2004-02-18
TWI232450B (en) 2005-05-11
EP1389780A2 (en) 2004-02-18

Similar Documents

Publication Publication Date Title
CN1199274C (zh) 半导体存储装置
CN1203560C (zh) 磁存储器元件、磁存储器及磁存储器的制造方法
CN1542844A (zh) 具有磁阻元件的半导体存储装置及其制造方法
CN1197158C (zh) 半导体存储装置及其制造方法
CN1215464C (zh) 磁记录装置及其制造方法
CN1503229A (zh) 磁阻效应元件、磁存储器以及磁头
CN1185711C (zh) 半导体存储装置
CN100351946C (zh) 磁性体逻辑元件及磁性体逻辑元件阵列
CN1430292A (zh) 磁开关元件和磁存储器
CN1254870C (zh) 磁致电阻装置和利用磁致电阻装置的磁性存储器
CN1270323C (zh) 磁性存储器的驱动方法
CN1389870A (zh) 磁阻元件、使用其的存储器元件以及相关记录/再现方法
CN1670859A (zh) 包含磁致电阻元件的半导体存储装置及其制造方法
CN1476019A (zh) 备有磁轭层的磁存储装置及其制造方法
CN1713400A (zh) 自旋晶体管、可编程逻辑电路和磁存储器
CN1768427A (zh) 具有自旋相关转移特性的隧道晶体管及使用了它的非易失性存储器
CN1967892A (zh) 存储元件和存储器
CN1345091A (zh) 利用隧道磁阻效应的半导体存储器及其制造方法
CN1484245A (zh) 半导体集成电路器件
CN1384503A (zh) 磁阻元件,具有其的存储元件及使用该存储元件的存储器
CN1577614A (zh) 磁阻效应元件、磁存储单元和磁存储器装置及其制造方法
CN1921167A (zh) 磁阻效应元件、磁头、磁存储装置及磁内存装置
CN1770316A (zh) 磁记录元件以及磁记录装置
CN1193441C (zh) 磁隧道结器件、使用该器件的磁存储器和单元及其存取方法
CN1497601A (zh) 磁存储器件、写入磁存储器件的方法和从磁存储器件读出的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication