CN1768427A - 具有自旋相关转移特性的隧道晶体管及使用了它的非易失性存储器 - Google Patents

具有自旋相关转移特性的隧道晶体管及使用了它的非易失性存储器 Download PDF

Info

Publication number
CN1768427A
CN1768427A CNA2004800089880A CN200480008988A CN1768427A CN 1768427 A CN1768427 A CN 1768427A CN A2004800089880 A CNA2004800089880 A CN A2004800089880A CN 200480008988 A CN200480008988 A CN 200480008988A CN 1768427 A CN1768427 A CN 1768427A
Authority
CN
China
Prior art keywords
mentioned
ferromagnetism
source
tunnel barrier
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800089880A
Other languages
English (en)
Other versions
CN100589247C (zh
Inventor
菅原聪
田中雅明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Publication of CN1768427A publication Critical patent/CN1768427A/zh
Application granted granted Critical
Publication of CN100589247C publication Critical patent/CN100589247C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984—Devices using spin polarized carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F1/00—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties
    • H01F1/01—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials
    • H01F1/40—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials of magnetic semiconductor materials, e.g. CdCr2S4
    • H01F1/401—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials of magnetic semiconductor materials, e.g. CdCr2S4 diluted
    • H01F1/405—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials of magnetic semiconductor materials, e.g. CdCr2S4 diluted of IV type, e.g. Ge1-xMnx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/18—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
    • H01F10/193—Magnetic semiconductor compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Materials Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

按照将本发明的强磁性半导体用于沟道区的MISFET，具有作为可用栅电压控制漏电流的晶体管的特性，与此同时，还一并具有其转移电导可受强磁性沟道区与强磁性源(或强磁性漏，或强磁性源和强磁性漏双方)的相对的磁化方向控制的特征性的特性。从而，可由该相对的磁化方向来存储2值的信息，与此同时，可用电学方法检测出该相对的磁化方向。另外，只要应用因由强磁性半导体构成的沟道区的场效应导致的磁性控制，即可大幅度减少信息的改写所需的电流。因此，上述MISFET可构成适合于高密度集成化的高性能非易失性存储单元。

Description

具有自旋相关转移特性的隧道晶体管及使用了它的非易失性存储器
技术领域
本发明涉及一种新型晶体管，更详细地说，涉及一利具有自旋相关转移特性的晶体管及使用了它的非易失性存储电路(非易失性存储器)。
背景技术
近年来高度信息化社会的发展令人注目，特别是在最近，以“便携式设备”作为媒介正急剧地扩展。虽然正在认识到“便携式设备”这种大的需求能够成为今后半导体工业的需要，但与此相对应，除了半导体集成电路的高速化、低功耗化、大容量化之类如现有那样的高性能化以外，还产生了满足信息的非易失这种新的要求的必要性。针对这种要求，作为非易失高密度记录，正集中注意一种融合了优越的强磁性体存储技术和半导体集成电子学技术的新型存储器件(例如，参照非专利文献1)。这种器件被称为磁随机存取存储器(magnetoresistive random accessmemory；以下称为“MRAM”)，将具有用强磁性电极夹持薄的绝缘性的隧道势垒的结构的强磁性隧道结(magnetic tunnel junction；以下称为“MTJ”)用作这种存储元件。
由于在MTJ中具有隧道电阻随强磁性电极间的相对的磁化方向而异的隧道磁阻(tunneling magnetoresistance；以下称为“TMR”)效应，所以如果应用这种效应，用电学方式检测出强磁性体的磁化状态就成为可能。因此，因MTJ的存在而将强磁性体的信息的非易失存储技术理想地纳入半导体集成电子学成为可能。
以下，参照图8说明现有技术的一例。如图8所示，在MRAM的存储单元100中，主要采用由1个MTJ101和1个MOS晶体管103构成1位存储单元的方法。MTJ101是由第1强磁性电极105、第2强磁性电极107和用设置于两者之间的绝缘体形成的隧道势垒108构成的隧道结。
将MOS晶体管103的源(S)接地(GND)，用栓PL等将漏(D))与MTJ101的一个强磁性电极107连接。MTJ101的另一强磁性电极105与位线BL连接，改写用字线111在MTJ101的正上方或正下方与MTJ101及其它布线交叉和在用绝缘膜115进行了电绝缘的状态下与位线BL交叉地配置。读出用字线WL与MOS晶体管103的栅电极G连接。
在强磁性体中，由于能够非易失地保持磁化的方向，故在MTJ中通过使强磁性电极间的相对的磁化状态进行平行磁化或逆平行磁化，可非易失地存储2值的信息。另外，在MTJ中，在2个强磁性电极间的相对的磁化状态下，隧道电阻因TMR效应而异。因而，如果采用与平行磁化、逆平行磁化的磁化状态对应的隧道电阻，则可用电学方式检测MTJ内的磁化状态。
信息的改写通过改变MTJ101中的2个强磁性电极105、107的矫顽力，或固定一个强磁性电极的磁化方向，而使矫顽力小的强磁性电极或磁化方向不固定的强磁性电极发生磁化反转来进行。以下，将进行磁化反转的强磁性体称为自由层，将不进行磁化反转的强磁性体称为钉住层。具体地说，电流分别流过在选择存储单元上交叉的位线BL和改写用字线111，由各电流感生的磁场的合成磁场仅仅使被选择了的存储单元100内的MTJ101的磁化状态变为平行磁化或逆平行磁化。此时，像具有与所选择的单元相同的位线BL或改写用字线111的非选择存储单元不进行磁化反转那样，预先设定流过各自的布线的电流值，使得采用仅仅来自一方布线的磁场不至使非选择存储单元的MTJ101进行磁化反转。
信息的读出是通过对与选择单元连接的读出用的字线WL施加电压使MOS晶体管103导通之后经位线BL使读出用的驱动电流流到MTJ101而进行的。在MTJ101中，由于隧道电阻随由TMR效应造成的平行磁化或逆平行磁化的磁化状态而异，故如果检测出读出用的驱动电流造成的MTJ101中的电压降(以下，称为“输出电压”)，则可判定磁化状态。以下列举与上述技术相关的文献例。
1)K.Inomata，“磁RAM技术的现在和未来”，IEICE Trans.Electron.Vol.E84-C，pp740-746，2001.
2)H.Ohno，D.Chiba，F.Matsukura，T.Omiya，E.Abe，T.Dietl，Y.Ohno和K.Otani，“强磁性的电场控制”，Nature 408(2000)944.(后述)
3)D.Chiba，M.Yamanouchi，F.Matsukure和H.Ohno，“在强磁性半导体中磁化反转的磁控制”，Science 301(2003)943.(后述)
(1)信息的读出
MRAM的信息(数据)的读出中的课题凡涉及MTJ者，是重要的。在MTJ中，与隔着隧道势垒而对置的强磁性电极的磁化状态是平行磁化或逆平行磁化对应地，取2值的电阻值。为了用驱动电流以高灵敏度检测出是否存储该2值的数据中的任何数据，有必要调节MTJ本身的阻抗(结电阻)，使输出电压的大小最优。
进而，为了准确地读出信息的存储内容，必须增大在平行磁化与逆平行磁化这2个磁化状态间的输出信号之比。为此，必须增大称之为TMR比的在MTJ具有平行磁化时与具有逆平行磁化时的各自的TMR的变化率。TMR比依赖于强磁性电极的自旋极化率P。为了将TMR比取得较大，必须将P值大的强磁性体用于强磁性电极。
另外，MTJ中的TMR比强烈依赖于施加在MTJ上的电压，与该电压一起急剧减少。为了高速进行信息的读出而使大的驱动电流流过MTJ时，MTJ中的电压降增大，TMR比减少。从而，TMR比在与高速性进行折衷后得到。因此，即使在MTJ中产生大的电压降，也必须有能承受TMR比的偏压，使得TMR比不至减少。
从而，作为用于MRAM的存储元件，产生强烈依赖于平行磁化和逆平行磁化的磁化状态的输出，至少在平行磁化或逆平行磁化中的任何一种的情况下，希望产生足够大的输出，并且该输出与施加于器件上的偏压无关。
(2)信息的改写
在MRAM中，采用因位线和字线的电流感生的磁场，使MTJ的磁化状态发生变化，以进行信息的改写。在MRAM中，还与通常的半导体集成存储器同样地，可因器件的微细化而实现高密度集成化和高性能化，而在使MTJ微细化时，强磁性电极的逆磁场增大，磁化反转所需的磁场强度增大。从而，改写所需的电流增大。该电流增大得相当大，达到这种程度：如果使布线微细化，则即使在可实现的程度上增加长宽比，也不能确保布线的可靠性。如果减小强磁性体的矫顽力，则改写所需的磁场强度减少，但误写入等致命性的问题却发生了。
从而，不降低用于存储元件的强磁性体的矫顽力而用低电流值下所发生的磁场容易地可改写磁化信息的方法成为必要。
(3)高密度集成化
MRAM由于结构简单并且MTJ能微细化至纳米尺度的大小，是适合于高密度集成化的存储器。如欲实现数千兆位以上的高集成度，则预计MOS晶体管的沟道长度达0.1μm量级以下，但即使欲针对如此微细的晶体管将微细的MTJ集成化，也因触点、多层布线占据单元面积，使得以高密度将两者集成变得困难。
从而，希望具有适合于高密度集成化的更简单的结构的存储单元。
发明内容
本发明的目的在于，提供一种能以在晶体管内部所包含的强磁性体的磁化状态来控制输出特性的新型晶体管。此外，本发明的目的还在于，通过用单个该晶体管构成1位存储单元来提供一种大容量的高性能非易失性存储器。
按照本发明的第1观点，提供一种晶体管，其特征在于，具有：注入传导载流子的由强磁性体构成的源(强磁性源)；接受从该强磁性源所注入的传导载流子的漏；在上述强磁性源与上述漏之间设置的由强磁性体构成的隧道势垒(强磁性隧道势垒)；以及对上述强磁性隧道势垒所形成、通过对该强磁性隧道势垒施加电场来控制载流子从上述强磁性源至上述漏的传导的栅电极，当上述传导载流子是电子时，强磁性隧道势垒中的导带的能带端发生自旋分裂，当上述传导载流子是空穴时，强磁性隧道势垒中的价电子带的能带端发生自旋分裂。
上述强磁性隧道势垒最好可控制在上述强磁性隧道势垒对上述强磁性源的相对的磁化方向为相同方向(平行磁化)时或在上述强磁性源的多数自旋的方向与上述强磁性隧道势垒中的自旋分裂了的能带端的自旋方向为平行时，通过对上述栅电极所施加的电压(栅电压)，上述强磁性源的多数自旋作为传导载流子透过上述强磁性隧道势垒的隧穿几率。例如，上述强磁性隧道势垒具有下述程度的厚度：在上述强磁性源与上述强磁性隧道势垒为平行磁化时，通过对上述强磁性隧道势垒施加栅电压，使有效的隧道势垒的厚度减少，产生了基于上述强磁性源的上述多数自旋隧穿上述强磁性隧道势垒的电流。
另一方面，在上述强磁性隧道势垒对上述强磁性源的相对的磁化方向互为相反方向(逆平行磁化)时或在上述强磁性源的多数自旋的方向与上述强磁性隧道势垒中的自旋分裂了的能带端的自旋方向为逆平行时，通过上述强磁性隧道势垒对上述强磁性源中的多数自旋的势垒高度增高一个上述能带端的自旋分裂的宽度部分，与平行磁化的情形相比，上述强磁性源与上述漏之间所产生的隧道电流减小。从而，在该晶体管中，即使在同一偏压下，互导(转移电导)也随强磁性源与强磁性隧道势垒的相对的磁化方向而变化。
本发明提供了一种存储电路，具有：被配置成矩阵状的上述晶体管；分别将上述强磁性源接地的第1布线；共同连接在列方向排列的上述晶体管的上述栅电极的多条字线；以及共同连接在行方向排列的上述晶体管的上述漏的多条位线。
进而，在上述晶体管上设置在相互电绝缘的状态下交叉的第1另一布线和第2另一布线。另外，也可用上述字线和上述位线，或者上述字线或上述位线中的任何一方来代替上述第1另一布线和上述第2另一布线，或者上述第1另一布线或上述第2另一布线中的任何一方。
在上述存储电路中，借助于因在上述第1另一布线和第2另一布线，或者置换了它们的上述字线和上述位线，或者置换了上述第1另一布线或第2另一布线中的任何一方的上述字线或上述位线和未被它们置换的一方的上述第1另一布线或上述第2另一布线中流过电流而感生的磁场，通过使上述强磁性源或强磁性隧道势垒的磁化反转，使上述强磁性源与上述强磁性隧道势垒之间的相对的磁化状态发生变化，可进行作为磁化方向而存储的信息的改写。
可基于对上述字线施加第1偏压，在上述第1布线与上述位线之间施加第2偏压时的上述晶体管的输出特性进行信息的读出。
另外，本发明提供了一种存储电路，具有：上述存储电路的上述位线的一端的各端形成的输出端子；以及从该位线的各端分支、经负载与电源连接的第2布线。在此时，在对上述字线施加第1偏压时，借助于根据在上述电源与上述第1布线之间所产生的经上述负载和上述晶体管的电流造成的上述负载的电压降的输出电压，可进行信息的读出。
如果采用上述电路，可提供一种能高密度集成化、能按照负载和电源设计与晶体管内的磁化状态对应的输出电压的非易失性存储电路。
以上，在按照本发明的第1观点的上述晶体管中，由于强磁性隧道势垒中的自旋选择率较大，故平行磁化和逆平行磁化中的电流的变化率可增大。另外，1个上述晶体管本身起非易失性存储单元的作用。因此，按照采用了上述晶体管的存储电路，可解决对上述数据的读出和上述高密度集成化的课题。
按照本发明的第2观点，提供一种晶体管，其特征在于，具有：强磁性半导体层和将载流子注入到该强磁性半导体层的源；接受注入到该强磁性半导体层的载流子的漏；以及时施加控制从上述源至上述漏的载流子的传导的电压的栅电极。在本晶体管中，其特征在于，上述源或上述漏中的任何一方是包含由与上述半导体层结合的非磁性体构成的隧道势垒(以下，称为“非磁性隧道势垒”)和由与该非磁性隧道势垒结合的强磁性体构成的电极(以下，称为“强磁性电极”)而构成的强磁性源或强磁性漏。在上述源是上述强磁性源时，上述漏是包含由与上述半导体层结合的非磁性隧道势垒和与该非磁性隧道势垒结合的非磁性体构成的电极(以下，称为“非磁性电极”)而构成的非磁性漏。另外，在上述漏是上述强磁性漏时，上述源是包含与上述半导体层结合的非磁性隧道势垒和与该非磁性隧道势垒结合的非磁性电极而构成的非磁性源。进而，上述源和上述漏双方也可以是包含与上述半导体层结合的非磁性隧道势垒和与该非磁性隧道势垒结合的强磁性电极而构成的强磁性源和强磁性漏。强磁性源和强磁性漏也可以由与上述强磁性半导体层结合的强磁性体构成的隧道势垒(以下，称为“强磁性隧道势垒”)和与该强磁性隧道势垒结合的非磁性电极构成。当上述载流子是电子时，上述强磁性隧道势垒或非磁性隧道势垒的能量壁垒至少在导带侧产生，当上述载流子是空穴时，上述能量壁垒至少在价电子带侧产生。
本发明提供了一利存储电路，具有：被配置成矩阵状的多个上述晶体管；共同连接在列方向排列的多个上述晶体管的各自的源的多条接地线；共同连接在列方向排列的多个上述晶体管的各自的栅电极的多条字线；以及共同连接在行方向排列的上述晶体管的各自的漏的多条位线。
对上述位线和上述接地线施加上述强磁性半导体层中从矫顽力大的强磁性状态成为常磁性状态或矫顽力足够小的强磁性状态中的任一状态即第1状态那种程度的第1电压，在上述第1状态中，使感生可改变上述强磁性半导体层的磁化方向那种程度的磁场的电流流过上述字线，通过切断上述第1电压或施加使上述强磁性半导体层返回到强磁性的那种程度的第2电压，使上述强磁性半导体层成为矫顽力大的强磁性状态，可改写由上述字线和上述位线选择的晶体管的信息。
另外，通过对上述位线和上述接地线施加使上述强磁性半导体层成为消磁状态那种程度的电压，使感生可将上述强磁性半导体层磁化那种程度的磁场的电流流过上述字线，也可利用初始磁化特性改写信息。
基于在以上述接地线为基准，对上述位线和上述字线分别施加规定的电压时的在上述位线与上述接地线之间流过的电流的大小，可进行由上述字线和上述位线选择的选择晶体管的信息的读出。
另外，本发明提供了一种存储电路，具有：被配置成矩阵状的上述多个晶体管；共同连接在行方向排列的多个上述晶体管的各自的源的接地用的多条接地线；共同连接在列方向排列的多个上述晶体管的各自的栅电极的多条字线；以及共同连接在行方向排列的上述晶体管的各自的漏的多条位线。在本电路中，对上述位线和上述接地线施加上述强磁性半导体层从矫顽力大的强磁性状态成为常磁性状态或矫顽力足够小的强磁性状态中的任一状态即第1状态那种程度的第1电压，在上述第1状态中，使感生可改变上述强磁性半导体层的磁化方向那种程度的磁场的电流同时流过多条上述字线，通过切断上述第1电压或形成使上述沟道返回到强磁性那种程度的第2电压，使上述强磁性半导体层成为矫顽力大的强磁性状态，可一并改写与上述位线和上述接地线连接的晶体管组的信息。以下叙述采用了按照本发明的第2观点的上述晶体管的上述存储电路的特征。
1)信息的写入
在强磁性半导体中，如果通过施加电场来减少强磁性半导体层的
载流子数，则可使磁性从强磁性改变为常磁性。这称为场效应磁性控制(参照非专利文献2、3)。在采用了按照本发明的第2观点的上述晶体管的存储单元中，对源和漏施加电压，使沟道区的强磁性半导体层从强磁性改变为常磁性(或矫顽力足够小的状态)，在原样保持该状态不变时进行磁化反转。从而，采取比强磁性状态的矫顽力足够小的磁场，写入成为可能。另外，如果对源和漏施加偏压，使强磁性半导体的载流子数减少，则也可对强磁性状态消磁。在切断偏压后，如果对消磁了的强磁性半导体施加磁场，则由于强磁性半导体遵从初始磁化而被磁化，故用比强磁性状态下的矫顽力小的磁场可改写磁化信息。
2)信息的读出
在按照本发明的第2观点的上述晶体管中，利用在用于沟道的强
磁性半导体层与强磁性源(或强磁性半导体层与强磁性漏)之间的类似于隧道磁阻(TMR)效应的传导现象，读出磁化状态。施加于源与漏之间的偏压由源结与漏结分压。从而，在本发明的器件中，平行磁化和逆平行磁化中的输出信号(漏电流)之比具有比通常的MTJ弱的偏压依赖性。在本器件中，施加比MTJ大的读出用的偏压成为可能。特别是，在以源为强磁性体时，显著地减弱了该偏压依赖性。
3)高密度集成化
在按照本发明的第2观点的上述晶体管中，用1个上述晶体管构
成1位的存储单元。从而，对于布线也可形成非常简单的结构。因此，可容易地构成适合于微细化的布局。
另外，在现有构成的MRAM的存储单元中，是1个MTJ、1个晶体管、4条布线(参照图7)的构成，由于MTJ和写入用字线的存在，难以采取在相邻的单元中共用源以减小单元面积等措施，但在本发明的存储单元中，在相邻的单元彼此之间共有源的单元结构也成为可能。
附图说明
图1是表示本发明的第1实施方式的晶体管的概略构成的剖面图。
图2(a)是在强磁性源为强磁性金属时的图1的结构中的能带图。图2(b)是在强磁性源为n型强磁性半导体时的能带图。图2(c)是在强磁性源为p型强磁性半导体时的能带图。
图3(a)至图3(c)是利用能带图表示本实施方式的晶体管的工作原理的图，图3(a)是未施加栅电压的情形，图3(b)是施加了栅电压的情形，是表示强磁性源与强磁性隧道势垒为平行磁化的情形，图3(c)是施加了栅电压的情形，是表示强磁性源与强磁性隧道势垒为逆平行磁化的情形的能带结构的图。
图4是表示图1、图2所示的晶体管的输出特性的图。
图5是表示本发明的第2实施方式的晶体管的剖面结构例的图。
图6是表示本发明的第4实施方式的晶体管的剖面结构例的图。
图7是(a)、(b)是本发明的第5和第6实施方式的存储电路，是表示采用了本发明的第1至第4各实施方式的晶体管的任何一个的存储电路的构成例的图。图7(c)是是表示图7(b)所示的存储电路的输出特性的图。
图8是采用了MTJ的一般的MRAM的存储单元的剖面图。
图9是表示具有共同的强磁性源的存储单元的剖面结构例的图。
图10是表示采用了本发明的第4实施方式的晶体管的存储单元的剖面结构例的图。
图11(a)是表示将本发明的第7实施方式的强磁性半导体层用于沟道区的MISFET的结构的图。图11(b)至(d)是表示本发明的第7实施方式的MISFET的热平衡时的沟道区附近的能带结构例的图。
图12是表示将本发明的第8实施方式的强磁性半导体层用于沟道区的MISFET的器件结构的图。
图13是表示将本发明的第9实施方式的强磁性半导体层用于沟道区的MISFET的结构的图。
图14是表示本发明的第10～13实施方式的MISFET的器件结构的图。
图15(a)至图15(c)是用能带图表示本发明的第7实施方式的晶体管的工作原理的图，图15(a)是未施加栅电压的情形，图15(b)是施加了栅电压的情形，是表示强磁性源与强磁性半导体层为平行磁化的情形，图15(c)是施加了栅电压的情形，是表示强磁性源与强磁性半导体层为逆平行磁化的情形的能带结构的图。
图16(a)至图16(c)是用能带图表示本发明的第9实施方式的晶体管的工作原理的图，图16(a)是未施加栅电压的情形，图16(b)是施加了栅电压的情形，是表示强磁性源与强磁性半导体层为平行磁化的情形，图16(c)是施加了栅电压的情形，是表示强磁性源与强磁性半导体层为逆平行磁化的情形的能带结构的图。
图17是本发明的第14实施方式的晶体管，是表示采用了磁轭结构的栅电极和字线的复合结构的图。
图18是采用了本发明的第7至第14实施方式的MISFET的非易失性存储器的单元构成例的图。图18(a)是表示本发明的第15实施方式的存储器构成例的图，图18(b)是表示本发明的第16实施方式的存储器构成例的图。
图19是在磁化曲线上说明利用了强磁性半导体层的场效应磁性控制的存储单元的改写工作的原理的图。
图20是在磁化曲线上说明利用了强磁性半导体层的初始磁化特性的存储单元的改写工作的原理的图。
图21(a)是表示本发明的第17实施方式的存储器构成例的图，图21(b)是表示本发明的第18实施方式的存储器构成例的图。
具体实施方式
按照本发明的第1观点的晶体管是一种利用了强磁性源与强磁性隧道势垒的结的自旋相关隧道效应的新型晶体管。更详细地说，是一种包含用强磁性源和漏夹持绝缘性的强磁性隧道势垒的隧道结和对该强磁性隧道势垒形成并可对强磁性隧道势垒施加电场的栅电极而构成的晶体管。
再有，“自旋”一词通常被用于自旋角动量，但以下也往往在具有特定的自旋方向的载流子的意义上使用。另外，假定强磁性隧道势垒的磁化方向由能带端的自旋带的自旋方向决定(例如导带的带端在自旋分裂时与强磁性隧道势垒的能带端的自旋带的自旋方向相反的方向为磁化方向)。
在强磁性隧道势垒的能带端，由于上自旋带和下自旋带发生自旋分裂，故从强磁性源看到的隧道势垒的势垒高度对于上自旋和下自旋而言是不同的。从而，强磁性隧道势垒的隧穿几率依赖于强磁性源中的载流子的自旋方向。通过对强磁性隧道势垒施加栅电压以改变强磁性隧道势垒的电势形状，来改变隧穿几率，以控制在强磁性源与漏之间所产生的隧道电流。因此，隧道电流的大小依赖于强磁性隧道势垒的能带端的自旋带的自旋方向相对于强磁性源中的多数自旋的自旋方向。即，依赖于强磁性源与强磁性隧道势垒的相对的磁化方向。
当强磁性源中的多数自旋的自旋方向与强磁性隧道势垒的能带端的自旋带的自旋方向一致时定为平行磁化，当这些自旋方向互为相反方向时定为逆平行磁化。在平行磁化时，从强磁性源的多数自旋看到的强磁性隧道势垒的势垒高度低，用栅电压可容易地得到漏电流。与此相对照，在逆平行磁化时，从强磁性源的多数自旋看到的强磁性隧道势垒的的势垒高度高，即使施加与平行磁化时相同的偏压，漏电流也比平行磁化时要小。从而，上述晶体管的互导(转移电导)因强磁性源与强磁性隧道势垒的相对的磁化方向而异。
上述晶体管通过用磁场等使强磁性源与强磁性隧道势垒的相对的磁化方向改变而存储信息，可从晶体管的转移特性用电学方法读出存储于晶体管内的信息。从而，仅用1个上述晶体管即可构成1位非易失性存储单元。
基于上述考察，参照附图说明本发明的实施方式。首先，参照附图说明本发明的第1实施方式的晶体管。
图1是表示本发明的第1实施方式的晶体管的剖面结构例的图。如图1所示，本实施方式的晶体管1包含：具有强磁性源3与强磁性隧道势垒7与漏5的结的隧道结结构体；以及具有对强磁性隧道势垒7形成的栅绝缘膜11和栅电极15，可对上述强磁性隧道势垒7施加电场的的控制电极结构体而构成，作为整体形成晶体管1。
强磁性源采用了Ni、Co、Fe、坡莫合金等强磁性金属或GaMnAs或包含磁性元素的半导体等导电性的强磁性半导体。强磁性隧道势垒采用了EuS等绝缘性的强磁性半导体或柘榴石等强磁性绝缘体。另外，在包含磁性元素的半导体中，也可将表现出绝缘性的强磁性半导体用于强磁性隧道势垒。漏采用了Al、Au、非磁性硅化物等非磁性金属或掺杂了的Si、GaAs等导电性的非磁性半导体。但是，在将强磁性半导体和非磁性半导体分别用于强磁性源和漏时，必须使两者为同一导电类型。
在将强磁性金属或n型强磁性半导体用于强磁性源时传导载流子为电子，强磁性隧道势垒的导带底要发生自旋分裂。另外，作为强磁性源采用了p型强磁性半导体时传导载流子是空穴，强磁性隧道势垒中的价电子带顶要发生自旋分裂。
图2(a)是表示分别用强磁性金属和非磁性金属构成了图1所示的晶体管的强磁性源和漏时的能带结构的例子的图。强磁性源3和漏5中的实线及强磁性隧道势垒7中的虚线表示费米能Ef。另外，处于强磁性隧道势垒7的导带底的接近的2条实线21、25分别表示上自旋带和下自旋带的带端。
图中所示的向上和向下的箭头表示上自旋和下自旋。强磁性源的费米能Ef上所示的箭头表示多数自旋的方向，而少数自旋的表示则予以省略。另外，同样地，使用向上和向下的箭头表示强磁性隧道势垒7中的上自旋带端21和下自旋带端25。在漏5中，用费米能Ef上所示的向上和向下的2个并排的箭头表示是非磁性体(关于上述各区域中的向上和向下的箭头，在以下的图中也在同样的意义上使用)。
Δ表示强磁性隧道势垒7中的上自旋带21和下自旋带25的自旋分裂宽度。强磁性隧道势垒7相对于强磁性源3的势垒高度在上自旋和下自旋中是不同的，将低的一方的势垒高度定为φ。即，将强磁性源3的费米能Ef与强磁性隧道势垒7的导带中的具有最低能量的自旋带底的能量之差定为φ。
图2(b)是表示分别用n型强磁性半导体和n型非磁性半导体构成了图1所示的晶体管的强磁性源3和漏5时的能带结构的图。强磁性源3a和漏5a中的实线Ec表示导带底的能量。另外，强磁性源3a、漏5a和强磁性隧道势垒7a中的虚线表示费米能Ef。
与图2(a)的情形同样地，Δ表示强磁性隧道势垒中的上自旋带21a和下自旋带25a的自旋分裂宽度，将源电极3a的导带底与强磁性隧道势垒7a的导带中的具有最低能量的自旋带底的能量之差定为φ。在图2(b)中，表示使用了非简并的强磁性半导体和非磁性半导体的情形，但也可用简并了的强磁性半导体和非磁性半导体分别构成强磁性源3a和漏5a。
图2(c)是表示分别用p型强磁性半导体和p型非磁性半导体构成了图1所示的晶体管的强磁性源3和漏5时的能带结构的图。强磁性源3b和漏5b中的实线Ev表示价电子带顶的能量。另外，强磁性源3b、漏5b和强磁性隧道势垒7b中的虚线表示费米能。存在于强磁性隧道势垒7b的价电子带顶的接近的2条实线表示上自旋带21b和下自旋带25b的带端。Δ表示强磁性隧道势垒7b中的上自旋带21b和下自旋带25b的自旋分裂宽度，将强磁性源3b的价电子带顶与强磁性隧道势垒7b的价电子带中的具有最高能量的自旋带顶的能量之差定为φ。在图2(c)中，表示使用了非简并的强磁性半导体和非磁性半导体的情形，但也可用简并了的强磁性半导体和非磁性半导体分别构成强磁性源3b和漏5b。
在图1中，在强磁性源3中的多数自旋的方向与强磁性隧道势垒7的成为能带端的自旋带的自旋方向一致时为平行磁化。另外，逆平行磁化为这些自旋的方向互为相反方向的情形。强磁性隧道势垒对强磁性源的多数自旋的势垒厚度在平行磁化时为φ，在逆平行磁化时为φ+Δ。从而，例如通过施加磁场使强磁性隧道势垒7对强磁性源3的相对的磁化方向从平行磁化变为逆平行磁化，可使强磁性源的多数自旋的感到的势垒高度从φ增加到φ+Δ。
栅绝缘膜11的厚度薄至某种程度，使得可利用施加到栅电极上的电压来改变强磁性隧道势垒的电势形状，栅绝缘膜11最好有某种程度的厚度，以致当施加栅电压时，在栅电极15与强磁性源3或漏5之间几乎不产生漏泄电流(隧道电流等)。
强磁性隧道势垒的膜厚预先设定为某利程度的厚度，以致在强磁性体源与强磁性隧道势垒具有平行磁化时，并且在强磁性源3与漏5之间仅施加偏压VDS时，几乎不产生因从源至漏直接隧穿或Fowler-Nordheim隧穿(以下，称为“FN隧穿”)等隧道效应造成的电流，通过在栅电极15与强磁性源电极3之间施加偏压VGS，改变因施加VDS而产生的强磁性隧道势垒7的能带端的电势形状，从而产生隧道电流。
以下，以将图2(a)所示的强磁性金属用于强磁性源，传导载流子为电子的情形为例，参照图3详细说明本实施方式的晶体管1的工作。在强磁性源3与强磁性隧道势垒7为平行磁化时，由于与强磁性源3的多数自旋平行的自旋的自旋带成为强磁性隧道势垒7的能带端，从强磁性源的多数自旋看到的势垒高度为φ。如果仅在源3、漏5之间施加偏压VDS，则强磁性隧道势垒的电势形状从图2(a)所示的矩形变为图3(a)所示的形状或与之类似的形状。此时，VDS为几乎不流过FN隧穿电流那种程度的大小。即，即使通过VDS的施加，强磁性源3的费米能横截强磁性隧道势垒7的能带端，从强磁性源/强磁性隧道势垒的界面到强磁性源的费米能与强磁性隧道势垒的能带端交叉的距离d长达不产生FN隧穿的那种程度。
如果对栅电极施加偏压(VGS＞0)，则利用从栅电极朝向强磁性源的电力线，强磁性源/强磁性隧道势垒的界面附近的电场增强，形成图3(b)所示的电势形状。从而，如果势垒的宽度从几乎不产生隧道的d减少至隧道的可能的d’，则强磁性源3的多数自旋可透过强磁性隧道势垒7。从而，在强磁性源3与漏5之间产生隧道电流。另一方而，对强磁性源3的少数自旋的势垒高度还比φ高一个Δ，另外，由于少数自旋的载流子密度小，少数自旋造成的漏电流就小。因而，漏电流为强磁性源电极3的多数自旋和少数自旋造成的隧道电流之和，但如果有足够大小的Δ，则多数自旋造成的隧道电流起支配性的作用。
对于VGS造成的隧道势垒宽度的减少，隧穿几率大增，从而相对于微小的VGS的变化，ID有很大的变化。因而，可得到高的互导(转移电导)。
如图3(c)所示，在强磁性源与强磁性隧道势垒具有逆平行磁化时，对强磁性源的多数自旋的势垒高度为φ+Δ，对强磁性源的少数自旋的势垒高度为φ。因而，在逆平行磁化时，即使施加其多数自旋的隧穿几率与图3(b)的情形相同的偏压VDS和VGS，也几乎不发生低的漏电流。由于强磁性隧道势垒7对强磁性源3的少数自旋的势垒高度为φ，故对少数自旋的隧穿几率大，但由于少数自旋的载流子密度小，故由少数自旋的隧道产生的漏电流小。从而，在逆平行磁化时，漏电流也是强磁性源的多数自旋与少数自旋造成的电流之和，但其大小与平行磁化时相比要小。因而，逆平行磁化时的互导(转移电导)小。
参照图4，说明图1至图3所示的晶体管的电流-电压特性。图4是表示以VGS为参数的晶体管1的漏电流ID与VDS的依赖关系的概念图。在强磁性源3与强磁性隧道势垒7为平行磁化时，设产生规定的某漏电流的VGS为V↑。在平行磁化时，如果对栅电极施加大于V↑的VGS＝V1(＞V↑)，则如上所述，由于对强磁性源中的多数自旋的隧道势垒的势垒高度低以及有效的隧道势垒的宽度在栅电压的作用下收窄，故产生强磁性源3的多数自旋的隧穿造成的漏电流(ID↑↑)35。由于可以利用VGS的大小来控制有效的隧道势垒的宽度，故漏电流35可由VGS控制。
另外，在施加了VGS时的强磁性源/强磁性隧道势垒界面附近的电势形状的变化主要起因于栅电压造成的电场变化的情况下，由于隧穿几率几乎与VDS无关，故如图4所示，得到漏电流对VDS的饱和特性。
另一方面，在强磁性源与强磁性隧道势垒具有逆平行磁化时，如上所述，对强磁性源的多数自旋的隧道势垒的势垒高度高，为(φ+Δ)，隧穿几率小。对于少数自旋，势垒高度低，为(φ)，隧穿几率大，而载流子密度小。从而，在逆平行磁化时，即使是VGS＝V1＞V↑的情形，与平行磁化时相比，仅产生小的漏电流(ID↓↑)33。
从而，上述晶体管具备作为可由栅电压控制漏电流的晶体管的性质，与此同时，强磁性源3与强磁性隧道势垒7的相对的磁化具有在平行磁化时互导大、在逆平行磁化时互导小的特征性的性质。
在强磁性体中，只要不从外部施加大于矫顽力的磁场，就能稳定地保持磁化方向。因此，上述晶体管通过使强磁性源3与强磁性隧道势垒7的相对的磁化成为平行磁化或逆平行磁化，即可非易失地存储2值的信息。例如，如果对强磁性源3与强磁性隧道势垒7给予矫顽力之差，或预先固定一方的磁化方向，利用信号线造成的磁场等，使强磁性源3与强磁性隧道势垒7之间为平行磁化，则可存储“0”的信息，如果为逆平行磁化，则可存储“1”的信息。如上所述，上述晶体管可从漏电流的大小或互导(转移电导)的大小用电学方法检测出强磁性源3与强磁性隧道势垒7之间的相对的磁化状态。从而，只用1个上述晶体管即可构成1位非易失性存储单元。
图5是表示本发明的第2实施方式的晶体管的剖面结构例的图。如图5所示，本实施方式的晶体管51包含用由强磁性体构成的源(强磁性源)53和由强磁性体构成的漏(强磁性漏)55夹持了强磁性隧道势垒57的隧道结结构体以及具有对强磁性隧道势垒57形成的栅绝缘膜61和栅电极65并可对上述强磁性隧道势垒57施加电场的控制电极结构体而构成，作为整体形成晶体管51。
强磁性源53和强磁性漏55采用强磁性金属、电导性的强磁性半导体等电导性强磁性体，强磁性隧道势垒57采用绝缘性的强磁性半导体等的绝缘性强磁性体。但是，在将强磁性半导体用于强磁性源和强磁性漏时，必须使两者为相同的导电类型。作为具体的材料，考虑与上述第1实施方式同样的材料。
另外，与第1实施方式同样地，在将强磁性金属或n型强磁性半导体用于强磁性源53时传导载流子为电子，强磁性隧道势垒57的导带底要发生自旋分裂。另外，作为强磁性源53采用了p型强磁性半导体时传导载流子是空穴，强磁性隧道势垒57中的价电子带顶要发生自旋分裂。
第2实施方式中的能带结构只要使图2中的能带结构的漏为强磁性体即可。另外，在第2实施方式中，也可与第1实施方式同样地决定Δ和φ。以强磁性源53中的多数自旋的方向与强磁性隧道势垒57的能带端的自旋带的自旋方向一致的情形为平行磁化，以这些自旋的方向互为相反方向的情形为逆平行磁化。使强磁性漏55的磁化与钉住层一致也可，与自由层一致也可(使之与强磁性源或强磁性隧道势垒一致)。
特别是，在第2实施方式的晶体管中，由于可用相同的材料构成强磁性源53和强磁性漏55，故具有晶体管的制作工艺可大大简化的特征。
接着，说明本发明的第3实施方式的隧道晶体管。本实施方式的晶体管是用半金属强磁性体(以下，简称为“半金属”)置换第1实施方式的晶体管中的强磁性源后的产物。对半金属而言，对一方的自旋，取金属性质的自旋带结构，而对另一方的自旋，具有绝缘体(半导体)性质的自旋带结构。因此，只是一方的自旋为传导载流子。以半金属中的传导载流子的自旋方向(金属性质的自旋带的载流子的自旋方向)与强磁性隧道势垒的成为能带端的自旋带的自旋方向一致的情形为平行磁化，以这些自旋的方向互为相反方向的情形为逆平行磁化。在平行磁化时，与图3(b)的情形同样地，属于强磁性源的金属性质的自旋带的自旋透过势垒高度为φ的隧道势垒，形成漏电流。另一方面，在逆平行磁化时，具有势垒高度为φ的自旋的传导载流子因为强磁性源是半金属而不存在(如上所述，在采用了通常的强磁性金属的强磁性源中，该传导载流子为少数自旋)。半金属的绝缘体性质的自旋带的带隙足够宽，另外，如果半金属的膜厚足够厚，则几乎不从外部的非磁性接触产生能够隧穿强磁性隧道势垒那样的具有自旋的载流子的注入。对属于半金属的金属性质的自旋带的自旋，由于强磁性隧道势垒的势垒高度为φ+Δ，故对该自旋的隧穿几率低，如果有足够大小的Δ，则能够将该传导载流子造成的漏电流减小至可忽略的程度。从而，如果将半金属用于强磁性源，则可使平行磁化与逆平行磁化中的漏电流比飞速地增大。另外，如第2实施方式的晶体管那样，也可使强磁性源和强磁性漏双方为半金属。作为半金属，可采用CrO2、Fe3O4、惠斯勒磁性合金等。另外，也可采用取闪锌矿结构的MnAs、CrAs、CrSb，或具有成为半金属的电子结构的强磁性半导体。
接着，参照图6说明本发明的第4实施方式的晶体管。图6是本发明的第4实施方式的晶体管的结构剖面图。第1至第3实施方式的晶体管是平面型晶体管，而第4实施方式的晶体管却是用纵型晶体管构成第1至第3实施方式的晶体管的产物。
如图6所示，本实施方式的晶体管71是衬底70、在衬底70上形成的强磁性源73、强磁性隧道势垒77，以及强磁性或非磁性的漏75的层叠结构体，层叠结构体的各自的构成因素的侧面的一部分或全部被栅绝缘膜81覆盖，还具有该栅绝缘膜81和隔着栅绝缘膜81可对强磁性隧道势垒77施加电场的栅电极85。
由于本结构具有沿衬底70的表面的法线方向层叠的强磁性源73、强磁性隧道势垒77以及强磁性或非磁性的漏75的层叠结构体的构成，故可用膜厚控制性良好的薄膜生长法来形成强磁性源73、强磁性隧道势垒77以及强磁性或非磁性的漏75的连续的结。从而，能够以高精度形成强磁性隧道势垒77。
在以上的第1至第4实施方式的晶体管中，在强磁性源与强磁性隧道势垒之间夹持非磁性体，也可防止强磁性源与强磁性隧道势垒的磁耦合。
接着，参照附图说明采用以上述第1至第4的任何一种实施方式的1个晶体管作为存储元件的存储电路(非易失性存储器)及其工作。
本发明的第1至第4的各实施方式的晶体管与MOS晶体管等场效应晶体管同样地，是可用栅电压控制漏电流的晶体管，与此同时，还一并具有在晶体管内可非易失性地保持磁化信息的强磁性体和与该强磁性体的磁化状态相关的转移特性(互导)。从而，仅用单个晶体管即可构成1位的存储单元。另外，晶体管的输出电压也可根据外围电路(负载和电源)任意地设计。
图7(a)、(b)是本发明的第5和第6实施方式的存储电路，是表示采用了本发明的第1至第4的各实施方式的晶体管中的任何一个的存储电路的结构例。如7(a)所示，本实施方式的存储电路将源(S)接地的多个晶体管91配置成矩阵状，将晶体管91的漏(D)和栅(G)分别与读出用位线BL和读出用字线WL连接。另外，将改写用字线和改写用位线在上述晶体管上以在与其它布线电绝缘的状态下交叉的方式配置。作为该改写用字线和改写用位线，也可兼用作上述读出用位线和读出用字线。图7(a)、(b)是表示本情形的单元构成的图。在此时，不仅可用单个晶体管构成存储单元，关于布线，也可形成非常简单的结构。
接着，参照附图对本发明的第5实施方式进行说明。在现有构成的MRAM中，为2个元件、4条布线(参照图8)的构成，还由于MTJ和改写用字线的存在，难以采取在相邻的单元中共用源以减小单元面积的措施，但在本实施方式中，如图7(a)所示，由于可用最简单的1个元件、3条布线(或1个元件、2条布线)构成存储单元，可容易地构成适合于微细化的布局。例如，如果采用共用源的结构，则可进一步减小存储单元的尺寸(后述)。
以下，作为分别共用改写/读出用位线和改写/读出用字线的情形，仅分别称为位线BL、字线WL。信息的改写用下述方法进行：预先改变本实施方式的晶体管91中的强磁性源或强磁性隧道势垒的矫顽力，或预先固定一方的磁化方向，通过使一方的磁化反转，使强磁性源与强磁性隧道势垒之间的相对的磁化成为平行磁化或逆平行磁化。使该平行磁化或逆平行磁化的磁化状态与“0”或“1”的2值的信息相对应。具体地说，使电流流过在选择单元上交叉的位线BL和字线WL，通过由各自的电流感生的磁场的合成磁场使所选择的存储单元的矫顽力小的强磁性体或磁化方向未被固定的强磁性体的磁化反转，存储信息。
此时，由于与所选择的存储单元相同的与位线BL或字线WL连接的非选择存储单元未发生磁化反转，故可预先设定流过各自的布线的电流值，使得在仅来自一方的布线的磁场下不会发生磁化反转。
信息的读出是在对与选择单元连接的字线WL施加电压，使本实施方式的晶体管导通之后，对位线BL施加电压，检测漏电流的大小。在本实施方式的晶体管中，在强磁性源与强磁性隧道势垒的相对的磁化状态为平行磁化时，互导大，产生大的漏电流，而在逆平行磁化时，互导小，漏电流也小。从而，基于漏电流的大小，可检测强磁性源电极3与强磁性隧道势垒的相对的磁化状态。
在通常的MTJ中，平行磁化的电流由在两强磁性电极中的多数自旋的态密度间的隧穿和少数自旋的态密度间的隧穿产生，在逆平行磁化时，电流由从少数自旋的态密度到多数自旋的态密度的隧穿和从多数自旋的态密度到少数自旋的态密度的隧穿产生。从而，强磁性电极的自旋极化率越大，平行磁化与逆平行磁化的各自的情形中的电流之比就变得越大。但是，由于少数自旋造成的电流分量被包含在平行磁化时所产生的电流中，故平行磁化与逆平行磁化的各自的情形中的电流之比就变得不易做大。
另一方面，在本实施方式的晶体管中，因为强磁性隧道势垒的能带端的自旋分裂，故具有平行磁化时的漏电流仅能由强磁性源的多数自旋的隧穿产生，在逆平行磁化时的漏电流仅能由强磁性源的少数自旋的隧穿产生。另外，强磁性隧道势垒有大的自旋选择性。从而，在本实施方式的晶体管中，平行磁化与逆平行磁化的各自的情形中的电流之比(漏电流比)与MTJ的情形中的电流比相比，能够增大。从而，如果采用本实施方式的晶体管，则在上述电路中可容易地检测出磁化状态。
另外，在MTJ中，由于TMR比与偏置电压一起急剧减少，故在电路所需的偏压下，存在TMR比大大减少的问题，而如果采用本实施方式的晶体管，就不会发生这样的问题。在本实施方式的晶体管中，由于应用了FN隧穿造成的与自旋方向相关的隧道效应，故可通过隧道势垒的势垒高度或膜厚等来调整产生FN隧穿所需的偏压。从而，在电路所需的偏压下，能够设计成可实现大的漏电流比。
另外，用强磁性源和强磁性或非磁性的漏夹持了强磁性隧道势垒的隧道结构(第1至第4实施方式中的晶体管的没有栅绝缘体和栅电极的2端子器件)也可用作可使出现高TMR比的偏置电压最佳的2端子磁阻元件。
接着，参照附图对本发明的第6实施方式进行说明。图7(b)是图7(a)所示的存储电路的位线BL端为输出端子V0以及从输出端子V0分支经负载与电源VDD连接的存储电路。图7(c)是表示图7(b)所示的存储电路的输出特性的图。此处，作为负载虽然采用了耗尽型MOS晶体管的有源负载，但用纯电阻亦可。如图7(c)所示，如果在信息的读出时，对晶体管的栅电极施加VGS，经负载对位线BL施加电源VDD，则负载的工作点根据强磁性源/强磁性隧道势垒之间的磁化状态在图7(c)中的负载曲线上移动(图中的P11和P12)。从而，平行磁化和逆平行磁化时的输出信号V0分别成为图中V0↑↑和V0↓↑。各输出信号的绝对值和比值(V0↑↑/V0↓↑)可用负载、VDD等外围电路优化。例如，通过使负载曲线最佳，即使漏电流比ID↑↑/ID↓↑小时，也能得到大的输出信号比。另外，ID↑↑和ID↓↑的值即使随存储单元而分散，如果有源负载的饱和电流大于ID↓↑，小于ID↑↑，输出电压也几乎不变。进而，由于在信息的读出中不用读出放大器，故高速的读出成为可能。因此，在本实施方式的存储电路中，具有可容易地得到所希望大小的输出信号，进而高速读出成为可能的优点。
另外，以1个源作为第1至第3实施方式的2个晶体管的源的共用源，也能够形成可进行高密度集成化的存储单元结构。图9是表示具有共用源结构的存储单元的剖面构成例的图。图9所示的存储单元结构具有：互相邻接的2个上述晶体管之中的第1晶体管Tr1和第2晶体管Tr2；共同连接第1晶体管Tr1的栅电极G1和第2晶体管Tr2的栅电极G2的字布线WL；连接第1晶体管Tr1的第1漏D1的第1位线BL1；连接第2晶体管Tr2的第2漏D2的第2位线BL2；为第1和第2晶体管Tr1、Tr2共用的强磁性源S；以及将其接地(GND)的布线。如果将上述结构的存储单元配置成矩阵状，则进一步高密度集成化成为可能。
图10是第4实施方式(图6)所示的采用了多个晶体管的存储单元结构的剖面结构例。衬底或在衬底上设置的接触层与被配置成矩阵状的上述晶体管的各自的强磁性源S在共同连接的同时接地(GND)，在行方向排列的多个晶体管中，通过共同连接各自的晶体管所具有的漏D的位线来连接，在列方向排列的多个晶体管中，通过共同连接各自的晶体管所具有的栅电极G的字线来连接。按照上述结构，能够进一步提高集成密度。
以上，示出了将强磁性隧道势垒、强磁性金属、强磁性半导体、半金属用于强磁性源或强磁性源和强磁性漏的晶体管，但将强磁性隧道势垒、由非磁性导体构成的源、强磁性金属、强磁性半导体、半金属用于强磁性漏以构成晶体管也能期待同样的效果。
但是，在由上述非磁性源、强磁性隧道势垒、强磁性漏构成的晶体管时，预计平行磁化与逆平行磁化中的各自的电流之比在源、漏之间加偏压时减少。
以下示出了本发明的第2观点的晶体管及其在非易失性存储器中的应用。本晶体管是将强磁性半导体用于沟道区的金属-绝缘体-半导体场效应晶体管(MISFET)。其特征在于，源和漏包含与用于沟道区的强磁性半导体层结合的隧道势垒和与此势垒结合的电极而构成，在源和漏的至少一方中包含强磁性体。以下，将包含强磁性体构成的源和漏分别称为强磁性源和强磁性漏，将仅由非磁性体构成的源和漏分别称为非磁性源和非磁性漏。强磁性源和强磁性漏包含由非磁性体构成的隧道势垒(非磁性隧道势垒)和由强磁性体构成的电极(强磁性电极)构成。另外，也可包含由强磁性体构成的隧道势垒(强磁性隧道势垒)和由非磁性体构成的电极(非磁性电极)构成。这些MISFET可按照强磁性源和强磁性漏的结构大体分为本发明的第7至第9实施方式(下述(1)～(3))。
(1)强磁性电极/非磁性隧道势垒结构
图11(a)是表示本发明的第7实施方式的MISFET的结构的图。如图11(a)所示，在第7实施方式的MISFET中，由具有栅电极215、栅绝缘膜211、强磁性半导体层207的MIS结构(在本结构中采用了强磁性半导体，但与金属-绝缘体-半导体同样地，称为MIS结构)、由与强磁性半导体层结合的非磁性隧道势垒203b和与该势垒结合的强磁性电极203a构成的强磁性源203，以及由与强磁性半导体层结合的非磁性隧道势垒205b和与该势垒结合的非磁性电极205a构成的非磁性漏205构成。在图11(a)中，虽然示出了强磁性源与非磁性漏的组合，但也可以使漏为由非磁性隧道势垒和强磁性金属构成的强磁性漏，使源为由非磁性隧道势垒和非磁性电极构成的非磁性源。另外，源和漏也可以分别是强磁性源和强磁性漏。
形成沟道区的强磁性半导体层207可用将高浓度磁性元素包含在作为基材的半导体中强磁性半导体构成，通过在未图示的半导体衬底上(或半导体层上)生长，或借助于热扩散或离子注入等将磁性原子导入半导体中而形成。该强磁性半导体层207也可以将磁性元素掺杂至简并程度，或者也可以将磁性元素掺杂至未简并的程度。作为强磁性半导体层207的具体材料，可采用以高浓度将磁性元素掺到Si或Ge等半导体中的强磁性半导体、Si1-xMx、Ge1-xMx、(SiGe)1-xMx(M＝磁性元素)等。用于强磁性源或强磁性漏(或双方)的强磁性电极除了通常的强磁性金属(Fe、Ni、坡莫合金、CoFe、CoFeB合金等)以外，还可用以高浓度掺入磁性元素的强磁性半导体(Si1-xMx、Ge1-xMx、(SiGe)1-xMx(M＝磁性元素)等)或半金属强磁性体(取磁铁矿、惠斯勒磁性合金、CrO2、闪锌矿结构的MnAs、CrAs、MnSb等)。用于这样的强磁性源和强磁性漏的强磁性电极也可在强磁性半导体层207上生长或淀积，但也可通过借助于热扩散或离子注入将磁性原子导入半导体中而形成。在形成非磁性电极时，可采用非磁性金属(Al、PdSi合金、ErSi合金等)或电导可控的非磁性半导体(Si、Ge、SiGe合金)。作为非磁性隧道势垒，可采用非磁性绝缘体(Si氧化物、Si氮化物、Al氧化物、Ta氧化物等)或非磁性半导体(SiC等)。作为MIS结构，可采用将强磁性半导体层的表面氧化了的MOS结构，或在强磁性半导体207上生长或淀积绝缘体层(Si氧化物、Al氧化物、Hf氧化物等)211，形成MIS结构。作为衬底，可利用通常的半导体衬底或SOI衬底。在本实施方式的MISFET201中，采取以与形成沟道区的强磁性半导体207相同导电类型的载流子为传导载流子的蓄积沟道型进行工作。作为载流子，可利用电子或空穴两者，但在以下，以n沟道型器件为例进行能带结构的说明。对p沟道型器件也可同样地构成。
图11(b)至(d)是表示本发明的第7实施方式的MISFET的热平衡时的沟道区附近的能带结构例的图，分别示出了下列情形。此处，以将强磁性金属用于强磁性电极，将非磁性金属用于非磁性电极的情形为例进行说明。在图11(b)中，具有由强磁性电极203a-1和非磁性隧道势垒203b-1构成的强磁性源203-1，以及由非磁性电极205a-1和非磁性隧道势垒205b-1构成的非磁性漏205-1。在图11(c)中，具有由非磁性电极203a-2和非磁性隧道势垒203b-2构成的非磁性源203-2，以及由强磁性电极205a-2和非磁性隧道势垒205b-2构成的强磁性漏205-2。在图11(d)中，采用了由强磁性电极203a-3和非磁性隧道势垒203b-3构成的强磁性源203-3，以及由强磁性电极205a-3和非磁性隧道势垒205b-3构成的强磁性漏205-3。另外，为了简单起见，假定为热平衡时的平带状态。强磁性源203和强磁性漏205中所示的实线和强磁性半导体层207和非磁性隧道势垒203b、205b中所示的虚线表示费米能EF。EG表示强磁性半导体的带隙。EC和EV分别表示半导体的导带底和价电子带顶。以下，同样地也用EF、EG、EC、EV表示它们。图11中的沟道区的强磁性半导体层207虽然是未简并的，但如上所述，也可以掺以磁性元素至简并程度。在n沟道型器件中，凭借源和漏的非磁性隧道势垒，从至少是源的强磁性(或非磁性)电极和漏的强磁性(或非磁性)电极看时势垒高度分别为φS和φD的能量壁垒在导带侧产生。在p沟道型器件中，能量壁垒至少在价电子带侧产生。
强磁性电极(203a)或非磁性电极(205a)的费米能EF上所示的箭头表示各区中的多数自旋的方向，如果是向上则表示上自旋，如果是向下则表示下自旋。另外，少数自旋的表示予以省略。同样地，在强磁性半导体层中，用EC上所示的箭头表示多数自旋的方向。通过同时表示向上和向下的箭头来表现非磁性电极。以下，也在同样的意义上使用能带图上的箭头。
(2)强磁性电极/本征半导体隧道势垒
图12(a)是表示本发明的第8实施方式的MISFET的器件结构的图。在本发明的第8实施方式的MISFET中，具有用本征半导体(或者用适度地掺入杂质的半导体)置换本发明的第7实施方式的MISFET中的非磁性隧道势垒203b·205b的结构。与本发明的第7实施方式的MISFET同样地，将强磁性电极用于源和漏的至少一方。在图12(a)中，示出了强磁性源和非磁性漏的情形。用于沟道区的强磁性半导体层、强磁性电极、非磁性电极、衬底的构成和材料与本发明的第7实施方式的MISFET相同。非磁性隧道势垒223b·225b能以用于沟道区的形成强磁性半导体层227的基体材料的半导体构成。例如，在用Si1-xMx(M＝磁性元素)构成沟道区的强磁性半导体层时，非磁性隧道势垒为未掺杂的Si(另外，也可以用适度地掺入杂质的半导体)。
本发明的第8实施方式的MISFET也以蓄积沟道型工作，作为载流子，也可一并利用电子和空穴，在以下，就n沟道型器件说明其能带结构。对p沟道型器件也可同样地构成。
图12(b)-(d)表示本发明的第8实施方式的MISFET的热平衡时沟道区附近的能带结构。在此处，示出了将强磁性金属用于强磁性电极，将非磁性金属用于非磁性电极的情形。在图12(b)中，具有由强磁性电极223a-1和非磁性隧道势垒223b-1构成的强磁性源223-1，以及由非磁性电极225a-1和非磁性隧道势垒225b-1构成的非磁性漏225-1。在图12(c)中，具有由非磁性电极223a-2和非磁性隧道势垒223b-2构成的非磁性源223-2，以及由强磁性电极225a-2和非磁性隧道势垒225b-2构成的强磁性漏225-2，在图12(d)中，采用了由强磁性电极223a-3和非磁性隧道势垒223b-3构成的强磁性源223-3，以及由强磁性电极225a-3和非磁性隧道势垒225b-3构成的强磁性漏225-3。在n沟道型器件中，用源和漏的本征半导体形成图示的势垒(但是，在强磁性半导体层与本征半导体层的界面处所产生的电势跃变却未图示出)。势垒高度分别为φS和φD的能量壁垒在导带侧产生。在p沟道型器件中，能量壁垒在价电子带侧产生。
(3)非磁性电极/强磁性隧道势垒
图13(a)表示本发明的第9实施方式的MISFET的结构。在本发明的第9实施方式的MISFET中，具有将本发明的第7实施方式的MISFET的非磁性隧道势垒203b·205b(图11)分别置换成强磁性隧道势垒243b和非磁性隧道势垒245b、将强磁性电极203a和非磁性电极205a(图11)分别置换成非磁性电极243a·245a的结构。在图13(a)中示出了源和漏分别为强磁性源和非磁性漏的情形，但也可将强磁性隧道势垒用于源和漏的至少一方。在将强磁性隧道势垒仅用于源或漏的一方时，才将非磁性隧道势垒用于另一方。
形成沟道区的强磁性半导体层247、非磁性电极243a·245a、衬底的构成、材料与本发明的第7实施方式的MISFET相同。能将表现出绝缘性的强磁性体或强磁性半导体用于强磁性隧道势垒243b。作为具体的材料，可用EuS或Gd2O3等。本发明的第9实施方式的MISFET也以蓄积沟道型工作，作为载流子，也可一并利用电子和空穴，在以下，就n沟道型器件说明其能带结构。对p沟道型器件也可同样地构成。
在图13(b)至(d)中，表示第3器件结构中的热平衡时沟道区附近的能带结构。在此处，示出了将强磁性金属用于强磁性电极，将非磁性金属用于非磁性电极的情形。在图13(b)所示的结构中，包含由非磁性电极243a-1和强磁性隧道势垒243b-1构成的强磁性源243-1，以及由非磁性电极245a-1和非磁性隧道势垒245b-1构成的非磁性漏245-1，在图13(c)所示的结构中，包含由非磁性电极243a-2和非磁性隧道势垒243b-2构成的非磁性源243-2，以及由非磁性电极245a-2和强磁性隧道势垒245b-2构成的强磁性漏245-2，在图13(d)所示的结构中，采用了由非磁性电极243a-3和强磁性隧道势垒243b-3构成的强磁性源243-3，以及由非磁性电极245a-3和强磁性隧道势垒245b-3构成的强磁性漏245-3。在强磁性隧道势垒243b-1、245b-2、243b-3、245b-3的能带端，借助于上自旋带和下自旋带的自旋分裂，从与各自旋带结合的非磁性电极看到的势垒高度与自旋相关。在n沟道型器件中，强磁性隧道势垒的导带底要发生自旋分裂。在p沟道型器件中，强磁性隧道势垒的价电子带顶要发生自旋分裂。图中的强磁性隧道势垒中的2条接近的实线表示上自旋带和下自旋带的带端，ΔS和ΔD表示将强磁性隧道势垒分别用于源、漏时的强磁性隧道势垒中的上自旋带和下自旋带的自旋分裂宽度。另外，在它们的实线上所示的向上的箭头和向下的箭头分别表示上自旋带端和下自旋带端。源中的φS是从源的非磁性电极看到的强磁性隧道势垒低的一方的势垒高度或非磁性隧道势垒的势垒高度，漏中的φD是从漏的非磁性电极看到的强磁性隧道势垒低的一方的势垒高度或非磁性隧道势垒的势垒高度。
以上是示出了本发明的第7至第9实施方式的MISFET的基本结构的图。这些基本结构可用图14(a)至图14(d)的具体的结构来实现。如果以图14中的源和漏的电极和隧道势垒作为适宜的强磁性体，则可实现图11～图13所示的本发明的第7至第9实施方式的MISFET。
图14是表示本发明的第10至第13实施方式的MISFET的实现方式的图。图14(a)是表示本发明的10实施方式的MISFET的结构的图。如图14(a)所示，本实施方式的MISFET300由在衬底301上形成为岛状的强磁性半导体层307、用强(非)磁性隧道势垒303b、305b将强磁性半导体层307与衬底301分离的强(非)磁性电极303a、305a的源和漏构成。
图14(b)是表示本发明的第11实施方式的MISFET的第2实现方式的图，是利用预先形成的强磁性半导体层/强(非)磁性隧道势垒/强(非)磁性电极的三层结构的构成例。本实施方式的MISFET320具有在衬底321上形成、从衬底321一侧起依次为强磁性半导体323、强(非)磁性隧道势垒325和强(非)磁性电极327的三层结构，从用光刻法进行刻蚀的三层结构的某方向看到的剖面形成了凹型、U字型、V字型等形状的凹坑。具有露出于该凹坑中的强磁性半导体、强(非)磁性隧道势垒和强(非)磁性电极的表面上所形成的绝缘膜331，以及栅电极335。
图14(c)是表示本发明的第12实施方式的MISFET的第3实现方式的图，是表示采用了SOI衬底的结构例的图。如图14(c)所示，本实施方式的MISEET340具有：由衬底341和在其上形成的埋入氧化膜342构成的在SOI结构上形成的岛状强磁性半导体347；在该强磁性半导体层347的对置侧面由分别形成的强(非)磁性隧道势垒和与之结合的非磁性电极形成的源和漏；进而在强磁性半导体347上形成的栅绝缘膜351；以及在其上形成的栅电极355。由于利用埋入氧化膜342，故隧道势垒343b·345b仅在强磁性半导体347的侧壁形成即可。
图14(d)是表示本发明的第13实施方式的MISFET的第4实现方式的图，是表示纵型晶体管的构成例的图。如图14(d)所示，在第4构成例中，在衬底361上，形成源363、强磁性半导体367和漏355的岛状层叠结构，在其侧壁具有形成了栅绝缘膜371和栅电极373的结构。
接着，参照附图对按照本发明的第2观点的MISFET的工作原理进行说明。本发明的第7～第13实施方式所示的MISFET的沟道区用强磁性半导体层构成，但就源与漏的组合而言，如上所述，存在(i)强磁性源与非磁性漏；(ii)非磁性源与强磁性漏；(iii)强磁性源与强磁性漏这三种情形。另外，强磁性源与强磁性漏分别由(a)强磁性电极/非磁性隧道势垒结、(b)强磁性电极/本征半导体势垒结或(c)非磁性电极/强磁性隧道势垒结构成。
以下，以具有由强磁性电极/非磁性隧道势垒结或非磁性电极/强磁性隧道势垒结构成的强磁性源的n沟道型器件为例进行工作原理的说明。具有由强磁性电极/本征半导体势垒结构成的强磁性源的MISFET的工作原理与使用了强磁性电极/非磁性隧道势垒结的情形相同。另外，，以下，关于p沟道型器件，也同样地进行工作。另外，将强磁性沟道区对强磁性源的相对的磁化方向为相同方向的情形定为平行磁化，将它们的相对的磁化方向互为相反方向的情形定为逆平行磁化。在使用强磁性隧道势垒时，将强磁性半导体层的多数自旋的方向与强磁性隧道势垒中的构成能带端的自旋带的自旋方向为平行的情形定为平行磁化，将互为相反方向的情形定为逆平行磁化。另外，忽略了由栅电压感生的Rashba效应。假设沟道长度与自旋的弛豫距离相比充分地短。
以下，说明第7实施方式的MISFET的工作原理。图15是表示具有由强磁性电极403a/非磁性隧道势垒403b构成的强磁性源403的MISFET401的能带结构的图。图15(a)是表示栅·源间偏压VGS为VGS＝0、在漏·源间施加偏压VDS(＞0)时的能带结构的图。通过VDS的施加，形成图15(a)所示的电势形状。由于使接近于漏附近的栅电极处于零电位，故漏中的隧道势垒的电势降比源的隧道势垒要大。此时，如果将强磁性源的隧道势垒中的势垒宽度d设定为适当地厚，则电子从强磁性源向沟道区的注入几乎不会因隧道效应而发生。另外，有产生来源于强磁性源中的强磁性电极的传导载流子因热运动而飞越高度为φS的势垒的电流的可能性，但通过恰当地选择φS，可使该电流做到充分的小。从而，在VGS＝0的状态下，MISFET成为截止(关断)状态。该截止状态与强磁性源与强磁性沟道之间的相对的磁化方向无关。
如果对栅电极施加偏压VGS(＞0)，则利用从栅电极指向强磁性源的电力线，增强了强磁性源侧的隧道势垒附近的电场，如图15(b)所示，减少了隧道势垒的势垒宽度(图中的d’)。从而，强磁性源中的电子因隧道效应而透过该势垒φS，向栅绝缘膜正下方的沟道区内注入。所注入的电子一边在VGS的作用下被吸引到绝缘体/半导体界面，一边在VDS的作用下被输运至漏，形成漏电流。此时，本实施方式的MISFET401的转移电导(互导)和漏电流与强磁性源(403)与强磁性沟道区(407)的相对的磁化方向相关。
在从经该电子的隧道势垒的强磁性源(403)至强磁性沟道区(407)的隧道中，与隧道磁阻(TMR)效应同样的效应起作用(为了简单起见，以下将该效应也仅称为TMR效应)。从而，在强磁性源(403)与强磁性沟道区(407)为平行磁化时，隧道电阻减小，在逆平行磁化时，隧道电阻增大。另外，即使在这样的TMR效应的影响小的情况下，也可从强磁性源403注入与源的强磁性体的自旋极化率相关的具有自旋极化率的电子。因此，依据强磁性沟道区(407)与强磁性源(403)的相对的磁化状态，电子在强磁性沟道区(407)内发生自旋相关散射。从而，依据该隧道注入时的TMR效应和强磁性沟道区中的自旋相关散射，转移电导依赖于强磁性源(403)与强磁性沟道区(407)的相对的磁化方向而变化。
如图15(b)所示，如果强磁性源(403)与强磁性沟道区(407)为平行磁化，则转移电导增大，漏电流也增大，而如图15(c)所示，如果强磁性源(403)与强磁性沟道区(407)为逆平行磁化，则转移电导小，漏电流也小。
如以上的说明所示，在本实施方式的MISFET中，即使处于同一偏压下，转移电导也可受强磁性源(403)与强磁性沟道区(407)的相对的磁化方向控制。另外，在本实施方式的MISFET401中，因为可用VGS控制注入到沟道区的载流子的数目，所以漏电流可受VGS控制。从而，本实施方式的MISFET具备作为可用栅电压控制漏电流的通常的晶体管的性质，与此同时，可由强磁性源(403)与强磁性沟道区(407)的相对的磁化方向来控制转移电导。在用本征半导体构成了强磁性源的隧道势垒时的MISFET中，也同样地工作。
接着，说明本发明的第9实施方式的晶体管MISFET的工作原理。图16是表示具有由非磁性电极/强磁性隧道势垒结构成的强磁性源的MISFET的能带结构的图。图16(a)是表示VGS＝0，施加VDS(＞0)时的能带结构的图。由于使接近于漏附近的栅电极处于零电位，故漏中的隧道势垒的电势降比源的强磁性隧道势垒要大。由于源的强磁性隧道势垒423b的自旋分裂，从源的非磁性电极423a的电子看时，势垒高度随自旋方向而异。在图16(a)中，感到源中的非磁性电极的上自旋电子比下自旋电子的势垒高度要低。如果恰当地设定强磁性源的隧道势垒中的势垒宽度d，则在VGS＝0时即使施加VDS(＞0)，上自旋电子从强磁性源向沟道区的注入也几乎不会因隧道效应而发生。另外，有产生来源于强磁性源中的非磁性电极423a的载流子因热运动而飞越强磁性隧道势垒423b的电流的可能性，但通过恰当地选择势垒高度φS，可使该电流做到充分的小。从而，在VGS＝0的状态下，MISFET成为截止(关断)状态。该截止状态与强磁性源423与强磁性沟道之间的相对的磁化方向无关。
如果对栅电极施加VGS(＞0)，则利用从栅电极指向强磁性源423的电力线，增强了源侧的强磁性隧道势垒423b附近的电场，减少了隧道势垒423b对上自旋电子的势垒宽度(图16(b)中的d’)。从而，强磁性源的强磁性电极423a中的上自旋电子因隧道效应而透过该势垒；向栅绝缘膜正下方的沟道区内注入。另一方面，关于非磁性电极423a的下自旋电子，由于势垒高度φS高出一个自旋分裂宽度Δ，无法进行隧道注入。因而，可从强磁性源243由强磁性隧道势垒423b
仅注入上自旋电子。
所注入的电子一边在VGS的作用下被吸引到绝缘体/半导体界而，一边在VDS的作用下被输运至非磁性漏425，形成漏电流。此时，本实施方式的MISFET421的转移电导(互导)和漏电流与强磁性源423的强磁性隧道势垒423b与强磁性沟道区427的相对的磁化方向相关。
在从强磁性源423的非磁性电极423a的向经强磁性隧道势垒423b的强磁性沟道区427的隧道中，与隧道磁阻(TMR)效应同样的效应起作用(为了简单起见，以下将该效应仅称为TMR效应)。从而，在强磁性源423与强磁性沟道区427为平行磁化时，隧道电阻减小，在逆平行磁化时，隧道电阻增大。另外，即使在这样的TMR效应的影响小的情况下，也可从强磁性源423注入与强磁性源423的自旋分裂宽度相关的具有自旋极化率的电子。因此，依据强磁性沟道区427与强磁性源423的相对的磁化状态，电子在强磁性沟道区427内发生自旋相关散射。从而，依据该隧道注入时的TMR效应和强磁性沟道区427中的自旋相关散射，转移电导依赖于强磁性源423与强磁性沟道区427的相对的磁化方向而变化。
如图16(b)所示，如果强磁性源423与强磁性沟道区427为平行磁化，则转移电导增大，漏电流也增大，而如图16(c)所示，如果强磁性源423与强磁性沟道区427为逆平行磁化，则转移电导小，漏电流也小。
如以上的说明所示，在本实施方式的MISFET中，即使处于同一偏压下，转移电导也可受强磁性源与强磁性沟道区的相对的磁化方向控制。另外，因为可用VGS控制注入到沟道区的载流子的数目，所以漏电流可受VGS控制。从而，本实施方式的MISFET具备作为可用栅电压控制漏电流的通常的晶体管的性质，与此同时，可由强磁性源与强磁性沟道区的相对的磁化方向来控制转移电导。
接着，参照附图对使用了本发明的第14实施方式的MISFET的存储单元进行说明。图17是本实施方式的存储单元结构，是表示使用了磁轭结构的栅电极与字线的复合结构的图。图17是从源侧或漏侧看本发明的第7至第13实施方式中的任一方式所述的MISFET的剖面的图。如图17所示，本实施方式的存储单元结构431包括：具有沟道区433、在其上形成的栅氧化膜435、再在其上形成的栅电极437、再在其上形成的字线441的层叠结构体；以及从外侧覆盖该层叠结构体的磁轭445。磁轭445最好用高导磁率的材料构成。如果用图17所示的结构，则由于可对强磁性沟道区433有效地施加因字线441的电流所产生的磁场，故可减少存储器中的写入电流。
接着，说明在上述各实施方式中说明过的使用了MISFET的非易失性存储器。由于上述各MISFET通过使强磁性源(或强磁性漏)与强磁性沟道区(强磁性半导体层)的相对的磁化状态为平行磁化或逆平行磁化来存储2值的信息，可从与这些磁化状态对应的输出(漏电流)检测磁化状态，从而可构成非易失性存储器。由于仅采用1个MISFET即可构成1位的存储单元，从而可进行高密度集成。另外，积极地利用因用于沟道区的强磁性半导体的场效应所形成的磁性控制(例如，见非专利文献2、3)，在现有的MRAM中成为大问题的改写电流的减少成为可能。
以下，使用具有强磁性源的n沟道型的MISFET来说明上述非易失性存储器的工作原理，但即使使用具有上述其它的构成例的MISFET和p沟道型器件，也同样可使存储器工作。在此处，以强磁性源作为固定住磁化方向的钉住层，以强磁性沟道区作为使磁化方向改变的自由层。
图18(a)是表示本发明的第15实施方式的非易失性存储器的单元构成例的图。如图18(a)所示，本实施方式的存储单元组471具有：由上述各实施方式的MISFET473构成的存储单元；与MISFET473的栅电极G连接的字线(WL)；与漏D连接的位线(BL)；以及与源S连接的接地线(GND)。在该存储单元的改写工作中，对连接于选择单元上的位线BL和接地线GND(对衬底电位或栅电极)施加较大的偏置电压，使载流子数目减少至消灭沟道区的强磁性而成为常磁性(或矫顽力变得足够小的状态)这种程度，或使载流子耗尽。如图18(a)所示，如果配置成使位线BL与接地线GND正交，则仅在选择单元中对源S或漏D施加偏压，在连接于该位线BL或接地线GND上的其它非选择单元中仅对漏D或源S施加偏压。从而，如果只用一个偏压预先将上述偏压设定至无法在整个沟道上消灭强磁性的那种程度(例如，如果使从源S至大致为中心的区域，或者从漏D至大致为中心的区域耗尽)，则可使非选择单元的磁化信息不致丧失(例如，预先使沟道区的体积成为可容易地实现单磁区结构那种程度的大小)。
在这种状态下，有较小的电流流过字线WL，感生磁场使常磁性状态的沟道区的磁化方向改变，接着通过切断位线BL与接地线GND之间的偏压，使沟道区返回到强磁性状态以改写信息。
图19是在磁化曲线上说明上述改写工作的原理的图。首先，一开始就假定由强磁性半导体层构成的沟道区的磁化处于磁化曲线上的A点。考虑进行从该状态改写为图19中的E点。首先，从A点的状态对位线BL与接地线GND施加偏压，使选择单元的强磁性改变为常磁性。此时，沟道区的磁化变为B点。接着，如果使电流流过与沟道区正上方的栅电极G连接的字线WL，则即使由该电流感生的磁场的强度为处于强磁性状态的沟道区的矫顽力HC以下，也可以使之进行磁化反转，得到图19的C点。接着，如果使电流原样流过栅电极G而切断源S与漏D的偏压，则沟道区返回到强磁性状态。此时的磁化方向作为常磁性状态的磁化方向而被保存，得到图19的D点。如果从该状态切断字线WL的电流，则改写完成(图19的E点)。
在本实施方式的存储单元中，由于可用比处于强磁性状态的沟道区的矫顽力HC小的磁场使之进行磁化反转，故可使磁化反转所需的电流大大减少。另外，由于仅对成为常磁性状态的选择单元进行改写，故难以发生误写入。
另外，在信息的改写时，即使通过采用初始磁化特性，低电流写入也是可能的。在强磁性半导体中，如果因场效应而使载流子减少，使强磁性消失，则可对强磁性半导体的磁化消磁。在该状态下如果施加磁场，则由于在描绘初始磁化曲线的同时使磁化曲线磁化而利用之。图20是在磁化曲线上表示该改写工作的例子的图。一开始就假定为沟道区的磁化处于磁化曲线上的A’点。考虑进行从该状态改写为图20中的E’点。首先，从A’点的状态对位线BL与接地线GND施加偏压，使强磁性半导体层的载流子减少，将选择单元的强磁性沟道区消磁。沟道区的磁化变为B’点。在切断位线BL与接地线GND的偏压后，如果使电流流过与沟道区正上方的栅电极G连接的字线WL，则即使由该电流感生的磁场的强度为处于强磁性状态的沟道区的矫顽力HC以下，也可以沿着如图20的C’点的初始磁化曲线磁化。从而，即使在低于HC的磁场下，也可以使之进行磁化反转(图20的D’点)。最后，如果切断栅电极G的电流，则改写完成(图20的E’点)。
在信息的读出工作中，对选择单元施加通常的晶体管工作所需的偏压，根据漏电流的大小而检测出强磁性源与强磁性沟道区的相对的磁化状态。由于使字线WL与位线BL正交配置，故仅能对选择单元读出存储内容。再有，在读出工作中，也可通过预充电施加必要的偏压。
接着，参照附图对使用了本发明的第16实施方式的MISFET的存储单元进行说明。图18(b)是本实施方式的存储单元结构，是表示使用了上述各实施方式的MISFET的存储单元结构的图。本实施方式的存储单元组481具有：上述第7至第14的各实施方式的MISFET483a和483b的由与列方向邻接的MISFET对构成的存储单元483；与MISFET483a·483b双方的栅电极G连接的字线WL；与MISFET483a的漏D连接的第1位线(BL1)；与MISFET483b的漏D连接的第2位线(BL2)；以及共同与源S连接的接地线(GND)。按照使用了本实施方式的MISFET的存储单元结构，由于是源为相邻的MISFET所共有的结构，对于单元的占有面积的缩小是有效的。
接着，参照附图对使用了本发明的第17实施方式的非易失性存储器进行说明。图21(a)是本实施方式的非易失性存储器，是表示能一并删除/改写多个存储单元的非易失性存储器的单元结构例的图。本实施方式的存储单元具有本发明的第7至第14的各实施方式的MISFET、字线(WL)、位线(BL1)和接地线(GND)。但是，与漏连接的位线BL和与源连接的接地线GND被配置成相互平行。在图21(a)所示的单元结构中，可同时擦除并改写沿平行方向排列、与所选择的位线连接的全部MISFET的磁化信息。
在改写工作中，对所选择的位线BL跟连接于与之相连的MISFET上的接地线GND施加偏压，使与该位线BL与接地线GND连接的全部MISFET的沟道区从强磁性改变为常磁性(或矫顽力充分地减小的状态)。接着，在与这些MISFET的栅连接的各字线WL中流过与改写内容对应的方向的电流，使常磁性状态的沟道区的磁化方向改变。接着，通过切断位线BL与接地线GND的偏压，最后切断流向各字线的电流，使各MISFET的沟道区返回到强磁性，切断最后的各字线的电流，改写信息。在本实施方式的存储单元中，由于利用了各存储单元的改写所需的电流小一事，可使改写电流同时流过多数字线WL，故可同时改写与1条位线BL连接的多数MISFET的磁化信息。从而，改写的高速化是可能的。在上述单元结构中，由于也形成使字线WL与位线BL正交的配置，故只要对选择单元施加通常的晶体管的偏压，就能基于与磁化状态对应的漏电流，检测出选择单元的磁化状态。另外，在该单元结构中，预充电导致的读出是可能的。
另外，在上述的存储单元结构中，通过应用参照图20说明过的初始磁化特性，低电流写入成为可能。此时，一并擦除并逐位写入与所选择的位线BL连接的多数存储单元的内容成为可能。从而，此时可采用与闪速存储器类似的改写方法。更具体地说，对位线BL与接地线GND施加偏压，对与所选择的位线BL连接的存储单元的强磁性沟道区一并消磁。接着，在切断位线BL与接地线GND的偏压后，只要使电流依次流过与消磁了的存储单元的栅电极G连接的多条字线WL，即可进行逐位改写。在该改写方法中，由于逐位改写，故具有可使一次流过的电流小的优点。
接着，参照附图对使用了本发明的第18实施方式的非易失性存储器进行说明。图21(b)具有与图21(a)所示的存储单元类似的结构，具有与列方向邻接的2个MISFET463a·463b的共有源S的结构，将接地线GND与共同的源S连接。共用源S的2个MISFET463a·463b的各自的漏D与不同的位线BL1和BL2连接。在图21(b)所示的结构中，具有可缩小单元的占有面积、可减少集成电路的占有面积的优点。
以上，虽然沿实施方式说明了本发明，但本发明却不限于此。除此之外，可进行各种变更、改进、组合，这对本行业的人员是不言自明的。
按照将本发明的强磁性半导体用于沟道区的MISFET，具有作为可用栅电压控制漏电流的晶体管的特性，与此同时，还一并具有其转移电导可受强磁性沟道区与强磁性源(或强磁性漏，或强磁性源和强磁性漏双方)的相对的磁化方向控制的特征性的特性。从而，可由该相对的磁化方向来存储2值的信息，与此同时，可用电学方法检测出该相对的磁化方向。另外，只要应用因由强磁性半导体构成的沟道区的场效应导致的磁性控制，即可大幅度减少信息的改写所需的电流。因此，上述MISFET可构成适合于高密度集成化的高性能非易失性存储单元。
以上，虽然对本发明的实施方式进行了说明，但本发明却不限于此。除此之外，可进行各种变更、改进、组合，这对本行业的人员是不言自明的。
产业上的可利用性
本发明在非易失性存储器件中可实现高集成化和低功耗化，可作为各种电子设备，特别是便携式电子设备用的非易失性存储器件应用。

Claims (99)

1.一种晶体管，其特征在于，
具有：注入载流子的由强磁性体构成的源(以下，称为“强磁性源”)；接受从该强磁性源所注入的载流子的漏；在上述强磁性源与上述漏之间设置的由强磁性体构成的隧道势垒(以下，称为“强磁性隧道势垒”)；以及对上述强磁性隧道势垒所形成、通过对该强磁性隧道势垒施加电场来控制载流子从上述强磁性源至上述漏的传导的栅电极，当上述载流子是电子时，上述强磁性隧道势垒中的导带的能带端发生自旋分裂，当上述载流子是空穴时，上述强磁性隧道势垒中的价电子带的能带端发生自旋分裂。
2.如权利要求1所述的晶体管，其特征在于，
具有在上述强磁性隧道势垒与上述栅电极之间所形成的栅绝缘膜。
3.如权利要求1或2所述的晶体管，其特征在于，
就上述强磁性隧道势垒而言，在上述强磁性隧道势垒对上述强磁性源的相对的磁化方向为相同方向时或在上述强磁性源的多数自旋的方向与上述强磁性隧道势垒的上述能带端上的自旋带的自旋方向相同时(以下，称为“平行磁化”)，对上述强磁性源的多数自旋的隧道势垒形成得低，在上述强磁性隧道势垒对上述强磁性源的相对的磁化方向互为相反方向(时或在上述强磁性源的多数自旋的方向与上述强磁性隧道势垒的上述能带端上的自旋带的自旋方向不同时，以下，称为“逆平行磁化”)，对上述强磁性源的多数自旋的隧道势垒形成得高。
4.如权利要求1或2所述的晶体管，其特征在于，
上述强磁性隧道势垒在上述强磁性源与上述强磁性隧道势垒为平行磁化时，通过对上述栅电极施加的电压(以下，称为“栅电压”)，可控制上述强磁性隧道势垒对上述强磁性源的多数自旋的隧穿几率。
5.如权利要求1或2所述的晶体管，其特征在于，
上述强磁性隧道势垒，具有在上述强磁性源与上述强磁性隧道势垒为平行磁化时，通过对上述强磁性隧道势垒施加栅电压，可产生由上述强磁性源的多数自旋隧穿上述强磁性隧道势垒引起的电流那种程度的厚度。
6.如权利要求1或2所述的晶体管，其特征在于，
在上述强磁性源与上述强磁性隧道势垒为平行磁化时，具有被定义为通过栅电压的施加在上述强磁性源与上述漏之间产生确定的某电流的栅电压的阈值。
7.如权利要求1或2所述的晶体管，其特征在于，
在上述强磁性源与上述强磁性隧道势垒为逆平行磁化时，通过使上述强磁性隧道势垒对上述强磁性源的多数自旋的势垒高度增高一个相当于上述能带端上的自旋分裂的宽度，上述强磁性源与上述强磁性漏之间产生的电流比平行磁化时减小。
8.如权利要求1或2所述的晶体管，其特征在于，
在同一偏压下，可由上述强磁性源与上述强磁性隧道势垒的相对的磁化方向控制互导。
9.一种晶体管，这是权利要求1至8中的任意一项所述的晶体管，其特征在于，
上述源或源和漏由半金属强磁性体构成。
10.一种晶体管，这是权利要求1至9中的任意一项所述的晶体管，其特征在于，
在上述强磁性源与上述强磁性隧道势垒之间还设置非磁性体。
11.如权利要求1至8或10中的任意一项所述的晶体管，其特征在于，
上述漏是非磁性体或强磁性体中的任何一种。
12.一种晶体管，其特征在于，
具有：注入载流子的由非磁性体构成的源；接受从该非磁性源所注入的载流子的强磁性漏；在上述非磁性源与上述强磁性漏之间设置的由强磁性体构成的强磁性隧道势垒；以及对上述强磁性隧道势垒所形成、通过对该强磁性隧道势垒施加电场来控制载流子从上述非磁性源至上述强磁性漏的传导的栅电极，当上述载流子是电子时，上述强磁性隧道势垒中的导带的能带端发生自旋分裂，当上述载流子是空穴时，上述强磁性隧道势垒中的价电子带的能带端发生自旋分裂。
13.一种晶体管，其特征在于，
具有：衬底；作为在该衬底上形成的结结构体，注入载流子的强磁性源；接受从该强磁性源所注入的载流子的漏；在上述强磁性源与上述漏之间设置的与强磁性隧道势垒的结结构体；以及通过对上述强磁性隧道势垒施加电场来控制载流子从上述强磁性源至上述漏的传导的栅电极，当上述载流子是电子时，上述强磁性隧道势垒中的导带底的能带端发生自旋分裂，当上述载流子是空穴时，上述强磁性隧道势垒中的价电子带顶的能带端发生自旋分裂，上述结结构体的结面为与上述衬底的法线方向大致相同的方向。
14.如权利要求13所述的晶体管，其特征在于，
上述栅绝缘膜形成在上述结结构体中的结面的露出部分上。
15.一种晶体管，其特征在于，
具有：衬底；作为在该衬底上形成的结结构体，注入载流子的强磁性源；接受从该强磁性源所注入的载流子的漏；在上述强磁性源与上述漏之间设置的与强磁性隧道势垒的结结构体；以及通过对上述强磁性隧道势垒施加电场来控制载流子从上述强磁性源至上述漏的传导的栅电极，当上述载流子是电子时，上述强磁性隧道势垒中的导带底的能带端发生自旋分裂，当上述载流子是空穴时，上述强磁性隧道势垒中的价电子带顶的能带端发生自旋分裂，上述结结构体的结面为与平行于上述衬底面的方向大致相同的方向。
16.如权利要求15所述的晶体管，其特征在于，
上述栅绝缘膜形成在上述结结构体中的结面的露出侧面上。
17.一种存储元件，其特征在于，
采用权利要求1至16中的任意一项所述的1个晶体管，借助于上述强磁性源与上述强磁性隧道势垒的相对的磁化方向存储信息，基于与上述强磁性源与上述强磁性隧道势垒的相对的磁化方向相关的晶体管的互导从输出特性检测出存储于上述晶体管内的信息。
18.一种存储元件，其特征在于，具有：
权利要求1至16中的任意一项所述的1个晶体管；将上述强磁性源接地的第1布线；与上述漏连接的第2布线；以及与上述栅电极连接的第3布线。
19.一种存储元件，其特征在于，具有：
权利要求1至16中的任意一项所述的一个晶体管；将上述强磁性源接地的第1布线；与上述漏连接的第2布线；与上述栅电极连接的第3布线；在上述第2布线的一端所形成的输出端子；以及从上述第2布线分支经负载与电源连接的第4布线。
20.如权利要求18或19所述的存储元件，其特征在于，
还具有在上述晶体管上在相互电绝缘的状态下交叉的第1另一布线和第2另一布线。
21.如权利要求20所述的存储元件，其特征在于，
采用上述第2布线和上述第3布线，或者上述第2布线或上述第3布线中的任何一方，来取代上述第1另一布线和上述第2另一布线，或者上述第1另一布线或上述第2另一布线中的任何一方。
22.如权利要求20或21所述的存储元件，其特征在于，
借助于通过使电流流过上述第1另一布线和第2另一布线，或者置换了它们的上述第2布线和上述第3布线，或者置换了上述第1另一布线或上述第2另一布线中的任何一方的上述第2布线或上述第3布线；以及未被它们置换的一方的上述第1另一布线或上述第2另一布线而感生的磁场，借助于使上述强磁性源或上述强磁性隧道势垒的磁化反转，使上述强磁性隧道势垒对上述强磁性源的相对的磁化状态改变，进行信息的改写。
23.如权利要求20或21所述的存储元件，其特征在于，
基于在对上述第3布线施加第1偏压、对上述第1布线与上述第2布线之间施加第2偏压时的上述晶体管的输出特性，进行信息的读出。
24.如权利要求19至23中的任意一项所述的存储元件，其特征在于，
在对上述第3布线施加第1偏压时，借助于基于上述电源与上述第1布线之间所产生的经上述负载和上述晶体管的电流造成的上述负载的电压降而得到的输出电压，进行信息的读出。
25.一种存储电路，其特征在于，
具有：被配置成矩阵状的权利要求1至16中的任意一项所述的晶体管；分别将上述强磁性源接地的第1布线；共同连接在列方向排列的上述晶体管的上述栅电极的多条字线；以及共同连接在行方向排列的上述晶体管的上述强磁性漏的多条位线。
26.一种存储电路，其特征在于，
具有：被配置成矩阵状的权利要求1至16中的任意一项所述的晶体管；分别将上述强磁性源接地的第1布线；共同连接在列方向排列的上述晶体管的上述栅电极的多条字线；共同连接在行方向排列的上述晶体管的上述漏的多条位线；在该位线的各自的一端所形成的输出端子；以及从该各位线分支经负载与电源连接的第2布线。
27.如权利要求25或26所述的存储电路，其特征在于，
还具有在上述晶体管上在相互电绝缘的状态下交叉的第1另一布线和第2另一布线。
28.如权利要求27所述的存储电路，其特征在于，
采用上述字线和上述位线，或者上述字线或上述位线中的任何一方，来取代上述第1另一布线和上述第2另一布线，或者上述第1另一布线或上述第2另一布线中的任何一方。
29.如权利要求27或28所述的存储电路，其特征在于，
借助于通过使电流流过上述第1另一布线和第2另一布线，或者置换了它们的上述字线和上述位线，或者置换了上述第1另一布线或第2另一布线中的任何一方的上述字线或上述位线；以及未被它们置换的一方的上述第1另一布线或第2另一布线而感生的磁场，借助于使上述强磁性源或强磁性隧道势垒的磁化反转，使上述强磁性隧道势垒对上述强磁性源的相对的磁化状态改变，进行信息的改写。
30.如权利要求25或26所述的存储电路，其特征在于，
基于在对上述字线施加第1偏压、对上述第1布线与上述位线之间施加第2偏压时的上述晶体管的输出特性，进行信息的读出。
31.如权利要求26至29中的任意一项所述的存储电路，其特征在于，
在对上述字线施加第1偏压时，借助于基于上述电源与上述第1布线之间所产生的经上述负载和上述晶体管的电流造成的上述负载的电压降而得到的输出电压，进行信息的读出。
32.一种存储电路，其特征在于，
具有：权利要求1至16中的任意一项所述的第1和第2的2个晶体管；将被上述第1和上述第2晶体管共用的强磁性源接地的第1布线；分别连接上述第1晶体管所具有的漏与上述第2晶体管所具有的漏的第2和第3布线；以及连接上述第1晶体管所具有的栅电极与上述第2晶体管所具有的栅电极的第4布线。
33.一种存储电路，其特征在于，
具有：作为被配置成矩阵状的权利要求1至11、15或16中的任意一项所述的多个晶体管，共同连接在上述衬底或在上述衬底侧设置的接触层和上述晶体管的各自的强磁性源并接地的晶体管；共同连接在行方向排列的多个上述晶体管所具有的漏的位线；以及共同连接在列方向排列的多个上述晶体管所具有的栅电极的字线。
34.一种2端子磁阻元件，其特征在于，
具有：注入载流子的强磁性源；接受从该强磁性源所注入的载流子的漏；以及在上述强磁性源与上述漏之间设置的强磁性隧道势垒，当上述载流子是电子时，强磁性隧道势垒中的导带的能带端发生自旋分裂，当上述载流子是空穴时，强磁性隧道势垒中的价电子带的能带端发生自旋分裂。
35.一种晶体管，其特征在于，
具有：强磁性半导体层；向该强磁性半导体层注入载流子的源；接受注入到上述强磁性半导体层的载流子的漏；施加控制从上述源至上述漏的传导的电压的栅电极。
36.如权利要求35所述的晶体管，其特征在于，
上述源或上述漏中的任何一方是包含与上述强磁性半导体层结合的由非磁性体构成的隧道势垒(以下，称为“非磁性隧道势垒”)和与该非磁性隧道势垒结合的由强磁性体构成的电极(以下，称为“强磁性电极”)而构成的强磁性源或强磁性漏。
37.如权利要求35或36所述的晶体管，其特征在于，
在上述源为上述强磁性源时，上述漏是包含与上述强磁性半导体层结合的非磁性隧道势垒和与该非磁性隧道势垒结合的由非磁性体构成的电极(以下，称为“非磁性电极”)而构成的非磁性漏。
38.如权利要求35或36所述的晶体管，其特征在于，
在上述漏为上述强磁性漏时，上述源是包含与上述强磁性半导体层结合的非磁性隧道势垒和与该非磁性隧道势垒结合的非磁性电极而构成的非磁性源。
39.如权利要求35所述的晶体管，其特征在于，
上述源和上述漏双方包含与上述强磁性半导体层结合的非磁性隧道势垒和与该非磁性隧道势垒结合的强磁性电极而构成。
40.如权利要求35至39中的任意一项所述的晶体管，其特征在于，
上述非磁性隧道势垒由作为上述强磁性半导体层的基材的半导体形成。
41.如权利要求35所述的晶体管，其特征在于，
上述源或上述漏中的任何一方是包含与上述强磁性半导体层结合的由强磁性体构成的隧道势垒(以下，称为“强磁性隧道势垒”)和与该强磁性隧道势垒结合的非磁性电极而构成的强磁性源或强磁性漏。
42.如权利要求35或41所述的晶体管，其特征在于，
在上述源为上述强磁性源时，上述漏是包含与上述强磁性半导体层结合的非磁性隧道势垒和与该非磁性隧道势垒结合的非磁性电极而构成的非磁性漏。
43.如权利要求35或41所述的晶体管，其特征在于，
在上述漏为上述强磁性漏时，上述源是包含与上述强磁性半导体层结合的非磁性隧道势垒和与该非磁性隧道势垒结合的非磁性电极而构成的非磁性源。
44.如权利要求35所述的晶体管，其特征在于，
上述源和上述漏双方是包含与上述强磁性半导体层结合的强磁性隧道势垒和与该强磁性隧道势垒结合的非磁性电极而构成的强磁性源和强磁性漏。
45.如权利要求35至44中的任意一项所述的晶体管，其特征在于，
当上述载流子是电子时，由上述强磁性隧道势垒或非磁性隧道势垒造成的能量壁垒至少在导带侧产生，当上述载流子是空穴时，上述能量壁垒至少在价电子带侧产生。
46.如权利要求35至45中的任意一项所述的晶体管，其特征在于，
上述强磁性半导体层由将磁性元素添加到半导体中的强磁性半导体形成。
47.如权利要求35至46中的任意一项所述的晶体管，其特征在于，
作为上述强磁性源或上述强磁性漏的上述强磁性电极包含强磁性金属或强磁性半导体或半金属强磁性体中的任何一种。
48.如权利要求35至46中的任意一项所述的晶体管，其特征在于，
上述强磁性源或上述强磁性漏包含绝缘性强磁性体作为上述强磁性隧道势垒，当上述载流子是电子时，至少上述绝缘性强磁性体的导带的能带端发生自旋分裂，当上述载流子是空穴时，至少上述绝缘性强磁性体的价电子带的能带端发生自旋分裂。
49.如权利要求35至48中的任意一项所述的晶体管，其特征在于，
用于上述强磁性电极的强磁性半导体是将磁性元素添加到半导体中的强磁性半导体。
50.如权利要求35至47中的任意一项所述的晶体管，其特征在于，
在上述强磁性电极为半金属强磁性体时，上述非磁性隧道势垒或上述强磁性隧道势垒对上述半金属强磁性体的金属性质的自旋带形成能量壁垒。
51.如权利要求35至50中的任意一项所述的晶体管，其特征在于，
在上述栅电极与上述强磁性半导体层之间设置绝缘体层。
52.如权利要求51所述的晶体管，其特征在于，
上述绝缘体层包含通过使上述强磁性半导体层的表面氧化而形成的表面氧化层。
53.如权利要求51所述的晶体管，其特征在于，
上述绝缘体层是在上述强磁性半导体层上生长或淀积的绝缘体层。
54.如权利要求35至53中的任意一项所述的晶体管，其特征在于，
在由半导体构成的衬底或形成有半导体层的衬底或形成有绝缘体层的衬底上形成。
55.如权利要求54所述的晶体管，其特征在于，
这是在上述衬底上形成的上述晶体管，上述源和上述漏中的上述栅电极附近的结界面与上述衬底的主面垂直，从上述源朝向上述漏的载流子流位于与上述衬底的主面大致平行的面内。
56.如权利要求54或55所述的晶体管，其特征在于，
上述强磁性电极或上述非磁性电极借助于上述非磁性隧道势垒或上述强磁性隧道势垒，与上述强磁性半导体层或上述衬底分离。
57.如权利要求54所述的晶体管，其特征在于，
这是在上述衬底上形成的上述晶体管，上述源和上述漏中的与上述强磁性半导体的结界面与上述衬底的主面大致平行，从上述源朝向上述漏的载流子在与上述衬底的主面大致垂直的方向流动。
58.如权利要求54或57所述的晶体管，其特征在于，
与上述衬底的主面大致平行地层叠的上述源、上述强磁性半导体和上述漏的层叠结构具有在该层叠结构的侧面形成的栅绝缘膜和栅电极。
59.如权利要求58所述的晶体管，其特征在于，
将在上述衬底上形成的导电性的半导体层定为向上述源的接触层。
60.如权利要求58所述的多个晶体管，其特征在于，
将在上述衬底上形成的导电性的半导体层定为向上述源的共同的接触层。
61.如权利要求54所述的晶体管，其特征在于，
这是在上述衬底上形成的上述晶体管，上述源和上述漏中的上述栅电极附近的与上述强磁性半导体的结界面与上述衬底的主面大致平行，从上述源朝向上述漏的载流子流通过与上述衬底的主面大致平行的面内。
62.如权利要求61所述的晶体管，其特征在于，
在上述衬底上，在按强磁性半导体层、非磁性隧道势垒和强磁性电极的顺序层叠的结构或按强磁性半导体层、强磁性隧道势垒和非磁性电极的顺序层叠的结构中，形成具有该强磁性半导体层或抵达该强磁性半导体层内部的深度的底部的凹部，在该凹部的内表面上形成栅绝缘膜和栅电极。
63.如权利要求35至62中的任意一项所述的晶体管，其特征在于，
通过改变上述强磁性半导体层的磁化方向，可将该强磁性半导体层与上述强磁性源或上述强磁性漏中所包含的上述强磁性电极或上述强磁性隧道势垒的磁化状态控制为平行磁化或逆平行磁化。
64.如权利要求54至62中的任意一项所述的晶体管，其特征在于，
通过将上述强磁性源和上述强磁性漏中所包含的强磁性体间的磁化状态固定为平行磁化，改变上述强磁性半导体层的磁化方向，可将该强磁性半导体层与该强磁性源或该强磁性漏中所包含的上述强磁性电极或上述强磁性隧道势垒的磁化状态控制为平行磁化或逆平行磁化。
65.如权利要求35至62中的任意一项所述的晶体管，其特征在于，
通过改变上述强磁性源或上述强磁性漏中所包含的上述强磁性电极或上述强磁性隧道势垒的磁化方向，可将上述强磁性源或上述强磁性漏中所包含的上述强磁性电极或上述强磁性隧道势垒和上述强磁性半导体层的磁化状态控制为平行磁化或逆平行磁化。
66.如权利要求54至62中的任意一项所述的晶体管，其特征在于，
通过改变上述强磁性源和上述强磁性漏中所包含的上述强磁性电极或上述强磁性隧道势垒的磁化方向，可将上述强磁性源和上述强磁性漏中所包含的上述强磁性电极或上述强磁性隧道势垒和上述强磁性半导体层的磁化状态控制为平行磁化或逆平行磁化。
67.如权利要求35至66中的任意一项所述的晶体管，其特征在于，
在没有在上述栅电极与上述强磁性源或上述非磁性源之间施加电压的状态下，借助于上述强磁性源或上述非磁性源与上述强磁性半导体层的结中的上述强磁性隧道势垒或上述非磁性隧道势垒，抑制了从上述源向上述强磁性半导体层的载流子的注入。
68.如权利要求35至67中的任意一项所述的晶体管，其特征在于，
通过在上述栅电极与上述强磁性源或上述非磁性源之间施加电压，上述载流子借助于隧穿上述强磁性隧道势垒或上述非磁性隧道势垒，向上述强磁性半导体层注入。
69.如权利要求35至68中的任意一项所述的晶体管，其特征在于，
相对于上述强磁性源或上述强磁性漏或者上述强磁性源和上述强磁性漏与上述强磁性半导体层的磁化状态为平行磁化时，在上述磁化状态为逆平行磁化时，漏电流减小。
70.如权利要求35至69中的任意一项所述的晶体管，其特征在于，
借助于在同一偏压下上述强磁性源或上述强磁性漏或者上述强磁性源和上述强磁性漏与上述强磁性半导体层的相对的磁化方向，可控制转移电导。
71.如权利要求35至70中的任意一项所述的晶体管，其特征在于，
在上述强磁性源或上述强磁性漏或者上述强磁性源和上述强磁性漏与上述强磁性半导体层具有平行磁化时，具有被定义为通过对上述栅电极施加的电压在上述强磁性源与上述强磁性漏之间产生确定的某电流的栅电压的阈值。
72.如权利要求35至71中的任意一项所述的晶体管，其特征在于，
借助于上述强磁性源或上述强磁性漏或者上述强磁性源和上述强磁性漏与上述强磁性半导体层的相对的磁化方向来存储信息，基于与上述强磁性源或上述强磁性漏或者上述强磁性源和上述强磁性漏与上述强磁性半导体层的相对的磁化方向相关的晶体管的转移电导，检测出存储于上述晶体管内的信息。
73.如权利要求72所述的晶体管，其特征在于，
对上述强磁性半导体层施加偏压，使得在上述源和上述漏中上述强磁性半导体层成为常磁性状态，通过对上述强磁性半导体层施加磁场使成为常磁性状态的上述强磁性半导体层的磁化方向改变后，在继续施加磁场的状态下，通过切断上述源与上述漏的上述偏压的施加，或施加使上述强磁性半导体层返回到强磁性状态那种程度的偏压，借助于使上述强磁性半导体层成为强磁性状态来改写信息。
74.如权利要求72所述的晶体管，其特征在于，
对上述强磁性半导体层施加偏压，使得在上述源和上述漏中上述强磁性半导体层成为矫顽力足够小的强磁性状态，通过对上述强磁性半导体层施加磁场使成为矫顽力足够小的强磁性状态的上述强磁性半导体层的磁化方向改变后，在维持施加磁场的状态下，通过切断上述源与上述漏的上述偏压的施加，或施加使上述强磁性半导体层返回到强磁性状态那种程度的偏压，借助于使上述强磁性半导体层成为矫顽力大的强磁性状态来改写信息。
75.如权利要求72所述的晶体管，其特征在于，
对上述强磁性半导体层对上述源与上述漏施加偏压，以对上述强磁性半导体层消磁，通过对上述强磁性半导体层施加磁场，利用初始磁化状态，来改写信息。
76.如权利要求72所述的晶体管，其特征在于，
基于以上述源为基准，对上述漏和上述栅电极分别施加规定的电压时的流过上述漏与上述栅电极之间的电流的大小，进行信息的读出。
77.一种存储元件，其特征在于，
具有：权利要求35至76中的任意一项所述的晶体管；与上述栅电极连接的第1布线；与上述漏连接的第2布线；以及将上述源接地的第3布线。
78.如权利要求77所述的存储元件，其特征在于，
具有信息改写单元，其对上述第2布线与上述第3布线施加使上述强磁性半导体层从矫顽力大的强磁性状态成为常磁性状态那种程度的第1电压，使感生可改变上述强磁性半导体层的磁化方向那种程度的磁场的电流流过上述第1布线，通过切断上述第1电压，或施加使上述强磁性半导体层返回到强磁性那种程度的第2电压，使上述强磁性半导体层成为强磁性状态，来改写信息。
79.如权利要求77所述的存储元件，其特征在于，
具有信息改写单元，其对上述第2布线与上述第3布线施加使上述强磁性半导体层从矫顽力大的强磁性状态成为矫顽力足够小的强磁性状态那种程度的第1电压，使感生可改变上述强磁性半导体层的磁化方向那种程度的磁场的电流流过上述第1布线，通过切断上述第1电压，或施加使上述强磁性半导体层返回到强磁性那种程度的第2电压，使上述强磁性半导体层成为矫顽力大的强磁性状态，来改写信息。
80.如权利要求77所述的存储元件，其特征在于，
具有信息改写单元，其对上述第2布线与上述第3布线施加第1电压，使上述强磁性半导体层成为消磁状态，在切断上述第1施加电压后，通过使感生可利用初始磁化特性使上述强磁性半导体层磁化那种程度的磁场的电流流过上述第1布线，来改写信息。
81.如权利要求77所述的存储元件，其特征在于，
基于以上述第3布线为基准，对上述2布线和上述第1布线分别施加规定的电压时的流过上述2布线与上述第3布线之间的电流的大小，进行信息的读出。
82.一种存储电路，其特征在于，
具有：权利要求35至76中的任意一项所述的多个晶体管；将与从多个上述晶体管中选择的第1组晶体管的源共同接地的接地线；共同连接上述第1组晶体管的栅的字线；以及在与上述第1组晶体管的漏单个地连接的同时，共同连接包含不属于上述第1组的晶体管的第2组晶体管的漏的位线。
83.一种存储电路，其特征在于，
具有：权利要求35至76中的任意一项所述的多个晶体管；将属于由在一个方向延伸的多个上述晶体管构成的晶体管列的晶体管的源共同接地的接地线；共同连接属于上述晶体管列的晶体管的栅的字线；以及单个地连接上述晶体管列的漏的多条位线。
84.一种存储电路，其特征在于，
具有：被配置成矩阵状的权利要求35至76中的任意一项所述的多个晶体管；共同连接在列方向排列的多个上述晶体管的各自的源的多条接地线；共同连接在列方向排列的多个上述晶体管的各自的栅电极的多条字线；以及共同连接在行方向排列的多个上述晶体管的各自的漏的多条位线。
85.一种存储电路，其特征在于，
具有：权利要求35至76中的任意一项所述的相互邻接的第1和第2的2个晶体管；共同连接上述第1晶体管的栅电极与上述第2晶体管的栅电极的字线；与上述第1晶体管的漏连接的第1位线和与上述第2晶体管的漏连接的第2位线；第1和第2晶体管共同的源；以及作为将该共同的源接地的布线，在与上述位线正交的方向延伸的布线。
86.如权利要求83至85中的任意一项所述的存储电路，其特征在于，
具有信息改写单元，其对上述位线与上述接地线施加使上述强磁性半导体层从强磁性状态成为常磁性状态那种程度的第1电压，使感生可改变上述强磁性半导体层的磁化方向那种程度的磁场的电流流过上述字线，通过切断上述第1电压，或施加使上述强磁性半导体层返回到强磁性那种程度的第2电压，使上述强磁性半导体层成为强磁性状态，从而改写由上述字线和上述位线选择的选择晶体管的信息。
87.如权利要求82至85中的任意一项所述的存储电路或存储元件，其特征在于，
具有信息改写单元，其对上述位线与上述接地线施加使上述强磁性半导体层从矫顽力大的强磁性状态成为矫顽力足够小的强磁性状态那种程度的第1电压，使感生可改变上述强磁性半导体层的磁化方向那种程度的磁场的电流流过上述字线，通过切断上述第1电压，或施加使上述强磁性半导体层返回到强磁性那种程度的第2电压，使上述强磁性半导体层成为强磁性状态，从而改写由上述字线和上述位线选择的选择晶体管的信息。
88.如权利要求83至85中的任意一项所述的存储电路，其特征在于，
具有信息改写单元，其对上述位线与上述接地线施加使上述强磁性半导体层成为消磁状态那种程度的第1电压，在切断上述第1电压施加后，通过使感生可利用初始磁化特性使上述强磁性半导体层磁化那种程度的磁场的电流流过上述字线，来改写信息。
89.如权利要求82至85中的任意一项所述的存储电路，其特征在于，
基于以上述接地线为基准，对上位线和上述字线分别施加规定的电压时的流过上述位线与上述接地线之间的电流的大小，进行由上述字线和上述位线选择的选择晶体管的信息的读出。
90.一种存储电路，其特征在于，
具有：权利要求35至76中的任意一项所述的多个晶体管；将与从多个上述晶体管中选择的第1组晶体管的源共同接地的接地线；共同连接上述第1组晶体管的漏的位线；以及在与上述第1组晶体管的栅单个地连接的同时，共同连接包含不属于上述第1组的晶体管的第2组晶体管的栅的字线。
91.一种存储电路，其特征在于，
具有：权利要求35至76中的任意一项所述的多个晶体管；将属于由在一个方向延伸的多个上述晶体管构成的晶体管行的晶体管的源共同接地的接地线；共同连接属于上述晶体管行的晶体管的漏的位线；以及与上述晶体管行的栅单个地连接的多条字线。
92.一种存储电路，其特征在于，
具有：被配置成矩阵状的权利要求35至76中的任意一项所述的多个晶体管；共同连接在行方向排列的多个上述晶体管的各自的源的接地用的多条接地线；共同连接在列方向排列的多个上述晶体管的各自的栅电极的多条字线；以及共同连接在行方向排列的上述晶体管的各自的漏的多条位线。
93.一种存储电路，其特征在于，
具有：被配置成矩阵状的权利要求35至76中的任意一项所述的多个晶体管；共同连接在行方向排列的多个上述晶体管的各自的源的接地用的多条接地线；共同连接在列方向排列的多个上述晶体管的各自的栅电极的多条字线；以及共同连接在行方向排列的上述晶体管的各自的漏的多条位线，上述接地线之中与列方向邻接的接地线由共有化了的1条布线形成。
94.一种存储电路，其特征在于，
具有：权利要求35至76中的任意一项所述的相互邻接的第1和第2的2个晶体管；共同连接上述第1晶体管的栅电极与上述第2晶体管的栅电极的字线；与上述第1晶体管的漏连接的第1位线和与上述第2晶体管的漏连接的第2位线；第1和第2晶体管共同的源；作为将该共同的源接地的布线，在与上述位线平行的方向延伸的布线。
95.如权利要求90至94中的任意一项所述的存储电路，其特征在于，
具有信息改写单元，其对上述位线与上述接地线施加使上述强磁性半导体层从矫顽力大的强磁性状态成为常磁性状态那种程度的第1电压，使感生可改变上述强磁性半导体层的磁化方向那种程度的磁场的电流同时流过多条上述字线，通过切断上述第1电压，或施加使上述强磁性半导体层返回到强磁性那种程度的第2电压，使上述强磁性半导体层成为强磁性状态，从而一并改写在与上述位线和上述接地线连接的同时，还与流过了电流的多条上述字线连接的晶体管组的信息。
96.如权利要求90至94中的任意一项所述的存储电路，其特征在于，
具有信息改写单元，其对上述位线与上述接地线施加使上述强磁性半导体层从矫顽力大的强磁性状态成为矫顽力足够小的强磁性状态那种程度的第1电压，使感生可改变上述强磁性半导体层的磁化方向那种程度的磁场的电流同时流过多条上述字线，通过切断上述第1电压，或施加使上述强磁性半导体层返回到强磁性那种程度的第2电压，使上述强磁性半导体层成为强磁性状态，从而一并改写在与上述位线和上述接地线连接的同时，还与流过了电流的多条上述字线连接的晶体管组的信息。
97.如权利要求90至94中的任意一项所述的存储电路，其特征在于，
具有信息改写单元，其对上述接地线与上述位线施加第1电压，使上述强磁性半导体层成为消磁状态，在切断上述第1电压施加后，通过使感生可利用初始磁化特性使上述强磁性半导体层磁化那种程度的磁场的电流流过上述字线，来改写信息。
98.如权利要求90至93中的任意一项所述的存储电路，其特征在于，
基于以上述接地线为基准，对上位线和上述字线分别施加规定的电压时的流过上述位线与上述接地线之间的电流的大小，进行由上述字线和上述位线选择的选择晶体管的信息的读出。
99.如权利要求77至98中的任意一项所述的存储元件或存储电路，其特征在于，
具备包围上述字线或上述第1布线的外周的磁轭。
CN200480008988A 2003-03-31 2004-03-30 具有自旋相关转移特性的隧道晶体管及使用了它的非易失性存储器 Expired - Fee Related CN100589247C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003095600 2003-03-31
JP095600/2003 2003-03-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2007101658511A Division CN101159287B (zh) 2003-03-31 2004-03-30 具有自旋相关转移特性的隧道晶体管及使用了它的非易失性存储器

Publications (2)

Publication Number Publication Date
CN1768427A true CN1768427A (zh) 2006-05-03
CN100589247C CN100589247C (zh) 2010-02-10

Family

ID=33127442

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200480008988A Expired - Fee Related CN100589247C (zh) 2003-03-31 2004-03-30 具有自旋相关转移特性的隧道晶体管及使用了它的非易失性存储器
CN2007101658511A Expired - Fee Related CN101159287B (zh) 2003-03-31 2004-03-30 具有自旋相关转移特性的隧道晶体管及使用了它的非易失性存储器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2007101658511A Expired - Fee Related CN101159287B (zh) 2003-03-31 2004-03-30 具有自旋相关转移特性的隧道晶体管及使用了它的非易失性存储器

Country Status (7)

Country Link
US (2) US7397071B2 (zh)
EP (1) EP1610386A4 (zh)
JP (1) JP4500257B2 (zh)
KR (1) KR100737030B1 (zh)
CN (2) CN100589247C (zh)
TW (1) TWI311812B (zh)
WO (1) WO2004088753A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794812A (zh) * 2009-01-13 2010-08-04 三星电子株式会社 自旋场效应逻辑装置
US8269293B2 (en) 2007-11-09 2012-09-18 Samsung Electronics Co., Ltd. Spin transistor and method of operating the same
CN106531883A (zh) * 2016-12-30 2017-03-22 上海集成电路研发中心有限公司 Stt－mram存储单元

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7411235B2 (en) * 2004-06-16 2008-08-12 Kabushiki Kaisha Toshiba Spin transistor, programmable logic circuit, and magnetic memory
JP4528660B2 (ja) * 2005-03-31 2010-08-18 株式会社東芝 スピン注入ｆｅｔ
US7372674B2 (en) * 2005-07-22 2008-05-13 Hitachi Global Storage Technologies Netherlands B.V. Magnetic tunnel transistor with high magnetocurrent and stronger pinning
US20070064351A1 (en) * 2005-09-13 2007-03-22 Wang Shan X Spin filter junction and method of fabricating the same
JP4693634B2 (ja) * 2006-01-17 2011-06-01 株式会社東芝 スピンｆｅｔ
KR100832583B1 (ko) * 2007-01-04 2008-05-27 한국과학기술연구원 누설자장을 이용한 스핀 트랜지스터
KR100885184B1 (ko) 2007-01-30 2009-02-23 삼성전자주식회사 전기장 및 자기장에 의해 독립적으로 제어될 수 있는 저항특성을 갖는 메모리 장치 및 그 동작 방법
JP5072392B2 (ja) * 2007-03-08 2012-11-14 株式会社東芝 縦型スピントランジスタ及びその製造方法
JP4742276B2 (ja) * 2007-03-26 2011-08-10 国立大学法人東京工業大学 強磁性体の形成方法並びにトランジスタ及びその製造方法
KR100855105B1 (ko) * 2007-06-14 2008-08-29 한국과학기술연구원 수직자화를 이용한 스핀 트랜지스터
JP2009064826A (ja) * 2007-09-04 2009-03-26 Tdk Corp スピントランジスタ及びその製造方法
US20090141409A1 (en) * 2007-12-03 2009-06-04 Santos Tiffany S Spin filter spintronic devices
WO2009157101A1 (ja) * 2008-06-25 2009-12-30 富士電機ホールディングス株式会社 磁気メモリ素子とその駆動方法及び不揮発記憶装置
US7948045B2 (en) * 2008-08-18 2011-05-24 Seagate Technology Llc Magnet-assisted transistor devices
EP2190022B1 (en) * 2008-11-20 2013-01-02 Hitachi Ltd. Spin-polarised charge carrier device
EP2209123B1 (en) * 2009-01-14 2011-12-21 Hitachi, Ltd. Magnetoresistive memory
JP5075863B2 (ja) * 2009-03-24 2012-11-21 株式会社東芝 スピントランジスタ、このスピントランジスタを備えたリコンフィギャラブル論理回路および磁気メモリ
JP4908540B2 (ja) * 2009-03-25 2012-04-04 株式会社東芝 スピンｍｏｓｆｅｔおよびリコンフィギャラブルロジック回路
US8344433B2 (en) 2009-04-14 2013-01-01 Qualcomm Incorporated Magnetic tunnel junction (MTJ) and methods, and magnetic random access memory (MRAM) employing same
JP5326841B2 (ja) * 2009-06-10 2013-10-30 Ｔｄｋ株式会社 スピン伝導素子
JP2011243716A (ja) * 2010-05-18 2011-12-01 Toshiba Corp スピントランジスタ及び集積回路
FR2966636B1 (fr) * 2010-10-26 2012-12-14 Centre Nat Rech Scient Element magnetique inscriptible
WO2012072857A1 (en) * 2010-12-01 2012-06-07 Helsingin Yliopisto Modulation of magnetic properties of a substrate for electronic components
JP5665711B2 (ja) * 2011-09-26 2015-02-04 株式会社東芝 スピントランジスタおよびメモリ
JP2013089662A (ja) * 2011-10-14 2013-05-13 Renesas Electronics Corp 半導体装置
KR20140134068A (ko) * 2013-05-13 2014-11-21 에스케이하이닉스 주식회사 스핀 트랜지스터 및 이 스핀 트랜지스터를 포함하는 반도체 장치, 메모리 장치, 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
WO2015135156A1 (zh) * 2014-03-12 2015-09-17 中国科学院微电子研究所 一种对磁多畴态进行调控的方法
US9818744B2 (en) 2014-09-04 2017-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Leakage current suppression methods and related structures
CN104218043B (zh) * 2014-09-05 2018-03-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US9646666B2 (en) * 2015-02-02 2017-05-09 Globalfoundries Singapore Pte. Ltd. Voltage controlled spin switches for low power applications
US9589619B2 (en) * 2015-02-09 2017-03-07 Qualcomm Incorporated Spin-orbit-torque magnetoresistive random access memory with voltage-controlled anisotropy
CN105575895B (zh) * 2016-02-23 2018-01-23 广东工业大学 一种利用二维半导体制作场控带通晶体管阵列器件的方法
US10790635B2 (en) 2019-01-10 2020-09-29 Magtera, Inc. Technique of high-speed magnetic recording based on manipulating pinning layer in magnetic tunnel junction-based memory by using terahertz magnon laser
US10892602B1 (en) 2019-01-10 2021-01-12 Magtera, Inc. Tunable multilayer terahertz magnon generator
US10804671B1 (en) 2019-01-10 2020-10-13 Magtera, Inc. Terahertz magnon generator comprising plurality of single terahertz magnon lasers
US11162894B2 (en) 2019-01-10 2021-11-02 Magtera, Inc. Coherent terahertz magnon laser and coherent terahertz communication system

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3083547B2 (ja) * 1990-07-12 2000-09-04 株式会社日立製作所 半導体集積回路装置
US5659499A (en) * 1995-11-24 1997-08-19 Motorola Magnetic memory and method therefor
US5874760A (en) * 1997-01-22 1999-02-23 International Business Machines Corporation 4F-square memory cell having vertical floating-gate transistors with self-aligned shallow trench isolation
JP3556457B2 (ja) 1998-02-20 2004-08-18 株式会社東芝 スピン依存伝導素子とそれを用いた電子部品および磁気部品
US6069820A (en) * 1998-02-20 2000-05-30 Kabushiki Kaisha Toshiba Spin dependent conduction device
US6473336B2 (en) * 1999-12-16 2002-10-29 Kabushiki Kaisha Toshiba Magnetic memory device
JP3284239B2 (ja) * 2000-03-07 2002-05-20 東北大学長 スピン偏極伝導電子生成方法および半導体素子
JP2003078147A (ja) * 2001-08-31 2003-03-14 Canon Inc 電荷注入型スピントランジスタ
JP3621367B2 (ja) 2001-09-17 2005-02-16 株式会社東芝 スピントランジスタ
JP3797936B2 (ja) * 2002-01-29 2006-07-19 独立行政法人科学技術振興機構 磁性半導体を用いた円偏光スピン半導体レーザーおよびレーザー光の発生方法
JP4477305B2 (ja) * 2002-07-25 2010-06-09 独立行政法人科学技術振興機構 スピントランジスタ及びそれを用いた不揮発性メモリ
KR100492482B1 (ko) * 2002-09-04 2005-06-03 한국과학기술연구원 Ｐｅｍｂｅ로 제조된 상온 자성반도체 및 그 소자
JP2004153181A (ja) * 2002-10-31 2004-05-27 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
EP1603168B1 (en) * 2003-03-07 2017-01-11 Japan Science and Technology Agency Field-effect transistor with spin-dependent transmission characteristic with half-metal source and drain
US6753562B1 (en) * 2003-03-27 2004-06-22 Sharp Laboratories Of America, Inc. Spin transistor magnetic random access memory device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8269293B2 (en) 2007-11-09 2012-09-18 Samsung Electronics Co., Ltd. Spin transistor and method of operating the same
CN101855727B (zh) * 2007-11-09 2013-02-13 三星电子株式会社 自旋晶体管及其操作方法
CN101794812A (zh) * 2009-01-13 2010-08-04 三星电子株式会社 自旋场效应逻辑装置
US8791515B2 (en) 2009-01-13 2014-07-29 Samsung Electronics Co., Ltd. Spin field effect logic devices
CN101794812B (zh) * 2009-01-13 2014-08-20 三星电子株式会社 自旋场效应逻辑装置
CN106531883A (zh) * 2016-12-30 2017-03-22 上海集成电路研发中心有限公司 Stt－mram存储单元

Also Published As

Publication number Publication date
WO2004088753A1 (ja) 2004-10-14
KR20050116839A (ko) 2005-12-13
JP4500257B2 (ja) 2010-07-14
TWI311812B (en) 2009-07-01
US7397071B2 (en) 2008-07-08
EP1610386A1 (en) 2005-12-28
US20060118839A1 (en) 2006-06-08
EP1610386A4 (en) 2009-04-01
JPWO2004088753A1 (ja) 2006-07-06
CN101159287A (zh) 2008-04-09
TW200501408A (en) 2005-01-01
CN101159287B (zh) 2010-06-09
CN100589247C (zh) 2010-02-10
US7714400B2 (en) 2010-05-11
KR100737030B1 (ko) 2007-07-09
US20080308853A1 (en) 2008-12-18

Similar Documents

Publication Publication Date Title
CN1768427A (zh) 具有自旋相关转移特性的隧道晶体管及使用了它的非易失性存储器
CN1199274C (zh) 半导体存储装置
CN1215464C (zh) 磁记录装置及其制造方法
CN1713400A (zh) 自旋晶体管、可编程逻辑电路和磁存储器
CN1685526A (zh) 基于自旋滤波器效应的自旋晶体管和利用自旋晶体管的非易失存储器
US7439576B2 (en) Ultra-thin body vertical tunneling transistor
CN1430292A (zh) 磁开关元件和磁存储器
CN1389870A (zh) 磁阻元件、使用其的存储器元件以及相关记录/再现方法
CN1941175A (zh) 存储元件和存储器
CN1503229A (zh) 磁阻效应元件、磁存储器以及磁头
TW200908403A (en) Method and system for providing spin transfer tunneling magnetic memories utilizing non-planar transistors
CN1747059A (zh) 磁膜结构及其制造方法、半导体器件及其运行方法
CN101067967A (zh) 磁性存储装置
CN1967892A (zh) 存储元件和存储器
CN1670859A (zh) 包含磁致电阻元件的半导体存储装置及其制造方法
Sugahara et al. A spin metal-oxide-semiconductor field-effect transistor (spin MOSFET) with a ferromagnetic semiconductor for the channel
CN1384503A (zh) 磁阻元件,具有其的存储元件及使用该存储元件的存储器
CN1497601A (zh) 磁存储器件、写入磁存储器件的方法和从磁存储器件读出的方法
CN1495793A (zh) 磁随机存取存储器
CN1495929A (zh) 磁阻效应元件、磁存储器及其制造方法
CN1484245A (zh) 半导体集成电路器件
CN101079315A (zh) 存储器
CN1606094A (zh) 磁阻效应元件、磁存储单元及磁存储器
CN1757121A (zh) 具有自旋相关转移特性的场效应晶体管及使用了它的非易失性存储器
CN1292438C (zh) 具备磁隧道结的薄膜磁性体存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100210

Termination date: 20120330