CN1670859A - 包含磁致电阻元件的半导体存储装置及其制造方法 - Google Patents

包含磁致电阻元件的半导体存储装置及其制造方法 Download PDF

Info

Publication number
CN1670859A
CN1670859A CNA2005100548341A CN200510054834A CN1670859A CN 1670859 A CN1670859 A CN 1670859A CN A2005100548341 A CNA2005100548341 A CN A2005100548341A CN 200510054834 A CN200510054834 A CN 200510054834A CN 1670859 A CN1670859 A CN 1670859A
Authority
CN
China
Prior art keywords
mentioned
wiring
magnetoresistance element
interlayer dielectric
semiconductor storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100548341A
Other languages
English (en)
Other versions
CN100461293C (zh
Inventor
福住嘉晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1670859A publication Critical patent/CN1670859A/zh
Application granted granted Critical
Publication of CN100461293C publication Critical patent/CN100461293C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一种包含磁致电阻元件的半导体存储装置及其制造方法。该半导体存储装置包括：第一布线；第二布线；存储单元；以及接触栓塞。在层间绝缘膜中形成第一布线。在层间绝缘膜上形成第二布线。存储单元包含在第二布线上形成的第一铁磁性膜、在第一铁磁性膜上形成的隧道阻挡膜、以及在隧道阻挡膜上形成的第二铁磁性膜。在第一布线上形成接触栓塞，它连接第一布线和第二布线，其上表面位于比第二布线高的位置。

Description

包含磁致电阻元件的半导体 存储装置及其制造方法
(相关申请的交叉引用
本申请基于并要求以2004年3月18日提交的日本在先专利申请2004-77760为优先权，其全部内容在此引作参考)。
技术领域
本发明涉及半导体存储装置及其制造方法，例如涉及包含随机存取存储器(MRAM)的磁致电阻元件及其周围的结构。
背景技术
MRAM是作为信息的记录载体，利用铁磁性体的磁化方向能随时改写、保存、读出记录信息的固体存储器的总称。
MRAM的存储单元通常有将多个铁磁性体层叠起来的结构。使构成存储单元的多个铁磁性体的磁化的相对配置关系呈平行、或是反平行对应于二进制数据“1”、或“0”，进行信息的记录。利用电流磁场，使各存储单元的铁磁性体的磁化方向反转，进行数据的写入。
在目前正在进行实用化的讨论的MRAM中，存储单元中使用铁磁性体隧道结(以下简称MTJ)。这样的结构，例如在“IEEEInternational Solid-Circuits Conference 2000 Digest Papar”，TA7.2中有记载。MTJ主要由铁磁性层/绝缘层/铁磁性层构成的三层膜构成，电流将绝缘层作为隧道流过。结的电阻值与两个铁磁性金属层的磁化的相对角的余弦成正比变化，而且，在两个铁磁性层的磁化方向呈反平行的情况下，结的电阻值取极大值。这是隧道磁致电阻效应。作为MTJ的结构，有利用两个铁磁性体的矫顽力的差，保持数据的类型。另外，以改善磁场灵敏度或降低写入电流为目的，还有与一个铁磁性体相邻地配置反铁磁性体，使磁化方向固定的所谓的自旋阀结构的类型。这样的结构，例如在“Japanese Journal of AppliedPhysics”，1997年，36号，p.200中有记载。
可是，一般说来MTJ元件的形成中用的材料，由于蒸汽压低，所以加工时广泛地使用大功率的RIE。因此，对MTJ元件的电荷损伤成为严重的问题。
发明内容
根据本发明提供一种半导体存储装置，它包括：
在层间绝缘膜中形成的第一布线；
在上述层间绝缘膜上形成的第二布线；
包含在上述第二布线上形成的第一铁磁性膜、在上述第一铁磁性膜上形成的隧道阻挡膜、以及在上述隧道阻挡膜上形成的第二铁磁性膜的存储单元，以及
在上述第一布线上形成，连接上述第一布线和上述第二布线，其上表面位于比上述第二布线高的位置的接触栓塞。
根据本发明提供一种半导体存储装置的制造方法，该方法包括以下步骤：
在半导体基板上形成第一层间绝缘膜；
在上述第一层间绝缘膜上形成第一布线；
在上述第一层间绝缘膜上形成覆盖上述第一布线的第二布线；
在上述第二布线上形成第一铁磁性层；
形成上述第一铁磁性层上的隧道阻挡膜；
在上述隧道阻挡膜上形成第二铁磁性层；
对上述第一、第二铁磁性层及上述隧道阻挡膜进行构图，形成磁致电阻元件；
对上述第二布线进行构图；
在上述第一层间绝缘膜上形成至少覆盖上述第一、第二铁磁性层及上述隧道阻挡膜的侧面的第二层间绝缘膜；以及
在第一、第二层间绝缘膜内形成连接上述第一布线和第二布线的接触栓塞。
附图说明
图1是本发明的第一实施方式的MRAM的框图；
图2是本发明的第一实施方式的MRAM的平面图；
图3是沿图2中的3-3线方向的剖面图；
图4是图3中的局部区域的放大图；
图5至图13是依次表示本发明的第一实施方式的MRAM的第一至第九制造工序的剖面图；
图14是本发明的第一实施方式的第一变形例的MRAM的剖面图；
图15是本发明的第一实施方式的第一变形例的MRAM的一部分制造工序的剖面图；
图16至图19是依次表示本发明的第一实施方式的第二变形例的MRAM的第一至第四制造工序的剖面图；
图20是本发明的第二实施方式的MRAM的剖面图；
图21是局部区域的放大图；
图22是本发明的第二实施方式的MRAM的第一制造工序的剖面图及平面图；
图23是本发明的第二实施方式的MRAM的第二制造工序的剖面图；
图24是本发明的第二实施方式的MRAM的第三制造工序的剖面图及平面图；
图25是本发明的第二实施方式的第一变形例的MRAM的剖面图；
图26及图27是依次表示本发明的第二实施方式的第一变形例的MRAM的第一、第二制造工序剖面图；
图28是本发明的第三实施方式的MRAM的剖面图；
图29是图28中的局部区域的放大图；
图30至图33是依次表示本发明的第三实施方式的MRAM的第一至第四制造工序的剖面图；
图34至图36分别是本发明的第三实施方式的第一至第三变形例的MRAM的剖面图；
图37是本发明的第四实施方式的MRAM的剖面图；
图38是图37中的局部区域的放大图；
图39至图42是依次表示本发明的第四实施方式的MRAM的第一至第四制造工序的剖面图；
图43是本发明的第四实施方式的MRAM的一部分制造工序的剖面图；
图44至图46分别是本发明的第四实施方式的第一至第三变形例的MRAM的剖面图；
图47是本发明的第五实施方式的MRAM的框图；
图48是本发明的第五实施方式的MRAM的剖面图；
图49是本发明的第五实施方式的MRAM的一部分制造工序的剖面图；
图50及图51是本发明的第五实施方式的第一、第二变形例的MRAM的框图；
图52是本发明的第六实施方式的MRAM的框图；
图53是本发明的第六实施方式的MRAM的剖面图；
图54及图55分别是本发明的第六实施方式的第一及第二变形例的MRAM的框图；
图56是包含本发明的第一至第六实施方式的第一变形例的MRAM的磁致电阻元件的剖面图；
图57是包含本发明的第一至第六实施方式的第二变形例的MRAM的磁致电阻元件的剖面图；
图58是包含本发明的第一至第六实施方式的第三变形例的MRAM的磁致电阻元件的剖面图；
图59是包含本发明的第一至第六实施方式的第四变形例的MRAM的磁致电阻元件的剖面图；
图60及图61是包含本发明的第一至第六实施方式的第一变形例的MRAM的磁致电阻元件的一部分制造工序的剖面图；
图62是包含本发明的第一至第六实施方式的MRAM的调制解调器的框图；
图63是包含本发明的第一至第六实施方式的MRAM的携带电话终端的框图；
图64是包含本发明的第一至第六实施方式的MRAM的卡的框图；
图65是转印包含本发明的第一至第六实施方式的MRAM的卡中的数据的转印装置的俯视图；
图66是转印包含本发明的第一至第六实施方式的MRAM的卡中的数据的转印装置的剖面图；
图67是转印包含本发明的第一至第六实施方式的MRAM的卡中的数据的转印装置的剖面图；
图68是转印包含本发明的第一至第六实施方式的MRAM的卡中的数据的转印装置的剖面图。
具体实施方式
用图1说明本发明的第一实施方式的半导体存储装置及其制造方法。图1是本实施方式的MRAM的框图。
如图所示，MRAM10包含：存储单元阵列11、列译码器12、13、读出放大器14、位线驱动器15、16、行译码器17、18、选择用字线驱动器19、写入字线驱动器20、以及电流吸收器(sink)21。
存储单元阵列11具有被配置成矩阵状的多个[(m+1)×(n+1)个，其中m、n是自然数，图1中只示出了(3×3)个]存储单元MC。各个存储单元MC分别包含磁致电阻元件30及开关晶体管31。磁致电阻元件30例如是MTJ元件。磁致电阻元件30的一端连接在位线BL0～BLn中的任一条线上，另一端连接在开关晶体管31的电流路径的一端上。开关晶体管31的栅连接在选择用字线SWL0～SWLm中的任一条线上，电流路径的另一端连接在接地电位上。而且，写入字线WWL0～WWLm中的任一条接近磁致电阻元件30设置。配置在同一行上的存储单元的开关晶体管31的栅共同连接在选择用字线SWL0～SWLm中的任一条线上。另外，写入字线WWL0～WWLm中的任一条都配置在同一行上配置的存储单元的磁致电阻元件30的附近。另外，配置在同一列上的存储单元的磁致电阻元件30的一端共同连接在位线BL0～BLn中的任一条上。另外，写入字线WWL0～WWLm和位线BL0～BLn互相交叉配置。
列译码器12、13对列地址信号进行译码，获得列地址译码信号。
位线驱动器15、16具有作为电流源或电流吸收器两者中的任一者的功能。写入时，在位线驱动器15、16中的一者具有作为电流源的功能的情况下，另一者具有作为电流吸收器的功能。而且，具有作为电流源的功能的一者根据列地址译码信号，选择任一条位线，将电流供给选择位线BL。而且，从电流源供给的电流流入电流吸收器。通过位线驱动器15、16中的任一者供给电流，能控制存储单元的写入数据。
行译码器17、18对行地址信号进行译码，获得行地址译码信号。
写入时及读出时，选择用字线驱动器19根据行地址译码信号，选择选择用字线SWL0～SWLm中的任一条。然后，将电压供给所选择的选择用字线。
写入字线驱动器20根据行地址译码信号，选择任一条写入字线。然后，将写入电流供给选择写入字线。该电流通过选择存储单元附近流入电流吸收器21。另外，也可以这样构成：在通过流入写入字线的电流控制写入数据的情况下，写入字线驱动器20及电流吸收器21互相具有作为电流源及电流吸收器两者中的任一者的功能。
读出放大器14将从行译码器17、18及列译码器12、13选择的存储单元中读出的数据放大。
其次，用图2说明存储单元阵列11的平面图形。
图2是存储单元阵列11的平面图，为了简单，图中省略了开关晶体管。另外，图中所示的方向分别定义为困难轴方向及容易轴方向。
如图所示，沿困难轴方向设置(1+n)条位线BL0～BLn(图2中只示出了位线BL0～BL2)，沿着与困难轴方向正交的容易轴方向设置(1+m)条写入字线WWL0～WWLm(图2中只示出了写入字线WWL0～WWL3)。而且，在位线BL0～BLn和写入字线WWL0～WWLm的交点部分配置磁致电阻元件30。位线BL0～BLn与磁致电阻元件30的一端导电性地连接。另一方面，写入字线WWL0～WWLm与磁致电阻元件30的一端电气分离，且接近地配置。
磁致电阻元件30具有纵向沿容易轴方向、横向沿困难轴方向的大致长方形的形状。磁致电阻元件的形状不限于长方形，例如也可以呈纵轴沿容易轴方向的椭圆形等。而且，磁致电阻元件30的另一端通过金属布线层32及接触栓塞CP，连接在开关晶体管31(图中未示出)上。
其次，用图3说明存储单元阵列11的断面结构。图3是沿图2中的3-3线的剖面图。
如图所示，在p型半导体基板33中形成元件分离区STI，在由元件分离区包围周围形成的元件区AA内，形成开关晶体管31。开关晶体管31包含：在半导体基板33的表面内形成的杂质扩散层34、图中未示出的栅绝缘膜、以及栅电极35。栅电极35是具有作为选择用字线SWL0～SWLm中的任一条的功能的电极，沿容易轴方向(与纸面垂直的方向)呈条带状形成。
再在半导体基板33上形成层间绝缘膜36。层间绝缘膜36将开关晶体管31覆盖起来，再在层间绝缘膜36内形成接触栓塞37、38。接触栓塞37、38分别连接在开关晶体管31的杂质扩散层34的一部分(源区)及另一部分(漏区)上。
在层间绝缘膜36上形成分别连接在接触栓塞37、38上的金属布线层39、40。金属布线层39连接在接地电位上，通过接触栓塞37将接地电位供给开关晶体管31的源区。另外，在层间绝缘膜36上形成层间绝缘膜41。层间绝缘膜41将金属布线层39、40覆盖起来，再在层间绝缘膜41内形成接触栓塞42。接触栓塞42连接在金属布线层40上。
在层间绝缘膜41上形成连接在接触栓塞42上的金属布线层43、与金属布线层43电气分离的金属布线层44。金属布线层44是具有作为写入字线WWL0～WWLm中的任一条的功能的层，沿容易轴方向呈条带状形成。另外，金属布线层44分别与导电性地连接的开关晶体管31的栅电极35大致重叠地形成。另外，在层间绝缘膜41上形成层间绝缘膜45。层间绝缘膜45将金属布线层43、44覆盖起来，再在层间绝缘膜45内形成接触栓塞46。接触栓塞46与金属布线层43连接。
在层间绝缘膜45上形成与接触栓塞46连接的金属布线层32。金属布线层32是具有作为引出布线的功能的层，例如由依次形成了厚度为3nm的Ta层、厚度为30nm的Al层、以及厚度为30nm的Ta层的多层膜形成。再在非磁性导电膜32上形成磁致电阻元件30。磁致电阻元件30与金属布线层44将层间绝缘膜45及金属布线层32夹在中间重叠地形成。磁致电阻元件30是具有用磁性体膜将绝缘膜夹在中间的结构的例如MTJ元件。即，在金属布线层32上形成磁性体膜47，在磁性体膜47上设置绝缘膜48，在绝缘膜48上设置磁性体膜49。这些磁性体膜47、49、以及绝缘膜48形成MTJ元件。沿着预定的方向设定磁性体膜49的磁化方向。在它上面，使磁性体膜47的磁化方向相对于磁性体膜49平行、或反平行，形成两种状态，写入数据“0”或数据“1”。即，磁性体膜49具有作为固定层的功能，例如由依次形成了由厚度为3nm的坡莫合金(Py：NiFe合金)形成的籽晶层(或缓冲层)、由厚度为15nm的IrMn形成的反铁磁性层、以及厚度为5nm的CoFe层形成的固定铁磁性层的层叠膜形成。绝缘膜48具有作为隧道阻挡膜的功能，例如由厚度为1～1.5nm左右的Al2O3层构成。磁性体膜47具有作为记录层的功能，例如由依次形成了厚度为4nm的CoFe层34、厚度为20nm的Py层35的层叠膜形成。
另外，在层间绝缘膜45上形成层间绝缘膜50。层间绝缘膜50将金属布线层32及磁致电阻元件30的周边覆盖起来。再在层间绝缘膜50上与磁性体膜49相连接地形成金属布线层51。金属布线层51是具有作为位线BL0～BLn中的任一条的功能的层，沿困难轴方向(纸面内的左右方向)呈条带状形成。
如上处理后，形成了MRAM的存储单元阵列11。另外，在磁性体膜49上也可以形成例如依次形成了厚度为20nm的Ta层、厚度为50nm的Al层、以及厚度为10nm的Ta层的盖层。
图4是图3中的局部区域的放大图，是表示层间绝缘膜41的上一阶层区域的剖面图。如图所示，贯通金属布线层32，在层间绝缘膜45、50内形成接触栓塞46。而且接触栓塞46的上表面位于比金属布线层32的上表面高出d1高度的位置。
其次，用图5至图13说明上述构成的MRAM10的制造方法。图5至图13是依次表示本实施方式的MRAM10的制造工序的剖面图。
首先，如图5所示，在半导体基板33内形成元件分离区STI。然后，在由元件分离区STI包围的元件区AA上，用众所周知的方法形成选择晶体管31。沿容易轴方向呈条带状形成选择晶体管31的栅电极35。其次在半导体基板33上形成层间绝缘膜36。层间绝缘膜36覆盖选择晶体管31。此后，在层间绝缘膜36内形成接触栓塞37、38。接触栓塞37、38分别连接在选择晶体管的源区及漏区34上。
然后，在层间绝缘膜36上形成金属布线层39、40。金属布线层39、40分别连接在接触栓塞37、38上。然后在层间绝缘膜36上形成层间绝缘膜41。接着，在层间绝缘膜41内形成接触栓塞42。接触栓塞42连接在金属布线层40上。
然后，在层间绝缘膜41上形成金属布线层43、44。金属布线层43连接在接触栓塞42上。金属布线层44，与金属布线层43分离，沿容易轴方向呈条带状形成，而且，位于栅电极35的正上方。此后，在层间绝缘膜41上形成层间绝缘膜45。层间绝缘膜45覆盖金属布线层43、44。
然后，如图6所示，用例如溅射法依次形成金属布线层32、铁磁性层47、隧道阻挡膜48、以及铁磁性层49。
然后，如图7所示，用光刻技术、以及RIE(反应离子蚀刻)法或Ar离子切削法，对铁磁性层47、49、以及隧道阻挡膜48进行构图。其结果，在每一个存储单元中形成分离的磁致电阻元件30。
接着，如图8所示，用光刻技术、以及RIE法或离子切削法，对金属布线层32进行刻蚀，形成如图所示的引出布线32。
然后，如图9所示，在层间绝缘膜45上形成层间绝缘膜50。层间绝缘膜50覆盖磁致电阻元件30及引出布线32。
然后，如图10所示，用光刻技术、以及例如RIE法等各向异性刻蚀法，形成接触孔80。接触孔80贯通层间绝缘膜50及引出布线32，到达金属布线层43。即，金属布线层43的上表面在接触孔80的底部上露出，引出布线32的侧面在侧面的一部分上露出。
然后，如图11所示，在层间绝缘膜50上、以及在接触孔80的侧面及底面上，例如用溅射法形成阻挡金属层52。由例如TiN层形成阻挡金属层52。接着，在阻挡金属层52上，用例如溅射法形成导电层53。导电层53将接触栓塞51埋入内部，例如由Al层形成。
然后，如图12所示，例如用RIE法，对阻挡金属层52及导电层53进行刻蚀，只残留在接触孔80内。其结果，如图所示，贯通引出布线32、上表面位于比引出布线32的上表面高的位置的接触栓塞46已完成。
然后，在层间绝缘膜50上形成层间绝缘膜54，将接触孔80内的接触栓塞46上方的区域埋入。然后，利用将磁致电阻元件30用作塞子的CMP(化学机械抛光)，对层间绝缘膜54、50进行研磨，获得图13所示的结构。
此后，形成具有作为位线功能的金属布线层等，完成了图3所示的结构。
如果采用本实施方式的MRAM及其制造方法，则能获得下述效果(1)。即
(1)能保护磁致电阻元件免受电荷损伤。
以下详细说明这一点。加工磁致电阻元件时，用大功率的RIE。于是，半导体芯片被暴露在等离子体中，电荷滞留在其表面上。由于该电荷的作用，大电流流过磁致电阻元件，其结果磁致电阻元件有可能被破坏。
可是如果是本实施方式的结构，则在形成了磁致电阻元件30之后，形成导电性地与磁致电阻元件30和半导体基板33连接的接触栓塞46。因此，在磁致电阻元件30的形成时刻，不存在从磁致电阻元件30到达半导体基板33的电流通路。因此，能防止由于形成磁致电阻元件30时使用的大功率RIE而滞留的电荷贯通该隧道阻挡膜48流过磁致电阻元件30。其结果，制造时能抑制由于等离子体损伤而破坏磁致电阻元件。
图14是本实施方式的第一变形例的MRAM的剖面图。如图所示，本变形例的MRAM10还包含在磁致电阻元件30的侧壁上形成的绝缘膜55。在图14中，在磁致电阻元件30的侧壁上及上表面上、以及引出布线32上形成绝缘膜55。可是，也可以至少在磁致电阻元件30的侧面上形成。另外在图14中，虽然在成为位线的金属布线层51和磁致电阻元件30之间存在绝缘膜55，但金属布线层51和磁致电阻元件30被导电性地连接起来。因此，在磁致电阻元件30的上表面上也可以不存在绝缘膜55，另外，除了一部分区域以外，磁致电阻元件30和金属布线层51通过该区域连接起来。
其次，用图15说明本变形例的MRAM的制造方法。图15是本变形例的MRAM的制造工序的一部分的剖面图。
首先通过在上述第一实施方式中说明的工序，获得图7所示的结构。然后如图15所示，在金属布线层32上，覆盖着磁致电阻元件30形成绝缘膜55。例如用Al2O3膜形成绝缘膜55。例如用CVD(化学汽相淀积)法形成Al2O3膜。另外，例如用溅射法等形成Al层，通过使Al层氧化来形成。
此后，通过用图8说明的构图工序，对绝缘膜55和金属布线层32进行刻蚀。此后，进行到图12所示的工序，在图13所示的工序中，将磁致电阻元件30的上表面上的绝缘膜55的全部或一部分除去。
如果采用本变形例的结构，除了上述的效果(1)以外，还能一并获得下述的效果(2)、(3)。即，
(2)能提高MRAM的产品合格率。以下说明这一点。
首先，在磁致电阻元件27的侧面、即在铁磁性层47、49及隧道阻挡膜48的侧面上形成绝缘膜55。在通过使在磁致电阻元件30的侧壁上形成的Al层氧化来形成该绝缘膜55的情况下，例如在用图7说明的Ar离子切削工序(或RIE工序)中，在磁致电阻元件30的周围即使存在残渣，也能防止铁磁性层47和铁磁性层49之间短路。其结果，能提高MRAM的产品合格率，特别是在大规模的MRAM中效果显著。
另外，通过形成绝缘膜55，能抑制短路的发生，所以不需要进行图7中的Ar离子切削或从斜向进行RIE。即，能以大致垂直于半导体基板表面的入射角进行Ar离子切削或RIE。因此，磁致电阻元件30的侧面相对于半导体基板表面大致垂直。其结果，能抑制相邻的磁致电阻元件30之间的短路的发生，有助于提高MRAM的产品合格率。
另外，在通过使在磁致电阻元件30的侧壁上形成的Al层氧化来形成绝缘膜55的情况下，从Al层的外侧面慢慢地进行氧化。然后，最终使Al层全部氧化，形成Al2O3层55。这时，氧还被导入作为隧道阻挡膜48的Al2O3层的端部。该加工时，隧道阻挡膜48由于Ar离子切削或RIE而受到损伤。其结果，有时氧会损伤隧道阻挡膜48的端部。因此，Al2O3层55的绝缘性显著地丧失，铁磁性层47和铁磁性层48之间有可能短路。可是如果是本变形例的制造方法，则使Al层氧化时，氧也被导入隧道阻挡膜48的端部。因此，Al2O3层55保持充分的绝缘性。即，能使铁磁性层47和铁磁性层48之间在电气上充分地分离。即，能防止磁致电阻元件30内的短路的发生，能提高MRAM的产品合格率。
(3)能提高MRAM的工作可靠性。以下说明这一点。
如果是本变形例的制造方法，则能以大致垂直于半导体基板表面的入射角进行用图7说明的Ar离子切削或RIE工序。因此，能抑制对每个磁致电阻元件写入时所需要的电流值的离散。其结果，能增大MRAM的写入工作的容限，能提高MRAM工作的可靠性。
另外，容易控制记录层47相对于固定层49沿横向的扩展幅度。因此，能降低来自记录层47的漏磁场等对每个磁致电阻元件产生的影响的离散。其结果，能增大MRAM的写入工作的容限，能提高MRAM工作的可靠性。
图16至图19是依次表示上述第一实施方式的第二变形例的MRAM的制造方法的剖面图。本变形例是表示接触栓塞46的形成方法与上述第一实施方式不同的方法。
首先由在第一实施方式中说明的工序，获得图9所示的结构。然后如图16所示，利用将铁磁性层49用作塞子的CMP法，研磨层间绝缘膜50，进行平坦化。然后，如图17所示，利用光刻技术和RIE法等，形成接触孔80。接触孔80的形成方法与用图10说明的相同。然后如图18所示，在层间绝缘膜50上形成阻挡金属膜52及导电层53，将接触孔80埋入。该工序与用图11说明的相同。然后如图19所示，利用用图12说明的工序，只在接触孔80内残留阻挡金属膜52及导电层53。此后，形成埋入接触孔80而且覆盖铁磁性层49的上表面的层间绝缘膜。
也可以利用上述的方法形成接触栓塞46。
其次，用图20、图21说明本发明的第二实施方式的半导体存储装置及其制造方法。图20是本实施方式的MRAM的剖面图，表示沿图2中的3-3线方向的结构。另外，图21是图20中的一部分区域的放大图，是表示图20中的层间绝缘膜41的上一阶层区域的剖面图。本实施方式是在上述第一实施方式中，在铁磁性层49的上表面上形成了台阶的实施方式。
如图所示，在第一实施方式中说明的结构中，包含本实施方式的MRAM10的磁致电阻元件30在其上表面上有台阶。即，除了磁致电阻元件30的铁磁性层49的一部分以外，其他区域位于较低的位置。台阶的大小为d2。另外，相邻的磁致电阻元件30这样配置：与接触栓塞46相对的侧面之间相对，另外与接触栓塞46相对的面的相反侧的侧面之间相对。而且，在与接触栓塞46相对的面的相反侧的侧面一侧形成铁磁性层49上设的台阶。另外，在磁致电阻元件30中，与接触栓塞46相对的面相反侧的侧面与引出布线32的侧面一致，即位于同一面上。
其次，用图22至图24说明本实施方式的MRAM10的制造方法。图22至图23是表示本实施方式的MRAM10的制造工序的剖面图，在图22及图24中还一并示出了对应的平面图。
首先由在第一实施方式中说明的工序，获得图7所示的结构。其次，将光刻胶56涂敷在金属布线层32上。然后，利用光刻技术，如图22所示对光刻胶56进行构图。如图所示，光刻胶56的图形的困难轴方向的一端，位于应形成引出布线32的一端，另一端位于磁致电阻元件30上。即，在上述第一实施方式中，在图8所示的引出布线加工工序中，光刻胶至少在困难轴方向上将磁致电阻元件30完全覆盖。与此不同，在本实施方式中如图22所示，光刻胶56在困难轴方向上不完全覆盖磁致电阻元件30，从上面看，呈铁磁性层49从光刻胶56露出的形状。
其次，如图23所示，用RIE法或离子切削法，对金属布线层32进行刻蚀，形成引出布线32。这时，光刻胶56及磁致电阻元件30具有作为金属布线层32的刻蚀掩模的功能。因此，在磁致电阻元件30中，在与引出布线32的侧面位于同一面上，形成与接触栓塞46相对的面相反侧的侧面。
其次，通过灰化(ashing)等将光刻胶56除去，获得图24所示的结构。在铁磁性层49中光刻胶56上未覆盖的区域被暴露在RIE法或离子切削中，所以其一部分被刻蚀。因此，在铁磁性层49的上表面上形成高度为d2的台阶。
此后进行在第一实施方式中说明的图9以后的工序，完成图20及图21所示的MRAM。
如果采用本实施方式的MRAM及其制造方法，则除了在上述第一实施方式中说明的效果(1)以外，还能获得下述的效果(4)、(5)。
(4)能保护磁致电阻元件免受电荷损伤。以下说明这一点。
层间绝缘膜50的形成，通常，例如用等离子体CVD法等来形成。可是，如果相邻的磁致电阻元件30的间隔窄，相邻的磁致电阻元件30之间的区域的纵横比增大，则难以用等离子体CVD法等来形成层间绝缘膜50。更具体地说，难以用层间绝缘膜50将相邻的磁致电阻元件30之间的区域埋入。因此，为了将相邻的磁致电阻元件30之间的区域完全埋入，有必要使用功率更高的HDP(高密度等离子体)法等。可是如果是该方法，则电荷更容易滞留在半导体晶片上。因此，磁致电阻元件容易受到电荷损伤。
可是如果是本实施方式的结构，则如图21所示，相邻的磁致电阻元件30的铁磁性层49的一部分被刻蚀。更详细地说，在铁磁性层49中互相相对的区域被刻蚀。其结果，能缩小相邻的磁致电阻元件30之间的区域的纵横比。其结果，该区域由层间绝缘膜50进行的埋入变得容易了，不采用HDP法等能力更强的等离子体的薄膜形成方法就能完成。因此，能保护磁致电阻元件30免受电荷损伤。
(5)能使MRAM的存储单元的尺寸小型化。以下说明这一点。
如果是本实施方式的结构，则磁致电阻元件30的一部分具有作为引出布线32形成用的掩模的功能。因此，引出布线32的困难轴方向的一端与磁致电阻元件30的侧面一致。因此，与上述第一实施方式相比，相邻的磁致电阻元件30之间不存在多余的引出布线32。因此，如图21所示，能使相邻的磁致电阻元件30之间的距离d3比上述第一实施方式的情况窄。因此，能减少各个存储单元的占有面积，能使MRAM小型化。另外，即便使磁致电阻元件30之间的距离窄，如上述的效果(4)中所述，层间绝缘膜50的埋入也容易。
图25是上述第二实施方式的第一变形例的MRAM的剖面图。如图所示，本变形例的MRAM10是在上述第二实施方式中说明的结构中，如在第一实施方式的第一变形例中所述，在磁致电阻元件30的侧面上形成绝缘膜55的例子。
其次，用图26、图27说明本变形例的MRAM10的制造方法。图26、图27是本变形例的MRAM的制造工序的一部分的剖面图，
首先由在第一实施方式的第一变形例中说明的工序，获得图15所示的结构。然后，如图26所示，通过用图22说明的工序，涂敷光刻胶56。然后如图27所示，通过用图23说明的工序，对金属布线层32进行构图。这时，未被光刻胶56覆盖的区域的绝缘膜55及铁磁性层49的一部分也被刻蚀。此后通过灰化等，将光刻胶56除去，实施在第一实施方式中说明的图9以后的工序。
如果采用本变形例，则除了在第二实施方式中说明的效果(4)、(5)以外，还能一并获得在第一实施方式中说明的效果(1)至(3)。另外，在本实施方式中，也能采用在第一实施方式的第二变形例中说明的制造方法。
其次，用图28、图29说明本发明的第三实施方式的半导体存储装置及其制造方法。图28是本实施方式的MRAM的剖面图，表示沿图2中的3-3线方向的结构。另外图29是图28中的一部分区域的放大图，是表示图28中的层间绝缘膜41的上一阶层区域的剖面图。本实施方式是在上述第一实施方式中，在引出布线32的上表面上也进行接触栓塞46和引出布线32的接触。
如图所示，在第一实施方式中说明的结构中，接触栓塞46与引出布线32不仅在其侧面、而且在上表面上也接触。更具体地说，接触栓塞46的直径在比引出布线32低的位置为d4，在比引出布线高的位置为比d4大的d5。而且，接触栓塞46在其直径为d5的区域中，与引出布线32的上表面接触。
其次，用图30至图33说明本实施方式的MRAM10的制造方法。图30至图33是依次表示本实施方式的MRAM10的制造方法的剖面图。
首先由在上述第一实施方式中说明的工序，获得图9所示的结构。其次采用光刻技术和RIE，在层间绝缘膜57中形成接触孔57。接触孔57的直径为d4，位于金属布线层43的正上方形成，其底部位于引出布线层32中。即，接触孔57贯通层间绝缘膜50，而且引出布线32的一部分也被刻蚀。因此，引出布线32的上表面在接触孔57的底部露出。另外接触孔57也可以形成得不仅贯通层间绝缘膜57，而且还贯通引出布线32。这时，层间绝缘膜45在接触孔57的底面露出。
其次，通过CDE(化学干法蚀刻)法等各向同性的刻蚀，对接触孔57的侧面进行刻蚀。其结果，接触孔的直径扩大到d5。与此同时，在接触孔57的底面露出的引出布线32也被刻蚀，层间绝缘膜45在接触孔的底面露出。
然后，如图32所示，采用光刻技术和RIE法，形成从接触孔57的底面贯通层间绝缘膜45，到达金属布线层43的接触孔58。这时，引出布线32具有作为掩模的功能。其结果，接触孔58的直径为d4。
然后，如图33所示，形成接触栓塞46，将接触孔58完全埋入，而且将接触孔57的一部分埋入。
此后，实施在第一实施方式中说明的图13中的工序，完成图28及图29所示的MRAM。
如果采用本实施方式的MRAM及其制造方法，则除了在第一实施方式中说明的效果(1)以外，还能获得下述的效果(6)。
(6)能降低MRAM的接触电阻。即，如果是本实施方式的结构，则接触栓塞46接触在引出布线32的侧面及上表面上。因此，接触栓塞46和引出布线32之间的接触面积与第一实施方式相比增大，能降低两者的接触电阻。其结果，能提高MRAM的工作可靠性。
图34是上述第三实施方式的第一变形例的MRAM的剖面图。如图所示，本变形例的MRAM10是在上述第三实施方式中说明的结构中，如在第一实施方式的第一变形例中所述，在磁致电阻元件30的侧面上也形成绝缘膜55。
本变形例的MRAM能这样获得：用在第一实施方式中说明的方法形成了绝缘膜5后，用在上述第三实施方式中说明的方法形成接触栓塞46。
如果采用本变形例，则除了在第三实施方式中说明的效果(6)以外，还能一并获得在第一实施方式中说明的效果(1)至(3)。
图35是上述第三实施方式的第二变形例的MRAM的剖面图。如图所示，本变形例的MRAM10是在上述第三实施方式中说明的结构中，如在第二实施方式中所述，在铁磁性层49的上表面上形成台阶。
本变形例的MRAM能这样获得：用在第二实施方式中说明的方法形成了台阶后，用在上述第三实施方式中说明的方法形成接触栓塞46。
如果采用本变形例，则除了在第一实施方式中说明的效果(1)及在第三实施方式中说明的效果(6)以外，还能一并获得在第二实施方式中说明的效果(4)、(5)。
图36是上述第三实施方式的第三变形例的MRAM的剖面图。如图所示，本变形例的MRAM10是在上述第三实施方式中说明的结构中，如在第一实施方式的第一变形例中所述，在磁致电阻元件30的侧面上形成绝缘膜55，另外如在第二实施方式中所述，在铁磁性层49的上表面上形成台阶。
本变形例的MRAM能这样获得：用在第二实施方式中说明的方法形成了台阶后，用在第一实施方式中说明的方法形成绝缘膜55，此后，用在上述第三实施方式中说明的方法形成接触栓塞46。
如果采用本变形例，则能获得效果(1)至(6)。
另外，在本实施方式中，也能采用在第一实施方式的第二变形例中说明的制造方法。
其次，用图37及图38说明本发明的第四实施方式的半导体存储装置及其制造方法。图37是本实施方式的MRAM的剖面图，表示沿图2中的3-3线方向的结构。另外图38是MRAM的放大图，是表示图28中的层间绝缘膜41的上一阶层区域的剖面图，表示沿图2中的38-38线方向的结构。本实施方式是在上述第一实施方式中，在引出布线32的上表面及端部上也进行接触栓塞46和引出布线32的接触。
如图所示，在第一实施方式中说明的结构中，接触栓塞46接触引出布线32的端部及上表面。更具体地说，接触栓塞46的直径在比引出布线32低的位置为d4，在比引出布线高的位置为比d4大的d6。而且，接触栓塞46在其直径为d6的区域中，与引出布线32的上表面接触。另外接触栓塞46在其直径为d4的区域中，与引出布线32的端面接触。
其次，用图39至图42说明本实施方式的MRAM10的制造方法。图39至图42是依次表示本实施方式的MRAM10的制造工序的剖面图。
首先由在上述第一实施方式中说明的工序，获得图7所示的结构。其次采用光刻技术和RIE，对金属布线层32进行构图，形成引出布线。这时，引出布线32形成得使其端部位于金属布线层43上。
然后，如图40所示，在层间绝缘膜45上形成层间绝缘膜50。
然后，如图41所示，采用光刻技术和RIE，形成贯通层间绝缘膜50、45的接触孔59。这时，与引出布线32具有选择比地进行RIE，而且，使其开口部重叠在引出布线32的端部上形成接触孔59。于是，如下进行RIE工序。即，首先在层间绝缘膜50内形成直径为d6的接触孔。接触孔的底面一旦到达引出布线32的位置，便在开口部的一部分区域内露出引出布线32的端部。因此，在接触孔底部上露出的引出布线32的正下方的区域中，不进行进一步刻蚀，在除此以外的区域中，进行层间绝缘膜45的刻蚀。即，在层间绝缘膜45内直至到达金属布线层43，形成从直径为d6的开口部开始，露出的引出布线32的面积小的、直径变为d4的接触孔。
然后，如图42所示，形成将接触孔59埋入的接触栓塞46。
此后，实施在第一实施方式中说明的图13中的工序，完成图28及图29所示的MRAM。
如果采用本实施方式的MRAM及其制造方法，则除了在上述第一实施方式中说明的效果(1)以外，还能获得下述效果(7)、(8)。
(7)能降低MRAM的接触电阻。即，如果是本实施方式的结构，则接触栓塞46接触引出布线32的侧面及上表面。因此，接触栓塞46和引出布线32之间的接触面积与上述第一实施方式相比增大，能降低两者的接触电阻。其结果，能提高MRAM的工作可靠性。
(8)能使MRAM的存储单元的尺寸小型化。以下说明这一点。
如果是本实施方式的结构，则接触栓塞46形成得与引出布线32的端面接触。因此，与上述第一实施方式相比，相邻的磁致电阻元件30之间不存在多余的引出布线32。因此，如图38所示，能使相邻的接触栓塞46之间的距离d7比上述第一实施方式的情况窄。因此，能减少各个存储单元的占有面积，能使MRAM小型化。
另外，如图43所示，形成接触孔59时，在用最小加工尺寸形成了引出布线32上方区域的开口部的直径d6的情况下，引出布线32下方区域的开口部的直径d4比最小加工尺寸还小。因此，能使MRAM的存储单元尺寸更小。
图44是上述第四实施方式的第一变形例的MRAM的剖面图。如图所示，本变形例的MRAM10是在上述第四实施方式中说明的结构中，如在第一实施方式的第一变形例中所述，在磁致电阻元件30的侧面上也形成绝缘膜55。
本变形例的MRAM能这样获得：用在第一实施方式的变形例中说明的方法形成了绝缘膜5后，用在上述第四实施方式中说明的方法形成接触栓塞46。
如果采用本变形例，则除了在第四实施方式中说明的效果(7)、(8)以外，还能一并获得在第一实施方式中说明的效果(1)至(3)。
图45是上述第四实施方式的第二变形例的MRAM的剖面图。如图所示，本变形例的MRAM10是在上述第四实施方式中说明的结构中，如在第二实施方式中所述，在铁磁性层49的上表面上形成台阶。
本变形例的MRAM能这样获得：用在第二实施方式中说明的方法形成了台阶后，用在上述第四实施方式中说明的方法形成接触栓塞46。
如果采用本变形例，则除了在第一实施方式中说明的效果(1)及在第四实施方式中说明的效果(7)、(8)以外，还能一并获得在第二实施方式中说明的效果(4)、(5)。
图46是上述第四实施方式的第三变形例的MRAM的剖面图。如图所示，本变形例的MRAM10是在上述第四实施方式中说明的结构中，如在第一实施方式的第一变形例中所述，在磁致电阻元件30的侧面上形成绝缘膜55，另外如在第二实施方式中所述，在铁磁性层49的上表面上形成台阶。
本变形例的MRAM能这样获得：用在第二实施方式中说明的方法形成了台阶后，用在第一实施方式中说明的方法形成绝缘膜55，此后，用在上述第四实施方式中说明的方法形成接触栓塞46。
如果采用本变形例，则能获得效果(1)至(5)、(7)、以及(8)。
另外，在本实施方式中，也能采用在第一实施方式的第二变形例中说明的制造方法。
其次，用图47说明本发明的第五实施方式的半导体存储装置，图47是本实施方式的MRAM的框图。本实施方式是在MRAM的制造工序中，将位线连接在接地电位上的实施方式。
如图所示，本实施方式的MRAM10是在上述第一实施方式中说明的图1所示的结构中，还包含开关组60。开关组60包含多个开关61，例如由耗尽(depletion)型MOS晶体管形成开关61。耗尽型MOS晶体管61设置在每一条位线BL0～BLn上。而且漏分别连接在位线BL0～BLn上，源连接在接地电位上。另外，MRAM通常工作时，耗尽型MOS晶体管呈截止状态的电位加在栅上。而且制造时特别是栅压不固定，所以形成沟道而呈导通状态。
图48是本实施方式的MRAM10的存储单元阵列11及开关组60的剖面图。关于存储单元阵列11的结构，在上述第一实施方式中已经说明过，所以其说明从略。因此，这里只说明开关组60的结构。另外，本实施方式的存储单元阵列的结构虽然举例说明了与第一实施方式同样的情况，但不用说也可以是第一实施方式的变形例、以及第二至第四实施方式及它们的变形例的结构。
如图所示，在p型半导体基板33上形成耗尽型MOS晶体管61。MOS晶体管61有：在半导体基板33的表面区域内形成的具有作为源及栅区功能的杂质扩散层62；以及在源·漏之间的半导体基板33上通过栅绝缘膜形成的栅电极64。MOS晶体管61的源区通过接触栓塞65及金属布线层67连接在接地电位上。另外MOS晶体管61的漏区通过接触栓塞66、69、71、73、以及金属布线层68、70、72，连接在位线51上。
如果是本实施方式的MRAM，则除了在上述第一至第四实施方式中说明的效果(1)至(8)以外，还能获得下述的效果(9)。
(9)能保护磁致电阻元件免受电荷损伤。以下说明这一点。
本实施方式的MRAM10当然在位线的上一阶层也有层间绝缘膜或金属布线层。而且，电流路径包含连接在位线和接地电位之间的耗尽型MOS晶体管61。耗尽型MOS晶体管61呈正常导通状态、即，正常时(栅压＝0V时)呈导通状态。因此，用等离子体对位线的上一阶层加工时，如图49所示，利用经由位线及耗尽型MOS晶体管61的通路，能使滞留在半导体晶片表面上的电荷逃逸到接地电位。因此，能防止由于电荷的作用致使电流流过磁致电阻元件的隧道阻挡膜，能保护磁致电阻元件免受电荷损伤。
图50、图51是上述第五实施方式的第一、第二变形例的MRAM的框图。如图所示，耗尽型MOS晶体管61的源区也可以导电性地连接在形成存储单元的阱区上，或者也可以导电性地连接在开关晶体管31的源区上。
另外，在本实施方式中作为开关元件，虽然举例说明了耗尽型MOS晶体管的情况，但当然不限定于耗尽型MOS晶体管，也可以使用正常导通的开关元件。
其次，用图52说明本发明的第六实施方式的半导体存储装置。图52是本实施方式的MRAM的框图。本实施方式是将上述第一至第四实施方式的结构应用于交叉点型的MRAM中的实施方式。
如图所示，本实施方式的MRAM10的存储单元是在用图1说明的结构中，将开关晶体管31废除了的结构。而且，同一行的磁致电阻元件30的另一端共同连接在选择用字线SWL0～SWLm中的任一条上。
存储单元阵列11的平面图形与图2相同，所以说明从略。图53是本实施方式的MRAM10的沿图2中的3-3线方向的剖面图。
如图所示，在半导体基板33上形成层间绝缘膜36、41，在层间绝缘膜41上形成金属布线层75、以及与金属布线层75电气分离的金属布线层44。金属布线层75是具有作为选择用字线SWL0～SWLm中的任一条的功能的层，金属布线层44是具有作为写入字线WWL0～WWLm中的某一条的功能的层，两者沿容易轴方向呈条带状地形成。另外，在层间绝缘膜41上形成层间绝缘膜45。层间绝缘膜45覆盖金属布线层75、44，另外在层间绝缘膜75内形成接触栓塞46。接触栓塞46与金属布线层75连接。
层间绝缘膜45的上一阶层的结构与第一实施方式相同。即，在层间绝缘膜45上形成引出布线32，在引出布线32上形成磁致电阻元件30。然后，连接在磁致电阻元件30的铁磁性层49上形成具有作为位线的功能的金属布线层51。另外，本实施方式的存储单元阵列的结构虽然举例说明了与第一实施方式相同的情况，但不用说也可以是第一实施方式的变形例、以及第二至第四实施方式及它们的变形例的结构。
如上所述，上述第一至第四实施方式也能适用于包含交叉点型的存储单元的MRAM中，能获得上述效果(1)至(8)。
图54及图55是上述第六实施方式的第一、第二变形例的MRAM的框图，第六实施方式中使用了第五实施方式。
如图54所示，设置开关组60，通过开关元件(耗尽型MOS晶体管)61，将位线连接在接地电位上，能获得在上述第五实施方式中说明的效果(9)。
另外如图55所示，在交叉点型的存储单元的情况下，即使将耗尽型MOS晶体管61的源连接在磁致电阻元件的一端(铁磁性层47)上，也能获得同样的效果。
如上所述，如果采用本发明的第一至第六实施方式，则磁致电阻元件构图后，形成导电性地连接半导体基板和磁致电阻元件的接触栓塞。因此，在使用等离子体的工序中，即使电荷蓄积在半导体晶片表面上，也能抑制该电荷将磁致电阻元件的隧道阻挡膜作为隧道流过。因此，能保护磁致电阻元件免受电荷损伤。
另外，在形成绝缘膜55的方法中，也可以采用例如氮化或氟化方法。但是，从产品合格率或制造成本的观点看，绝缘膜55和隧道阻挡膜48最好是包含同一金属元素的氧化物、氮化物、或氟化物。例如能用Al2O3、AlN、MgO、HfO2、GaO、LaAlO3、MgF2、CaF2等。另外在这些化合物中，即使产生若干氧(氮、氟)的缺损也没关系。另外，上述的制造工序不限定于上述的程序，在可能的限度内也可以替换。
另外，在上述第一至第六实施方式及其变形例中，作为磁致电阻元件举例说明了使用MTJ元件的存储单元的情况，但例如使用GMR元件、或CMR(超巨磁致电阻)元件的情况也可以。
另外，如上所述，包含上述第一至第六实施方式的MRAM的磁致电阻元件也可以有盖层。图56是在上述第一实施方式中，在铁磁性层49上形成了盖层的图。另外如图57所示，在图56的结构中，也可以在盖层900的周围形成绝缘膜55。另外，如图58所示，在第二实施方式中说明的台阶，也可以不在铁磁性层49上、而是在盖层900的上表面上形成。另外如图59所示，在图58所示的工序中也可以形成绝缘膜900。
在第一实施方式中说明的图6所示的工序中，也可以采用例如CVD法或溅射法，在铁磁性层49上形成盖层900。另外，作为一例，用图60及图61说明图58所示结构的制造方法。
首先在图6所示的工序中，在铁磁性层49上形成了盖层900后，进行铁磁性层47、49及隧道阻挡膜48的构图时，同时对盖层900进行构图。
然后，如图60所示，涂敷光刻胶56，对引出布线的形成图形进行构图。
然后，如图61所示，将光刻胶56用作掩模，对金属布线层32进行构图。这时，从光刻胶56露出的盖层900的上表面的一部分也被刻蚀，形成如图所示的台阶。
在本发明的第一至第六实施方式的磁随机存取存储器(半导体存储装置)中，各种应用例都是可能的。图62至图68中示出了这些应用例中的几个。
(应用例1)
作为一例，图62表示数字加入者线(DSL)用调制解调器的DSL数据通路部分。该调制解调器包括：可编程数字信号处理机(DSP)400、模拟-数字变换器410、数字-模拟变换器420滤波器430、440、发送驱动器450、以及接收机放大器460。在图56中，省略了带通滤波器。代替它的，是作为能保持线路编码程序的各种类型的任意的存储器，示出了本发明的第一至第六实施方式的磁随机存取存储器470和EEPROM480。
另外，在本应用例中，作为保持线路编码程序用的存储器，使用磁随机存取存储器、EEPROM两种存储器。可是，也可以将EEPROM置换成磁随机存取存储器，另外也可以不使用两种存储器，而只使用磁随机存取存储器。
(应用例2)
作为另一例，图63表示携带电话终端的实现通信功能的部分。如图63所示，实现通信功能的部分包含：收发天线501、天线共用器502、接收部503、基带处理部504、作为声音编码译码器用的DSP(数字信号处理器)505、扬声器(受话器)506、麦克风(送话器)507、发送部508、频率合成器509。
另外，如图63所示，在携带电话终端600中设有控制该携带电话终端的各部的控制部500。控制部500是通过CPU总线525，连接CPU521、ROM522、本发明的第一至第六实施方式的磁随机存取存储器(MRAM)523、以及快速存储器524形成的微计算机。
这里，ROM522是预先记录了在CPU521中执行的程序、或显示用的字体等必要的数据的存储器。另外，MRAM523是主要作为工作区用的存储器，根据需要，存储CPU521在执行程序时根据需要而计算过程中的数据等，或者暂时存储控制部500和各部之间进行存取的数据等情况下使用。另外，快速存储器524是在即使携带电话终端600的电源断开，也能将当前的设定条件等存储起来，下一次电源接通时成为同一设定的使用方法的情况下，存储这些设定参数的存储器。即，快速存储器524是携带电话终端的电源即使断开，其中存储的数据也不会消失的非易失性存储器。
另外，在本应用例中，虽然使用ROM522、MRAM523、快速存储器524，但也可以将快速存储器524置换成本发明的第一至第六实施方式的磁随机存取存储器，另外，ROM522也能被置换成本发明的第一至第六实施方式的磁随机存取存储器。
(应用例3)
图64至图68表示将本发明的第一至第六实施方式的磁随机存取存储器应用于收容智能媒体等的媒体内容的卡(MRAM卡)中的例子。
在图64中，MRAM卡700包含：MRAM芯片701、开口部702、快门703、外部端子704。MRAM芯片701被收容在卡本体700内部，从开口部702暴露在外部。携带MRAM卡时，MRAM芯片701被快门703覆盖着。快门703由具有屏蔽外部磁场的效果的材料、例如陶瓷构成。在复制数据的情况下，将快门703打开，使MRAM芯片701露出进行复制。外部端子704是将MRAM卡中存储的内容数据取出到外部用的端子。
图65、图66表示将数据复制到MRAM卡中用的复制装置。该复制装置是卡插入型的复制装置，图65、图66分别是其俯视图及剖面图。将端用户使用的第二MRAM卡750从复制装置800的插入部810插入，一直按压到被档块820档住为止。档块820也被为使第一MRAM850和第二MRAM卡位置一致用的部件使用。在与第二MRAM卡750被配置在规定位置的同时，第一MRAM中存储的数据被复制在第二MRAM卡中。
图67表示嵌入型的复制装置。如图中的箭头所示，它是以档块820为目标，将第二MRAM卡嵌入第一MRAM中安装的类型。关于复制方法，与卡插入型相同，所以省略说明。
图68表示滑动型的复制装置。它与CD-ROM驱动器、DVD驱动器相同，在复制装置800中设有托盘滑座860，该托盘滑座860如图中的箭头所示动作。托盘滑座860在图中的虚线状态下移动时，将第二MRAM卡750装载在托盘滑座860上，将第二MRAM卡输送到复制装置800内部。第二MRAM卡被输送到其前端部接触在档块820上，这一点以及复制方法与卡插入型相同，所以省略说明。
其它优点和变更对本领域技术人员是显而易见的。因此，本发明在更宽的意义上并不限于上面展示和描述的细节和实施方式。在不脱离由所附权利要求书及其等同物限定的总的发明构思的前提下可进行种种变更。

Claims (20)

1、一种半导体存储装置，其特征在于包括：
在层间绝缘膜中形成的第一布线；
在上述层间绝缘膜上形成的第二布线；
包含在上述第二布线上形成的第一铁磁性膜、在上述第一铁磁性膜上形成的隧道阻挡膜、以及在上述隧道阻挡膜上形成的第二铁磁性膜的存储单元，以及
在上述第一布线上形成，连接上述第一布线和上述第二布线，且其上表面位于比上述第二布线高的位置的接触栓塞。
2、根据权利要求1所述的半导体存储装置，其特征在于：
上述接触栓塞与上述第二布线的侧面及上表面接触。
3、根据权利要求1所述的半导体存储装置，其特征在于：
上述接触栓塞贯通上述第二布线，到达上述第一布线。
4、根据权利要求1所述的半导体存储装置，其特征在于：
上述接触栓塞接触上述第二布线的端部。
5、根据权利要求1所述的半导体存储装置，其特征在于：
上述接触栓塞中，位于上述第二布线上部的区域的直径比位于上述第二布线下部的区域的直径大。
6、一种半导体存储装置，其特征在于包括：
在层间绝缘膜上形成的第一布线；以及
具有磁致电阻元件的存储单元，上述磁致电阻元件包含在上述第一布线上形成的第一铁磁性膜、在上述第一铁磁性膜上形成的隧道阻挡膜、以及在上述隧道阻挡膜上形成的第二铁磁性膜，且包含在上表面上有台阶的导电膜。
7、根据权利要求6所述的半导体存储装置，其特征在于：
还包括至少在上述磁致电阻元件的侧面上形成的、覆盖上述磁致电阻元件的全部侧面的侧壁绝缘膜。
8、根据权利要求7所述的半导体存储装置，其特征在于：
上述磁致电阻元件及位于上述侧壁绝缘膜正下方的区域中的上述第一布线，其平面内的外形的一部分与上述侧壁绝缘膜的外形一致。
9、根据权利要求6所述的半导体存储装置，其特征在于：
位于上述磁致电阻元件正下方的区域中的上述第一布线，其平面内的外形的一部分与上述磁致电阻元件的外形一致。
10、一种半导体存储装置，其特征在于包括：
包含磁致电阻元件的多个存储单元，该磁致电阻元件包含第一铁磁性膜、在上述第一铁磁性膜上形成的隧道阻挡膜、以及在上述隧道阻挡膜上形成的第二铁磁性膜；
呈矩阵状配置有上述存储单元的存储单元阵列；
与上述磁致电阻元件接近且间隔开设置的第一布线；
共同连接与同一行的上述存储单元的上述磁致电阻元件接近设置的上述第一布线的写入字线；
共同连接同一列的上述存储单元的上述第一、第二铁磁性膜中的任一者的位线；以及
对上述位线和接地电位之间的连接进行开关，从上述存储单元读出数据时以及将数据写入上述存储单元中时，使上述位线和上述接地电位之间不连接的开关元件。
11、根据权利要求10所述的半导体存储装置，其特征在于：
上述开关元件是源和漏中的一个连接在上述位线上的耗尽型晶体管。
12、根据权利要求11所述的半导体存储装置，其特征在于：
上述存储单元还包含在半导体基板中形成的阱区上形成的选择晶体管，
上述选择晶体管的源和漏中的一个导电性地连接在上述第一、第二铁磁性膜中的另一个上，
上述耗尽型晶体管的上述源和漏中的另一个导电性地连接在上述阱区上。
13、根据权利要求11所述的半导体存储装置，其特征在于：
还包括与第一、第二铁磁性膜中的另一个连接的第二布线，
上述耗尽型晶体管的上述源和漏中的另一个与上述第二布线导电性地连接。
14、一种半导体存储装置的制造方法，其特征在于包括以下步骤：
在半导体基板上形成第一层间绝缘膜；
在上述第一层间绝缘膜上形成第一布线；
在上述第一层间绝缘膜上形成覆盖上述第一布线的第二布线；
在上述第二布线上形成第一铁磁性层；
形成上述第一铁磁性层上的隧道阻挡膜；
在上述隧道阻挡膜上形成第二铁磁性层；
对上述第一、第二铁磁性层及上述隧道阻挡膜进行构图，形成磁致电阻元件；
对上述第二布线进行构图；
在上述第一层间绝缘膜上形成至少覆盖上述第一、第二铁磁性层及上述隧道阻挡膜的侧面的第二层间绝缘膜；以及
在上述第一、第二层间绝缘膜内形成连接上述第一布线和第二布线的接触栓塞。
15、根据权利要求14所述的半导体存储装置的制造方法，其特征在于：
形成上述接触栓塞的步骤包括以下步骤：
在上述第一、第二层间绝缘膜内形成贯通上述第二布线到达上述第一布线的接触孔；以及
用导电层埋入上述接触孔内。
16、根据权利要求14所述的半导体存储装置的制造方法，其特征在于：
形成上述接触栓塞的步骤包括以下步骤：
在上述第二层间绝缘膜内，形成到达上述第二布线的第一接触孔；
通过各向同性刻蚀来刻蚀上述第一接触孔的侧面；
在上述第一层间绝缘膜内，形成从上述第一接触孔的底面到达上述第一布线、直径比上述第一接触孔小的第二接触孔；以及
用导电层埋入上述第一、第二接触孔内。
17、根据权利要求14所述的半导体存储装置的制造方法，其特征在于：
形成上述接触栓塞的步骤包括以下步骤：
通过在上述第二布线不被蚀刻的条件下进行的各向异性蚀刻，在上述第一、第二层间绝缘膜内形成到达上述第一布线的接触孔，在该接触孔内使上述第二布线的端部上表面露出；以及
用导电层埋入上述接触孔内。
18、根据权利要求14所述的半导体存储装置的制造方法，其特征在于：
形成了上述磁致电阻元件后，形成至少覆盖上述磁致电阻元件的侧面的侧壁绝缘膜。
19、根据权利要求18所述的半导体存储装置的制造方法，其特征在于：
通过将上述磁致电阻元件及上述侧壁绝缘膜用作掩模的刻蚀，对上述第二布线进行构图。
20、根据权利要求14所述的半导体存储装置的制造方法，其特征在于：
通过将上述磁致电阻元件用作掩模的刻蚀，对上述第二布线进行构图。
CNB2005100548341A 2004-03-18 2005-03-17 包含磁致电阻元件的半导体存储装置 Expired - Fee Related CN100461293C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004077760 2004-03-18
JP2004077760A JP2005268480A (ja) 2004-03-18 2004-03-18 半導体記憶装置

Publications (2)

Publication Number Publication Date
CN1670859A true CN1670859A (zh) 2005-09-21
CN100461293C CN100461293C (zh) 2009-02-11

Family

ID=34985319

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100548341A Expired - Fee Related CN100461293C (zh) 2004-03-18 2005-03-17 包含磁致电阻元件的半导体存储装置

Country Status (3)

Country Link
US (1) US7205590B2 (zh)
JP (1) JP2005268480A (zh)
CN (1) CN100461293C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102741934A (zh) * 2009-11-25 2012-10-17 高通股份有限公司 磁性隧道结装置及制造
CN106611767A (zh) * 2015-10-20 2017-05-03 爱思开海力士有限公司 电子设备及其制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317739A (ja) * 2004-04-28 2005-11-10 Toshiba Corp 磁気記憶装置およびその製造方法
JP2011233835A (ja) * 2010-04-30 2011-11-17 Toshiba Corp 半導体記憶装置およびその製造方法
JP5395738B2 (ja) 2010-05-17 2014-01-22 株式会社東芝 半導体装置
US8477531B2 (en) * 2010-12-15 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Spin torque transfer magnetoresistive random access memory in disk base with reduced threshold current
CN102385043B (zh) * 2011-08-30 2013-08-21 江苏多维科技有限公司 Mtj三轴磁场传感器及其封装方法
JPWO2014024581A1 (ja) 2012-08-09 2016-07-25 ソニー株式会社 光電変換素子、撮像装置及び光センサ
US9134385B2 (en) * 2013-05-09 2015-09-15 Honeywell International Inc. Magnetic-field sensing device
US9281345B2 (en) * 2013-07-09 2016-03-08 Kabushiki Kaisha Toshiba Resistance change type memory device with three-dimensional structure
JP2017183602A (ja) * 2016-03-31 2017-10-05 ソニー株式会社 不揮発性メモリ素子および不揮発性メモリ素子の製造方法
US10461126B2 (en) * 2017-08-16 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Memory circuit and formation method thereof
US20210372820A1 (en) * 2020-05-26 2021-12-02 Analog Devices International Unlimited Company Magnetoresistive element and method of manufacture

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288407A (ja) * 1995-04-12 1996-11-01 Sony Corp 半導体メモリ装置およびその製造方法
JP3892736B2 (ja) * 2001-03-29 2007-03-14 株式会社東芝 半導体記憶装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102741934A (zh) * 2009-11-25 2012-10-17 高通股份有限公司 磁性隧道结装置及制造
US8837208B2 (en) 2009-11-25 2014-09-16 Qualcomm Incorporated Magnetic tunnel junction device with diffusion barrier layer
US8912012B2 (en) 2009-11-25 2014-12-16 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
CN102741934B (zh) * 2009-11-25 2015-05-13 高通股份有限公司 磁性隧道结装置及制造方法
CN106611767A (zh) * 2015-10-20 2017-05-03 爱思开海力士有限公司 电子设备及其制造方法
CN106611767B (zh) * 2015-10-20 2020-09-22 爱思开海力士有限公司 电子设备及其制造方法
US10978512B2 (en) 2015-10-20 2021-04-13 SK Hynix Inc. Electronic device and method for fabricating the same

Also Published As

Publication number Publication date
CN100461293C (zh) 2009-02-11
US7205590B2 (en) 2007-04-17
US20050205908A1 (en) 2005-09-22
JP2005268480A (ja) 2005-09-29

Similar Documents

Publication Publication Date Title
CN1670859A (zh) 包含磁致电阻元件的半导体存储装置及其制造方法
CN1542844A (zh) 具有磁阻元件的半导体存储装置及其制造方法
CN1295707C (zh) 具有磁屏蔽层的磁存储器件及其制造方法
CN1252824C (zh) 备有磁轭层的磁存储装置及其制造方法
CN1197158C (zh) 半导体存储装置及其制造方法
CN1203560C (zh) 磁存储器元件、磁存储器及磁存储器的制造方法
CN1199274C (zh) 半导体存储装置
CN1302548C (zh) 磁存储器装置和磁存储器装置的制造方法
CN1230904C (zh) 非易失性半导体存储器
CN1157792C (zh) 一次可编程半导体非易失性存储器件及其制造方法
CN1430292A (zh) 磁开关元件和磁存储器
KR102458921B1 (ko) 메모리 소자 제조 방법
CN1503229A (zh) 磁阻效应元件、磁存储器以及磁头
CN1270323C (zh) 磁性存储器的驱动方法
CN1345091A (zh) 利用隧道磁阻效应的半导体存储器及其制造方法
CN1713400A (zh) 自旋晶体管、可编程逻辑电路和磁存储器
CN1768427A (zh) 具有自旋相关转移特性的隧道晶体管及使用了它的非易失性存储器
CN1610001A (zh) 具有磁阻元件的半导体存储器件及其数据写入方法
CN101047192A (zh) 非易失性半导体存储器件
CN1941175A (zh) 存储元件和存储器
CN1770316A (zh) 磁记录元件以及磁记录装置
CN1309086C (zh) 半导体装置及其制造方法
CN1967892A (zh) 存储元件和存储器
CN1809914A (zh) 三维集成电路结构及其制造方法
CN1497601A (zh) 磁存储器件、写入磁存储器件的方法和从磁存储器件读出的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090211

Termination date: 20140317