CN1295707C - 具有磁屏蔽层的磁存储器件及其制造方法 - Google Patents

具有磁屏蔽层的磁存储器件及其制造方法 Download PDF

Info

Publication number
CN1295707C
CN1295707C CNB021570132A CN02157013A CN1295707C CN 1295707 C CN1295707 C CN 1295707C CN B021570132 A CNB021570132 A CN B021570132A CN 02157013 A CN02157013 A CN 02157013A CN 1295707 C CN1295707 C CN 1295707C
Authority
CN
China
Prior art keywords
layer
line layer
line
magnetosphere
memory element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021570132A
Other languages
English (en)
Other versions
CN1427414A (zh
Inventor
细谷启司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1427414A publication Critical patent/CN1427414A/zh
Application granted granted Critical
Publication of CN1295707C publication Critical patent/CN1295707C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及具有磁屏蔽层的磁存储器件及其制造方法。所述磁存储器件包括：第一线路层，它沿着第一方向延伸；存储元件，它设置在所述第一线路层上方；多个第二线路层，设置在所述存储元件上并且沿着与第一方向不同的第二方向延伸；以及第一屏蔽层，它形成在所述每个第二线路层的侧面和存储元件的侧面上。

Description

具有磁屏蔽层的磁存储器件及其制造方法
本申请基于在2001年11月18日申请的在先日本专利申请No.2001-384793并且要求了其优选权，该在先申请的全文在这里被引用作为参考。
技术领域
本发明涉及一种磁存储器件及其制造方法，更具体地说，涉及这样一种磁存储器件及其制造方法，该器件通过电流磁场写入每一位，并且响应与一个单元的磁化状态相对应的电阻变化读出“1”或“0”的信息。
背景技术
近来已经提出利用了磁致电阻效应的MRAM(磁性随机存取存储器)作为存储元件。MRAM的特征在于，为了将数据写入一个存储单元中，采用电流磁场来改变铁磁物质的磁化方向。在MRAM中，采用TMR(隧道磁致电阻，Tunneling Magneto Resistive)效应的MTJ(磁性隧道结，Magnetic Tunneling Junction)可以响应于电阻数值的变化而提取“1”或“0”的信息。作为“1”和“0”之间的电阻差的该MTJ元件的MR(磁致电阻)比几乎达到50％，这就极大地促进了MRAM的实际应用。
为了在具有磁致电阻元件比如MTJ元件的存储单元中产生可写入信息的电流磁场，必须向写线路提供足够大的写电流。目前，写电流达到每根写线路大约几个mA-10mA。形体尺寸上的进一步缩小缩短了磁致电阻元件之间的距离。这就意味着较大写电流的产生会影响选定单元附近的单元。
解决这个问题的一种技术是“磁屏蔽”。根据这种技术，只有电流磁场线路或电流磁场线路和磁致电阻元件两者都覆盖有磁性部件。通过与磁轭相同的效应将由电流磁场线路产生的磁场集中在选定的单元上。这样通过较小写电流就可以将信息写入选定的单元中。
在日本专利申请公开No.11-238377中披露了这种技术的一个已知示例。在该实施方案中，如图61所示，元件隔离氧化膜72选择性地形成在半导体基底71上。MOSFET73选择性地形成在元件隔离氧化膜72之间。MOSFET73的源极/漏极扩散层通过接点74、76和78以及第一、第二和第三线路层75、77、79与GMR(巨磁致电阻)元件80连接。用于通过电流磁场在GMR元件80中写入信息的上下字线81和82与该GMR元件80间隔开地形成在该GMR元件80的上方和下方。由非导电铁氧体材料制成的磁屏蔽层83形成作为钝化薄膜，该薄膜覆盖着存储单元阵列的整个表面。
现有技术可以通过非导电铁氧体材料来屏蔽磁屏蔽层83外面的杂散磁场。该现有技术还可以将由写入布线81和82产生的磁场聚集在用作记录部分的GMR元件的磁层上。
但是，该现有技术在防止小尺寸的磁存储器中的相邻单元之间泄漏的磁场所引起的错写方面效果较差。该现有技术不能令人满意地将由电流磁场线路产生的磁场聚集在磁性部件上。
发明内容
根据本发明的第一方面的磁存储器件，它包括沿着第一方向延伸的第一线路层、设置在所述第一线路层上方的存储元件、设置在所述存储元件上并且沿着与所述第一方向不同的第二方向延伸的多个第二线路层，以及形成在每个第二线路层的侧面和存储元件的侧面上的第一屏蔽层。
根据本发明第二方面的磁存储器件制造方法，它包括以下步骤：形成沿着第一方向延伸的第一线路层；在所述第一线路层上方选择性地形成存储元件；围绕着所述存储元件形成第一绝缘层；在所述第一绝缘层和存储元件上形成沿着与所述第一方向不同的第二方向延伸的第二线路层；用所述第二线路层作为掩模除去第一绝缘层的没有被第二线路层覆盖的部分；并且在所述第二线路层上面形成第一屏蔽层。
根据本发明的第三方面，提供了一种磁存储器件制造方法，它包括：形成沿着第一方向延伸的第一线路层；在第一线路层上方形成沿着第一方向延伸的笔直的存储元件；在存储元件周围形成第一绝缘层；在所述第一绝缘层和存储元件上形成沿着与所述第一方向不同的第二方向延伸的第二线路层；用第二线路层作为掩模除去第一绝缘层和存储元件的没有覆盖第二线路层的部分，从而将所述存储元件形成为岛状；并且在第二线路层上形成第一屏蔽层。
附图说明
图1A为根据本发明第一实施方案的磁存储器件的立体图；
图1B为沿着图1A中的IB-IB线剖开的磁存储器件的剖视图；
图1C为沿着图1A中的IC-IC线剖开的磁存储器件的剖视图；
图2A和2B分别为根据本发明每个实施方案的具有单隧道结结构的MTJ元件的剖视图；
图3A和3B分别为根据本发明每个实施方案的具有双隧道结结构的MTJ元件的剖视图；
图4A为制造本发明第一实施方案的磁存储器件的一个步骤的立体图；
图4B为沿着图4A中的IVB-IVB线剖开的磁记录器件的剖视图；
图4C为沿着图4A中的IVC-IVC线剖开的磁记录器件的剖视图；
图5A为制造本发明第一实施方案的磁存储器件的在图4A之后的步骤的立体图；
图5B为沿着图5A中的VB-VB线剖开的磁记录器件的剖视图；
图5C为沿着图5A中的VC-VC线剖开的磁记录器件的剖视图；
图6A为制造本发明第一实施方案的磁存储器件的在图5A之后的步骤的立体图；
图6B为沿着图6A中的VIB-VIB线剖开的磁记录器件的剖视图；
图6C为沿着图6A中的VIC-VIC线剖开的磁记录器件的剖视图；
图7A为制造本发明第一实施方案的磁存储器件的在图6A之后的步骤的立体图；
图7B为沿着图7A中的VIIB-VIIB线剖开的磁记录器件的剖视图；
图7C为沿着图7A中的VIIC-VIIC线剖开的磁记录器件的剖视图；
图8A为制造本发明第一实施方案的磁存储器件的在图7A之后的步骤的立体图；
图8B为沿着图8A中的VIIIB-VIIIB线剖开的磁记录器件的剖视图；
图8C为沿着图8A中的VIIIC-VIIIC线剖开的磁记录器件的剖视图；
图9A为制造本发明第一实施方案的磁存储器件的在图8A之后的步骤的立体图；
图9B为沿着图9A中的IXB-IXB线剖开的磁记录器件的剖视图；
图9C为沿着图9A中的IXC-IXC线剖开的磁记录器件的剖视图；
图10A为制造本发明第一实施方案的磁存储器件的在图9A之后的步骤的立体图；
图10B为沿着图10A中的XB-XB线剖开的磁记录器件的剖视图；
图11A、12A、13A、14A和15A为制造本发明第二实施方案的磁存储器件的步骤的沿着第一线路层延伸的方向的剖视图；
图11B、12B、13B、14B和15B为制造本发明第二实施方案的磁存储器件的步骤的沿着第二线路层延伸的方向的剖视图；
图16A为根据本发明第三实施方案的磁存储器件沿着第一线路层延伸的方向的剖视图；
图16B为根据本发明第三实施方案的磁存储器件沿着第二线路层延伸的方向的剖视图；
图17A、18A、19A、20A和21A为制造本发明第三实施方案的磁存储器件的步骤的沿着第一线路层延伸的方向的剖视图；
图17B、18B、19B、20B和21B为制造本发明第三实施方案的磁存储器件的步骤的沿着第二线路层延伸的方向的剖视图；
图22A为根据本发明第四实施方案的磁存储器件的立体图；
图22B为沿着图22A中的XXIIB-XXIIB线剖开的磁存储器件的剖视图；
图22C为沿着图22A中的XXIIC-XXIIC线剖开的磁存储器件的剖视图；
图23A为根据本发明第四实施方案的磁存储器件的立体图；
图23B为沿着图23A中的XXIIIB-XXIIIB线剖开的磁存储器件的剖视图；
图23C为沿着图23A中的XXIIIC-XXIIIC线剖开的磁存储器件的剖视图；
图24A为根据本发明第五实施方案的磁存储器件沿着第一线路层延伸的方向的剖视图；
图24B为根据本发明第五实施方案的磁存储器件沿着第二线路层延伸的方向的剖视图；
图25A为制造本发明第五实施方案的磁存储器件的步骤的沿着第一线路层延伸的方向的剖视图；
图25B为制造本发明第五实施方案的磁存储器件的步骤的沿着第二线路层延伸的方向的剖视图；
图26A为根据本发明第六实施方案的磁存储器件沿着第一线路层延伸的方向的剖视图；
图26B为根据本发明第六实施方案的磁存储器件沿着第二线路层延伸的方向的剖视图；
图27A为制造本发明第六实施方案的磁存储器件的步骤的沿着第一线路层延伸的方向的剖视图；
图27B为制造本发明第六实施方案的磁存储器件的步骤的沿着第二线路层延伸的方向的剖视图；
图28为根据本发明第七实施方案的磁存储器件的剖视图；
图29为制造本发明第七实施方案的步骤的剖视图；
图30A和30B为本发明第七实施方案的具有二极管作为开关元件的磁存储器件的剖视图；
图31A和31B为本发明第七实施方案的具有MOSFET作为开关元件的磁存储器件的剖视图；
图32为根据本发明第八实施方案的磁存储器件的剖视图；
图33为制造根据本发明第八实施方案的步骤的剖视图；
图34A和34B为本发明第八实施方案的具有二极管作为开关元件的磁存储器件的剖视图；
图35A和35B为本发明第八实施方案的具有MOSFET作为开关元件的磁存储器件的剖视图；
图36为本发明第八实施方案的另一种磁存储器件的剖视图，其中每个第二线路层的磁屏蔽层是分开的；
图37A和37B为本发明第八实施方案的具有二极管作为开关元件的磁存储器件的剖视图，其中每个第二线路层的磁屏蔽层是分开的；
图38A和38B为本发明第八实施方案的具有MOSFET作为开关元件的磁存储器件的剖视图，其中每个第二线路层的磁屏蔽层是分开的；
图39为根据本发明第九实施方案的磁存储器件的剖视图；
图40为制造根据本发明第九实施方案的步骤的剖视图；
图41A和41B为本发明第九实施方案的具有二极管作为开关元件的磁存储器件的剖视图；
图42A和42B为本发明第九实施方案的具有MOSFET作为开关元件的磁存储器件的剖视图；
图43为本发明第九实施方案的另一种磁存储器件的剖视图，其中每个第二线路层的磁屏蔽层是分开的；
图44A和44B为本发明第九实施方案的具有二极管作为开关元件的另一种磁存储器件的剖视图，其中每个第二线路层的磁屏蔽层是分开的；
图45A和45B为本发明第九实施方案的具有MOSFET作为开关元件的另一种磁存储器件的剖视图，其中每个第二线路层的磁屏蔽层是分开的；
图46为本发明第九实施方案的再一种磁存储器件的剖视图，其中每个第二线路层的磁屏蔽层是分开的并且形成在第二线路层上面；
图47A和47B为根据本发明第九实施方案的具有二极管作为开关元件的再一种磁存储器件的剖视图，其中每个第二线路层的磁屏蔽层是分开的并且形成在第二线路层上面；
图48A和48B为根据本发明第九实施方案的具有MOSFET作为开关元件的再一种磁存储器件的剖视图，其中每个第二线路层的磁屏蔽层是分开的并且形成在第二线路层上面；
图49、50、51和52为制造根据本发明第十实施方案的磁存储器件的步骤的立体图；
图53A和53B为根据本发明第十一实施方案的没有任何开关元件的磁存储器件的剖视图；
图54A和54B为根据本发明第十一实施方案的具有二极管作为开关元件的磁存储器件的剖视图；
图55A和55B为根据本发明第十一实施方案的具有MOSFET作为开关元件的磁存储器件的剖视图；
图56A和56B为根据本发明第十二实施方案的没有任何开关元件的磁存储器件的剖视图；
图57A和57B为根据本发明第十二实施方案的具有二极管作为开关元件的磁存储器件的剖视图；
图58A和58B为根据本发明第十二实施方案的具有MOSFET作为开关元件的磁存储器件的剖视图；
图59和60为根据本发明第十三实施方案的磁存储器件的剖视图；
图61为传统磁存储器件的剖视图。
具体实施方式
本发明的优选实施方案涉及一种磁存储器件(MRAM：磁随机存取存储器)，该存储器件采用了利用了TMR(隧道磁致电阻)效应的MTJ(磁性隧道结)元件作为存储元件。
下面将参照附图的几个视图对本发明的优选实施方案进行说明。在以下说明书中，相同的附图标记在所有附图中表示相同的部件。
[第一实施方案]
在第一实施方案中，磁屏蔽层形成在第二线路层附近上面，从而覆盖着MTJ元件和第二线路层。该实施方案没有使用任何开关元件。
图1A为根据本发明第一实施方案的磁存储器件的立体图。图1B为沿着图1A中的IB-IB线剖开的磁存储器件的剖视图。图1C为沿着图1A中的IC-IC线剖开的磁存储器件的剖视图。下面将对根据第一实施方案的磁存储器件的结构进行说明。
如图1A、1B和1C所示，在根据第一实施方案的磁存储器件中，第一和第二线路层(wiring layer)13和20沿着不同的方向延伸。与相应的第一和第二线路层13和20电连接的每个MTJ元件18设置在位于第一和第二线路层13和20之间的结点处。磁屏蔽层21形成为覆盖每个MTJ元件18的侧面以及每个第二线路层20的上面和侧面。磁屏蔽层21连续地形成在相邻的第二线路层20上。
MTJ元件18沿着第一线路层13延伸的方向的宽度X等于第二线路层20的宽度。MTJ元件18沿着第二线路层20延伸的方向的的宽度Y等于第一线路层13的宽度。因此，MTJ元件18沿着第二线路层20延伸的方向的侧面和第二线路层20沿着这个方向的侧面形成几乎没有任何台阶的平面。磁屏蔽层21形成为覆盖这个平面。层间介电薄膜19填充了MTJ元件之间的间隔。层间介电薄膜19和MTJ元件的薄膜厚度彼此几乎相等。
在第一实施方案中，磁屏蔽层21连续形成在相邻的第二线路层20上。磁屏蔽层21优选采用一种绝缘材料。这是因为，如果将由导电材料制成的磁屏蔽层21连续形成在第二线路层20上的话，则相邻的第二线路层20通过该磁屏蔽层21电连接，或使按每个单元隔开的MTJ元件被电连接起来。
也就是说，磁屏蔽层21是一种绝缘磁层。该绝缘磁层的材料示例有绝缘的铁氧体以及金属-非金属纳米颗粒薄膜例如(Fe、Co)-(B、Si、Hf、Zr、Sm、Ta、Al)-(F、O、N)薄膜。更具体地说，绝缘的铁氧体包括选自Mn-Zn-铁氧体、Ni-Zn-铁氧体、MnFeO、CuFeO、FeO和NiFeO中的至少一种材料。
在该第一实施方案中，第一和第二线路层13和20适当地相互交叉以便形成大型单元阵列。但是，第一和第二线路层13和20可以不必相互交叉，只要它们沿着不同的方向延伸就可以。
MTJ元件18由三层构成：磁固定层(磁层)14，其磁化方向是固定的；隧道结层(非磁层)15；以及磁记录层(磁层)16，其磁化方向是反向的。磁固定层14和磁记录层16的位置可以交换。MTJ元件18可以采取一种由一个隧道结层15形成的单隧道结结构或者一种由两个隧道结层15形成的双隧道结结构。下面将对具有单隧道结结构和双隧道结结构的MTJ元件18进行举例说明。
在图2A中所示的具有单隧道结结构的MTJ元件包括：通过顺序堆叠模板层(template layer)101、初始铁磁层102、反铁磁层103和基准铁磁层104而获得的磁固定层14；形成在磁固定层14上的隧道结层15；以及通过将自由铁磁层105和接触层106顺序堆叠在隧道结层15上而获得的磁记录层16。
具有在图2B中所示的单隧道结结构的MTJ元件18包括：通过顺序堆叠模板层(template layer)101、初始铁磁层102、反铁磁层103、铁磁层104′、非磁层107和铁磁层104″而获得的磁固定层14；形成在磁固定层14上的隧道结层15；以及通过将铁磁层105′、非磁层107、铁磁层105″和接触层106顺序堆叠在隧道结层15上而获得的磁记录层16。
在图2B中所示的MTJ元件18引入了一种由磁固定层14中的铁磁层104′、非磁层107和铁磁层104″构成的三层结构以及一种由磁记录层16中的铁磁层105′、非磁层107和铁磁层105″构成的三层结构。这种MTJ元件18可以提供一种更适用于小型化的单元结构，其中，铁磁体中磁极的产生与图2A所示的MTJ元件18相比受到了抑制。
在图3A中所示的具有一种双隧道结结构的MTJ元件18包括：通过顺序堆叠模板层101、初始铁磁层102、反铁磁层103和基准铁磁层104而获得的第一磁固定层14a；形成在磁固定层14a上的第一隧道结层15a；形成在第一隧道结层15a上的磁记录层16；形成在磁记录层16上的第二隧道结层15b；以及通过将基准铁磁层104、反铁磁层102和接触层106顺序堆叠在第二隧道结层15b上而获得的第二磁固定层14b。
具有在图3B中所示的单隧道结结构的MTJ元件18包括：通过顺序堆叠模板层101、初始铁磁层102、反铁磁层103和基准铁磁层104而获得的第一磁固定层14a；形成在第一磁固定层14a上的第一隧道结层15a；通过将铁磁层16′、非磁层107和铁磁层16″顺序堆叠在第一隧道结层15a上而获得的磁记录层16；形成在磁记录层16上的第二隧道结层15b以及通过将铁磁层104′、非磁层107、铁磁层104″、反铁磁层103、初始铁磁层102和接触层106顺序堆叠在第二隧道结层15b上而获得的第二磁固定层14b。
在图3B中所示的MTJ元件18引入了一种组成磁记录层16的铁磁层16′、非磁层107和铁磁层16″的三层结构以及一种由第二磁固定层14b中的铁磁层104′、非磁层107和铁磁层104″构成的三层结构。这种MTJ元件18可以提供一种更适用于小型化的单元结构，其中铁磁体中磁极的产生与图3A所示的MTJ元件18相比受到了抑制。
具有这种双隧道结结构的MTJ元件18可以在更高的偏压下工作，并且在施加相同的外部偏压的条件下其MR(磁致电阻)比(状态“1”和“0”之间的电阻变化比例)与具有单隧道结结构的MTJ元件18相比降低得更少。该双隧道结结构更有利于从单元中读出信息。
具有单或双隧道结结构的MTJ元件18例如是采用以下材料形成的。
磁固定层14、14a和14b和磁记录层16的材料示例有Fe、Co、Ni以及它们的合金，具有高自旋极化性的磁铁，氧化物例如CrO2和RXMnO3-y(R：稀土元素，X：Ca、Ba、Cr)以及惠斯勒合金例如NiMnSb和PtMnSb。这些磁性材料只要它们不会丧失铁磁性则可以稍微包含有非磁性元素例如Ag、Cu、Au、Al、Mg、Si、Bi、Ta、B、C、O、N、Pd、Pt、Zr、Ir、W、Mo或者Nb。
构成部分磁固定层14、14a或14b的反铁磁层103的材料的优选示例有Fe-Mn、Pt-Mn、Pt-Cr-Mn、Ni-Mn、NiO和Fe2O3。
隧道结层15、15a和15b的材料示例有各种电介质例如Al2O3、SiO2、MgO、AlN、Bi2O3、MgF2、CaF2、SrTiO2和AlLaO3。这些电介质可以包含氧、氮或氟缺陷。
图4A、4B、4C至图9A、9B和9C显示出制造本发明第一实施方案的磁存储器件的步骤。下面将对第一实施方案的磁存储器件制造方法进行说明。
如图4A、4B和4C所示，将第一层间介电薄膜12和第一线路层13形成在半导体基底11上。更具体地说，利用RIE(反应离子蚀刻，reactive ion etching)方法将第一线路层13形成为一种所要求的图案。将第一层间介电薄膜12形成在第一线路层13上。采用CMP(化学机械抛光)或深腐蚀(etch-back)方法使第一层间介电薄膜12平面化(planarize)直到暴露出第一线路层13的表面。
如图5A、5B和5C所示，将磁固定层14沉积在第一层间介电薄膜12和第一线路层13上。将隧道结层15沉积在磁固定层14上。将磁记录层16沉积在隧道结层15上。磁固定层14、隧道结层15和磁记录层16形成一种TMR材料层17。
如图6A、6B和6C所示，使用掩模(未示出)选择性地对该TMR材料层17进行蚀刻以形成按每个单元隔开的岛状MTJ元件18。将第二层间介电薄膜19形成在第一层间介电薄膜12、MTJ元件18和第一线路层13上。利用CMP或深腐蚀方法使该第二层间介电薄膜19平面化直到暴露出每个MTJ元件18的表面。
如图7A、7B和7C所示，与第一线路层13延伸的方向垂直地将第二线路层20形成在MTJ元件18和第二层间介电薄膜19上。
如图8A、8B和8C所示，采用第二线路层20作为掩模除去在第二线路层20之间暴露出的第二层间介电薄膜19，直到暴露出第一层间介电薄膜12和第一线路层13。
如图9A、9B和9C所示，将磁屏蔽层21形成在第二线路层20、第一层间介电薄膜12和第一线路层13上。磁屏蔽层21的薄膜厚度最好是第二线路层20之间的间距S的1/2，以便防止覆盖着相邻的第二线路层20的侧面的磁屏蔽层21接触。
如图1A、1B和1C所示，将第三层间介电薄膜22沉积在磁屏蔽层21上，从而完成了一个MRAM存储单元阵列。
在采用MTJ元件18作为存储元件的MRAM中，按如下方式写入和读出数据。
在数据写入中，给所选定的第一和第二线路层13和20两个都提供写电流以产生出电流磁场。在位于第一和第二线路层13和20之间的结点处将两个电流磁场的组合磁场施加在MTJ元件18上。其磁化翻转阈值低于磁固定层14的磁记录层16的磁化翻转。磁固定层14和磁记录层16的磁化方向变成相互平行(例如，状态“0”)或者彼此反向平行(例如状态“1”)。
在数据读取中，给其中写入了状态“0”或“1”的MTJ元件18提供电流，根据MTJ的电阻值差异来确定出该数据是“1”或是“0”。
根据该第一实施方案，磁屏蔽层21覆盖着第二线路层20的上面和侧面以及其中利用第二线路层20写入了数据的MTJ元件18的侧面。磁屏蔽层21表现出足够的磁轭效应而使得由第二线路层20所产生的电流磁场能够有效地施加到选定的单元上。由于可以降低写电流，所以可以提供一种能够降低能耗的MRAM。
通过用磁屏蔽层21覆盖第二线路层20和MTJ元件18，从而可以有效地屏蔽掉泄漏到沿着第一线路层13延伸的方向设置的相邻MTJ元件18上的磁场，从而抑制了错写。
通过使用绝缘磁屏蔽层21，该磁屏蔽层21不必在相邻第二线路层20之间分开。第二线路层20之间的间距不必较大，并且存储单元的形体尺寸可以缩小。
该第一实施方案采用了MTJ元件18作为存储元件。该实施方案与使用由两个磁层和夹在它们之间的一层导电层形成的GMR(巨磁致电阻)元件相比可以获得更大的读取信号和更高的读取操作速度。
第一和第二线路层13和20、MTJ元件18和第二层间介电薄膜19以自对准(self-alignment)的方式形成，因此提供了一种适于小型化的MRAM。
[第二实施方案]
在该第二实施方案中，将磁屏蔽层形成在相邻的第二线路层上，从而覆盖着MTJ元件和第二线路层。该实施方案使用了二极管作为开关元件。
图10A和10B为根据本发明第二实施方案的磁存储器件的剖视图。图10A为磁存储器件的沿着第一线路层延伸的方向的剖视图。图10B为磁存储器件的沿着第二线路层延伸的方向的剖视图。下面将对该第二实施方案的磁存储器件的结构进行说明。要注意的是，将只对与第一实施方案不同的结构进行说明。
如图10A和10B所示，将二极管32作为读电流开关元件插入在第一线路层13和MTJ元件18之间。二极管32具有与MTJ元件18几乎相同的形状。也就是说，该二极管32沿着每个第二线路层20延伸的方向的侧面、MTJ元件18沿着第二线路层20延伸的方向的侧面以及第二线路层20沿着这个方向的侧面形成一个几乎没有任何台阶的平面。在相邻的第二线路层上方，磁屏蔽层21连续地形成在这个平面以及第二线路层20的上表面上。
磁屏蔽层21形成在第二线路层20和MTJ元件的至少侧面上就足够了，并且不必总是形成在二极管32的侧面上。磁屏蔽层21连续地形成在相邻的第二线路层20的上面，并且最好采用一种绝缘材料。
图11A和11B至图15A和15B为制造本发明第二实施方案的磁存储器件的步骤的剖视图。下面将对第二实施方案的磁存储器件制造方法进行说明。与第一实施方案相同的步骤将进行简要的说明。
如图11A和11B所示，将第一层间介电薄膜12和第二线路层13形成在半导体基底11上。
如图12A和12B所示，将二极管材料层31形成在第一层间介电薄膜12和第一线路层13上。将由磁固定层14、隧道结层15和磁记录层16构成的TMR材料层17形成在二极管材料层31上。
如图13A和13B所示，使用掩模(未示出)对TMR材料层17和二极管层31进行选择性蚀刻以形成在每个单元中隔离的岛状MTJ元件和二极管32。将第二层间介电薄膜19形成在MTJ元件18和第一线路层13上。采用CMP或深腐蚀方法使层间介电薄膜19平面化直到暴露出每个MTJ元件18的表面。
如图14A和14B所示，与第一线路层13延伸的方向垂直地将第二线路层20形成在MTJ元件18和第二层间介电薄膜19上。
如图15A和15B所示，使用第二线路层20作为掩模除去在第二线路层20之间暴露出的第二层间介电薄膜19直到暴露出第一层间介电薄膜12和第一线路层13。之后，将磁屏蔽层21形成在第二线路层20、第一层间介电薄膜12和第一线路层13上。
如图10A和10B所示，将第三层间介电薄膜22沉积在磁屏蔽层21上，从而完成一个MRAM存储单元阵列。
该第二实施方案除了可以获得与第一实施方案相同的效果之外还可以具有以下效果。
该第一实施方案采用了矩阵结构，并且在数据读取中电流会泄漏到选定单元之外的单元上。该泄漏电流会降低读信号的S/N比(信噪比)或读取速度。在该第二实施方案中，将二极管32设置成开关元件，并且利用二极管32进行整流，从而可以只将读电流提供给选定的单元。该第二实施方案可以改善读信号的S/N比并且提高读取速度。
[第三实施方案]
在该第三实施方案中，将磁屏蔽层形成在相邻的第二线路层上面，从而覆盖着MTJ元件和这些第二线路层。该实施方案使用晶体管作为开关元件。
图16A和16B为根据本发明第三实施方案的磁存储器件的剖视图。图16A为磁存储器件的沿着第一线路层延伸的方向的剖视图。图16B为磁存储器件的沿着第二线路层延伸的方向的剖视图。下面将对根据该第三实施方案的磁存储器件的结构进行说明。要注意的是，将只对与第一实施方案不同的结构进行说明。
如图16A和16B所示，在第三实施方案中，将MOSFET44设置成读电流开关元件。形成与MOSFET44的源极/漏极扩散层43连接的接点45。形成与接点45连接的MTJ元件18的下电极48。该下电极48与第一线路层13间隔开，并且与MTJ元件18电连接。下电极48沿着每个第二线路层20延伸的方向的侧面、MTJ元件18沿着第二线路层20延伸的侧面以及第二线路层20沿着这个方向的侧面形成一个几乎没有任何台阶的平面。在相邻的第二线路层20上方，磁屏蔽层21连续地形成在这个平面和第二线路层20的上表面上。
磁屏蔽层21形成在第二线路层20和MTJ元件的至少侧面上就足够了，并且不必总是形成在MOSFET44的侧面上。磁屏蔽层21连续地形成在相邻第二线路层20的上面，并且最好采用一种绝缘材料。
图17A和17B至图21A和21B为制造根据本发明第二实施方案的磁存储器件的步骤的剖视图。下面将对根据第二实施方案的磁存储器件制造方法进行说明。与第一实施方案相同的步骤将进行简要的说明。
如图17A和17B所示，将门电极42选择性地隔着门极绝缘薄膜41形成在半导体基底11上。源极和漏极扩散层43在半导体基底11中形成于门电极42两侧。这样，形成了MOSFET44，作为开关元件。形成第一层间介电薄膜12和第一线路层13，并且将第四层间介电薄膜46形成在第一层间介电薄膜12和第一线路层13上。形成接点45，并且使之与源极/漏极扩散层43连接。
如图18A和18B所示，在第四层间介电薄膜46和接点45上形成下电极材料层47。将由磁固定层14、隧道结层15和磁记录层16构成的TMR材料层17形成在下电极材料层47上。
如图19A和19B所示，使用掩模(未示出)对TMR材料层17进行选择性蚀刻以形成按每个单元隔离的岛状MTJ元件。选择性地对下电极材料层47进行蚀刻以形成具有所要求形状的下电极48。在MTJ元件18、下电极48和第四层间介电薄膜46上形成第二层间介电薄膜19。采用CMP或深腐蚀方法使层间介电薄膜19平面化直到暴露出每个MTJ元件18的表面。
如图20A和20B所示，与第一线路层13延伸的方向垂直地将第二线路层20形成在MTJ元件18和第二层间介电薄膜19上。
如图21A和21B所示，使用第二线路层20作为掩模除去在第二线路层20之间暴露出的第二层间介电薄膜19直到暴露出第四层间介电薄膜46。之后，将磁屏蔽层21形成在第二线路层20和第四层间介电薄膜46上。
如图16A和16B所示，将第三层间介电薄膜22沉积在磁屏蔽层21上，从而完成一个MRAM存储单元阵列。
该第三实施方案除了可以获得与第一实施方案相同的效果之外还可以具有以下效果。
第一实施方案采用了矩阵结构，并且在数据读取中电流会泄漏到选定单元之外的单元上。该泄漏电流会降低读信号的S/N比(信噪比)或读取速度。在该第三实施方案中，设置MOSFET44作为开关元件，从而可以只将读电流提供给选定的单元。该第二实施方案可以改善读信号的S/N比并且提高读取速度。
读取开关是MOSFET44，这可以与通常的CMOS工艺兼容。该读取开关可以很容易应用在逻辑电路中构建有如第三实施方案所述的存储单元的情况中。
[第四实施方案]
第四实施方案是第一实施方案的改进方案，其中每个第二线路层的磁屏蔽层是分开的。
图22A为根据本发明第四实施方案的磁存储器件的立体图。图22B为沿着图22A中的XXIIB-XXIIB线剖开的磁存储器件的剖视图。图22C为沿着图22A中的XXIIC-XXIIC线剖开的磁存储器件的剖视图。下面将对根据第四实施方案的磁存储器件的结构进行说明。要注意的是，将只对与第一实施方案不同的结构进行说明。
如图22A、22B和22C所示，在该第四实施方案中，只在每个第二线路层20和每个MTJ元件18的侧面上形成有磁屏蔽层21a。在每个第二线路层20上方或者在相邻第二线路层20之间没有任何磁屏蔽层21a。换句话说，每个第二线路层的磁屏蔽层21a是分开的。磁屏蔽层21a最好采用一种绝缘材料，以便防止MTJ元件18的上下磁层14和16之间出现短路。
图23A、23B和23C分别为制造本发明第四实施方案的磁存储器件的步骤的立体图和剖视图。下面将对根据第四实施方案的磁存储器件制造方法进行说明。与第一实施方案相同的步骤的说明将省略。
如图2A、2B、2C至图9A、9B和9C所示，磁屏蔽层21形成为覆盖着第二线路层20和MTJ元件18。
如图23A、23B和23C所示，通过垂直各向异性蚀刻(verticalanisotropic etching)例如RIE除去形成在每个第二线路层20的上表面上的磁屏蔽层21和形成在位于第二线路层20之间的第一层间介电薄膜12和第一线路层13上的磁屏蔽层21。只在MTJ元件18、第二层间介电薄膜19和第二线路层20的侧表面上留有磁屏蔽层21a。
如图22A、22B和22C所示，将第三层间介电薄膜22沉积在磁屏蔽层21a、第二线路层20、第一线路层13和第一层间介电薄膜12上，从而完成一个MRAM存储单元阵列。
该第四实施方案可以获得与第一实施方案相同的效果。
[第五实施方案]
第五实施方案是第二实施方案的改进方案，其中每个第二线路层的磁屏蔽层是分开的。
图24A和24B为根据本发明第五实施方案的磁存储器件的剖视图。图24A为根据本发明第五实施方案的磁存储器件沿着第一线路层延伸的方向的剖视图。图24B为根据本发明第五实施方案的磁存储器件沿着第二线路层延伸的方向的剖视图。下面将对根据第五实施方案的磁存储器件的结构进行说明。要注意的是，将只对与第二实施方案不同的结构进行说明。
如图24A和24B所示，在该第五实施方案中，只将磁屏蔽层21a形成在每个二极管32、每个第二线路层20和每个MTJ元件18的侧表面上。在每个第二线路层20或在相邻第二线路层20之间没有形成任何磁屏蔽层21a。也就是说，每个第二线路层20的磁屏蔽层21a是分开的。磁屏蔽层21a最好采用一种绝缘材料，以便防止MTJ元件18的上下磁层14和16之间出现短路。
磁屏蔽层21a形成在第二线路层20和MTJ元件的至少侧面上就足够了，并且不必总是形成在二极管32的侧面上。
图25A和25B为制造本发明第五实施方案的磁存储器件的步骤的剖视图。下面将对根据第五实施方案的磁存储器件制造方法进行说明。与第二实施方案相同的步骤说明将省略掉。
如图11A和11B至图15A和15B所示，磁屏蔽层21形成为覆盖着二极管32、第二线路层20和MTJ元件18。
如图25A和25B所示，通过垂直各向异性蚀刻例如RIE除去形成在每个第二线路层20的上表面上的磁屏蔽层21和形成在位于第二线路层20之间的第一层间介电薄膜12和第一线路层13上的磁屏蔽层21。只在MTJ元件18、第二层间介电薄膜19和第二线路层20的侧表面上留有磁屏蔽层21a。
如图24A和24B所示，将第三层间介电薄膜22沉积在磁屏蔽层21a、第二线路层20、第一线路层13和第一层间介电薄膜12上，从而完成一个MRAM存储单元阵列。
该第五实施方案可以获得与第二实施方案相同的效果。
[第六实施方案]
该第六实施方案是第三实施方案的改进方案，其中磁屏蔽层在每个第二线路层中是分开的。
图26A和26B为根据本发明第六实施方案的磁存储器件的剖视图。图26A为根据本发明第六实施方案的磁存储器件沿着第一线路层延伸的方向的剖视图。图26B为根据本发明第六实施方案的磁存储器件沿着第二线路层延伸的方向的剖视图。下面将对根据第六实施方案的磁存储器件的结构进行说明。要注意的是，将只对与第三实施方案不同的结构进行说明。
如图26A和26B所示，在该第六实施方案中，只将磁屏蔽层21a形成在每个下电极48、每个第二线路层20和每个MTJ元件18的侧表面上。在每个第二线路层20上或在相邻第二线路层20之间没有形成任何磁屏蔽层21a。也就是说，每个第二线路层20的磁屏蔽层21a是分开的。磁屏蔽层21a最好采用一种绝缘材料，以便防止MTJ元件18的上下磁层14和16之间出现短路。
磁屏蔽层21a形成在第二线路层20和MTJ元件18的至少侧面上就足够了，并且不必总是形成在下电极48的侧面上。
图27A和27B为在制造根据本发明第六实施方案的磁存储器件中的步骤的剖视图。下面将对根据第六实施方案的磁存储器件制造方法进行说明。与第三实施方案相同的步骤说明将省略掉。
如图17A和17B至图21A和21B所示，磁屏蔽层21形成为覆盖着下电极48、第二线路层20和MTJ元件18。
如图27A和27B所示，通过垂直各向异性蚀刻例如RIE除去形成在每个第二线路层20的上表面上的磁屏蔽层21和形成在位于第二线路层20之间的第一层间介电薄膜12和第一线路层13上的磁屏蔽层21。只在MTJ元件18、第二层间介电薄膜19和第二线路层20的侧表面上留有磁屏蔽层21a。
如图26A和26B所示，将第三层间介电薄膜22沉积在磁屏蔽层21a、第二线路层20、第一线路层13和第一层间介电薄膜12上，从而完成一个MRAM存储单元阵列。
该第六实施方案可以获得与第三实施方案相同的效果。
[第七实施方案]
第七实施方案是第一实施方案的另一个改进方案，其中，与第四实施方案类似，每个第二线路层的磁屏蔽层是分开的，并且在第二线路层上也形成磁屏蔽层。
图28为根据本发明第七实施方案的磁存储器件的剖视图。下面将对根据第七实施方案的磁存储器件的结构进行说明。要注意的是，将只对与第一实施方案不同的结构进行说明。
如图28所示，根据第七实施方案的磁存储器件包括形成在每个第二线路层20和每个MTJ元件18的侧表面上的第一磁屏蔽层21a和形成在第二线路层20上的第二磁屏蔽层51。磁屏蔽层21a没有形成在相邻第二线路层20之间，并且与第四实施方案类似，按每个第二线路层20分开。第一磁屏蔽层21a最好采用一种绝缘材料，以便防止MTJ元件18的上下磁层14和16之间出现短路。该第二磁屏蔽层不限于绝缘材料，它可以采用导电材料。
在第二磁屏蔽层51采用导电材料的情况中，导电磁层的材料示例有Ni-Fe合金、Co-Fe合金、Co-Fe-Ni合金、Co-(Zr、Hf、Nb、Ta、Ti)基的非晶态材料以及(Co、Fe、Ni)-(Si、B)-(P、Al、Mo、Nb、Mn)基的非晶态材料。
图29为制造根据本发明第七实施方案的磁存储器件的步骤的剖视图。下面将对根据第七实施方案的磁存储器件制造方法进行说明。与第一实施方案相同的步骤的说明将省略掉。
如图2A、2B、2C至8A、8B和8C所示，使用第二线路层20作为掩模来除去在第二线路层20之间暴露出的第二层间介电薄膜19直到暴露出第一层间介电薄膜12和第一线路层13。
如图29所示，将磁屏蔽层51形成在每个第二线路层20上。磁屏蔽层21形成为覆盖着磁屏蔽层51、第二线路层20和MTJ元件18。
如图28所示，通过垂直各向异性蚀刻例如RIE除去形成在每个第二线路层20的上表面上的磁屏蔽层21和形成在位于第二线路层20之间的第一层间介电薄膜12和第一线路层13上的磁屏蔽层21。在MTJ元件18、第二层间介电薄膜19和第二线路层20的侧表面上留有磁屏蔽层21a。在第二线路层20上留有磁屏蔽层51。之后，将第三层间介电薄膜22沉积在磁屏蔽层51、第一线路层13和第一中间介质薄膜12上，从而完成一个MRAM存储单元阵列。
该第七实施方案可以获得与第三实施方案相同的效果。
与第四实施方案类似，每个相邻第二线路层20的磁屏蔽层21a和51是分开的。磁屏蔽层51的材料不限于绝缘材料，它可以是一种导电材料。这能够改善对磁屏蔽层51的材料的选择。
在该第七实施方案中，磁屏蔽层51形成在第二线路层20上。该实施方案与第四实施方案相比能够提高抑制错写以及将磁场聚集在选定单元上的效果。
该第七实施方案应用在第一实施方案的结构上，但是并不限于此。该第七实施方案还可以应用在如图30A和30B所示与第二实施方案类似的具有二极管32作为开关元件的磁存储器件上。该第七实施方案还可以应用在在如图31A和31B所示与第三实施方案类似的具有MOSFET44作为开关元件的磁存储器件上。
[第八实施方案]
该第八实施方案是第一实施方案的再一个改进方案，其中每个第二线路层和每个MTJ元件的侧表面覆盖有绝缘层，并且磁屏蔽层形成在相邻第二线路层上。
图32为根据本发明第八实施方案的磁存储器件的剖视图。下面将对根据该第八实施方案的磁存储器件的结构进行说明。要注意的是，将只对与第一实施方案不同的结构进行说明。
如图32所示，在根据该第八实施方案的磁存储器件中，将侧壁绝缘层61形成在每个第二线路层20和每个MTJ元件18的侧表面上。将磁屏蔽层51形成在第二线路层20上。磁屏蔽层21形成为覆盖着侧壁绝缘层61和磁屏蔽层51。该第八实施方案利用了侧壁绝缘层61来使相邻的第二线路层20和相邻的MTJ元件18电绝缘。因此，磁屏蔽层21连续地形成在相邻第二线路层20上。
当磁屏蔽层51采用例如一种绝缘材料时，磁屏蔽层21不限于绝缘材料而是可以使用导电材料。另一方面，当磁屏蔽层51采用例如一种导电材料时，磁屏蔽层21最好采用一种绝缘材料以便防止相邻第二线路层20之间出现短路。
磁屏蔽层51不必总是形成在第二线路层20上，并且磁屏蔽层21可以直接形成在第二线路层20上。
图33为制造本发明第八实施方案的磁存储器件的步骤的剖视图。下面将对根据该第八实施方案的磁存储器件制造方法进行说明。与第一实施方案相同的步骤的说明将省略掉。
如图2A、2B和2C至8A、8B和8C所示，使用第二线路层20作为掩模除去在第二线路层20之间暴露出的第二层间介电薄膜19直到暴露出第一层间介电薄膜12和第一线路层13。
如图33所示，将磁屏蔽层51形成在每个第二线路层20上。将侧壁绝缘层61形成在第二层间介电薄膜19(未示出)、第二线路层20和MTJ元件18的侧表面上。
如图32所示，磁屏蔽层21形成为覆盖着磁屏蔽层51和侧壁绝缘层61。将第三层间介电薄膜22沉积在磁屏蔽层21上，从而完成一个MRAM存储单元阵列。
该第八实施方案可以获得与第一实施方案相同的效果。
在该第八实施方案中，侧壁绝缘层61覆盖着第二线路层20和MTJ元件18的侧表面。即使磁屏蔽层21连续地形成在相邻第二线路层20上，该磁屏蔽层21也不限于绝缘材料，而是可以采用一种导电材料。这就能够改善该磁屏蔽层21的材料的选择。
该第八实施方案应用在第一实施方案的结构上，但是并不限于此。该第八实施方案还可以还可以应用在如图34A和34B所示与第二实施方案类似的具有二极管32作为开关元件的磁存储器件上。该第七实施方案还可以应用在在如图35A和35B所示与第三实施方案类似的具有MOSFET44作为开关元件的磁存储器件上。
在图30、34A、34B、35A和35B中，磁屏蔽层21连续地形成在相邻第二线路层20上，但是并不限于此。例如，如图36、37A、37B、38A和38B所示，通过从相邻第二线路层20之间以及从磁屏蔽层51除去磁屏蔽层21，可以使该磁屏蔽层21在每个第二线路层20中分开。在该情况中，磁屏蔽层21和51可以采用绝缘材料或是导电材料。
[第九实施方案]
该第九实施方案是第一实施方案的再一个改进方案，其中每个MTJ元件的侧表面覆盖有绝缘层，并且磁屏蔽层形成在相邻第二线路层上。
图39为根据本发明第九实施方案的磁存储器件的剖视图。下面将对根据该第九实施方案的磁存储器件的结构进行说明。要注意的是，将只对与第一实施方案不同的结构进行说明。
如图39所示，在根据该第九实施方案的磁存储器件中，每个第二线路层20的宽度大于每个MTJ元件的宽度。侧壁绝缘层19a形成在从第二线路层20的侧表面凹入的MTJ元件18的侧表面上。磁屏蔽层21形成为覆盖着侧壁绝缘层19a和第二线路层20。磁屏蔽层21连续地形成在相邻第二线路层20上。
在该第九实施方案中，当由导电材料制成的磁屏蔽层21形成在相邻第二线路层20上时，通过侧壁绝缘层19a使沿着第一线路层13延伸的方向彼此相邻的MTJ元件18电隔离。但是，相邻的第二线路层20没有电隔离。由此，在该第九实施方案中该磁屏蔽层21最好采用一种绝缘材料。
图40为在制造根据本发明第九实施方案的磁存储器件中的步骤的剖视图。下面将对根据该第九实施方案的磁存储器件制造方法进行说明。与第一实施方案相同的步骤的说明将省略掉。
如图2A、2B和2C至6A、6B和6C所示，在每个单元中形成隔离的岛状MTJ元件18。将第二层间介电薄膜19形成在MTJ元件18和第一线路层13上。采用CMP或深腐蚀方法使第二层间介电薄膜19平面化直到暴露出每个MTJ元件18的表面。
如图40所示，与第一线路层13延伸的方向垂直地将第二线路层20形成在MTJ元件18和第二层间介电薄膜19上。这时，每个第二线路层20的宽度大于MTJ元件18。
如图39所示，用第二线路层20作为掩模除去在第二线路层20之间暴露出的第二层间介电薄膜19直到暴露出第一层间介电薄膜12和第一线路层13。结果，由第二层间介电薄膜19在MTJ元件18的侧表面上形成侧壁绝缘层19a。将磁屏蔽层21形成在第二线路层20、第一层间介电薄膜12和第一线路层13上。将第三层间介电薄膜22沉积在磁屏蔽层21上，从而完成一个MRAM存储单元阵列。
该第九实施方案可以获得与第一实施方案相同的效果。
该第九实施方案应用在第一实施方案的结构上，但是并不限于此。该第九实施方案还可以应用在如图41A和41B所示与第二实施方案类似的具有二极管32作为开关元件的磁存储器件上。该第七实施方案还可以应用在在如图42A和42B所示与第三实施方案类似的具有MOSFET44作为开关元件的磁存储器件上。
在图39、41A、41B、42A和42B中，磁屏蔽层21连续地形成在相邻第二线路层20上，但是并不限于此。例如，如图43、44A、44B、45A和45B所示，通过从相邻第二线路层20之间以及从磁屏蔽层51中除去磁屏蔽层21，从而可以使该磁屏蔽层21按每个第二线路层20分开。在该情况中，磁屏蔽层21和51可以采用绝缘材料或是导电材料。
在图43、44A、44B、45A和45B中，在第二线路层20上没有留下磁屏蔽层21，但是并不限于此。例如，如图46、47A、47B、48A和48B所示，磁屏蔽层51可以形成在第二线路层20上。在该情况中，磁屏蔽层21和51可以采用绝缘材料或是导电材料。这些结构可以进一步提高抑制错写和将磁场聚集在选定单元上的效果。
[第十实施方案]
第十实施方案提供与第一实施方案相同的结构，只是MTJ元件的图案成形(paterning)方法不同。
图49-52为制造本发明第十实施方案的磁存储器件的步骤的立体图。下面将对根据该第十实施方案的磁存储器件制造方法进行说明。与第一实施方案相同的那些步骤将进行简要的说明
如图49所示，与第一实施方案类似，将第一层间介电薄膜12和第一线路层13形成在半导体基底11上。将由磁固定层14、隧道结层15和磁记录层16构成的TMR材料层17形成在第一层间介电薄膜12和第一线路层13上。使用掩模(未示出)对TMR材料层17进行选择性地蚀刻以形成沿着第一线路层13延伸的方向延伸的笔直的TMR材料层17。将第二层间介电薄膜19形成在TMR材料层17和第一层间介电薄膜12上。采用CMP或深腐蚀方法使第二层间介电薄膜19平面化直到暴露出TMR材料层17的表面。
如图50所示，与第一线路层13延伸的方向垂直地将第二线路层20形成在TMR材料层17和第二层间介电薄膜19上。
如图51所示，使用第二线路层20作为掩模除去在第二线路层20之间暴露出的第二层间介电薄膜19和TMR材料层17直到暴露出第一层间介电薄膜12和第一线路层13。因此，形成按每个单元隔离的岛状MTJ元件18。
如图52所示，将磁屏蔽层21形成在第二线路层20、第一层间介电薄膜12和第一线路层13上。
与第一实施方案类似，如图1A、1B和1C所示，将第三层间介电薄膜22沉积在磁屏蔽层21上，从而完成一个MRAM存储单元阵列。
该第十实施方案可以获得与第一实施方案相同的效果。
在第十实施方案中，首先对MTJ元件18加工图案，形成一种笔直的形状，然后将其以与第二线路层20自对准(self-alignment)的方式进行加工。该方法可以形成例如一种矩形MTJ元件18，该元件原来不能只通过平版印刷来实现。通过降低例如磁化翻转阈值，可以降低写电流大小。可以抑制MTJ元件18之间的形状差异，并且可以抑制在MTJ元件18之间的写电流阈值的差异。从而可以形成这样一种存储器，其中所有存储单元的能耗降低并且写错误几乎不会出现。
在上述说明中，根据第十实施方案的制造方法应用在第一实施方案上。但是，该方法还可以应用在第二至第八实施方案上，只要第二线路层和MTJ元件具有相同的宽度。
[第十一实施方案]
该第十一实施方案涉及第一至第三实施方案的改进方案，其中不仅第二线路层而且还有第一线路层都覆盖有磁屏蔽层。
图53A、53B、54A、54B、55A和55B为根据本发明第十一实施方案的磁存储器件的剖视图。图53A和53B显示出第一实施方案的再一个改进方案，其中没有设置任何开关元件。图54A和54B显示出第二实施方案的一个改进方案，其中设置二极管32作为开关元件。图55A和55B显示出第三实施方案的一个改进方案，其中设置晶体管44作为开关元件。下面将对根据第十一实施方案的磁存储器件的结构进行说明。要注意的是，将只对与第一实施方案不同的结构进行说明。
如图53A、53B、54A、54B、55A和55B所示，在根据第十一实施方案的磁存储器件中，将磁屏蔽层62形成在第一线路层13的底部和侧表面上。该磁屏蔽层62按每个单元分开，并且可以由绝缘或导电材料形成。
当第一线路层13具有一种镶嵌(damascene)结构时，通过例如以下方法形成磁屏蔽层62。将第一布线槽形成在绝缘薄膜12中。将磁屏蔽层62形成在该槽中，并且将第一布线材料层形成在磁屏蔽层62上。采用CMP或深腐蚀方法使磁屏蔽层62和材料层平面化直到暴露出绝缘薄膜12的表面。从而，可以获得这样一种结构，其中磁屏蔽层62形成在第一线路层13的底面和侧面上。
该第十一实施方案可以获得与第一实施方案相同的效果。
在该第十一实施方案中，第一线路层13的底面和侧面覆盖有磁屏蔽层62。磁屏蔽层62具有磁轭效应并且使得由第一线路层13所产生的电流磁场能够有效地施加在选定的单元上。因此可以降低提供给第一线路层13的写电流，并且可以进一步降低能耗。
通过用磁屏蔽层62覆盖第一线路层13，从而可以有效地屏蔽泄漏到沿着第二线路层20延伸的方向设置的相邻MTJ元件18上的磁场。
磁屏蔽层62按每个相邻第一线路层13分开。磁屏蔽层62的材料并不限于绝缘材料，而是可以是一种导电材料。这可以改善磁屏蔽层62的材料的选择。
[第十二实施方案]
该第十二实施方案是第十一实施方案的改进方案，其中磁屏蔽层夹在金属阻挡层之间。
图56A、56B、57A、57B、58A和58B为根据本发明第十二实施方案的磁存储器件的剖视图。图56A和56B显示出第一实施方案的再一个改进方案，其中没有设置任何开关元件。图57A和57B显示出第二实施方案的另一个改进方案，其中设置二极管32作为开关元件。图58A和58B显示出第三实施方案的另一个改进方案，其中设置晶体管44作为开关元件。下面将对根据第十二实施方案的磁存储器件的结构进行说明。要注意的是，将只对与第一实施方案不同的结构进行说明。
如图53A、53B、54A、54B、55A和55B所示，在根据第十二实施方案的磁存储器件中，形成在第二线路层20的上表面和侧面上的磁屏蔽层21夹在金属阻挡层63和64之间。形成在第一线路层13的底面和侧面上的磁屏蔽层62夹在金属阻挡层65和66之间。
形成在磁屏蔽层21和62的内表面上的金属阻挡层63和65由例如Co或CoFe材料制成。形成在磁屏蔽层21和62的外表面上的金属阻挡层64和66由例如Ta、TaN或TaSiN材料制成。
当第一线路层13为镶嵌结构时，通过例如以下方法形成磁屏蔽层62以及金属阻挡层65和66。将第一布线槽形成在绝缘薄膜12中。将金属阻挡层66、磁屏蔽层62和金属阻挡层65顺序形成在该槽中。将第一布线材料层形成在磁屏蔽层62上。采用CMP或深腐蚀方法使磁屏蔽层62和材料层平面化直到暴露出绝缘薄膜12的表面。从而，夹在金属阻挡层65和66之间的磁屏蔽层62就形成在第一线路层13的底面和侧面上。
该第十二实施方案可以获得与第十一实施方案相同的效果。
由于在磁屏蔽层21和62的内外表面上形成有金属阻挡层63、64、65和66，所以该第十二实施方案具有以下效果。
夹在第二线路层20和磁屏蔽层21之间的金属阻挡层63可以抑制磁屏蔽层21和第二线路层20之间的反应。该金属阻挡层63可以提高磁屏蔽性能(磁轭性能)并且抑制第二线路层20的线路电阻(wiringresistance)的增加。
夹在磁屏蔽层21和层间介电薄膜22之间的金属阻挡层64可以改善磁屏蔽层21和用作上薄膜的层间介电薄膜22之间的附着性能。该金属阻挡层64可以防止磁屏蔽层21的屏蔽材料向层间介电薄膜22扩散。
夹在第一线路层13和磁屏蔽层62之间的金属阻挡层65可以抑制磁屏蔽层62和第一线路层13之间的反应。该金属阻挡层65可以提高磁屏蔽性能(磁轭性能)并且抑制第一线路层20的线路电阻的增加。
夹在磁屏蔽层62和层间介电薄膜12之间的金属阻挡层66可以改善磁屏蔽层62和用作下薄膜的层间介电薄膜62之间的附着性能。该金属阻挡层66可以防止磁屏蔽层62的屏蔽材料向层间介电薄膜12扩散。
[第十三实施方案]
该第十三实施方案是没有任何开关元件的磁存储器件的改进方案。
图59和60为根据本发明第十三实施方案的磁存储器件的立体图。下面将对根据第十三实施方案的磁存储器件的结构进行说明。要注意的是，将主要对与图53A和53B不同的结构进行说明。
在图59所示的结构中，第一线路层13分成写入字线13a和读出字线13b。写入字线13a例如与第二线路层(位线)20垂直地延伸并且与MTJ元件18间隔开。读出字线13b在相同的平面上与写入字线13a平行地延伸，并且通过下金属层67和接点68与MTJ元件18连接。磁屏蔽层62a和62b形成在写入和读出字线13a和13b的侧面和底面上。
同样，在图60所示的结构中，第一线路层13分成写入字线13a和读出字线13b。写入字线13a例如与第二线路层(位线)20垂直地延伸并且与MTJ元件18间隔开。磁屏蔽层62a形成在写入字线13a的侧面和底面上。读出字线13b与写入字线13a平行地延伸，并且设置成在MTJ元件18和写入字线13a之间与MTJ元件18接触。
该第十三实施方案可以获得与第十一实施方案相同的效果。
在该第十三实施方案中，第一线路层13分成写入字线13a和读出字线13b。与如图53A和53B所示的简单交叉点结构相比，读出信号可以设定得更大以提高读取速度。
由于写入和读取线部分地分开，所以在写入中没有任何电压偏压施加在隧道结层15上，从而提高了可靠性。
在该第三实施方案中，没有任何开关元件，可以降低单元尺寸并且有利于多层结构的开发。
那些本领域普通技术人员将很容易了解其它优点和改进。因此，本发明的更广义的范围并不限于在这里所示和所述的具体内容和代表性实施方案。因此，在不脱离由所附权利要求及其等同方案所限定的总体发明内容的精神或范围的情况下可以作出各种变化的方案。

Claims (49)

1.一种磁存储器件，它包括：
第一线路层，它沿着第一方向延伸；
存储元件，它设置在所述第一线路层上方；
多个第二线路层，设置在所述存储元件上并且沿着与第一方向不同的第二方向延伸；以及
第一屏蔽层，它形成在所述每个第二线路层的侧面和存储元件的侧面上。
2.如权利要求1所述的器件，其中所述第一屏蔽层形成在所述每个第二线路层的侧面和上表面以及存储元件的侧面上，并且连续地形成在各第二线路层上面。
3.如权利要求1所述的器件，其中所述第一屏蔽层包括绝缘磁层。
4.如权利要求3所述的器件，所述绝缘磁层由绝缘的铁氧体形成。
5.如权利要求1所述的器件，其中所述每个第一线路层的侧面和存储元件的侧面基本上形成一个平面，并且所述第一屏蔽层形成在该平面上。
6.如权利要求1所述的器件，其中所述存储元件包括至少由第一磁层、第二磁层和非磁层形成的磁性隧道结元件。
7.如权利要求6所述的器件，其中所述磁性隧道结元件是具有一个非磁层的单结结构或者是具有两个非磁层的双结结构。
8.如权利要求6所述的器件，其中：
所述第一和第二磁层具有不同的磁化翻转阈值；并且
为了在磁性隧道结元件中写入数据，将第一和第二磁层的磁化方向置为彼此平行或者彼此反向平行。
9.如权利要求6所述的器件，其中所述磁性隧道结元件的电阻值根据第一和第二磁层的磁化方向是彼此平行或者彼此反向平行而变化，并且根据电阻值的变化来读出被写在磁性隧道结元件中的数据。
10.如权利要求1所述的器件，还包括有第一绝缘层，该层沿着第二方向设置在存储元件的侧面上并且其厚度等于存储元件。
11.如权利要求1所述的器件，还包括二极管，它形成在第一线路层和存储元件之间。
12.如权利要求1所述的器件，还包括与存储元件连接的晶体管，并且其中所述存储元件与所述第一线路层间隔开。
13.如权利要求1所述的器件，还包括形成在所述每个第二线路层的上表面上的第二屏蔽层。
14.如权利要求13所述的器件，其中所述第一屏蔽层包括一个绝缘磁层。
15.如权利要求13所述的器件，其中所述第二屏蔽层包括绝缘磁层或导电磁层。
16.如权利要求1所述的器件，还包括：
第二屏蔽层，它形成在所述每个第二线路层的上表面上；以及
第二绝缘层，它形成在所述每个第二线路层的侧面和存储元件的侧面与第一屏蔽层之间。
17.如权利要求16所述的器件，其中所述第一屏蔽层包括绝缘磁层或导电磁层。
18.如权利要求16所述的器件，其中所述第二屏蔽层包括绝缘磁层或导电磁层。
19.如权利要求16所述的器件，其中所述第一屏蔽层形成在第二绝缘层的侧面以及第二屏蔽层的上表面上，并且连续地形成在各第二线路层上。
20.如权利要求19所述的器件，其中所述第二屏蔽层包括绝缘磁层，并且所述第一屏蔽层包括绝缘磁层或导电磁层。
21.如权利要求19所述的器件，其中所述第二屏蔽层包括导电磁层，并且所述第一屏蔽层包括绝缘磁层。
22.如权利要求1所述的器件，还包括第三绝缘层，该层形成在存储元件的侧面和第一屏蔽层之间，所述第三绝缘层的侧面与第二线路层的侧面基本上平行。
23.如权利要求22所述的器件，其中所述存储元件沿着第一方向的宽度小于所述每个第二线路层的宽度。
24.如权利要求22所述的器件，其中所述第一屏蔽层包括绝缘磁层或者导电磁层。
25.如权利要求22所述的器件，其中所述第一屏蔽层形成在所述每个第二线路层的侧面和上表面以及第三绝缘层的侧面上，并且连续地形成在各第二线路层之间。
26.如权利要求25所述的器件，其中所述第一屏蔽层包括一绝缘磁层。
27.如权利要求22所述的器件，还包括第二屏蔽层，该层形成在所述每个第二线路层的上表面上。
28.如权利要求27所述的器件，其中所述第一屏蔽层包括绝缘磁层和导电磁层。
29.如权利要求27所述的器件，其中所述第二屏蔽层包括绝缘磁层或导电磁层。
30.如权利要求1所述的器件，还包括第三屏蔽层，该层形成在第一线路层的下表面和侧面上。
31.如权利要求30所述的器件，其中所述第三屏蔽层包括绝缘磁层或导电磁层。
32.如权利要求1所述的器件，还包括第一和第二金属阻挡层，这些阻挡层夹着所述第一屏蔽层。
33.如权利要求30所述的器件，还包括第三和第四金属阻挡层，这些阻挡层夹着所述第三屏蔽层。
34.如权利要求1所述的器件，还包括第三线路层，该层设置在与第一线路层相同的平面上，与所述第一线路层平行地延伸，与存储元件连接，并且用作读出线路。
35.如权利要求1所述的器件，还包括第四线路层，它设置在第一线路层和存储元件之间，与所述第一线路层平行地延伸，与所述存储元件连接，并且用作读出线路。
36.一种磁存储器件制造方法，它包括：
形成沿着第一方向延伸的第一线路层；
选择性地将存储元件形成在第一线路层上方；
在存储元件周围形成第一绝缘层；
在所述第一绝缘层和存储元件上形成沿着与所述第一方向不同的第二方向延伸的第二线路层；
用第二线路层作为掩模除去第一绝缘层的没有覆盖第二线路层的部分；并且
将第一屏蔽层形成在第二线路层上。
37.如权利要求36所述的方法，其中所述第一屏蔽层形成的薄膜厚度不大于第二线路层之间的间距的1/2。
38.如权利要求36所述的方法，其中所述存储元件包括至少由第一磁层、第二磁层和非磁层形成的磁性隧道结元件。
39.如权利要求36所述的方法，还包括在所述第一线路层和存储元件之间形成二极管。
40.如权利要求36所述的方法，还包括形成与所述存储元件连接的晶体管。
41.如权利要求36所述的方法，还包括，在形成所述第一屏蔽层之后，从所述每个第二线路层的上表面，并从各第二线路层之间除去第一屏蔽层，在所述每个第二线路层的侧面和存储元件的侧面上留下所述第一屏蔽层。
42.如权利要求41所述的方法，其中通过各向异性蚀刻除去所述第一屏蔽层。
43.如权利要求36所述的方法，还包括：
在形成第一屏蔽层之前，在所述每个第二线路层的上表面上形成第二屏蔽层；并且
在形成所述第一屏蔽层之后，从第二屏蔽层的上表面，并从各第二线路层之间除去所述第一屏蔽层，在所述每个第二线路层的侧面和存储元件的侧面上留下所述第一屏蔽层。
44.如权利要求36所述的方法，在形成所述第一屏蔽层之前还包括：
在所述每个第二线路层的上表面上形成第二屏蔽层；并且
在所述每个第二线路层的侧面以及所述存储元件的侧面上形成第二绝缘层。
45.如权利要求44所述的方法，在形成所述第一屏蔽层之后还包括：从所述第二屏蔽层的上表面，并从所述各第二线路层之间除去所述第一屏蔽层，在所述第二绝缘层的侧面上留下所述第一屏蔽层。
46.如权利要求36所述的方法，其中：
所述第二线路层如此形成，使所述每个第二线路层的宽度设定得大于存储元件沿着第一方向的宽度；
用所述线路层作为掩模除去所述第一绝缘层的没有覆盖所述第二线路层的部分，在存储元件的侧面上留下所述第一绝缘层，所述存储元件从所述每个第二线路层的侧表面凹入；并且
所述第一屏蔽层形成在所述每个第二线路层的侧面和上表面以及所述第一绝缘层的侧面上。
47.如权利要求46所述的方法，还包括，在形成所述第一屏蔽层之后，从第二屏蔽层的上表面，并从各第二线路层之间除去所述第一屏蔽层，在所述第一绝缘层的侧面上以及所述每个第二线路层的侧面上留下所述第一屏蔽层。
48.如权利要求47所述的方法，还包括，在形成所述第一屏蔽层之前，在所述每个第二线路层的上表面上形成所述第二屏蔽层。
49.一种磁存储器件制造方法，它包括：
形成沿着第一方向延伸的第一线路层；
在第一线路层上方形成沿着第一方向延伸的笔直的存储元件；
在存储元件周围形成第一绝缘层；
在所述第一绝缘层和存储元件上形成沿着与所述第一方向不同的第二方向延伸的第二线路层；
用第二线路层作为掩模除去第一绝缘层和存储元件的没有覆盖第二线路层的部分，从而将所述存储元件形成为岛状；并且
在第二线路层上形成第一屏蔽层。
CNB021570132A 2001-12-18 2002-12-18 具有磁屏蔽层的磁存储器件及其制造方法 Expired - Fee Related CN1295707C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001384793 2001-12-18
JP384793/2001 2001-12-18

Publications (2)

Publication Number Publication Date
CN1427414A CN1427414A (zh) 2003-07-02
CN1295707C true CN1295707C (zh) 2007-01-17

Family

ID=19187756

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021570132A Expired - Fee Related CN1295707C (zh) 2001-12-18 2002-12-18 具有磁屏蔽层的磁存储器件及其制造方法

Country Status (4)

Country Link
US (2) US6977401B2 (zh)
KR (1) KR100537117B1 (zh)
CN (1) CN1295707C (zh)
TW (1) TW569442B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4053825B2 (ja) * 2002-01-22 2008-02-27 株式会社東芝 半導体集積回路装置
JP3935049B2 (ja) * 2002-11-05 2007-06-20 株式会社東芝 磁気記憶装置及びその製造方法
WO2004114409A1 (ja) * 2003-06-20 2004-12-29 Nec Corporation 磁気ランダムアクセスメモリ
US7183130B2 (en) * 2003-07-29 2007-02-27 International Business Machines Corporation Magnetic random access memory and method of fabricating thereof
US7598555B1 (en) * 2003-08-22 2009-10-06 International Business Machines Corporation MgO tunnel barriers and method of formation
US7078239B2 (en) * 2003-09-05 2006-07-18 Micron Technology, Inc. Integrated circuit structure formed by damascene process
JP4544396B2 (ja) * 2003-09-05 2010-09-15 Ｔｄｋ株式会社 磁気記憶セルおよび磁気メモリデバイス
US7102920B2 (en) * 2004-03-23 2006-09-05 Hewlett-Packard Development Company, L.P. Soft-reference three conductor magnetic memory storage device
US7270896B2 (en) * 2004-07-02 2007-09-18 International Business Machines Corporation High performance magnetic tunnel barriers with amorphous materials
US7357995B2 (en) * 2004-07-02 2008-04-15 International Business Machines Corporation Magnetic tunnel barriers and associated magnetic tunnel junctions with high tunneling magnetoresistance
KR100660539B1 (ko) 2004-07-29 2006-12-22 삼성전자주식회사 자기 기억 소자 및 그 형성 방법
US7075807B2 (en) * 2004-08-18 2006-07-11 Infineon Technologies Ag Magnetic memory with static magnetic offset field
US7545662B2 (en) * 2005-03-25 2009-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for magnetic shielding in semiconductor integrated circuit
US20070253245A1 (en) * 2006-04-27 2007-11-01 Yadav Technology High Capacity Low Cost Multi-Stacked Cross-Line Magnetic Memory
US8120949B2 (en) * 2006-04-27 2012-02-21 Avalanche Technology, Inc. Low-cost non-volatile flash-RAM memory
US7663198B2 (en) * 2006-08-29 2010-02-16 Qimonda Ag Magnetoresistive random access memory device with alternating liner magnetization orientation
JP4560025B2 (ja) * 2006-09-29 2010-10-13 株式会社東芝 磁気ランダムアクセスメモリ及びその製造方法
US8482966B2 (en) * 2008-09-24 2013-07-09 Qualcomm Incorporated Magnetic element utilizing protective sidewall passivation
JP2011066190A (ja) * 2009-09-17 2011-03-31 Renesas Electronics Corp 半導体装置およびその製造方法
JP2011134976A (ja) * 2009-12-25 2011-07-07 Renesas Electronics Corp 半導体装置
JP5417369B2 (ja) * 2011-03-25 2014-02-12 株式会社東芝 磁気素子及び不揮発性記憶装置
JP2013008870A (ja) * 2011-06-24 2013-01-10 Toshiba Corp 半導体記憶装置
JP5948620B2 (ja) * 2011-09-16 2016-07-06 株式会社ミツトヨ 誘導検出型ロータリエンコーダ
CN103107281B (zh) 2011-11-15 2015-04-08 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
US10396276B2 (en) * 2016-10-27 2019-08-27 Tdk Corporation Electric-current-generated magnetic field assist type spin-current-induced magnetization reversal element, magnetoresistance effect element, magnetic memory and high-frequency filter
US9985199B1 (en) 2017-03-15 2018-05-29 International Business Machines Corporation Prevention of switching of spins in magnetic tunnel junctions by on-chip parasitic magnetic shield
US10332576B2 (en) * 2017-06-07 2019-06-25 International Business Machines Corporation Magnetic exchange coupled MTJ free layer with double tunnel barriers having low switching current and high data retention
US10510390B2 (en) * 2017-06-07 2019-12-17 International Business Machines Corporation Magnetic exchange coupled MTJ free layer having low switching current and high data retention
JP6581634B2 (ja) * 2017-09-20 2019-09-25 株式会社東芝 磁気記憶装置
US10411184B1 (en) 2018-03-02 2019-09-10 Samsung Electronics Co., Ltd. Vertical spin orbit torque devices
CN110265427B (zh) * 2018-03-12 2021-08-03 中电海康集团有限公司 Stt-mram存储器及其制备方法
JP7095490B2 (ja) * 2018-08-27 2022-07-05 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
CN113540342B (zh) * 2020-04-16 2023-07-14 长鑫存储技术有限公司 一种半导体结构及其制作方法
US11800810B2 (en) * 2020-11-25 2023-10-24 Robert Bosch Gmbh Magnetic field sensor with flux guide reset

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0109652A2 (de) * 1982-11-18 1984-05-30 Fresenius AG Zentrifuge
US6055179A (en) * 1998-05-19 2000-04-25 Canon Kk Memory device utilizing giant magnetoresistance effect

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US5902690A (en) * 1997-02-25 1999-05-11 Motorola, Inc. Stray magnetic shielding for a non-volatile MRAM
JPH11238377A (ja) 1998-02-24 1999-08-31 Motorola Inc 不揮発性磁気抵抗メモリのための浮遊磁気遮へい
DE19836567C2 (de) 1998-08-12 2000-12-07 Siemens Ag Speicherzellenanordnung mit Speicherelementen mit magnetoresistivem Effekt und Verfahren zu deren Herstellung
JP2000090658A (ja) 1998-09-09 2000-03-31 Sanyo Electric Co Ltd 磁気メモリ素子
TW454187B (en) 1998-09-30 2001-09-11 Siemens Ag Magnetoresistive memory with low current density
US6288929B1 (en) * 1999-03-04 2001-09-11 Pageant Technologies, Inc. Magneto resistor sensor with differential collectors for a non-volatile random access ferromagnetic memory
US6165803A (en) 1999-05-17 2000-12-26 Motorola, Inc. Magnetic random access memory and fabricating method thereof
US6872993B1 (en) 1999-05-25 2005-03-29 Micron Technology, Inc. Thin film memory device having local and external magnetic shielding
US6436526B1 (en) 1999-06-17 2002-08-20 Matsushita Electric Industrial Co., Ltd. Magneto-resistance effect element, magneto-resistance effect memory cell, MRAM and method for performing information write to or read from the magneto-resistance effect memory cell
US20020055190A1 (en) 2000-01-27 2002-05-09 Anthony Thomas C. Magnetic memory with structures that prevent disruptions to magnetization in sense layer
US6211090B1 (en) 2000-03-21 2001-04-03 Motorola, Inc. Method of fabricating flux concentrating layer for use with magnetoresistive random access memories
JP2002368199A (ja) 2001-06-08 2002-12-20 Hitachi Ltd 磁気メモリ
JP2005260083A (ja) * 2004-03-12 2005-09-22 Toshiba Corp 磁気ランダムアクセスメモリ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0109652A2 (de) * 1982-11-18 1984-05-30 Fresenius AG Zentrifuge
US6055179A (en) * 1998-05-19 2000-04-25 Canon Kk Memory device utilizing giant magnetoresistance effect

Also Published As

Publication number Publication date
US7247505B2 (en) 2007-07-24
TW569442B (en) 2004-01-01
KR20030051369A (ko) 2003-06-25
US6977401B2 (en) 2005-12-20
KR100537117B1 (ko) 2005-12-16
TW200304224A (en) 2003-09-16
US20030111626A1 (en) 2003-06-19
US20050169044A1 (en) 2005-08-04
CN1427414A (zh) 2003-07-02

Similar Documents

Publication Publication Date Title
CN1295707C (zh) 具有磁屏蔽层的磁存储器件及其制造方法
CN1203560C (zh) 磁存储器元件、磁存储器及磁存储器的制造方法
CN1197158C (zh) 半导体存储装置及其制造方法
CN1252824C (zh) 备有磁轭层的磁存储装置及其制造方法
CN1199274C (zh) 半导体存储装置
CN100342451C (zh) 磁存储器
CN100351946C (zh) 磁性体逻辑元件及磁性体逻辑元件阵列
CN1542844A (zh) 具有磁阻元件的半导体存储装置及其制造方法
CN1430292A (zh) 磁开关元件和磁存储器
CN1270323C (zh) 磁性存储器的驱动方法
CN1254870C (zh) 磁致电阻装置和利用磁致电阻装置的磁性存储器
CN1497602A (zh) 磁随机存取存储器
CN1941175A (zh) 存储元件和存储器
CN1967892A (zh) 存储元件和存储器
CN1770316A (zh) 磁记录元件以及磁记录装置
CN1503229A (zh) 磁阻效应元件、磁存储器以及磁头
CN1610001A (zh) 具有磁阻元件的半导体存储器件及其数据写入方法
CN1713400A (zh) 自旋晶体管、可编程逻辑电路和磁存储器
CN1670859A (zh) 包含磁致电阻元件的半导体存储装置及其制造方法
CN1490818A (zh) 薄膜磁性体存储器及与之相关的半导体集成电路器件
CN101060160A (zh) 存储元件和存储器
CN1345091A (zh) 利用隧道磁阻效应的半导体存储器及其制造方法
CN101067967A (zh) 磁性存储装置
CN1604355A (zh) 磁电阻效应元件、磁头和磁再现设备
CN1841768A (zh) 自旋注入场效应晶体管、磁随机存取存储器和可重构逻辑电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070117

Termination date: 20121218