TW569442B - Magnetic memory device having magnetic shield layer, and manufacturing method thereof - Google Patents

Description

569442 玖、發明說明： 發明所屬之技術領域 本專利申請根據及主張先前於2001年12月18日申請之日 本專利申請案號2001-384793之權利，其全文以引用方式併 入本文。 本發明係關係一磁性記憶裝置及其製造方法，較具體而言 ’關係一磁性記憶裝置回應相對單元磁化狀態的電阻變化 由一電流磁場每位元執行寫入及讀取Γ 1」或Γ 〇」資料， 及其製造方法。 先前技術 最近已經發明利用磁性電阻效應的MRAM(磁性隨機存取 兄憶）作為一記憶元件。MRAM的特徵為將資料寫入一記憶 單元’使用一電流磁場改變強磁性的磁化方向。MraM之一 的MTJ(磁穿隧連結）元件使用TMR(穿隧磁阻）效應可提取「1」 或「〇」的資訊回應電阻值的變化。作為「i」及「〇」之間 私阻差的MTJ元件的MR(磁阻）比率幾乎達到5〇% ，因而 MRAM的實用得以大步拓展。 在具有磁阻元件如一 MTJ元件的記憶單元中為了產生 .、Λ 了寫入黾况磁場，必須施加一充分大的寫入電流予寫 入配、、泉。目妁，達到的寫入電流約為每寫入配線數m Α至1 〇 mA。縮短磁阻元件之間的距離進一步縮小形體尺寸。這意 用著大寫入電流影響選擇單元附近的單元。 一種解決這種問題的技術稱為「磁性遮蔽」。根據本技術 /、有私泥磁場配線或電流磁場配線及一磁阻元件兩者都 82383 569442 覆蓋一磁性物體。由電流磁場配線產生的磁場集中在由磁 輛相同效應選擇的單元上。利用一小寫入電流可將資訊料 寫入選擇單元。 本技術的一個已知例子為日本專利申請公報No. 1 1-238377所揭露。在此例子中，如圖61所示，元件隔離氧 化物膜72為選擇性在半導體基板7 1上面形成。一 MOSFET 73選擇性在元件隔離氧化物膜72之間形成。MOSFET 73的 源/汲極擴散層經接點74、76及78，及第一、第二及第三配 線層75、77及79連接一 GMR(巨大磁阻）元件8〇。用於將資料 寫入GMR元件80的上及下字組線8 1及82由一電流磁場在 GMR元件80的上方及下方形成，並與GMR元件80相隔一段 距離。形成一由非導體鐵酸鹽材料製成的磁遮蔽層83作為 一鈍化膜以覆蓋記憶單元陣列的全表面。 先前技術可遮蔽非導體鐵酸鹽材料製成的磁性遮蔽層83 外面的雜散磁場。先前技術也能在(3]^11元件8〇的磁性層上 面集中由寫入配線81及82產生的磁場作為一記錄部份。 、二、先引技術對於防止由一磁場在縮小的磁性記憶的附 兀〈間漏磁產生錯誤寫入的效果不良。先前技術不能 兹陡物m上電泥磁場配線滿意地集中一磁場。 二本發明第—項觀點’據本發明揭示一種磁性記憶 1面了沿第―方向伸長之第—配線層、—位於第-配 的憶％件、位於記憶元件上面並沿不同於第一 吊—万向伸長之第二配線層，及一形成於各第二 82383 569442 層的側表面及記镱元件的侧表面上之第一遮蔽層。 根據本發明第二項觀點，本發明揭示一種製造一磁性記憶 裝置的方法，包括：形成一沿第一方向伸長的第一配線； 於第一配線層上方選擇性形成一記憶元件；圍繞該記憶元 件形成一絕緣層；在第一絕緣層及記憶元件上面形成沿不 同於第一方向的第二方向伸長之第二配線層；使用該等第 一配線層作為一遮罩以去除未被該等第二配線層覆蓋的第 一絕緣層之部份；及在該等第二配線層上面形成一第一遮 蔽層。 實施方式 本發明的較佳具體實施例關係一磁性記憶裝置（MraM : 磁性隨機存取記憶）採用一 MTJ(磁性穿隧接合）元件使用 TMR(穿隨磁阻）效應作為一記憶元件。 參考以下附圖說明本發明的較佳具體實施例。在下列說明 中’圖中相同的參考號碼代表相同的元件。 [第一具體實施例] 在第一具體實施例中，一磁性遮蔽層在鄰近第二配線層上 面形成以便覆蓋一 MTJ元件及第二配線層。本具體實施例不 使用任何交換元件。 圖1A為一透視圖顯示根據本發明第一具體實施例的一磁 性記憶裝置。圖1B為一斷面圖顯示磁性記憶裝置沿圖丨八切 線IB-IB的斷面。圖1C為一斷面圖顯示磁性記憶裝置沿圖1A 切線1C-1C的斷面。以下說明根據第一具體實施例的磁性記 憶裝置的結構。 82383 569442 如圖ΙΑ、1B及1C所示在根據本具體實施例的磁性記憶中 ，第一及第二配線層1 3及20沿不同方向伸長。電性連接相 對的第一及第二配線層1 3及20的各MTJ元件1 8配置在第一 及第二配線層1 3及20之間的節點上。如此形成一磁性遮蔽 層2 1以覆蓋各MTJ元件1 8的側面及各第二配線層20的上面 及側面。磁性遮蔽層21在鄰近第二配線層20上面連續形成。 MTJ元件1 8沿第一配線層13伸長方向的寬度X等於第二配 線層20的寬度。MTJ元件18沿第二配線層20伸長方向的寬度 Y等於第一配線層1 3的寬度。所以，MTJ元件1 8沿第二配線 層20伸長方向的側面及同方向第二配線層2〇的側面形成一 平面幾乎沒有任何斜度。如此形成磁性遮蔽層2 1以覆蓋本 平面。一中間層介電膜19充填MTJ元件18之間的間隙。中間 介電膜19及MTJ元件18的厚度幾乎相等。 在第一具體實施例中，磁性遮蔽層21為連續在鄰近第二配 線層20上面形成。較理想磁性遮蔽層2丨使用絕緣材料。因 為’如果磁性遮蔽層21由導電材料製成並在第二配線層上 面連續形成，鄰近第二配線層經磁性遮蔽層21為電性連接 或母單元隔離的MTJ元件18為電性連接。 即是，磁性遮蔽層21為一絕緣磁性層。絕緣磁性層材料的 例子為絕緣鐵酸鹽，及金屬_非金屬微粒膜w(Fe，c〇) _ (B，Si，Hf，Zr，Sm，Ta，A1)_(F，〇,州膜。較特別，絕緣鐵酸 鹽由至少一種選自 Mn-Zn-ferrite、Ni-Zn-feirite、MiiFeO、 CuFeO, FeO及NiFeO群的材料組成。 在第一具體實施例中，第一及第二配線層13及2〇相互交又 82383 569442 適合形成一大比例的單元陣列。不過，第一及第二配線層 13及20因為沿不同方向伸長而不能相互交叉。 MTJ元件18包括三層：一磁性固定層（磁性層）14其磁化方 向固定、一穿隧接合層（非磁性層）丨5及一磁性記錄層（磁性 層）16其磁化方向相反。磁性固定層14及磁性記錄層16的位 置可交換。MTJ元件18可由一穿隧接合層15形成一單穿隧接 合結構或由兩穿隨接合層15形成一雙穿隨接合結構。具有 單及雙穿隨接合結構的MTJ元件1 8將舉例說明。 圖2A所示具有單穿隧接合結構的一 MTJ元件18包括一由 順序層疊一樣板層101、原始強磁性層1〇2、反強磁性層1〇3 及參考強磁性層104獲得的磁性固定層丨4、一穿隧接合層j 5 位於磁性固定層14上面，及一由順序層疊一游離強磁性層 1 0 5及接觸層1 〇 6獲得的磁性記錄層1 6位於穿隨接合層15上 面0 圖2B所示具有單穿隧接合結構的一 MTj元件18包括一由 順序層宜樣板層1 〇 1、原始強磁性層10 2、反強磁性層1 〇 3 及強磁性層104’、非磁性層1〇7，及強磁性層1〇4"獲得的磁 性固定層14、一穿隧接合層15位於磁性固定層14上面，及 一由順序層疊一游離強磁性層105,、非磁性層1〇7、強磁性 層10 5及接觸層1 〇 6獲得的磁性記錄層16位於穿隨接合層1 5 上面。 圖2B所示MTJ元件18在磁性固定層14中插入一由強磁性 層104’、非磁性層1〇7及強磁性層1〇4，，構成的三層結構，及 在磁性記錄層16中插入一由強磁性層1〇5，、非磁性層1〇7及 82383 -9- 442 442 強磁性層105”構成 的 三層結構。比較圖2A所示的MTJ元件1 8 本MTJ兀件1 8能提供更適合抑制產生強磁性體中磁極的小 型化單元結構。 圖3 A所不具有雙穿隧接合結構的一 mtj元件18包括一由 順序層璺一樣板層丨〇丨、原始強磁性層丨〇2、反強磁性層工 及參考強磁性層104獲得的第一磁性固定層14a、一第一穿隧 接合層15a位於第一磁性固定層14a上面、一磁性記錄層16 仫万；第一穿隧接合層15a上面、一第二穿隧接合層i5b位於磁 ,記錄層16上面，及一由順序層疊一參考強磁性層1〇4、反 &磁性層1 03、原始強磁性層丨〇2，及接觸層i 〇6獲得的第二 磁性固定層14ba位於第二穿隧接合層15b上面。 圖3B所示具有雙穿隧接合結構的一mtj元件18包括一由 順序層疊一樣板層101、原始強磁性層1〇2、反強磁性層 及參考強磁性層1〇4獲得的第一磁性固定層14a、一第一穿隨 接合層15a位於第一磁性固定層14a上面、一由順序層疊一磁 性層16’、非磁性層1〇7及磁性層16，，獲得的磁性記錄層μ位 於第-穿隧接合層i 5 a上面、一第二穿隧接合層i %位於磁性 。己錄層16上面，及一由順序層疊一參考強磁性層1 、非磁 性層1〇7、強磁性層1〇4”、反強磁性層1〇3、原始強磁性層1〇2 ，及接觸層106獲得的第二磁性固定層14b位於第二穿隧接 合層1 5b上面。 圖3BK*MTJ元件18在第二磁性固定層Mb中插入一由強 磁性層16,、非磁性層107及強磁性層16，，組成的磁性記錄層 16構成的三層結構，及一由強磁性層1〇4，、非磁性層⑺7及 82383 -10- 569442 &磁性層104”構成的三層結構。比較圖3a所示的MTJ元件ι8 ，本MTJ兀件1 8能提供更適合抑制產生強磁性體中磁極的小 型化單元結構。 比較具有單穿隧接合結構的MTJ元件18，在施加相同外部 偏壓下具有雙穿隧接合結構的MTJ元件18可用MR(磁阻）比 率（「1」及「0」狀態之間電阻變化比率）減少較小的較高偏 壓鉍作。雙穿隧接合結構對從一單元讀取資料更為有利。 具有單或雙穿隧接合構的MTJ元件丨8係使用下列材料形 成。 磁性固定層14、14a、14b，及磁性記錄層16的材料例子為 Fe、Co、Ni及其合金，具有高旋轉極化性的磁鐵礦，氧化 物如 Cr〇2 及 RXMn〇3-y (r;稀有土 元素，X、Ca、Ba、Cr) ，及Heusler合金如NiMnSb及PtMnSb。只要不失強磁性，這 些磁性材料可含微量非磁性元素如Ag、Cu、Au、Al、Mg 、S!、Bi、Ta、B、C、Ο、N、Pd、Pt、Zr、Ir、W、Mo或

Nb。 〆 構成邵份磁性固定層14、14&或14b的反強磁性層^们的較 理想的材料例子為 Fe-Mn、Pt-Μη、Pt-Cr-Mn、Ni-Mn、Ιι·_Μη 、NiO及 Fe2〇3。 穿隨接合層15、15a及15b的材料例子為各種介電物質如 Al2〇3、Si〇2、MgO、AIN、Bi203、MgF2、CaF2、SrTi〇2及 AlLa〇3。這些介電物質可缺氧、氮或氟。 圖4A、4B、4C至圖9A、9B及9C顯示根據本發明第一具體 貫施例的磁性記憶裝置的製造步騾。以下說明根據第一具 82383 -11- 569442 體實施例的磁性記憶裝置的製造方法。 如圖4A、4B、及4C所示，第一中間層介電膜12及第一配 線層1 3係在一半導體基板11上形成。較具體，第一配線層i 3 使用RIE(反應離子蝕刻）形成一需要的圖案。第一中間層介 電膜12在第一配線層13上形成。第一中間層介電膜12使用 CMP(化學機械拋光）或深蝕刻削平直到第一配線層丨3的表 面露出。 如圖5A、5B及5C所示，一磁性固定層14沉積在第一中間 層介電膜12及苐一配線層13上面。一穿隨接合層15沉積在 磁性固定層14上面。一磁性記錄層沉積在穿隧接合層丨5上 面。磁性固定層14、穿隧接合層丨5及磁性記錄層16形成一 TMR材料層17。 如圖6A、6B及6C所示，TMR材料層17使用一遮罩選擇性 触刻以形成各單元隔離島型MTJ元件18。一第二中間層介電 膜19在第一中間層介電膜12、MTJ元件18及第一配線層13 的上面形成。第二中間層介電膜19使用CMp或深蝕刻削平 直到各MTJ元件18的表面露出。 如圖7A、7B及7C所示，形成第二配線層2〇於MTJ元件18 上面及第二介電膜19垂直第一配線層13伸長的方向。 如圖8A、8B及8C所示，使用第二配線層2〇作為遮罩去除 在第二配線層20之間露出的第二介電膜丨9，直到第一中間 介電膜12及第一配線層13露出。 如圖9A、9B及9C所示，一磁性遮蔽層21在第二配線層2〇 弟中間層介電膜12及第一配線層1 3上面形成。磁性遮 82383 -12- 569442 蔽層21的膜厚度較理想為第二配線層2〇之間的間隔的1/2以 便防上接觸覆蓋鄰近第二配線層2 〇的側面的磁性遮蔽層21。 如圖1A、1B及1 C所示，一第三中間層介電膜22沉積在磁 性遮蔽層21上面，完成一 MRAM記憶單元陣列。 在MRAM中使用MTJ元件18作為一記憶元件，如下列寫入 及讀取資料。 在資料寫入中，供應一寫入電流至選擇的第一及第二配線 層1 3及20以產生電流磁場。施加一由兩電流磁場結合的磁 % 丁位於第一及第二配線層1 3及20之間節點上的MTJ元件 18。交換磁化交換臨界低於磁性固定層14的磁性記錄層16 的磁化。磁性固定層14及磁性記錄層16的磁化方向變為互 相平行（即，狀態「〇」）或互相反平行（即，狀態「i」）。 在讀取資料中，供應電流予寫入狀態為「〇」或「丨」的 MTJ元件18。不論資料為「丨」或「〇」都根據MTj元件18的 電阻差值決定。 根據第一具體實施例，磁性遮蔽層2丨覆蓋第二配線層2〇 的上及側表面，及使用第二配線層2〇寫入資料之MTJ元件i 8 的側面。磁性遮蔽層21具有充分的輛效應及容許有效施加 由第一配線層2〇產生的電流磁場至一選擇的單元。因為寫入 電流可以減少，因而可提供一能節省功率消耗的mram。 使用磁性遮蔽層21覆蓋第二配線層2〇及MTj元件丨8，於第 一配線層1 3伸長方向配置的一洩漏至鄰近MTJ元件丨8的磁 場可以有效遮蔽以壓制錯誤寫入。 使用絕緣磁性遮蔽層21，磁性遮蔽層21不需要在鄰近第二 82383 -13- 569442 配線層20之間分割。第二配線層20之間的距離不需要太大 ’及記憶單元的形體尺寸可以縮小。 第一具體實施例應用MTJ元件1 8作為一記憶元件。本具體 貫施例比較使用由兩磁性層及一夾疊其間的導電層形成的 GMR(巨大磁阻）元件，可獲得一較大讀取訊號及一較高讀取 操作速度。 第一及第二配線層13及20、MTJ元件18及第二中間介電膜 19自行對準形成，因而，提供一適合小型化的Mram。 [第二項具體實施例] 在第二具體實施例中，一磁性遮蔽層在鄰近第二配線層上 面形成以便覆蓋一MTJ元件及第二配線層。本具體實施例使 用一二極體作為交換元件。 圖10A及10B為斷面圖，顯示根據本發明第二具體實施例 的一磁性記憶裝置。圖10A為一斷面圖，顯示沿第—配線層 延伸方向的一磁性記憶裝置。圖10B為一斷面圖，顯示沿第 二，線層延伸方向的一磁性記憶裝置。以下說明根據：發 明第二具體實施例的磁性記憶裝置的結構。注意只說明與 第一具體實施例不同的結構。 ” 如圖10A及10B所示，在第二具體實施例中，埋入一一極 體32作為第一配線層13及一mtj元件18之門认、士 么… 卞 <間的一讀取電流 =換兀件。二極體32具有與MTJ元件18幾乎相同的形狀。即 是，沿第二配線層20伸長方向的二極體32的側面，沿第二 配線層20伸長方向的MTJ元件丨8的側 罘 口本万向的第二 配、、泉層20的側面形成一平面幾乎沒有 Ή斜度。一磁性遮 82383 -14- 569442 蔽層2 1在本平面及鄰近第一配線層2〇上部的第二配線層2〇 的上部表面上連續形成。 充足的磁性遮蔽層2 1至少在第二配線層2〇及MTJ元件i 8 的側面上形成，而不需要在二極體32的侧面上形成。磁性 遮蔽層21在鄰近第二配線層2〇的上面連續形成，及較理想 使用絕緣材料。 圖11A及11B至15A及15B為斷面圖顯示根據本發明第二 具體實施例的一磁性記憶裝置的製造步騾。以下說明根據 本發明第二具體實施例的磁性記憶裝置的製造方法。與第 一具體實施例相同的步.驟只作簡單說明。 如圖11A及11B所示，一第一中間層介電膜12及第一配線 層13在一半導體基板11上形成。 如圖12A及12B所示，一二極體材料層31在第一中間層介 電膜12及第一配線層13上形成。由一磁性固定層14、穿隧 接合層15及磁性記錄層ι6構成的一 tmr材料層17在二極體 材料層3 1上面形成。 如圖13A及13B所示，TMR材料層17及二極體材材層31選 擇性使用一遮罩在各單元内形成隔離的島型MTJ元件1 8及 二極體32。一第二中間層介電膜^在…丁】元件18及第一配線 層1 3的上面形成。使用CMP或深蝕刻削平第二中間層介電 膜19直到各MTJ元件18的表面露出。 如圖14A及14B所示，第二配線層2〇在mtj元件18及垂直 第一配線層1 3伸長方向的第二中間層介電膜丨9上面形成。 如圖15A及15B所示，使用第二配線層2〇作為一遮罩去除 82383 -15- 569442 第二配線層20之間露出的第二中間層介電膜丨9直到第一中 間層介電膜12及第一配線層13露出。然後，一磁性遮蔽層 21在第二配線層20，第一中間層介電膜12及第一配線層13 上面形成。 如圖10A及10B所示，一第三中間層介電膜22沉積在磁性 遮蔽層21面，完成一 MRAM記憶單元陣列。 第二具體實施例可獲得第一具體實施例相同的效應，另外 具有下列效應。 第一具體實施例採用一矩陣陣列結構，及洩漏一電流至資 料碩取選擇單元外的其他單元。洩漏電流減少讀取訊號的 S/N(汛號對雜訊）比率或讀取速度。在第二具體實施例中， 配置二極體32作為交換元件，及使用二極體32的整流作用 只供應一讀取電流至一選擇單元。第二具體實施例可以改 善項取訊號的S/N比率，及增加讀取速度。 [第三項具體實施例] 在第三具體實施例中，一磁性遮蔽層在鄰近第二配線層上 面形成以便覆蓋一 MTJ元件及第二配線層。本具體實施例使 用一電晶體作為交換元件。 圖16A及16B為斷面圖，顯示根據本發明第三具體實施例 的一磁性記憶裝置。圖16A為一斷面圖，顯示沿第一配線層 延伸方向的一磁性記憶裝置。圖16B為一斷面圖，顯示沿第 二配線層延伸方向的一磁性記憶裝置。以下說明根據本發 明第三具體實施例的磁性記憶裝置的結構。注意只說明與 弟一具體貫施例不同的結構。 82383 -16- 569442 如圖16A及16B所示，在第三具體實施例中，配置一 MOSFET 44作為一讀取電流交換元件。形成一接點45連接 MOSFET 44的源/汲極擴散層43。形成MTJ元件18的下電杯 48以連接接點45。下電極48與第一配線層13隔離，及電性 連接MTJ元件18。沿第二配線層20伸長方向的下電極牦的側 面，沿第二配線層20伸長方向的MTJ元件18的側面，及沿本 方向的第二配線層20的側面形成一平面幾乎沒有任何斜度 。一磁性遮蔽層21在本平面及鄰近第二配線層2〇上部的第 二配線層20的上部表面上連續形成。 充足的磁性遮蔽層21至少在第二配線層2〇&MTJ元件18 的側面上形成，而不需要在下電極48的側面上形成。磁性 遮蔽層21在鄰近第二配線層2〇的上面連續形成，及較理想 使用絕緣材料。 ^ 圖17A及17B至21A及21B為斷面圖，顯示根據本發明第三 具體實施例的一磁性記憶裝置的製造步驟。以下說明根據 本發明第三具體實施例的磁性記憶裝置的製造方法。與第 一具體實施例相同的步驟只作簡單說明。 如圖17A及17B，選擇性在一半導體基板丨丨上經一閘極絕 緣膜41形成一閘電極42。在半導體基板u的閘電極心的兩側 表面上形成源及汲極擴散層43。結果，M〇SFET 44成為一 父換兀件。形成一第一中間層介電膜丨2及第一配線層丨3， 及在第一中間層介電膜12及第一配線層13上面形成一第四 中間層介電膜46。形成一接點45及連接源/汲極擴散層43。 如圖18A及18B所示，在第四中間層介電膜牝及接點仏上 82383 -17- 569442 面形成一下電極材料層47。一由磁性固定層14、穿褪接合 層15及磁性記錄層16構成的TMR材料層17在下電極材料層 47上面形成。 如圖19A及19B所示，TMR材料層17使用一遮罩在各單元 内選擇性蝕刻以形成隔離的島型MTJ元件1 8。選擇性蝕刻下 電極材料層47以形成具有理想形狀的下電極48。一第二中 間層介電膜19在MTJ元件18、下電極48及第四中間層介電膜 46的上面形成。使用CMp或深蝕刻削平第二中間層介電膜 19直到各MTJ元件18的表面露出。 如圖20A及20B所示，第二配線層20在MTJ元件18及垂直 第一配線層13伸長方向的第二中間層介電膜19上面形成。 如圖21A及21B所示，使用第二配線層2〇作為一遮罩去除 第二配線層20之間露出的第二中間層介電膜丨9直到第四中 間層介電膜46露出。一磁性遮蔽層2 1在第二配線層2〇及第 四中間層介電膜46上面形成。 如圖16A及16B所示，一第三中間層介電膜22沉積在磁性 遮蔽層21面，完成一 MRAM記憶單元陣列。 第三具體實施例可獲得第一具體實施例相同的效應，另外 具有下列效應。 第一具體實施例適合一矩陣陣列結構，及洩漏一電流至資 料讀取選擇單元外的其他單元。洩漏電流減少讀取訊號的 S/N(訊號對雜訊）比率或讀取速度。在第三具體實施例中， 配置MOSFET 44作為一交換元件，及可以供應讀取電流只 至一選擇單元。第三具體實施例可改善讀取訊號的S/N(訊號 82383 -18 - 569442 對雜訊）比率及增加讀取速度。 讀取開關為MOSFET 44與一般CMOS方法相容。本讀取開 關可以容易地應用於具有一如第三具體實施例所述的記憶 單元的邏輯電路。 [第四項具體實施例] 第四具體實施例為第一具體實施例的修改，其中一磁性遮 蔽層被各第二配線層分割。 圖22A為一透視圖，顯示根據本發明第四具體實施例的一 磁性記憶裝置。圖22B為一斷面圖顯示磁性記憶裝置沿圖 22A切線XXIIB-XXIIB的斷面。圖22C為一斷面圖，顯示磁 性記憶裝置沿圖22八切線乂乂11(：-乂乂11€：的斷面。以下說明根 據本發明第四具體實施例的磁性記憶裝置的結構。注意只 說明與第一具體實施例不同的結構。 如圖22 A、22B及22C所示，在第四具體實施例中，一磁性 遮蔽層21 a只在各第二配線層20及各MTJ元件18的側表面上 形成。在各第二配線層20上面或鄰近第二配線層20之間沒 有磁性遮蔽層21 a。換言之，磁性遮蔽層21 a被各第二配線層 20分割。磁性遮蔽層21 a較理想使用一絕緣材料以便防止 MTJ元件18的上及下磁性層14及16之間短路。 圖23A及23B及23C分別為透視及斷面圖，顯示根據本發明 第四具體實施例的一磁性記憶裝置的製造步驟。以下說明 根據本發明第四具體實施例的磁性記憶裝置的製造方法。 省略第一具體實施例相同的步驟的說明。 如圖2A、2B、2C所示，至9A、9B、9C所示，形成一磁性 82383 -19- 569442 遮蔽層21以覆蓋第二配線層20及MTJ元件18。 如圖23 A、23B及23C所示，磁性遮蔽層21在各第二配線層 的上部表面上形成及在第二配線層20之間的第一中間層介 電膜12及第一配線層13上面形成的磁性遮蔽層21利用垂直 各向異性蚀刻，如RIE，去除。磁性遮蔽層2 1 a只留在MTJ 元件1 8、第二中間介電膜1 9及第二配線層20的侧面上。 如圖22A、22B及22C所示，一第三中間層介電膜22沉積在 磁性遮蔽層21 a、第二配線層20、第一配線層面1 3及第一中 間層介電膜12上面，完成一 MRAM記憶單元陣列。 第四具體實施例可獲得第一具體實施例相同的效應。 [第五項具體實施例] 第五具體實施例為第二具體實施例的修改，其中一磁性遮 蔽層被各第二配線層分割。 圖24A及24B為斷面圖，顯示根據本發明第五具體實施例 的一磁性記憶裝置。圖24A為一斷面圖，顯示沿第一配線層 延伸方向的一磁性記憶裝置。圖24B為一斷面圖，顯示沿第 一配線層延伸方向的一磁性記憶裝置。以下說明根據本發 明第五具體實施例的磁性記憶裝置的結構。注意只說明與 弟一具體貫施例不同的結構。 如圖24A及24B所示，在第五具體實施例中，一磁性遮蔽 層2la只在各二極體32，各第二配線層20及各MTJ元件18的 側表面上形成。在各第二配線層2〇上面或鄰近第二配線層 20之間沒有磁性遮蔽層21a。即是，磁性遮蔽層21&被各第二 配線層20分割。磁性遮蔽層2U較理想使用一絕緣材料以便 82383 •20- 569442 防止MTJ元件1 8的上及下磁性層丨4及丨6之間短路。 充足的磁性遮蔽層2 1 a至少在第二配線層20及MTJ元件1 8 的側面上形成，而不需要在二極體32的例面上形成。 圖25A及25B為斷面圖，顯示根據本發明第五具體實施例 的一磁性記憶裝置的製造步騾。以下說明根據本發明第五 具體實施例的磁性記憶裝置的製造方法。省略第二具體會 施例相同步驟的說明。 如圖11A及11B至15A及15B所示，形成一磁性遮蔽層21以 覆蓋二極體32，第二配線層20及MTJ元件18。 如圖2 5 A及2 5 B所示’磁性遮蔽層2 1在各第二配線層2 〇的 上部表面上形成及第二配線層之間的第一中間層介電膜12 及第一配線層13上面形成磁性遮蔽層21利用垂直各向異性 蚀刻如RIE加以去除。磁性遮蔽層21a只留在二極體32、mtj 元件1 8、第二中間介電膜丨9，及第二配線層2〇的側面上。 如圖24A及24B所示，一第三中間層介電膜22沉積在磁性 遮蔽層21a、第二配線層2〇、第一配線層面13及第一中間層 介電膜12上面，完成— MRAM記憶單元陣列。 第五具體實施例可獲得第二具體實施例相同的效應。 [第六項具體實施例] 第六具體實施例為第三具體實施例的修改，其中一磁性遮 蔽層被各第二配線層分割。 圖26A及26B為斷面圖，顯示根據本發明第六具體實施例 的一磁性圮fe裝置。圖26A為一斷面圖，顯示沿第一配線層 延伸方向的一磁性記憶裝置。圖26B為一斷面圖，顯示沿第 82383 -21- 569442 二配線層延伸方向的一磁性記憶裝置。以下說明根據本發 明第六具體實施例的磁性記憶裝置的結構。注意只說明與 第三具體實施例不同的結構。 如圖26A及26B所示，在第六具體實施例中，一磁性遮蔽 層2 la只在各下電極48，各第二配線層20及各MTJ元件18的 側表面上形成。一磁性遮蔽層21 a在各第二配線層2〇或鄰近 第二配線層2〇上面形成。即是，磁性遮蔽層2丨a被各第二配 線層20分割。磁性遮蔽層21 a較理想使用一絕緣材料以便防 止MTJ元件18的上及下磁性層14及16之間短路。 充足的磁性遮蔽層21a至少在第二配線層20及MTJ元件18 的側面上形成，而不需要在下電極48的側面上形成。 圖27A及27B為斷面圖，顯示根據本發明第六具體實施例 的一磁性記憶裝置的製造步驟。以下說明根據本發明第六 具體實施例的磁性記憶裝置的製造方法。省略第三具體實 施例相同的步.驟的說明。 如圖17A及17B至21A及21B所示，形成一磁性遮蔽層21以 覆蓋下電極48、第二配線層20及MTJ元件18。 如圖27A及27B所示，磁性遮蔽層21在各第二配線層的上 部表面上形成及第二配線層20之間的第一中間層介電膜i2 及及第一配線層1 3上面形成的磁性遮蔽層21利用垂直各向 異性蝕刻如RIE加以去除。磁性遮蔽層21a只留在下電極48 、MTJ元件1 8、第二中間介電膜19及第二配線層20的側面上。 如圖26A及26B所示，一第三中間層介電膜22沉積在磁性 遮蔽層21 a、第二配線層20、第一配線層面1 3及第一中間層 82383 -22- 569442 介電膜12上面，完成一MRAM記憶單元陣列。 第六具體實施例可獲得第三具體實施例相同的效應。 [第7具體實施例] 第七具體實施例為第一具體實施例的另外修改，其中一磁 性遮蔽層被各第二配線層分割，與第四具體實施例相似， 磁性遮敝層也在第二配線層上面形成。 圖28為一斷面圖，顯示根據本發明第七具體實施例的一磁 性圮憶裝置。以下說明根據本發明第七具體實施例的磁性 記憶裝置的結構。注意只說明與第一具體實施例不同的結 構。 如圖28所示，根據第七具體實施例的磁性記憶裝置包括一 第磁性遮蔽層21 a在各第二配線層2〇及各MTJ元件1 8的側 表面上形成，及一第二磁性遮蔽層51在第二配線層2〇上面 开y成。第一磁性遮蔽層2 1 a不在鄰近第二配線層之間形成， 及與第四具體實施例相似被各第二配線層2〇分割。第一磁 性遮敝層21 a較理想使用一絕緣材料以便防止mtj元件丨8的 上及下磁性層14及16之間短路。第二磁性遮蔽層51不限於 絕緣材料，及導電材料也能採用。 如果第二磁性遮蔽層51使用導電材料，導電磁性層材料的 例子為Ni-Fe合金、Co_Fe合金、c〇_Fe.合金、恥 Nb，Ta，T〇基的非結晶材料，及（c〇,卜，叫⑻，幻， Mo，Nb，Μη)基的非結晶材料。 圖29為一斷面圖，顯示根據本發明第七具體實施例的—磁 性記憶裝置的製造步驟。以下說明根據本發明第七具體實 82383 -23- 569442 施例的磁性記憶裝置的製造方法。省略第一具體實施例相 同的步驟的說明。 如圖2A、2B、2C至8A、8B及8C所示，使用第二配線層20 作為一遮罩去除第二配線層20之間露出的第二中間層介電 膜1 9直到第一中間層介電膜1 2及第一配線層丨3露出。 如圖29所示，一磁性遮蔽層5 1在各第二配線層20上面形成 。形成一磁性遮蔽層21以便覆蓋磁性遮蔽層5 1、第二配線 層20及MTJ元件18。 如圖28所示，磁性遮蔽層2 1在各第二配線層2〇的上部表面 上形成及第二配線層20之間的第一中間層介電膜12及第一 配線層1 3上面形成磁性遮蔽層21利用垂直各向異性姓刻如 RIE加以去除。磁性遮蔽層21a留在mtj元件is、第二中間介 私膜1 9及第一配線層2〇的側面上。磁性遮蔽層5丨留在第二 配線層20上面。所以，一第三中間層介電膜22沉積在磁性 遮蔽層51、第一配線層13及第一中間層介電膜12上面，完 成一 MRAM記憶單元陣列。 第七具體實施例可獲得第一具體實施例相同的效應。 與第四具體實施例相似，磁性遮蔽層21认51被各鄰近的 第二配線層2G分割。磁性遮蔽層51的材料不㈣絕緣材料 及可以為冑弘材料。這樣可改善磁性遮蔽層5 1的材料選 擇性。 在第七具體實施例中 他列中，磁性遮蔽層51在第二配線層2〇上面 形成。比較第四具晋渔余、— 、、 ^ Μ施例，本具體實施例能加強壓制錯 為寫入的放果及集中—磁場於—選擇單元上。 82383 -24 - 569442 弟七具體貫施例應用於第一具體實施例的結構，但並不限 於此。第七具體實施例也能應用於一磁性記憶裝置具有一 二極體32作為交換元件如圖30A及30B所示，類似第二具體 貫施例。第七具體貫施例也能應用於一磁性記憶裝置具有 一]\408?£丁44作為交換元件，如圖31八及316所示，類似第 三具體實施例。 [第8具體實施例] 弟八具體貫施例仍為第一具體實施例的另外修改，其中各 第二配線層及各MTJ元件的側表面覆蓋一絕緣層及一磁性 遮蔽層在鄰近第二配線層上面形成。 圖3 2為一斷面圖顯示根據本發明第八具體實施例的一磁 性元憶裝置。以下說明根據本發明第八具體實施例的磁性 記憶裝置的結構。注意只說明與第一具體實施例不同的結 構。 如圖32所示，在根據第八具體實施例的記憶裝置中，一側 壁絕緣層61在各第二配線層20及各MTJ元件1 8的側表面上 形成。磁性遮蔽層5 1在第二配線層2〇上面形成。形成一磁 性遮蔽層21以便覆蓋側壁絕緣層6丨及磁性遮蔽層5丨。第八 具體實施例使用側壁絕緣層6 1以電隔離鄰近第二配線層2〇 及鄰近MTJ元件18。如此，磁性遮蔽層21在鄰近第二配線層 20上面連續形成。 如果磁性遮蔽層5 1使用絕緣材料，則磁性遮蔽層2丨不限於 使用絕緣材料及也能使用導電材料。另一方面，如果磁性 逖蔽層5 1使用導電材料，則磁性遮蔽層2丨較理想使用絕緣 82383 -25- 569442 材料以防止鄰近第二配線層2〇之間短路。 磁性遮蔽層5 1不需要在第二配線層2〇上面形成，及磁性遮 蔽層21則直接在第二配線層2〇上面形成。 圖3 3為一斷面圖，顯示根據本發明第八具體實施例的一磁 性記憶裝置的製造步驟。以下說明根據本發明第八具體實 施例的磁性記憶裝置的製造方法。省略第一具體實施例相 同的步驟的說明。 如圖2A、2B、2C至8A、8B及8C所示，使用第二配線層2〇 作為迫罩去除弟一配線層2 0之間露出的第二中間層介電 膜19直到第一中間層介電膜12及第一配線層13露出。 如圖3 3所示，一磁性遮蔽層5丨在各第二配線層2 〇上面形成 。一側壁絕緣層61在第二中間層介電膜19、第二配線層2〇 及MTJ元件1 8的侧面上形成。 如圖32所示，形成一磁性遮蔽層21以覆蓋磁性遮蔽層51 及側壁絕緣層61。一第三中間層介電膜22沉積在磁性遮蔽 層21上面，完成一MRAM記憶單元陣列。 第八具體實施例可獲得第一具體實施例相同的效應。 在第八具體實施例中，側壁絕緣層6丨覆蓋第二配線層2〇 及MTJ元件18的側面成。既使磁性遮蔽層21在鄰近第二配線 層20的上面連績形成，磁性遮蔽層2丨的材料不限於絕緣材 料，及可以為導電材料。這樣可改善磁性遮蔽層2丨的材料 選擇性。 > 第八具體實施例應用於第一具體實施例的結構，但並不限 於此。第八具體實施例也能應用於一磁性記憶裝置具有一 82383 -26- 569442 二極體32作為交換元件如圖34A及34B所示，類似第二具體 實施例。第八具體實施例也能應用於一磁性記憶裝置具有 —MOSFET 44作為交換元件，如圖35A及35B所示，類似第 二具體貪施例。 在圖30、34A、34B、35A及35B中，磁性遮蔽層2l在鄰近 第二配線層20上面連續形成，但不限於此。例如，如圖36 、37A、3 7B、38A及38B所示，利用去除鄰近第二配線層2〇 之間的磁性遮蔽層2 1及磁性遮蔽層5 1而由各第二配線層20 分割磁性遮蔽層2 1。如此，磁性遮蔽層21及5 1便能採用絕 緣材料或導電材料。 [第九具體實施例] 第九具體實施例仍為第一具體實施例的另外修改，其中各 MTJ元件的側表面覆蓋一絕緣層及一磁性遮蔽層在鄰近第 二配線層上面形成。 圖3 9為一斷面圖，顯示根據本發明第九具體實施例的一磁 性記憶裝置。以下說明根據本發明第九具體實施例的磁性 元憶裝置的結構。注意只說明與第一具體實施例不同的結 構。 如圖39所示，在根據第九具體實施例的記憶裝置中，各第 二配線層20的寬度大於及各MTJ元件18的寬度。側壁絕緣層 19a在陷入第二配線層2〇的側面的MTj元件18的側面表面上 形成。形成一磁性遮蔽層21以便覆蓋側壁絕緣層1 9a及第二 配線層20。磁性遮蔽層21在鄰近第二配線層2〇上面連續形 成0 82383 -27- 569442 在第九具體實施例中，如果由導電材料製成的磁性遮蔽層 21在鄰近第二配線層20的上面形成，沿第一配線層13伸長 方向彼此相鄰的MTJ元件18由側壁絕緣層19a電隔離。不過 ，鄰近第二配線層20並無電隔離。由此，本第九具體實施 例的磁性遮蔽層2 1較理想使用絕緣材料。 圖40為一斷面圖，顯示根據本發明第九具體實施例的一磁 性圮憶裝置的製造步.驟。以下說明根據本發明第九具體實 施例的磁性記憶裝置的製造方法。省略第一具體實施例相 同的步驟的說明。 如圖2A、2B、2C至6A、6B及6C所示，各單元中形成隔離 的島型MTJ元件18。一第二中間層介電膜19在mtj元件18及 第一配線層13的上面形成。使用CMP或深蝕刻削平第二中 間層介電膜19直到各MTJ元件18的表面露出。 如圖40所示，第二配線層20在MTJ元件18及垂直第一配線 層1 3伸長方向的第二中間層介電膜丨9上面形成。此時，形 成的各第二配線層20的寬度大於MTJ元件1 8的寬度。 如圖39所示，使用第二配線層2〇作為一遮罩去除第二配線 層20之間露出的第二中間層介電膜丨9直到第一中間層介電 膜12及第一配線層13露出。結果，一側壁絕緣層1%由MTj 元件18側面上的第二中間層介電膜19形成。一磁性遮蔽層 21在第二配線層20、第一中間層介電膜12及第一配線層13 上面形成。一第三中間層介電膜22沉積在磁性遮蔽層21上 面’完成一 MRAM記憶單元陣列。 第九具體實施例可獲得第一具體實施例相同的效應。 82383 -28- 569442 第九具體實施例應用於第一具體實施例的結構，但並不限 於此。第九具體實施例也能應用於一磁性記憶裝置具有一 二極體32作為交換元件如圖41A及41B所示，類似第二具體 實施例。第九具體實施例也能應用於一磁性記憶裝置具有 一 MOSFET 44作為交換元件，如圖42A及42B所示，類似第 三具體實施例。 在圖39、41A、41B、42A及42B中，磁性遮蔽層21在鄰近 第二配線層20上面連續形成，但不限於此。例如，如圖43 、44A、44B、45A及45B所示，利用去除鄰近第二配線層2〇 之間的磁性遮蔽層2 1及磁性遮蔽層5 1而由各第二配線層2 〇 分割磁性遮蔽層2 1。在此狀況下，磁性遮蔽層2丨可採用絕 緣或導電材料。 在圖43、44A、44B、45A及45B中，磁性遮蔽層21並未留 在鄰近第二配線層20上面，但不限於此。例如，如圖46、 47A、47B、48A及48B所示，磁性遮蔽層51在第二配線層2〇 上面形成。在這種狀況下，磁性遮蔽層21及5丨可使用絕緣 或導電材料。這些結構可進一步加強壓制錯誤寫入的效果 及集中磁場在一選擇單元上。 [第十具體實施例] 第十具體實施例具有第一具體實施例的相同結構，但MTJ 元件圖案成型方法除外。 圖49至52為透視圖，顯示根據本發明第十具體實施例的一 磁性記憶裝置的製造步驟。以下說明根據本發明第十具體 實施例的磁性記憶裝置的製造方法。與第—具體實施例相 82383 -29- 569442 同的步·驟只作簡單說明。 如圖49所示，類似第一具體實施例、一第一中間層介電 膜12及第一配線層13在一半導體基板11上形成。由一磁性固 定層14、穿隧接合層15及磁性記錄層16構成的一 tmr材料 層1 7在第一中間層介電膜12及第一配線層丨3上面形成。使 用一遮罩選擇性蝕刻TMR材料層17以形成一直線TMR材料 層1 7沿第一配線層1 3伸長方向伸長。一第二中間層介電膜 19在TMR材料層17及第一中間層介電膜12的上面形成。使 用CMP或深#刻削平第二中間層介電膜丨9直到tmr材料層 1 7的表面露出。 如圖50所示，第二配線層20在TMR材料層π及垂直第一 配線層1 3伸長方向的第二中間層介電膜1 9上面形成。 如圖5 1所示，使用第二配線層20作為一遮罩去除第二配線 層20之間露出的第二中間層介電膜19&TMR材料層17直到 第一中間層介電膜12及第一配線層13露出。結果，在各單 元内形成隔離的島型MTJ元件18。 如圖52所示，一磁性遮蔽層2 1在第二配線層2〇、第一中間 層介電膜12及第一配線層13上面形成。 如圖ΙΑ、1B及1C所示，一第三中間層介電膜22沉積在磁 性遮蔽層21上面，完成一MRAM記憶單元陣列。 第十具體實施例可獲得第一具體實施例相同的效應。 在第十具體實施例中，首先MTJ元件18形成直型圖案及然 後作自行對準弟一> 配線層2 0處理。本方法可形成一矩型μ T J 元件18，原先該元件不能只由光刻完成。利用減少磁化交 82383 -30- 569442 換^界’可以減少寫入需要的電流量。可壓制MTJ元件1 8 之間的型狀變化’及MTJ元件丨8之間的寫入電流臨界的變化 。可形成一記憶’其中所有記憶單元的功率消耗受壓制及 不易發生寫入錯誤。 在上述說明中，根據本發明第十具體實施例的製造方法係 底、用於第一具體實施例。不過，本方法也能應用於第二至 第八具體實施例只要第二配線層及MTJ元件具有相同的寬 度。 [第十一具體實施例] 第十一具體實施例關係第一至第三具體實施例的修改，其 中不只第二配線層同樣第一配線層也都覆蓋一磁性遮蔽層。 圖53八、538、54八、546、55人及553為斷面圖，顯示根據 本I明第十一具體實施例的一磁性記憶裝置。圖53 A及53B 顯不仍是第一具體實施例的另外修改，其中未配置交換元 件。圖54Α及54Β顯示第二具體實施例的另外修改，其中配 罢 一極體32作為一交換元件。圖55a及55B顯示第三具體 貫施例的修改，其中配置一電晶體44作為一交換元件。以 下說明根據本發明第十一具體實施例的磁性記憶裝置的結 構。注意只說明與第一具體實施例不同的結構。 如圖53A、53B、54A、54B、55A及55B所示，在根據第十 具體實施例的磁性記憶裝置中，一磁性遮蔽層62在第一 无、、泉層1 3的側面及底面上形成。磁性遮蔽層62被各單元分 荆’並由絕緣或導電材料形成。 如果第一配線層1 3具有花紋結構，則磁性遮蔽層62由下列 8攻3 -31- 569442 万法形成。絕緣膜12中形成一第一配線溝。在溝中形成一 磁性遮蔽層62，及在磁性遮蔽層62上面形成第一配線材料 層。利用CMP或深蝕刻削平磁性遮蔽層62及材料層直到絕 緣層12的表面露出。因此，獲得一磁性遮蔽層62形成在第 一配線層1 3的側面及底面上的結構。 第十一具體實施例可獲得第一具體實施例相同的效應。 在第十一具體實施例中，第一配線層丨3的側面及底面上覆 盖磁性遮蔽層62。磁性遮蔽層62具有充分的軛效應及容許 有效施加由第一配線層13產生的電流磁場至一選擇的單元 。能減少供應第一配線層13的寫入電流，及進一步減少功 率消耗。 使用磁性遮敵層6 2覆盖弟一配線層13，配置於第二配線層 2〇伸長方向的一洩漏至鄰近MTJ元件18的磁場可以有效遮 蔽以壓制錯誤寫入。 磁性遮蔽層62被各鄰近的第一配線層1 3分割。磁性遮蔽層 62的材料不限於絕緣材料，及可使用導電材料。這樣可以 改善磁性遮蔽層62的材料選擇性。 [第十二具體實施例] 第十二具體實施例為第一具體實施例的修改，其中一磁性 遮蔽層夾在障壁金屬層之間。 圖56A、56B、57A、57B、58A及58B為斷面圖，顯示根據 本發明第十二具體實施例的一磁性記憶裝置。圖56A及56B 顯示仍是第一具體實施例的另外修改，其中未配置交換元 件。圖57A及57B顯示第二具體實施例的另外修改，其中配 82383 -32- 569442 置一二極體32作為一交換元件。圖58A&58B顯示第三具體 實施例的另外修改，其中配置一電晶體44作為一交換元件 。以下說明根據本發明第十二具體實施例的磁性記憶裝置 的結構。注意只說明與第十一具體實施例不同的結構。 如圖圖56A、56B、57A、57B、58A及58B所示，在根據第 十二具體實施例的磁性記憶裝置中，在第二配線層2〇的側 面及上邵表面上形成的一磁性遮蔽層21夾疊在障壁金屬層 63及64之間。在第一配線層1 3的側面及底面上形成的磁性 遮欧層62係爽登在障壁金屬層65及66之間。 在磁性遮蔽層2 1及62的内表面上形成的障壁金屬層63及 65係由一種材料如c〇或CoFe製成。在磁性遮蔽層21及62的 外表面上形成的障壁金屬層64及66係由一種材料如Ta、TaN 或TaSiN製成。 如果第一配線層1 3具有花紋結構，則磁性遮蔽層62及障壁 金屬層6 5及6 6由下列方法形成。於一絕緣膜12中形成一第 一配線溝。障壁金屬層66、磁性遮蔽層62及障壁金屬層65 按順序在溝中形成。一第一配線層在磁性遮蔽層6 2上面形 成。利用CMP或深蝕刻削平障壁金屬層65及66、磁性遮蔽 層62及材料層直到第一中間層介電膜丨2的表面露出。結果 ，夾疊在障壁金屬層65及66之間的磁性遮蔽層62係在第一 配線層1 3的側面及底面上形成。 第十二具體貫施例可獲得第Η—體實施例相同的效應。 因為障壁金屬層63、64、65及66在磁性遮蔽層21及62的内 表面上形成，第十二具體實施例獲得下列效應。 82383 -33- 569442 夾疊在第二配線層20及磁性遮蔽層2 1之間的障壁金屬層 63可壓制第二配線層2〇及磁性遮蔽層2丨之間的反應。障壁 金屬層63可改善磁遮蔽性能（軛性能）及壓制第二配線層20 的配線電阻增加。 夾疊在磁性遮蔽層2 1及一中間層介電膜22之間的障壁金 屬層64可以改善磁性遮蔽層21及作為上膜的中間層介電膜 22之間的黏結性。障壁金屬層64可以防止磁性遮蔽層21的 遮蔽材料擴散至中間層介電膜22。 夾疊在第一配線層丨3及磁性遮蔽層62之間的障壁金屬層 65可壓制第一配線層13及磁性遮蔽層62之間的反應。障壁 金屬層65可改吾軛性能及壓制第一配線層丨3的配線電阻增 加0 夾疊在磁性遮蔽層62及一中間層介電膜12之間的障壁金 屬層66可以改善磁性遮蔽層62及作為下膜的中間層介電膜 12之間的黏〜性。障壁金屬層66可以防止磁性遮蔽層a的 遮蔽材料擴散至中間層介電膜12。 [第十三具體實施例] 弟十三具體實施例為-磁性記憶裝置的修改沒有任 換元件。 & 圖59及60為透視圖顯示根據本發明第十三具體實施 兹I·生屺L裝置以下說明根據本發明第十三具體會施例 的磁性記憶裝置的結構。注咅口 、 佴压思只說明與圖53A及53β不间. 結構。 』％ 在圖5 9所示的結構中，筮一 罘配線層丨3分割成一寫入字细 82383 -34- 569442 線13a及讀出字組線13b。寫入字組線i3a沿垂直第二配線層 20(位元線）方向伸長及與mtj元件18隔離。讀出字組線13b 在同一平面上與寫入字組線13a平行，及經低金屬層67及接 點68連接MTJ元件is。磁性遮蔽層62a及62b係在窝入及讀出 線13a及13b的側面及底面上形成。 同樣，在圖60所示的結構中，第一配線層13分割成寫入字 組線Ua及讀出字組線13b。寫入字組線i3a沿垂直第二配線 層20(位元線）方向伸長及與MTj元件18隔離。磁性遮蔽層 62a係在寫入字組線13a的側面及底面上形成。讀出字組線 13b平行寫入字組線na伸長，及配置接觸mTj元件18及寫入 字組線13a之間的MTJ元件18。 第十三具體實施例可獲得第十一體實施例相同的效應。 在第十二具體實施例中，第一配線層丨3分割成寫入字組線 13a及讀取字組線13b。比較如圖53人及538的簡單十字點結 構’可以設定大讀取訊號以增加讀取速度。 因為寫入及讀取線部份隔離，寫入中穿隧接合層丨5沒有施 加偏電壓以改善可靠性。 在第十三具體實施例中，沒有任何交換元件因而可減少單 元尺寸及便於發長展多層結構。 熟悉本技術者可立即想到其他的優點及修改。所以，本發 明的廣泛觀點並不限定於本文所述的特定細節及其代表的 具體實施例。因此，只要不背離隨附申請專利範圍及其同等 物定義的一般發明理念精神及範疇，即可進行各種修改。 圖式簡單說明 82383 -35- 569442 圖1A為一透視圖，顯示根據本發明第一 磁性記憶裝置； 圖1Β為一斷面圖，顯示磁性記憶裝置沿s 斷面； 圖1C為一斷面圖，顯示磁性記憶裝置沿提 斷面； 圖2Α及2Β為斷面圖，各顯示根據本發明 的一具有單穿隧接合結構的MTJ元件； 圖3A及3B為斷面圖，各顯示根據本發明 的一具有雙穿隧接合結構的MTJ元件； 圖4 A為一透視圖，顯示根據本發明第一 磁性A丨思裝置的製造步驟； 圖4B為一斷面圖，顯示磁性記憶裝 IVB-IVB的斷面； 圖4C為一斷面圖，顯示磁性記憶裝 IVC-IVC的斷面； 圖5 A為一透視圖，顯示根據本發明第一 磁性記憶裝置於圖4A後的製造步驟； 圖5B為一斷面圖，顯示磁性記憶裝置沿 的斷面； 圖5 C為一斷面圖，顯示磁性記憶裝置f 的斷面； 圖6A為一透視圖，顯示根據本發明第一 磁性記憶裝置於圖5 A後的製造步驟； 具體實施例的一 昇1A切線IB-IB的 昇1A切線IC-IC的 的各具體實施例 的各具體實施例 具體實施例的一 置沿圖4A切線 置沿圖4A切線 具體實施例的一 圖5A切線VB-VB 圖5A切線VC-VC 具體實施例的一 82383 -36- 569442 圖6B為一斷面圖，顯示磁性記憶裝置沿圖6A切線 VIB-VIB的斷面； 圖6C為一斷面圖，顯示磁性記憶裝置沿圖6A切線 VIC-VIC的斷面； 圖7 A為一透視圖，顯示根據本發明第一具體實施例的一 磁性記憶裝置於圖6A後的製造步驟； 圖7B為一斷面圖，顯示磁性記憶裝置沿圖7A切線 VIIB-VIIB的斷面； 圖7C為一斷面圖，顯示磁性記憶裝置沿圖7A切線 VIIC-VIIC的斷面； 圖8 A為一透視圖，顯示根據本發明第一具體實施例的一 磁性記憶裝置於圖7A後的製造步騾； 圖8B為一斷面圖，顯示磁性記憶裝置沿圖8A切線 VIIIB-VIIIB的斷面； 圖8C為一斷面圖，顯示磁性記憶裝置沿圖8A切線 VIIIC-VIIIC的斷面； 圖9 A為一透視圖，顯示根據本發明第一具體實施例的一 磁性記憶裝置於圖8 A後的製造步驟； 圖9B為一斷面圖，顯示磁性記憶裝置沿圖9A切線 IXB-IXB的斷面； 圖9C為一斷面圖，顯示磁性記憶裝置沿圖9A切線 IXC-IXC的斷面； 圖10 A為一斷面圖，顯示根據本發明第二具體實施例沿第 一配線層延伸方向的一磁性記憶裝置； 82383 -37- 569442 圖1 OB為一斷面圖，顯示根據本發明第二具體實施例沿第 —配線層延伸方向的一磁性記憶裝置； 圖11A、12A、13A、14A及15A均為斷面圖，顯示根據本 發明第二具體實施例沿第一配線層延伸方向的磁性記憶裝 置的製造步驟； 圖11B、12B、13B、14B及15B均為斷面圖，顯示根據本 明第一具體實施例沿第二配線層延伸方向的磁性記憶裝 置的製造步驟； 圖16A為一斷面圖，顯示根據本發明第三具體實施例沿第 一配線層延伸方向的一磁性記憶裝置； 圖16B為一斷面圖，顯示根據本發明第三具體實施例沿第 二配線層延伸方向的一磁性記憶裝置； 圖17八、18八、19八、20八及21八均為斷面圖，顯示根據本 發明弟二具體實施例沿弟一配線層延伸方向的磁性記憶裝 置的製造步驟； 圖17B、18B、19B、20B及21B均為斷面圖，顯示根據本 發明第三具體實施例沿第二配線層延伸方向的磁性記憶裝 置的製造步驟； 圖22A為一透視圖，顯示根據本發明第四具體實施例的一 磁性記憶裝置； 圖22B為一斷面圖，顯示磁性記憶裝置沿圖22a切線 XXIIB-XXIIB的斷面； 圖22C為一斷面圖，顯示磁性記憶裝置沿圖22 A切線 XXIIC-XXIIC的斷面； 82383 -38- 569442 圖23A為-透視圖，顯示根據本發明第四具體實施例的磁 性記憶裝置的製造步驟； 圖2 3 B為一斷面圖，顯示磁降4 概性纪憶裝置沿圖23 A切線 ΧΧΙΙΙΒ-ΧΧΙΠΒ的斷面； 圖23C為一斷面圖，顯示磁料4 f立抽gg 兹性记憶裝置沿圖23 A切線 XXIIIC-XXIIIC的斷面； 圖24A為-斷面圖，顯示根據本發明第五具體實施例沿第 一配線層延伸方向的一磁性記憶裝置· 圖24B為一斷面圖，顯示根據本發明第五具體實施例沿第 二配線層延伸方向的一磁性記憶裝置· 圖25A為一斷面圖，顯示根據本發明第五具體實施例沿第 一配線層延伸方向的一磁性記憶裝置的製造步驟； 圖25B為一斷面圖，顯示根據本發明第五具體實施例沿第 一配線層延伸方向的二磁性記憶裝置的製造步驟； 圖26A為一斷面圖，顯示根據本發明第六具體實施例沿第 一配線層延伸方向的一磁性記憶裝置· 圖26B為一斷面圖，顯tf根據本發明第六具體實施例沿第 一配線層延伸方向的一磁性記憶裝置· 圖27A為一斷面圖，顯tf根據本發明第六具體實施例沿第 一配線層延伸方向的一磁性記憶裝置的製造步騾； 圖27B為一斷面圖，顯示根據本發明第六具體實施例沿第 二配線層延伸方向的二磁性記憶裝置的製造步騾； 圖28為一斷面圖，顯示根據本發明第七具體實施例的一磁 性記憶裝置； 82383 -39- 569442 磁 圖29為一斷面圖’顯示根據本發明筮丄 、 4贫明罘七具體實施例的一 性記憶裝置的製造步驟； 圖30A及30B為k/f面圖’顯示根墟太益 、丁很艨本發明第七具體實施例 的一磁性記憶裝置具有一二極體作為交換元件； 圖3 1A及3 1B為斷面圖’顯示根攄太益 很艨本發明第七具體實施例 的一磁性記憶裝置具有一 MOSFET作為交換元件； 圖32為一斷面圖，顯示根據本發明筮 务十呶明罘八具體實施例的一磁 性記憶裝置； 八具體貫施例的一磁 圖33為一斷面圖，顯示根據本發明第 性記憶裝置的製造步驟； 圖34A及34B為斷面圖，顯示根據本發明第八具體實施例 的一磁性記憶裝置具有一二極體作為交換元件； 圖35A及35B為斷面圖’顯示根據本發明第八具體實施例 的一磁性記憶裝置具有一M0SFET作為交換元件； 圖36為-斷面圖，顯示根據本發明第八具體實施例的一磁 性記憶裝置’其中—遮蔽層由各第二配線層分割； 圖及37B為斷面圖’顯示根據本發明第八具體實施例 的-祕記憶裝置具有—二極體作為交換㈣，其中一磁 性遮蔽層由各第二配線層分割； 圖及38B為斷面圖，顯示根據本發明第八具體實施例 的二兹性記憶裝置具^Mqsfet作為交換元件，其中一磁 性遮敵層由各第二配線層分割； 圖39為—斯面圖，顯示根據本發明第九具體實施㈣__磁 性記憶裝置； 82383 -40- 569442 圖40為-斷面圖，顯示根據本發明第九具體實施例的一磁 性記憶裝置的製造步騾； 圖似及⑽為斷面圖，顯示根據本發明第九具體實施例 的一磁性記憶裝置具有一二極體作為交換元件； 圖42A及42B為斷面圖，顯示根據本發明第七具體實施例 的一磁性記憶裝置具有一 MOSFET作為交換元件； 圖43為一斷面圖，顯示根據本發明第九具體實施例的一磁 性記憶裝置，其中一遮蔽層由各第二配線層分割； 圖44A及44B為斷面圖，顯示根據本發明^九具體實施例 的一磁性記憶裝置具有一二極體作為交換元件，其中一磁 性遮蔽層由各第二配線層分割； 圖45A及45B為斷面圖，顯示根據本發明第九具體實施例 的一磁性記憶裝置具有一MOSFET作為交換元件，其中一磁 性遮蔽層由各第二配線層分割； 圖4 6為一斷面圖，顯示根據本發明第九具體實施例的一磁 性記憶裝置’其中一遮蔽層由各第二配線層分割及在第二 配線層上面形成； 圖47A及47B為斷面圖，顯示根據本發明第九具體實施例 的一磁性記憶裝置具有一二極體作為交換元件，其中一磁 性遮蔽層由各第二配線層分割及在第二配線層上面形成； 圖48A及48B為斷面圖，顯示根據本發明第九具體實施例 的一磁性記憶裝置具有一MOSFET作為交換元件，其中一磁 性遮蔽層由各第二配線層分割及在第二配線層上面形成； 圖49、50、51及52為透視圖，顯示根據本發明第十具體實 82383 -41 - 569442 施例的一磁性記憶裝置的製造步驟； 圖53A及53B為斷面圖，顯示根攄太& 裉艨本發明第十一具體實施 例的一磁性記憶裝置沒有任何交換元件. 圖54A及54B為斷面圖，顯示根撼太政 很艨本發明第十一具體實施 例的一磁性記憶裝置具有一二極體作為交換元件； 圖55A及55B為斷面圖，顯示根據本發明第卜具體實施 例的一磁性記憶裝置具有一M0SFET作為交換元件； 圖5 6A及5 6B為斷面圖，顯示招士拉 …不很據本發明第十二具體實施 例的一磁性記憶裝置沒有任何交換元件· 圖57A及57B為斷面圖，顯示根據本發明第十二具體實施 例的一磁性記憶裝置具有一二極體作為交換元件； 圖58A及58B為斷面圖，顯示根據本發明第十二具體實施 例的一磁性記憶裝置具有一M〇SFE1Mt為交換元件； 圖59及60為透視圖，顯示根據本發明第十三具體實施例的 一磁性記憶裝置；及 圖61為一斷面圖，顯示一傳統磁性記憶裝置 圖式代表符號說明 11 半導體基板 12 第一中間層介電膜 13 第一配線層 14 磁性固定層 15 穿隧接合層 16 磁性記錄層 17 TMR材料層 82383 -42- MTJ元件 第二中間層介電膜 第二配線層 磁性遮蔽層 第三中間層介電膜 二極體材料層 二極體 閘極絕緣層 閘電極 源/汲極擴散層 金屬氧化半導體埸效電晶體 接點 第四中間層介電膜 下電極材料層 下電極 磁性遮蔽層 側壁絕緣層 磁性遮蔽層 障壁金屬層 障壁金屬層 障壁金屬層 障壁金屬層 下金屬層 接點 -43- 半導體基板 元件隔離氧化物膜 金屬氧化半導體埸效電晶體 接點 第一配線層 接點 第二配線層 接點 第三配線層 GMR元件 上字組線 下字組線 磁性遮蔽層 樣板層 原始強磁性層 反強磁性層 參考強磁性層 游離強磁性層 接觸層 非磁性層 -44-

Claims (1)

1. 569442 拾、申請專利範圍： I 一種磁性記憶裝置，其包括： 一第一配線層，其沿一第一方向伸長； 一記憶元件，其配置於該第一配線層上面； 第二配線層，其配置於記憶元件上面及沿不同於該第 一方向的一第二方向伸長；及 一第一遮蔽層，其在該各第二配線層的一側表面及記 憶元件的一側表面上形成。 2.如申請專利範圍第1項之裝置，其中該第一遮蔽層係形成 在孩各第二配線層的侧表面及上部表面和該記憶元件的 側表面上及連續形成在該等第二配線層的上面。 3·如申請專利範圍第1項之裝置，其中該第一遮蔽層包括一 絕緣磁性層。 4.如申請專利範圍第3項之裝置，其中該絕緣磁性層係由一 絕緣鐵酸鹽形成。 5·如申請專利範圍第1項之裝置，其中該各第二配線層的側 表面及該記憶元件的側表面實質上形成一平面，及在該 平面上形成該第一遮蔽層。 6·如申請專利範圍第1項之裝置，其中該記憶元件包括一由 至少一第一磁性層、一第二磁性層與一非磁性層所形成 的MTJ元件。 7·如申請專利範圍第6項之裝置，其中該]^^元件包括具有 非磁性層的單接合結構及具有兩層非磁性層的一雙接 合結構。 82383 569442 8.如申請專利範園第6項之裝置，其中 乂第磁丨生層及讀第二礤性層具有不同磁化交換臨界 ，及 為了將資料寫入該MTJ元件，該第一磁性層及該第二 磁性層的磁化方向設定成互相平行或互相反平行。 · 9·如申請專利範圍第6項之裝置，其中該mtj元件的一電阻 值：根據該第一磁性層及該第一及第二磁性層的磁化方· 向是〇為互相平行或互相反平行而變化，及根據電阻值 ‘ 的變化讀取寫入該MTJ元件的資料。 10.如申请專利範圍第丨項之裝置，進一步包括一配置於第二 万向的記憶7G件的一側表面上的第一絕緣層，並且其厚 度與該1己憶元件相等。 u •如申凊專利範圍第1項之裝置，進一步包括一形成在第一 配線層及記憶元件之間的二極體。 12·如申請專利範圍第丨項之裝置，進一步包括一電晶體連接 1己憶元件，及其中該記憶元件與該第一配線層隔離。 馨 13.如申請專利範圍第丨項之裝置，進一步包括一形成在該各 第二配線層的上部表面上的第二遮蔽層。 - 14·如申請專利範圍第13項之裝置，其中該第一遮蔽層包括 · 一絕緣磁性層。 - 15.如申請專利範圍第13項之裝置，其中該第二遮蔽層包括 一絕緣磁性層或一導電磁性層。 1 6 _如申請專利範圍第1項之裝置，進一步包括： 一第二遮蔽層，其形成在該各第二配線層的上部表面 82383 -2- 569442 上；及 -第二絕緣層，其—方面形成在該各第二配線層的側 表面與該記憶元件之側面之間，且另一方面形成在該第 一遮蔽層的側表面。 17. 如申請專利範圍第16項之裝置，其中該第一遮蔽層包括 一絕緣磁性層或一導電磁性層。 18. 如申請專利範圍第16項之裝置，其中該第二遮蔽層包括 一絕緣磁性層或一導電磁性層。 19·如申請專利範圍第16項之裝置，其中該第一遮蔽層係形 成在該第二絕緣層的一側表面與及該第二遮蔽層一上部 表面上’及連續形成在第二配線層的上面。 20·如申請專利範圍第19項之裝置，其中 $亥苐一遮蔽層包括一絕緣磁性層；及 該第一遮蔽層包括一絕緣磁性層或一導電磁性層。 21 ·如申叫專利範圍第19項之裝置，其中 该弟一遮蔽層包括一導電磁性層；及 該第一遮蔽層包括一絕緣磁性層。 22·如申請專利範圍第1項之裝置，進一步包括一形成於該記 憶元件與該第一遮蔽層側表面之間的第三絕緣層，該第 三絕緣層的一側表面實質上與該第二配線層的側表面平 行。 23. 如申請專利範圍第22項之裝置，其中該記憶元件第一方 向的寬度小於該各第二配線層的一寬度。 24. 如申請專利範圍第22項之裝置，其中該第一遮蔽層包括 82383 569442 一絕緣磁性層及一導電磁性層。 25. 26. 27. 28. 29. 30. 31. 32. 33. 34. 35. 如申請專利範園第22項之裝置，其中該第—遮蔽芦係形 成在該各第二配線層的侧表面及_上部表面和第^緣 層的側表面上，以及連續形成在該等第二配線層：：： 如申請專利範圍第25項之裝置，並中今筮、、㈢ ㈢ /、中该罘一遮蔽層包括 一絕緣磁性層。 如申凊專利範圍第22項之裝置，進一击白狂 .A/. v匕括—在形成該 各弟二配線層的一上部表面上的第二遮蔽層。 如申請專利範圍第27項之裝置，其中該第1遮蔽層包括 一絕緣磁性層及一導電磁性層。 如申請專利範圍第27項之裝置，其中該第二遮蔽層包括 一絕緣磁性層及一導電磁性層。 一形成在該第 三遮蔽層。 三遮蔽層包括 如申清專利範圍第1項之裝置，進一步包括 一配線層的一側表面及一下部表面上的第 如申請專利範圍第30項之裝置，其中該第 一絕緣磁性層及一導電磁性層。 如申請專利範圍第1項之裝置，進一步包括第一及第二障 壁金屬層’用以夾疊該第一遮蔽層。 如申請專利範圍第30項之裝置，進一步包捂第三及第四 障壁金屬層，用以夾疊該第三遮蔽層。 如申請專利範圍第1項之裝置，進一步包括—第三配線層 ，其被配置在該第一配線層的同平面上，輿該第一配線 層平行，連接該記憶元件，及用來作為一讀取配線線路。 如申請專利範圍第1項之裝置，進一步包括—第四配線層 82383 -4- 569442 ，其被配置在該第一配線層及該記憶元件之間，與該第 一配線層平行，連接該記憶元件，及用來作為一讀取配 線線路。 36· —種磁性記憶裝置製造方法，其包括： 形成一沿第一方向伸長的第一配線層； 於第一配線層上方選擇性形成一記憶元件； 圍繞該記憶元件形成一絕緣層； 在第一絕緣層及記憶元件上面形成沿不同於第一方向 的第二方向伸長之第二配線層； 使用该等第二配線層作為一遮罩以去除未被該等第二 配線層覆蓋的第一絕緣層之部份；及 在該等第二配線層上面形成一第一遮蔽層。 3 7.如申请專利範圍第3 6項之方法，其中所形成之第一遮蔽 層的厚度不大於該等第二配線層之間距離的丨/2。 3 8·如申請專利範圍第36項之方法，其中記憶單元包括一由 至少一第一磁性層、一第二磁性層與一非磁性層所形成 的Μ T J元件。 3 9.如申請專利範圍第36項之方法，進一步包括在該第一配 線層及該記憶元件之間形成一二極體。 40·如申叩專利範圍第36項之方法，進一步包括形成一要連 接至該記憶元件的電晶體。 41.如申巧專利範園第3 6項之方法，進一步包括，在形成該 第一遮蔽層之後，從該各第二配線層的一上部表面及從 該等第二配線層之間去除該第一遮蔽層，以留下位於該 82383 569442 各第二配線層的一側表面及該記憶元件一 第一遮蔽層。 側表面上的該 42.如申請專利範圍第41項之方法 去除該第一遮蔽層。 其中利用各向異性蝕刻 43·如申請專利範圍第36項之方法 在形成该第一遮蔽層之前， 邵表面上形成一第二遮蔽層； ’進一步包括： 在该各第二配線層的一上 及 在形成第-遮蔽層之後，從該第二遮蔽層的__上部表 面及從該等第二配線層之間去除該第-遮蔽層，以留下 位於該各第二配線層的一側表面及該記憶元件—側表面 上的該第一遮蔽層。

   44·如申請專利範圍第36項之方法 進一步包括： 在形成第一遮蔽層之前 在該各第二配線層的一上部表面上形成一第 及 一遮蔽層 在該各第二配線層的一側表面及該記憶元件一侧表面鲁 上形成一第二絕緣層。 45.如申請專利範圍第44項之方法，進—步包括，在形成第-· -遮蔽層之後’從該第二遮蔽層的—上部表面及從該等-第二配線層之間去除該第—遮蔽層，以留下位於第二絕 : 緣層一側表面上的第一遮蔽層。 46·如申請專利範圍第36項之方法，其中 形成第二配線層，該各第二配線層的寬度大於第一方 向之記憶元件的寬度， 82383 -6- 569442 使用該等第二配線層作為—遮罩以去除未被該等第二 配線層覆蓋的第-絕緣層之部份，以留下位於低於該各 第二配線層—側表面之記憶㈣之-側表面上的第-絕 緣層，及 在該等第二配線層的側表面及—上部表面及該第一絕 緣層的一侧表面上形成一第一遮蔽層。 47. 48. 如申請專利範園第46項之方法，進一步包括，在形成第 :遮蔽層之後’從該第二遮蔽層的—上部表面及從該等 第二配線層之間去除該第—遮蔽層，以留下位於第一絕 緣層的側表面及該各第二配線層側表面上的第—遮蔽層。 如申請專利範圍第47項之方法，進__步包括，在形成該 第一遮蔽層之前，在該各第二配線層的一上部表面上形 成一第二遮蔽層。 49. 一種磁性記憶裝置製造方法，包括·· 形成一沿第一方向伸長的第一配線層； 於第-配線層上方形成一沿第一方向伸長的直線記憶； 圍繞該記憶元件形成一絕緣層； 在第一絕緣層及記憶元件上面形成沿不同於第一方向 的第二方向伸長之第二配線層； U 使用該等第二配線層作為一遮罩以去除未被該等第二 配線層覆蓋的第一絕緣層之部份，以形成—1 一 件；及 m 在遠等第二配線層上面形成一第一遮蔽層。 82383