JP6581634B2 - 磁気記憶装置 - Google Patents

磁気記憶装置 Download PDF

Info

Publication number
JP6581634B2
JP6581634B2 JP2017179699A JP2017179699A JP6581634B2 JP 6581634 B2 JP6581634 B2 JP 6581634B2 JP 2017179699 A JP2017179699 A JP 2017179699A JP 2017179699 A JP2017179699 A JP 2017179699A JP 6581634 B2 JP6581634 B2 JP 6581634B2
Authority
JP
Japan
Prior art keywords
layer
region
magnetic
conductive
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017179699A
Other languages
English (en)
Other versions
JP2019057550A (ja
Inventor
大沢 裕一
裕一 大沢
真理子 清水
真理子 清水
聡志 白鳥
聡志 白鳥
英行 杉山
英行 杉山
アルタンサルガイ ブヤンダライ
アルタンサルガイ ブヤンダライ
與田 博明
博明 與田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2017179699A priority Critical patent/JP6581634B2/ja
Priority to US15/905,907 priority patent/US10276786B2/en
Publication of JP2019057550A publication Critical patent/JP2019057550A/ja
Application granted granted Critical
Publication of JP6581634B2 publication Critical patent/JP6581634B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00Hall-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Recording Or Reproducing By Magnetic Means (AREA)

Description

本発明の実施形態は、磁気記憶装置に関する。
磁気記憶装置の動作は、より安定であることが望ましい。
特開2017−112358号公報
本発明の実施形態は、動作の安定性を向上できる磁気記憶装置を提供する。
実施形態に係る磁気記憶装置は、第1導電層と、第1磁性層と、第1非磁性層と、第2磁性層と、第2導電層と、第3磁性層と、第2非磁性層と、第4磁性層と、第1化合物領域と、第1絶縁領域と、制御部と、を含む。前記第1導電層は、第1部分と、第2部分と、前記第1部分と前記第2部分との間の第3部分と、を含む。前記第1導電層は、第1金属を含む。前記第1磁性層は、前記第1部分から前記第2部分に向かう第2方向と交差する第1方向において前記第3部分から離れている。前記第1非磁性層は、前記第3部分と前記第1磁性層との間に設けられる。前記第2磁性層は、前記第3部分と前記第1非磁性層との間に設けられる。前記第2導電層は、前記第1方向および前記第2方向を含む面と交差する第3方向において前記第1導電層から離れている。前記第2導電層は、前記第1金属を含む。前記第3磁性層は、前記第3方向において前記第1磁性層から離れている。前記第2非磁性層は、前記第1方向において前記第2導電層と前記第3磁性層との間に設けられる。前記第4磁性層は、前記第2導電層と前記第2非磁性層との間に設けられる。前記第1化合物領域は、前記第3方向において前記第1導電層の少なくとも一部と前記第2導電層の少なくとも一部との間に設けられる。前記第1化合物領域は、前記第1金属と、酸素および窒素からなる群より選択された少なくとも1つと、を含む。前記第1絶縁領域は、AlおよびSiからなる群より選択された少なくとも1つと、酸素および窒素からなる群より選択された少なくとも1つと、を含む。前記第1絶縁領域の少なくとも一部は、前記第1磁性層と前記第3磁性層との間に設けられる。前記制御部は、前記第1導電層と電気的に接続される。前記制御部は、前記第1部分から前記第2部分に向かう第1電流を前記第1導電層に供給する第1動作と、前記第2部分から前記第1部分に向かう第2電流を前記第1導電層に供給する第2動作と、を実施する。
図1は、第1実施形態に係る磁気記憶装置を例示する模式的断面図である。 図2(a)及び図2(b)は、第1実施形態に係る磁気記憶装置を例示する模式的断面図である。 図3(a)及び図3(b)は、第1実施形態に係る磁気記憶装置を例示する模式的断面図である。 図4(a)〜図4(c)は、第1実施形態に係る磁気記憶装置の別の動作を例示する模式的斜視図である。 図5(a)及び図5(b)は、第1実施形態に係る磁気記憶装置の製造工程を例示する模式的斜視図である。 図6(a)及び図6(b)は、第1実施形態に係る磁気記憶装置の製造工程を例示する模式的斜視図である。 図7(a)及び図7(b)は、第1実施形態に係る磁気記憶装置の製造工程を例示する模式的斜視図である。 図8(a)〜図8(c)は、第1実施形態に係る別の磁気記憶装置を例示する模式的断面図である。 図9は、第1実施形態に係る別の磁気記憶装置を例示する模式的断面図である。 図10は、第1実施形態に係る別の磁気記憶装置を例示する模式的断面図である。 図11(a)及び図11(b)は、第1実施形態に係る別の磁気記憶装置を例示する模式的断面図である。 図12(a)及び図12(b)は、第1実施形態に係る別の磁気記憶装置の製造工程を例示する模式的断面図である。 図13は、第2実施形態に係る磁気記憶装置を例示する模式的断面図である。 図14は、第2実施形態に係る別の磁気記憶装置を例示する模式的断面図である。 図15(a)及び図15(b)は、第2実施形態に係る別の磁気記憶装置の製造工程を例示する模式的断面図である。 図16は、第2実施形態に係る別の磁気記憶装置を例示する模式的断面図である。 図17は、第2実施形態に係る別の磁気記憶装置を例示する模式的断面図である。
以下に、本発明の各実施形態について図面を参照しつつ説明する。図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1〜図3は、第1実施形態に係る磁気記憶装置を例示する模式的断面図である。
図2(a)は、図1のA1−A2線断面である。図2(b)は、図1のA3−A4線断面である。図3(a)は、図1のB1−B2線断面である。図3(b)は、図1のB3−B4線断面である。図1は、図2のC1−C2線断面である。
図1、図2(a)、図2(b)、図3(a)、および図3(b)に表したように、第1実施形態に係る磁気記憶装置110は、第1磁性層11、第1非磁性層11n、第2磁性層12、第2非磁性層12n、第3磁性層13、第4磁性層14、第1導電層21、第2導電層22、第1化合物領域41、および制御部70を含む。
図3(a)に表したように、第1導電層21は、第1部分211、第2部分212、および第3部分213を含む。第3部分213は、第1部分211と第2部分212との間に設けられる。
第1部分211から第2部分212に向かう方向を第1方向とする。第1方向は、例えば、図3に表したX軸方向に沿う。X軸方向に対して垂直な1つの方向をY軸方向とする。X軸方向およびY軸方向に対して垂直な方向をZ軸方向とする。第1方向と交差する方向を第2方向とする。第2方向は、例えばZ軸方向に沿う。第1方向および第2方向と交差する方向を第3方向とする。第3方向は、例えばY軸方向に沿う。
以下では、第1方向、第2方向、および第3方向が、それぞれ、X軸方向、Z軸方向、およびY軸方向に沿う場合について説明する。
第1磁性層11は、Z軸方向において、第3部分213から離れる。第1非磁性層11nは、第3部分213と第1磁性層11との間に設けられる。第2磁性層12は、第3部分213と第1非磁性層11nとの間に設けられる。
第1導電層21は、例えば、複数の第3部分213を含む。複数の第3部分213は、X軸方向において、互いに離れている。第1磁性層11、第1非磁性層11n、および第2磁性層12を含む第1積層体SB1は、X軸方向において複数設けられる。複数の第1積層体SB1は、互いに離れている。複数の第3部分213から複数の第1積層体SB1に向かう方向は、Z軸方向に沿う。
図3(b)に表したように、第2導電層22は、第4部分224、第5部分225、および第6部分226を含む。第6部分226は、X軸方向において、第1部分211と第2部分212との間に設けられる。
第3磁性層13は、Z軸方向において、第6部分226から離れる。第2非磁性層12nは、第6部分226と第3磁性層13との間に設けられる。第4磁性層14は、第6部分226と第2非磁性層12nとの間に設けられる。
第2導電層22は、例えば、複数の第6部分226を含む。複数の第6部分226は、X軸方向において、互いに離れている。第3磁性層13、第2非磁性層12n、および第4磁性層14を含む第2積層体SB2は、X軸方向において、複数設けられる。複数の第2積層体SB2は、互いに離れている。複数の第6部分226から複数の第2積層体SB2に向かう方向は、Z軸方向に沿う。
図2(a)に表したように、第2導電層22は、Y軸方向において、第1導電層21から離れる。第1化合物領域41は、Y軸方向において、第1導電層21の少なくとも一部と第2導電層22の少なくとも一部との間に設けられる。第1化合物領域41は、例えば、第1導電層21の少なくとも一部および第2導電層22の少なくとも一部と連続している。第1化合物領域41は、例えば、第1導電層21の少なくとも一部および第2導電層22の少なくとも一部と物理的に接続されている。第1化合物領域41は、例えば、第1導電層21の少なくとも一部および第2導電層22の少なくとも一部と原子的に接続されている。
第1絶縁領域51は、Y軸方向において、第1磁性層11の少なくとも一部と第3磁性層13の少なくとも一部との間に設けられる。この例では、第1絶縁領域51は、Y軸方向において、第1非磁性層11nと第2非磁性層12nとの間および第2磁性層12と第4磁性層14との間にさらに設けられる。第1化合物領域41から第1絶縁領域51に向かう方向は、Z軸方向に沿う。
第1導電層21は、第1金属を含む。第2導電層22は、第1金属を含む。第1化合物領域41は、第1金属と、酸素および窒素からなる群より選択された少なくとも1つを含む。第1金属は、例えば非磁性である。第1導電層21は、例えば非磁性である。第2導電層22は、例えば非磁性である。
第1金属は、Hf、Ta、W、Re、Os、Ir、Pt、Pd、Cu、Ag、およびAuからなる群より選択された少なくとも1つを含む。より好ましくは、第1金属は、Hf、W、Re、Os、Ir、Pt、Pd、Cu、Ag、およびAuからなる群より選択された少なくとも1つを含む。第1化合物領域41が、Ta以外の上記元素の少なくとも1つと、酸素および窒素からなる群より選択された少なくとも1つと、を含む場合、第1化合物領域41が、Taと、酸素および窒素からなる群より選択された少なくとも1つと、を含む場合よりも、第1化合物領域41の電気抵抗が大きくなる。例えば、第1導電層21と第2導電層22との間の電気抵抗を大きくできる。第1導電層21および第2導電層22は、非磁性であることが好ましい。
第1磁性層11、第2磁性層12、第3磁性層13、および第4磁性層14は、例えば、Fe、Co及びNiからなる群より選択された少なくとも1つの第1元素を含む。第1磁性層11、第2磁性層12、第3磁性層13、および第4磁性層14は、例えば、CoFeBを含む。
第1非磁性層11nおよび第2非磁性層12nは、MgO、CaO、SrO、TiO、VO、NbO及びAlからなる群より選択された少なくとも1つを含む。
第1絶縁領域51は、AlおよびSiからなる群より選択された少なくとも1つと、酸素および窒素からなる群より選択された少なくとも1つと、を含む。第1絶縁領域51は、例えば、酸化アルミニウムまたは酸化シリコンを含む。
この例では、磁気記憶装置110は、基体20s、化合物領域46、第1絶縁領域51、絶縁領域52〜55、および複数の絶縁領域56をさらに含む。
第1導電層21は、Z軸方向において、基体20sと第2磁性層12との間に設けられる。第2導電層22は、Z軸方向において、基体20sと第4磁性層14との間に設けられる。
複数の化合物領域46は、Y軸方向において、互いに離れている。第1導電層21の少なくとも一部は、Y軸方向において、複数の化合物領域46の1つと、第1化合物領域41と、の間に設けられる。第2導電層22の少なくとも一部は、Y軸方向において、複数の化合物領域46の別の1つと、第1化合物領域41と、の間に設けられる。
複数の絶縁領域56は、Y軸方向において、互いに離れている。第1磁性層11の少なくとも一部は、Y軸方向において、複数の絶縁領域56の1つと、第1絶縁領域51と、の間に設けられる。第3磁性層13の少なくとも一部は、Y軸方向において、複数の絶縁領域56の別の1つと、絶縁領域51と、の間に設けられる。
図3(a)および図2(b)に表したように、絶縁領域52は、X軸方向において、複数の第2磁性層12の1つと複数の第2磁性層12の別の1つとの間に設けられる。絶縁領域53は、複数の第1磁性層11の1つと複数の第1磁性層11の別の1つとの間に設けられる。絶縁領域52に代えて、絶縁領域53の一部が設けられていても良い。
図3(b)および図2(b)に表したように、絶縁領域54は、X軸方向において、複数の第4磁性層14の1つと複数の第4磁性層14の別の1つとの間に設けられる。絶縁領域55は、複数の第4磁性層14の1つと複数の第4磁性層14の別の1つとの間に設けられる。絶縁領域54に代えて、絶縁領域55の一部が設けられていても良い。
絶縁領域52および54は、例えば、Fe、Co及びNiからなる群より選択された少なくとも1つの第1元素と、酸素および窒素からなる群より選択された少なくとも1つと、を含む。絶縁領域53および55は、例えば、AlおよびSiからなる群より選択された少なくとも1つと、酸素および窒素からなる群より選択された少なくとも1つと、を含む。
第1磁性層11および第3磁性層13は、例えば、磁化固定層である。第2磁性層12および第4磁性層14は、例えば、磁化自由層である。第1磁性層11の第1磁化11Mは、第2磁性層12の第2磁化12Mに比べて変化し難い。第3磁性層13の第3磁化13Mは、第4磁性層14の第4磁化14Mに比べて変化し難い。第1非磁性層11nおよび第2非磁性層12nは、例えば、トンネル層として機能する。
積層体(第1積層体SB1および第2積層体SB2など)は、例えば、磁気抵抗変化素子として機能する。積層体において、例えばTMR(Tunnel Magneto Resistance Effect)が生じる。例えば、第1磁性層11、第1非磁性層11nおよび第2磁性層12を含む経路における電気抵抗は、第1磁化11Mの向きと、第2磁化12Mの向きと、の間の差異に応じて変化する。例えば、第3磁性層13、第2非磁性層12nおよび第4磁性層14を含む経路における電気抵抗は、第3磁化13Mの向きと、第4磁化14Mの向きと、の間の差異に応じて変化する。積層体は、例えば、磁気トンネル接合(Magnetic Tunnel Junction:MTJ)を有する。
この例では、第1磁化11Mおよび第3磁化13Mは、Y軸方向に沿っている。第2磁化12Mおよび第4磁化14Mは、Y軸方向に沿っている。第1磁性層11および第3磁性層13は、例えば、参照層として機能する。第2磁性層12および第4磁性層14は、例えば、記憶層として機能する。
第2磁性層12および第4磁性層14は、例えば、情報を記憶する層として機能する。例えば、第2磁化12Mが1つの方向に向く第1状態が、記憶される第1情報に対応する。第2磁化12Mが別の方向に向く第2状態が、記憶される第2情報に対応する。第1情報は、例えば「0」および「1」の一方に対応する。第2情報は、「0」および「1」の他方に対応する。同様に、第4磁化14Mの向きが、これらの情報に対応する。
第2磁化12Mは、例えば、第1導電層21に流れる電流(書き込み電流)により制御することができる。例えば、第1導電層21の電流(書き込み電流)の向きにより、第2磁化12Mの向きを制御することができる。例えば、第1導電層21は、Spin Orbit Layer(SOL)として機能する。例えば、第1導電層21と第2磁性層12との間において生じるスピン軌道トルクによって、第2磁化12Mの向きを変えることができる。例えば、第1導電層21と第4磁性層14との間において生じるスピン軌道トルクによって、第4磁化14Mの向きを変えることができる。スピン軌道トルクは、第1導電層21に流れる電流(書き込み電流)に基づく。
この電流(書き込み電流)は、制御部70により供給される。制御部は、例えば駆動回路75を含む。制御部70は、図3(a)に表したように、第1部分211、第2部分212、および複数の第1磁性層11と電気的に接続される。
例えば、駆動回路75と第1部分211とが、配線70aにより電気的に接続される。駆動回路75と第2部分212とが、配線70bにより電気的に接続される。駆動回路75と複数の第1磁性層11とが、それぞれ、複数の配線70cにより電気的に接続される。例えば、駆動回路75と、第1磁性層11と、の間の電流経路(配線70c)上には、第1スイッチ素子Sw1(例えばトランジスタ)が設けられる。
制御部70は、第1書き込み動作において、第1電流Iw1(第1書き込み電流)を第1導電層21に供給する。これにより、第1状態が形成される。第1電流Iw1は、第1部分211から第2部分212に向かう電流である。制御部70は、第2書き込み動作において、第2電流Iw2(第2書き込み電流)を第1導電層21に供給する。これにより、第2状態が形成される。第2電流Iw2は、第2部分212から第1部分211に向かう電流である。
第1書き込み動作後(第1状態)における第1磁性層11と第1部分211との間の第1電気抵抗は、第2書き込み動作後(第2状態)における第1磁性層11と第1部分211との間の第2電気抵抗とは異なる。この電気抵抗の差は、例えば、第1状態と第2状態との間における、第2磁化12Mの状態の差に基づく。
複数の第1スイッチ素子Sw1の動作により、複数の第1積層体SB1の1つが選択される。選択された第1積層体SB1について、書き込み動作および読み出し動作を行うことができる。複数の第1積層体SB1の1つを選択するときには、その第1積層体SB1に所定の選択電圧が印加される。このとき、他の第1積層体SB1には、非選択電圧が印加される。選択電圧の電位は、非選択電圧の電位とは異なる。選択電圧の電位が非選択電圧の電位と異なっていれば、選択電圧は0ボルトであっても良い。
制御部70は、読み出し動作において、第1磁性層11と第1部分211との間の電気抵抗に応じた特性(電圧または電流などでも良い)を検出しても良い。制御部70は、読み出し動作において、第3磁性層13と第1部分211との間の電気抵抗に応じた特性(電圧または電流などでも良い)を検出しても良い。
同様に、制御部70は、図3(b)に表したように、第4部分224、第5部分225、および複数の第3磁性層13と電気的に接続される。この例では、駆動回路75と第4部分224とが、配線70dにより電気的に接続される。駆動回路75と第5部分225とが、配線70eにより電気的に接続される。駆動回路75と複数の第3磁性層13とが、それぞれ、複数の配線70fにより電気的に接続される。例えば、駆動回路75と、第3磁性層13と、の間の電流経路(配線70f)上には、第2スイッチ素子Sw2(例えばトランジスタ)が設けられる。
制御部70は、第3書き込み動作において、第3電流Iw3(第3書き込み電流)を第2導電層22に供給する。これにより、第3状態が形成される。第3電流Iw3は、第4部分224から第5部分225に向かう電流である。制御部70は、第4書き込み動作において、第4電流Iw4(第4書き込み電流)を第2導電層22に供給する。これにより、第2状態が形成される。第4電流Iw4は、第5部分225から第4部分224に向かう電流である。
第3書き込み動作後(第3状態)における第3磁性層13と第4部分224との間の第3電気抵抗は、第4書き込み動作後(第4状態)における第3磁性層13と第4部分224との間の第4電気抵抗とは異なる。この電気抵抗の差は、例えば、第3状態と第4状態との間における、第4磁化14Mの状態の差に基づく。
複数の第2スイッチ素子Sw2の動作により、複数の第2積層体SB2の1つが選択される。選択された第2積層体SB2について、書き込み動作および読み出し動作を行うことができる。複数の第2積層体SB2の1つを選択するときには、その第2積層体SB2に所定の選択電圧が印加される。このとき、他の第2積層体SB2には、非選択電圧が印加される。選択電圧の電位は、非選択電圧の電位とは異なる。選択電圧の電位が非選択電圧の電位と異なっていれば、選択電圧は0ボルトであっても良い。
制御部70は、読み出し動作において、第3磁性層13と第4部分224との間の電気抵抗に応じた特性(電圧または電流などでも良い)を検出しても良い。制御部70は、読み出し動作において、第3磁性層13と第4部分224との間の電気抵抗に応じた特性(電圧または電流などでも良い)を検出しても良い。
第1導電層21は、第1金属を含む。第1化合物領域41は、第1金属と、酸素および窒素からなる群より選択された少なくとも1つと、を含む。これにより、例えば、磁気記憶装置110の動作の安定性が向上する。これは、第1導電層21と第1化合物領域41との境界付近における、第1導電層21のY軸方向における端部へのグレインバウンダリの減少に基づく。グレインバウンダリの減少は、例えば、第1導電層21への電流供給時に、第1導電層21におけるマイグレーションを低減させる。特に、第1導電層21のZ軸方向における長さが15nm以下であり、第1導電層21が遷移金属を含む場合、第1導電層21におけるマイグレーションが効果的に低減される。
同様に、第2導電層22は、第1金属を含む。これにより、例えば、磁気記憶装置110の動作の安定性が向上する。これは、第2導電層22と第1化合物領域41との境界付近における、第2導電層22のグレインバウンダリの減少に基づく。
磁気記憶装置110は、第1化合物領域41および第1絶縁領域51を含む。これにより、例えば、複数の積層体の1つに選択電圧を印加して書き込み動作および読み出し動作を行う磁気記憶装置110の信頼性を向上できる。磁気記憶装置110における電圧効果を向上できる。例えば、磁気記憶装置110における書き込み動作および読み出し動作の速度を向上できる。
第1化合物領域41は、Hf、Ta、W、Re、Os、Ir、Pt、Pd、Cu、Ag、およびAuからなる群より選択された少なくとも1つの第1金属と、酸素および窒素からなる群より選択された少なくとも1つと、を含む。これにより、例えば、磁気記憶装置110の動作の安定性が向上する。これは、以下に基づく。
第1積層体SB1に選択電圧を印加した際、例えば、第1積層体SB1の外周部における電界強度は、第1積層体SB1の中心部における電界強度よりも小さい。第1化合物領域41は、第1金属と、酸素および窒素からなる群より選択された少なくとも1つと、を含む。これにより、第1積層体SB1の外周部における電界強度を向上させることができる。第1積層体SB1の外周部における電界強度と、第1積層体SB1の中心部における電界強度と、の差を小さくすることができる。同様に、第2積層体SB2について、第2積層体SB2の外周部における電界強度と、第2積層体SB2の中心部における電界強度と、の差を小さくすることができる。
図4(a)〜図4(c)は、第1実施形態に係る磁気記憶装置の別の動作を例示する模式的斜視図である。
図4(a)に表したように、複数の積層体(積層体SB1a及び積層体SB1b)が設けられる。積層体SB1aは、第1方向(Z軸方向)において、複数の第3部分213の1つと重なる。積層体SB1bは、第1方向において、複数の第3部分213の別の1つと重なる。導電層20は、第1中間部分211iを含む。第1中間部分211iは、積層体SB1aと積層体SB1bとの間の部分に対応する。
例えば、第1端子T1が、第1導電層21の第1部分211と電気的に接続される。第2端子T2が、第2部分212と電気的に接続される。第3端子T3が、第1中間部分211iと電気的に接続される。第4端子T4が、積層体SB1aの第1磁性層11と電気的に接続される。第5端子T5が、積層体SB1bの第1磁性層11と電気的に接続される。
図4(a)に示すように、1つの動作OP1において、第1電流Iw1が、第1端子T1から第3端子T3に向けて流れ、第3電流Iw3が第2端子T2から第3端子T3に向けて流れる。積層体SB1aの位置における電流(第1電流Iw1)の向きは、積層体SB1bの位置における電流(第3電流Iw3)の向きと逆である。このような動作OP1において、積層体SB1aの第2磁性層12に作用するスピンホールトルクの向きは、積層体SB1bの第2磁性層12に作用するスピンホールトルクの向きと逆になる。
図4(b)に示す別の動作OP2において、第2電流Iw2が、第3端子T3から第1端子T1に向けて流れ、第4電流Iw4が第3端子T3から第2端子T2に向けて流れる。積層体SB1aの位置における電流(第2電流Iw2)の向きは、積層体SB1bの位置における電流(第4電流Iw4)の向きと逆である。このような動作OP2において、積層体SB1aの第2磁性層12に作用するスピンホールトルクの向きは、積層体SB1bの第2磁性層12に作用するスピンホールトルクの向きと逆になる。
図4(a)及び図4(b)に示すように、積層体SB1bの第2磁性層12の磁化12Mbの向きは、積層体SB1aの第2磁性層12の磁化12Maの向きと逆である。一方、積層体SB1bの第1磁性層11の磁化11Mbの向きは、積層体SB1aの第1磁性層11の磁化11Maの向きと同じである。このように、積層体SB1aと積層体SB1bとの間で、反対の向きの磁化情報が記憶される。例えば、動作OP1の場合の情報(データ)が、”1”に対応する。例えば、動作OP2の場合の情報(データ)が、”0”に対応する。このような動作により、例えば、後述するように、読み出しが高速化できる。
動作OP1及び動作OP2において、磁化12Maと、導電層20を流れる電子(偏極電子)のスピン電流と、が相互作用する。磁化12Maの向きと、偏極電子のスピンの向きとは、平行または反平行の関係となる。磁化12Maは、歳差運動して、反転する。動作OP1及び動作OP2において、磁化12Mbの向きと、偏極電子のスピンの向きとは、平行または反平行の関係となる。磁化12Mbは、歳差運動して、反転する。
図4(c)は、磁気記憶装置110における読み出し動作を例示している。
読み出し動作OP3において、第4端子T4の電位を第4電位V4とする。そして、第5端子T5の電位を第5電位V5とする。第4電位V4は、例えば、接地電位である。第4電位V4と第5電位V5との間の電位差をΔVとする。複数の積層体のそれぞれにおける2つの電気抵抗を、高抵抗Rh及び低抵抗Rlとする。高抵抗Rhは、低抵抗Rlよりも高い。例えば、磁化11Maと磁化12Maとが反平行であるときの抵抗が、高抵抗Rhに対応する。例えば、磁化11Maと磁化12Maとが平行であるときの抵抗が、低抵抗Rlに対応する。例えば、磁化11Mbと磁化12Mbとが反平行であるときの抵抗が、高抵抗Rhに対応する。例えば、磁化11Mbと磁化12Mbとが平行であるときの抵抗が、低抵抗Rlに対応する。
例えば、図4(a)に例示する動作OP1(”1”状態)において、第3端子T3の電位Vr1は、(1)式で表される。
Vr1={Rl/(Rl+Rh)}×ΔV …(1)
一方、図15(b)に例示する動作OP2(”0”状態)の状態において、第3端子T3の電位Vr2は、(2)式で表される。
Vr2={Rh/(Rl+Rh)}×ΔV …(2)
従って、”1”状態と”0”状態との間における、電位変化ΔVrは、(3)式で表される。
ΔVr=Vr2−Vr1={(Rh−Rl)/(Rl+Rh)}×ΔV …(3)
電位変化ΔVrは、第3端子T3の電位を測定することによって得られる。
定電流を積層体(磁気抵抗素子)に供給して磁気抵抗素子の2つの磁性層の間の電圧(電位差)を測定する場合に比べて、上記の読み出し動作OP3においては、例えば、読み取り時の消費エネルギーを低減できる。上記の読み出し動作OP3においては、例えば、高速読み出しを行なうことができる。
上記の動作OP1及び動作OP2において、第4端子T4及び第5端子T5を用いて、複数の第2磁性層12のそれぞれの垂直磁気異方性を制御することができる。これにより、書込み電流を低減できる。例えば、書込み電流は、第4端子T4及び第5端子T5を用いないで書き込みを行う場合の書き込み電流の約1/2にできる。例えば、書込み電荷を低減できる。第4端子T4及び第5端子T5に加える電圧の極性と、垂直磁気異方性の増減と、の関係は、磁性層及び導電層の材料に依存する。
上記の図4(c)において、第1端子T1及び第2端子T2を同じ電位に設定し、第4端子T4及び第5端子T5をセンスアンプの入力端子に接続して、センスアンプにより第4端子T4と第5端子T5との間の電位差を読み取っても良い。第1端子T1及び第2端子T2のいずれか一方に電圧を印加し、第1端子T1及び第2端子T2の他方をフローティングにしても良い。または、第1端子T1及び第2端子T2に同じ電流を流して、第4端子T4と第5端子T5とにおける電流差を読み出しても良い。さらに、第1端子T1及び第2端子T2を同じ電位に設定し、第4端子T4及び第5端子T5をセンスアンプの入力端子に接続して、センスアンプにより第4端子T4と第5端子T5との間の電位差を読み取っても良い。さらに、第4端子T4及び第5端子T5を同じ電位に設定し、第1端子T1及び第2端子T2をセンスアンプの入力端子に接続して、センスアンプにより第1端子T1と第2端子T2との間の電位差を読み取っても良い。
図5〜図7は、第1実施形態に係る磁気記憶装置の製造工程を例示する模式的斜視図である。
基体20sの上に、導電膜20Fを形成する。導電膜20Fの上に、磁性膜MF1を形成する。磁性膜MF1の上に、非磁性膜NFを形成する。非磁性膜NFの上に、磁性膜MF2を形成する。これにより、図5(a)に表した積層膜SFが形成される。
導電膜20Fは、例えば、Hf、Ta、W、PtRe、Os、Ir、Pt、Pd、Cu、Ag、およびAuからなる群より選択された少なくとも1つの第1金属を含む。磁性膜MF1およびMF2は、例えば、Fe、Co及びNiからなる群より選択された少なくとも1つの第1元素を含む。非磁性膜NFは、例えば、MgO、CaO、SrO、TiO、VO、NbO及びAlからなる群より選択された少なくとも1つを含む。
積層膜SFの上に、複数のマスクM1を形成する。複数のマスクM1は、互いに離れている。それぞれのマスクM1は、帯状であり、Y方向に延びる。マスクM1の開口部において、積層膜SFが露出する。
磁性膜MF2の一部および非磁性膜NFの一部を除去し、図5(b)に表したように、溝Tr1を形成する。この除去工程は、例えば、Arを含むイオンビームの照射により行われる。溝Tr1は、例えば、磁性膜MF1を貫通していない。溝Tr1の形成により、非磁性膜NFは、非磁性膜NFaと非磁性膜NFbとに分離される。磁性膜MF2は、磁性膜MF2aと磁性膜MF2bとに分離される。
磁性膜MF1の一部は、溝Tr1を通して露出する。露出した磁性膜MF1の一部を酸化する。これにより、図6(a)に表したように、絶縁膜50Fが形成される。絶縁膜50Fは、例えば、磁性膜MF1の上記一部を酸素プラズマに暴露する、または磁性膜MF1の上記一部に酸素ビームを照射することで形成される。絶縁膜50Fの形成により、磁性膜MF1は、磁性膜MF1aと磁性膜MF1bとに分離される。
図6(b)に表したように、複数のマスクM2を形成する。複数のマスクM2は、互いに離れている。それぞれのマスクM2は、帯状であり、X方向に延びる。マスクM2の開口部を通して、磁性膜MF2a、磁性膜MF2b、および絶縁膜50Fのそれぞれの一部が露出する。
複数のマスクM2の開口部を通して、磁性膜MF2a、磁性膜MF2b、非磁性膜NFa、非磁性膜NFb、磁性膜MF1a、磁性膜MF1b、および絶縁膜50Fのそれぞれの一部を除去する。これにより、図7(a)に表したように、複数の溝Tr2を形成する。この除去工程は、例えば、Arを含むイオンビームの照射により行われる。導電膜20Fの一部が、溝Tr2を通して露出する。溝Tr2は、導電膜20Fを貫通していない。
この工程により、磁性膜MF2aおよび磁性膜MF2bは、複数の第1磁性層11と複数の第3磁性層13とに分離される。非磁性膜NFaおよび非磁性膜NFbは、複数の第1非磁性層11nと複数の第2非磁性層12nとに分離される。磁性膜MF1aおよび磁性膜MF1bは、複数の第2磁性層12と複数の第4磁性層14とに分離される。絶縁膜50Fは、絶縁領域52と絶縁領域54とに分離される。
露出した導電膜20Fの一部を酸化し、図7(b)に表したように、第1金属と酸素とを含む第1化合物領域41を形成する。第1化合物領域41の形成は、導電膜20Fの一部に対する酸素プラズマの暴露または酸素ビームの照射により行われる。第1化合物領域41の形成により、導電膜20Fは、第1導電層21と第2導電層22とに分離される。
例えば、導電膜20Fの一部が第1化合物領域41に変化する際、体積が増加する。これにより、例えば、第1化合物領域41の一部は、Y軸方向において、第2磁性層12と第4磁性層14との間、第1非磁性層11nと第2非磁性層12nとの間、および第1磁性層11の一部と第3磁性層13の一部との間に位置する。
複数の第1積層体SB1、複数の第2積層体SB2、第1化合物領域41、絶縁領域52、および絶縁領域54の上に絶縁膜を形成する。この絶縁膜は、例えば、AlおよびSiからなる群より選択された少なくとも1つと、酸素および窒素からなる群より選択された少なくとも1つと、を含む。この絶縁膜の一部は、第1絶縁領域51に対応する。この絶縁膜の別の一部は、絶縁領域53および絶縁領域55に対応する。
図8〜図11は、第1実施形態に係る別の磁気記憶装置を例示する模式的断面図である。
図8(a)に表した磁気記憶装置120では、第1化合物領域41は、Y軸方向において、第1導電層21と第2導電層22との間、及び、第2磁性層12と第4磁性層14との間に設けられる。この例では、第1化合物領域41の別の一部が、Y軸方向において、第1非磁性層11nと第2非磁性層12nとの間に設けられる。例えば、第1化合物領域41は、第1導電層21、第2磁性層12、第1非磁性層11n、第2導電層22、第4磁性層14、および第2非磁性層12nと、物理的に接触している。
図8(b)に表した磁気記憶装置121では、第1化合物領域41の一部は、Y軸方向において、第1導電層21と第2導電層22との間、第2磁性層12と第4磁性層14との間、および第1非磁性層11nと第2非磁性層12nとの間に設けられる。第1化合物領域41の別の一部は、Y軸方向において、第1磁性層11の一部と第3磁性層13の一部との間に設けられる。これにより、第1非磁性層11nおよび第2非磁性層12nの第1化合物領域41近傍における電界強度をより向上できる。例えば、磁気記憶装置122の動作の安定性がより向上する。例えば、第1化合物領域41は、第1導電層21、第2磁性層12、第1非磁性層11n、第1磁性層11、第2導電層22、第4磁性層14、第2非磁性層12n、および第3磁性層13と、物理的に接触している。
図8(c)に表した磁気記憶装置122では、第1化合物領域41は、Y軸方向において、第1導電層21の一部と、第2導電層22の一部と、の間に設けられる。第1絶縁領域51の一部は、Y軸方向において、第1導電層21の別の一部と、第2導電層22の別の一部と、の間に設けられる。
図9に表した磁気記憶装置130は、複数の第3化合物領域43および複数の化合物領域43bをさらに含む。
複数の第3化合物領域43は、Y軸方向において、互いに離れている。第1積層体SB1の一部は、Y軸方向において、第3化合物領域43同士の間に設けられる。複数の第3化合物領域43の1つは、Y軸方向において、第1積層体SB1の一部と第1絶縁領域51との間に設けられる。
この例では、複数の第3化合物領域43の1つは、Y軸方向において、第1導電層21の一部と第1絶縁領域51との間、第2磁性層12と第1絶縁領域51との間、第1非磁性層11nと第1絶縁領域51との間、および第1磁性層11と第1絶縁領域51との間に設けられる。
複数の化合物領域43bは、Y軸方向において、互いに離れている。第2積層体SB2の一部は、Y軸方向において、化合物領域43b同士の間に設けられる。複数の化合物領域43bの1つは、Y軸方向において、第2積層体SB2の一部と第1絶縁領域51との間に設けられる。
この例では、複数の化合物領域43bの1つは、Y軸方向において、第2導電層22の一部と第1絶縁領域51との間、第4磁性層14と第1絶縁領域51との間、第2非磁性層12nと第1絶縁領域51との間、および第3磁性層13と第1絶縁領域51との間に設けられる。
複数の第3化合物領域43および複数の化合物領域43bは、第1金属と、酸素および窒素からなる群より選択された少なくとも1つと、を含む。
図10に表した磁気記憶装置140は、第1化合物層30をさらに含む。
第1化合物層30は、例えば、Z軸方向において、第1導電層21、第2導電層22、第1化合物領域41、および複数の化合物領域46と重なる。第1導電層21は、Z軸方向において、第1化合物層30の一部と第2磁性層12との間に設けられる。第2導電層22は、Z軸方向において、第1化合物層30の別の一部と第4磁性層14との間に設けられる。
第1化合物層30は、例えば、絶縁性の化合物を含む。この場合、第1化合物層30は、例えば、アルミニウム、マグネシウム、タンタル、ホウ素、カルシウム、ケイ素、ゲルマニウム、ガリウム、インジウム、タングステン、チタン、銅、およびパラジウムからなる群より選択される少なくとも1つの元素と、酸素と、を含む。この元素は、例えば、第1金属と異なる。この元素は、第1金属と同じでも良い。
図11(a)に表した磁気記憶装置150は、第2化合物領域42をさらに含む。第1化合物領域41の少なくとも一部および第2化合物領域42の少なくとも一部は、Y軸方向において、第1導電層21の少なくとも一部と、第2導電層22の少なくとも一部と、の間に設けられる。
第1化合物領域41と第2化合物領域42は、Y軸方向において、互いに離れている。例えば、第1絶縁領域51の一部は、Y軸方向において、第1化合物領域41と第2化合物領域42との間に設けられる。
第1化合物領域41は、第1部分領域41aおよび第2部分領域41bを含む。第2化合物領域42は、第3部分領域42cおよび第4部分領域42dを含む。第2部分領域41bは、Y軸方向において、第1部分領域41aと第4部分領域42dとの間に設けられる。第4部分領域42dは、第2部分領域41bと第3部分領域42cとの間に設けられる。
第2部分領域41bの厚さ(Z軸方向における長さ)は、第1部分領域41aの厚さよりも薄く、第3部分領域42cの厚さよりも薄い。第4部分領域42dの厚さは、第1部分領域41aの厚さよりも薄く、第3部分領域42cの厚さよりも薄い。
図11(b)に表した磁気記憶装置151では、第1化合物領域41と第2化合物領域42が繋がっている。例えば、第1絶縁領域51の一部は、Y軸方向において、第1化合物領域41の一部と第2化合物領域42の一部との間に設けられる。
第2部分領域41bの厚さは、例えば、第1部分領域41aの厚さの、0.1倍以下である。第4部分領域42dの厚さは、例えば、第3部分領域42cの厚さの、0.1倍以下である。
図12は、第1実施形態に係る別の磁気記憶装置の製造工程を例示する模式的断面図である。
図12(a)に表した状態は、図7(a)に表した状態の後、導電膜20Fの一部を酸化させた後の状態に対応する。
導電膜20Fの一部を酸化させて、化合物膜41Fが形成される。化合物膜41Fの一部を除去する。この除去工程は、例えば、Arを含むイオンビームIBを化合物膜41Fに照射させて行われる。この工程において、イオンビームIBは、Z軸方向から傾斜させて、化合物膜41Fに照射される。イオンビームIBの一部は、第1積層体SB1、第2積層体SB2、および複数のマスクM2により遮られる。これにより、図12(b)に表したように、第1部分領域41aおよび第2部分領域41bを含む第1化合物領域41と、第3部分領域42cおよび第4部分領域42dを含む第2化合物領域と、が形成される。化合物膜41Fの一部を除去することで、化合物膜41Fを分離させても良い。この場合、互いに離れた第1化合物領域41および第2化合物領域42が形成される。
図13は、第2実施形態に係る磁気記憶装置を例示する模式的断面図である。
第2実施形態に係る磁気記憶装置210では、第1導電層21の第3部分213は、第1導電領域213aおよび第2導電領域213bを含む。第1導電領域213aは、Z軸方向において、第2磁性層12と第2導電領域213bとの間に設けられる。
第1導電領域213aは、第1金属を含む。第2導電領域213bは、第2金属を含む。第1金属は、第2金属と異なる。
第2導電層22の第6部分226は、第4導電領域226dおよび第5導電領域226eを含む。第4導電領域226dは、Z軸方向において、第4磁性層14と第5導電領域226eとの間に設けられる。第4導電領域226dは、第1金属を含む。第5導電領域226eは、第2金属を含む。
第1化合物領域41は、第2金属と、酸素および窒素からなる群より選択された少なくとも1つと、を含む。第1化合物領域41は、Y軸方向において、第2導電領域213bと第5導電領域226eとの間に設けられる。この例では、第1化合物領域41は、さらに、第1導電領域213aと第4導電領域226dとの間、第2磁性層12と第4磁性層14との間、および第1非磁性層11nと第2非磁性層12nとの間に設けられる。
第1金属は、Ta、Pt、Au、W、Rh、Ir、Re、Ru、Cu、Hf、およびPdからなる群より選択された少なくとも1つである。第2金属は、Hf、Zr、Ti、Nb、V、およびAlからなる群より選択された少なくとも1つである。これにより、例えば、基体20sと第1導電層21との間の密着性および基体20sと第2導電層22との間の密着性を向上させることができる。例えば、第1導電層21および第2導電層22におけるスピン散乱を大きくすることができる。
図14は、第2実施形態に係る別の磁気記憶装置を例示する模式的断面図である。
図14に表した磁気記憶装置220は、複数の第3化合物領域43および複数の化合物領域43bをさらに含む。
複数の第3化合物領域43は、Y軸方向において、互いに離れている。第1導電領域213aの少なくとも一部は、Y軸方向において、第3化合物領域43同士の間に設けられる。
複数の化合物領域43bは、Y軸方向において、互いに離れている。第4導電領域226dの少なくとも一部は、Y軸方向において、化合物領域43b同士の間に設けられる。
複数の第3化合物領域43の1つは、Y軸方向において、第1化合物領域41と第1導電領域213aとの間に設けられる。この例では、複数の第3化合物領域43の上記1つの一部が、Y軸方向において、第1化合物領域41と第2磁性層12との間および第1化合物領域41と第1非磁性層11nとの間に設けられる。
複数の化合物領域43bの1つは、Y軸方向において、第1化合物領域41と第4導電領域226dとの間に設けられる。この例では、複数の化合物領域43bの上記1つの一部が、Y軸方向において、第1化合物領域41と第4磁性層14との間および第1化合物領域41と第2非磁性層12nとの間に設けられる。
例えば、第1絶縁領域51の少なくとも一部は、Y軸方向において、複数の第3化合物領域43の上記1つと、複数の化合物領域43bの上記1つと、の間に設けられる。
複数の第3化合物領域43および複数の化合物領域43bは、第1金属と、酸素および窒素からなる群より選択された少なくとも1つと、を含む。これにより、磁気記憶装置110の動作の安定性が向上する。これは、例えば、第1積層体SB1の外周部における電界強度と、第1積層体SB1の中心部における電界強度と、の差が減少することに基づく。これは、例えば、第2積層体SB2の外周部における電界強度と、第2積層体SB2の中心部における電界強度と、の差が減少することに基づく。
図15は、第2実施形態に係る別の磁気記憶装置の製造工程を例示する模式的断面図である。
図15(a)に表した状態は、図6(b)に表した状態に対応する。この例では、導電膜20Fは、第1導電膜20F1および第2導電膜20F2を含む。第1導電膜20F1は、第1金属を含む。第2導電膜20F2は、第2金属を含む。
磁性膜MF2a、非磁性膜NFa、磁性膜MF1a、および第1導電膜20F1のそれぞれの一部を除去する。この除去工程は、例えば、Arを含むイオンビームの照射により行われる。これにより、第1積層体SB1および第2積層体SB2が形成される。第1導電膜20F1は、導電膜20F1aと導電膜20F1bとに分離される。
第1導電膜20F1の一部を除去する際、図15(b)に表したように、除去された材料の一部が第1積層体SB1および第2積層体SB2の側壁に付着する。この状態で、第2導電膜20F2の一部と、第1積層体SB1の側壁および第2積層体SB2の側壁に付着した金属材料と、を酸化する。これにより、図14に表した、複数の第3化合物領域43、複数の化合物領域43b、および第1化合物領域41が形成される。
図16は、第2実施形態に係る別の磁気記憶装置を例示する模式的断面図である。
図16に表した磁気記憶装置230では、第1導電層21の第3部分213は、第3導電領域213cをさらに含む。第2導電層22の第6部分226は、第6導電領域226fをさらに含む。
第1導電領域213aおよび第2導電領域213bは、Z軸方向において、第3導電領域213cと第2磁性層12との間に設けられる。第1導電領域213aは、Ta、Pt、Au、W、Rh、Ir、Re、Ru、Cu、Hf、およびPdからなる群より選択された第1金属を含む。第2導電領域213bは、Hf、Zr、Ti、Nb、V、およびAlからなる群より選択された第2金属を含む。第3導電領域213cは、Al、Cu、およびScからなる群より選択された第3金属を含む。第1金属と第2金属と第3金属とは、互いに異なる。
第4導電領域226dおよび第5導電領域226eは、Z軸方向において、第6導電領域226fと第4磁性層14との間に設けられる。第4導電領域226dは、第1金属を含む。第5導電領域226eは、第2金属を含む。第6導電領域226fは、第3金属を含む。
第1化合物領域41は、第3金属と、酸素および窒素からなる群より選択された少なくとも1つと、を含む。第1化合物領域41の少なくとも一部は、Y軸方向において、第3導電領域213cと第6導電領域226fとの間に設けられる。この例では、第1化合物領域41は、Y軸方向において、第2導電領域213bと第5導電領域226eとの間、第1導電領域213aと第4導電領域226dとの間、および第2磁性層12と第4磁性層14との間にさらに設けられる。
図17に表した磁気記憶装置240は、複数の第3化合物領域43、複数の化合物領域43b、複数の化合物領域43c、および複数の化合物領域43dをさらに含む。
複数の化合物領域43cは、Y軸方向において、互いに離れている。第2導電領域213bの少なくとも一部および複数の第3化合物領域43は、Y軸方向において、化合物領域43c同士の間に設けられる。複数の化合物領域43cの1つは、Y軸方向において、第1化合物領域41の一部と第2導電領域213bとの間に設けられる。複数の化合物領域43cの1つの一部が、Y軸方向において、複数の第3化合物領域43の1つの少なくとも一部と第1化合物領域41の一部との間に設けられていても良い。
複数の化合物領域43dは、Y軸方向において、互いに離れている。第5導電領域226eの少なくとも一部および複数の化合物領域43bは、Y軸方向において、化合物領域43d同士の間に設けられる。複数の化合物領域43dの1つは、Y軸方向において、第1化合物領域41の一部と第5導電領域226eとの間に設けられる。複数の化合物領域43dの1つの一部が、Y軸方向において、複数の化合物領域43bの1つの少なくとも一部と第1化合物領域41の一部との間に設けられていても良い。
以上の実施形態によれば、磁気記憶装置の動作の安定性を向上させることができる。
なお、本願明細書において、「垂直」および「平行」は、厳密な垂直および厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直および実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、磁気記憶装置に含まれる磁性層、非磁性層、導電層、化合物領域、金属化合物領域、絶縁領域、制御部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した磁気記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての磁気記憶装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
11 第1磁性層、 11M 第1磁化、 11Ma、11Mb 磁化、 11n 第1非磁性層、 12 第2磁性層、 12M 第2磁化、 12n 第2非磁性層、 13 第3磁性層、 13M 第3磁化、 13Ma、13Mb 磁化、 14 第4磁性層、 14M 第4磁化、 20F 導電膜、 20F1 第1導電膜、 20F2 第二導電膜、 20s 基体、 21 第1導電層、 22 第2導電層、 30 第1化合物層、 41 第1化合物領域、 41F 化合物膜、 41a 第1部分領域、 41b 第2部分領域、 42 第2化合物領域、 42c 第3部分領域、 42d 第4部分領域、 43 第3化合物領域、 43b、43c、43d 化合物領域、 46 化合物領域、 50F 絶縁膜、 51 第1絶縁領域、 52〜56 絶縁領域、 70 制御部、 70a〜70f 配線、 75 駆動回路、 110、120、121、122、130、140、150、210、220、230、240 磁気記憶装置、 211 第1部分、 211i 第1中間部分、 212 第2部分、 213 第3部分、 213a 第1導電領域、 213b 第2導電領域、 213c 第3導電領域、 224 第4部分、 225 第5部分、 226 第6部分、 226d 第4導電領域、 226e 第5導電領域、 226f 第6導電領域、 IB イオンビーム、 Iw1 第1電流、 Iw2 第2電流、 Iw3 第3電流、 Iw4 第4電流、 M1、M2 マスク、 MF1、MF1a、MF1b、MF2、MF2a、MF2b 磁性膜、 NF、NFa、NFb 非磁性膜、 SB1 第1積層体、 SB2 第2積層体、 SF 積層膜、 Sw1 第1スイッチ素子、 Sw2 第2スイッチ素子、 Tr1、Tr2 溝、 T1 第1端子、 T2 第2端子、 T3 第3端子、 T4 第4端子、 T5 第5端子

Claims (11)

  1. 第1部分と、第2部分と、前記第1部分と前記第2部分との間の第3部分と、を含み、第1金属を含む第1導電層と、
    前記第1部分から前記第2部分に向かう第2方向と交差する第1方向において前記第3部分から離れた第1磁性層と、
    前記第3部分と前記第1磁性層との間に設けられた第1非磁性層と、
    前記第3部分と前記第1非磁性層との間に設けられた第2磁性層と、
    前記第1方向および前記第2方向を含む面と交差する第3方向において前記第1導電層から離れ、前記第1金属を含む第2導電層と、
    前記第1方向において前記第2導電層から離れた第3磁性層と、
    前記第2導電層と前記第3磁性層との間に設けられた第2非磁性層と、
    前記第2導電層と前記第2非磁性層との間に設けられた第4磁性層と、
    前記第1金属と、酸素および窒素からなる群より選択された少なくとも1つと、を含む第1化合物領域であって、前記第1化合物領域の少なくとも一部は、前記第3方向において、前記第1導電層と前記第2導電層との間に設けられた、前記第1化合物領域と、
    AlおよびSiからなる群より選択された少なくとも1つと、酸素および窒素からなる群より選択された少なくとも1つと、を含む第1絶縁領域であって、前記第1絶縁領域の少なくとも一部は前記第1磁性層と前記第3磁性層との間に設けられた、前記第1絶縁領域と、
    前記第1導電層と電気的に接続された制御部であって、
    前記第1部分から前記第2部分に向かう第1電流を前記第1導電層に供給する第1動作と、
    前記第2部分から前記第1部分に向かう第2電流を前記第1導電層に供給する第2動作と、
    を実施する前記制御部と、
    を備えた磁気記憶装置。
  2. 前記第1金属と、酸素および窒素からなる群より選択された少なくとも1つと、を含む第2化合物領域をさらに備え、
    前記第2化合物領域は、前記第3方向において、前記第1化合物領域と前記第2導電層との間に設けられ、
    前記第1化合物領域は、第1部分領域と、前記第3方向において前記第1部分領域と前記第2化合物領域との間に位置する第2部分領域と、を含み、
    前記第2部分領域の前記第1方向における長さは、前記第1部分領域の前記第1方向における長さよりも短い請求項1に記載の磁気記憶装置。
  3. 前記第1金属と、酸素および窒素からなる群より選択された少なくとも1つと、を含む第3化合物領域をさらに備え、
    前記第3化合物領域の一部は、前記第3方向において、前記第2磁性層と前記第1絶縁領域との間に設けられた請求項1または2に記載の磁気記憶装置。
  4. 前記第1化合物領域の一部は、前記第3方向において、前記第2磁性層と前記第4磁性層との間に設けられた請求項1〜3のいずれか1つに記載の磁気記憶装置。
  5. 前記第1化合物領域の別の一部は、前記第3方向において、前記第1磁性層と前記第3磁性層との間に設けられた請求項4記載の磁気記憶装置。
  6. 前記第1金属は、Hf、Ta、W、Re、Os、Ir、Pt、Pd、Cu、Ag、Ru、Rh、およびAuからなる群より選択された少なくとも1つを含む請求項1〜5のいずれか1つに記載の磁気記憶装置。
  7. 第1部分と、第2部分と、前記第1部分と前記第2部分との間の第3部分と、を含み、Hf、W、Re、Os、Ir、Pt、Pd、Cu、Ag、Ru、Rh、およびAuからなる第1群より選択された少なくとも1つの第1金属を含む第1導電層と、
    前記第1部分から前記第2部分に向かう第2方向と交差する第1方向において前記第3部分から離れた第1磁性層と、
    前記第3部分と前記第1磁性層との間に設けられた第1非磁性層と、
    前記第3部分と前記第1非磁性層との間に設けられた第2磁性層と、
    前記第1方向および前記第2方向を含む面と交差する第3方向において前記第1導電層から離れ、前記第1金属を含む第2導電層と、
    前記第1方向において前記第2導電層から離れた第3磁性層と、
    前記第2導電層と前記第3磁性層との間に設けられた第2非磁性層と、
    前記第2導電層と前記第2非磁性層との間に設けられた第4磁性層と、
    前記第1金属と、酸素および窒素からなる群より選択された少なくとも1つと、を含む第1化合物領域であって、前記第1化合物領域の少なくとも一部は、前記第3方向において、前記第1導電層と前記第2導電層との間に設けられた、前記第1化合物領域と、
    前記第1導電層と電気的に接続された制御部であって、
    前記第1部分から前記第2部分に向かう第1電流を前記第1導電層に供給する第1動作と、
    前記第2部分から前記第1部分に向かう第2電流を前記第1導電層に供給する第2動作と、
    を実施する前記制御部と、
    を備えた磁気記憶装置。
  8. 第1部分と、第2部分と、前記第1部分と前記第2部分との間の第3部分と、を含む第1導電層であって、前記第3部分は、第1金属を含む第1導電領域と、第2金属を含む第2導電領域と、を含み、前記第2導電領域から前記第1導電領域に向かう方向は前記第1部分から前記第2部分に向かう第2方向と交差する第1方向に沿う、前記第1導電層と、
    前記第1方向において前記第3部分から離れた第1磁性層であって、前記第1導電領域は前記第2導電領域と前記第1磁性層との間に位置する、前記第1磁性層と、
    前記第1導電領域と前記第1磁性層との間に設けられた第1非磁性層と、
    前記第1導電領域と前記第1非磁性層との間に設けられた第2磁性層と、
    前記第1方向および前記第2方向を含む面と交差する第3方向において前記第1導電層から離れた第2導電層と、
    前記第1方向において前記第2導電層から離れた第3磁性層と、
    前記第2導電層と前記3磁性層との間に設けられた第2非磁性層と、
    前記第2導電層と前記第2非磁性層との間に設けられた第4磁性層と、
    前記第2金属と、酸素および窒素からなる群より選択された少なくとも1つと、を含む第1化合物領域であって、前記第1化合物領域の少なくとも一部は、前記第3方向において、前記第1導電層と前記第2導電層との間に設けられた、前記第1化合物領域と、
    前記第1導電層と電気的に接続された制御部であって、
    前記第1部分から前記第2部分に向かう第1電流を前記第1導電層に供給する第1動作と、
    前記第2部分から前記第1部分に向かう第2電流を前記第1導電層に供給する第2動作と、
    を実施する前記制御部と、
    を備えた磁気記憶装置。
  9. 第1部分と、第2部分と、前記第1部分と前記第2部分との間の第3部分と、を含む第1導電層であって、前記第3部分は、第1金属を含む第1導電領域と、第2金属を含む第2導電領域と、を含み、前記第2導電領域から前記第1導電領域に向かう方向は前記第1部分から前記第2部分に向かう第2方向と交差する第1方向に沿う、前記第1導電層と、
    前記第1方向において前記第3部分から離れた第1磁性層であって、前記第1導電領域は前記第2導電領域と前記第1磁性層との間に位置する、前記第1磁性層と、
    前記第1導電領域と前記第1磁性層との間に設けられた第1非磁性層と、
    前記第1導電領域と前記第1非磁性層との間に設けられた第2磁性層と、
    前記第1方向および前記第2方向を含む面と交差する第3方向において前記第1導電層から離れた第2導電層と、
    前記第1方向において前記第2導電層から離れた第3磁性層と、
    前記第2導電層と前記3磁性層との間に設けられた第2非磁性層と、
    前記第2導電層と前記第2非磁性層との間に設けられた第4磁性層と、
    前記第2金属と、酸素および窒素からなる群より選択された少なくとも1つと、を含む第1化合物領域であって、前記第1化合物領域の少なくとも一部は、前記第3方向において、前記第1導電層と前記第2導電層との間に設けられた、前記第1化合物領域と、
    前記第1金属と、酸素および窒素からなる群より選択された少なくとも1つと、を含む第3化合物領域であって、前記第3化合物領域の一部は、前記第2磁性層と前記第1化合物領域との間に設けられた、前記第3化合物領域と、
    前記第1導電層と電気的に接続された制御部と、
    を備えた磁気記憶装置。
  10. 前記第1金属は、Ta、Pt、Au、W、Rh、Ir、Re、Ru、Cu、Hf、およびPdからなる群より選択された少なくとも1つを含む請求項8または9に記載の磁気記憶装置。
  11. 前記第2金属は、Hf、Zr、Ti、Nb、V、およびAlからなる群より選択された少なくとも1つを含む請求項8〜10のいずれか1つに記載の磁気記憶装置。
JP2017179699A 2017-09-20 2017-09-20 磁気記憶装置 Active JP6581634B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017179699A JP6581634B2 (ja) 2017-09-20 2017-09-20 磁気記憶装置
US15/905,907 US10276786B2 (en) 2017-09-20 2018-02-27 Magnetic memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017179699A JP6581634B2 (ja) 2017-09-20 2017-09-20 磁気記憶装置

Publications (2)

Publication Number Publication Date
JP2019057550A JP2019057550A (ja) 2019-04-11
JP6581634B2 true JP6581634B2 (ja) 2019-09-25

Family

ID=65720764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017179699A Active JP6581634B2 (ja) 2017-09-20 2017-09-20 磁気記憶装置

Country Status (2)

Country Link
US (1) US10276786B2 (ja)
JP (1) JP6581634B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3343655B1 (en) * 2016-12-29 2022-03-02 IMEC vzw Magnetic tunnel junction device
US10930843B2 (en) * 2018-12-17 2021-02-23 Spin Memory, Inc. Process for manufacturing scalable spin-orbit torque (SOT) magnetic memory
WO2020150451A1 (en) * 2019-01-18 2020-07-23 Everspin Technologies, Inc. Magnetoresistive stack/structure and methods therefor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW569442B (en) * 2001-12-18 2004-01-01 Toshiba Corp Magnetic memory device having magnetic shield layer, and manufacturing method thereof
JP4987830B2 (ja) * 2008-09-25 2012-07-25 株式会社東芝 磁気メモリ
JP5542831B2 (ja) * 2009-09-24 2014-07-09 株式会社東芝 磁気メモリ
US9373775B2 (en) * 2012-09-13 2016-06-21 Micron Technology, Inc. Methods of forming magnetic memory cells
JP5833198B2 (ja) * 2014-07-31 2015-12-16 株式会社東芝 磁気抵抗効果素子の製造方法
US9768229B2 (en) 2015-10-22 2017-09-19 Western Digital Technologies, Inc. Bottom pinned SOT-MRAM bit structure and method of fabrication
JP6271653B1 (ja) 2016-08-04 2018-01-31 株式会社東芝 磁気記憶装置及びその製造方法
JP6283437B1 (ja) 2017-03-21 2018-02-21 株式会社東芝 磁気記憶装置

Also Published As

Publication number Publication date
US10276786B2 (en) 2019-04-30
US20190088858A1 (en) 2019-03-21
JP2019057550A (ja) 2019-04-11

Similar Documents

Publication Publication Date Title
JP6291608B1 (ja) 磁気記憶装置
JP6275806B1 (ja) 磁気記憶装置
US10658573B2 (en) Magnetic memory
JP6526860B1 (ja) 磁気記憶装置
US10395709B2 (en) Magnetic memory device
JP5179711B2 (ja) 磁気トンネル接合、磁気ランダムアクセスメモリ、渦磁化状態の形成方法および渦磁化状態の切り換え方法
KR100564663B1 (ko) 메모리 셀 장치, 자기 ram, 및 연상 메모리
US6593608B1 (en) Magneto resistive storage device having double tunnel junction
JP6416180B2 (ja) 磁気記憶装置
JP6581634B2 (ja) 磁気記憶装置
JP6530527B1 (ja) 磁気記憶装置
CN103650051B (zh) 具有本地源极线的存储器阵列
TW200407885A (en) MRAM with asymmetric cladded conductor
JPWO2007015474A1 (ja) 磁気メモリー
JP6850273B2 (ja) 磁気記憶装置
JP6970655B2 (ja) 磁気記憶装置及びその製造方法
JP6538792B2 (ja) 磁気記憶装置
JP2006100424A (ja) 磁気記憶装置
JP6479120B1 (ja) 磁気記憶装置
JP6883006B2 (ja) 磁気記憶装置
JP2023137495A (ja) 磁気記憶装置
JP2020088223A (ja) 磁気記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190830

R151 Written notification of patent or utility model registration

Ref document number: 6581634

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151