CN102610742B - 磁性随机存取存储器及其制造方法 - Google Patents

磁性随机存取存储器及其制造方法 Download PDF

Info

Publication number
CN102610742B
CN102610742B CN201110274938.9A CN201110274938A CN102610742B CN 102610742 B CN102610742 B CN 102610742B CN 201110274938 A CN201110274938 A CN 201110274938A CN 102610742 B CN102610742 B CN 102610742B
Authority
CN
China
Prior art keywords
layer
insulating film
magnetization
gate electrode
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110274938.9A
Other languages
English (en)
Other versions
CN102610742A (zh
Inventor
野町映子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102610742A publication Critical patent/CN102610742A/zh
Application granted granted Critical
Publication of CN102610742B publication Critical patent/CN102610742B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明提供磁性随机存取存储器及其制造方法。该磁性随机存取存储器具有：半导体基板；选择晶体管，其形成于所述半导体基板的表面部，具有栅电极、栅绝缘膜、源以及漏；和存储元件，其设置于所述源或所述漏上，具有磁化的方向可变的磁化存储层、磁化的方向固定的磁性参照层以及设置于所述磁化存储层与所述磁性参照层之间的非磁性层。

Description

磁性随机存取存储器及其制造方法
技术领域
本发明涉及磁性随机存取存储器及其制造方法。
背景技术
近年来，开发出了利用隧道磁阻效应(TMR：Tunneling MagnetoResistive)的磁性随机存取存储器(MRAM：Magnetic Random AccessMemory)。在该磁性随机存取存储器中，使用含有磁隧道结(MTJ：Magnetic Tunnel Junction)的磁阻效应元件，具有较大的磁阻变化率。
在当前正在研究的自旋注入写入方式中，通过对磁阻效应元件注入电流，使得磁阻效应元件中的磁化的方向反转。此时，一般，向磁阻效应元件流通的电流，从MISFET(Metal-Insulator-Semiconductor Field-EffectTransistor，金属-绝缘体-半导体场效应晶体管)的漏经由接触插塞而流通。但是，在该情况下，存在漏与接触插塞的接触阻抗(电阻)、接触插塞自身的阻抗以及接触插塞与磁阻效应元件的电极的接触阻抗等的寄生阻抗，在电流从漏向磁阻效应元件流通时，电流值减小。因此，产生了不能确保在将磁阻效应元件的磁化反转时所必需的电流这样的问题。
发明内容
本发明的实施方式提供可充分确保用于磁阻效应元件的磁化反转的电流的磁性随机存取存储器及其制造方法。
根据本发明的一个实施方式，公开了一种磁性随机存取存储器，其具有：半导体基板；选择晶体管，其形成于所述半导体基板的表面部，具有栅电极、栅绝缘膜、源以及漏；和存储元件，其设置于所述源或所述漏上，具有磁化的方向可变的磁化存储层、磁化的方向固定的磁性参照层以及设置于所述磁化存储层与所述磁性参照层之间的非磁性层。
根据本发明的实施方式，能够提供可充分确保用于磁阻效应元件的磁化反转的电流的磁性随机存取存储器及其制造方法。
附图说明
图1是表示第一实施方式所涉及的磁性随机存取存储器的剖视图。
图2是表示第一实施方式的变形例所涉及的磁性随机存取存储器的剖视图。
图3A到图3G是表示第一实施方式所涉及的磁性随机存取存储器的制造方法的剖视图。
图4是表示第二实施方式所涉及的磁性随机存取存储器的剖视图。
图5A到图5C是表示第二实施方式所涉及的磁性随机存取存储器的制造方法的剖视图。
图6是表示第三实施方式所涉及的磁性随机存取存储器的剖视图。
图7A到图7F是表示第三实施方式所涉及的磁性随机存取存储器的制造方法的剖视图。
具体实施方式
以下，关于本发明的实施方式参照附图进行说明。在该说明中，在所有的附图中，对于相同的部分标记相同的参照符号。
第一实施方式
以下，关于第一实施方式所涉及的磁性随机存取存储器进行说明。图1以及图2是表示第一实施方式所涉及的磁性随机存取存储器中的存储单元的剖视图。
如图1所示，在半导体基板、例如硅基板1的表面部，埋入有选择晶体管。选择晶体管包括：栅绝缘膜2、栅电极3、源扩散层4以及漏扩散层5。
硅基板1使用例如p型的硅基板。在硅基板1的表面部埋入有栅电极3。栅电极3使用例如多晶硅、W等。栅绝缘膜2，以覆盖栅电极3的方式，埋入于硅基板1中。栅绝缘膜2使用例如氧化硅膜。栅绝缘膜2以及栅电极3的上侧的面的高度，与硅基板1的上侧的面的高度、即源扩散层4以及漏扩散层5的上侧的面的高度大致相同。
在硅基板1的表面部设置有源扩散层4以及漏扩散层5。源扩散层4以及漏扩散层5以夹着栅绝缘膜2以及栅电极3的方式设置。源扩散层4以及漏扩散层5为例如n型的扩散层。由此，构成了埋入于硅基板1的埋入型晶体管。
在源扩散层4或漏扩散层5上，设置有作为存储元件的磁阻效应元件6。另外，在本实施方式中，在漏扩散层5上形成了磁阻效应元件6。磁阻效应元件6为至少包括磁化存储层7、非磁性层8以及磁化参照层9的元件，例如是依次层叠了下部电极10、磁化存储层7、非磁性层8、磁化参照层9以及上部电极11而成的元件。
下部电极10使用例如Pt、Ir、Ru、Cu、Ta、W、TiN。
在下部电极10上设置有磁化存储层7。磁化存储层7是例如磁化的方向相对于膜面实质上垂直的垂直磁化膜，其磁化的方向可变。
在磁化存储层7上设置有非磁性层8作为隧道绝缘膜。非磁性层8使用例如MgO、CaO、SrO、TiO、VO、NbO等的NaCl型的氧化物，但也可以使用其他的材料。
在非磁性层8上设置有磁化参照层9。磁化参照层9是例如磁化的方向相对于膜面实质上垂直的垂直磁化膜，其磁化的方向固定为一个方向。作为垂直磁化膜的磁化参照层9使用例如无序合金、有序合金、人工晶格等。无序合金使用由Co与Cr、Ta、Nb、V、W、Hf、Ti、Zr、Pt、Pd、Fe或Ni等元素形成合金所得的合金，使用例如CoCr合金、CoPt合金。有序合金使用Fe、Co或Ni与Pt或Pd的合金，可以举出例如FePt、FePd、CoPt。人工晶格使用例如层叠了：Fe、Co或Ni元素，与Cr、Pt、Pd、Ir、Rh、Ru、Os、Re或Au元素，或者它们的合金所得的物质，使用例如Co/Pd、Co/Pt、Co/Ru。另外，也能够使用含有Tb、Dy、Gd等的过渡金属的合金材料、TbFe、TbCo、DyTbFeCo、TbCoFe等。
在磁化参照层9上设置有例如上部电极11。上部电极11使用含有例如Ru或Ta的膜。另外，也可以在磁化参照层9上设置磁化调整层。磁化调整层具有对来自磁化参照层9的漏泄磁场进行调整、抑制对磁化存储层7的磁性影响的作用。磁化调整层使用例如无序合金、有序合金、人工晶格等。无序合金使用由Co与Cr、Ta、Nb、V、W、Hf、Ti、Zr、Pt、Pd、Fe或Ni等的元素形成合金所得到的合金。
也可以在磁化调整层上还具有用于将磁化调整层的磁化固定为预定的一个方向而设置的反铁磁性膜。反铁磁性膜使用例如作为Fe、Ni、Pt、Pd、Ru、Os、Ir与Mn的合金的FeMn、NiMn、PtMn、PdMn、PtPdMn、RuMn、OsMn、IrMn、CrPtMn等。
另外，也可以在磁化存储层7与非磁性层8之间设置第一界面磁性层、在非磁性层8与磁化参照层9之间设置第二界面磁性层。该情况下，非磁性层8为NaCl结构的氧化物，优选，选择该氧化物的(100)面与第一界面磁性层的晶格失配度小的材料。第一界面磁性层以及第二界面磁性层使用例如Co、Fe、CoFe、CoFeB。第一界面磁性层以及第二界面磁性层分别通过与磁化存储层7以及磁化参照层9的垂直磁化膜之间的交换耦合而具有垂直磁化。该情况下，非磁性层8，如果在例如作为第一界面磁性层的非晶CoFeB合金上结晶生长，则能够得到按〔100〕方向优先取向的绝缘膜。
另外，磁阻效应元件6的层叠顺序，不限定于上述的顺序，也可以按下部电极10、磁化调整层、磁化参照层9、第一界面磁性层、非磁性层8、第二界面磁性层、磁化存储层7、上部电极11的顺序来层叠。
另外，磁化存储层7以及磁化参照层9也可以是磁化的方向与膜面实质上平行的水平磁化膜。
另外，也可以如图2所示，在第二扩散层5与磁阻效应元件6之间设置阻挡(barrier)层15。通过设置阻挡层15，能够防止磁阻效应元件6所含的金属原子由于热处理工序等而扩散到硅基板1。
在磁阻效应元件6上设置有第一接触插塞12。第一接触插塞12使用例如W或Cu等。
在源扩散层4上设置有第二接触插塞13。第二接触插塞13使用例如W或Cu等。
在硅基板1上，以覆盖第一接触插塞12以及第二接触插塞13的方式设置有层间绝缘膜14。层间绝缘膜14使用例如氧化硅膜。在第一接触插塞12以及第二接触插塞13上分别设置有独立的位线BL。
在层间绝缘膜14上以覆盖位线BL的方式设置有绝缘膜(未图示)。绝缘膜(未图示)使用例如氧化硅膜。
由此构成了本实施方式所涉及的磁性随机存取存储器。
如上述那样，根据第一实施方式所涉及的磁性随机存取存储器，不经由接触插塞，而在漏扩散层5上直接设置有作为存储元件的磁阻效应元件6。由此，能够使漏扩散层与接触插塞的接触阻抗、接触插塞自身的阻抗以及接触插塞与磁阻效应元件6的电极的接触阻抗等的寄生阻抗减少，能够充分确保从漏扩散层5流向磁阻效应元件6的电流。
接着，下面，使用图3A到图3G对于第一实施方式所涉及的磁性随机存取存储器的制造方法进行说明。图3A到图3G是表示第一实施方式所涉及的磁性随机存取存储器的制造方法的剖视图。
如图3A所示，在通过元件分离区域(未图示)而分离了的硅基板1，使用光刻法以及RIE(Reactive Ion Etching，反应离子蚀刻)来形成栅槽16。
接着，如图3B所示，沿着硅基板1以及栅槽16，通过例如热氧化法作为栅绝缘膜2而形成氧化硅膜。之后，在栅槽16中，通过例如CVD法，在栅绝缘膜2上作为栅电极3、作为多晶硅膜或金属膜成膜例如W膜，将其埋入。之后，通过CMP(Chemical Mechanical Polishing，化学机械研磨)处理，研磨栅绝缘膜2以及栅电极3直至硅基板1露出。
接着，如图3C所示，将栅电极3以及栅绝缘膜2作为掩模，向硅基板1进行离子注入，在硅基板1的表面部形成源扩散层4以及漏扩散层5。
通过上述步骤，形成埋入于硅基板1中的埋入型晶体管。另外，形成埋入型晶体管的方法，不限于上述的方法，也可以通过其他的方法来形成。
接着，如图3D所示，在硅基板1、栅绝缘膜2以及栅电极3上，通过例如溅射法成膜至少包括磁化存储层7、非磁性层8以及磁化参照层9的层叠膜。层叠膜是依次形成有例如下部电极10、磁化存储层7、非磁性层8、磁化参照层9、上部电极11的膜，此外也可以是依次形成下部电极10、磁化存储层7、第一界面磁性层、非磁性层8、第二界面磁性层、磁化参照层9、上部电极11的膜。此外，层叠膜，除此之外，也可以依次形成下部电极10、磁化参照层9、非磁性层8、磁化存储层7、上部电极11，还可以依次形成下部电极10、磁化参照层9、第一界面磁性层、非磁性层8、第二界面磁性层、磁化存储层7、上部电极11。在本实施方式所涉及的磁性随机存取存储器的制造方法中，使用埋入型晶体管，所以能够在平坦性高的表面上形成至少包括磁化存储层7、非磁性层8以及磁化参照层9的层叠膜。
接着，如图3E所示，使得在漏扩散层5上残留层叠膜、通过RIE将其他部分的层叠膜选择性地去除直至硅基板1露出。由此，在漏扩散层5上，形成有至少具有磁化存储层7、非磁性层8以及磁化参照层9的磁阻效应元件6。
接着，如图3F所示，在硅基板1、栅绝缘膜2以及栅电极3上，以覆盖磁阻效应元件6的方式，形成层间绝缘膜14。
接着，如图3G所示，通过RIE选择性地去除层间绝缘膜14，形成第一接触孔，使得磁阻效应元件6露出，并且通过RIE选择性地去除层间绝缘膜14，形成第二接触孔，使得源扩散层4露出。
接着，通过例如溅射法，在第二接触孔中，沿着硅基板1上以及层间绝缘膜14的侧面形成金属阻挡膜(未图示)。金属阻挡膜使用例如Ta、TaN、TiN等。
接着，在金属阻挡膜(未图示)上通过CVD法或溅射法埋入例如W或Cu等的接触插塞材料。之后，通过CMP处理研磨接触插塞材料以及金属阻挡膜直至层间绝缘膜14露出。由此，形成第一接触插塞12以及第二接触插塞13。
接着，在第一接触插塞12、第二接触插塞13以及层间绝缘膜14上堆积位线BL，形成位线BL。之后，在层间绝缘膜14上，以覆盖位线BL的方式形成绝缘膜(未图示)。绝缘膜(未图示)是例如通过CVD法而成膜的氧化硅膜。
由此形成了磁性随机存取存储器。
如上述那样，根据第一实施方式所涉及的磁性随机存取存储器的制造方法，形成了埋入于硅基板1的埋入型晶体管，所以能够使栅电极的上侧的面与源扩散层4以及漏扩散层5的上侧的面成为实质上相同的高度。由此，能够在平坦性高的表面上形成至少包括磁化存储层7、非磁性层8以及磁化参照层9的层叠膜，能够形成平坦性高的磁阻效应元件6。
如上述那样，根据本发明的第一实施方式，不经由接触插塞而在漏扩散层5上直接设置作为存储元件的磁阻效应元件6。由此，能够消除漏扩散层与接触插塞的接触阻抗、接触插塞自身的阻抗以及接触插塞与磁阻效应元件6的电极的接触阻抗等的寄生阻抗，能够充分确保从漏扩散层5流向磁阻效应元件6的电流。
第二实施方式
关于本发明的第二实施方式所涉及的磁性随机存取存储器，使用图4进行说明。关于第二实施方式的构成，对与图1的第一实施方式的磁性随机存取存储器的构成相同的部分用相同的符号表示，并省略对其的详细说明。
第二实施方式所涉及的磁性随机存取存储器，与第一实施方式相比，在使用埋入型晶体管这一点上相同。另一方面，第二实施方式，并不是将埋入型晶体管埋入硅基板1，而是将其埋入半导体层例如硅膜18，这一点与第一实施方式不同。具体而言，不同点在于，并非将栅绝缘膜2以及栅电极3埋入于硅基板1，而是将栅绝缘膜2以及栅电极3设置于硅基板1上，以与栅绝缘膜2以及栅电极3的侧面接触的方式设置有栅侧壁绝缘膜17，并且以覆盖栅侧壁绝缘膜17的侧面的方式设置有硅膜18。
对于本发明的第二实施方式中的磁性随机存取存储器的制造方法，使用图5A到图5C进行说明。关于第二实施方式的构成，对与图1所示的第一实施方式的磁性随机存取存储器的构成相同的部分用相同的符号表示，并省略对其的详细说明。
在第一实施方式中，在硅基板1形成栅槽16，通过将栅绝缘膜2以及栅电极3埋入栅槽16而形成埋入型选择晶体管。另一方面，在第二实施方式中，在硅基板1上形成了栅绝缘膜2以及栅电极3后，在硅基板1上堆积硅膜18。
如图5A所示，在硅基板1上堆积栅绝缘膜2以及栅电极3，通过光刻法以及RIE对栅绝缘膜2以及栅电极3进行加工。之后，以覆盖硅基板1、栅绝缘膜2以及栅电极3的方式，通过CVD堆积例如氧化硅膜来作为栅侧壁绝缘膜材料，之后通过RIE进行蚀刻直至栅电极3的表面露出。由此，以与栅绝缘膜2以及栅电极3的侧面接触的方式形成栅侧壁绝缘膜17。
接着，如图5B所示，将栅电极3以及栅侧壁绝缘膜17作为掩模，对硅基板1进行离子注入，在硅基板1的表面部形成源扩散层4以及漏扩散层5。
接着，如图5C所示，在硅基板1上通过CVD法对硅膜18进行外延生长至少直至栅电极3的上侧的面的高度。之后，通过CMP处理来研磨硅膜18直至栅电极3的表面露出。
由此，在硅膜18中形成埋入型晶体管。另外，源扩散层4与形成于其上的硅膜18作为该埋入型晶体管的源发挥作用，漏扩散层5与形成于其上的硅膜18作为该埋入型晶体管的漏发挥作用。
在通过上述的方法来形成埋入型晶体管的情况下，不埋入于硅基板1地形成埋入型晶体管。由此，能够不产生在将栅绝缘膜2以及栅电极3埋入的情况下且埋入性差的情况下所产生的空隙、接缝等地，形成埋入型晶体管。
接着，与图3D以及图3E所示的第一实施方式同样地，在漏扩散层5上的硅膜18之上形成作为存储元件的磁阻效应元件6。之后，与图3F所示的第一实施方式同样地，以覆盖磁阻效应元件6的方式形成层间绝缘膜14。之后，与图3G所示的第一实施方式同样地，在磁阻效应元件6之上形成第一接触插塞12、在源扩散层4上的硅膜18之上形成第二接触插塞13。之后，在层间绝缘膜14、第一接触插塞12以及第二接触插塞13上形成位线BL。之后，在层间绝缘膜14上，以覆盖位线BL的方式形成绝缘膜(未图示)。
由此形成第二实施方式的磁性随机存取存储器。
如上述那样，根据本发明的第二实施方式，不经由接触插塞而在设置于漏扩散层5上的硅膜18之上直接设置作为存储元件的磁阻效应元件6。由此，能够消除漏扩散层5与接触插塞的接触阻抗、接触插塞自身的阻抗以及接触插塞与磁阻效应元件6的电极的接触阻抗等的寄生阻抗，能够充分确保从漏扩散层5流向磁阻效应元件6的电流。
进而，根据第二实施方式，未将栅绝缘膜2以及栅电极3埋入于硅基板1地形成了埋入型选择晶体管。由此，能够与栅绝缘膜2以及栅电极3向硅基板1埋入的埋入性无关地，形成不会产生空隙、接缝等的埋入型选择晶体管。
第三实施方式
关于本发明的第三实施方式所涉及的磁性随机存取存储器，使用图6进行说明。关于第三实施方式的构成，对与图1所示的第一实施方式的磁性随机存取存储器的构成相同的部分用相同的符号表示，并省略对其的详细说明。
第三实施方式与第一实施方式的不同点为，并非将栅绝缘膜2以及栅电极3埋入于硅基板1，而将栅绝缘膜2以及栅电极3设置于硅基板1上。
对于本发明的第三实施方式中的磁性随机存取存储器的制造方法，使用图7A到图7F进行说明。
如图7A所示，在硅基板1上堆积栅绝缘膜2以及栅电极3，通过光刻法以及RIE形成栅绝缘膜2以及栅电极3。
接着，如图7B所示，将栅电极3作为掩模，对硅基板1进行离子注入，在硅基板1的表面部形成源扩散层4以及漏扩散层5。
接着，如图7C所示，在硅基板1上以覆盖栅绝缘膜2以及栅电极3的方式形成层间绝缘膜14。
接着，如图7D所示，通过RIE选择性地去除层间绝缘膜14，形成第一接触孔，使得漏扩散层5露出。该第一接触孔为形成后述的磁阻效应元件6的部分。
接着，如图7E所示，在第一接触孔内的漏扩散层5上，使用例如气体团簇离子束来堆积至少包括磁化存储层7、非磁性层8以及磁化参照层9的层叠膜，形成作为存储元件的磁阻效应元件6。另外，也可以通过溅射法形成磁阻效应元件6。该情况下，通过在图7D所图示的工序中，将第一接触孔形成为上部的开口宽度比底部的开口宽度窄的倒锥状，能够防止磁阻效应元件6沿着层间绝缘膜14的侧壁形成。
接着，如图7F所示，在存储元件上作为接触插塞材料成膜例如W膜，通过CMP处理对该接触插塞材料进行研磨直至层间绝缘膜14露出，形成第一接触插塞12。
接着，选择性地去除层间绝缘膜14使得源扩散层4露出。之后，在露出的源扩散层4上作为接触插塞材料将例如W膜埋入。之后，通过CMP处理对该接触插塞材料进行研磨直至层间绝缘膜14露出，形成第二接触插塞13。
接着，如图6所示，在层间绝缘膜14、第一接触插塞12以及第二接触插塞13上形成位线BL。之后，在层间绝缘膜14上，以覆盖位线BL的方式形成绝缘膜(未图示)。
由此形成了第三实施方式所涉及的磁性随机存取存储器。
如上述那样，根据本发明的第三实施方式，不经由接触插塞而在漏扩散层5之上直接设置作为存储元件的磁阻效应元件6。由此，能够消除漏扩散层5与接触插塞的接触阻抗、接触插塞自身的阻抗以及接触插塞与磁阻效应元件6的电极的接触阻抗等的寄生阻抗，能够充分确保从漏扩散层5流向磁阻效应元件6的电流。
进而，根据第三实施方式，不将栅绝缘膜2以及栅电极3埋入于硅基板1地形成了选择晶体管。由此，根据第三实施方式所涉及的磁性随机存取存储器的制造方法，能够减少制造工序，能够抑制制造成本。
另外，本发明不仅仅限定于上述的实施方式，当然能够在不脱离本发明的主旨的范围内加以各种变更。
上述的实施例仅是作为例子而示出的，并非用于限定本发明的范围。实际上，这里所述的新的电路也可以具体化为各种其他的方式，进而只要不脱离本发明的主旨或精神，也可以在这里所述的电路的方式中进行各种省略、替换以及变更。附加的技术方案及其等同方案，也包括这样的方式或变形，而落入于本发明的范围以及主旨或精神内。

Claims (15)

1.一种磁性随机存取存储器，其中，具有：
半导体基板；
选择晶体管，其形成于所述半导体基板的表面部，具有栅电极、栅绝缘膜、源以及漏；和
存储元件，其设置于所述源或所述漏上，具有磁化的方向可变的磁化存储层、磁化的方向固定的磁性参照层以及设置于所述磁化存储层与所述磁性参照层之间的非磁性层，
所述存储元件的底面与所述源以及所述漏的一方直接接触。
2.根据权利要求1所述的磁性随机存取存储器，其中，
所述栅电极埋入于在所述半导体基板的表面部所形成的槽的内部，
所述栅绝缘膜在所述槽的底面和侧面设置于所述栅电极与所述半导体基板之间，
所述源以及所述漏形成为，在所述半导体基板的表面部夹着所述栅电极以及所述栅绝缘膜，
所述栅电极的上侧的面与所述源以及所述漏的上侧的面为实质上相同的高度。
3.根据权利要求1所述的磁性随机存取存储器，其中，
所述栅绝缘膜设置于所述半导体基板的表面上，
所述栅电极设置于所述栅绝缘膜上，
所述源以及所述漏具有：在所述半导体基板的表面部以夹着所述栅电极的方式分别形成的源扩散层以及漏扩散层；和在所述源扩散层以及漏扩散层上分别形成的半导体层，
所述栅电极的上侧的面与所述半导体层的上侧的面为实质上相同的高度。
4.根据权利要求1所述的磁性随机存取存储器，其中，
所述栅绝缘膜设置于所述半导体基板的表面上，
所述栅电极设置于所述栅绝缘膜上，
所述源以及所述漏具有在所述半导体基板的表面部以夹着所述栅电极的方式分别形成的源扩散层以及漏扩散层。
5.根据权利要求1所述的磁性随机存取存储器，其中，
还具有设置于所述源或所述漏与所述存储元件之间的阻挡层。
6.根据权利要求1所述的磁性随机存取存储器，其中，
所述存储元件还具有下部电极和上部电极，
所述下部电极与所述源或所述漏接触，
在所述下部电极与所述上部电极之间层叠有所述磁化存储层、所述非磁性层和所述磁性参照层。
7.根据权利要求1所述的磁性随机存取存储器，其中，
所述存储元件，在所述磁性参照层上还具有磁化调整层，该磁化调整层抑制来自所述磁性参照层的漏泄磁场对所述磁化存储层的影响。
8.根据权利要求7所述的磁性随机存取存储器，其中，
所述存储元件，在所述磁化调整层上还具有将所述磁化调整层的磁化的方向固定的反铁磁性膜。
9.根据权利要求1所述的磁性随机存取存储器，其中，
所述存储元件还具有：设置于所述磁化存储层与所述非磁性层之间的第一界面磁性层；和设置于所述磁性参照层与所述非磁性层之间的第二界面磁性层。
10.根据权利要求1所述的磁性随机存取存储器，其中，
所述磁化存储层的磁化的方向相对于所述磁化存储层的膜面实质上垂直，所述磁性参照层的磁化的方向相对于所述磁性参照层的膜面实质上垂直。
11.根据权利要求1所述的磁性随机存取存储器，其中，
所述磁化存储层的磁化的方向相对于所述磁化存储层的膜面实质上平行，所述磁性参照层的磁化的方向相对于所述磁性参照层的膜面实质上平行。
12.一种磁性随机存取存储器的制造方法，其中，包括：
在半导体基板形成槽的工序；
在所述槽的侧面以及底面对栅绝缘膜进行成膜的工序；
在所述槽中，在所述栅绝缘膜上埋设栅电极的工序；
在所述半导体基板的表面部，以夹着所述栅绝缘膜以及所述栅电极的方式形成源扩散层以及漏扩散层的工序；和
在所述源扩散层或漏扩散层上形成具有磁化存储层、非磁性层以及磁性参照层的存储元件的工序。
13.一种磁性随机存取存储器的制造方法，其中，包括：
在半导体基板上形成栅绝缘膜的工序；
在所述栅绝缘膜上形成栅电极的工序；
形成覆盖所述栅绝缘膜以及所述栅电极的侧面的栅侧壁绝缘膜的工序；
在所述半导体基板的表面部，以夹着所述栅绝缘膜以及所述栅电极的方式形成源扩散层以及漏扩散层的工序；
在所述源扩散层以及所述漏扩散层上，以直至所述栅电极的上侧的面的高度为止覆盖所述栅侧壁绝缘膜的方式形成半导体膜的工序；和
在所述源扩散层或漏扩散层上的所述半导体膜上形成具有磁化存储层、非磁性层以及磁性参照层的存储元件的工序。
14.一种磁性随机存取存储器的制造方法，其中，包括：
在半导体基板上形成栅绝缘膜的工序；
在所述栅绝缘膜上形成栅电极的工序；
在所述半导体基板的表面部，以夹着所述栅绝缘膜以及所述栅电极的方式形成源以及漏扩散层的工序；
在所述半导体基板上形成覆盖所述栅绝缘膜以及所述栅电极的层间绝缘膜的工序；
选择性地去除所述绝缘膜，形成露出所述源扩散层或漏扩散层的接触孔的工序；和
在所述接触孔内形成具有磁化存储层、非磁性层以及磁性参照层的存储元件的工序。
15.根据权利要求14所述的磁性随机存取存储器的制造方法，其中，
所述接触孔具有上部的开口宽度比底部的开口宽度窄的倒锥形状。
CN201110274938.9A 2011-01-21 2011-09-16 磁性随机存取存储器及其制造方法 Active CN102610742B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011011357A JP2012156167A (ja) 2011-01-21 2011-01-21 磁気ランダムアクセスメモリ及びその製造方法
JP011357/2011 2011-01-21

Publications (2)

Publication Number Publication Date
CN102610742A CN102610742A (zh) 2012-07-25
CN102610742B true CN102610742B (zh) 2015-04-22

Family

ID=46527991

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110274938.9A Active CN102610742B (zh) 2011-01-21 2011-09-16 磁性随机存取存储器及其制造方法

Country Status (4)

Country Link
US (1) US8592882B2 (zh)
JP (1) JP2012156167A (zh)
KR (1) KR20120085135A (zh)
CN (1) CN102610742B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101713871B1 (ko) * 2013-03-14 2017-03-09 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
US10115891B2 (en) * 2015-04-16 2018-10-30 Toshiba Memory Corporation Magnetoresistive memory device and manufacturing method of the same
US11283005B2 (en) * 2019-09-30 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer scheme and method for MRAM

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1495793A (zh) * 2002-09-10 2004-05-12 株式会社东芝 磁随机存取存储器
CN1606093A (zh) * 2003-10-10 2005-04-13 株式会社日立制作所 使用转矩的非易失性磁存储单元和使用它的随机存取磁存储器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6881351B2 (en) * 2003-04-22 2005-04-19 Freescale Semiconductor, Inc. Methods for contacting conducting layers overlying magnetoelectronic elements of MRAM devices
US7345911B2 (en) * 2006-02-14 2008-03-18 Magic Technologies, Inc. Multi-state thermally assisted storage
US20080246082A1 (en) * 2007-04-04 2008-10-09 Force-Mos Technology Corporation Trenched mosfets with embedded schottky in the same cell
JP2009049101A (ja) 2007-08-16 2009-03-05 Sony Corp 磁気メモリ素子及び磁気メモリ装置
JP2009239121A (ja) 2008-03-27 2009-10-15 Toshiba Corp 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
WO2010134378A1 (ja) 2009-05-19 2010-11-25 富士電機ホールディングス株式会社 磁気メモリ素子およびそれを用いる記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1495793A (zh) * 2002-09-10 2004-05-12 株式会社东芝 磁随机存取存储器
CN1606093A (zh) * 2003-10-10 2005-04-13 株式会社日立制作所 使用转矩的非易失性磁存储单元和使用它的随机存取磁存储器

Also Published As

Publication number Publication date
US20120187456A1 (en) 2012-07-26
KR20120085135A (ko) 2012-07-31
US8592882B2 (en) 2013-11-26
CN102610742A (zh) 2012-07-25
JP2012156167A (ja) 2012-08-16

Similar Documents

Publication Publication Date Title
US11211554B2 (en) Electronic systems including magnetic regions
JP6316474B1 (ja) 磁気メモリ
US7728384B2 (en) Magnetic random access memory using single crystal self-aligned diode
US9614143B2 (en) De-integrated trench formation for advanced MRAM integration
JP5502627B2 (ja) 磁気ランダムアクセスメモリ及びその製造方法
US8884389B2 (en) Magnetoresistive element and method of manufacturing the same
US9190607B2 (en) Magnetoresistive element and method of manufacturing the same
US10096650B2 (en) Method of manufacturing magnetoresistive random access memory device
US20160315119A1 (en) Semiconductor memory device
KR20130007638A (ko) 자기 터널 접합 저장 엘리먼트 및 그것의 제조 방법
KR102105702B1 (ko) 자기 기억 소자
KR102451098B1 (ko) 자기 메모리 장치 및 이의 제조 방법
US10923531B2 (en) Nonvolatile memory device having an oxidized magnetic material film around a magnetic material layer and method of manufacturing the same
US9379316B2 (en) Method of fabricating a magnetoresistive random access structure
US20220344580A1 (en) Three dimensional perpendicular magnetic tunnel junction with thin film transistor array
KR101049651B1 (ko) 자기저항 메모리셀, 및 이를 포함하는 메모리 소자의 제조 방법
CN102610742B (zh) 磁性随机存取存储器及其制造方法
US9231196B2 (en) Magnetoresistive element and method of manufacturing the same
US20220285609A1 (en) Memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170801

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211014

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.