CN1252728C - 采用soi衬底的磁存储器及其制造方法 - Google Patents

采用soi衬底的磁存储器及其制造方法 Download PDF

Info

Publication number
CN1252728C
CN1252728C CNB02156356XA CN02156356A CN1252728C CN 1252728 C CN1252728 C CN 1252728C CN B02156356X A CNB02156356X A CN B02156356XA CN 02156356 A CN02156356 A CN 02156356A CN 1252728 C CN1252728 C CN 1252728C
Authority
CN
China
Prior art keywords
mentioned
semiconductor layer
magnetic store
layer
magneto
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB02156356XA
Other languages
English (en)
Other versions
CN1417803A (zh
Inventor
浅尾吉昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1417803A publication Critical patent/CN1417803A/zh
Application granted granted Critical
Publication of CN1252728C publication Critical patent/CN1252728C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
    • H01L31/02164—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors for shielding light, e.g. light blocking layers, cold shields for infrared detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一种磁存储器及其制造方法。该磁存储器包括：备有第1半导体层、在该第1半导体层上形成的第1绝缘膜、和在该第1绝缘膜上形成的第2半导体层的SOI衬底；具有从上述第2半导体层表面到达上述第1绝缘膜的深度并在上述第2半导体层内有选择地形成的元件隔离绝缘膜；在上述第2半导体层上形成的开关元件；与上述开关元件连接的磁阻效应元件；在上述磁阻效应元件下方，与上述磁阻效应元件分离地配置的在第1方向延伸的第1布线，该第1布线把通过在其上流过电流而产生的磁场施加到上述磁阻效应元件上；以及在上述磁阻效应元件上形成的、且在与上述第1方向不同的第2方向延伸的第2布线，该第2布线把通过在其上流过电流而产生的磁场施加到上述磁阻效应元件上。

Description

采用SOI衬底的磁存储器及其制造方法
(相关申请的交叉引用
本申请基于2001年11月7日在先申请的日本专利申请2001-342289号，并主张其优先权，该在先申请的全部内容在此引入作为参考。)
技术领域
本发明涉及一种磁存储器及其制造方法，特别是，涉及用隧道磁阻效应，利用存储“1”、“0”信息的MTJ(磁遂道结)元件构成存储单元的磁随机存取存储器(MRAM)。
背景技术
近年来，根据新的原理提出许多存储信息的存储器，而其中之一就有利用隧道磁阻效应的磁随机存取存储器(以下称为MRAM)。该MRAM，例如已由Roy Scheuerlein等人公开于ISSCC 2000 Technical Digest，p.128，“A 10ns Readand Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction FETSwitch in each Cell”。
图15A、15B、15C表示现有技术的磁存储器的MTJ元件剖面图。以下，说明用作MRAM存储元件的MTJ元件。
如图15A所示，MTJ元件31是以两层磁性层(强磁性层)41、43夹着绝缘层(隧道接合层)42的构造。就MRAM而言，利用该MTJ元件31存储“1”、“0”信息。该“1”、“0”信息，根据MTJ元件31中的两层磁性层41、43磁化方向是平行还是反平行来判断。在这里，所谓平行意味着两层磁性层41、43的磁化方向相同，所谓反平行意味两层磁性层41、43的磁化方向相反。
即，如图15B所示，两层磁性层41、43的磁化方向成了平行的场合，夹于这两层磁性层41、43间的绝缘层42隧道电阻变成最低。该状态，例如是“1”的状态。另一方面，如图15C所示，两层磁性层41、43的磁化方向成为反平行的场合，夹于这两层磁性层41、43间的绝缘层42隧道电阻变成最高。该状态，例如是“0”的状态。
另外，一般，在两层磁性层41、43一侧，配置反强磁性层103。该反强磁性层103是用于通过固定一侧磁性层41磁化方向，仅仅改变另一侧磁性层43磁化方向，容易写入信息的构件。
图16表示现有技术磁存储器的矩阵状配置的MTJ元件。图17表示现有技术磁存储器的星状曲线。图18表示现有技术磁存储器的MTJ曲线。以下，简单说明对MTJ元件的写入动作原理。
如图16所示，MTJ元件31被配置在互相交叉的写入字线28与位线(数据选择线)32的交点。而且，数据的写入，通过分别使电流流到写入字线28和位线32，利用随流入该两布线28、32的电流而作用的磁场，使MTJ元件31的磁化方向成为平行或反平行的办法来达成。
例如，写入时，位线32上只流动向着一个方向的电流I1，写入字线28上按照写入数据流动向一个方向或另一个方向的电流I2、I3。在这里，当写入字线28上流动向一个方向的电流I2时，MTJ元件31的磁化方向变成了平行(“1”状态)。当写入字线28上流动向另一个方向的电流13时，MTJ元件31的磁化方向变成反平行(“0”状态)。
这样，MTJ元件31的磁化方向变化的结构如下。即，如果电流流向选定的写入字线28，在MTJ元件31的长边方向，即容易轴方向发生磁场Hx。并且，如果电流流向选定的位线32，在MTJ元件31的短边方向，即困难轴方向发生磁场Hy。因此，对位于选定的写入字线28与选定的位线32的交点的MTJ元件31来说，受容易轴方向的磁场Hx和困难轴方向的磁场Hy的合成磁场作用。
在这里，如图17所示，容易轴方向的磁场Hx和困难轴方向的磁场Hy的合成磁场的大小处于用实线表示的星状曲线外侧(斜线部分)的场合，可使磁性层43的磁化方向反转。相反，容易轴方向的磁场Hx和困难轴方向的磁场Hy的合成磁场的大小处于星状曲线内侧(空白部分)的场合，不能使磁性层43的磁化方向反转。
并且，如图18的实线和虚线所示，根据困难轴方向的磁场Hy的大小，为了改变MTJ元件31的电阻值，也需要变更容易轴方向的磁场Hx大小。通过利用该现象，只要改变阵列状配置的存储单元中，存在于选定写入字线28与选定位线32交点的MTJ元件31磁化方向，就可以改变MTJ元件31的电阻值。
另外，MTJ元件31的电阻值变化率用MR(磁致电阻比)表示。例如，如果在容易轴方向发生磁场Hx，MTJ元件31的电阻值与发生磁场Hx前比较，例如约变化17％，这时的MR比为17％。该MR比随磁性层的性质而变化，现在也能够获得MR比为约50％是MTJ元件。
如以上那样，分别改变容易轴方向磁场Hx和困难轴方向磁场Hy的大小，通过改变其合成磁场的大小，控制MTJ元件31的磁化方向。这样一来，制造MTJ元件31的磁化方向变成平行的状态或MTJ元件31的磁化方向变成反平行的状态，就可以存储“1”或“0”的信息。
图19表示具备现有技术晶体管的磁存储器剖面图。图20表示具备现有技术二极管的磁存储器剖面图。以下，简单说明读出MTJ元件内存储信息的动作。
数据的读出，可采用使电流流入选定的MTJ元件31，检测该MTJ元件31电阻值的办法进行。该电阻值随MTJ元件31上外加磁场而变化。这样变化的电阻值用如下方法读出来。
例如，图19是采用MOSFET64作为读出用开关元件的例子。如图19所示，1单元内，MTJ元件31与MOSFET64的源/漏扩散层63串联连接起来。而且，由于接通任意的MOSFET64栅极，可以形成沿位线32～MTJ元件31～下部电极30～接点29～第2布线28～接点27～第1布线26～接点25～源/漏扩散层63流动电流的电流路径，可读出与接通后的MOSFET64连接的MTJ元件31的电阻值。
并且，图20是采用二极管73作为读出用开关元件的例子。如图20所示，1单元内，一个MTJ元件31与由P+型第1扩散层71和N-型第2扩散层72构成的二极管73串联连接起来。而且，通过调整偏置电压使任意的二极管73流动电流，可以读出与该二极管73连接的MTJ元件31电阻值。
如以上那样，读出MTJ元件31电阻值的结果，可判断电阻值低的场合为写入“1”的信息，电阻值高的场合为“0”。
上述现有技术的磁存储器中，在块状衬底61上形成开关元件。因此，采用二极管73作为开关元件的磁存储器中，如图20所示，为了与邻接单元电隔离，形成N-型第2扩散层72使其比元件隔离区65底面浅，该N-型第2扩散层72内的表面上形成P+型第1扩散层71。因此，利用块状衬底61形成二极管73时，需要非常浅地形成P+型第1扩散层71。但是形成浅P+型第1扩散层71，工艺上是非常困难的，难以获得均匀的二极管特性。
发明内容
本发明正是为了解决上述现有技术的问题而提出的，其目的在于提供一种可以抑制二极管等的开关元件的特性波动的磁存储器及其制造方法。
按照本发明的第1方面提供一种磁存储器，包括：备有第1半导体层、在该第1半导体层上形成的第1绝缘膜、和在该第1绝缘膜上形成的第2半导体层的SOI衬底；具有从上述第2半导体层表面到达上述第1绝缘膜的深度并在上述第2半导体层内有选择地形成的元件隔离绝缘膜；在上述第2半导体层上形成的开关元件；与上述开关元件连接的磁阻效应元件；在上述磁阻效应元件下方，与上述磁阻效应元件分离地配置的在第1方向延伸的第1布线，该第1布线把通过在其上流过电流而产生的磁场施加到上述磁阻效应元件上；以及在上述磁阻效应元件上形成的、且在与上述第1方向不同的第2方向延伸的第2布线，该第2布线把通过在其上流过电流而产生的磁场施加到上述磁阻效应元件上。
按照本发明的第2方面提供一种磁存储器的制造方法，包括下列步骤：形成备有第1半导体层、在该第1半导体层上配置的第1绝缘膜、和在该第1绝缘膜上配置的第2半导体层的SOI衬底；在上述第2半导体层内有选择地形成元件隔离绝缘膜，该元件隔离绝缘膜具有从上述第2半导体层表面到达上述第1绝缘膜的深度，在上述第2半导体层上形成开关元件；形成在第1方向延伸的第1布线；在上述第1布线上方与上述第1布线分离地，形成与上述开关元件连接的磁阻效应元件，通过在上述第1布线上流过电流而产生的磁场被施加在该磁阻效应元件上；以及在上述磁阻效应元件上，形成在与上述第1方向不同的第2方向延伸的第2布线，通过在该第2布线上流过电流而产生的磁场被施加在上述磁阻效应元件上。
根据本发明，可以提供可抑制二极管等的开关元件的特性波动的磁存储器及其制造方法。
附图说明
图1是表示本发明第1实施例的磁存储器的剖面图。
图2是表示本发明第1实施例的磁存储器的电路图。
图3A、3B是表示本发明各实施例的一重隧道结构造的MTJ元件的剖面图。
图4A、4B是表示本发明各实施例的二重隧道结构造的MTJ元件的剖面图。
图5、6、7是表示本发明第1实施例的磁存储器各制造工序的剖面图。
图8是表示本发明第2实施例的磁存储器的电路图。
图9A、9B是本发明第3实施例的磁存储器的剖面图。
图10A、10B、10C是表示本发明第3实施例磁存储器的第1方法的各制造工序的剖面图。
图11A、11B、11C、11D、11E、11F是表示本发明第3实施例磁存储器的第2方法的各制造工序的剖面图。
图12是表示本发明第4实施例的磁存储器的平面图。
图13A是沿图12的XIIIA-XIIIA线的磁存储器剖面图。
图13B是沿图12的XIIIB-XIIIB线的磁存储器剖面图。
图14是表示本发明第4实施例的磁存储器的电路图。
图15A、15B、15C是表示现有技术的MTJ元件的剖面图。
图16是表示现有技术磁存储器的矩阵状配置的MTJ元件图。
图17是表示现有技术磁存储器的星状曲线图。
图18是表示现有技术磁存储器的MTJ元件曲线图。
图19是具备现有技术晶体管的磁存储器的剖面图。
图20是具备现有技术二极管的磁存储器的剖面图。
具体实施方式
本发明的实施例涉及把利用隧道磁阻效应的MTJ元件用作存储元件的磁存储器(MRAM)。
以下，参照附图说明本发明的实施例。该说明中，全部附图范围内，对共同的部分赋予共同的附图标记。
[第1实施例]
第1实施例是采用SOI(硅-绝缘物)衬底形成二极管，固定栅电极电位的例子。
图1表示本发明第1实施例的磁存储器剖面图。图2表示本发明第1实施例的磁存储器示意电路图。
如图1、图2所示，第1实施例的磁存储器利用由第1、第2半导体层11、12和形成于这第1、第2半导体层11、12之间的埋入氧化膜13构成的SOI衬底14。该SOI衬底14上，从第2半导体层12表面到达埋入氧化膜13的深度，选择性地形成例如STI(浅槽隔离)构造的元件隔离区15，对每一单元形成以埋入氧化膜13和元件隔离区15包围的第2半导体层12。由该绝缘膜13、15包围的第2半导体层12上边，介以栅绝缘膜16选择性形成栅电极17。将该栅电极17固定于规定的电位，例如固定于地电位。而且，栅电极17的一端第2半导体层12内形成P+型第1扩散层19，栅电极17的另一端第2半导体层12内形成N+型第2扩散层21。这样一来，SOI衬底14上就形成了所谓的栅极控制型二极管10。
并且，在二极管10的P+型第1扩散层19上，通过第1到第4的接点23a、25、27、29，第1到第3的布线24a、26、28a和下部电极30，串联连接MTJ元件31。该MTJ元件31上连接有位线32，并在MTJ元件31的下方与MTJ元件31隔开，配置由第3布线构成的写入字线28b。
并且，将第1接点23b和第1布线24b连到二极管10的第2扩散层21，将第1布线24b连到外围电路(图未示出)。
如以上那样，MTJ元件31由磁化方向固定的磁化固着层(磁性层)41、隧道接合层(非磁性层)42和磁化方向反转的磁记录层(磁性层)43的至少3层构成。而且，MTJ元件31形成由一层隧道接合层42构成的一重隧道结构造或由两层隧道接合层42构成的二重隧道结构造。以下，说明一重隧道结构造或二重隧道结构造的MTJ元件31的例子。
图3A中所示一重隧道结构造的MTJ元件31包括：顺序层叠模板层101、初始强磁性层102、反强磁性层103和基准强磁性层104的磁化固着层41；该磁化固着层41上边形成的隧道接合层42；以及该隧道接合层42上边顺序层叠自由强磁性层105、接点层106的磁记录层43。
图3B中所示的一重隧道结构造的MTJ元件31包括：顺序层叠模板层101、初始强磁性层102、反强磁性层103、强磁性层104′、非磁性层107和强磁性层104″的磁化固着层41；该磁化固着层41上边形成的隧道接合层42；以及该隧道接合层42上边顺序形成强磁性层105′、非磁性层107、强磁性层105″和接点层106的磁记录层43。
另外，图3B所示的MTJ元件31中，由于导入由磁化固着层41内的强磁性层104′、非磁性层107、强磁性层104″组成的3层构造和由磁记录层43内的强磁性层105′、非磁性层107、强磁性层105″组成的3层构造，比图3A所示的MTJ元件31还能抑制强磁性内部的磁极发生，可以提供更加适合微细化的单元构造。
图4A中所示的二重隧道结构造的MTJ元件31包括：顺序层叠模板层101、初始强磁性层102、反强磁性层103和基准强磁性层104的第1磁化固着层41a；该第1磁化固着层41a上边形成的第1隧道接合层42a；该第1隧道接合层42a上边形成的磁记录层43；该磁记录层43上边形成的第2隧道接合层42b；以及该第2隧道接合层42b上边顺序层叠基准强磁性层104、反强磁性层103、初始强磁性层102和接点层106的第2磁化固着层41b。
图4B中所示的二重隧道结构造的MTJ元件31包括：顺序层叠模板层101、初始强磁性层102、反强磁性层103和基准强磁性层104的第1磁化固着层41a；该第1磁化固着层41a上边形成的第1隧道接合层42a；该第1隧道接合层42a上边由强磁性层43′、非磁性层107、强磁性层43″的3层构造顺序层叠的磁记录层43；该磁记录层43上边形成的第2隧道接合层42b；以及该第2隧道接合层42b上边顺序层叠强磁性层104′、非磁性层107、强磁性层104″、反强磁性层103、初始强磁性层102和接点层106的第2磁化固着层41b。
另外，图4B所示的MTJ元件31中，由于导入构成磁记录层43的强磁性层43′、非磁性层107、强磁性层43″的3层构造和第2磁化固着层41b内由强磁性层104′、非磁性层107、强磁性层104″组成的3层构造，比图4A所示的MTJ元件31还能抑制强磁性内部的磁极发生，可以提供更加适合微细化的单元构造。
这样的二重隧道结构造的MTJ元件31，比起一重隧道结构造的MTJ元件31来，施加相同外部偏压时的MR比(“1”状态与“0”状态的电阻变化率)的恶化减少，可在更高偏压下动作。即，二重隧道结构造在读出单元内信息时很有利。
这样的一重隧道结构造或二重隧道结构造的MTJ元件31，例如利用以下的材料来形成。
就磁化固着层41、41a、41b和磁记录层43的材料来说，例如，除Fe、Co、Ni或其合金，磁化极化率大的磁铁石、CrO2、RXMnO3-y(R：稀土类、X：Ca、Ba、Sr)等的氧化物外，采用NiMnSb、PtMnSb等郝斯勒合金等是理想的。并且，就这些磁性体来说，只要不失去强磁性，也可以多少含有Ag、Cu、Au、Al、Mg、Si、Bi、Ta、B、C、O、N、Pd、Pt、Zr、Ir、W、Mo、Nb等非磁性元素也。
对构成磁化固着层41、41a、41b一部分的反强磁性层103材料来说，采用Fe-Mn、Pt-Mn、Pt-Cr-Mn、Ni-Mn、Ir-Mn、NiO、Fe2O3等是理想的。
对隧道接合层42、42a、42b的材料来说，可使用Al2O3、SiO2、MgO、AlN、Bi2O3、MgF2、CaF2、SrTiO2、AlLaO3等各种各样的电介质。这些电介质里也可以存在氧、氮、氟等缺陷。
图5到图7表示本发明第1实施例的磁存储器制造工序剖面图。以下，简单说明本发明第1实施例的磁存储器制造方法。
如图5所示，使用由例如P型的第1半导体层11、第2半导体层12、和例如由硅氧化膜构成的埋入氧化膜13构成的SOI衬底14。首先，选择性形成STI构造的元件隔离区15，使其从第2半导体层12的表面到达埋入氧化膜13。其次，向第2半导体层12内进行离子注入和热扩散，形成例如P型的第2半导体层12。另外，第2半导体层12也可以制成N型。接着，第2半导体层12上边，介以栅绝缘膜16选择性形成栅电极17。
接着，如图6所示，在栅电极17和第2半导体层12上边涂布光刻胶18，并将该光刻胶18形成要求的图形。把该光刻胶18作为掩模，对第2半导体层12内进行离子注入和热扩散。因此，在栅电极17一端的第2半导体层12内，形成P+型第1扩散层19。而后，除去光刻胶18。
接着，如图7所示，栅电极17和第2半导体层12上边涂布光刻胶20，并将该光刻胶20形成要求的图形。把该光刻胶20作为掩模，对第2半导体层12内进行离子注入和热扩散。因此，在栅电极17另一端的第2半导体层12内，形成N+型第2扩散层21，形成二极管。而后，除去光刻胶20。
接着，如图1所示，在栅电极17、第2半导体层12和元件隔离区15上边形成绝缘膜22。而后，使用公知技术，在绝缘膜22内形成第1到第4的接点23a、23b、25、27、29和第1到第3布线24a、24b、26、28a、28b。在这里，第1到第4的接点23a、25、27和第1到第3布线24a、26、28a连到第1扩散层19，第1接点23b和第1布线24b连到第2扩散层21。并且，第3布线28b具有作为写入字线的功能。而后，第4接点29上边形成下部电极30，并在该下部电极30上边的写入字线28b上方形成MTJ元件31。而且，该MTJ元件31上边形成位线32。
另外，第1扩散层19和第2扩散层先形成哪一层也行，由第2扩散层21首先形成也可以。
按照上述第1实施例，因为采用SOI衬底14形成二极管10，每一个单元，第2半导体层12都由第2半导体层12下面的埋入氧化膜13和元件隔离区15包围起来。即，各单元用与邻接单元埋入氧化膜13和元件隔离区15电隔离起来。所以，如现有技术一样，因为与邻接单元电隔离，不需要调整第1和第2扩散层19、20的深度，所以能够抑制二极管特性的偏差。
并且，如采用SOI衬底14形成二极管10，在形成第1和第2扩散层19、21中，离子注入后的热扩散时，不用担心第1和第2扩散层19、21向邻接单元延伸。于是，不需要确保邻接单元间的长距离，所以能够缩小存储单元尺寸。
另外，第1和第2扩散层19、21只分开规定间隔X形成是理想的。这是因为如果形成使其第1和第2扩散层19、21接连，该接连的区域形成PN结，就会发生漏电流。例如，第1和第2扩散层19、21间的间隔X也可以约与栅电极17的宽度Y相等，但如果考虑到减少存储单元区的专用面积的话，栅电极17宽度Y的约1/2是希望的。这样，为了把第1和第2扩散层19、21间的间隔减少到比栅电极17的宽度Y还小，在栅电极17的侧壁上形成侧壁绝缘膜以前，调整热处理时间形成第1和第2扩散层19、21，然后，在栅电极17的侧壁上形成侧壁绝缘膜就行。
并且，第1实施例中，虽然第2半导体层12设定为P型层，但是也可以制成N型层，只要设定第2半导体层12的杂质浓度比第1扩散层19或第2扩散层21的杂质浓度还低就行。
[第2实施例]
第2实施例是使SOI衬底上边配置的栅电极电位可变的例子。另外，第2实施例中只说明与第1实施例不同的点。
图8表示本发明第2实施例的磁存储器电路图。如图8所示，第2实施例中，与第1实施例不同的点就是使栅电极的电位可变。具体地说，成为沟道区的第2半导体层12是P型扩散层的场合，给栅电极17施加负栅极电压。另一方面，成为沟道区的第2半导体层12是N型扩散层的场合，给栅电极17施加正栅极电压。这样，之所以使栅电极17的电位可变，是由于如下的理由。
第1实施例的二极管构造就是所谓栅控制型的二极管10，该二极管10的I-V特性依赖于栅电压。其原因是栅电极17下存在的界面能经。通常，随着施加到栅电极17上的电压，在栅电极17下形成耗尽层。这时，耗尽层内存在界面能级的话，该界面能级变成复合中心，发生反偏电流。一般地说，可以知道栅电电压正偏越大耗尽层宽度越大，反偏电流也越大。
在这里，如第1实施例的图1那样，成为栅电极17下沟道区的第2半导体层12是P型扩散层的场合，由N+型第2扩散层21与P型第2扩散层12形成的PN结便成了问题。因而，为了防止界面能级引起反偏电流的发生，只要将栅极电压设定为负值就行。相反，栅电极17下面的成为沟道区的第2半导体层12是N型扩散层的场合，只要将栅极电压设定为正值就行。这样，第2实施例中，为了防止界面能级引起的反偏电流的发生，使栅电极17的时位可变。
按照上述第2实施例，可以获得与第1实施例同样的效果。
进而，根据沟道区的第2半导体层12的导电类型，由于可使栅电极17的栅极电压变成为正或负值，能够防止界面能级引起反偏电流的发生。
[第3实施例]
第3实施例是在存储单元阵列区利用SOI衬底。外围电路区利用块状衬底的构造例子。另外，第3实施例中只说明与第1实施例不同点。
图9A、9B表示本发明第3实施例的磁存储器剖面图。如图9A、9B所示，第3实施例的磁存储器不是把SOI衬底14用于存储单元区和外围电路区的双方，而只是外围电路区为块状衬底51。具体地说，存储单元阵列区与第1实施例同样，采用SOI衬底14形成二极管10。另一方面，外围电路区采用块状衬底51，在该块状衬底51上边形成外围晶体管52。
在这里，图9A的构造中，块状衬底51的表面应该与SOI衬底14的第1半导体层11表面大致相等的高度，因此，在存储单元阵列区与外围电路区的边界发生台阶差，存储单元阵列区和外围电路区上的栅电极17、53位于不同的高度。
并且，在图9B的构造中，块状衬底51的表面应该与SOI衬底14的第2半导体层12表面大致相等的高度。因此，在存储单元阵列区与外围电路区的边界不发生台阶差，存储单元阵列区和外围电路区上的栅电极17、53位于相同的高度。
图10A到图11C表示本发明第3实施例的磁存储器制造工序的剖面图。在这里，说明仅为存储单元阵列区形成SOI衬底的二种方法。
首先，利用图10A、10B、10C说明用第1方法的制造工序。如图10A所示，在存储单元阵列区和外围电路区的例如P型硅衬底上边，形成掩模层的硅氧化膜2。而且，该硅氧化膜2上边形成光刻胶3，并制成图形，使其仅仅残留于存储单元阵列区上。随后，如图10B所示，以光刻胶3为掩模，选择性蚀刻硅氧化膜2以后，除去光刻胶3。而且，以硅氧化膜2为掩模，只给外围电路区离子注入例如O+。而后，除去硅氧化膜2。然后，如图10C所示，通过进行退火，只在存储单元阵列区形成埋入氧化膜13，形成SOI衬底14。
接着，利用图11A、11B、11C，说明用第2方法的制造工序。如图11A所示，形成由第1和第2半导体层11、12，和在这些第1、第2半导体层11、12间形成的埋入氧化膜13构成的SOI衬底14。而且，第2半导体层12上边形成光刻胶3，并制成图形使其只残留在存储单元阵列区上。然后，如图11B所示，以光刻胶3为掩模，蚀刻外围电路区中的第2半导体层12和埋入氧化膜13。然后，如图11C所示，除去光刻胶3。这样一来，只在存储单元阵列区留下SOI衬底14。
另外，图11C的工序后，用如下的方法，也不会形成存储单元阵列区与外围电路区的台阶差。例如，如图11D所示，在整个存储单元阵列区和外围电路区上淀积氮化硅膜4。而且，利用光刻技术，只除去外围电路区的氮化硅膜4。然后，如图11E所示，通过用选择外延生长法(SEG)，使露出面的Si选择生长直至第2半导体层12的表面为止，在外围电路区形成外延生长层5。然后，如图11F所示，除去第2半导体层12上的氮化硅膜4。
按照上述第3实施例，不仅能够获得与第1实施例同样的效果，而且进而具有如下的效果。
一般地说，SOI衬底14上边形成的CMOS电路中，需要给晶体管附加体接点，因而存在只设置体接点部分芯片面积增大的缺点。对此，第3实施例中，存储单元阵列区采用SOI衬底，而外围电路区采用块状衬底51。因此，外围晶体管52上不需要附加体接点，所以与存储单元阵列区和外围电路区两者都采用SOI衬底比较，能够缩小芯片面积。
另外，向第2实施例一样，使第3实施例的存储单元阵列区的栅电极电压可变。这时，能够获得与第2和第3实施例同样的效果。
[第4实施例]
上述第1到第3实施例中，用写入字线和位线的二轴进行写入。相对于此，第4实施例是只用位线的一轴进行写入。
图12表示本发明第4实施例的磁存储器平面图。图13A表示沿图12的XIIIA-XIIIA线的磁存储器剖面图，图13B表示沿图12的XIIIB-XIIIB线的磁存储器剖面图。图14表示第4实施例的存储器器电路图。在这里，仅说明与第1实施例不同的构造
如图12、13A、13B、14B所示，第4实施例磁存储器的存储单元由MTJ元件；写入用的晶体管Tr1、Tr2；读出用的晶体管Tr3；以及位线BL1、BL2、BLC1构成。
具体地说，SOI衬底14上，分别形成作为写入用开关元件的晶体管Tr1、Tr2。
晶体管Tr1的栅电极起读出和写入字线WL1功能。晶体管Tr1的一方扩散层，通过金属布线ML1和接点C1等，连到位线连接布线BLC1。晶体管Tr1的另一方扩散层，通过金属布线ML3和接点C3，连到位线BL1。
晶体管Tr2的栅电极起写入字线WWL1功能。晶体管Tr2的一方扩散层，通过金属布线ML2和接点C2等，连到位线连接布线BLC1。晶体管Tr2的另一方扩散层，通过金属布线ML5和接点C5，连到位线BL2。
而且，位线连接布线BLC1上连接MTJ元件，该MTJ元件连到地(GND)线。在这里，也可以将作为读出用的开头元件的晶体管Tr3连到MTJ元件上。
另外，因为写入布线为1条，通过使成为写入布线的位线连接布线BLC1的延伸方向与MTJ元件的磁化方向的相交角度从90度倾斜一定程度(例如45度)，使磁化容易反转。
这种一轴写入式磁存储器，如下进行数据的写入和读出。
首先，将数据写入MTJ元件的场合，接通作为选择单元晶体管Tr1、Tr2栅电极的字线WL1和写入字线WWL1，使写入电流从位线BL1流到位线BL2或与其相反。依靠该写入电流发生的磁场，改变MTJ元件记录层的磁化方向。在这里，可以按照打算变更的磁化方向选择电流方向。另外，写入的时候，为了防止写入电流流到MTJ元件，连接到共同GND线上的晶体管Tr3变成断开。
一方面，读出MTJ元件的数据的场合，使选择单元晶体管Tr1的字线WL1成为接通，全部的写入字线WWL1、2、…成为断开。而且，从位线BL1通过MTJ元件，向GND流动读出电流，用连到位线BL1的读出放大器读出数据。另外，读出的时候，连接到共同GND的晶体管Tr3为接通。
按照上述第4实施例，不仅能够获得与第1实施例同样的效果，而且进而，具有如下的效果。
用写入字线和位线的二轴进行写入这种构造的场合，矩阵状设置多条位线和字线，在这些位线与字线上各交点处配置MTJ元件。而且，写入的时候，不仅位于选定的位线与选定的字线交点的1个MTJ元件，而且对位于选定的位线下方或选定的字线上方的MTJ元件，也进行写入。即，用二轴法进行写入的场合，有误写入不完全选择单元的担心。
对此，第4实施例中，配置晶体管Tr1、Tr2，使其写入的时候，只在位线BL1、BL2之间流动电流。因此，除选择单元外，没有写入电流流动，所以不存在不完全选择状态的单元。从而，能够防止不完全选择状态的单元中发生干扰不良(数据保留不良)。
此外，上述第1到第3实施例中，虽然使用二极管作为开关元件，但是也可以使用晶体管而不用二极管。并且，上述第4实施例中，也可以使用二极管而不用晶体管Tr1、Tr2、Tr3。
并且，上述第1到第4实施例中，虽然采用MTJ元件作为存储元件，但是也可以采用由两层磁性层和被这些磁性层夹着的导体层构成的GMR(巨磁阻)元件来代替MTJ元件。
其它的优点和改进对本领域普通技术人员是显而易见的。因此，本发明在更宽的意义上并不限于这里表示和描述的具体细节和表现的各实施例。所以，应该能够作各种各样的修改，而不脱离由附属权利要求书及其等同物所限定的本发明总构思的精神或范围内。

Claims (48)

1、一种磁存储器，包括：
备有第1半导体层、在该第1半导体层上形成的第1绝缘膜、和在该第1绝缘膜上形成的第2半导体层的SOI衬底；
具有从上述第2半导体层表面到达上述第1绝缘膜的深度并在上述第2半导体层内有选择地形成的元件隔离绝缘膜；
在上述第2半导体层上形成的开关元件；
与上述开关元件连接的磁阻效应元件；
在上述磁阻效应元件下方，与上述磁阻效应元件分离地配置的在第1方向延伸的第1布线，该第1布线把通过在其上流过电流而产生的磁场施加到上述磁阻效应元件上；以及
在上述磁阻效应元件上形成的、且在与上述第1方向不同的第2方向延伸的第2布线，该第2布线把通过在其上流过电流而产生的磁场施加到上述磁阻效应元件上。
2、根据权利要求1的磁存储器，其特征是，
上述开关元件是二极管。
3、根据权利要求2的磁存储器，其特征是，
上述二极管具备：
在上述第2半导体层上隔着栅绝缘膜形成的栅电极；
在上述栅电极一端的上述第2半导体层内形成的、并连接到上述磁阻效应元件的第1导电型的第1扩散层；以及
在上述栅电极另一端的上述第2半导体层内形成的第2导电型的第2扩散层。
4、根据权利要求3的磁存储器，其特征是，
上述第2扩散层，与上述第1扩散层分离配置。
5、根据权利要求3的磁存储器，其特征是，
上述第1与第2扩散层的间隔大约与上述栅电极宽度相等。
6、根据权利要求3的磁存储器，其特征是，
上述第1与第2扩散层的间隔是上述栅电极宽度的1/2。
7、根据权利要求4的磁存储器，其特征是，
上述第1扩散层与上述第2扩散层之间的上述第2半导体层是上述第1导电型或上述第2导电型的第3扩散层。
8、根据权利要求7的磁存储器，其特征是，
上述第3扩散层的杂质浓度比上述第1扩散层或上述第2扩散层的杂质浓度要低。
9、根据权利要求3的磁存储器，其特征是，
上述栅电极的电位是固定的。
10、根据权利要求3的磁存储器，其特征是，
上述栅电极的电位固定为地电位。
11、根据权利要求3的磁存储器，其特征是，
上述栅电极的电位是可变的。
12、根据权利要求7的磁存储器，其特征是，
在上述第3扩散层是P型的场合向上述栅电极施加负电压，在上述第3扩散层是N型的场合向上述栅电极施加正电压。
13、根据权利要求1的磁存储器，其特征是，还具备：
位于备有上述磁阻效应元件和上述开关元件的存储单元阵列区的外围、具备控制上述开关元件的外围电路、并采用块状衬底的外围电路区。
14、根据权利要求13的磁存储器，其特征是，
上述块状衬底的表面高度，大约与上述第1半导体层的表面高度相等。
15、根据权利要求13的磁存储器，其特征是，还具备：
在上述块状衬底上形成的外延生长层，该外延生长层与上述第2半导体层的表面高度相等，以及
在上述外延生长层与上述第2半导体层之间形成的第2绝缘膜。
16、一种磁存储器，包括：
备有第1半导体层、在该第1半导体层上形成的第1绝缘膜、和在该第1绝缘膜上形成的第2半导体层的SOI衬底；
具有从上述第2半导体层表面到达上述第1绝缘膜的深度并在上述第2半导体层内有选择地形成的元件隔离绝缘膜；
在上述SOI衬底上形成，具有一端和另一端的第1开关元件；
在上述SOI衬底上形成，具有一端和另一端的第2开关元件；
与上述第1开关元件的上述一端连接的第1布线；
与上述第2开关元件的上述一端连接的第2布线；
与上述第1开关元件的上述另一端和上述第2开关元件的上述另一端连接的第3布线；以及
与上述第3布线连接的磁阻效应元件。
17、根据权利要求16的磁存储器，其特征是，
上述磁阻效应元件的磁化方向，相对于上述第3布线的延伸方向倾斜45度。
18、根据权利要求16的磁存储器，其特征是，
上述第1开关元件的栅电极是写入和读出用的字线。
19、根据权利要求16的磁存储器，其特征是，
上述第2开关元件的栅电极是写入用的字线。
20、根据权利要求16的磁存储器，其特征是，
还具备连接到上述磁阻效应元件的第3开关元件。
21、根据权利要求20的磁存储器，
上述第3开关元件的栅电极是读出用的字线。
22、根据权利要求16的磁存储器，其特征是，
上述磁阻效应元件接地。
23、根据权利要求16的磁存储器，其特征是，
上述第1和第2开关元件是晶体管或二极管。
24、根据权利要求20的磁存储器，其特征是，
上述第3开关元件是晶体管或二极管。
25、根据权利要求16的磁存储器，其特征是，
将上述第1和第2开关元件接通，在上述第1和第2布线间流动电流，向上述磁阻效应元件写入数据。
26、根据权利要求25的磁存储器，其特征是，
还具备连接到上述磁阻效应元件的第3开关元件，
写入上述数据时，上述第3开关元件变成断开。
27、根据权利要求16的磁存储器，其特征是，
将上述第1开关元件接通，上述第2开关元件断开，从上述第1布线向上述磁阻效应元件流动电流，读出上述磁阻效应元件的数据。
28、根据权利要求27的磁存储器，其特征是，
还具备连接到上述磁阻效应元件的第3开关元件，
读出上述数据时，上述第3开关元件变成接通。
29、根据权利要求1的磁存储器，其特征是，
上述磁阻效应元件是由第1磁性层、第2磁性层和非磁性层的至少三层构成的MTJ元件。
30、根据权利要求29的磁存储器，其特征是，
上述MTJ元件是具有一层上述非磁性层的一重结构造或具有二层上述非磁性层的二重结构造。
31、一种磁存储器的制造方法，包括下列步骤：
形成备有第1半导体层、在该第1半导体层上配置的第1绝缘膜、和在该第1绝缘膜上配置的第2半导体层的SOI衬底；
在上述第2半导体层内有选择地形成元件隔离绝缘膜，该元件隔离绝缘膜具有从上述第2半导体层表面到达上述第1绝缘膜的深度，
在上述第2半导体层上形成开关元件；
形成在第1方向延伸的第1布线；
在上述第1布线上方与上述第1布线分离地，形成与上述开关元件连接的磁阻效应元件，通过在上述第1布线上流过电流而产生的磁场被施加在该磁阻效应元件上；以及
在上述磁阻效应元件上，形成在与上述第1方向不同的第2方向延伸的第2布线，通过在该第2布线上流过电流而产生的磁场被施加在上述磁阻效应元件上。
32、根据权利要求31的磁存储器制造方法，其特征是，
上述开关元件是二极管。
33、根据权利要求32的磁存储器制造方法，其特征是，上述二极管的形成包括下列步骤：
在上述第2半导体层上隔着栅绝缘膜形成栅电极，
在上述栅电极一端的上述第2半导体层内，形成与上述磁极连接的第1导电型的第1扩散层，以及
在上述栅电极另一端的上述第2半导体层内，形成第2导电型的第2扩散层。
34、根据权利要求33的磁存储器制造方法，其特征是，
上述第2扩散层是与上述第1扩散层分离地形成。
35、根据权利要求34的磁存储器制造方法，其特征是，
向上述第1扩散层与上述第2扩散层之间的上述第2扩散层内注入杂质，形成上述第1导电型或上述第2导电型的第3扩散层。
36、根据权利要求35的磁存储器制造方法，其特征是，
上述第3扩散层形成为其杂质浓度比上述第1扩散层或上述第2扩散层还低。
37、根据权利要求33的磁存储器制造方法，其特征是，
上述第1和第2扩散层形成为上述第1和第2扩散层的间隔成为上述栅电极宽度大约相等。
38、根据权利要求33的磁存储器制造方法，其特征是，
上述第1和第2扩散层形成为上述第1和第2扩散层的间隔成为上述栅电极宽度的1/2。
39、根据权利要求31的磁存储器制造方法，其特征是，
形成采用上述SOI衬底的存储单元阵列区和采用块状衬底的外围电路区。
40、根据权利要求39的磁存储器制造方法，其特征是，
在上述存储单元阵列区的衬底上形成掩模层；
用上述掩模层作为掩蔽，向上述外围电路区的上述衬底内进行离子注入；
通过在上述存储单元阵列区的上述衬底内形成上述第1绝缘膜，在上述存储单元阵列区上形成上述SOI衬底，并在上述外围电路区上形成上述块状衬底。
41、根据权利要求39的磁存储器制造方法，其特征是，
在上述存储单元阵列区和上述外围电路区上，形成上述SOI衬底；
通过除去上述外围电路区的上述第1绝缘膜和上述第2半导体层，在上述存储单元阵列区上形成SOI衬底，上述外围电路区上形成上述块状衬底。
42、根据权利要求41的磁存储器制造方法，其特征是，还包括：
在上述SOI衬底和上述块状衬底上形成第2绝缘膜；
除去一部分上述外围电路区的上述第2绝缘膜，露出上述块状衬底的表面；
在上述块状衬底上形成外延生长层；
除去上述第2半导体层上的上述第2绝缘膜，使上述外延生长层的表面与上述第2半导体层的表面高度相等。
43、一种磁存储器的制造方法，包括下列步骤：
形成备有第1半导体层、在该第1半导体层上配置的第1绝缘膜、和在该第1绝缘膜上配置的第2半导体层的SOI衬底；
在上述第2半导体层内有选择地形成元件隔离绝缘膜，该元件隔离绝缘膜具有从上述第2半导体层表面到达上述第1绝缘膜的深度，
在上述SOI衬底上，形成分别具有一端和另一端的第1和第2开关元件；
在上述SOI衬底的上方形成磁阻效应元件；以及
形成第1到第3布线，上述第1布线连接到上述第1开关元件的上述一端，上述第2布线连接到上述第2开关元件的上述一端，上述第3布线连接到上述第1开关元件的上述另一端和上述第2开关元件的上述另一端以及上述磁阻效应元件。
44、根据权利要求43的磁存储器制造方法，其特征是，
形成上述磁阻效应元件和上述第3布线，使上述磁阻效应元件的磁化方向相对于上述第3布线的延伸方向倾斜45度。
45、根据权利要求43的磁存储器制造方法，其特征是，
上述第1和第2开关元件是晶体管或二极管。
46、根据权利要求43的磁存储器制造方法，其特征是，
还具备形成与上述磁阻效应元件连接的第3开关元件。
47、根据权利要求46的磁存储器制造方法，其特征是，
上述第3开关元件是晶体管或二极管。
48、根据权利要求43的磁存储器制造方法，其特征是，
上述磁阻效应元件是由第1磁性层、第2磁性层和非磁性层至少三层构成的MTJ元件。
CNB02156356XA 2001-11-07 2002-11-07 采用soi衬底的磁存储器及其制造方法 Expired - Fee Related CN1252728C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP342289/2001 2001-11-07
JP2001342289 2001-11-07

Publications (2)

Publication Number Publication Date
CN1417803A CN1417803A (zh) 2003-05-14
CN1252728C true CN1252728C (zh) 2006-04-19

Family

ID=19156173

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB02156356XA Expired - Fee Related CN1252728C (zh) 2001-11-07 2002-11-07 采用soi衬底的磁存储器及其制造方法

Country Status (4)

Country Link
US (2) US6946712B2 (zh)
KR (1) KR100615493B1 (zh)
CN (1) CN1252728C (zh)
TW (1) TW567607B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002230965A (ja) * 2001-01-24 2002-08-16 Internatl Business Mach Corp <Ibm> 不揮発性メモリ装置
US6818549B2 (en) * 2003-03-05 2004-11-16 Hewlett-Packard Development Company, L.P. Buried magnetic tunnel-junction memory cell and methods
US6818458B1 (en) * 2003-07-29 2004-11-16 Hitachi Global Storage Technologies Netherlands B.V. Methods involving a low resistance magnetic tunnel junction structure
FR2867300B1 (fr) * 2004-03-05 2006-04-28 Commissariat Energie Atomique Memoire vive magnetoresistive a haute densite de courant
US6946698B1 (en) 2004-04-02 2005-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM device having low-k inter-metal dielectric
US7221584B2 (en) * 2004-08-13 2007-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM cell having shared configuration
US7170775B2 (en) * 2005-01-06 2007-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM cell with reduced write current
KR100697779B1 (ko) * 2005-03-05 2007-03-20 한국과학기술연구원 Ｓｏｉ기판을 이용한 하이브리드형 자성체/반도체 스핀소자및 그 제조방법
US7538389B2 (en) 2005-06-08 2009-05-26 Micron Technology, Inc. Capacitorless DRAM on bulk silicon
JP2007018588A (ja) * 2005-07-06 2007-01-25 Toshiba Corp 半導体記憶装置および半導体記憶装置の駆動方法
US7880160B2 (en) * 2006-05-22 2011-02-01 Qimonda Ag Memory using tunneling field effect transistors
JP2007317824A (ja) * 2006-05-25 2007-12-06 Tdk Corp 磁気抵抗効果素子およびその製造方法、ならびに薄膜磁気ヘッド、ヘッドジンバルアセンブリ、ヘッドアームアセンブリおよび磁気ディスク装置
KR101309111B1 (ko) 2006-07-27 2013-09-17 삼성전자주식회사 폴리실리콘 패턴의 형성방법과 폴리실리콘 패턴을 포함한다층 교차점 저항성 메모리 소자 및 그의 제조방법
US20080112214A1 (en) * 2006-10-30 2008-05-15 Young Sir Chung Electronic assembly having magnetic tunnel junction voltage sensors and method for forming the same
JP4482039B2 (ja) * 2008-01-11 2010-06-16 株式会社東芝 抵抗変化型メモリ
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US20090267042A1 (en) * 2008-04-24 2009-10-29 Happ Thomas D Integrated Circuit and Method of Manufacturing an Integrated Circuit
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
KR101019893B1 (ko) * 2008-12-23 2011-03-04 주식회사 하이닉스반도체 플로팅 바디 효과를 이용한 자기저항 메모리셀, 이를 포함하는 메모리 소자 및 그 동작 방법
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US10510390B2 (en) * 2017-06-07 2019-12-17 International Business Machines Corporation Magnetic exchange coupled MTJ free layer having low switching current and high data retention
US10332576B2 (en) * 2017-06-07 2019-06-25 International Business Machines Corporation Magnetic exchange coupled MTJ free layer with double tunnel barriers having low switching current and high data retention
US10381404B2 (en) 2017-08-07 2019-08-13 Globalfoundries Singapore Pte. Ltd. Integrated circuits with memory cells and methods for producing the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343509A (ja) * 1992-06-05 1993-12-24 Hitachi Ltd 半導体集積回路装置の製造方法
JPH0945074A (ja) 1995-08-01 1997-02-14 Matsushita Electric Ind Co Ltd 磁気抵抗効果を利用したメモリー素子および増幅素子
US5838608A (en) * 1997-06-16 1998-11-17 Motorola, Inc. Multi-layer magnetic random access memory and method for fabricating thereof
JP2000040355A (ja) * 1998-05-19 2000-02-08 Canon Inc 巨大磁気抵抗効果を利用したメモリ
US6097625A (en) * 1998-07-16 2000-08-01 International Business Machines Corporation Magnetic random access memory (MRAM) array with magnetic tunnel junction (MTJ) cells and remote diodes
US6172903B1 (en) * 1998-09-22 2001-01-09 Canon Kabushiki Kaisha Hybrid device, memory apparatus using such hybrid devices and information reading method
US6178074B1 (en) * 1998-11-19 2001-01-23 International Business Machines Corporation Double tunnel junction with magnetoresistance enhancement layer
US6153443A (en) * 1998-12-21 2000-11-28 Motorola, Inc. Method of fabricating a magnetic random access memory
US6587370B2 (en) * 2000-11-01 2003-07-01 Canon Kabushiki Kaisha Magnetic memory and information recording and reproducing method therefor
JP2002314049A (ja) * 2001-04-18 2002-10-25 Nec Corp 磁性メモリ及びその製造方法
KR100399439B1 (ko) * 2001-06-30 2003-09-29 주식회사 하이닉스반도체 마그네틱 램(Ｍａｇｎｅｔｉｃ ＲＡＭ) 셀 및 그의 제조방법
US6518588B1 (en) * 2001-10-17 2003-02-11 International Business Machines Corporation Magnetic random access memory with thermally stable magnetic tunnel junction cells

Also Published As

Publication number Publication date
KR20030038488A (ko) 2003-05-16
KR100615493B1 (ko) 2006-08-25
US20030086313A1 (en) 2003-05-08
TW567607B (en) 2003-12-21
CN1417803A (zh) 2003-05-14
US6946712B2 (en) 2005-09-20
US20060023498A1 (en) 2006-02-02
TW200303084A (en) 2003-08-16

Similar Documents

Publication Publication Date Title
CN1252728C (zh) 采用soi衬底的磁存储器及其制造方法
CN1215464C (zh) 磁记录装置及其制造方法
CN1283006C (zh) 磁存储装置及其制造方法
CN1280829C (zh) 磁存储装置
CN1345091A (zh) 利用隧道磁阻效应的半导体存储器及其制造方法
US7529114B2 (en) Semiconductor memory device
CN1270385C (zh) 具有垂直结构晶体管的磁性随机存取存储器及其制造方法
CN1185711C (zh) 半导体存储装置
JP2014203931A (ja) 磁気メモリ、スピン素子およびスピンｍｏｓトランジスタ
US20060024886A1 (en) MRAM storage device
JP4496242B2 (ja) スピントランジスタ及び磁気メモリ
CN1309086C (zh) 半导体装置及其制造方法
EP1253651A2 (en) Semiconductor memory device using magneto resistive effect element
CN1244154C (zh) 半导体存储装置
US11430498B2 (en) Magnetoresistance effect element, magnetic memory array, magnetic memory device, and write method for magnetoresistance effect element
CN1945740A (zh) 利用磁致电阻效应的相变存储器及其制造和操作方法
CN1649158A (zh) 半导体存储装置及其制造方法
JP2010225783A (ja) 半導体記憶装置
JP2008072086A (ja) キャパシタ付きナノ構造集積回路
CN100350496C (zh) 磁存储装置及其制造方法
JP2003133533A (ja) マグネチックｒａｍ
JP2004266254A (ja) 磁気抵抗性ラム及びその製造方法
CN1967860A (zh) 包括单字线晶体管的磁性存储元件的系统及其制造方法
JP2003209228A (ja) 磁気記憶装置及びその製造方法
JP2009135290A (ja) 半導体メモリ装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060419

Termination date: 20121107