JPH0945074A

JPH0945074A - 磁気抵抗効果を利用したメモリー素子および増幅素子

Info

Publication number: JPH0945074A
Application number: JP7196344A
Authority: JP
Inventors: Yasuhiro Kawawake; 康博川分; Hiroshi Sakakima; 博榊間; Yasusuke Irie; 庸介入江; Masatoshi Kitagawa; 雅俊北川; Mitsuo Satomi; 三男里見
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1995-08-01
Filing date: 1995-08-01
Publication date: 1997-02-14

Abstract

(57)【要約】【目的】新規な構成により、室温・微小動作磁界で大
きな磁気抵抗変化を示す磁気抵抗効果素子を作製可能と
する。これによって、低電流で記録可能でかつ高信頼性
のメモリー素子、および増幅作用の優れた増幅素子の作
製を可能とする。【構成】 Si単結晶基板上に、Al₂O₃またはSiO₂絶縁膜
を介して、Si基板にエピタキシャルに形成された金属人
工格子膜層からなる磁気抵抗効果素子部分および素子部
分の近傍に電気的絶縁膜を介して設けられた導体線から
なる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタル信号を高速に
記録再生可能な不揮発メモリー素子、および増幅素子に
関するものである。

【０００２】

【従来の技術】磁気抵抗素子の応用に関しては、磁気抵
抗センサー（以下MRセンサーという）、磁気抵抗ヘッド
（以下MRヘッドという）等の開発が進められている。磁
気抵抗素子とは、素子に外部より印加される磁界によっ
て素子の電気抵抗が変化するもので、ここでは磁気抵抗
変化率（以下MR比と略す）は、次式で定義する。

【０００３】 MR比(%)=(R（最大値）-R(最小値))/R(最小値)×100 なお、R(最大値）およびR(最小値）は磁界を印加してい
ったときの抵抗の最大値および最小値を表す。従来、磁
気抵抗効果素子の材料としては、磁性体に主にNi_0.8Fe
_0.2のパーマロイやNi_0.8Co_0.2合金膜が用いられている
が、このMR比は2.5%程度であり、より高感度なMRセンサ
ー及びMRヘッドを開発するためには、より大きなMR比を
示す磁気抵抗効果素子が求められる。近年Cr,Ru等の金
属非磁性膜を介して反強磁性的結合をしている[Fe/Cr],
[Co/Ru]人工格子膜が強磁場(1〜10kOe)で巨大磁気抵抗
効果を示すことが発見された（フィジカルレヴユー
レター61 第2472項 (1888年)；同 64 第2304項(1990
年)(Physical Review LetterVol.61, p2472, 1988;同Vo
l.64, p2304, 1990))。しかしながら、これらの人工格
子膜は大きなMR比を得るのに数kOeの磁界を必要とし、
磁気ヘッド、メモリー等の応用には適さない。

【０００４】また金属非磁性薄膜Cuで分離され磁気的結
合をしていない保磁力の異なる磁性薄膜Ni-FeとCoを用
いた[Ni-Fe/Cu/Co/Cu]人工格子膜でも巨大磁気抵抗効果
が発見され、室温印加磁界0.5kOeでMR比が約8%のものが
得られている。（ジャーナルオブフィジカルソサイエテ
ィオブジャパン 59 第3061項 (1991年) (Journal o
f Physical Society of Japan Vol.59, p3061, 199
0))。しかしながら、大きなMR変化を得るのに約100Oeの
磁界を必要とし、かつMR曲線も直線性が悪いため実用的
には使いにくい特性となっている。

【０００５】更にCuを介したRKKY的反強磁性結合をして
いる磁性薄膜Ni-Fe-Co,Coを用いた[Ni-Fe-Co/Cu/Co/C
u],[Ni-Fe-Co/Cu]人工格子膜でも巨大磁気抵抗効果が発
見され、室温印加磁界0.5kOeでMR比が約15%のものが得
られている（電子情報通信学会技術研究報告 MR91-
9）。しかしながらMR変化は零磁界から正にわたってほ
ぼ直線的に変化しMRセンサーには十分実用的な特性を示
すものの、大きなMR変化を得るのに50Oe程度の磁界を必
要とし、少なくとも20Oe以下の動作が要求されるMR磁気
ヘッド、メモリー等に使用するには不十分である。

【０００６】微小印加磁界で動作するものとしては、反
強磁性材料のFe-MnをNi-Fe/Cu/Ni-Feにつけたスピンバ
ルブ型のものが提案されている（ジャーナルオブマ
グネティズムアンドマグネティックマテリアルズ
93 第101項 (1991年)(Journal of Magnetism and Ma
gnetic Materials 93, p101, 1991))。このタイプの場
合、動作磁界は小さく直線性も良いもののMR比は約2%と
小さい上に、Fe-Mn膜の耐食性の問題点やFe-Mn薄膜のネ
ール温度が低いために、素子の特性の温度依存性が大き
い欠点があった。

【０００７】また、最近、巨大磁気抵抗効果を示す磁気
抵抗効果素子を用いたメモリー素子や増幅素子が提案さ
れている（特願平6-149229、平6-176822、平6-190457、
平6-303615）。この磁気抵抗効果素子の代表的なもの
は、図２に示すように、磁化曲線の角型性が良好で、保
磁力Ｈｃが10Oe＜Ｈｃ＜1KOe程度、望ましくは10Oe<Hc<
100Oe程度の一方向に磁化状態を保持することが可能な
硬質磁性膜（軟磁性膜よりは保磁力が大きいという意味
で、実質的には前述の保磁力程度の半硬質磁性膜）６と
弱磁界で容易に磁化反転する軟磁性膜４、磁性膜６と４
の間の磁気的な結合を弱めるべく磁性膜６と４の間に設
けられた非磁性金属膜５、及び上記の[硬質磁性膜６／
非磁性金属膜５／軟磁性膜４]よりなる素子部の近傍に
絶縁膜７を介して設けられた導体線８より主に構成され
る。硬質磁性膜６はその保磁力以上の強い磁界で磁化さ
れると、その磁化曲線の角型性が良ければ、その保磁力
以下の磁界では磁化反転せず、記録された情報を保持す
ることが可能である。一方、軟磁性膜４は非磁性金属膜
５によって上記の硬質磁性膜６との磁気的結合から隔離
され、弱い外部磁界より容易に磁化反転することが可能
である。従って硬質磁性膜６の着磁方向とは逆の弱い磁
界が印加されると軟磁性膜４はその方向に磁化反転し、
硬質磁性膜６とは磁化方向が反平行となる。この時、
[硬質磁性膜６／非磁性金属膜５／軟磁性膜４]より成る
素子部を流れる電子は磁性膜／非磁性金属膜界面におい
て磁気的散乱を受け抵抗が増加する。一方、硬質磁性膜
６の着磁方向にこの弱い磁界を反転すると、硬質磁性膜
６と軟磁性膜４の磁化方向は平行となり、上記の磁気的
散乱が低減し抵抗が減少する。従って最初に硬質磁性膜
５に記録された磁化方向によって、上記の弱磁界で軟磁
性膜の磁化状態を反転した時の[硬質磁性膜６／非磁性
金属膜５／軟磁性膜４]より成る素子部の抵抗変化は＋
（増加）か、−（減少）となり、記録された情報の読み
出しがなされる。

【０００８】また、増幅素子として使用する場合には、
図３に示すように、硬質磁性膜６を一方向に磁化（着
磁）しておき、導体線８に入力電圧に比例した弱電流を
流し弱磁界を発生させ、この磁界方向をほぼ硬質磁性膜
６の容易軸方向として、硬質磁性膜６の磁化反転（もし
くは磁壁移動）は生じずに、軟磁性膜４のみの磁化回転
（もしくは磁壁移動）を生じさせ、[硬質磁性膜６／非
磁性金属膜５／軟磁性膜４]よりなる素子部の抵抗が硬
質磁性膜６と軟磁性膜４の磁化方向のなす角度に応じて
変化することより、増幅された出力を取り出すものであ
る。

【０００９】このメモリー素子及び増幅素子では図２、
３に示すように、情報記録時、もしくは一方向に着磁時
には導体線８に電流を流し、これにより発生する磁界に
より硬質磁性膜６の磁化を反転し、情報読み出し時、も
しくは増幅時には、硬質磁性膜６は磁化反転せず、軟磁
性膜４のみが一方向に磁化反転、もしくは磁化回転する
弱磁界が発生するように導体線８に微弱電流を流し、こ
の電流磁界によって生じる[硬質磁性膜６／非磁性金属
膜５／軟磁性膜４]よりなる素子部の抵抗変化より硬質
磁性膜６に記録された情報の読み出しや増幅を行う。

【００１０】

【発明が解決しようとする課題】本発明は微小動作磁界
において比較的大きなMR比を示す新規な構成の高感度磁
気抵抗効果素子、磁気抵抗ヘッドを可能とするものであ
る。また、角形性の良い磁気抵抗素子を提供することに
より、信頼性の高いメモリー素子および増幅素子を実現
する。

【００１１】

【課題を解決するための手段】前記目的を達成するた
め、本発明のメモリー素子および増幅素子は、Si単結晶
基板上に、Al₂O₃またはSiO₂絶縁膜を介して、Si基板に
エピタキシャルに形成された金属人工格子膜層からなる
磁気抵抗素子部分および素子部分の近傍に電気的絶縁膜
を介して設けられた導体線からなる。

【００１２】Si基板としては、(100)方位のものを用い
るのが望ましい。Al₂O₃またはSiO₂絶縁膜の膜厚として
は100nm以上1μm以下であることが望ましい。100nm以下
では絶縁性が不十分であるし、1μm以上では生産性が悪
くなる。

【００１３】磁気抵抗効果素子部は、CoまたはCoFeを主
成分とする硬質磁性層と、NiFeまたはNiFeCoを主成分と
する軟磁性層を、膜厚2〜10nmのCuを主成分とする非磁
性中間層を介して、(100)面が膜面に垂直方向にエピタ
キシャルに積層されているのがよい。検知すべき磁界方
向が概略Cu膜の[011]方向となるように構成されている
ものが望ましい。軟磁性膜としては、NiFeまたはNiFeCo
を主成分とするものが望ましく、原子組成比としては、
Ni_xCo_yFe_z(0.6≦x≦0.9, 0≦y≦0.4, 0≦z≦0.3)のNi-r
ichの軟磁性膜、もしくはNi_x'Co_y'Fe_z'(0≦x'≦0.4, 0.
2≦y'≦0.95, 0≦z'≦0.5)のCo-rich膜を用いるのが望
ましい。これらの組成の膜はセンサーやMRヘッド用とし
て要求される低磁歪（1×10^-5の程度かそれ以下）特性
を有する。

【００１４】硬質磁性層としてはCoを主成分とする膜が
優れている。またCoFe膜はCo膜に比べて、保磁力が小さ
く、より小さい磁界で磁化反転するので、メモリー素子
として用いた場合、より低い電流で書き込みできること
になる。Co_1-xFe_x膜の原子組成比としては、x=0.1付近
が最も適しており、0≦x≦0.5の範囲がよい。

【００１５】非磁性中間層としては、Cu層が優れている
が、Cu層の中間に0.1nm以上0.4nm以下の厚みでAg,Au層
を挿入した構成としたものも良い。

【００１６】また前記構成においては、Al₂O₃上またはS
iO₂上の適当な下地層上に、軟磁性層から形成した構成
としても、硬質磁性層から形成した構成としても良い。

【００１７】積層構成としては、硬質磁性膜/非磁性中
間層/軟磁性層の単純な構成でも良いが、軟磁性層/非磁
性中間層/硬質磁性膜/非磁性中間層/軟磁性層としたも
のや更に[軟磁性層/非磁性中間層/硬質磁性膜/非磁性中
間層]を１周期として１〜１０回程度繰り返したものも
良い。積層回数が増えるとMR比が大きくなるが、シート
抵抗が低下するので素子全体のバランスを考えて積層回
数を決定する必要がある。

【００１８】次に本発明の別の構成のメモリー素子およ
び増幅素子においては、SOI基板上にエピタキシャルに
形成された金属人工格子膜層からなる磁気抵抗素子部分
および素子部分の近傍に電気的絶縁膜を介して設けられ
た導体線からなることを特徴とする。

【００１９】SOI基板とは、Silicon on Insulatorの略
であり、絶縁膜上に形成されたSi単結晶膜からなる基板
のことである。SOI基板の例としては、サファイア基板
上にエピタキシャルに形成されたSi膜からなるSOS膜(Si
licon on sapphire)、Si基板にAl2O3をエピタキシャル
成長させた上に更にSiをエピタキシャル成長させたもの
や、Si基板にOイオンをイオン注入してSi/SiO2/Siの構
造をつくったもの等種種あるが、本発明ではそのいずれ
のものも利用できる。

【００２０】SOI基板としては、Si(100)方位のものを用
いるのが望ましい。Al₂O₃またはSiO₂絶縁膜の膜厚とし
ては100nm以上1μm以下であることが望ましい。100nm以
下では絶縁性が不十分であるし、1μm以上では生産性が
悪くなる。

【００２１】磁気抵抗効果素子部は、CoまたはCoFeを主
成分とする硬質磁性層と、NiFeまたはNiFeCoを主成分と
する軟磁性層を、膜厚2〜10nmのCuを主成分とする非磁
性中間層を介して、(100)面が膜面に垂直方向にエピタ
キシャルに積層されているのがよい。検知すべき磁界方
向が概略Cu膜の[011]方向となるように構成されている
ものが望ましい。

【００２２】軟磁性膜としては、NiFeまたはNiFeCoを主
成分とするものが望ましく、原子組成比としては、Ni_xC
o_yFe_z(0.6≦x≦0.9, 0≦y≦0.4, 0≦z≦0.3)のNi-rich
の軟磁性膜、もしくはNi_x'Co_y'Fe_z'(0≦x'≦0.4, 0.2≦
y'≦0.95, 0≦z'≦0.5)のCo-rich膜を用いるのが望まし
い。これらの組成の膜はセンサーやMRヘッド用として要
求される低磁歪（1×10^-5の程度かそれ以下）特性を有
する。

【００２３】また、硬質磁性層としてはCoを主成分とす
る膜が優れている。またCoFe膜はCo膜に比べて、保磁力
が小さく、より小さい磁界で磁化反転するので、メモリ
ー素子として用いた場合、より低い電流で書き込みでき
ることになる。Co_1-xFe_x膜の原子組成比としては、x=0.
1付近が最も適しており、0≦x≦0.5の範囲がよい。

【００２４】非磁性中間層としては、Cu層が優れている
が、Cu層の中間に0.1nm以上0.4nm以下の厚みでAg,Au層
を挿入した構成としたものも良い。

【００２５】また前記構成においては、SiO₂上またはSi
O₂上の適当な下地層上に、軟磁性層から形成した構成と
しても、硬質磁性層から形成した構成としても良い。

【００２６】積層構成としては、硬質磁性膜/非磁性中
間層/軟磁性層の単純な構成でも良いが、軟磁性層/非磁
性中間層/硬質磁性膜/非磁性中間層/軟磁性層としたも
のや更に[軟磁性層/非磁性中間層/硬質磁性膜/非磁性中
間層]を１周期として１〜１０回程度繰り返したものも
良い。積層回数が増えるとMR比が大きくなるが、シート
抵抗が低下するので素子全体のバランスを考えて積層回
数を決定する必要がある。

【００２７】また前記構成においては、SOI基板上に、C
uを主成分とする下地層を介して金属人工格子膜層が形
成されていることが好ましい。この時Cu下地層の膜厚と
しては、少なくとも1nm以上、厚くても50nm以下望まし
くは10nm以下とするべきである。Cu層が1nm以下ではそ
の上に形成する磁性層がエピタキシャルに形成されな
い。またCu層の膜厚が50nm以上の場合には下地層の抵抗
が小さくなりすぎて、素子の抵抗が低下する可能性があ
る。

【００２８】

【作用】前記本発明の構成によれば、基板にエピタキシ
ャルに結晶が成長しているために、島状成長など不均一
な薄膜成長が起こりにくい。人工格子の磁気抵抗効果に
おいては、磁性層と非磁性層の界面の寄与が大きいとさ
れているが、エピタキシャル膜は均一な結晶成長のため
に平坦な界面が実現され、大きな磁気抵抗効果が得られ
る。また結晶面の(100)面が基板面に平行な[NiFe/Cu]、
[Co/Cu]エピタキシャル膜は、(111)膜に比べて磁性相関
の結合が弱く、低磁場で磁化反転を起こすためには(10
0)方位が適している。(100)エピタキシャル膜をMR素子
として利用する場合、磁界を概略Cu層の膜面内[011]方
向に印加する必要がある。(100)エピタキシャル膜は、
膜面内[011]方向にCoやCoFe層の磁化容易軸があるた
め、磁化曲線の角形が良くなり、その方向に磁界を印加
して測定した場合、硬質磁性膜と、軟磁性膜の磁化の反
平行状態が実現され、MR値も大きくなる。

【００２９】磁気抵抗効果素子（金属人工格子膜）を用
いて、メモリー素子や増幅素子を作製するためには、絶
縁膜上に磁気抵抗効果素子を作製する必要がある。この
ための絶縁層としては、SiO₂やAl₂O₃が有効である。絶
縁層上にエピタキシャルに金属人工格子膜を作成する方
法は種種あるがそのひとつはSOI基板を用いる方法であ
る。Si(100)表面をフッ酸で処理して表面の酸化膜を取
り除くと、Cuを室温でエピタキシャルに成長させること
が可能である。この方法は、Si基板をあらかじめ真空中
で高温に加熱したりする必要がないので優れている。下
地のCu層の膜厚としては、1〜50nm程度が適当である。1
nm以下ではCu上にエピタキシャルに素子を作製するのが
困難であり、50 nm以上ではCu層が抵抗が低いためにMR
比が低下してしまう。

【００３０】本発明の磁気抵抗効果素子の製造方法とし
ては、スパッタリング法、真空蒸着法等の薄膜製造方法
が優れている。特に真空蒸着法を用いた場合には、通常
ガラス基板上に薄膜を製造すると、結晶粒が島状に成長
しやすく、平滑な界面が形成されにくい。そこで本発明
の製造方法を用いれば、単結晶基板上にエピタキシャル
に薄膜を形成するので、平滑な磁性層/非磁性層の界面
を形成でき、大きなMR比を実現することができる。

【００３１】また、本発明の磁気抵抗効果素子の非磁性
層としては、Cu層が適している。Cu層の膜厚が薄いと磁
性層間の相互作用が大きくなり、磁気抵抗効果素子の動
作磁界が増大するので、少なくとも2nm以上、望ましく
は5nm以上必要である。またCu層の膜厚が10nm以上にな
ると電子の平均自由行程を考慮すると、磁気抵抗比が低
下するので、それ以下とする必要がある。Cu層中にAg
層、Au層を0.1〜0.4nm挿入すると、MR値はほとんど変化
せずに動作磁界が低下する。この原因としては、磁性相
関の相互作用は非磁性層の伝導電子を介して行われる
が、Cu層中に別の原子層を導入することにより、Cu層の
波動関数が乱され、磁性相関の相互作用が低下し、磁性
層がそれぞれ独立に回転しやすくなるためと考えられ
る。挿入する磁性層としては、Ag層でもAu層でもよい
が、望ましくはAg層がよい。膜厚としては、少なくとも
0.1nm以上あれば効果があるが、効果が大きいのは0.2nm
以上である。また0.4nm以下の膜厚であればMR値の低下
はほとんどないが、それ以上ではエピタキシャルの配向
性が大きく乱れ、MR値は低下し、磁性膜の結晶異方性も
低下する。

【００３２】また本発明の磁性層の膜厚としては、1〜1
5nmとするのがよい。特に軟磁性層は膜厚が薄いと軟磁
気特性が劣化するので少なくとも1nm以上望ましくは3nm
以上の膜厚とするのがよい。また電子の平均自由行程を
考慮すると、[硬質磁性層/非磁性層/軟磁性層]を非磁性
層を介して２層以上積層する場合には各磁性層の膜厚は
10nm以下とすることが望ましい。

【００３３】また本発明のメモリー素子はSiO₂またはAl
₂O₃上に素子を形成するため、基板の絶縁性が優れてお
り、素子を高密度に集積できる。

【００３４】本発明の磁気抵抗効果素子は角形が優れて
いるために、メモリー素子や増幅素子の応用に適してい
る。図４に本発明の磁気抵抗効果素子のMR曲線の一例を
示す。高抵抗の状態と低抵抗の状態が小さな磁界で角形
性よく切り替わっていることがわかる。従ってこのよう
な膜をメモリー素子として用いると、信頼性の高い記録
および読み出しが可能である。また増幅素子として用い
た場合には安定した出力を得ることができる。また本発
明のメモリー素子は膜厚を変化させたり、CoFe膜の組成
を変化させることにより、硬質磁性層6の保磁力をある
程度自由に変化させることができる。従って、導体線8
の書き込み能力に応じて適当な大きさの保磁力の硬質磁
性膜を作製することができる。

【００３５】絶縁層７としては[硬質磁性膜６／非磁性
金属膜５／軟磁性膜４]よりなる素子部を磁化する導体
線が近くなるようできるだけ薄いほうが望ましい。導体
線が近ければ近いほど同じ電流で大きな磁界を発生する
事が可能となり、また少ない電流で素子部を磁化する事
ができる。しかし、発熱による特性劣化や絶縁性の問題
より膜厚は最低5nm以上必要で、硬質磁性材料5を磁化さ
せる（情報を書き込む）ための磁化を発生できる磁界範
囲から１μm以下が望ましい。絶縁材料としては加工
性、平坦性などからＳｉＯ₂が特に良いが、絶縁性が取
れるものであればどんな材料でもかまわない。

【００３６】導体線８はそのメモリー素子として使用す
る場合は、図２に示したように交差しないものでも良い
し、マトリックス的にメモリー素子を配置する場合には
素子上で直交するタイプのものでも良い。

【００３７】

【実施例】以下具体的な実施例により本発明の効果の説
明を行う。

【００３８】（実施例１）図１(a)に示すように、基板
としてSi(100)単結晶を用い、まず絶縁層として、LP(Lo
w pressure)-CVD法を用いて、Al₂O₃(100)膜をエピタキ
シャルに約100nm形成した。Al₂O₃ 膜の成長には、Alソ
ースとしてTMA(Al₂(CH₃)₃)を用い、Oソースとしては、N
₂Oガスを用いた。成長時の基板温度は1000℃に加熱し、
成長圧力は25Torr、成長速度は10nm/minとした。この
後、超高真空蒸着装置を用いて磁気抵抗効果素子を作製
した。超高真空蒸着装置中、約2×10^-9Torrの真空中で
以下の構成の積層膜を形成した。 A:Si(100)/Al₂O₃(100nm)/NiFe(10nm)/Cu(5nm)/Co(10nm) このとき、蒸発源としてはCuはクヌーセンセルを用い、
Co,NiFeは電子ビーム蒸発源を用いた。クヌーセンセル
は高融点の物質を蒸発させるのは困難であるが、安定し
た蒸発速度で蒸着する事ができ高品位の薄膜を得るのに
適している。したがってCuや後で述べるAgはクヌーセン
セルを利用することが望ましい。NiFeはあらかじめ作製
したNi_0.8Fe_0.2(組成は原子数比）合金の蒸発源を用い
た。膜がエピタキシャルに成長しているかどうかは製膜
中RHEED（反射高速電子線回折）を用いてモニターし
た。その結果、膜面垂直方向ではSi(100)//Al₂O₃(100)/
/NiFe(100)//Cu(100)//Co(100)の関係でエピタキシャル
に成長していた。磁気抵抗効果は室温で最大40kA/m(500
Oe)の印加磁界で４端子法を用いて測定した。この際、
磁界は基板面内でCu膜の膜面内[001]および[011]方向の
２方向に磁界を印加して測定した。その結果を図４に示
す。図で横軸は外部より印加した磁界であり、縦軸はMR
比を表している。また図で実線は磁界をCu膜の[011]方
向に印加して測定した結果であり、点線は[001]方向に
印加して測定した結果である。図４で[011]方向に磁界
を印加した場合、MR比が大きくかつ、急峻に抵抗が変化
していることがわかる。

【００３９】またこれらの膜上にスパッタ法でSiO₂絶縁
膜および導体線用のAu/Cr膜を続けて製膜し、メモリー
素子を作製した。このメモリー素子の動作を確認すべ
く、図２（ａ）に示すように導体線8に強電流を流して
硬質磁性膜６を一方向に磁化し、次に同図（ｂ）に示す
ように導体線に弱電流を流して軟磁性膜４を一方向に揃
えた後、同図（ｃ）に示すように導体線８の弱電流を反
転してその時の磁気抵抗効果素子部の抵抗変化を測定し
たところ、同図（ｄ）に示す様に硬質磁性膜６に記録さ
れた磁化方向によってこの抵抗（電圧）変化が＋（増
加）か、−（減少）かに明確に変化する事を確認した。

【００４０】さらに同じ素子を増幅素子として動作を確
認する実験を行った。図３（ａ）に示すように導体線８
に強電流を流して半硬質磁性膜６を一方向に磁化し、次
に同図（ｂ）に示すように導体線８に入力交流電圧を印
加しておき、この導体部の抵抗変化による出力電圧変化
を測定したところ、同図（ｃ）に示すように入力電圧が
増幅されることを確認した。

【００４１】以上はSi/Al₂O₃上に素子を作製した場合に
ついて説明したが、Si/SiO₂上に磁気抵抗効果素子を作
製した場合もSiにエピタキシャルに素子（人工格子膜）
が成長する場合には本発明は有効である。また本実施例
では、絶縁層上に直接磁気抵抗効果素子を作製している
が、絶縁層上にPt,Cu,Cr,Co等のバッファー層を介し
て、磁気抵抗効果素子がエピタキシャル成長する場合に
も本発明は有効である。

【００４２】（実施例２）基板として図１(b)に示すよ
うなSOI基板を用いて、メモリー素子を形成した。SOI基
板はイオン注入法により、Si(100)基板に表面から酸素
イオンを注入し、図1(b)のようにSi基板1/SiO₂層2/Si層
3の構造を形成した。この際SiO₂の膜厚は約100nm、Si層
3の膜厚は約100nmとした。SiO₂の膜厚は生産性からいっ
て薄い方がよいが、絶縁性を確保するためにある程度の
膜厚は必要である。このためSiO₂層の膜厚は100nm以上1
μm以下とするのがよい。Si層３は単結晶でSi層１とエ
ピタキシャルな方位関係となっていればよく、膜厚は薄
くても良いが、Si層３の品質を維持するためには最低で
も10nm程度の膜厚は必要である。また厚すぎると素子を
形成したときにSi層３に電流が流れるので、なるべく1
μm以下とするべきである。またSi基板１およびSi層３
としては、p型でもn型でも良いが、Si層３の比抵抗はな
るべく高い方がよく、10Ω・cm以上であるのが望まし
い。

【００４３】次に試料を超高真空蒸着装置内にいれて、
Si1/SiO₂2/Si3の構造の上にCu下地層１１を形成した
後、人工格子膜を形成した。Cuバッファー層および人工
格子膜の形成方法は、ほぼ実施例１と同様である。Cuバ
ッファー層の膜厚としてはエピタキシャル成長をさせる
ために最低でも1nm以上望ましくは5nm以上の膜厚が必要
である。また厚すぎると、磁気抵抗効果素子の抵抗が低
くなるため、100nm以下とするべきである。バッファー
層上に更に次の構成の人工格子膜層を形成した。 B:Si/SiO₂/Si/Cu(5nm)/NiFeCo(10nm)/Cu(5nnm)/Co(10n
m) NiFeCoの蒸発源としては、Ni_0.8Fe_0.1Co_0.1の合金蒸発
源を用いた。RHEEDで観察した結果、膜面垂直方向ではS
i(100)//Cu(100)//Co(100)//NiFe(100)、膜面内では、S
i[001]//Cu[011]//Co[011]//NiFe[011]の関係でエピタ
キシャルに成長していた。この膜のMR曲線は実施例１と
ほぼ同様であり、SiO₂絶縁膜７および導体線Au/Cr膜８
を更に形成した結果、実施例１と同様にメモリー素子、
増幅素子としての動作を確認できた。

【００４４】（実施例３）実施例２と同様の方法で、SO
I基板上にエピタキシャルに、 C:Si(100)/SiO₂/Si/Cu(50nm)/[Co(3nm)/Cu(6nm)/NiFe(3
nm)/Cu(6nm)]x10 膜を作製した。作製後、X線回折で確認したところ、Cu
の(200)の鋭い回折ピークは見られたが、(111)および(2
20)に相当するピークは見られなかった。比較のため、
ガラス基板上にCr下地を5nm形成した後、同じ構成の磁
気抵抗効果素子(C')を形成した。 C':glass/Cr(5nm)/[Co(3nm)/Cu(6nm)/NiFe(3nm)/Cu(6n
m)]x10 磁気抵抗効果は室温で最大40kA/m(500Oe)の印加磁界で
４端子法を用いて測定した。この際、磁界は基板表面で
Cu膜の膜面内[001]および[011]方向の２方向に磁界を印
加して測定した。その結果を図５(a)に示す。図で横軸
は外部より印加した磁界であり、縦軸はMR比を表してい
る。また図で実線は磁界をCu膜の[011]方向に印加して
測定した結果であり、点線は[001]方向に印加して測定
した結果である。図５(a)で[011]方向に磁界を印加した
場合、MR比が大きくかつ、急峻に抵抗が変化しているこ
とがわかる。またこれをガラス基板上に作製した膜のMR
曲線(b)と比較すると、抵抗変化の直線性がよく、かつ
原点付近で急峻に変化していることがわかる。図５
（ｂ）の場合は基板のどちらの方向に磁界を印加しても
磁界の方向による依存性はほとんどみられなかった。な
お図５(a)の場合、下地のCu層の膜厚が厚いためにMR比
が小さくなっているが、下地層を薄くすることにより、
MR比を大きくすることができる。実際、下地Cu層の膜厚
を5nmとして実施例Aと同様にして素子を作製すると、結
晶性は多少低下するが、MR比は約10%でMR曲線の形はほ
ぼ図５(a)と同様の素子を得ることができた。

【００４５】（実施例４）実施例２と同様の方法でSOI
基板上に、 D:Si(100)/SiO₂/Si/Cu(50nm)/[Co(3nm)/Cu(2.5-x/2nm)/
Ag(xnm)/Cu(2.5-x/2nm)/NiFe(3nm)/Cu(2.5-x/2nm)/Ag(x
nm)/Cu(2.5-x/2nm)]x10 膜を作製した。このときAgはCuと同様にクヌーセンセル
を用いて蒸着した。クヌーセンセルはこのように薄い膜
を精度よく作製するのに適している。この膜において、
x=0, 0.1, 0.2, 0.4とした場合のMR曲線を図６に示す。
Agの膜厚が0.1,0.2nmのものは、[011]方位で測定する
と、MR曲線が原点近傍で急速に立ち上がっていることが
わかる。Ag厚0.4nm以上では結晶性が乱されMR比が低下
するとともに、方向性がなくなる。(b)の膜でCu下地を5
nmとすることにより、最大のMR曲線の傾きΔMR/ΔH=1.3
%/Oeを得た。

【００４６】（実施例５）実施例２と同様の方法でSOI
基板上に、 E:Si(100)/SiO₂/Si/NiFe(10nm)/Cu(5nm)/Co(5nm)/Cu(5n
m)/NiFe(10nm) F:Si(100)/SiO₂/Si/NiFe(10nm)/Co(1nm)/Cu(5nm)/Co(5n
m)/Cu(5nm)/Co(1nm)/NiFe(10nm) G:Si(100)/SiO₂/Si/NiFe(10nm)/CoFe(1nm)/Cu(5nm)/CoF
e(5nm)/Cu(5nm)/CoFe(1nm)/NiFe(10nm) H:Si(100)/SiO₂/Si/NiFe(10nm)/CoFe(1nm)/Cu(5nm)/CoF
e(3nm)/NiFe(4nm)/CoFe(3nm)/Cu(5nm)/CoFe(1nm)/NiFe
(10nm) の4種類の試料を作製した。CoFeの蒸発源としてはCo_0.9
Fe_0.1合金を用いた。これらの試料に約40kA/mの磁界をC
u層の[011]方向に印可して磁気抵抗曲線を調べた。その
結果を表１に示す。

【００４７】

【表１】

【００４８】試料BのMR比が約4.3%程度であったものが
試料Eでは6%程度に増加した。これは試料Eが試料Bに比
べて積層回数が多く、界面で伝導電子が散乱される確率
が増え、MR比が増加したと考えられる。またNiFe/Cu層
の界面にCo層を挿入することにより、MR比が増加する。
このCo層の膜厚は0.2〜1nmとするのが適当である。0.2n
m以下では効果が薄く、1nm以上ではNiFe層（軟磁性層）
のソフト性が乱されて、磁化の反平行状態ができにくく
なり、MR比が低下する。試料EのNiFe/Cu界面にCo層を1n
m挿入した試料FはMR比が約7%と試料Eに比べてMR比が1%
増加した。またCo層の代わりにCoFe層を界面に導入した
場合にもほぼ同様の効果が得られる。

【００４９】また硬質磁性層をCoFe合金と置換すること
により、硬質磁性層にCo層を用いた場合よりソフトな層
にすることができ、メモリー素子として用いた場合、書
き込みが容易となる。メモリー素子において、図２(a)
に示すように書き込み時に必要な磁界、増幅素子におい
て図３(a)に示すような初期化に必要な磁界は、図４の
ようなMR曲線においては、図のHsで示した磁界で表せ
る。この磁界の大きさは、試料B,E,Fでは3〜4kA/mであ
るのに対して、CoFe合金を用いることにより、試料Gで
は約1.9kA/mまで低下した。また試料Hでは硬質磁性層の
構造をCoFe/NiFe/CoFeの構造とすることにより、Hsは1.
3kA/mまで低下した。またこの例では硬質磁性層をCoFe/
NiFe/CoFeの構造としたが、Co/NiFe/Coとしてもほぼ同
様の効果が得られる。

【００５０】以上本実施例の磁気抵抗効果素子は、MR比
が大きくHsが小さいので、メモリ素子として用いると、
書き込みの磁界が小さく、増幅素子として用いると、初
期化に必要な磁界が小さくてすむ。

【００５１】（実施例６）実施例１で示したメモリーセ
ル（試料A）を、図７(a)に示すようなマトリックスに構
成した。図７(a)で、8a〜cはワードラインであり、図１
では導体線８に相当する。12a〜cはセンスラインであ
り、斜線で示された磁気抵抗効果素子自体に電流を流す
もので、抵抗の変化を示すことはもちろん、それ自体の
電流が自己バイアス効果で、素子に磁界を印可すること
ができる（特許願7-106270）。結局素子に加わる磁界
は、ワードラインより発生する磁界と、センスラインよ
り発生する磁界の合成したものになる。図７(b)は(a)の
斜線部のメモリーセル部を拡大したものである。図７で
示すマトリックスの12a8a,12a8b,12a8cの３番地を用い
て（12a8aとはセンスライン12aと、ワードライン8aの交
点の番地のセルを表す）、３ビットのデジタル記録再生
性実験を行った。まず、センスライン12aに30mA,ワード
ライン8aに100mAの電流を流して、"1"を記録した。次
に、センスライン12aに-30mA,ワードライン8bに-100mA
の電流を流して、"0"を記録した。最後に、センスライ
ン12aに30mA,ワードライン8cに100mAの電流を流して、"
1"を記録した。以上のように101の３ビット記録した
後、再生するために、センスライン12aに30mAの電流を
流し、ワードライン8aに+50mAの電流を-50mAに反転して
流し、センスラインの両端に出てくる電圧変化を測定す
ると、図２(d)の左側に示すように"1"の状態を示した。
同様にして、センスライン12aに30mAの電流を流し、ワ
ードライン8b,cに+50mAの電流を-50mAに反転して流し、
センスラインの両端に出てくる電圧変化を測定すると、
図２(d)の右側、左側に示すように"1"、"0"の状態をそ
れぞれ示した。以上のようにして3ビットのデジタル信
号の記録再生が確認された。このようなマトリックスを
更に大きくして、多ビットの記録再生が可能なのは明ら
かである。

【００５２】以上は自己バイアス効果を利用してセンス
ラインとワードラインを用いて書き込んだが、センスラ
インとは別にセンスラインと平行して絶縁層を介した導
体線とワードラインにより書き込むことも可能である。

【００５３】また、以上はSi基板上にAl₂O₃絶縁層を介
して素子を作製した場合であるが、SiO₂絶縁層を用いた
場合にも本発明は有効である。

【００５４】一方比較のために、Si基板上に絶縁層を介
さないで直接金属格子膜を作製した素子、Si(100)/Cu(5
nm)/NiFe(10nm)/Cu(5nm)/Co(10nm)を用いて、図７に示
す素子を作製した。この素子の動作を確認したところ、
絶縁膜上に作製した実施例６と異なり、記録再生ができ
なかった。この原因はSi基板が半導体であるため、電流
が漏れるためと考えられる。

【００５５】

【発明の効果】本発明のメモリー素子の磁気抵抗効果素
子は、低磁場で大きな磁気抵抗変化を示すため、書き込
みが容易で信頼性の高いメモリーが実現できる。また、
高出力高信頼性の増幅素子が作製できる。

【図面の簡単な説明】

【図１】(a)Si/絶縁層上に作製したメモリー素子の構成
図 (b)SOI構造上に作製したメモリー素子の構成図

【図２】本発明のメモリー素子の動作説明図

【図３】本発明の増幅素子の動作説明図

【図４】本発明のSi/Al₂O₃/NiFe(10nm)/Cu(5nm)/Co(10n
m)のMR曲線を示す図

【図５】(a)実施例のMR曲線を示す図 (b)比較例のMR曲線を示す図

【図６】(a)x=0の実施例のMR曲線を示す図 (b)x=0.1の実施例のMR曲線を示す図 (c)x=0.2の実施例のMR曲線を示す図 (d)x=0.4の実施例のMR曲線を示す図

【図７】(a)マトリックス上に配置したメモリー素子の
全体を示す構成図 (b)同素子の各メモリーセルの構成図

【符号の説明】

1 Si基板 2 絶縁層 3 Si層 4 軟磁性層 5 非磁性層 6 硬質磁性層 7 絶縁層 8 導体線 9 SOI基板 10 人工格子層 11 Cuバッファー層 8a,8b,8c ワードライン 12,12a,12b,12c センスライン

───────────────────────────────────────────────────── フロントページの続き (72)発明者北川雅俊大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者里見三男大阪府門真市大字門真1006番地松下電器産業株式会社内

Claims

【特許請求の範囲】

【請求項１】Si単結晶基板上に、Al₂O₃またはSiO₂絶縁
膜を介して、Si基板にエピタキシャルに形成された金属
人工格子膜層からなる磁気抵抗素子部分、および素子部
分に磁界を加えるために、素子部分の近傍に電気的絶縁
膜を介して設けられた導体線からなるメモリー素子。
【請求項２】Si基板が(100)方位のものであることを特
徴とする請求項１に記載のメモリー素子。
【請求項３】絶縁膜の膜厚が100nm以上1μm以下である
ことを特徴とする請求項１または２記載のメモリー素
子。
【請求項４】金属人工格子膜層が、CoまたはCoFeを主成
分とする硬質磁性層と、NiFeまたはNiFeCoを主成分とす
る軟磁性層を、膜厚2〜10nmのCuを主成分とする非磁性
中間層を介して積層された構成となっていることを特徴
とする請求項１、２または３記載のメモリー素子。
【請求項５】SOI基板上にエピタキシャルに形成された
金属人工格子膜層からなる磁気抵抗素子部分、および素
子部分に磁界を加えるために、素子部分の近傍に電気的
絶縁膜を介して設けられた導体線からなるメモリー素
子。
【請求項６】SOI基板のSiが(100)方位のものであること
を特徴とする請求項５記載のメモリー素子。
【請求項７】金属人工格子膜層がSOI基板との間にCuを
主成分とするバッファー層を介して形成されていること
を特徴とする請求項５または６記載のメモリー素子。
【請求項８】SOI基板の絶縁膜の膜厚が100nm以上1μm以
下であることを特徴とする、請求項５、６または７記載
のメモリー素子。
【請求項９】金属人工格子膜層が、CoまたはCoFeを主成
分とする硬質磁性層と、NiFeまたはNiFeCoを主成分とす
る軟磁性層を、膜厚2〜10nmのCuを主成分とする非磁性
中間層を介して積層された構成となっていることを特徴
とする請求項５〜８のいずれかに記載のメモリー素子。
【請求項１０】Si単結晶基板上に、Al₂O₃またはSiO₂絶
縁膜を介して、Si基板にエピタキシャルに形成された金
属人工格子膜層からなる磁気抵抗素子部分、および素子
部分に磁界を加えるために、素子部分の近傍に電気的絶
縁膜を介して設けられた導体線からなる増幅素子。
【請求項１１】Si基板が(100)方位のものであることを
特徴とする請求項１０に記載の増幅素子。
【請求項１２】絶縁膜の膜厚が100nm以上1μm以下であ
ることを特徴とする請求項１０または１１記載の増幅素
子。
【請求項１３】金属人工格子膜層が、CoまたはCoFeを主
成分とする硬質磁性層と、NiFeまたはNiFeCoを主成分と
する軟磁性層を、膜厚2〜10nmのCuを主成分とする非磁
性中間層を介して積層された構成となっていることを特
徴とする請求項１０、１１または１２記載の増幅素子。
【請求項１４】SOI基板上にエピタキシャルに形成され
た金属人工格子膜層からなる磁気抵抗素子部分、および
素子部分に磁界を加えるために、素子部分の近傍に電気
的絶縁膜を介して設けられた導体線からなる増幅素子。
【請求項１５】SOI基板のSiが(100)方位のものであるこ
とを特徴とする請求項１４記載の増幅素子。
【請求項１６】金属人工格子膜層がSOI基板との間にCu
を主成分とするバッファー層を介して形成されているこ
とを特徴とする請求項１４または１５に記載の増幅素
子。
【請求項１７】SOI基板の絶縁膜の膜厚が100nm以上1μm
以下であることを特徴とする、請求項１４、１５または
１６記載の増幅素子。
【請求項１８】金属人工格子膜層が、CoまたはCoFeを主
成分とする硬質磁性層と、NiFeまたはNiFeCoを主成分と
する軟磁性層を、膜厚2〜10nmのCuを主成分とする非磁
性中間層を介して積層された構成となっていることを特
徴とする請求項１４〜１７のいずれかに記載の増幅素
子。