JP2005505888A - ワード線とビット線との交差点に磁気抵抗記憶セルが配置された、半導体記憶装置 - Google Patents

ワード線とビット線との交差点に磁気抵抗記憶セルが配置された、半導体記憶装置 Download PDF

Info

Publication number
JP2005505888A
JP2005505888A JP2003537076A JP2003537076A JP2005505888A JP 2005505888 A JP2005505888 A JP 2005505888A JP 2003537076 A JP2003537076 A JP 2003537076A JP 2003537076 A JP2003537076 A JP 2003537076A JP 2005505888 A JP2005505888 A JP 2005505888A
Authority
JP
Japan
Prior art keywords
semiconductor memory
voltage
memory device
word line
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003537076A
Other languages
English (en)
Other versions
JP3964392B2 (ja
Inventor
シュヴァルツル,ジークフリート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2005505888A publication Critical patent/JP2005505888A/ja
Application granted granted Critical
Publication of JP3964392B2 publication Critical patent/JP3964392B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1653Address circuits or decoders
    • G11C11/1657Word-line or row circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

半導体記憶装置(2)の記憶セルアレイでは、記憶素子、より正確には磁気抵抗効果を有する記憶セル(1)の特徴は、硬磁性記憶層(10)および軟磁性検出層(11)の弱い磁化軸(30・31)が交差していることにある。硬磁性層(10)の磁化軸(30)は、この層に接続された線(例えばビット線(9))に対して平行である。磁化軸(31)は、軟磁性層に接続された線(例えばワード線(8))に対して平行である。平行な線を有する各軸は、互いにほぼ垂直であることが好ましい。交流電圧源(51)または交流電流源(50)を介して、電圧信号または電流信号を、各選択された線(例えばワード線(8))に流す。これにより、軟磁性層(11)の磁化方向(21)が、弱い磁化軸(31)から正弦波の形状にずれる。この結果、供給された信号とともに、記憶セルの磁気抵抗も変わる。硬磁性層(10)の磁化方向(20)に応じて、この信号を、可変抵抗によって同相または逆相に調節する。この結果、生じた測定信号からなる構成成分として、例えば符号の付いた直流電圧および第1調波を検出できる。この符号は、記憶情報を送受信する。

Description

【0001】
本発明は、ワード線とビット線との交差点に磁気抵抗記憶セルが配置された半導体記憶装置、および、この記憶セルの情報内容を評価するための方法および回路構造に関するものである。この磁気抵抗記憶セルは、1つの第1磁化軸を有する少なくとも1つの第1磁性層(ersten magnetischen Schicht)、1つの絶縁層、および、1つの第2磁化軸を有する1つの第2磁性層からなる積層からなる。
【0002】
磁気抵抗を有する不揮発性記憶セル(MRAM記憶セルとも呼ばれる)は、通常、強磁性材料とそれらの間に位置する絶縁層との組み合わせからなる積層を備えている。この絶縁層を、トンネル誘電体とも呼ぶ。この場合、記憶効果は、磁化を変えることのできる1つまたは複数の記憶セルの電気抵抗、つまり記憶セルに存在する。
【0003】
これらの強磁性材料の各層には、1つの磁化軸があり、これらの磁化軸は、互いに平行に配置されているので、各層は、磁化方向を2つ設定することができる。つまり、記憶セルの磁化状態に応じて、磁性層の磁化方向を平行または反平行にすることができる。これら相互の方向に応じて、記憶セルの電気抵抗は異なる。この場合、磁化方向が平行であれば記憶セルの電気抵抗は低くなり、磁化方向が反平行であれば抵抗は高くなる。
【0004】
通常、これらの層の形成を、誘導磁界の影響によって、二つの強磁性層のうちの1つだけの磁化状態が変わる一方、もう1つの層の状態は時間が経っても変わらない(つまり、セルの基準磁化方向として機能する)ように行う。
【0005】
また、絶縁層の厚さは、例えば約1〜3nmであってもよい。この層システムの導電率は、主に、この層システムの絶縁層トンネル効果によって規定される。トンネル絶縁層の厚さが変わると、導電率は大幅に変わる。なぜなら、絶縁層の厚さが、ほぼ指数的にトンネル電流に影響するからである。
【0006】
このような記憶セルへの書き込みは、電流を用いて行われる。そのために、記憶セルは、交差した2つの導体を備えるように形成されている。これらの導体を、以下では、ワード線またはビット線と呼ぶ。導体の交差点には、磁性層およびトンネル誘電体層からなる上記積層が、それぞれ1つずつ備えられている。この両方の導体を介して電流が流れ、この電流は上記積層にそれぞれ1つの磁界を形成する。これら複数の磁界が重なり合って生じる磁界は、各磁性層に影響を与える。各磁界の強さが十分に大きいと、磁界にさらされたこれらの磁性層の磁化が反転する。
【0007】
また、記憶セルの内容を評価するための読取り方法を、複数検討することができる。例えば、セル抵抗を直接評価し(direkte Bewertung)、場合によってはそれに続いて、例えば他の1つのセルの基準抵抗と比較することができる。ここでは、しかし、隣接するセルのトンネル酸化物の厚さに応じて、磁気抵抗の測定値の差が10〜20%以上生じてしまうという、パラメータの変動を引き起こす。
【0008】
別の方法として、直接(direkt)読取を切り替えることもできる。この場合、記憶セル抵抗を決定するために電流測定を行っている間、この記憶セル抵抗を上げることにより、セル内容の磁化反転(つまり再プログラミング)を行う。この場合、セルの磁化状態が既知である場合、抵抗を変えるために電流の強さを変えると、電流を流す前まで磁化状態は既知である。これと同じことが、電流の強さを変えなかった場合にも当てはまる。しかし、電圧が低い場合、セル抵抗が高いと、予期される電流の変化が千分の一の程度にしか生じない(つまり検出が困難である)、という不都合が生じる。しかしながら、そもそも、この読取り方法は、破壊的である。つまり、抵抗を変化させる場合、読取り工程の前に記憶セル内容を復元する必要がある。
【0009】
他の方法(Moeglichkeit)については、DE 199 47 118 A1に開示されている。順に、2つの電圧をそれぞれキャパシタに蓄積する。これらの電圧の値は、プログラミングまたはスイッチングを試みる前後の記憶セルの抵抗に応じて決まる。これらの電圧を、特定の他の抵抗によってそれぞれ規定することにより、例えば、差動増幅器において比較することができる。プログラミングの試みが功を奏する場合にのみ、キャパシタに格納される、異なる電圧が得られる。しかし原則的には、ここでも不都合が生じる。つまり、破壊的な読取り方法であるので元々の記憶装置の内容を再び書き込む必要があり、また、再読取りが複雑なので、時間およびエネルギーを浪費してしまう。さらに、この解決策は、選択されなかったワード線およびビット線を通る電流によって、寄生効果(parasitaerer Effekte)を低減できるのだが、これによりセルアレイの大きさは必然的に限定されてしまうという、欠点を有する。
【0010】
上記従来技術を前提として、本発明の目的は、磁気抵抗記憶セルを備えた半導体記憶装置およびその駆動方法を提示することにある。この方法を用いて、上記不都合を回避できる。特に、記憶セルまたは記憶セルアレイを、寄生効果を回避して、早くて正確かつ信頼できるように評価できる。
【0011】
この目的を、磁気抵抗記憶セルがワード線とビット線との交差点に配置された、半導体記憶装置によって解決する。この磁気抵抗記憶セルにはこの磁気抵抗記憶セルには、それぞれ、1つの第1磁化軸を有する1つの第1磁性層と、1つの第2磁化軸を有する1つの第2磁性層と、それらの層の間に配置された1つの絶縁層とが、少なくとも含まれている。この磁気抵抗記憶セルの特徴は、第1磁性層が硬質の強磁性材料から形成されており、第2磁性層が軟質の強磁性材料から形成されており、第1磁化軸と第2磁化軸とは、ワード線およびビット線の広がる面に投影されると、交差していることにある。この目的を、半導体記憶装置の駆動方法によって解決する。
【0012】
本発明の他の形態については、従属請求項に示す。
【0013】
これらの磁気抵抗記憶セルは、記憶セルアレイのワード線とビット線との交差点に、これらの線間にそれぞれ配置される、TMR(トンネル磁気抵抗)素子、GMR(巨大磁気抵抗)素子、または、これらと類似した記憶素子を含んでいる。本発明にしたがって、これらの素子は、硬磁性層と、例えば絶縁層である薄いトンネル酸化物障壁によって硬磁性層から分離された、軟磁性層とを含んでいる。硬質の強磁性層(hartmagnetische ferromagnetische Schicht)の特性は、外部から供給された磁界をOFF状態にしたときに、残った磁化(いわゆる残留磁化)が存在している、つまり、磁気ヒステリシスが存在するという点にある。
【0014】
また、軟質の強磁性層は、小ヒステリシス曲線(つまりほんのわずかな残留磁気およびそれに相当する小さな保磁力(coercive field strength)によって規定されている。したがって、この層は、本発明では、硬磁性層のように磁界の供給(例えば、ワード線および/またはビット線を通って電流を流すこと)によってオンオフすることができる記憶層として機能せず、硬磁性層に格納された情報を読取る(つまりこの層中の(残留)磁化を方向付ける)ための検出層として機能する。軟磁性層中の非常にわずかな残留磁化は、読取り結果には影響を与えない。したがって、外部妨害領域(externe Stoerfelder)を介して軟磁性層の磁化が変化しても、まったく重要でない(kaum eine Rolle spielen)ことが好ましい。
【0015】
これらの磁性層は、1軸の異方性(つまり、それぞれの弱い磁化軸)を有している。これらの層では、実際の磁化方向は、軸に沿って軸と同じ方向、あるいは、軸とはまったく逆の方向を示している。本発明にしたがって、両方の層の両方の軸は、ビット線およびワード線によって規定される面において交差しており、従来の場合のように互いに平行ではない。これらの軸は、互いに垂直に位置していることが好ましい。軟磁性層の磁化軸は、この層の磁化方向を例えばワード線の電流の流れによって誘導される外部磁界から影響を受けることができるように、方向付けられている。この影響により、磁化軸に沿った安定して配置された軟磁性層の磁化方向がずれる(つまり回転する)。このとき、磁化方向は、磁化の不安定な位置(Konfiguration)を示す、軟質のまたは硬質の磁化軸との角度を形成する。
【0016】
したがって、本発明の有効な形態では、軟磁性層の磁化軸は、接続されたワード線に対してほぼ平行に配置されている。また、傾斜した配置も可能である。ワード線に対して磁化軸をほぼ垂直に配置することによって初めて、強い磁化軸の(zu)角度方向に実際の磁化がずれないようにすることができる。
【0017】
本発明が、上述のビット線およびワード線の機能を相互に交換して配置しても機能するということが、論理的に理解できる。この場合についても、本発明に含める。
【0018】
記憶層の1軸の異方性を、記憶素子の磁界中での堆積/熱処理、および/または、この記憶素子の形状によって規定する。特に、反強磁石(Antiferromagnet)(いわゆる固定層(Pinning Layer))を必要としない。
【0019】
本発明の効果は、記憶素子の様々な抵抗の検出に基づいている。この検出は、軟磁性層の磁化方向に直接影響を及ぼす磁界の変化が生じる、例えばワード線に電流を流す場合に、硬磁性層の磁化方向に応じて情報内容を読取るときに行われる。これにより、軟磁性層の磁化方向をずらす。正確には、平行または反平行の方向に、硬磁性層の磁化方向に合わせて、軟磁性層の磁化方向をずらす。これら相互の方向に応じて、電流測定または電圧測定によって検出される素子の磁気抵抗を変える。
【0020】
本発明の特に有効な他の形態では、ワード線を介して流れる電流を、好ましくは、正弦波曲線の形状を有する交流電流として、時間によって変える。この電流は、交流磁界(magnetisches Wechselfeld)を、検出層の強い磁化方向に対して平行に形成する。これにより、軟磁性層の磁化を、弱い磁化方向から、磁界と同じ位相にずらす。このときの角度は、軟磁性層およびワード線の磁化軸を平行に配置した場合には、最大90°であってもよい。
【0021】
強い磁化方向によって磁化が直線的に変化し、この変化がヒステリシスではないので、軟磁性層の磁化と外部磁界とは、同位相である。同様に、軟磁性層の磁化は、飽和磁界の強さ(保磁力、異方性磁界の強さ)未満で、磁界振幅するように正弦波の形状で変化するが、この保磁力を上回る磁界振幅が生じたときには飽和状態になる(図3参照)。この結果、長方形の形状をした磁化形状が生じる。さらに、長方形の形状をした信号曲線も、本発明によって評価できるが、測定される電流信号または電圧信号の振幅は、この保磁力を上回る磁界振幅が生じたときには、もはや増大できない。
【0022】
したがって、交流電流の周波数によって、磁気抵抗RMRも変わる。
【0023】
MR=R+(1/2)ΔR(1±cosα)=R+(1/2)ΔR(1±sinφ)
記号+および−は、硬磁性層の磁化方向の二つの可能な状態である。αは、硬磁性層の磁化方向と軟磁性層の磁化方向との間の角度である。φ=(n/2)−αは、外部磁界の位相角である。ΔRは、磁化の、平行の方向状態と反平行の方向状態との磁気抵抗の違いを示しており、その値は、通常、RMRの10%〜30%である。
【0024】
交流磁界(Wechselfeldes)の磁界振幅がこの層の保磁力未満である場合、硬磁性層中の記憶情報は確実に保持される。硬磁性層の保磁力が軟磁気層の保磁力よりもはるかに大きく(この大きさの場合は磁界振幅を選択することが好ましい)、かつ、本発明の読取り方法では磁界が記憶素子に影響することはないので、この条件を簡単に実現できる。
【0025】
読取り用に、変化する電圧または変化する電流を、例えば実際に選択されたワード線に供給し、適切に選択された、記憶セルの磁気抵抗よりもはるかに低い他の抵抗を用いて、グラウンド電位に接続する(verbunden)。半導体記憶装置は、さらに、交流電圧源または交流電流源を含んでいる。他の抵抗を選択することにより、ワード線および記憶素子中の信号に関して(auf)、記憶素子での電圧降下または電流の流れの反作用を、確実に、可能な限り減らすことができる。
【0026】
関係式UMR=IMR・RMRが有効であることにより、半導体記憶装置内の電圧測定装置によって測定されたワード線とビット線との間の電圧UMR、または、記憶素子に印加された電圧が変化する。この変化は、記憶素子を通る電流IMRの変化および選択された記憶素子の磁気抵抗RMRの変化を伴うものである。しかし、これらの変化は、磁化の平行または反平行の方向に応じて、正確には同位相または逆相に変化する。したがって、二つの方向のそれぞれに対して、異なる電圧信号が生じる。また、これと類似した関係式が、電流測定装置を用いて(例えばビット線に沿って)、磁気抵抗記憶セルの記憶素子を通過する電流を測定する場合に、有効である。
【0027】
本発明を、図面に基づきながら実施例に沿って詳述する。図1は、記憶セルアレイの本発明に係る実施例を示す図である。図2(a)は、磁化軸と磁界との方向を示す記憶セルの平面図である。図2(b)は、設定可能性(磁化方向をどのように設定できるかということ)、および、本発明の軟磁性層の磁化のずれを示す斜視図である。図3は、軟磁性層の磁化に関して、変化する外部磁界の図(Abbildung)を示すグラフである。図4(a)は、ワード線に供給された交流電流を用いた、本発明の実施例を示す回路図である。図4(b)は、ワード線に印加された交流電圧を用いた、本発明の実施例を示す回路図である。図5は、硬磁性層の磁化の2つの方向を変えるために本発明にしたがってワード線に供給された交流電流から生じた、記憶素子において測定された交流電圧を示す、例証的なグラフである。
【0028】
半導体記憶装置2中の、ワード線8とビット線9との間に配置された記憶セル1の本発明の構造を、図1に示す。記憶セル1、または、トンネル磁気抵抗を有する記憶素子(TMR素子)は、硬質の強磁性層10、絶縁層12(つまりトンネル酸化物)、および、軟質の強磁性層11を含んでいる。磁化方向20・21は、影響を及ぼす磁界のない状態では、それぞれ、層に接続されたワード線またはビット線に対して平行である。ワード線8は、ビット線9に対して垂直に配置されている。したがって、磁化の実際の方向に沿った、硬質の強磁性層10および軟質の強磁性層11の弱い磁化軸30・31も、互いに垂直に位置している。
【0029】
また、情報は、硬質の強磁性層10の磁化方向によって格納されている。例えば、図2bでは、論理値「1」は左向きの方向に相当し、論理値「0」が右向きの方向に相当する。軟質の強磁性層11中の元々弱い磁化の方向21は、電流が流れていない場合には偶発的であり、記憶情報には差し当たり影響を及ぼさない。
【0030】
図2aの平面図に、交流電流源50からワード線8に流れた、記憶内容を読取るための交流電流Iの影響を、記憶セル1のうちの1つについて示す。この実施例では、ワード線8の方向をY座標とする。電流の流れIは、特に、平面図中のワード線8の下に配置された軟質の強磁性層11において、磁界H(ベクトル)を生成する。軟磁性層11の弱い磁化軸31がワード線8に対して平行であるので、磁界の方向は、弱い磁化軸に対して垂直である。外部磁界H(ベクトル)によって、軟磁性層の磁化方向21は、弱い磁化軸31の位置から角度φまでずれる。このことを図2bの右側の概略的な傾斜図に示す。
【0031】
図3に、検出層として機能している軟磁性層の強い磁化成分Mの、正弦波の形状の交流磁界H(ベクトル)への関係を、2つの側面について示す。第1の側面(太く示した正弦波曲線)では、磁界の振幅HX0は、軟磁性層の保磁力以下である(HX0≦HCW)。つまり、1軸の異方性の場合、異方性磁界の強さは同じである。また、磁化のずれの強さも、正弦波の形状をしている。
【0032】
第2の側面(細い線で示した正弦波曲線)では、HX0>HCWであり、磁化が飽和状態に達した結果、長方形の形状をした磁化形状が生じる。
【0033】
図4aに、実施例のTMRセルアレイの一部を概略的な回路図として示す。記憶装置中の情報を書き込むために、従来技術と同様に、十分な大きさで一定方向の直流電流パルスを、選択された素子において交差している配線を介して流す。書き込むためには、生じる磁界が硬磁性層の切り替えしきい値を超えている必要がある。
【0034】
選択された記憶セルの情報内容の読取りは、ワード線8を通り、一定振幅IY0を有する交流電流
=IY0・sin ωt
および、選択された記憶セルにおいて交差するワード線8とビット線9との間の電圧の解析(Analyse)によって行われる。選択されていない線は、交流電流源50、および、電圧測定装置を含んだ読取り電子装置から絶縁されている。
【0035】
電流Iによって、軟磁性層11の磁化方向21を調節した結果、同様に、軟磁性層11の磁化方向20と硬磁性層10の磁化方向21との間の角度が変化することにより、磁気抵抗RMRが正弦波の形状に変わる。例えば図4aの下端に示した回路の他の抵抗が適当な大きさである場合、記憶素子を介して実際に流れる電流IMRは、供給された電流Iと一定の関係にある。それゆえに、記憶素子で降下する電圧は、
MR=c・I・RMR
である。ここでは、C≒R/Rであり、これらの値の例を挙げれば、配線抵抗R≒1kΩおよび磁気抵抗の平均値R≒100kΩである。
【0036】
上述の方程式によって、
MR=c・IY0・sinωt・(R+(1/2)ΔR(1±sinωt))
MR=cIY0sinωt+(1/2)cIY0ΔRsinωt±(1/2)cIY0ΔRsinωt
MR=U+U+U
となる。この方程式には、以下の3つの電圧成分が加えられている。
【0037】
=±(c/4)・IY0・ΔR
=c・IY0(R+(1/2)ΔR)sinωt
=±(c/4)・IY0・ΔR・cos2ωt
これらは、一定の電圧寄与(Spannungsbeitrag, voltage contribution)U、基本波(Grundschwingung)U、および、第1調波(erste Oberwelle)Uである。直線ではない磁気抵抗から、整流効果が生じる。この整流効果によって、直流電圧成分Uが生じる。また、この直流電圧成分の符号(Vorzeichen)は、硬磁性記憶層10の磁化方向20、および格納された情報に応じて変化する。HXO≦HCWの場合の適切な適切な大きさの、時間と位相との関係を、図5に示す。
【0038】
記憶素子に印加された電圧UMRの振幅は、第1半周期(Halbperiode,half-cycles)と第2半周期とでは異なっている。このとき、生じた直流電圧成分の符号を、硬磁性記憶層10の磁化方向20によって決定する。このことは、図5の太くまたは薄く示した曲線から明らかである。
【0039】
より大きな磁界H(HCH>HX0>HCW)(HCHは、硬磁性層10の保磁力である)を供給すると、軟磁性層11の磁化方向21の磁化成分Mは、X方向(つまりビット線9の方向)に、飽和状態になる。次に、上述したように、磁化成分Mおよび磁気抵抗RMRの曲線が長方形の形状になる。この場合、信号を、より多くの調波に分解(zerlegen)できる。しかし、本発明にしたがって、この長方形の形状をした曲線または任意の周期的に現れる他の交流信号も評価できる。
【0040】
また、Uの符号を決定することにより、セルの情報内容を推論できることが有効である。平均セル抵抗Rおよび磁気抵抗効果ΔRを正確に認識する必要はない。本実施例では、検出に、図4aに示した電圧測定装置を利用する。
【0041】
また、電圧成分Uには、記憶セル1の記憶内容に関する情報は含まれていない。
【0042】
これに対して、基本波と比較して2つの(doppelten)周波数を有する第1調波Uは、同様に、硬磁性層10の磁化方向20に沿った符号を含んでいる。また、Uと同様に、平均セル抵抗Rおよび磁気抵抗効果ΔRを正確に認識する必要がない。本発明にしたがって、Iに関して符号または位相角を規定するには十分である。
【0043】
振幅IY0=1mAおよび比率(Verhaeltnis)ΔR/R=20%で供給された正弦波の形状をした交流電流によって、以下のような電圧成分の降下が生じる。
【0044】
=50mV
=1.1V
=50mV
したがって、検出される信号は、基本波の5%の大きさである。したがって、このような測定を技術的に簡単に実行できる。
【0045】
直流電圧成分Uの一部(Anteil)を、1つまたはわずかの振幅周期の測定時間の間に集積する(Integration)ことによって、交流電圧成分Uから分離する。または、これにより、直流電圧成分Uの一部(Anteil)を、総括信号(Gesamtsignal)UMRから導き出す。100Mhzの交流電流周波数では、本実施例の測定時間は、10ナノセカンドである。RCの配線を最小限にして、測定時間をさらに短く設計することができる。他方、集積時間を長くすることにより、信号対雑音比、つまり読取り確実性を上げることができる。さらに同様に、情報内容を読取るための電圧測定装置に、ローパスフィルター、増幅器、および/または、比較器を使用することが、この目的のために有効である。
【0046】
第1調波Uを、位相選択増幅(例えばいわゆるロックイン技術(Lock-in-Technik))によって検出できる。この技術によっても、信号対雑音比を上げることができる。
【0047】
図4bに、上述の実施例と類似した他の実施例に関して、電流測定装置61が記憶セルを通る電流を測定している間の、半導体記憶装置の概略的な回路図を示す。この回路図では、電圧源51が交流電圧をワード線8に印加する。電圧信号の場合と類似して、ここでも、図5のように、測定される電流信号用に、直流電流と、基本波と、調波とからなる電流項(Stromterme)が生じる。直流電流項または調波項には、硬磁性層10の磁化方向20に応じて符号が付いており(vorzeichenbehaftet)、この項を、この実施例では、上述の実施例と同じようにして読取る。続いて、総括信号UMRから例えば集積(Integration)、ローパスフィルター、比較器などによって導き出し、評価する。
【0048】
また、本発明の他の利点は、記憶セルアレイの抵抗マトリックス中の(in)記憶素子1を接続することによって、寄生効果を広範囲で防止するという点にある。シャント抵抗(Nebenschlusswiderstaende)を介した電流を、TMR素子の高い抵抗によって著しく低減する。
【0049】
要約すると、本発明に適用されるのは、以下のことである。つまり、半導体記憶装置2の記憶装置セルアレイでは、記憶素子、つまり磁気抵抗効果を有する記憶セル1の特徴は、弱い磁化軸30・31が交差する、硬磁性記憶層10および軟磁性検出層11にある。硬磁性層10の磁化軸30は、この層に接続された配線(例えばビット線9)に対して平行である。軟磁性層の磁化軸31は、この層に接続された配線(例えばワード線8)に対して平行である。それぞれ平行な配線を有するこれらの軸は、互いにほぼ垂直であることが好ましい。
【0050】
交流電圧源51または交流電流源50を介して、電圧信号または電流信号を、選択された各配線(例えばワード線8)に供給する。これにより、軟磁性層11の磁化方向21が、正弦波の形状で、弱い磁化軸31からずれる。この結果、供給された信号とともに、記憶セルの磁気抵抗も変わる。硬磁性層10の磁化方向20に応じて、信号および抵抗の、同相または逆相の重なり合いが生じる。これにより、信号からの成分として、例えば、符号の付いた直流電圧および第1調波を検出できる。この符号は、記憶情報を供給する。
【図面の簡単な説明】
【0051】
【図1】記憶セルアレイの本発明に係る実施例を示す図である。
【図2】(a)は磁化軸と磁界との方向を示す記憶セルの平面図であり、(b)は設定可能性、および、本発明の軟磁性層の磁化のずれを示す斜視図である。
【図3】軟磁性層の磁化に関して、変化する外部磁界の図(Abbildung)を示すグラフである。
【図4】(a)はワード線に供給された交流電流を用いた、本発明の実施例を示す回路図であり、(b)はワード線に印加された交流電圧を用いた、本発明の実施例を示す回路図である。
【図5】硬磁性層の磁化の異なる2つの方向付けを行うために本発明にしたがってワード線に供給された交流電流から生じた、記憶素子において測定された交流電圧を示す、例証的なグラフである。
【符号の説明】
【0052】
1 記憶セル、記憶素子
2 半導体記憶装置
8 ワード線
9 ビット線
10 硬磁性層
11 軟磁性層
12 絶縁層、トンネル酸化物
20 硬磁性層の磁化方向
21 軟磁性層の磁化方向
30 硬磁性層の磁化軸
31 軟磁性層の磁化軸
50 交流源
51 交流電圧源
60 電圧測定装置
61 電流測定装置

Claims (23)

  1. 磁気抵抗記憶セル(1)がワード線(8)とビット線(9)との交差点に配置された、半導体記憶装置(2)であって、上記磁気抵抗記憶セルには、第1磁化軸(30)を有する少なくとも1つの第1磁性層(10)と、第2磁化軸(31)を有する第2磁性層(11)と、それらの層の間に配置された絶縁層(12)とが含まれている、半導体記憶装置(2)において、
    硬質の強磁性材料から形成されている、第1磁性層(10)と、
    軟質の強磁性材料から形成されている、第2磁性層(11)と、
    第1磁化軸(30)と第2磁化軸(31)とは、ワード線(8)およびビット線(9)の広がる面に投影すると交差していることを特徴とする、半導体記憶装置(2)。
  2. 上記磁気抵抗が、層材料を組み合わせたトンネル磁気抵抗(TMR)効果に基づいていることを特徴とする、請求項1に記載の半導体記憶装置(2)。
  3. 上記磁気抵抗が、層材料を組み合わせた巨大磁気抵抗(GMR)効果に基づいていることを特徴とする、請求項1に記載の半導体記憶装置。
  4. 上記第2磁性層(11)の第2磁化軸(31)が、ワード線(8)またはビット線(9)のうちの第1線に対してほぼ平行に配置されていることを特徴とする、請求項1〜3のいずれか1項に記載の半導体記憶装置(2)。
  5. 上記第1磁性層(10)の第1磁化軸(30)が、第2磁化軸(31)に対してほぼ垂直に配置されていることを特徴とする、請求項4に記載の半導体記憶装置。
  6. 請求項1〜5のいずれか1項に記載の半導体記憶装置(2)において、
    上記磁気抵抗記憶セル(1)のうちの少なくとも1つの情報内容を評価するための回路構造が、
    ワード線(8)を介して記憶セル(1)に接続されている交流電流源(50)と、
    電圧測定用に、ワード線(8)に、および、ビット線(9)を介して記憶セル(1)に、接続されている電圧測定装置(60)とを含んでおり、
    磁気抵抗を有する記憶セル(1)が、ワード線(8)とビット線(9)との間に接続されていることを特徴とする、半導体記憶装置。
  7. 上記交流電流源(50)に接続されたワード線(8)が、他の抵抗を介してグラウンド電位に接続されており、
    上記磁気抵抗記憶セルの抵抗が、他の抵抗以上の大きさであることを特徴とする、請求項6に記載の半導体記憶装置(2)。
  8. 上記ワード線(8)が、配線抵抗を有しており、
    上記他の抵抗の値が、配線抵抗以上の値であることを特徴とする、請求項7に記載の半導体記憶装置(2)。
  9. 上記電圧測定装置(60)が、直流電圧成分を検出するための装置を含んでいることを特徴とする、請求項6〜8のいずれか1項に記載の半導体記憶装置(2)。
  10. 直流電圧成分を検出するための装置が、ローパスフィルター、増幅器、比較器、および、集積装置からなる群の素子のうちの少なくとも1つを含んでいることを特徴とする、請求項9に記載の半導体記憶装置(2)。
  11. 上記電圧測定装置(60)が、電圧の調波を位相選択的に測定するための装置を含んでいることを特徴とする、請求項6〜10のいずれか1項に記載の半導体記憶装置(2)。
  12. 請求項1〜5のいずれか1項に記載の半導体記憶装置(2)において、
    上記磁気抵抗記憶セル(1)のうちの少なくとも1つの情報内容を評価するための回路構造が、
    ワード線(8)を介して記憶セル(1)に接続されている交流電圧源(51)と、
    上記電流の流れを測定するために、ビット線(9)とグラウンド電位との間に接続されている電流測定装置(61)とを含んでおり、
    磁気抵抗を有する記憶セル(1)が、ワード線(8)とビット線(9)との間に接続されていることを特徴とする、半導体記憶装置(2)。
  13. 上記交流電圧源(51)に接続されたワード線(8)が、他の抵抗を介してグラウンド電位に接続されており、
    上記記憶セルの磁気抵抗が、他の抵抗以上の大きさであることを特徴とする、請求項12に記載の半導体記憶装置(2)。
  14. 上記ワード線(8)が、配線抵抗を有しており、
    上記他の抵抗が、配線抵抗の値以上であることを特徴とする、請求項13に記載の半導体記憶装置(2)。
  15. 上記電流測定装置(61)が、直流電流成分を検出するための装置を含んでいることを特徴とする、請求項12〜14のいずれか1項に記載の半導体記憶装置(2)。
  16. 直流電流成分を検出するための装置が、ローパスフィルター、増幅器、比較器、および、集積装置からなるグループの素子のうちの少なくとも1つを含んでいることを特徴とする、請求項15に記載の半導体記憶装置(2)。
  17. 上記電流測定装置(61)が、電流流れ調波を位相選択的に測定するための装置を含んでいることを特徴とする、請求項12〜16のいずれか1項に記載の半導体記憶装置。
  18. 上記磁気抵抗記憶セル(1)のうちの少なくとも1つの情報内容を評価するための、請求項1〜17のいずれか1項に記載の半導体記憶装置(2)の駆動方法であって、
    一定周波数および振幅を有する交流電流または交流電圧を、評価される記憶セル(1)に接続されたワード線(8)に供給するステップと、
    a)磁気抵抗を有する記憶セル(1)の積層(10・11・12)を介した電流の流れの強さから、電流測定装置(61)を用いて、
    b)または、ビット線(9)とワード線(8)との間の電圧から、電圧測定装置(60)を用いて、
    導き出される信号を、測定時間の間に測定するステップと、
    上記測定時間の間の信号曲線に応じて、記憶セル(1)の情報内容を評価するステップとを含んだ方法。
  19. 請求項18に記載の方法において、
    上記電流測定装置(61)または電圧測定装置(60)を用いた測定によって導き出された信号が、測定された交流電流曲線または交流電圧曲線の、直流電流成分または直流電圧成分を含み、
    上記直流電流成分または直流電圧成分の符号に応じて評価を行うことを特徴とする方法。
  20. 請求項18または19に記載の方法において、
    上記電流測定装置(61)または電圧測定装置(60)を用いた測定によって導き出された信号が、供給された交流電流周波数または交流電圧周波数の2倍の(mit dem Zweifachen)周波数を有する、交流電流曲線または交流電圧曲線の第1調波を含んでおり、
    所定の位相の場合、調波の符号に応じて評価を行うことを特徴とする方法。
  21. 位相選択的なロックイン技術を使用することを特徴とする、請求項20に記載の方法。
  22. 上記測定時間が、20ナノセカンドよりも短いことを特徴とする、請求項18〜21のいずれか1項に記載の方法。
  23. 上記交流電流周波数または交流電圧周波数が、100メガヘルツよりも高いことを特徴とする、請求項18〜22のいずれか1項に記載の方法。
JP2003537076A 2001-10-09 2002-09-17 ワード線とビット線との交差点に磁気抵抗記憶セルが配置された、半導体記憶装置 Expired - Fee Related JP3964392B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10149737A DE10149737A1 (de) 2001-10-09 2001-10-09 Halbleiterspeicher mit sich kreuzenden Wort- und Bitleitungen, an denen magnetoresistive Speicherzellen angeordnet sind
PCT/DE2002/003491 WO2003034436A2 (de) 2001-10-09 2002-09-17 Halbleiterspeicher mit sich kreuzenden wort- und bitleitungen, an denen magnetoresistive speicherzellen angeordnet sind

Publications (2)

Publication Number Publication Date
JP2005505888A true JP2005505888A (ja) 2005-02-24
JP3964392B2 JP3964392B2 (ja) 2007-08-22

Family

ID=7701886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003537076A Expired - Fee Related JP3964392B2 (ja) 2001-10-09 2002-09-17 ワード線とビット線との交差点に磁気抵抗記憶セルが配置された、半導体記憶装置

Country Status (7)

Country Link
US (1) US6925002B2 (ja)
EP (1) EP1438721B1 (ja)
JP (1) JP3964392B2 (ja)
KR (1) KR100598640B1 (ja)
CN (1) CN1568524A (ja)
DE (2) DE10149737A1 (ja)
WO (1) WO2003034436A2 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10149737A1 (de) * 2001-10-09 2003-04-24 Infineon Technologies Ag Halbleiterspeicher mit sich kreuzenden Wort- und Bitleitungen, an denen magnetoresistive Speicherzellen angeordnet sind
JP3788964B2 (ja) 2002-09-10 2006-06-21 株式会社東芝 磁気ランダムアクセスメモリ
US7096374B2 (en) * 2003-05-21 2006-08-22 Agilent Technologies, Inc. Method and apparatus for defining an input state vector that achieves low power consumption in digital circuit in an idle state
US7027319B2 (en) * 2003-06-19 2006-04-11 Hewlett-Packard Development Company, L.P. Retrieving data stored in a magnetic integrated memory
US7123530B2 (en) * 2003-10-09 2006-10-17 Micron Technology, Inc. AC sensing for a resistive memory
US6847544B1 (en) * 2003-10-20 2005-01-25 Hewlett-Packard Development Company, L.P. Magnetic memory which detects changes between first and second resistive states of memory cell
DE102004007421B4 (de) * 2004-02-16 2006-02-23 Siemens Ag XMR-Dünnschichtensensorelement mit zusätzlichen magnetfelderzeugenden Mitteln
CN101031977B (zh) * 2004-05-18 2011-01-26 Nxp股份有限公司 数字磁流感测器和逻辑
US7372117B2 (en) * 2004-09-16 2008-05-13 Industrial Technology Research Institute Magneto-resistance transistor and method thereof
US7652915B2 (en) * 2006-12-19 2010-01-26 Hitachi Global Storage Technologies Netherlands B.V. High density spin torque three dimensional (3D) memory arrays addressed with microwave current
WO2009051441A1 (en) * 2007-10-19 2009-04-23 Snu R & Db Foundation Method for recording of information in magnetic recording element and method for recording of information in magnetic random access memory
US8495118B2 (en) * 2008-10-30 2013-07-23 Seagate Technology Llc Tunable random bit generator with magnetic tunnel junction
EP2276034B1 (en) * 2009-07-13 2016-04-27 Crocus Technology S.A. Self-referenced magnetic random access memory cell
KR101103592B1 (ko) * 2009-10-12 2012-01-09 (주)현대포멕스 소프트 박스를 용이하게 조립할 수 있는 스피드링 및 이를 이용한 소프트 박스
US8437174B2 (en) 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
US8416609B2 (en) 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US8634224B2 (en) 2010-08-12 2014-01-21 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell
KR101171256B1 (ko) 2010-12-15 2012-08-07 에스케이하이닉스 주식회사 저항 소자를 구비하는 반도체 메모리 장치
KR101236116B1 (ko) * 2011-03-15 2013-02-21 한양대학교 산학협력단 마그네틱 도메인의 이동을 이용하는 마그네틱 메모리 및 동작방법
US9293182B2 (en) 2011-12-15 2016-03-22 Everspin Technologies, Inc. Random access memory architecture for reading bit states
EP2626860B1 (en) * 2012-02-08 2016-11-16 Crocus Technology S.A. Self-referenced mram element with linear sensing signal
WO2014051886A1 (en) 2012-08-22 2014-04-03 President And Fellows Of Harvard College Nanoscale scanning sensors
WO2015085093A1 (en) 2013-12-06 2015-06-11 Rambus Inc. 2t-1r architecture for resistive ram
TWI559450B (zh) 2014-04-18 2016-11-21 力晶科技股份有限公司 記憶體結構及其操作方法
JP6415956B2 (ja) * 2014-12-09 2018-10-31 東芝メモリ株式会社 半導体記憶装置及びその制御方法
KR102073467B1 (ko) 2018-01-30 2020-02-04 고려대학교 산학협력단 교류전류를 이용한 스핀 궤도 토크 자기 메모리 소자

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04344383A (ja) * 1991-05-22 1992-11-30 Mitsubishi Electric Corp 磁性薄膜メモリおよびその読み出し方法
JPH0945074A (ja) * 1995-08-01 1997-02-14 Matsushita Electric Ind Co Ltd 磁気抵抗効果を利用したメモリー素子および増幅素子
JP2000076844A (ja) * 1998-05-18 2000-03-14 Canon Inc 磁性薄膜メモリ素子およびその記録再生方法、画像録画再生装置
JP2001014843A (ja) * 1999-04-30 2001-01-19 Victor Co Of Japan Ltd 磁性メモリ
JP2001195878A (ja) * 1999-10-25 2001-07-19 Canon Inc 磁気抵抗効果メモリ、および、それに記録される情報の再生方法とその再生装置
JP2001237472A (ja) * 1999-06-17 2001-08-31 Matsushita Electric Ind Co Ltd 磁気抵抗効果素子および磁気抵抗効果記憶素子およびデジタル信号を記憶させる方法
JP2002093149A (ja) * 2000-07-03 2002-03-29 Infineon Technologies Ag Mramにおける電気移動の阻害のための方法
JP2002133856A (ja) * 2000-09-04 2002-05-10 Infineon Technologies Ag 磁気抵抗メモリおよびその読み出し方法
JP2004515032A (ja) * 2000-12-05 2004-05-20 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 磁気抵抗メモリーおよびその読み出し方法
JP2004517504A (ja) * 2001-01-25 2004-06-10 インフィネオン テクノロジーズ アクチエンゲゼルシャフト Mram構造
EP1438721A2 (de) * 2001-10-09 2004-07-21 Infineon Technologies AG Halbleiterspeicher mit sich kreuzenden wort- und bitleitungen, an denen magnetoresistive speicherzellen angeordnet sind

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3483895B2 (ja) * 1990-11-01 2004-01-06 株式会社東芝 磁気抵抗効果膜
US5623436A (en) 1993-06-17 1997-04-22 Information Storage Devices Method and apparatus for adjustment and control of an iterative method of recording analog signals with on-chip trimming techniques
US5477482A (en) * 1993-10-01 1995-12-19 The United States Of America As Represented By The Secretary Of The Navy Ultra high density, non-volatile ferromagnetic random access memory
EP0725936A1 (en) * 1994-08-28 1996-08-14 Koninklijke Philips Electronics N.V. Magnetic field detector device
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US5914455A (en) 1997-09-30 1999-06-22 The Boc Group, Inc. Air purification process
US5982660A (en) * 1998-08-27 1999-11-09 Hewlett-Packard Company Magnetic memory cell with off-axis reference layer orientation for improved response
DE19853447A1 (de) * 1998-11-19 2000-05-25 Siemens Ag Magnetischer Speicher
DE19914489C1 (de) 1999-03-30 2000-06-08 Siemens Ag Vorrichtung zur Bewertung der Zellenwiderstände in einem magnetoresistiven Speicher
DE19914488C1 (de) 1999-03-30 2000-05-31 Siemens Ag Vorrichtung zur Bewertung der Zellenwiderstände in einem magnetoresistiven Speicher
DE19942447C2 (de) 1999-09-06 2003-06-05 Infineon Technologies Ag Speicherzellenanordnung und Verfahren zu deren Betrieb
DE19947118C1 (de) 1999-09-30 2001-03-15 Infineon Technologies Ag Verfahren und Schaltungsanordnung zum Bewerten des Informationsgehalts einer Speicherzelle

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04344383A (ja) * 1991-05-22 1992-11-30 Mitsubishi Electric Corp 磁性薄膜メモリおよびその読み出し方法
JPH0945074A (ja) * 1995-08-01 1997-02-14 Matsushita Electric Ind Co Ltd 磁気抵抗効果を利用したメモリー素子および増幅素子
JP2000076844A (ja) * 1998-05-18 2000-03-14 Canon Inc 磁性薄膜メモリ素子およびその記録再生方法、画像録画再生装置
JP2001014843A (ja) * 1999-04-30 2001-01-19 Victor Co Of Japan Ltd 磁性メモリ
JP2001237472A (ja) * 1999-06-17 2001-08-31 Matsushita Electric Ind Co Ltd 磁気抵抗効果素子および磁気抵抗効果記憶素子およびデジタル信号を記憶させる方法
JP2001195878A (ja) * 1999-10-25 2001-07-19 Canon Inc 磁気抵抗効果メモリ、および、それに記録される情報の再生方法とその再生装置
JP2002093149A (ja) * 2000-07-03 2002-03-29 Infineon Technologies Ag Mramにおける電気移動の阻害のための方法
JP2002133856A (ja) * 2000-09-04 2002-05-10 Infineon Technologies Ag 磁気抵抗メモリおよびその読み出し方法
JP2004515032A (ja) * 2000-12-05 2004-05-20 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 磁気抵抗メモリーおよびその読み出し方法
JP2004517504A (ja) * 2001-01-25 2004-06-10 インフィネオン テクノロジーズ アクチエンゲゼルシャフト Mram構造
EP1438721A2 (de) * 2001-10-09 2004-07-21 Infineon Technologies AG Halbleiterspeicher mit sich kreuzenden wort- und bitleitungen, an denen magnetoresistive speicherzellen angeordnet sind

Also Published As

Publication number Publication date
EP1438721B1 (de) 2006-11-15
JP3964392B2 (ja) 2007-08-22
DE10149737A1 (de) 2003-04-24
US20040218441A1 (en) 2004-11-04
WO2003034436A2 (de) 2003-04-24
KR20040039493A (ko) 2004-05-10
US6925002B2 (en) 2005-08-02
CN1568524A (zh) 2005-01-19
KR100598640B1 (ko) 2006-07-07
EP1438721A2 (de) 2004-07-21
WO2003034436A3 (de) 2003-08-14
DE50208728D1 (de) 2006-12-28

Similar Documents

Publication Publication Date Title
JP3964392B2 (ja) ワード線とビット線との交差点に磁気抵抗記憶セルが配置された、半導体記憶装置
US8243503B2 (en) Magnetic storage element responsive to spin polarized current
US5982660A (en) Magnetic memory cell with off-axis reference layer orientation for improved response
US5668473A (en) Magnetoresistive sensor including shortened measuring layers
US7158407B2 (en) Triple pulse method for MRAM toggle bit characterization
US6791868B2 (en) Ferromagnetic resonance switching for magnetic random access memory
US20100001723A1 (en) Bridge type sensor with tunable characteristic
EP1751766A1 (en) Digital magnetic current sensor and logic
Jander et al. Chopping techniques for low-frequency nanotesla spin-dependent tunneling field sensors
US8482970B2 (en) Multi-bit STRAM memory cells
JP4227964B2 (ja) 磁気抵抗アクセスメモリ、電流閾値範囲検出器およびコンピュータシステム
US6667901B1 (en) Dual-junction magnetic memory device and read method
JP2023538564A (ja) 軌道ホール効果によるスピン流及び磁気抵抗
US6870758B2 (en) Magnetic memory device and methods for making same
US7068531B2 (en) Bias-adjusted magnetoresistive devices for magnetic random access memory (MRAM) applications
US8270204B2 (en) Domain wall movement on magnetic strip tracks
Moran et al. Magnetoresistive sensor for weak magnetic fields
Ranmuthu et al. New low current memory modes with giant magneto-resistance materials
DE102004008218B4 (de) Wiedergewinnen von in einem integrierten Magnetspeicher gespeicherten Daten
US7486548B2 (en) Magnetic memory device
KR20040068300A (ko) 자기 디바이스, 어레이, 자기 메모리 소자, 자기 센서,자기 판독 헤드 및 자기 디바이스 판독 방법
US6985381B2 (en) System and method for reading magnetization orientation of MRAM cells
US20230358826A1 (en) Method for measuring an external magnetic field by at least one magnetic memory point
GB2360875A (en) Magnetoresistive layer system
JP4269668B2 (ja) Mram及びその読み出し方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070330

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070523

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees